JPH04355086A - 電気接続要素の製造方法 - Google Patents
電気接続要素の製造方法Info
- Publication number
- JPH04355086A JPH04355086A JP4030998A JP3099892A JPH04355086A JP H04355086 A JPH04355086 A JP H04355086A JP 4030998 A JP4030998 A JP 4030998A JP 3099892 A JP3099892 A JP 3099892A JP H04355086 A JPH04355086 A JP H04355086A
- Authority
- JP
- Japan
- Prior art keywords
- conductive material
- island
- conductive
- forming
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000004020 conductor Substances 0.000 claims abstract description 145
- 239000000463 material Substances 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 239000011810 insulating material Substances 0.000 claims abstract description 33
- 238000011049 filling Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 67
- 238000005530 etching Methods 0.000 claims description 37
- 229920002120 photoresistant polymer Polymers 0.000 claims description 28
- 230000001070 adhesive effect Effects 0.000 claims description 23
- 239000000853 adhesive Substances 0.000 claims description 22
- 238000005245 sintering Methods 0.000 claims description 22
- 238000000059 patterning Methods 0.000 claims description 13
- 239000010410 layer Substances 0.000 description 69
- 229910052751 metal Inorganic materials 0.000 description 45
- 239000002184 metal Substances 0.000 description 45
- 230000008569 process Effects 0.000 description 38
- 239000012212 insulator Substances 0.000 description 19
- 239000000919 ceramic Substances 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 8
- 239000011888 foil Substances 0.000 description 8
- 229920000642 polymer Polymers 0.000 description 8
- 239000004642 Polyimide Substances 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- 239000007787 solid Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000004806 packaging method and process Methods 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000005507 spraying Methods 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 239000000956 alloy Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000012530 fluid Substances 0.000 description 4
- 230000035515 penetration Effects 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 230000006835 compression Effects 0.000 description 3
- 238000000866 electrolytic etching Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 238000007761 roller coating Methods 0.000 description 3
- 239000002002 slurry Substances 0.000 description 3
- 238000009987 spinning Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000012467 final product Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000012671 ceramic insulating material Substances 0.000 description 1
- 229910000423 chromium oxide Inorganic materials 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 238000001962 electrophoresis Methods 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000006112 glass ceramic composition Substances 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 229920000592 inorganic polymer Polymers 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920003055 poly(ester-imide) Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1184—Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing Of Electrical Connectors (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、一般的にはデカル(d
ecal)の新しい製造方法に関し、特に、無機絶縁物
質で充填された、導電性を有するデカルに関する。以後
、この明細書では導電デカルと呼ぶ。本発明は、無機絶
縁物質で充填したこれらの導電デカルを製造するために
使用される種々の方法および工程を開示する。
ecal)の新しい製造方法に関し、特に、無機絶縁物
質で充填された、導電性を有するデカルに関する。以後
、この明細書では導電デカルと呼ぶ。本発明は、無機絶
縁物質で充填したこれらの導電デカルを製造するために
使用される種々の方法および工程を開示する。
【0002】
【従来の技術】市場では、密度が増大する回路をパッケ
ージ化することへの要求が募っている。これらの要求を
満足させるために、デバイス技術のレベルに近い製造方
法を用いた新しいパッケージ化の概念が発展してきた。
ージ化することへの要求が募っている。これらの要求を
満足させるために、デバイス技術のレベルに近い製造方
法を用いた新しいパッケージ化の概念が発展してきた。
【0003】この必要に向けて、いくつかの新しいパッ
ケージ化方法が開発されてきたが、その1つがデカルの
使用である。
ケージ化方法が開発されてきたが、その1つがデカルの
使用である。
【0004】デカル技術は最初、2つの目的に使用でき
る接着剤の利用に依存していた。1)全工程を通じて、
金属箔と完成イメージをキャリアに接着するという目的
と、2)基板への移設の際のポリマと箔の完全な剥離と
いう目的である。
る接着剤の利用に依存していた。1)全工程を通じて、
金属箔と完成イメージをキャリアに接着するという目的
と、2)基板への移設の際のポリマと箔の完全な剥離と
いう目的である。
【0005】初期のデカルは3つの部分からなる積層板
から製造された。プロセス積層板は、接着剤でポリマ・
キャリアに接着された薄い金属または合金の箔の形をと
る金属層から構成されていた。接着剤は、移設の際にキ
ャリアから分離することができる剥離物質でもあった。 導体剥離の信頼性は、ポリマ層の表面エネルギーが、デ
カルが移設される導体または基板よりずっと少ないこと
により保証される。例えば米国特許第4,879,15
6号明細書を参照されたい。これらの初期のソリッドな
導体はフォトリソグラフィやエッチング工程から形成さ
れた。
から製造された。プロセス積層板は、接着剤でポリマ・
キャリアに接着された薄い金属または合金の箔の形をと
る金属層から構成されていた。接着剤は、移設の際にキ
ャリアから分離することができる剥離物質でもあった。 導体剥離の信頼性は、ポリマ層の表面エネルギーが、デ
カルが移設される導体または基板よりずっと少ないこと
により保証される。例えば米国特許第4,879,15
6号明細書を参照されたい。これらの初期のソリッドな
導体はフォトリソグラフィやエッチング工程から形成さ
れた。
【0006】初期の研究によって、このようなデカル・
システムが適切な形状配置を高信頼に達成するには限界
があることをすぐに示された。イメージの移動は、ガラ
ス・アートワークに比べて顕著であり、プロセス流体の
吸収および脱離から生じることが分かった。フィルム・
キャリアは、プロセス環境にさらしたときの吸収等温線
上の位置に応じて、ある場合には拡張、ある場合には収
縮した。
システムが適切な形状配置を高信頼に達成するには限界
があることをすぐに示された。イメージの移動は、ガラ
ス・アートワークに比べて顕著であり、プロセス流体の
吸収および脱離から生じることが分かった。フィルム・
キャリアは、プロセス環境にさらしたときの吸収等温線
上の位置に応じて、ある場合には拡張、ある場合には収
縮した。
【0007】研究は、キャリアとしての無機ポリマの限
界を認識したので、プロセスを通じて寸法の完全性が維
持できキャリアとして使用することができる物質の識別
に集中した。
界を認識したので、プロセスを通じて寸法の完全性が維
持できキャリアとして使用することができる物質の識別
に集中した。
【0008】不安定なポリマの代わりに選ばれた物質は
金属箔であり、金属箔はプロセス温度が上昇してもプロ
セス流体の吸収または変形を受けにくい。
金属箔であり、金属箔はプロセス温度が上昇してもプロ
セス流体の吸収または変形を受けにくい。
【0009】積層構造においてこのような金属箔を用い
ると、金属箔キャリアからの金属剥離が一様に行えない
ことがすぐに分かる。これは、両金属表面、すなわち金
属層と金属箔キャリアに剥離接着剤が一様に接着してい
る結果であった。
ると、金属箔キャリアからの金属剥離が一様に行えない
ことがすぐに分かる。これは、両金属表面、すなわち金
属層と金属箔キャリアに剥離接着剤が一様に接着してい
る結果であった。
【0010】この欠点を克服するために、金属キャリア
の表面エネルギーを、デカル金属およびデカルを受ける
基板の表面エネルギーよりずっと小さいレベルまで減少
させた。金属キャリアからの導体金属の信頼できる剥離
は、これにより与えられる。所望の接着特性は、キャリ
ア箔の表面をポリイミドのような物質で被覆することに
より得られ、これにより元のシステムの剥離特性を回復
する。2層剥離物質を有する金属キャリアは、元の物質
と同じくらい、導体移設に関して良好に作用し、形状配
置精度の改良された能力を与えることが分かった。
の表面エネルギーを、デカル金属およびデカルを受ける
基板の表面エネルギーよりずっと小さいレベルまで減少
させた。金属キャリアからの導体金属の信頼できる剥離
は、これにより与えられる。所望の接着特性は、キャリ
ア箔の表面をポリイミドのような物質で被覆することに
より得られ、これにより元のシステムの剥離特性を回復
する。2層剥離物質を有する金属キャリアは、元の物質
と同じくらい、導体移設に関して良好に作用し、形状配
置精度の改良された能力を与えることが分かった。
【0011】付加工程の利用は、金属キャリア上に直接
導体を形成する別の方法を与える。フォトリソグラフィ
工程と共にメッキまたはリフトオフ工程を用いると、付
加的に導体形成が可能になる。この技術は、付加工程の
固有の優れたイメージ形成能力により、パッケージ密度
の増大を達成する手段を提供する。
導体を形成する別の方法を与える。フォトリソグラフィ
工程と共にメッキまたはリフトオフ工程を用いると、付
加的に導体形成が可能になる。この技術は、付加工程の
固有の優れたイメージ形成能力により、パッケージ密度
の増大を達成する手段を提供する。
【0012】単純なデカル構造が開発されて、剥離物質
を使用せずに、金属キャリアから導体の直接剥離ができ
るようになった。この技術は、付加工程によっても除去
工程によっても導体形成に適用でき、広範囲の金属およ
び合金が導体として利用できるようにした。このことは
米国特許第4,879,156号明細書に説明されてい
る。
を使用せずに、金属キャリアから導体の直接剥離ができ
るようになった。この技術は、付加工程によっても除去
工程によっても導体形成に適用でき、広範囲の金属およ
び合金が導体として利用できるようにした。このことは
米国特許第4,879,156号明細書に説明されてい
る。
【0013】他のパッケージ方法は、凹版印刷プロセス
である。イメージは版面より下に圧着され、デザインの
印刷はレリーフのイメージを形成する。これは米国特許
第4,879,156号明細書に開示されている。この
技術は、導体パターンを金属キャリアの表面までエッチ
ングし、その深さが、導体を形成するために必要な金属
の堆積が続いて行われる完成した金属の必要な厚さに等
しくなるようにして、パッケージ化プロセスに利用する
ことができる。この技術によって、キャリアに凹版され
たイメージによって定められる形状に導体を形成できる
。
である。イメージは版面より下に圧着され、デザインの
印刷はレリーフのイメージを形成する。これは米国特許
第4,879,156号明細書に開示されている。この
技術は、導体パターンを金属キャリアの表面までエッチ
ングし、その深さが、導体を形成するために必要な金属
の堆積が続いて行われる完成した金属の必要な厚さに等
しくなるようにして、パッケージ化プロセスに利用する
ことができる。この技術によって、キャリアに凹版され
たイメージによって定められる形状に導体を形成できる
。
【0014】パッケージ相互接続に使用される他のいく
つかの技術がある。例えば、米国特許第3,541,2
22号明細書には、ボードまたはモジュールの隣接表面
を相互接続するためのコネクタ・スクリーンが開示され
ている。コネクタ・スクリーンは非導電物質のウェブに
よって分離された導電コネクタ要素を有している。
つかの技術がある。例えば、米国特許第3,541,2
22号明細書には、ボードまたはモジュールの隣接表面
を相互接続するためのコネクタ・スクリーンが開示され
ている。コネクタ・スクリーンは非導電物質のウェブに
よって分離された導電コネクタ要素を有している。
【0015】回路基板検査装置のためのコネクタ・アセ
ンブリは、米国特許第4,707,657号明細書に開
示されている。導電物質の回路トラックを有する電気絶
縁物質は、反対側の表面に配置される。検査点は互いに
絶縁されている。
ンブリは、米国特許第4,707,657号明細書に開
示されている。導電物質の回路トラックを有する電気絶
縁物質は、反対側の表面に配置される。検査点は互いに
絶縁されている。
【0016】ソリッドな金属導体を有する多層セラミッ
ク(MLC)基板を形成するプロセスは、米国特許第4
,753,694号明細書に開示されている。MLC基
板は、ソリッドで非多孔性の導体パターンを、剥離層を
有する支持シートに形成し、さらにそのパターンをセラ
ミック・グリーンシートに移設することを含む。
ク(MLC)基板を形成するプロセスは、米国特許第4
,753,694号明細書に開示されている。MLC基
板は、ソリッドで非多孔性の導体パターンを、剥離層を
有する支持シートに形成し、さらにそのパターンをセラ
ミック・グリーンシートに移設することを含む。
【0017】米国特許第4,926,549号明細書は
、電気接続要素を形成する方法を開示している。キャリ
アが第1の導電要素上に形成され、キャリア部分にホー
ルがエッチングされ、第1の導電要素を露出し、その中
に凹部が設けられる。凹部は対応するホールの直径より
大きな直径を有する。キャリア中に形成された個々のホ
ールは、第2の導電物質で充填され、続いて、第1の導
電要素がキャリアから除去され、これにより、キャリア
の上下表面から突出している複数の導電物質をキャリア
が持ったままにする。複数の導電突出物を有するキャリ
アは、半導体デバイスを回路基板に接続するのに用いる
ことができる。
、電気接続要素を形成する方法を開示している。キャリ
アが第1の導電要素上に形成され、キャリア部分にホー
ルがエッチングされ、第1の導電要素を露出し、その中
に凹部が設けられる。凹部は対応するホールの直径より
大きな直径を有する。キャリア中に形成された個々のホ
ールは、第2の導電物質で充填され、続いて、第1の導
電要素がキャリアから除去され、これにより、キャリア
の上下表面から突出している複数の導電物質をキャリア
が持ったままにする。複数の導電突出物を有するキャリ
アは、半導体デバイスを回路基板に接続するのに用いる
ことができる。
【0018】IBM Technical Dis
closure Bulletin,Vol.27,
No.3, pp.1404−1405(Aug
ust 1984)は、薄膜導体パターンを多層セラ
ミック基板に移設するプロセスを開示している。導体パ
ターンはキャリア上に形成される。導体パターンは、絶
縁体によって完全に囲まれ、絶縁体にはホールが設けら
れて、導電パターンの上面を露出する。ホールはさらに
、導電物質で充填され、このアセンブリを多層基板に固
定した後、キャリアは除去される。
closure Bulletin,Vol.27,
No.3, pp.1404−1405(Aug
ust 1984)は、薄膜導体パターンを多層セラ
ミック基板に移設するプロセスを開示している。導体パ
ターンはキャリア上に形成される。導体パターンは、絶
縁体によって完全に囲まれ、絶縁体にはホールが設けら
れて、導電パターンの上面を露出する。ホールはさらに
、導電物質で充填され、このアセンブリを多層基板に固
定した後、キャリアは除去される。
【0019】初期の研究において発生した問題の1つは
、銅バイアのようなバイアと、セラミック側壁のような
絶縁体側壁との接合点にギャップを形成することである
。この種のギャップは、特に焼結の後工程中に、流体の
浸透および捕獲を許容する。この問題への対策として、
ギャップをポリイミドで埋め戻しする。このプロセスに
は固有の欠点があり、すなわちポリイミドと銅バイアと
の間が良好に接着されなかったり、基板の内部を浸透し
たポリイミドを完全にキュアするのが困難だったりする
。これらの固有の欠点は、次に基板上面に堆積する薄膜
再配分構造に欠陥を生じる。
、銅バイアのようなバイアと、セラミック側壁のような
絶縁体側壁との接合点にギャップを形成することである
。この種のギャップは、特に焼結の後工程中に、流体の
浸透および捕獲を許容する。この問題への対策として、
ギャップをポリイミドで埋め戻しする。このプロセスに
は固有の欠点があり、すなわちポリイミドと銅バイアと
の間が良好に接着されなかったり、基板の内部を浸透し
たポリイミドを完全にキュアするのが困難だったりする
。これらの固有の欠点は、次に基板上面に堆積する薄膜
再配分構造に欠陥を生じる。
【0020】上面メタライゼーション形状寸法は、現在
の処理技術では制限がある。さらに、次の処理で浸透問
題を生じるバイア・ギャップは、形成され続ける。
の処理技術では制限がある。さらに、次の処理で浸透問
題を生じるバイア・ギャップは、形成され続ける。
【0021】本発明は、バイア・レジストレーションの
ためのバイア・スタッドを有するTFR(薄膜再配分)
デカル構造を与える。この構造は、MLC基板に積層さ
れ、次いで焼成されて“密封”(hermeticit
y)を行う。本発明のプロセスは、前の上面プロセスの
ように、基板にクラックを形成しない。細線メタライゼ
ーションも行われる。さらに、バイアに対する上面形状
の迅速な位置合せが達成される。
ためのバイア・スタッドを有するTFR(薄膜再配分)
デカル構造を与える。この構造は、MLC基板に積層さ
れ、次いで焼成されて“密封”(hermeticit
y)を行う。本発明のプロセスは、前の上面プロセスの
ように、基板にクラックを形成しない。細線メタライゼ
ーションも行われる。さらに、バイアに対する上面形状
の迅速な位置合せが達成される。
【0022】本発明において、セラミック基板上の薄膜
処理を排除する技術が開示され、これは新規なエッチン
グ技術とデカル構造を、焼結の前に行われ焼結サイクル
にも耐える薄膜再配分(TFR:thin film
redistribution)の同等物を構成す
るために利用する。
処理を排除する技術が開示され、これは新規なエッチン
グ技術とデカル構造を、焼結の前に行われ焼結サイクル
にも耐える薄膜再配分(TFR:thin film
redistribution)の同等物を構成す
るために利用する。
【0023】デカル構造は、再配分ラインと、ソリッド
な金属バイア・スタッドの上面におけるC4パッド(電
気相互接続部として作用する)と、ECパッドからなる
。このプロセスにおいて、必要な焼結後処理だけが、C
4に対する一種のボール制限構造でNiメッキやAuメ
ッキを行っていた。
な金属バイア・スタッドの上面におけるC4パッド(電
気相互接続部として作用する)と、ECパッドからなる
。このプロセスにおいて、必要な焼結後処理だけが、C
4に対する一種のボール制限構造でNiメッキやAuメ
ッキを行っていた。
【0024】本発明は実行可能なパッケージ化手法とし
て、基板に移設可能なソリッドな導体を形成する努力に
集約される。
て、基板に移設可能なソリッドな導体を形成する努力に
集約される。
【0025】本明細書は、ソリッドな移設可能な電気導
体の形成に関して、いくつかの固有の処理方法を開示し
ている。
体の形成に関して、いくつかの固有の処理方法を開示し
ている。
【0026】
【発明が解決しようとする課題】本発明は、パッケージ
の構造的一体性、またはデバイス(1または複数)の機
能性を侵すことなく、導電デカルを製造する新規な方法
である。
の構造的一体性、またはデバイス(1または複数)の機
能性を侵すことなく、導電デカルを製造する新規な方法
である。
【0027】本発明の目的は、改良された導電デカルを
製造することにある。
製造することにある。
【0028】本発明の他の目的は、電気配線,バイア・
スタッド,スタッド・キャップ,C4パッド,ECパッ
ドその他を有する、改良された導電デカルを製造するこ
とにある。
スタッド,スタッド・キャップ,C4パッド,ECパッ
ドその他を有する、改良された導電デカルを製造するこ
とにある。
【0029】本発明のさらに他の目的は、互いに積層お
よび結合できる複数の導電デカルを製造することにある
。
よび結合できる複数の導電デカルを製造することにある
。
【0030】本発明の他の目的は、基板に固定すること
のできる導電デカルを製造することにある。
のできる導電デカルを製造することにある。
【0031】本発明の他の目的は、導電デカルが基板ま
たはモジュールにしっかりと固定された後に、密封され
たパッケージを提供することにある。
たはモジュールにしっかりと固定された後に、密封され
たパッケージを提供することにある。
【0032】本発明の他の目的は、電気的相互接続部を
有する絶縁層を与えることにある。
有する絶縁層を与えることにある。
【0033】本発明の他の目的は、デカルが焼結サイク
ルを終えた後、通電性または構造的一体性を検査するこ
とができる導電デカルを提供することにある。
ルを終えた後、通電性または構造的一体性を検査するこ
とができる導電デカルを提供することにある。
【0034】
【課題を解決するための手段】本発明の、電気接続要素
を製造する方法は、a)少なくとも間に第3の導電物質
を挟み、この第3の導電物質と異なる物質よりなる、第
1の導電物質と第2の導電物質を有する導電基板を形成
するステップを含み、b)前記第1の導電物質をパター
ニングおよびエッチングし、前記第3の導電物質の少な
くとも一部を露出し、前記第1の導電物質の少なくとも
1つの第1のアイランドを形成するステップと、c)前
記少なくとも1つの第1のアイランドに、支持部材を固
定するステップと、d)前記第2の導電物質をパターニ
ングおよびエッチングし、前記第3の導電物質の少なく
とも一部を露出し、前記少なくとも1つの第1のアイラ
ンドの反対側にある、前記第2の導電物質の少なくとも
1つの第2のアイランドを形成するステップと、e)前
記露出された第3の導電物質を除去するステップと、f
)前記露出された第3の導電物質の除去によって形成さ
れた領域に、無機絶縁物質を充填し、前記少なくとも1
つの第2のアイランドの少なくとも一部が前記無機絶縁
物質によって囲まれ、それによって、前記電気接続要素
を形成するステップと、を含むことを特徴とする。
を製造する方法は、a)少なくとも間に第3の導電物質
を挟み、この第3の導電物質と異なる物質よりなる、第
1の導電物質と第2の導電物質を有する導電基板を形成
するステップを含み、b)前記第1の導電物質をパター
ニングおよびエッチングし、前記第3の導電物質の少な
くとも一部を露出し、前記第1の導電物質の少なくとも
1つの第1のアイランドを形成するステップと、c)前
記少なくとも1つの第1のアイランドに、支持部材を固
定するステップと、d)前記第2の導電物質をパターニ
ングおよびエッチングし、前記第3の導電物質の少なく
とも一部を露出し、前記少なくとも1つの第1のアイラ
ンドの反対側にある、前記第2の導電物質の少なくとも
1つの第2のアイランドを形成するステップと、e)前
記露出された第3の導電物質を除去するステップと、f
)前記露出された第3の導電物質の除去によって形成さ
れた領域に、無機絶縁物質を充填し、前記少なくとも1
つの第2のアイランドの少なくとも一部が前記無機絶縁
物質によって囲まれ、それによって、前記電気接続要素
を形成するステップと、を含むことを特徴とする。
【0035】本発明は、多層焼結パッケージの製造方法
は、a)少なくとも間に1つの第3の導電物質を挟み、
この第3の導電物質と異なる物質よりなる、第1の導電
物質と第2の導電物質を有する導電基板を形成するステ
ップを含み、b)前記第1の導電物質をパターニングお
よびエッチングし、前記第3の導電物質の少なくとも一
部を露出し、前記第1の導電物質の少なくとも1つの第
1のアイランドを形成するステップと、c)前記少なく
とも1つの第1のアイランドに、支持部材を固定するス
テップと、d)前記第2の導電物質をパターニングおよ
びエッチングし、前記第3の導電物質の少なくとも一部
を露出し、前記少なくとも1つの第1のアイランドの反
対側にある、前記第2の導電物質の少なくとも1つの第
2のアイランドを形成するステップと、e)前記第2の
導電物質の除去により形成された領域に、無機絶縁物質
を充填し、前記少なくとも1つの第2のアイランドの少
なくとも一部を前記無機絶縁物質によって囲むステップ
と、f)前記少なくとも1つの第2のアイランドの少な
くとも一部を、導電要素に結合し、多層パッケージを形
成するステップと、g)前記支持部材を除去するステッ
プと、h)前記露出された第3の導電物質が電気絶縁酸
化物に変化するまで、前記多層パッケージを焼結し、そ
れによって、前記多層焼結パッケージを形成するステッ
プと、を含むことを特徴とする。
は、a)少なくとも間に1つの第3の導電物質を挟み、
この第3の導電物質と異なる物質よりなる、第1の導電
物質と第2の導電物質を有する導電基板を形成するステ
ップを含み、b)前記第1の導電物質をパターニングお
よびエッチングし、前記第3の導電物質の少なくとも一
部を露出し、前記第1の導電物質の少なくとも1つの第
1のアイランドを形成するステップと、c)前記少なく
とも1つの第1のアイランドに、支持部材を固定するス
テップと、d)前記第2の導電物質をパターニングおよ
びエッチングし、前記第3の導電物質の少なくとも一部
を露出し、前記少なくとも1つの第1のアイランドの反
対側にある、前記第2の導電物質の少なくとも1つの第
2のアイランドを形成するステップと、e)前記第2の
導電物質の除去により形成された領域に、無機絶縁物質
を充填し、前記少なくとも1つの第2のアイランドの少
なくとも一部を前記無機絶縁物質によって囲むステップ
と、f)前記少なくとも1つの第2のアイランドの少な
くとも一部を、導電要素に結合し、多層パッケージを形
成するステップと、g)前記支持部材を除去するステッ
プと、h)前記露出された第3の導電物質が電気絶縁酸
化物に変化するまで、前記多層パッケージを焼結し、そ
れによって、前記多層焼結パッケージを形成するステッ
プと、を含むことを特徴とする。
【0036】本発明の電気接続要素を製造する方法は、
a)少なくとも間に第3の導電物質を挟み、この第3の
導電物質と異なる物質よりなる、第1の導電物質と第2
の導電物質を有する導電基板を形成するステップを含み
、b)前記第1の導電物質をパターニングおよびエッチ
ングし、前記第3の導電物質の少なくとも一部を露出し
、前記第1の導電物質の少なくとも1つの第1のアイラ
ンドを形成するステップと、c)前記少なくとも1つの
第1のアイランドに、支持部材を固定するステップと、
d)前記第2の導電物質をパターニングおよびエッチン
グし、前記第3の導電物質の少なくとも一部を露出し、
前記少なくとも1つの第1のアイランドの反対側にある
、前記第2の導電物質の少なくとも1つの第2のアイラ
ンドを形成するステップと、e)前記露出された第3の
導電物質を除去し、前記少なくとも1つの第1のアイラ
ンドと前記少なくとも1つの第2のアイランドによって
被覆される第3のアイランドを形成するステップと、f
)前記第1のアイランドと、前記第3のアイランドと、
前記第2のアイランドの周囲の領域を、無機絶縁物質で
充填し、少なくとも1つの前記第1のアイランドと前記
第2のアイランドの少なくとも一部は、前記無機絶縁物
質によって囲まれを含むことを特徴とする。
a)少なくとも間に第3の導電物質を挟み、この第3の
導電物質と異なる物質よりなる、第1の導電物質と第2
の導電物質を有する導電基板を形成するステップを含み
、b)前記第1の導電物質をパターニングおよびエッチ
ングし、前記第3の導電物質の少なくとも一部を露出し
、前記第1の導電物質の少なくとも1つの第1のアイラ
ンドを形成するステップと、c)前記少なくとも1つの
第1のアイランドに、支持部材を固定するステップと、
d)前記第2の導電物質をパターニングおよびエッチン
グし、前記第3の導電物質の少なくとも一部を露出し、
前記少なくとも1つの第1のアイランドの反対側にある
、前記第2の導電物質の少なくとも1つの第2のアイラ
ンドを形成するステップと、e)前記露出された第3の
導電物質を除去し、前記少なくとも1つの第1のアイラ
ンドと前記少なくとも1つの第2のアイランドによって
被覆される第3のアイランドを形成するステップと、f
)前記第1のアイランドと、前記第3のアイランドと、
前記第2のアイランドの周囲の領域を、無機絶縁物質で
充填し、少なくとも1つの前記第1のアイランドと前記
第2のアイランドの少なくとも一部は、前記無機絶縁物
質によって囲まれを含むことを特徴とする。
【0037】本発明の焼結された多層デバイスを製造す
る方法は、a)少なくとも間に第3の導電物質を挟み、
この第3の導電物質と異なる物質よりなる、第1の導電
物質と第2の導電物質を有する導電基板を形成するステ
ップを含み、b)前記第1および前記第2の導電物質に
フォトレジストを設け、前記フォトレジストをパターニ
ングするステップと、c)前記パターニングされたフォ
トレジストを通して前記第1の導電物質をエッチングし
、前記第3の導電物質の少なくとも一部を露出し、複数
の第1のアイランドを前記第1の導電物質から形成する
ステップと、d)前記第1のアイランドの表面から前記
フォトレジストを除去するステップと、e)前記第1の
アイランドに接着剤のブランケット層を設けるステップ
と、f)支持部材を前記接着剤により少なくとも1つの
前記第1のアイランドに接着させるステップと、g)前
記第2の導電物質を前記パターニングされたフォトレジ
ストを通してエッチングし、前記第3の導電物質の少な
くとも一部を露出し、前記第2の導電物質から複数の第
2のアイランドを形成するステップとを含み、少なくと
も1つの前記第2のアイランドは少なくとも1つの前記
第1のアイランドの反対側にあり、h)前記第2のアイ
ランドの表面から前記フォトレジストを除去するステッ
プと、i)前記露出された第3の導電物質を除去するス
テップと、j)前記露出された第3の導電物質の除去に
よって生成された少なくとも1つの領域を、無機絶縁物
質で充填し、前記第2のアイランドの少なくとも一部を
前記無機絶縁物質によって囲むステップと、k)前記第
2のアイランドの1つの少なくとも一部を導電要素と結
合して多層パッケージを形成するステップと、l)前記
支持部材を除去し、かつ多層パッケージを焼結し、前記
焼結された多層デを含むことを特徴とする。
る方法は、a)少なくとも間に第3の導電物質を挟み、
この第3の導電物質と異なる物質よりなる、第1の導電
物質と第2の導電物質を有する導電基板を形成するステ
ップを含み、b)前記第1および前記第2の導電物質に
フォトレジストを設け、前記フォトレジストをパターニ
ングするステップと、c)前記パターニングされたフォ
トレジストを通して前記第1の導電物質をエッチングし
、前記第3の導電物質の少なくとも一部を露出し、複数
の第1のアイランドを前記第1の導電物質から形成する
ステップと、d)前記第1のアイランドの表面から前記
フォトレジストを除去するステップと、e)前記第1の
アイランドに接着剤のブランケット層を設けるステップ
と、f)支持部材を前記接着剤により少なくとも1つの
前記第1のアイランドに接着させるステップと、g)前
記第2の導電物質を前記パターニングされたフォトレジ
ストを通してエッチングし、前記第3の導電物質の少な
くとも一部を露出し、前記第2の導電物質から複数の第
2のアイランドを形成するステップとを含み、少なくと
も1つの前記第2のアイランドは少なくとも1つの前記
第1のアイランドの反対側にあり、h)前記第2のアイ
ランドの表面から前記フォトレジストを除去するステッ
プと、i)前記露出された第3の導電物質を除去するス
テップと、j)前記露出された第3の導電物質の除去に
よって生成された少なくとも1つの領域を、無機絶縁物
質で充填し、前記第2のアイランドの少なくとも一部を
前記無機絶縁物質によって囲むステップと、k)前記第
2のアイランドの1つの少なくとも一部を導電要素と結
合して多層パッケージを形成するステップと、l)前記
支持部材を除去し、かつ多層パッケージを焼結し、前記
焼結された多層デを含むことを特徴とする。
【0038】
【実施例】本発明は、導電デカルの構造とその製造方法
を開示する。
を開示する。
【0039】本明細書に記述されているソリッドな回路
パターンは、デカルと呼ばれ、他の物質に移設するため
に特別に準備された物質上にプリントされた図,デザイ
ン,またはラベルとして定義される。これらの導電デカ
ルは、電気接続要素とも称する。
パターンは、デカルと呼ばれ、他の物質に移設するため
に特別に準備された物質上にプリントされた図,デザイ
ン,またはラベルとして定義される。これらの導電デカ
ルは、電気接続要素とも称する。
【0040】導電デカルは、キャリアから剥離して多層
セラミック(MLC:multilayered c
eramic)パッケージのような適切な基板または絶
縁体に導体を移設することを許容する表面特性を有する
キャリア上の金属系に形成されたパターンである。パタ
ーン移設に続く、セラミック基板のような無機基板の制
御された焼結により、永久的な結合が行われる。
セラミック(MLC:multilayered c
eramic)パッケージのような適切な基板または絶
縁体に導体を移設することを許容する表面特性を有する
キャリア上の金属系に形成されたパターンである。パタ
ーン移設に続く、セラミック基板のような無機基板の制
御された焼結により、永久的な結合が行われる。
【0041】本発明は、単一または複数層の多層セラミ
ック(MLC)パッケージのために製作することができ
、MLCモジュールの厚膜導体に代わるものと考えられ
てきた個々のデカルの製造を可能にする。
ック(MLC)パッケージのために製作することができ
、MLCモジュールの厚膜導体に代わるものと考えられ
てきた個々のデカルの製造を可能にする。
【0042】この技術の他の重要な利点は、細線能力の
改良である。この技術を用いると、導体は寸法を減少で
き、配線密度の増大が行える。この技術により、分解能
において、下層アートワークの分解能に近い導体を提供
することができる。この能力の結果、回路密度の増大に
対する可能性が改良される。
改良である。この技術を用いると、導体は寸法を減少で
き、配線密度の増大が行える。この技術により、分解能
において、下層アートワークの分解能に近い導体を提供
することができる。この能力の結果、回路密度の増大に
対する可能性が改良される。
【0043】本発明の他の利点は、
a)エッチング停止物質の両側の金属が位置合せして配
置され、固定されているセルフアライン導電接続要素。 b)スタッド・キャップ,バイア・スタッド,およびエ
ッチングによる細線を定めるために組み込まれたエッチ
ング障壁を有する新規なデカル構造。 c)焼結後のプロセスで流体の浸透を阻止するために、
バイア・キャップが基板を密封する。 d)焼結後の平坦化が必要でない。 e)ガラス・セラミック基板中のバイアをシールするた
めのポリイミド埋め戻しが必要でない。 f)デカル・バイア・スタッドは底面バイアをバイア・
スタッド領域の50%で捕獲するだけでよく、デカルの
この表面でのインターフェースへの回路配線がないので
、基板の残り領域へのパターン・レジストレーションが
スプレーされたシートにより容易に行われる。 g)両面フォトリソグラフィ露出ステップは、TFRパ
ターンへのバイア・スタッドへの位置合せを保証する。
置され、固定されているセルフアライン導電接続要素。 b)スタッド・キャップ,バイア・スタッド,およびエ
ッチングによる細線を定めるために組み込まれたエッチ
ング障壁を有する新規なデカル構造。 c)焼結後のプロセスで流体の浸透を阻止するために、
バイア・キャップが基板を密封する。 d)焼結後の平坦化が必要でない。 e)ガラス・セラミック基板中のバイアをシールするた
めのポリイミド埋め戻しが必要でない。 f)デカル・バイア・スタッドは底面バイアをバイア・
スタッド領域の50%で捕獲するだけでよく、デカルの
この表面でのインターフェースへの回路配線がないので
、基板の残り領域へのパターン・レジストレーションが
スプレーされたシートにより容易に行われる。 g)両面フォトリソグラフィ露出ステップは、TFRパ
ターンへのバイア・スタッドへの位置合せを保証する。
【0044】図1はワークピースまたはデカルベース5
と呼ばれる三層構造を示す。デカルベース5は三層構造
で、中間層はエッチング障壁すなわちエッチング停止層
11であり、その周囲は導電金属層13および15であ
る。エッチング障壁すなわちエッチング停止層11は、
導電物質であり、エッチング停止層すなわち第3層11
を被覆または挟んでいる他の2つの金属層13および1
5の優先エッチングを許容する任意の物質である。エッ
チング障壁11の目的は、後に説明する。エッチング停
止層11は、十分な厚さを持ち、不所望のエッチング液
の浸透を妨げるべきである。エッチング停止層に適切な
物質は、アルミニウム,クロム,銅,金,モリブデン,
パラジウム,白金,銀,チタン,タングステン、または
それらの合金を含むグループから選択される。
と呼ばれる三層構造を示す。デカルベース5は三層構造
で、中間層はエッチング障壁すなわちエッチング停止層
11であり、その周囲は導電金属層13および15であ
る。エッチング障壁すなわちエッチング停止層11は、
導電物質であり、エッチング停止層すなわち第3層11
を被覆または挟んでいる他の2つの金属層13および1
5の優先エッチングを許容する任意の物質である。エッ
チング障壁11の目的は、後に説明する。エッチング停
止層11は、十分な厚さを持ち、不所望のエッチング液
の浸透を妨げるべきである。エッチング停止層に適切な
物質は、アルミニウム,クロム,銅,金,モリブデン,
パラジウム,白金,銀,チタン,タングステン、または
それらの合金を含むグループから選択される。
【0045】2つの外部層である導電物質13および1
5は、所望の最終結果に応じて、同じかまたは異なる物
質とすることができる。導電物質13および15のため
の適切な物質は、アルミニウム,銅,金,鉄,モリブデ
ン,ニッケル,タングステン,またはそれらの合金を含
むグループから選択される物質である。同様に、2つの
外部層13および15は、同じかまたは異なる厚さであ
り、これらの層が最終パッケージにどのように利用され
るのかによる。図によると、金属層15は薄い物質から
なり、金属層13はそれより厚い物質からなるが、所望
のデカル・プロフィールを作るために、上下の厚さは任
意のバリエーションが可能である。
5は、所望の最終結果に応じて、同じかまたは異なる物
質とすることができる。導電物質13および15のため
の適切な物質は、アルミニウム,銅,金,鉄,モリブデ
ン,ニッケル,タングステン,またはそれらの合金を含
むグループから選択される物質である。同様に、2つの
外部層13および15は、同じかまたは異なる厚さであ
り、これらの層が最終パッケージにどのように利用され
るのかによる。図によると、金属層15は薄い物質から
なり、金属層13はそれより厚い物質からなるが、所望
のデカル・プロフィールを作るために、上下の厚さは任
意のバリエーションが可能である。
【0046】図1に示すワークピースまたはデカルベー
ス5は、多くの従来技術、例えば被覆,コーティング,
蒸着,メッキ,スパッタリング,または他の適切な方法
により製造することができる。これらの任意のプロセス
の組合せは、デカルベース5を形成するときにも採用さ
れる。これらの任意の方法は、必要な導体厚を得るため
に用いることができる。デカルベース5の1つの層は、
他の2層がその上に形成できるように、開始層(または
キャリア)として使用されることができる。エッチング
障壁11は開始層として使用でき、外部層13および1
5が同時にまたは引き続き開始層に形成することができ
る。このデカルベース5は、プロセスを通じて、寸法の
安定した構造を与える。
ス5は、多くの従来技術、例えば被覆,コーティング,
蒸着,メッキ,スパッタリング,または他の適切な方法
により製造することができる。これらの任意のプロセス
の組合せは、デカルベース5を形成するときにも採用さ
れる。これらの任意の方法は、必要な導体厚を得るため
に用いることができる。デカルベース5の1つの層は、
他の2層がその上に形成できるように、開始層(または
キャリア)として使用されることができる。エッチング
障壁11は開始層として使用でき、外部層13および1
5が同時にまたは引き続き開始層に形成することができ
る。このデカルベース5は、プロセスを通じて、寸法の
安定した構造を与える。
【0047】図2は、両面にレジスト・パターンを有す
るデカルベース5を示す。デカルベース5が完成される
と、導電物質13および15の露出表面にフォトレジス
ト17および19が設けられる。このフォトレジスト1
7および19の形成は、ウェット・プロセス,ドライ・
プロセスのどちらによっても、例えば浸漬,電気泳動,
積層,ローラ・コーティング,スピニング,スプレー,
またはこれらのプロセスの組合せによって行うことがで
きる。フォトレジスト17および19は、使用されるフ
ォトマスクおよび所望の最終結果に応じて、ネガまたは
ポジのフォトレジストとすることができる。
るデカルベース5を示す。デカルベース5が完成される
と、導電物質13および15の露出表面にフォトレジス
ト17および19が設けられる。このフォトレジスト1
7および19の形成は、ウェット・プロセス,ドライ・
プロセスのどちらによっても、例えば浸漬,電気泳動,
積層,ローラ・コーティング,スピニング,スプレー,
またはこれらのプロセスの組合せによって行うことがで
きる。フォトレジスト17および19は、使用されるフ
ォトマスクおよび所望の最終結果に応じて、ネガまたは
ポジのフォトレジストとすることができる。
【0048】所望のパターンを有する2つのフォトマス
クは、互いに位置合せされ、フォトレジスト17および
19を有するデカルベース5は位置合せされたフォトマ
スクの間に置かれ、フォトレジスト17および19は露
光される。フォトマスクは回路パターン,またはスルー
バイア・パターン,または両者の組合せ,または他の電
気的機構、例えばバイア・スタッドおよびスタッド・キ
ャップからなる。フォトレジスト17および19は同時
にまたは連続的に露光することができる。好適には、位
置の整合性を保証するために同時にデカルベース5の両
側を露光する。同様に、両側はフォトレジストの組合せ
によって、同時にまたは連続的に現像することができる
。フォトレジストは任意の好適な技術、例えば浸漬,ス
プレー等によって現像される。現像後も残っているフォ
トレジストは、回路パターン、および、バイア・スタッ
ドとスタッド・キャップ、またはそのいずれかの最終イ
メージを定める。図2に示すように、フォトレジスト・
パターン17および19は、ホールまたは開口領域16
および18をそれぞれ有し、ここから導電物質15およ
び13が次の工程において除去される。
クは、互いに位置合せされ、フォトレジスト17および
19を有するデカルベース5は位置合せされたフォトマ
スクの間に置かれ、フォトレジスト17および19は露
光される。フォトマスクは回路パターン,またはスルー
バイア・パターン,または両者の組合せ,または他の電
気的機構、例えばバイア・スタッドおよびスタッド・キ
ャップからなる。フォトレジスト17および19は同時
にまたは連続的に露光することができる。好適には、位
置の整合性を保証するために同時にデカルベース5の両
側を露光する。同様に、両側はフォトレジストの組合せ
によって、同時にまたは連続的に現像することができる
。フォトレジストは任意の好適な技術、例えば浸漬,ス
プレー等によって現像される。現像後も残っているフォ
トレジストは、回路パターン、および、バイア・スタッ
ドとスタッド・キャップ、またはそのいずれかの最終イ
メージを定める。図2に示すように、フォトレジスト・
パターン17および19は、ホールまたは開口領域16
および18をそれぞれ有し、ここから導電物質15およ
び13が次の工程において除去される。
【0049】図3はデカルベース5の部分エッチングを
示す。露出された導電物質13および15は、イメージ
されたデカルベース5の中にあり、電解エッチング,化
学エッチング,またはドライエッチングのような従来の
エッチング・プロセスによって除去される。異種金属ま
たは厚さの異なる金属を、導電物質13および15とし
て用いることにより、エッチング停止層11は、部分エ
ッチング後に片側で露出される。これは通常、回路パタ
ーンおよびスタッド・キャップを含む薄い方の導電金属
側であるか、あるいは最初にエッチングされている導電
金属側である。エッチング停止層11が露出される側の
反対の側は、エッチング停止層11に向けて全行程がエ
ッチングされるか、または部分エッチングされるかであ
る。これは、2つの外部導電層の厚さの比による。エッ
チング停止層11は、2つの外部層が個々に、または同
時に処理されるのを許容する。これの利点は1つの外部
層が、両側で種々の密度のパターンを形成するか、また
はイメージのアスペクト比(イメージ寸法の厚さに対す
る比)を改良することを可能にすることである。導電物
質13および15の第1のエッチングは、上面が開口部
16を通してエッチングされ、エッチング停止層11が
露出された後に終了する。これはスタッド・キャップ1
2および回路配線14を定める開口部21を形成する。 このエッチングされた金属は、アイランドと呼ばれる。 使用されるエッチング物質またはエッチング・プロセス
は、所望の物質および形状のみをエッチングするのに適
切なエッチング物質またはエッチング・プロセスである
べきである。図3において、デカルベース5の上面と、
定められた回路配線14と、スタッド・キャップ12を
示す。薄い導電金属層15のエッチングは、スタッド・
キャップ12と回路配線14を、導電エッチング障壁1
1を通じての他は、互いを電気的に接続する物質がなく
なるまで、続けるべきである。なぜなら、同時エッチン
グが使用されたために、デカルベース5の下側が、開口
部23を定めるためにのみ露光されたからである。
示す。露出された導電物質13および15は、イメージ
されたデカルベース5の中にあり、電解エッチング,化
学エッチング,またはドライエッチングのような従来の
エッチング・プロセスによって除去される。異種金属ま
たは厚さの異なる金属を、導電物質13および15とし
て用いることにより、エッチング停止層11は、部分エ
ッチング後に片側で露出される。これは通常、回路パタ
ーンおよびスタッド・キャップを含む薄い方の導電金属
側であるか、あるいは最初にエッチングされている導電
金属側である。エッチング停止層11が露出される側の
反対の側は、エッチング停止層11に向けて全行程がエ
ッチングされるか、または部分エッチングされるかであ
る。これは、2つの外部導電層の厚さの比による。エッ
チング停止層11は、2つの外部層が個々に、または同
時に処理されるのを許容する。これの利点は1つの外部
層が、両側で種々の密度のパターンを形成するか、また
はイメージのアスペクト比(イメージ寸法の厚さに対す
る比)を改良することを可能にすることである。導電物
質13および15の第1のエッチングは、上面が開口部
16を通してエッチングされ、エッチング停止層11が
露出された後に終了する。これはスタッド・キャップ1
2および回路配線14を定める開口部21を形成する。 このエッチングされた金属は、アイランドと呼ばれる。 使用されるエッチング物質またはエッチング・プロセス
は、所望の物質および形状のみをエッチングするのに適
切なエッチング物質またはエッチング・プロセスである
べきである。図3において、デカルベース5の上面と、
定められた回路配線14と、スタッド・キャップ12を
示す。薄い導電金属層15のエッチングは、スタッド・
キャップ12と回路配線14を、導電エッチング障壁1
1を通じての他は、互いを電気的に接続する物質がなく
なるまで、続けるべきである。なぜなら、同時エッチン
グが使用されたために、デカルベース5の下側が、開口
部23を定めるためにのみ露光されたからである。
【0050】図4はデカルベース5の上面からレジスト
17を除去した図である。フォトレジスト17は適切な
任意の剥離技術によって、上側から除去される。ここで
、フォトレジスト17のみをエッチングし、フォトレジ
スト・イメージ19に損傷または除去を与えないように
、適切な剥離プロセスを用いることが考慮されるべきで
ある。
17を除去した図である。フォトレジスト17は適切な
任意の剥離技術によって、上側から除去される。ここで
、フォトレジスト17のみをエッチングし、フォトレジ
スト・イメージ19に損傷または除去を与えないように
、適切な剥離プロセスを用いることが考慮されるべきで
ある。
【0051】図5は部分エッチングしたデカルベース5
の上面へ、接着剥離物質を設ける工程を示す。上面は、
PMMA(ポリメタクリル酸メチル)のような適切な接
着剥離物質25をスプレーすることができる。接着剥離
物質25は、ローラ・コーティング,スピニング,スプ
レー,その他選ばれた少数の技術を用いて、エッチング
されたデカルベース5の上面に設けられる。接着剥離物
質25は、開口部21の充填および開口部27の形成を
行って、エッチング表面に適合する。
の上面へ、接着剥離物質を設ける工程を示す。上面は、
PMMA(ポリメタクリル酸メチル)のような適切な接
着剥離物質25をスプレーすることができる。接着剥離
物質25は、ローラ・コーティング,スピニング,スプ
レー,その他選ばれた少数の技術を用いて、エッチング
されたデカルベース5の上面に設けられる。接着剥離物
質25は、開口部21の充填および開口部27の形成を
行って、エッチング表面に適合する。
【0052】図6は支持部材すなわちキャリア29を、
部分エッチングしたデカルベース5の接着剥離物質25
に固定する様子を示す。キャリア29は接着剥離物質2
5に接着する限り、任意の適切なポリマまたは金属とす
ることができる。例えば、ポリマをキャリア29に使用
する場合には、ポリエステルまたはポリイミド物質をキ
ャリア29に使用することができる。一方、金属がキャ
リア29として使用されるなら、キャリア29は、ポリ
イミドのようなポリマによって片側または両側を被覆さ
れるべきであり、または、すでにデカルベース上にある
接着剥離物質25に接触する表面でも少なくとも被覆さ
れるべきであり、そうすれば次の工程の際にデカルベー
ス5からキャリア29の剥離が保証される。
部分エッチングしたデカルベース5の接着剥離物質25
に固定する様子を示す。キャリア29は接着剥離物質2
5に接着する限り、任意の適切なポリマまたは金属とす
ることができる。例えば、ポリマをキャリア29に使用
する場合には、ポリエステルまたはポリイミド物質をキ
ャリア29に使用することができる。一方、金属がキャ
リア29として使用されるなら、キャリア29は、ポリ
イミドのようなポリマによって片側または両側を被覆さ
れるべきであり、または、すでにデカルベース上にある
接着剥離物質25に接触する表面でも少なくとも被覆さ
れるべきであり、そうすれば次の工程の際にデカルベー
ス5からキャリア29の剥離が保証される。
【0053】金属キャリア29のための適切な物質は銅
である。接着剥離物質または層25の初期の機能は、部
分エッチングされたデカルベース5にキャリア29を付
着させ、キャリア29を次の工程でデカルベース5から
除去することができるようにすることである。キャリア
29は2つの目的に働く。1つは、エッチングされたデ
カルベース5の機械的支持であり、もう1つはデカルベ
ース5の片側に対するエッチング障壁として、デカルベ
ース5の反対側がさらに処理できるようにすることであ
る。キャリア29がエッチング障壁として必要な唯一の
場合は、同じ金属が導電物質13および15として用い
られているときである。キャリア29は、接着剥離物質
25が積層,熱処理,または圧縮のような何らかの適切
な手段によって設けられている側で、エッチングされた
ワークピースまたはデカルベース5に固定することがで
きる。
である。接着剥離物質または層25の初期の機能は、部
分エッチングされたデカルベース5にキャリア29を付
着させ、キャリア29を次の工程でデカルベース5から
除去することができるようにすることである。キャリア
29は2つの目的に働く。1つは、エッチングされたデ
カルベース5の機械的支持であり、もう1つはデカルベ
ース5の片側に対するエッチング障壁として、デカルベ
ース5の反対側がさらに処理できるようにすることであ
る。キャリア29がエッチング障壁として必要な唯一の
場合は、同じ金属が導電物質13および15として用い
られているときである。キャリア29は、接着剥離物質
25が積層,熱処理,または圧縮のような何らかの適切
な手段によって設けられている側で、エッチングされた
ワークピースまたはデカルベース5に固定することがで
きる。
【0054】デカルベース5の下部の完全なエッチング
工程を図7に示す。デカルベース5は、フォトレジスト
19およびキャリア29によって所望のイメージを保護
し、エッチング停止層11の底面が露出されるまで、エ
ッチングされる。この第2エッチング工程は開口部33
を形成し、バイア・スタッドすなわち相互接続部31を
形成する。エッチングされた金属はアイランドと呼ばれ
る。デカルベース5の下部のこのエッチングは、化学エ
ッチング,電解エッチング,またはドライエッチング等
の従来の手段によって行われる。
工程を図7に示す。デカルベース5は、フォトレジスト
19およびキャリア29によって所望のイメージを保護
し、エッチング停止層11の底面が露出されるまで、エ
ッチングされる。この第2エッチング工程は開口部33
を形成し、バイア・スタッドすなわち相互接続部31を
形成する。エッチングされた金属はアイランドと呼ばれ
る。デカルベース5の下部のこのエッチングは、化学エ
ッチング,電解エッチング,またはドライエッチング等
の従来の手段によって行われる。
【0055】図8はデカルベース5からフォトレジスト
19を除去した状態を示す図である。これは典型的に、
再露光,現像,または化学的ストリッピングのようなウ
ェット技術、またはRIEや灰化のようなドライ技術に
よって行われる。
19を除去した状態を示す図である。これは典型的に、
再露光,現像,または化学的ストリッピングのようなウ
ェット技術、またはRIEや灰化のようなドライ技術に
よって行われる。
【0056】図9は導電アイランドと呼ばれるエッチン
グ停止相互接続部すなわちアイランド32を形成するた
めに、露出されたエッチング停止層11のエッチング除
去による、デカルベース5の最終エッチングを示す。あ
る場合には、エッチング停止物質11は、後に説明する
ように、デカルベースから除去される必要はない。もし
エッチング停止層11が除去されねばならないなら、そ
れは化学エッチング,電解エッチング,またはドライエ
ッチングによって行うことができる。エッチング停止相
互接続部32は、スタッド・キャップ12をバイア・ス
タッド31に電気的に接続する。このエッチングはまた
開口部33を拡張して開口部35を形成する。エッチン
グ停止層11の除去は、形成された全電気相互接続部を
孤立させ、バイア・スタッド31と回路配線14のショ
ートを防止する。
グ停止相互接続部すなわちアイランド32を形成するた
めに、露出されたエッチング停止層11のエッチング除
去による、デカルベース5の最終エッチングを示す。あ
る場合には、エッチング停止物質11は、後に説明する
ように、デカルベースから除去される必要はない。もし
エッチング停止層11が除去されねばならないなら、そ
れは化学エッチング,電解エッチング,またはドライエ
ッチングによって行うことができる。エッチング停止相
互接続部32は、スタッド・キャップ12をバイア・ス
タッド31に電気的に接続する。このエッチングはまた
開口部33を拡張して開口部35を形成する。エッチン
グ停止層11の除去は、形成された全電気相互接続部を
孤立させ、バイア・スタッド31と回路配線14のショ
ートを防止する。
【0057】ある場合には、露出されたエッチング停止
物質11は、図9の破線36によって示され、デカルベ
ース5から除去される必要はない。これは露出されたエ
ッチング停止物質11に次に何が起こるかによる。例え
ば、あるエッチング停止物質は、絶縁物質と相互作用し
て、焼結工程の際に絶縁酸化物を形成して絶縁体として
働く。この良い例がエッチング停止物質11としてクロ
ムの使用である。焼結工程中、露出されたエッチング停
止物質が絶縁体である酸化クロムを形成する。
物質11は、図9の破線36によって示され、デカルベ
ース5から除去される必要はない。これは露出されたエ
ッチング停止物質11に次に何が起こるかによる。例え
ば、あるエッチング停止物質は、絶縁物質と相互作用し
て、焼結工程の際に絶縁酸化物を形成して絶縁体として
働く。この良い例がエッチング停止物質11としてクロ
ムの使用である。焼結工程中、露出されたエッチング停
止物質が絶縁体である酸化クロムを形成する。
【0058】図10は完全にエッチングされたデカルベ
ース5中の開口部35を、無機絶縁物質のスラリ39で
充填した状態を示す図である。無機絶縁物質39はエッ
チング停止相互接続部すなわちアイランド32を完全に
囲まねばならず、スタッド・キャップ12またはバイア
・スタッド31のどちらか、またはその両方の少なくと
も一部を囲み、隣接電気要素間の電気ショートを防ぐべ
きである。無機絶縁体または絶縁物質39は、通常は酸
化アルミニウムまたはセラミックまたはガラス・セラミ
ック物質から選択される。開口部35の充填は、ローラ
・コーティング,スプレー,スピニング等によって行う
ことができる。絶縁物質39の厚さは、バイア・スタッ
ド31の高さより大きくない。スプレーの間にスラリは
堆積し、その後バイア・スタッドの上から流れ出し“自
浄する”。バイア・スタッド31の上面41の無機汚染
は最小であろう。バイア・スタッド31の終端は絶縁物
質39の表面42から上に突出するか、あるいは絶縁物
質39の表面42を洗い流した後に残る。これは適切な
被覆技術、平坦化により、またはドライエッチング工程
により行われる。
ース5中の開口部35を、無機絶縁物質のスラリ39で
充填した状態を示す図である。無機絶縁物質39はエッ
チング停止相互接続部すなわちアイランド32を完全に
囲まねばならず、スタッド・キャップ12またはバイア
・スタッド31のどちらか、またはその両方の少なくと
も一部を囲み、隣接電気要素間の電気ショートを防ぐべ
きである。無機絶縁体または絶縁物質39は、通常は酸
化アルミニウムまたはセラミックまたはガラス・セラミ
ック物質から選択される。開口部35の充填は、ローラ
・コーティング,スプレー,スピニング等によって行う
ことができる。絶縁物質39の厚さは、バイア・スタッ
ド31の高さより大きくない。スプレーの間にスラリは
堆積し、その後バイア・スタッドの上から流れ出し“自
浄する”。バイア・スタッド31の上面41の無機汚染
は最小であろう。バイア・スタッド31の終端は絶縁物
質39の表面42から上に突出するか、あるいは絶縁物
質39の表面42を洗い流した後に残る。これは適切な
被覆技術、平坦化により、またはドライエッチング工程
により行われる。
【0059】前に述べたように、露出されたエッチング
停止層11は、除去される必要はない。もしエッチング
停止層11がパターン上に残るなら、露出されたエッチ
ング停止層11は焼結工程中に絶縁酸化物を形成する物
質からなるべきである。スタッド・キャップ12とバイ
ア・スタッド31の間にある露出されないエッチング停
止層11は、エッチング停止相互接続部32と同様に、
導電アイランドを形成する。これはスタッド・キャップ
12およびバイア・スタッド31のための導電物質がエ
ッチング停止層11に拡散し、界面境界において電気的
接続部を形成するという事実による。露出されたエッチ
ング停止層11は、酸化物に変換されるとき、エッチン
グされた金属スタッド・キャップ12と、回路配線14
と、セラミック絶縁物質のような絶縁物質39との間の
接着を促進することになる。
停止層11は、除去される必要はない。もしエッチング
停止層11がパターン上に残るなら、露出されたエッチ
ング停止層11は焼結工程中に絶縁酸化物を形成する物
質からなるべきである。スタッド・キャップ12とバイ
ア・スタッド31の間にある露出されないエッチング停
止層11は、エッチング停止相互接続部32と同様に、
導電アイランドを形成する。これはスタッド・キャップ
12およびバイア・スタッド31のための導電物質がエ
ッチング停止層11に拡散し、界面境界において電気的
接続部を形成するという事実による。露出されたエッチ
ング停止層11は、酸化物に変換されるとき、エッチン
グされた金属スタッド・キャップ12と、回路配線14
と、セラミック絶縁物質のような絶縁物質39との間の
接着を促進することになる。
【0060】露出されたエッチング停止層11が除去さ
れ、所望の基板に移設する準備のできた、完成したデカ
ルを図10に示す。この完成したデカルは、セラミック
基板のような焼成されていない無機基板に移設する準備
ができており、完成した構造は基板に必要な金属および
相互接続部を与えることになる。
れ、所望の基板に移設する準備のできた、完成したデカ
ルを図10に示す。この完成したデカルは、セラミック
基板のような焼成されていない無機基板に移設する準備
ができており、完成した構造は基板に必要な金属および
相互接続部を与えることになる。
【0061】図11は図10に示したデカルを、基板4
5または他の層45に結合した状態を示す図である。導
電デカルまたは電気接続要素は、積み重ねられるか、ま
たは焼成されていない無機基板または他の導電デカルに
結合され、積層および焼結される。デカルのイメージま
たは形状は基板45すなわち次の層45のイメージまた
は形状に対して位置合せされ、加熱および圧縮、または
そのいずれかを適用することにより結合される。この導
電デカルは焼成されていない無機層または基板45に結
合されねばならない。キャリア29は、絶縁体39が層
または基板45の絶縁体43に結合された後、焼結サイ
クルに先立って、デカルから剥離され除去される。キャ
リア29が剥離される、または除去された後にデカル上
に残る接着剥離物質25は、焼結工程中に焼かれて除去
され、表面52を形成する。この結合工程の間、層また
は基板45のスタッド接続部44は、デカル・スタッド
31の端部41と結合し、焼結工程の際互いに溶け合う
。焼結サイクルを通じてデカルが移設された後、電気的
連続性または構造的一体性が最終生産物の欠陥を削減す
るために、簡単に検査することができる。
5または他の層45に結合した状態を示す図である。導
電デカルまたは電気接続要素は、積み重ねられるか、ま
たは焼成されていない無機基板または他の導電デカルに
結合され、積層および焼結される。デカルのイメージま
たは形状は基板45すなわち次の層45のイメージまた
は形状に対して位置合せされ、加熱および圧縮、または
そのいずれかを適用することにより結合される。この導
電デカルは焼成されていない無機層または基板45に結
合されねばならない。キャリア29は、絶縁体39が層
または基板45の絶縁体43に結合された後、焼結サイ
クルに先立って、デカルから剥離され除去される。キャ
リア29が剥離される、または除去された後にデカル上
に残る接着剥離物質25は、焼結工程中に焼かれて除去
され、表面52を形成する。この結合工程の間、層また
は基板45のスタッド接続部44は、デカル・スタッド
31の端部41と結合し、焼結工程の際互いに溶け合う
。焼結サイクルを通じてデカルが移設された後、電気的
連続性または構造的一体性が最終生産物の欠陥を削減す
るために、簡単に検査することができる。
【0062】図12は本発明の導電デカルのさらなる処
理を示す。層または基板45に結合されたデカルを有す
る図11の構造は、同じ方法で形成された別の構造55
、または焼結されていないスタック層55に結合される
。もし構造55中の絶縁体がセラミックのような無機物
質なら、構造55は図11の焼結されていない構造に結
合されねばならず、結合後、全スタックが焼結される。 焼結工程の際、スタッド接続部51はスタッド・キャッ
プ12に溶け込み、絶縁体59は境界52で絶縁体39
に接着する。典型的なパターンは回路配線54をも含む
。構造55中の絶縁体がポリマのような有機物質なら、
構造55は図11で形成された焼成構造に密着せねばな
らない。この密着は加熱および圧縮積層工程によって行
われねばならず、そのとき、スタッド接続部51はスタ
ッド・キャップ12に結合され、絶縁体59は境界52
で絶縁体39に接着する。図12に示したように、基板
55は回路配線54をも含むことができる。
理を示す。層または基板45に結合されたデカルを有す
る図11の構造は、同じ方法で形成された別の構造55
、または焼結されていないスタック層55に結合される
。もし構造55中の絶縁体がセラミックのような無機物
質なら、構造55は図11の焼結されていない構造に結
合されねばならず、結合後、全スタックが焼結される。 焼結工程の際、スタッド接続部51はスタッド・キャッ
プ12に溶け込み、絶縁体59は境界52で絶縁体39
に接着する。典型的なパターンは回路配線54をも含む
。構造55中の絶縁体がポリマのような有機物質なら、
構造55は図11で形成された焼成構造に密着せねばな
らない。この密着は加熱および圧縮積層工程によって行
われねばならず、そのとき、スタッド接続部51はスタ
ッド・キャップ12に結合され、絶縁体59は境界52
で絶縁体39に接着する。図12に示したように、基板
55は回路配線54をも含むことができる。
【0063】図13は本発明の完成された導電デカルま
たは電気接続要素の別の実施例である。前述のプロセス
は、導電デカルに集中し、そこでは2つの導電金属層1
3および15の厚さが等しくない、すなわち一方の側が
回路パターン14およびスタッド・キャップ12のため
に薄くなり、他の側がスルーバイア・スタッド31のた
めに厚くなっている。前述のように、本発明の方法は、
2つの導電金属層13および15の厚さが等しい状況に
おいて使用することができる。製造工程は、基本的に、
前述した概要と同じであり、唯一の相違は生産物の最終
的な使用形態である。生産物はスルーバイア層としてバ
イア・スタッドと共にのみ使用することができ、完成し
た生産物の片側には、回路パターンは存在しない。図1
3に示したように、絶縁体39とバイア・スタッド61
は互いに分離している。バイア・スタッド31と61は
同じ物質であってもよいし違う物質であってもよい。ま
た、同じ高さおよび厚さであってもよいし、違っていて
もよい。図13には、外側の両金属層が等しい厚さであ
る、完成した焼成されていない導電デカルの断面図を示
す。この生産物は、焼成されていない回路パターンを焼
成されていない無機基板に結合し、焼成されていない無
機基板を他の焼成されていない無機基板に結合するため
の、典型的な相互接続部として使用することができる。 全結合の後、完全なパッケージが焼結され、最終生産物
を形成する。
たは電気接続要素の別の実施例である。前述のプロセス
は、導電デカルに集中し、そこでは2つの導電金属層1
3および15の厚さが等しくない、すなわち一方の側が
回路パターン14およびスタッド・キャップ12のため
に薄くなり、他の側がスルーバイア・スタッド31のた
めに厚くなっている。前述のように、本発明の方法は、
2つの導電金属層13および15の厚さが等しい状況に
おいて使用することができる。製造工程は、基本的に、
前述した概要と同じであり、唯一の相違は生産物の最終
的な使用形態である。生産物はスルーバイア層としてバ
イア・スタッドと共にのみ使用することができ、完成し
た生産物の片側には、回路パターンは存在しない。図1
3に示したように、絶縁体39とバイア・スタッド61
は互いに分離している。バイア・スタッド31と61は
同じ物質であってもよいし違う物質であってもよい。ま
た、同じ高さおよび厚さであってもよいし、違っていて
もよい。図13には、外側の両金属層が等しい厚さであ
る、完成した焼成されていない導電デカルの断面図を示
す。この生産物は、焼成されていない回路パターンを焼
成されていない無機基板に結合し、焼成されていない無
機基板を他の焼成されていない無機基板に結合するため
の、典型的な相互接続部として使用することができる。 全結合の後、完全なパッケージが焼結され、最終生産物
を形成する。
【0064】図14は本発明の完成された電気接続要素
を、1組の基板または電気デバイス65および75に結
合する実施例を示す。基板65および75はそれぞれス
タッド接続部62および72を有することができる。同
様に、基板65は、回路配線64を有することもでき、
基板75は、回路配線(図示せず)を有することができ
る。結合プロセスの間、絶縁体39は絶縁体69に表面
52で接着し、絶縁体79に表面42で接着する。完全
なデカルは、2つの回路層を共に、焼結されていない基
板と回路層を共に、あるいは2つの焼結されていない層
を共に、それぞれこの完成されたデカルの反対側で結合
するのに用いることができる。
を、1組の基板または電気デバイス65および75に結
合する実施例を示す。基板65および75はそれぞれス
タッド接続部62および72を有することができる。同
様に、基板65は、回路配線64を有することもでき、
基板75は、回路配線(図示せず)を有することができ
る。結合プロセスの間、絶縁体39は絶縁体69に表面
52で接着し、絶縁体79に表面42で接着する。完全
なデカルは、2つの回路層を共に、焼結されていない基
板と回路層を共に、あるいは2つの焼結されていない層
を共に、それぞれこの完成されたデカルの反対側で結合
するのに用いることができる。
【0065】本発明は特定の実施例について述べている
が、前述したところから当業者には、本発明の範囲を逸
脱することなく変形,変更が可能なことは明らかである
。
が、前述したところから当業者には、本発明の範囲を逸
脱することなく変形,変更が可能なことは明らかである
。
【0066】
【発明の効果】本発明により、パッケージの構造的一体
性、またはデバイスの機能性を侵すことなく、導電デカ
ルを製造する新規な方法が得られる。
性、またはデバイスの機能性を侵すことなく、導電デカ
ルを製造する新規な方法が得られる。
【図1】導電エッチング停止層を有するデカルベースを
示す図である。
示す図である。
【図2】両面にレジスト・パターンを有するデカルベー
スを示す図である。
スを示す図である。
【図3】薄い電気導体の側のエッチング停止層を露出す
るためのデカルベースの部分エッチングを示す図である
。
るためのデカルベースの部分エッチングを示す図である
。
【図4】薄い電気導体の上面からのレジストの除去を示
す図である。
す図である。
【図5】部分エッチング・デカルベースの上面への接着
剥離物質の付与を示す図である。
剥離物質の付与を示す図である。
【図6】部分エッチング・デカルベース上の接着剥離物
質へのキャリアの設置を示す図である。
質へのキャリアの設置を示す図である。
【図7】デカルベースの厚い電気導体の側の完全なエッ
チングを示す図である。
チングを示す図である。
【図8】厚い電気導体の表面からのフォトレジストの除
去を示す図である。
去を示す図である。
【図9】露出されたエッチング停止層のエッチング除去
を示す図である。
を示す図である。
【図10】デカルベースの厚い電気導体の間の領域への
無機絶縁物質の充填を示す図である。
無機絶縁物質の充填を示す図である。
【図11】基板または他の層へのデカルの結合を示す図
である。
である。
【図12】本発明のデカルに関するさらなる処理を示す
図である。
図である。
【図13】本発明の完成した導電デカルの他の実施例を
示す図である。
示す図である。
【図14】本発明の完成した導電デカルの実施例の、1
組の電気デバイスへの結合を示す図である。
組の電気デバイスへの結合を示す図である。
5 デカルベース
13 第1の導電物質
15 第2の導電物質
11 第3の導電物質(エッチング停止層)12
スタッド・キャップ 14 回路配線 16,21,23,33,35 開口部17,19
フォトレジスト 25 接着剥離物質 29 キャリア 31 バイア・スタッド 39 絶縁物質(スラリ)
スタッド・キャップ 14 回路配線 16,21,23,33,35 開口部17,19
フォトレジスト 25 接着剥離物質 29 キャリア 31 バイア・スタッド 39 絶縁物質(スラリ)
Claims (10)
- 【請求項1】電気接続要素を製造する方法において、a
)少なくとも間に第3の導電物質を挟み、この第3の導
電物質と異なる物質よりなる、第1の導電物質と第2の
導電物質を有する導電基板を形成するステップと、b)
前記第1の導電物質をパターニングおよびエッチングし
、前記第3の導電物質の少なくとも一部を露出し、前記
第1の導電物質の少なくとも1つの第1のアイランドを
形成するステップと、c)前記少なくとも1つの第1の
アイランドに、支持部材を固定するステップと、d)前
記第2の導電物質をパターニングおよびエッチングし、
前記第3の導電物質の少なくとも一部を露出し、前記少
なくとも1つの第1のアイランドの反対側にある、前記
第2の導電物質の少なくとも1つの第2のアイランドを
形成するステップと、e)前記露出された第3の導電物
質を除去するステップと、f)前記露出された第3の導
電物質の除去によって形成された領域に、無機絶縁物質
を充填し、前記少なくとも1つの第2のアイランドの少
なくとも一部が前記無機絶縁物質によって囲まれ、それ
によって、前記電気接続要素を形成するステップと、を
含む電気接続要素の製造方法。 - 【請求項2】前記第3の導電物質がエッチング停止物質
である、請求項1記載の電気接続要素の製造方法。 - 【請求項3】前記支持部材が、前記少なくとも1つの第
1のアイランドに、接着剤によって固定される、請求項
1記載の電気接続要素の製造方法。 - 【請求項4】前記電気接続要素の前記少なくとも1つの
第2のアイランドの少なくとも一部が、導電要素に結合
され、前記支持部材の除去および前記結合された要素の
焼結後、多層パッケージを形成する、請求項1記載の電
気接続要素の製造方法。 - 【請求項5】多層焼結パッケージの製造方法において、
a)少なくとも間に1つの第3の導電物質を挟み、この
第3の導電物質と異なる物質よりなる、第1の導電物質
と第2の導電物質を有する導電基板を形成するステップ
を含み、b)前記第1の導電物質をパターニングおよび
エッチングし、前記第3の導電物質の少なくとも一部を
露出し、前記第1の導電物質の少なくとも1つの第1の
アイランドを形成するステップと、c)前記少なくとも
1つの第1のアイランドに、支持部材を固定するステッ
プと、d)前記第2の導電物質をパターニングおよびエ
ッチングし、前記第3の導電物質の少なくとも一部を露
出し、前記少なくとも1つの第1のアイランドの反対側
にある、前記第2の導電物質の少なくとも1つの第2の
アイランドを形成するステップと、e)前記第2の導電
物質の除去により形成された領域に、無機絶縁物質を充
填し、前記少なくとも1つの第2のアイランドの少なく
とも一部を前記無機絶縁物質によって囲むステップと、
f)前記少なくとも1つの第2のアイランドの少なくと
も一部を、導電要素に結合し、多層パッケージを形成す
るステップと、g)前記支持部材を除去するステップと
、h)前記露出された第3の導電物質が電気絶縁酸化物
に変化するまで、前記多層パッケージを焼結し、それに
よって、前記多層焼結パッケージを形成するステップと
、を含む多層焼結パッケージの製造方法。 - 【請求項6】前記第3の導電物質はエッチング停止物質
である、請求項5記載の多層焼結パッケージの製造方法
。 - 【請求項7】導電接続要素を製造する方法において、a
)少なくとも間に第3の導電物質を挟み、この第3の導
電物質と異なる物質よりなる、第1の導電物質と第2の
導電物質を有する導電基板を形成するステップを含み、
b)前記第1の導電物質をパターニングおよびエッチン
グし、前記第3の導電物質の少なくとも一部を露出し、
前記第1の導電物質の少なくとも1つの第1のアイラン
ドを形成するステップと、c)前記少なくとも1つの第
1のアイランドに、支持部材を固定するステップと、d
)前記第2の導電物質をパターニングおよびエッチング
し、前記第3の導電物質の少なくとも一部を露出し、前
記少なくとも1つの第1のアイランドの反対側にある、
前記第2の導電物質の少なくとも1つの第2のアイラン
ドを形成するステップと、e)前記露出された第3の導
電物質を除去し、前記少なくとも1つの第1のアイラン
ドと前記少なくとも1つの第2のアイランドによって被
覆される第3のアイランドを形成するステップと、f)
前記第1のアイランドと、前記第3のアイランドと、前
記第2のアイランドの周囲の領域を、無機絶縁物質で充
填し、少なくとも1つの前記第1のアイランドと前記第
2のアイランドの少なくとも一部は、前記無機絶縁物質
によって囲まれ、それによって、導電要素を形成するス
テップと、を含む電気接続要素の製造方法。 - 【請求項8】前記第3の導電物質がエッチング停止物質
である、請求項7記載の電気接続要素の製造方法。 - 【請求項9】前記電気接続要素の前記第2のアイランド
の1つの少なくとも一部が、導電要素に結合され、前記
支持部材の除去および前記結合された要素の焼結後、多
層パッケージを形成する、請求項7記載の電気接続要素
の製造方法。 - 【請求項10】焼結された多層デバイスを製造する方法
において、a)少なくとも間に第3の導電物質を挟み、
この第3の導電物質と異なる物質よりなる、第1の導電
物質と第2の導電物質を有する導電基板を形成するステ
ップを含み、b)前記第1および前記第2の導電物質に
フォトレジストを設け、前記フォトレジストをパターニ
ングするステップと、c)前記パターニングされたフォ
トレジストを通して前記第1の導電物質をエッチングし
、前記第3の導電物質の少なくとも一部を露出し、複数
の第1のアイランドを前記第1の導電物質から形成する
ステップと、d)前記第1のアイランドの表面から前記
フォトレジストを除去するステップと、e)前記第1の
アイランドに接着剤のブランケット層を設けるステップ
と、f)支持部材を前記接着剤により少なくとも1つの
前記第1のアイランドに接着させるステップと、g)前
記第2の導電物質を前記パターニングされたフォトレジ
ストを通してエッチングし、前記第3の導電物質の少な
くとも一部を露出し、前記第2の導電物質から複数の第
2のアイランドを形成するステップとを含み、少なくと
も1つの前記第2のアイランドは少なくとも1つの前記
第1のアイランドの反対側にあり、h)前記第2のアイ
ランドの表面から前記フォトレジストを除去するステッ
プと、i)前記露出された第3の導電物質を除去するス
テップと、j)前記露出された第3の導電物質の除去に
よって生成された少なくとも1つの領域を、無機絶縁物
質で充填し、前記第2のアイランドの少なくとも一部を
前記無機絶縁物質によって囲むステップと、k)前記第
2のアイランドの1つの少なくとも一部を導電要素と結
合して多層パッケージを形成するステップと、l)前記
支持部材を除去し、かつ多層パッケージを焼結し、前記
焼結された多層デバイスを形成するステップと、を含む
焼結多層デバイスの製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US665633 | 1991-03-06 | ||
US07/665,633 US5108541A (en) | 1991-03-06 | 1991-03-06 | Processes for electrically conductive decals filled with inorganic insulator material |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04355086A true JPH04355086A (ja) | 1992-12-09 |
JPH0736351B2 JPH0736351B2 (ja) | 1995-04-19 |
Family
ID=24670927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4030998A Expired - Lifetime JPH0736351B2 (ja) | 1991-03-06 | 1992-02-18 | 電気接続要素の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5108541A (ja) |
JP (1) | JPH0736351B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04345779A (ja) * | 1991-03-06 | 1992-12-01 | Internatl Business Mach Corp <Ibm> | 電気接続要素の製造方法 |
JP2001244365A (ja) * | 2000-02-28 | 2001-09-07 | Hitachi Chem Co Ltd | 配線基板、半導体装置及び配線基板の製造方法 |
WO2017195414A1 (ja) * | 2016-05-12 | 2017-11-16 | 株式会社村田製作所 | セラミック電子部品及びセラミック電子部品の製造方法 |
CN109148411A (zh) * | 2018-08-15 | 2019-01-04 | 乐健科技(珠海)有限公司 | 散热基板及其制备方法 |
JP2020092152A (ja) * | 2018-12-04 | 2020-06-11 | 板橋精機株式会社 | プリント基板及びその製造方法 |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4236609A1 (de) * | 1992-10-29 | 1994-05-05 | Siemens Ag | Verfahren zur Erzeugung einer Struktur in der Oberfläche eines Substrats |
US5457879A (en) * | 1994-01-04 | 1995-10-17 | Motorola, Inc. | Method of shaping inter-substrate plug and receptacles interconnects |
US5834824A (en) | 1994-02-08 | 1998-11-10 | Prolinx Labs Corporation | Use of conductive particles in a nonconductive body as an integrated circuit antifuse |
US5962815A (en) | 1995-01-18 | 1999-10-05 | Prolinx Labs Corporation | Antifuse interconnect between two conducting layers of a printed circuit board |
US5767575A (en) | 1995-10-17 | 1998-06-16 | Prolinx Labs Corporation | Ball grid array structure and method for packaging an integrated circuit chip |
US5620904A (en) * | 1996-03-15 | 1997-04-15 | Evergreen Solar, Inc. | Methods for forming wraparound electrical contacts on solar cells |
US5872338A (en) | 1996-04-10 | 1999-02-16 | Prolinx Labs Corporation | Multilayer board having insulating isolation rings |
US5986203A (en) * | 1996-06-27 | 1999-11-16 | Evergreen Solar, Inc. | Solar cell roof tile and method of forming same |
US5741370A (en) * | 1996-06-27 | 1998-04-21 | Evergreen Solar, Inc. | Solar cell modules with improved backskin and methods for forming same |
US5762720A (en) * | 1996-06-27 | 1998-06-09 | Evergreen Solar, Inc. | Solar cell modules with integral mounting structure and methods for forming same |
US6278053B1 (en) | 1997-03-25 | 2001-08-21 | Evergreen Solar, Inc. | Decals and methods for providing an antireflective coating and metallization on a solar cell |
US6114046A (en) * | 1997-07-24 | 2000-09-05 | Evergreen Solar, Inc. | Encapsulant material for solar cell module and laminated glass applications |
US6187448B1 (en) | 1997-07-24 | 2001-02-13 | Evergreen Solar, Inc. | Encapsulant material for solar cell module and laminated glass applications |
US6320116B1 (en) | 1997-09-26 | 2001-11-20 | Evergreen Solar, Inc. | Methods for improving polymeric materials for use in solar cell applications |
US6034427A (en) | 1998-01-28 | 2000-03-07 | Prolinx Labs Corporation | Ball grid array structure and method for packaging an integrated circuit chip |
TW585813B (en) * | 1998-07-23 | 2004-05-01 | Toyo Kohan Co Ltd | Clad board for printed-circuit board, multi-layered printed-circuit board, and the fabrication method |
TW512467B (en) * | 1999-10-12 | 2002-12-01 | North Kk | Wiring circuit substrate and manufacturing method therefor |
TWI243008B (en) * | 1999-12-22 | 2005-11-01 | Toyo Kohan Co Ltd | Multi-layer printed circuit board and its manufacturing method |
JP4496774B2 (ja) * | 2003-12-22 | 2010-07-07 | 日亜化学工業株式会社 | 半導体装置の製造方法 |
JP4311376B2 (ja) | 2005-06-08 | 2009-08-12 | セイコーエプソン株式会社 | 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器 |
US7923645B1 (en) * | 2007-06-20 | 2011-04-12 | Amkor Technology, Inc. | Metal etch stop fabrication method and structure |
US7951697B1 (en) | 2007-06-20 | 2011-05-31 | Amkor Technology, Inc. | Embedded die metal etch stop fabrication method and structure |
US7958626B1 (en) | 2007-10-25 | 2011-06-14 | Amkor Technology, Inc. | Embedded passive component network substrate fabrication method |
KR100951449B1 (ko) * | 2008-01-03 | 2010-04-07 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
US8791501B1 (en) | 2010-12-03 | 2014-07-29 | Amkor Technology, Inc. | Integrated passive device structure and method |
US9365947B2 (en) | 2013-10-04 | 2016-06-14 | Invensas Corporation | Method for preparing low cost substrates |
CN106658966B (zh) * | 2016-12-06 | 2020-03-17 | 深圳崇达多层线路板有限公司 | 一种薄膜电阻内层蚀刻方法 |
CN108811353A (zh) * | 2018-08-15 | 2018-11-13 | 江门崇达电路技术有限公司 | 一种两面不同铜厚pcb的蚀刻方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04345779A (ja) * | 1991-03-06 | 1992-12-01 | Internatl Business Mach Corp <Ibm> | 電気接続要素の製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL190034A (ja) * | 1953-08-17 | |||
US3181986A (en) * | 1961-03-31 | 1965-05-04 | Intellux Inc | Method of making inlaid circuits |
US3541222A (en) * | 1969-01-13 | 1970-11-17 | Bunker Ramo | Connector screen for interconnecting adjacent surfaces of laminar circuits and method of making |
US3683105A (en) * | 1970-10-13 | 1972-08-08 | Westinghouse Electric Corp | Microcircuit modular package |
US4159222A (en) * | 1977-01-11 | 1979-06-26 | Pactel Corporation | Method of manufacturing high density fine line printed circuitry |
US4606787A (en) * | 1982-03-04 | 1986-08-19 | Etd Technology, Inc. | Method and apparatus for manufacturing multi layer printed circuit boards |
JPS60147192A (ja) * | 1984-01-11 | 1985-08-03 | 株式会社日立製作所 | プリント配線板の製造方法 |
DK291184D0 (da) * | 1984-06-13 | 1984-06-13 | Boeegh Petersen Allan | Fremgangsmaade og indretning til test af kredsloebsplader |
US4879156A (en) * | 1986-05-02 | 1989-11-07 | International Business Machines Corporation | Multilayered ceramic substrate having solid non-porous metal conductors |
US4753694A (en) * | 1986-05-02 | 1988-06-28 | International Business Machines Corporation | Process for forming multilayered ceramic substrate having solid metal conductors |
JP2702507B2 (ja) * | 1988-05-31 | 1998-01-21 | キヤノン株式会社 | 電気的接続部材及びその製造方法 |
-
1991
- 1991-03-06 US US07/665,633 patent/US5108541A/en not_active Expired - Fee Related
-
1992
- 1992-02-18 JP JP4030998A patent/JPH0736351B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04345779A (ja) * | 1991-03-06 | 1992-12-01 | Internatl Business Mach Corp <Ibm> | 電気接続要素の製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04345779A (ja) * | 1991-03-06 | 1992-12-01 | Internatl Business Mach Corp <Ibm> | 電気接続要素の製造方法 |
JP2001244365A (ja) * | 2000-02-28 | 2001-09-07 | Hitachi Chem Co Ltd | 配線基板、半導体装置及び配線基板の製造方法 |
WO2017195414A1 (ja) * | 2016-05-12 | 2017-11-16 | 株式会社村田製作所 | セラミック電子部品及びセラミック電子部品の製造方法 |
CN109148411A (zh) * | 2018-08-15 | 2019-01-04 | 乐健科技(珠海)有限公司 | 散热基板及其制备方法 |
JP2020092152A (ja) * | 2018-12-04 | 2020-06-11 | 板橋精機株式会社 | プリント基板及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US5108541A (en) | 1992-04-28 |
JPH0736351B2 (ja) | 1995-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04355086A (ja) | 電気接続要素の製造方法 | |
JPH04345779A (ja) | 電気接続要素の製造方法 | |
US5338900A (en) | Structures for electrically conductive decals filled with inorganic insulator material | |
US5817541A (en) | Methods of fabricating an HDMI decal chip scale package | |
KR100836653B1 (ko) | 회로기판 및 그 제조방법 | |
US6915566B2 (en) | Method of fabricating flexible circuits for integrated circuit interconnections | |
US4521449A (en) | Process for forming a high density metallurgy system on a substrate and structure thereof | |
US5747222A (en) | Multi-layered circuit substrate and manufacturing method thereof | |
KR970023931A (ko) | 회로기판과 그 제조방법, 그 회로기판을 사용한 범프식 콘택트 헤드와 반도체부품 실장모듈 | |
JPH04313247A (ja) | 同一平面の接触バンプを有する相互接続装置及びその製造方法 | |
EP0450381B1 (en) | Multilayer interconnection structure | |
JPS63258055A (ja) | 電子回路装置およびその製造方法 | |
JPH0150119B2 (ja) | ||
US4052787A (en) | Method of fabricating a beam lead flexible circuit | |
JP3953122B2 (ja) | 回路カード及びその製造方法 | |
TWI549235B (zh) | 封裝結構及其製法與定位構形 | |
JPH0536756A (ja) | 半導体装置用テープキヤリア及びその製造方法 | |
US5306872A (en) | Structures for electrically conductive decals filled with organic insulator material | |
JPH10125818A (ja) | 半導体装置用基板並びに半導体装置及びそれらの製造方法 | |
US4562513A (en) | Process for forming a high density metallurgy system on a substrate and structure thereof | |
TWI771534B (zh) | 佈線板及其製造方法 | |
JPH05110229A (ja) | 電気接続要素 | |
US5292624A (en) | Method for forming a metallurgical interconnection layer package for a multilayer ceramic substrate | |
JP2002527906A (ja) | 電子モジュール、特に多層金属配線層を有するマルチチップ・モジュールおよびその製造方法 | |
US6074728A (en) | Multi-layered circuit substrate |