FR2507412A1

FR2507412A1 - Convertisseur numerique-analogique a haute resolution

Info

Publication number: FR2507412A1
Application number: FR8209758A
Authority: FR
Inventors: Michael G Tuthill
Original assignee: Analog Devices Inc
Current assignee: Analog Devices Inc
Priority date: 1981-06-09
Filing date: 1982-06-04
Publication date: 1982-12-10
Also published as: NL8202230A; CA1177966A; US4338591A; FR2507412B1; DE3221305A1; GB2100081B; GB2100081A; JPS5838029A

Abstract

CE CONVERTISSEUR EST CONSTITUE PAR UN DISPOSITIF A DEUX ETAGES EN CASCADE DANS LEQUEL LE PREMIER ETAGE 10 CONSISTE EN UN CONVERTISSEUR PARTIEL A SEGMENTS AVEC UNE CHAINE DE RESISTANCES 14 MONTEES EN SERIE ET EN COMMUTATEURS 16 COMMANDES PAR UN JEU DE BITS D'ORDRE PLUS ELEVE DU SIGNAL D'ENTREE POUR CHOISIR LA TENSION AUX BORNES DE L'UNE QUELCONQUE DES RESISTANCES, DES AMPLIFICATEURS TAMPONS A, A ETANT EN OUTRE PREVUS POUR DIRIGER LA TENSION CHOISIE VERS L'ENTREE D'UN CONVERTISSEUR PARTIEL DE SECOND ETAGE 12 COMPRENANT UN CONVERTISSEUR NUMERIQUE-ANALOGIQUE A CMOS AVEC UNE ECHELLE R2R COMMANDEE PAR UN JEU DE BITS D'ORDRE MOINS ELEVE POUR INTERPOLER ENTRE LES LIMITES DE LA TENSION CHOISIE PROVENANT DU PREMIER ETAGE 10, LES COMMUTATEURS 16 DU PREMIER ETAGE FONCTIONNANT DE MANIERE A INTERVERTIR LES ROLES DES AMPLIFICATEURS TAMPONS A, A POUR CHAQUE PAS VERS LE HAUT (OU VERS LE BAS) LE LONG DE LA CHAINE DE RESISTANCES 14 DE MANIERE A ELIMINER, OU TOUT AU MOINS A REDUIRE AU MINIMUM, LES ERREURS DE NON-LINEARITE DIFFERENTIELLE LIEES A UNE DESADAPTATION DE DECALAGES ENTRE LES AMPLIFICATEURS TAMPONS A, A. APPLICATION A LA REALISATION DE CONVERTISSEURS NUMERIQUES-ANALOGIQUES CAPABLES DE CONVERTIR, PAR EXEMPLE, DES SIGNAUX NUMERIQUES DE SEIZE BITS SANS ERREUR APPRECIABLE DE NON-LINEARITE DIFFERENTIELLE.

Description

La présente invention se rapporte aux convertis-

seurs numérique-analogique (souvent désignés ci-après par leur abréviation usuelle "CNA") Plus particulièrement, l'invention concerne des convertisseurs à haute résolution permettant, par exemple, de convertir des signaux d'entrée numérique deseize

bits en signaux analogiques correspondants.

Au cours de ces dernières années, on a pu constater

qu'on avait de plus en plus besoin de convertisseurs numérique-

analogique à haute résolution La résolution de types connus de

convertisseurs monolithiques utilisant une échelle R/2 R sem-

ble avoir atteint une limite pratique apparente d'environ 12

bits Il est donc devenu nécessaire de rechercher d'autres so-

lutions du problème.

On s'est aperçu que, dans certaines applications,

une précision absolue a moins d'importance dans les convertis-

seurs numérique-analogique qu'une bonne linéarité différentiel-

le et un comportement monotone garanti On peut obtenir à cet égard, avec des CNA du type à segments comprenant des chaînes de résistances montées en série et associées à des commutateurs

permettant d'établir une connexion avec des points nodaux choi-

sis de la chaÂne correspondante.

Les convertisseurs à segments peuvent être montés en cascade de telle manière qu'un premier étage utilisant un convertisseur à cha ne de résistances décode un groupe formé des bits d'ordre plus élevé tandis qu'un second étage décode les autres bits ou bits d'ordre moins élevé Un convertisseur non linéaire de ce type général est représenté dans l'article de Gryzbowski et al intitulé "Non-linear Functions from D/A Converters" (Fonctions non linéaires de convertisseurs N/A),

Electronic Engineering 1971, pages 48-51 Le convertisseur dé-

crit dans cet article est destiné à fonctionner avec une com-

mutation par relais, mais il est difficilement adaptable à la technologie moderne des semi-conducteurs Le brevet U S. no 3 997 892 décrit un modèle de convertisseur (non linéaire)

en cascade destiné à être utilisé avec une commutation par se-

mi-conducteurs Dans ce modèle, les premier et second étages

comprennent chacun un convertisseur du type à segments à chat-

ne de résistances Ce modèle de convertisseur comprend des amplificateurs tampons pour empêcher la chaîne de résistances du second étage de charger la chaîne de résistances du pre-

mier étage.

Bien que les convertisseurs de la technique anté-

rieure mentionnés ci-dessus offrent certains aspects attrayants, en revanche ils ne sont pas capables de la performance à haute

résolution actuellement exigée dans de nombreuses applications.

En conséquence, l'invention a notamment pour objet de combler

les lacunes de ces réalisations de la technique antérieure.

Dans un mode de réalisation préféré de l'invention,

qui sera décrit plus loin en détail, il est prévu un convertis-

seur en cascade à deux étages, dont le premier étage comprend un convertisseur à segments à chaîne de résistances montées en série Des moyens de commutation peuvent être commandés par les bits d'ordre plus élevé du signal d'entrée numérique, de manière à monter ou à descendre pas à pas le long de la chaîne

de résistances, afin d'établir des liaisons avec la tension ré-

gnant aux bornes d'une résistance choisie quelconque de la

chaîne Comme dans le brevet U S n' 3 997 892 ci-dessus men-

tionné, la tension aux bornes de la résistance choisie de la

chaîne est à son tour appliquée, par l'intermédiaire d'une pai-

re d'amplificateurs tampons, aux bornes d'entrée du convertis-

seur du second étage Ce dernier effectue une interpolation dans la tension choisie à partir du premier étage, en fonction

d'un jeu de bits d'ordre moins élevé du signal d'entrée numé-

rique. Sous un important aspect de l'invention, les rôles des amplificateurs tampons sont interchangés pour chaque pas

vers le haut (ou vers le bas) le long de la chaîne de résis-

tances du premier étage Cela élimine, ou réduit au minimum,

les erreurs de non-linéarité différentielle dues à une désadap-

tation de décalages entre les amplificateurs tampons, ce qui

rend possible l'obtention d'une performance de résolution ex-

ceptionnellement élevée en utilisant des composants et des

procédés classiques.

Lorsque le signal d'entrée numérique exige que

les amplificateurs tampons soient décalés vers le haut à par-

tir des bornes d'une résistance donnée de la cha ne vers cel-

les de la résistance suivante de celle-ci, l'ensemble de com-

mutateurs fonctionne d'une manière simple en ne décalant qu'u-

ne seule connexion à la fois, d'une manière ressemblant au jeu de "sautemouton" C'est-à-dire que la connexion entre un

amplificateur tampon donné et un point nodal donné de la chat-

ne est décalée au point nodal situé immédiatement au-delà de

celui auquel l'autre amplificateur tampon est connecté, tan-

dis que la connexion de cet autre amplificateur tampon à la chaîne de résistances reste inchangée Ainsi, les connexions

entre les amplificateurs et la chaine de résistances sont ef-

fectivement inversées pour chaque pas vers le haut ou vers le bas le long de la chaine, de manière à réduire au minimum les

effets désavantageux éventuels d'une désadaptation de décala-

ges entre les amplificateurs.

Avec ce fonctionnement séquentiel des commutateurs, on comprendra aisément que la tension entre les entrées des amplificateurs tampons change de polarité à chaque pas vers

le haut (o vers le bas) le long de la chaine de résistances.

La polarité correcte pour le convertisseur du second étage est rétablie par un commutateur inverseur incorporé aux circuits

de sortie des amplificateurs tampons, c'est-à-dire à une par-

tie du montage située en aval de la partie impliquée dans l'in-

terversion des rôles des amplificateurs tampons.

Le commutateur inverseur peut être commandé par le signal d'entrée numérique pour inverser les connexions entre

les sorties des amplificateurs et les entrées du convertis-

seur du second étage pour chaque pas vers le-haut (ou vers le

bas) le long de la chaine de résistances du premier étage Ce-

la se traduit par l'obtention d'une relation de polarité uni-

forme pour la tension d'entrée appliquée au convertisseur du

second étage pour tous les signaux d'entrée numériques.

Comme précédemment mentionné, un avantage particu-

lier de la disposition décrite réside en ce qu'on peut obte-

nir une excellente non-linéarité différentielle sans qu'il soit nécessaire d'imposer des exigences ind^ument sévères à l'adaptation des décalages des amplificateurs tampons Un

fonctionnement monotone peut être obtenu avec une non-linéa-

rité différentielle spécifiée de moins de l bit d'ordre

moins élevé, et un convertisseur suivant l'invention peut ai-

sément offrir une performance de haute résolution tout en n'u-

tilisant que des composants et des procédés de traitement ap-

partenant à l'état actuel de la technique.

D'autres caractéristiques de l'invention apparaî-

tront au cours de la description qui va suivre.

Aux dessins annexés uniquement à titre d'exemple

la Fig 1 est un schéma simplifié mettant en évi-

dence les principes de l'invention'; la Fig 2 est un schéma expliquant les séquences de commutation assurant la montée (ou la descente) pas à pas le long de la cha ne de résistances du premier étage; la Fig 3 est un schéma simplifié représentant des détails d'un mode de réalisation préféré de l'invention

la Fig 4 est une table de vérité pour le déco-

deur de commutateurs de la figure 3, et la Fig 5 est une représentation schématique de

l'échelle R/2 R du convertisseur du second étage.

On va tout d'abord se référer à la Figure 1, sur laquelle est représentée une version quelque peu simplifiée d'un convertisseur numériqueanalogique du type en cascade,

comprenant un convertisseur de premier étage 10 et un conver-

tisseur de second étage 12 Le premier étage comprend essen-

tiellement une chaîne de résistances 14 ayant, par exemple,des

valeurs ohmiques égales entre elles pour assurer une conver-

sion linéaire et qui sont excitées par une tension de référen-

ce désignée par V+ Un ensemble de commutateurs 16 à commande

numérique fonctionne de manière à assurer une connexion sélec-

tive avec l'une quelconque des paires adjacentes des points no-

daux successifs 18 entre les résistances.

Avec le réglage des commutateurs 16 tel que repré-

senté, des connexions sont assurées avec les points nodaux 18 c, 18 d par l'intermédiaire des conducteurs de commutateur 20, 22 (représentés en trait plein) Ces conducteurs sont con- nectés aux bornes de sortie de commutateur 24, 26, reliées à des conducteurs de référence respectifs 28, 30 Ces fils sont

à leur tour directement connectés aux circuits d'entrée d'am-

plificateurs tampons respectifs Ai et A 2, qui excitent le con-

vertisseur de second étage 12, par l'intermédiaire d'un commu-

tateur inverseur, comme décrit plus loin.

Les commutateurs 16 sont actionnés par des signaux de commande représentés par une flèche 32, qui sont engendrés par une logique de décodage de commutateurs 34, à partir d'un jeu de bits de plus fort poids du signal d'entrée numérique appliqué à un circuit de verrouillage numérique 36 A mesure que les bits d'ordre plus élevé changent, les commutateurs 16

font monter (ou descendre) pas à pas les connexions, aboutis-

sant aux points nodaux 18, le long de la cha ne de résistances,

afin d'appliquer la tension régnant aux bornes d'une résistan-

ce choisie quelconque de la chaîne aux deux conducteurs de ré-

férence 28, 30 Cette montée (ou descente) pas à pas le long de la chaine de résistances s'effectue de telle manière qu'une

seule connexion est modifiée à chaque pas.

Par exemple, si les commutateurs doivent progresser d'une position vers le haut à partir du réglage représenté en trait plein (correspondant aux lignes de commutateurs 20, 22), seule la connexion inférieure sera décalée Par conséquent, la

connexion de la ligne 22 sera remplacée par la connexion repré-

sentée en trait interrompu 40 entre la borne de sortie 26 et

le point nodal 18 b En d'autres termes, la connexion initiale-

ment établie entre la borne 26 et le point notal 18 d sera déca-

lée vers le haut jusqu'au point nodal situé immédiatement au-

dessus du point nodal 18 c auquel l'autre borne 24 est reliée.

La connexion aboutissant à cette autre borne (trait plein 20) reste inchangée au cours de ce pas vers le haut le long de la

chaîne de résistances Si les commutateurs se décalent ensui-

te vers le haut d'un nouveau pas, la connexion en trait plein initiale 20 sera remplacée par la connexion 42 représentée en

trait mixte.

La Figure 2 a été incluse pour donner une présenta- tion quelque peu imagée des séquences de commutation impliquées dans la montée (ou la descente) pas à pas le long de la chaine de résistances On peut voir qu'en partant d'une position "de

départ" située à l'extrémité inférieure de la chaine, la sé-

quence de commutation fait tout d'abord progresser la conne-

xion de gauche ( 1) puis la connexion de droite ( 2) et ainsi de

suite jusqu'en haut de la cha ne Cette procédure peut être con-

sidérée comme analogue à la manière dont on monte un escalier,

chaque pas amenant la jambe arrière sur la marche située im-

médiatement au-dessus de celle sur laquelle se trouvait la jam-

be avant On peut donc considérer cette procédure comme une "montée en escalier" le long de la chaine de résistances, ou encore comme une séquence ressemblant quelque peu au jeu de "saute-mouton". Lorsque cette procédure est suivie dans le montage de convertisseur décrit, on comprendra aisément que les r 8 les des amplificateurs tampons Al, A 2 sont intervertis à chaque pas de "montée" en escalier des commutateurs le long de la chaîne de résistances On peut démontrer mathématiquement que

cette interversion des r 8 les des amplificateurs par commuta-

tion d'un noeud donné à un autre noeud situé deux noeuds plus loin, élimine, ou tout au moins réduit au minimum, les erreurs de non-linéarité différentielle qui, autrement, pourraient se produire en raison d'une désadaptation de décalages entre les

amplificateurs.

On comprendra également que la procédure de progres-

sion pas à pas des commutateurs décrite ci-dessus provoque

une inversion de polarité de la tension entre les fils de ré-

férence 28, 30 pour chaque pas vers le haut (ou-vers le bas)

le long de la cha 5 ne de résistances Les effets de cette in-

version sont éliminés par un ensemble de commutateurs inver-

seurs 50 branchés dans les circuits de sortie des amplifica-

teurs tampons Al, A 2 Les conducteurs de sortie 52, 54 de ces commutateurs sont connectés aux bornes d'entrée 56, 58, du convertisseur partiel de second étage 12 Ces commutateurs sont actionnés, comme indiqué par la flèche 60, en réponse à des changements dans les bits d'ordre plus élevé du signal d'entrée numérique, de telle manière que la polarité de la tension appliquée aux bornes d'entrée 56, 58 du second étage reste toujours la même On peut remarquer en outre que toute

la commutation d'inversion se produit à l'intérieur de la bou-

cle de réaction de chaque amplificateur, de sorte que la ré-

sistance des commutateurs à l'état fermé n'a qu'un effet né-

gligeable.

Sous un autre aspect de l'invention, le convertis-

seur de second étage 12 est constitué par un convertisseur connu du type utilisant une échelle R/2 R, les commutateurs de

commande étant du type CMOS et fonctionnant sur le mode ten-

sion Un schéma de montage de l'ensemble du CNA est représenté sur la Figure 3, avec une table de vérité pour les commutateurs (Figure 4) Ce dispositif est conçu de manière à assurer une résolution globale de 16 bits Les quatre bits d'ordre plus

élevé commandent le convertisseur à segments 10 du premier éta-

ge et les douze autres bits commandent l'échelle R/2 R commu-

tée du second étage 12, comme indiqué par la flèche 62 (Pi-

gure l).

La Figure 5 représente le dispositif de commutation de tension prévu pour l'échelle R/2 R, mais ne montre qu'un

nombre limité des douze commutateurs de bit effectivement in-

clus dans le convertisseur numérique-analogique à CMOS Les bornes d'entrée 56, 58 reçoivent la tension des amplificateurs

tampons Al, A 2 précédemment décrits et appliquent des poten-

tiels correspondants à une paire de conducteurs d'alimentation

64, 66 Le CNA comprend une pluralité de commutateurs repré-

sentés en 68 pour connecter les branches en dérivation de l'é-

chelle R/2 R à l'un ou à l'autre des conducteurs d'alimentation

en fonction du signal numérique de douze bits.

La tension de sortie V est égale à D-VIN, o D =B + B 2 + Bn 22 4 2 n B = ou 1 Un tel CNA de second étage offre avantageusement

une impédance de sortie constante, l'échelle R/2 R servant ef-

fectivement de diviseur de tension Le montage décrit est su-

périeur à plusieurs points de vue à celui qui est représenté dans l'article de Gryzbowski et al cité ci-dessus Par exemple, la disposition comprenant l'échelle R/2 R évite la nécessité d'un second CNA partiel à 2 résistances, ce qui économise une quantité importante de logique et de superficie de pastille

lorsque le montage est réalisé sous forme de circuit intégré.

Toute nécessité d'un commutateur de terminaison d'échelle est éliminée Le nouveau dispositif élimine également tout besoin

de commuter la connexion de polarisation sur le puits P con-

tenant les commutateurs a canal N du convertisseur numérique-

analogique.

Claims

R E V E N D I C A T I O N S

1 Appareil convertisseur numérique-analogique à deux étages dans lequel le premier étage ( 10) décode un jeu de bits d'ordre plus élevé et dans lequel le second étage ( 12) décode les autres bits, ou bits d'ordre moins élevé, ledit premier étage comportant une cha ne de résistances ( 14) montées

en série et excitées par une tension de référence, ledit ap-

pareil étant caractérisé en ce qu'il comprend un premier moyen de commutation ( 16) capable, en réponse auxdits bits d'ordre plus élevé, de monter ou de descendre pas à pas le long de la chaîne de résistance ( 14) pour établir des première et seconde connexions, respectivement, avec une paire quelconque de points nodaux ( 18 c, l Sd) adjacents de ladite chaîne de résistances, de manière à produire entre des premier et second conducteurs de référence ( 28, 30), une quelconque des tensions apparaissant aux bornes des résistances de ladite chaîne; des premier et second amplificateurs tampons (A 1,

A,) comportant des circuits d'entrée connectés auxdits conduc-

teurs de référence, respectivement, lesdits amplificateurs é-

tant capables, en réponse aux tensions des points nodaux choi-

sis, d'établir une tension pour l'entrée du second étage ( 12) dudit appareil convertisseur;

ledit premier moyen de commutation ( 16) pouvant ê-

tre commandé à chaque pas vers le haut (ou vers le bas) le long de la chaîne de résistances de manière à intervertir les rôles desdits amplificateurs tampons (A 1, A 2) à chaque pas vers le haut (ou vers le bas) le long de la chaîne de résistances ( 14) en commutant seulement la connexion aboutissant à l'un desdits points nodaux de manière à connecter l'amplificateur tampon correspondant au point nodal situé immédiatement au-delà du point nodal auquel l'autre amplificateur tampon est connecté,

tout en laissant inchangée la connexion dudit autre amplifica-

teur tampon à la chaine de résistances ( 14), moyennant quoi lesdits amplificateurs tampons (A 1, A 2) sont alternativement

connectés aux points nodaux successifs de ladite chaine de ré-

sistances, à mesure que ledit premier moyen de commutation ( 16) fait monter (ou descendre) les connexions le long de la cha Ine; un moyen de commutation inverseur ( 30) connectant les sorties desdits amplificateurs tampons (A 1, A 2) à des bor- nes d'entrée respectives ( 56, 58) du second étage ( 12) dudit appareil convertisseur; ledit moyen de commutation inverseur ( 50) pouvant

être commandé en réponse au signal d'entrée numérique pour in-

verser les connexions entre les sorties desdits amplificateurs (A 1, A 2) et les bornes d'entrée ( 56, 58) dudit second étage pour chaque pas vers le haut (ou vers le bas) le long de la

cha ne de résistances effectué par ledit premier moyen de com-

mutation ( 16), en maintenant ainsi une relation de polarité uniforme entre lesdites bornes d'entrée du second étage pour tous les réglages dudit premier moyen de commutation;

les rôles interchangés desdits amplificateurs tam-

pons (A 1, A 2) assurés par ladite connexion alternative de ceux-

ci aux points nodaux successifs ( 18 a 18 f) servant à réduire au minimum les erreurs de non-linéarité différentielle qui, autrement, pourraient se produire en raison d'une désadaptation

de décalages entre les amplificateurs tampons.

2 Appareil convertisseur suivant la revendication 1, caractérisé en ce que chacun desdits amplificateurs tampons (A 1 et A 2) comprend des première et seconde bornes d'entrée et un circuit de réaction pour appliquer un signal de réaction à

l'une de ces bornes d'entrée.

3 Appareil convertisseur suivant la revendication 2, caractérisé en ce que ledit moyen commutateur d'inveksion ( 50) comprend une première paire de commutateurs connectant les

bornes de sortie desdits amplificateurs alternativement auxdi-

tes bornes d'entrée du second étage, et

une seconde paire de commutateurs dans lesdits cir-

cuits de réaction, respectivement, synchronisés avec la premiè-

re paire de commutateurs pour produire un signal de réaction à partir de la borne d'entrée du second étage à laquelle la

borne de sortie d'amplificateur correspondante est connectée.

4 Appareil convertisseur suivant la revendication 1, caractérisé en ce que son second étage ( 12) comprend une

échelle R/2 R commandée sur un mode tension.

5 Appareil convertisseur suivant la revendica-

tion 4, caractérisé en ce que ladite échelle comprend une pai-

re de conducteurs d'alimentation ( 64, 66) connectés auxdites bornes d'entrée ( 56, 58), respectivement, et une pluralité de commutateurs ( 68) connectant les branches en dérivation de ladite échelle alternativement à l'un ou l'autre desdits conducteurs d'alimentation en fonction

des bits d'ordre moins élevé du signal d'entrée numérique.

6 Appareil convertisseur suivant la revendication , caractérisé en ce que ledit second étage ( 12) est un conver-

tisseur à CMOS utilisant une commutation de tension à CM 1 OS.

7 Appareil convertisseur numérique-analogique à deux étages dans lequel le premier-étage ( 10) décode un jeu de bits d'ordre plus élevé et dans lequel le second étage ( 12) décode les autres bits, ou bits d'ordre moins élevé, ledit premier étage comportant une chaîne de résistances ( 14) montées

en série et excitées par une tension de référence, ledit ap-

pareil étant caractérisé en ce qu'il comprend un premier moyen de commutation ( 16) capable, en réponse auxdits bits d'ordre plus élevé, de monter ou de descendre pas à pas le long de la chaine de résistance ( 14) pour établir des première et seconde connexions, respectivement, avec une paire quelconque de points nodaux ( 18 c, 18 d) adjacents de ladite chaine de résistances, de manière à produire entre des premier et second conducteurs de référence ( 28, 30), une quelconque des tensions apparaissant aux bornes des résistances de ladite chatne; des premier et second amplificateurs tampons (A 1,

A 2) comportant des circuits d'entrée connectés auxdits conduc-

teurs de référence, respectivement, lesdits amplificateurs é-

tant capables, en réponse aux tensions des points nodaux choi-

ledit premier moyen de commutation ( 16) pouvant e-

tre commandé à chaque pas vers le haut (ou vers le bas) le long de la chaîne de résistances de manière à intervertir les rôles desdits amplificateurs tampons (A 1, A 2) à chaque pas

vers le haut (ou vers le bas) le long de la chaîne de résis-

tances ( 14) en commutant seulement la connexion aboutissant

à l'un desdits points nodaux de manière à connecter l'ampli-

ficateur tampon correspondant au point nodal situé immédiate-

ment au-delà du point nodal auquel l'autre amplificateur tam-

pon est connecté, tout en laissant inchangée la connexion du-

dit autre amplificateur tampon à la cha ne de résistances ( 14),

moyennant quoi lesdits amplificateurs tampons (A 1, A 2) sont al-

ternativement connectés aux points nodaux successifs de ladite

chatne de résistances, à mesure que ledit premier moyen de com-

mutation ( 16) fait monter (ou descendre) les connexions le long de la chaine;

des moyens pour connecter les sorties desdits ampli-

ficateurs tampons (A,, A 2) à des bornes d'entrée respectives

( 56, 58) du second étage ( 12) dudit convertisseur, le conver-

tisseur du second étage comprenant un circuit engendrant un

signal de sortie couplé entre lesdites bornes d'entrée et com-

prenant des moyens sensibles à l'état desdits bits d'ordre moins élevé pour règler l'amplitude du signal de sortie en

correspondance avec ( 1) les bits d'ordre moins élevé particu-

lier qui sont excités et ( 2) les tensions appliquées par les amplificateurs tampon (AI, A 2) auxdites bornes d'entrée ( 56, 58); un second moyen de commutation ( 50) actionnable pour inverser la relation de polarité entre les tensions aux sorties

des amplificateurs (Al, A 2) et les éléments dudit circuit en-

gendrant le signal de sortie auquel ces tensions sont appli-

quées et des moyens de commande de commutateurs sensibles au

signal d'entrée numérique pour conditionner de façon réversi-

ble ledit second moyen de commutation ( 50) pour chaque pas vers le haut (ou vers le bas) de la cha Xne de résistances ( 14) effectué par ledit premier moyen de commutation ( 16) de façon

à maintenir une relation de polarité uniforme entre les ten-

sions des sorties desdits amplificateurs et les éléments de

circuit engendrant ledit signal de sortie pour tous les ré-

glages dudit premier moyen de commutation ( 16), les rôles intervertis desdits amplificateurs tampons (A 1, A 2) produits par ladite connexion alternée de ces amplificateurs tampons auxdits points nodaux successifs ( 18 a 18 f) servant à réduire au minimum les erreurs de non-lin 6 arité différentielle qui

autrement pourraient se produire en raison d'une désadapta-

tion de décalage entre les amplificateurs tampons (A 1, A 2).