FR2621432A1 - Circuit de transformation d'impedance pour circuits numeriques paralleles multibits - Google Patents

Abstract

L'invention concerne un circuit de transformation d'impédance pour signaux de mots numériques multibits. Selon l'invention, il comprend plusieurs trajets de transmission pour les signaux respectifs d'un mot; au moins certains des trajets ont des impédances différentes de sortie mais présentent essentiellement le même retard de propagation; chaque trajet comprend plusieurs transistors commutateurs en tandem 5, chacun formant avec ceux placés de manière correspondante un étage du circuit de transformation 17; les conductances de sortie du commutateur d'un trajet sont graduées selon un rapport F d'un étage à l'autre, choisi pour minimiser le nombre d'étages requis pour obtenir un temps souhaité de propagation du signal à travers le trajet; lorsque F ne peut être obtenu, on divise la conductance de sortie de l'étage entre un commutateur dans le trajet 63 qui satisfait au rapport F par rapport à un étage attaqué et un commutateur de charge factice 66 qui, avec l'autre satisfait au rapport F par rapport à un commutateur d'un étage antérieur. L'invention s'applique notamment à l'industrie électronique.

Description

262 1 4 32

La présente invention se rapporte à des circuits pour transformer l'impédance à la sortie d'un circuit fournissant un signal à un niveau d'impédance approprié pour attaquer une impédance de charge différente prédéterminée. Plus particulièrement, l'invention se rapporte à un tel circuit de transformation pour des signaux de mots numériques multibits dans des trajets de

transmission de signaux en parallèle.

Les dispositifs classiques de transformation d'impédance inductive ne sont pas appropriés à une application à la plupart des circuits intégrés à

semi-conducteurs parce qu'ils sont trop encombrants.

Leurs circuits électroniques équivalents sont relativement complexes et par conséquent trop coûteux à réaliser pour de nombreuses applications. D'autres circuits électroniques actifs qui pourraient autrement être utilisés pour la transformation d'impédance, comme des transistors en émetteurs suiveurs, posent des problèmes tels que le traitement des décalages des tensions de jonction des transistors et des résistances

relativement grandes de circuit d'émetteur.

Dans certains systèmes, il est nécessaire de conduire les signaux numériques représentant un mot multibit en parallèle d'un registre de verrouillage de source à une relativement haute impédance de sortie à une charge à une impédance de sortie sensiblement plus faible. Une telle situation peut par exemple se produire dans des circuits pour la conversion entre des formats de signaux analogiqueset numériques et dans lescircuis

suiveurset de maintien.

On sait utiliser une chaîne de transistors commutateur en tandem, comme des commutateurs à transistors métal oxyde semi-conducteur complémentaires pour la transformation d'impédance dans un trajet de transmission de signaux simple. Cependant, si un certain nombre de ces chaînes de commutateurssont prévues dans une matrice de

2 6 2 143 2

transformation d'impédance comme cela serait requis pour une transmission de signaux multibits dans des trajets de signaux en parallèle, diverses caractéristiques des transistors se sont révélées donner lieu à des différences usuellement intolérables dans les retards de propagation des signaux parmi les chaînes ainsi qu'à des phénomènes non souhaitables de fonctionnement du circuit d'utilisation. Dans un mode de réalisation de l'invention, l'impact de la différence de retard ci-dessus et d'autres effets est réduit par l'emploi d'un certain nombre de chaînes de transistors commutateurs en tandem pour la transformation d'impédance et comprenant des nombres égaux de commutateurs transistors dans le trajet de transmission de chaque chaîne. Les états des commutateurs d'une chaîne sont commandés par les états binaires des signaux d'entrée appliqués dans les trajets respectifs de transmission des chaines. Les portions réelles des impédances de sortie des commutateurs sont graduées

sensiblement uniformément le long de la chaîne.

Selon un autre mode de réalisation de la présente invention, un facteur F est de graduation de la conductance de sortie d'un étage attaqué à la conductance de sortie du commutateur de l'étage attaquant est employé dans la totalité des diverses chaînes de commutateurs. A toute paire d'étages d'une chaîne o le facteur F devrait autrement être d'une valeur plus faible que la valeur choisie pour un usage uniforme dans toutes les paires d'étages, la conductance de sortie d'un étage attaqué de la paire de commutateurs est répartie entre un commutateur dans le trajet et au moins un commutateur de charge factice. La conductance du commutateur dans le trajet est établie pour donner la valeur correcte de F pour la combinaison des conductances des commutateurs dans le trajet et de charge factice par rapport à la conductance du commutateur attaquant dans l'étage

antérieur de la même chaîne.

Au moins dans les applications o l'on emploie des transistors commutateurs du type de conductivités complémentaires et o un degré élevé de précision est requis dans une version analogique des mots numériques dont l'impédance est adaptée, on emploie un nombre pair d'étages de commutateurs. De cette manière tout manque de symétrie de conductance de sortie présenté par les types respectifs de conductivité des transistors de chaque commutateur utilisés sera annulé au cours de la propagation du signal à travers toute sa chaîne de commutateurs. De même, dans ces applications de précision supérieure, le au moins un commutateur de charge factice comprend au moins deux étages de commutateurs en tandem se conformant au facteur F choisi de façon que le premier des commutateurs de charge factice en tandem soit bien

chargé.

L'invention sera mieux comprise et d'autres buts, caractéristiques, détails et avantages de celle-ci

apparaîtront plus clairement au cours de la description

explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant un mode de réalisation de l'invention et dans

lesquels: -

- la figure 1 montre un circuit convertisseur numérique-analogique selon l'invention - la figure 2 montre un diagramme logique d'un circuit décodeur binaire à barres utile dans le convertisseur de la figure 1; les figures 3 et 4 montrent des diagrammes d'état de signaux illustrant le fonctionnement du décodeur binaire à barres de la figure 2; - les figures 5 et 6 montrent des vues en plan et extrême, respectivement, d'un commutateur inverseur à transistor métal oxyde semi-conducteur complémentaire employé à titre d'exemple pour la mise en oeuvre de la présente invention: - la figure 7 montre une paire de circuits commutateurs métal oxyde semi-conducteur complémentaires tel qu'employée à titre d'exemple dans le circuit de conversion de la figure 1; et - la figure 8 montre un graphique illustrant une sortie analogique du convertisseur numérique à analogique avec excursions superposées d'amplitude résultant du fonctionnement non simultané des commutateurs couplant les signaux numériques aux circuits

d'échelonnage à résistances du convertisseur.

En se référant maintenant à la figure 1, elle montre un convertisseur numérique à analogique 10 pour illustrer une application du circuit de transformation d'impédance 17 qui est selon un mode de réalisation de la présente invention. Des blocs majeurs individuels du convertisseur 10 seront rapidement décrits pour montrer leur relation mutuelle dans l'environnement du convertisseur numérique-analogique, et ensuite ces blocs seront décrits individuellement en plus de détail pour démontrer certaines caractéristiques et avantages de l'invention. Le convertisseur 10 contient une source de signaux de données 11 de tout type pratique, produisant des signaux numériques multibits, de référence à la masse, en format de mots codés binaires à bits en parallèle. A titre d'exemple, des mots de 8 bits, appelés ici quelquefois "échantillons" ou "valeurs d'échantillon" sont employés et comprennent les signaux

-2621432

en parallèle NO à N7 en ordre croissant d'importance binaire. Un décodeur binaire à barres 12 appelé simplement ci-après un décodeur à barres est également mis à la référence de la masse et couple deux ou plus, à titre d'exemple trois, des bits de poids fort (MSB) à la

sortie de la source 11i à un groupe 13 de verrouillages.

La nature et le but du décodeur 12 seront mieux décrits subséquemment. Le groupe de verrouillages 13 comprend un circuit de verrouillage référencé à la masse, tel que le circuit bascule du type D bien connu, pour chacun des sept bits en parallèle à la sortie du décodeur 12 et pour chacun des cinq bits de moindre poids (LSB) du signal d'entrée de la source 11. Des signaux périodiques d'une source de signaux d'horloge 16 sont appliqués aux entrées des circuits de verrouillage pour les forcer à échantillonner simultanément leurs entrées respectives de la source 11 ou du décodeur 12. Chacun des circuits de verrouillage a essentiellement la même impédance de

sortie et celle-ci est typiquement de 500 ohms ou plus.

Les circuits de verrouillage du groupe 13 forment les circuits de connexion d'entrée d'un groupe 17 de chaînes de commutateurs à transistors que l'on emploie pour la transformation d'impédance. Les sorties des verrouillages sont couplées par des chaînes respectives du groupe 17 à un circuit de connexion de sortie, à titre d'exemple, les connexions d'entrée respectives des

échelons d'un réseau 18 d'échelonnage à résistances R-2R.

Chaque chaîne, telle que la chatne 4, contient plusieurs.

commutateurs à transistors, à titre d'exemple des commutateurs inverseurs, tels que le commutateur 5 de la figure 1, qui sont connectés en tandem pour former un trajet de transmission pour la propagation asynchrone des signaux d'une position binaire du groupe de verrouillage 133 au réseau 18. Comme on le montrera, il est actuellement préféré d'employer, pour les commutateurs respectifs, des commutateurs inverseurs métal oxyde semiconducteur complémentaires. Cependant, un ou plusieurs des commutateurs dans une chaîne peut être réalisé sous d'autres formes de commutateurs logiques

comme NON-ET, NON-OU ou des portes de transmission.

Le réseau 18 convertit les mots numériques à bits en parallèle reçus en échantillons ou valeurs analogiques successifs correspondants, qui apparaissent à une borne de sortie 19 du convertisseur numérique analogique. Bien que le réseau 18 soit à la base de la configuration R-2R bien connue, il comprend des modifications, qui seront décrites, pour permettre à la fois la meilleure linéarité du convertisseur et la

fonction du décodeur à barres 12.

Les signaux à la borne 19 sont couplés, par une ligne de transmission, telle qu'un câble coaxial symétrique 20, à un circuit de sortie, ou d'utilisation (non représenté). Des circuits typiques d'utilisation nécessitant la vitesse et la précision d'un convertisseur numériqueanalogique à faible impédance de sortie et à

7 2621432

large bits, attaquant par un câble coaxial, comprennent les applications du type robotique pour la commande de machines et les couplages de données de précision de télémétrie d'emplacements éloignés. Des résistances de terminaison 21 et 22 relient les extrémités d'entrée et de sortie respectivement du conducteur central du câble à la masse et ont des valeurs de résistance, par exemple, de 75 ohms pour un câble de cette impédance caractéristique. En considérant de nouveau le décodeur à barres 12, il est prévu pour réduire certains effets de distorsion du signal analogique de sortie provenant de - l'emploi de commutateurs à transistors dans le groupe 17 de chaînes de commutateurs et pour réduire la quantité de surface de semi-conducteur requise pour réaliser les chaines de commutateurs en comparaison à la transformation d'impédance pour des signaux totalement codés binaires. La réduction mentionnée de distorsion résulte d'une réduction du nombre de commutateurs dans l'étage final du groupe de cha!nes 17 qui doivent changer d'état dans les pires des cas, c'est-à-dire à la transmission de la représentation en code binaire à travers le niveau de plage moyenne du convertisseur numérique- analogique. Les commutateurs à transistors métal oxyde semi-conducteur complémentaires inverseurs, employés à titre d'exemple, sont connus comme étant sujets à certaines caractéristiques non symétriques de commutation, que l'on décrira mieux subséquemment. Ces caractéristiques non symétriques peuvent provoquer des excursions non souhaitables de temps de transmission du niveau du signal, et d'amplitude dans la sortie analogique du convertisseur. Souvent, le convertisseur numérique- analogique doit fonctionner par rapport à des signaux numériques à des fréquences si élevées de mots que les effets de ces excursions consomment une partie importante de chaque temps d'échantillon avant dissipation et ainsi provoquent une distorsion non souhaitable de la sortie analogique. Une fréquence de mots dans la plage des dizaines de mégahertz, comme 40 millions de mots par seconde, est une fréquence aussi élevée lors de l'utilisation de la caractéristique des commutateurs métal oxyde semi-conducteur complémentaires

du présent état de la technique.

L'impact des effets des excursions du temps de transmission que l'on vient de mentionner est avantageusement réduit en décodant au moins une partie, à titre d'exemple trois, des bits de poids fort des signaux de la source 11 en un format appelé en "barre", pour minimiser les nombres de bits qui changent d'état en tout temps donné lorsque l'information d'entrée passe en séquence par sa plage de valeurs possibles. Les changements majeurs du courant fourni à la borne de sortie 19 se produisent aux positions des trois bits de poids fort codés binaires. Pour tout changement donné d'étape dans le signal analogique à la borne 19, les commutateurs des étages finals qui contribuent dans la chaTne 17, dans les positions codées en barres correspondant à ces trois positions de bits codés binaires, sont tous des sources ou tous des radiateurs plut8t que d'être une combinaison de sources et de radiateurs comme cela aurait été le cas en l'absence du

codage en barre, c'est-à-dire avec un codage binaire.

Cela est évident du schéma de la figure 4 qui montre que toute augmentation de l'amplitude à l'entrée du convertisseur numériqueanalogique, en abscisses, qui implique des bits codés en barres, nécessite qu'un ou plusieurs bits passent à l'état haut, c'est-à-dire forment la source de courant. De même, une diminution de l'amplitude d'entrée nécessite qu'un ou plusieurs bits

passent à l'état bas, c'est-à-dire abaissent le courant.

Au contraire, dans la version codée binaire de ces mêmes trois bits, les trois changent d'état en même temps pour une augmentation passant par le point moyen de la séquence; et ils appliquent à la borne de sortie 19 la différence entre un courant de source-et deux courants d'affaissement comme le montre la figure 3. Le code en barres ressemble à un cycle de la sortie des compteurs bien connus à anneaux tordus ou compteurs de Johnson ou compteurs de Moebius. Tous sont caractérisés par un schéma séquentiel d'étatq de signaux o, en partant d'un schéma de moindre poids avec en totalité des ZEROS, un schéma avec en totalité des UNS de taille croissante

semble passer de la position de LSB à la position de MSB.

La figure 2 montre un schéma d'une forme d'un circuit logique pour réaliser le décodeur 12 pour décoder les bits codés binaires N5, N6 et N7 en sept bits codés en barres correspondants B5A, B6B, B6A, B7D, B7B, B7A (en ordre ascendant d'importance). Les deux étages du circuit logique sont utilisés pour chaque bit codé en barres pour assurer essentiellement un retard égal de propagation des signaux parmi tous les trajets du circuit binaire du décodeur. Les caractères de référence à trois chiffres sont employés pour les bits codés en barres pour faciliter l'association des bits codés en barres avec les traitements respectifs de leurs circuits d'échelons correspondants au niveau binaire dans le réseau

d'échelonnage 18.

Les expressions de Boole correspondantes pour chaque dérivation d'un bit codé en barres,, en ordre croissant d'importance du codage en barre et qui décrivent également le circuit logique de la figure 2

sont les suivantes.

B5A = A7 + A6 + A5

B6B = A7 + A6

B6A = A7 + (A6 + A5)

B7D = A7

-35 B7C = A7. (A6 + A5)

CO;2621432

B7B = A7. A6

B7A = A7. A6. A5.

Les figures 3 et 4 sont des diagrammes des états des signaux illustrant l'état des bits codés binaires aux entrées du décodeur 12, pour la figure 3, et l'état des bits codés en barres aux sorties du décodeur, sur la figure 4, respectivement, par rapport aux valeurs échantillons d'amplitude à l'entrée du convertisseur. On peut voir sur la figure 4 que, dans le schéma du code en barres pour toute valeur échantillon, tous les bits "UN" sont ensemble et tous les bits "ZERO" sont ensemble. On ne trouve pas plus d'une transition entre les états binaires UN et ZERO dans toute représentation d'une valeur donnée d'échantillon, et il n'y a qu'une transition d'état binaire lors du changement d'une valeur à une valeur adjacente dans la séquence des valeurs pouvant être représentées. Il faut noter, en particulier, qu'au pire des cas (pour le binaire), la transition au milieu entre les valeurs de 127 et 128 pour l'exemple donné de 8 bits, le seul bit codé en barres qui change d'état et le bit B7D. Bien entendu, si la valeur de l'échantillons d'entrée pouvait changer entre deux temps successifs d'échantillon de 31 (uniquement des ZEROS) et 255 (uniquement des UNS), sept bits codés en barres changeraient d'état dans cette opération tandis que trois bits codés binaires seuls changeraient d'état dans cette opération. Cependant, dans des systèmes nécessitant des transformations d'impédance avec des signaux multibits du type décrit ici, les limites de largeur de bande empêchent usuellement de grandes excursions de se produire, qui impliquerait un changement du niveau de l'échantillon analogique en une seule étape qui impliqueraient plus d'une étape séquentielle de niveau dans la séquence du code en barres pour les trois bits

codés binaires de poids fort de l'entrée numérique.

Comme on l'a précédemment mentionné, le groupe 13 de verrouillage comprend douze circuits bascules déclenchées du type D (qui ne sont pas séparément représentés). Chacune de ces bascules ou flip-flop a une connexion d'entrée de données, une connexion d'entrée d'horloge pour actionner la bascule pour échantillonner le signal à son entrée de données et des connexions de sortie réelle et de complément, seules les connexions de sortie réelle étant utilisées dans le groupe 13. Chacun de ces circuits bascules présentent une impédance de sortie ayant une partie réelle ou de conductance qui est typiquement de l'ordre de 500 ohms. Cependant, un réseau d'échelonnage à résistance faible, ne nécessitant pas d'amplificateur pour attaquer un câble coaxial symétrique, doit présenter une impédance de sortie bien plus petite afin d'attaquer le câble sans problème important de réflexion résultant d'un défaut d'adaptation d'impédance. Ce réseau de faible résistance doit à son tour être attaqué par des sources d'impédance de sortie faibles de manière correspondante pour ses échelons individuels, c'est-à-dire des impédances ne pouvant détruire la linéarité essentielle du convertisseur numérique- analogique de fonctionnement monotone. En conséquence, le groupe 17 des chaînes de commutateurs à métal oxyde semi-conducteur complémentaires est prévu pour développer le niveau de courant nécessaire pour attaquer les échelons respectifs de l'échelonnage à faible résistance avec des retards sensiblement égaux de

propagation du signal à travers les chaînes respectives.

L'égalité des retards de propagation est essentielle afin que tous les commutateurs d'étage final fonctionnent

essentiellement au même temps.

Avant de décrire plus amplement les chaînes de commutateurs, il est utile en ce point de décrire le réseau d'échelonnage à résistances 18 un peu plus en profondeur. Le réseau 18 est à la base un réseau d'échelonnage conventionnel R-2R avec certaines modifications pour tenir compte de l'emploi du codeur en barres 12. Dans un tel réseau, des résistances en rail d'échelonnage de valeur relative R sont connectées en série entre la borne de sortie analogique 19 du réseau et la masse, une telle résistance en rail est incorporée dans la connexion en série entre les points de connexion des résistances en échelon pour chaque paire adjacente de signaux binaires de mots codés binaires d'entrée au convertisseur numérique-analogique. De plus, et comme cela est usuel pour des réseaux d'échelonnage R-2R, une résistance de valeur 2R est incorporée entre la

résistance R du rail de moindre importance et la masse.

Chaque résistance relative 2R de l'échelon et réalisée sous la forme d'une ou plusieurs résistances connectées à un point de sortie commun dans la connexion en série des rails. Chaque entrée numérique codée binaire est appliquée par une résistance d'échelon de valeur relative 2R connectée à une borne de résistance en rail qui est la plus électriquement éloignée de la masse des deux bornes de la résistance en rail. Dans une application o chacune des résistances de terminaison 21 et 22 du câble 20 est de 75 ohms (correspondant à une charge statique de 37,5 ohms avec des terminaisons à 75 ohms aux deux extrémités du câble 20) , la résistance R du rail de l'échelonnage est d'environ 150 ohms, la résistance 2R de l'échelon est de 300 ohms et une alimentation en tension de référence est de 5 volts, le réseau d'échelonnage présente une tension à pleine

échelle de 1 volt, au câble symétrique 20 de 75 ohms.

On peut voir sur la figure 1 que les sept bits codés en barres sont adaptés dans le schéma de pondération d'échelonnage en employant plusieurs résistances de circuit en parallèle pour produire la résistance relative effective d'échelon de 2R dans certains cas. Ces résistances sont considérées comme étant en circuits en parallèle dans un sens de circuit équivalent parce que chacune est en tout moment connectée, par l'un ou l'autre de ses transistors commutateurs d'attaque et connexions d'alimentation de référence, au retour à la masse. Ainsi, les quatre bits codés en barres B7A à B7D de poids fort apparaissant à la sortie du groupe de chaTnes 17 sont couplés par quatre résistances en rail 31, chacune d'une valeur 8R, qui sont toutes connectées à la combinaison du circuit en série de résistances en rail au même point électrique, c'est-à- dire à proximité de la borne de sortie 19 et au sommet (comme cela est illustré) de la résistance en rail 32. De même, le groupe de bits codés en barres B6A et B6B apparaissant à la sortie du groupe de chaînes 17 est

connecté par deux résistances en échelon 33, chacune -

d'une valeur 4R, à la combinaison du circuit en série des résistances en rail en un point électrique commun entre les résistances 32 et 36. Enfin, le seul groupe de bits codés en barres B5A apparaissant à la sortie du groupe de chaînes 17 est connecté par une résistance normale en échelon 37, de valeur 2R, à la combinaison du circuit en série de résistances en rail en un point électrique commun entre les résistances en rail 36 et 38. On peut maintenant voir que la relation des résistances R-2R du réseau d'échelonnage pour l'addition de la caractéristique de codage en barres est inchangée par rapport à ce que cela aurait été si les huit bits codés binaires d'entrée avaient été appliqués sans

l'intervention du codage en barre montré.

La tolérance de fabrication sur les résistances individuelles d'un réseau d'échelonnage de faible résistance R-2R, n'est pas critique, tant que le rapport R-2R entre les résistances en échelon et en rail est précisément maintenu. Ce rapport est usuellement relativement facile à maintenir dans les procédés de fabrication de circuits intégrés, mais il est perturbé si les impédances de sortie des commutateurs qui sont connectés pour attaquer les échelons comprennent des résistances qui sont importantes en termes de la valeur de la résistance relative de l'échelon 2R = 300 ohms. Les transistors métal oxyde semi-conducteur utilisés dans l'exemple ont des résistances maximales de conduction de à 20 ohms qui sont encore importantes en comparaison avec la résistance d'échelon de 300 ohms cidessus mentionnée lorsqu'une linéarité totale de plus d'une partie sur 512 est nécessaire pour huit bits. Dans l'exemple o 2R = 300 ohms, le commutateur LSB 55 de résistance maximale a une résistance relative 32r. Cette résistance relative 32r doit être du même ordre de grandeur que 2R = 300. Dans le présent exemple, une résistance du commutateur pouvant atteindre 20 ohms peut

être utilisée sans perte importante de précision.

Sur la figure 1, chaque résistance d'échelon du réseau d'échelonnage 18 reçoit soit un niveau prédéterminé de courant ou une connexion à la masse à basse impédance (niveau de courant nul) dépendant de l'état de l'information du signal numérique selon le code binaire ou le code à barres qui est employé afin de produire un fonctionnement général approprié du convertisseur numérique analogique. Il y a donc une résistance des commutateurs en série avec chaque résistance du circuit d'échelonnage en tout moment du fonctionnement du convertisseur. Cette résistance des commutateurs, pour les transistors métal oxyde semiconducteur complémentaires employés à titre d'exemple, est fonction de la largeur W du transistor, c'est-à-dire de la largeur de la borne de porte. Plus la borne de porte recouvrant le matériau du semi-conducteur du dispositif est large, plus la résistance conduction r du dispositif est petite et plus la conductance G du dispositif est grande. Les figures 5 et 6 illustrent cette dimension en largeur relativement à un transistor métal oxyde semi-conducteur typique et la figure 7 montre de tels transistors connectés en commutateurs inverseurs

dans une connexion en tandem.

Les figures 5 et 6 sont des vues en plan et d'extrémité qui sont familières, respectivement, d'un transistor métal oxyde semi-conducteur utilisant un matériau de conductivité du type P pour le corps 39 du transistor ayant deux diffusions adjacentes 40 et 41 d'un matériau du type N, c'est-à-dire des diffusions de drain et de source. une couche 42 d'un matériau isolant recouvre le c8té de diffusion du dispositif et est traversée de fenêtres pour les conducteurs de drain et de source vers les diffusions respectives. Une métallisation de porte 43 sur une portion d'un matériau isolant, qui n'est pas représenté mais se compose par exemple d'un matériau de bioxyde de silicium, entoure le corps du transistor pour définir la largeur W du dispositif qui détermine la résistance en conduction du dispositif et les diverses capacitances parasites du dispositif. Ces valeurs de résistance et de capacitance sont utilisées avantageusement pour configurer le groupe de chaines 17 pour obtenir une transformation d'impédance avec différentes impédances de sortie mais essentiellement des retards égaux de propagation des signaux. Un transistor du type N a le même aspect que celui montré aux figures 5 et 6 mais les emplacements des matériaux du type P et du

type N sont inversés.

La figure 7 illustre une paire arbitraire de commutateurs métal oxyde semi-conducteur 46 et 47 du type employé à titre d'exemple dans le groupe 17. Le commutateur 46 comprend un transistor 69 du type P et un transistor 70 du type N qui sont connectés en série; le commutateur 47 comprend un transistor 64 du type P et un transistor 65 du type N qui sont connectés en série. Des transistors bipolaires complémentaires pourraient être substitués aux transistors métal oxyde semi-conducteur complémentaires. Les deux commutateurs sont de plus connectés par des conducteurs 58 et 59 entre une alimentation en tension positive de référence +REF et la masse. Cette alimentation de référence et cette masse sont incorporées dans chaque représentation schématique de commmutateur dans le groupe 17 de la figure 1. Des capacitances parasites porte-source et porte-drain Cgs et gs Cgd, respectivement, et les portions de résistance en conduction rdr et rdn des impédances de sortie du commutateur attaquant 46 et du commutateur attaqué 47 illustrés, respectivement, sont schématiquement indiquées enpointillé à la figure 7. Comme cela est indiqué pour le commmutateur 47, l'entrée du signal à chaque commutateur est rendue possible par un conducteur 60 vers les bornes de porte de transistor en parallèle; et la sortie est obtenue par un conducteur 61 des bornes de

drain de transistor en parallèle.

Les signaux à l'entrée d'un commutateur sont présentés à la haute résistance d'entrée, essentiellement en circuit ouvert, des bornes de porte des transistors commutateurs et ont un état de signal binaire haut ou bas en comparaison avec la tension de référence. Un état de signal haut rend passant le transistor du type N et non passant le transistor du type P. Ces états de conduction placent le conducteur de sortie 61 à la masse si le commutateur attaque un autre commutateur d'une tension légèrement positive, correspondant à la chute de tension à travers la résistance de conduction interne r du transistor conducteur, si le commutateur attaque une résistance d'échelon. Un état du signal d'entrée bas rend passant le transistor du type P et non passant le transistor du type N. Ces états de conduction mettent le conducteur de sortie 61 au niveau de la tension de référence si le commutateur attaque un autre commutateur à une tension légèrement moins positive correspondant à la chute de tension à travers la résistance r du transistor conducteur si le commutateur attaque une

résistance d'échelon.

Il faut noter là, pour une plus ample référence, que l'on sait bien que, comme les transistors métal oxyde semi-conducteur du type P et du type N sont fabriqués par des procédés quelque peu différents, donc leurs résistances respectives de conduction sont souvent légèrement différentes. La différence est uniforme sur toute un lot de fabrication de dispositifs et tous les transistors d'une pastille donnée dans le lot, mais on ne peut prévoir pour un lot donné si les transistors métal oxyde semi-conducteur du type P (PMOS) ou métal oxyde semi-conducteur du type N (NMOS) auront la plus grande résistance de conduction. La résistance totale r à la sortie d'un transistor métal oxyde semi-conducteur varie également directement et la conductance G inversement avec la largeur de porte W du transistor. De même, les capacitances de transistor Cgs et Cgd varient également

directement avec la largeur de porte W du transistor.

En regardant maintenant de manière plus détaillée le fonctionnement de l'échelonnage relativement aux commutateurs attaquant des échelons respectifs, l'effet statique de la résistance du commmutateur sur la précision du rapport R-2R sera considéré. Pour une fonction de conversion d'échelonnage linéaire, et en négligeant pour le moment la résistance du commutateur, la résistance en regardant le long de l'échelonnage, d'une borne de rail, comme la borne 48 sur la figure 1 vers l'extrémité à la masse de l'échelonnage, est la résistance effective d'une paire de résistances de la taille de l'échelon 2R, c'est-à-dire des résistances 50 et 51, en parallèle. La résistance effective peut être exprimée sous la forme suivante:

26 2 143 2

(R50) x R51) Re48

(R50 + R51),

qui se réduit à une valeur de résistance du rail Re48 = R parce que les résistances respectives 50 et 51 sont égales. En changeant l'échelonnage d'une étape, une nouvelle résistance effective vue d'une borne 52 prend la forme suivante: (R56) x (R49 + R48) Re52 = (R56 + [R49 + Re48] qui se réduit à une valeur de résistance du rail Re52 R parce que la somme de l'ancienne résistance effective Re48 et de la résistance de R49 est égale à une résistance d'échelon 2R et à la valeur de la résistance 56. De même, les résistances effectives aux autres bornes de rail, comprenant la borne de sortie 19 et en ignorant la résistance de sortie du commutateur, sont égales à R. La résistance de conduction r, c'est-à-dire la partie réelle de l'impédance de sortie du commutateur, du commutateur le plus large possible, dans le présent état de la technique, est d'environ 1 à 3 ohms. Cette valeur est nettement importante relativement à la résistance d'échelon, précédemment mentionnée comme exemple, 2R de 300 ohms. On a trouvé que la linéarité de la fonction d'échelonnage était affectée de manière néfaste par de si importantes résistances de commutateurs qui déforment la relation requise R-2R. Cependant, on montre ici que l'effet néfaste peut être sensiblement réduit par une

configuration appropriée de circuit qui compense.

Une étape de compensation consiste à connecter, dans le rail de l'échelonnage, entre la résistance 51 et la masse, un transistor 57 du type N d'une résistance de conduction r57 égale à la résistance de conduction r55 du commutateur de l'étage final de la chaîne 55 qui attaque la résistance d'échelon 50. La borne de porte du transistor 57 est polarisée en permanence par une alimentation positive 58 de la même tension que celle utilisée pour mettre en circuit les transistors du type N des commutateurs de la figure 6. Cela force la combinaison en parallèle de résistance effective Re48 comprenant un total égal, c'est-à-dire effectif, de résistances d'échelon, chacune comprenant une résistance de commutateur identique, laquelle résistance de commutateur identique est également désignée ici pour la facilité r48 à s'associer à la borne de rail d'o est vue cette résistance effective pour l'échelon le moins important. En conséquence, la résistance totale effective re48 vue de la borne 48 vers la masse devient maintenant (R50 + r55) x (R511 + r57) Re48 = (R50 + r55) x (R51 + r57)

2621432

Cependant', comme R50 = R51 = 2R et r55 = r57 = r48,

Re48 = (R + r48/2).

Alors, en appuyant de nouveau l'échelonnage à la borne 52, on peut voir que pour préserver la symétrie des valeurs dans la combinaison en parallèle des résistances dans la résistance effective Re52 vue en e52 regardant le long de l'échelonnage, la résistance du commutateur 54 connecté à la résistance en échelon 56 doit avoir une valeur égale à la composante r48/2 de la résistance de commmutateur dans la résistance effective à la borne 48. La résistance de commutateur en série avec la résistance en échelon 56 doit alors être égale à r48/2 et la nouvelle résistance effective Re52 à la borne 52 e52 est

Re52 = R + r48/4.

L'algorithme ci-dessus de graduation ou d'échelonnage des résistances de commmutateur est également appliqué de manière récurrente pour déterminer quelle résistance de commutateur doit être prévue pour chaque commutateur qui attaque une résistance relative d'échelon de 2R. Le résultat est que les valeurs de résistance relative pour la résistance du commutateur diminuent de moitié à chaque position d'échelon plus important, et que la symétrie du calcul de résistances parallèles effectives est maintenue à chaque étape le

long du réseau d'échelonnage 18.

La plage des valeurs de résistance de commutateur qui sont possibles est limitée à une extrémité par la résistance du plus large commutateur qu'il est possible d'employer dans une application. Deux facteurs déterminant cette possibilité sont la surface du matériau semi-conducteur utilisé et les difficultés de fabrication impliquées lors de la formation de

26Z1432

transistors individuels suffisamment grands sur une pastille. A l'autre extrême, la plage est limitée par la résistance du plus petit commutateur qu'il est possible de fabriquer. Sur la figure 1, l'application de l'algorithme de graduation des résistances est indiquée par les caractères de référence " r" à proximité des commutateurs respectifs, tels que les commutateurs 54 et , qui sont connectés aux résistances du réseau d'échelonnage. Un chiffre arabe dans le blanc à la gauche du "r" indique la taille relative de la résistance en comparaison à celles des autres commutateurs dans l'étage final du groupe 17. Sous cette forme de désignation, "lr" est une résistance unitaire égale à résistance du commutateur ayant la plus petite valeur, c'est-à-dire la plus large porte qu'il est possible d'utiliser et pour permettre le doublement de cette valeur à chaque commutateur d'échelon moins important jusqu'à ce qu'un niveau soit atteint, dans la plage mentionnée, pour le commutateur de l'échelon du LSB. Ainsi, sur la figure 1, le commutateur 55 pour l'échelon du LSB a, pour la partie réelle de son impédance de sortie, c'est-à-dire sa résistance de sortie, la valeur 32r. Le commutateur 54 à l'échelon le plus important suivant a la résistance de sortie 16r et ainsi de suite le long de l'échelonnage en formant la moitié de la résistance à la sortie du commutateur, attaquant l'échelon à chaque étape jusqu'à ce que l'on atteigne les commutateurs pour les bits codés en barres. Parmi les bits codés en barres, tous les commutateurs pénétrant dans les résistances du réseau d'échelonnage ont pour valeur lr. L'emploi d'une taille commune de commutateur pour tous les bits codés en barres résulte du traitement précédemment décrit de ces commutateurs dans les réseaux d'échelonnage. En effet, le bit codé en barres de moindre poids B5A a la résistance unitaire de sortie lr en tant que point culminant naturel de la graduation des résistances de commutateur à la position d'un bit codé binaire et attaque une résistance d'échelon simple de valeur 2R. Les bits codés en barres B6A et B6B attaquent des résistances d'échelon en parallèle du double de la taille usuelle, c'est-à-dire 4R; et, selon l'algorithme de graduation, leurs deux commutateurs respectifs d'attaque doivent avoir une résistance de sortie combinée de lr/2, c'est- à-dire la

moitié de la résistance lr au commutateur du bit B5A.

Ainsi, les commutateurs d'attaque des échelons pour les bits codés en barres B6A et B6B doivent individuellement avoir des résistances de sortie de lr pour que chacun présente une résistance combinée de lr/2 dans la combinaison en parallèle. De même, les bits codés en barres B7A à B7D pénètrent dans les résistances d'échelon en parallèle de quatre fois la taille normale d'une résistance d'échelon, c'est-à-dire 8R; et leurs quatre commutateurs respectifs d'attaque ont une résistance de sortie combinée de lr/4, c'est-à-dire la moitié de la résistance lr/2 aux commutateurs des bits B6A et B6B, donc leurs résistances individuelles de sortie ont toutes

la valeur unitaire lr.

Etant donné la graduation des résistances de commutateur attaquant les échelons, comme on vient de le décrire, l'échelonnage produit essentiellement des conversions numériques linéaires. En effet, sur toute la pleine plage des valeurs pouvant être représentées par les huit bits codés binaires d'entrée NO-N7 de la source 11, chaque changement incrémentiel de valeur représenté par ces bits codés binaires provoque un changement incrémentiel correspondant de valeur, dans la même direction, à la borne analogique 19 du convertisseur. Il est utile de noter ici que si l'on n'employait pas de codage en barres, la plage des valeurs de résistance de commutateur qui serait nécessaire pour une bonne graduation s'étendrait de lr à 128r pour les signaux

262 1 432

numériques codés binaires à sept bits produits par la source 11; et que les plus grandes plages de résistances de sortie de commutateur signifient qu'une surface bien plus importante du matériau semi- conducteur serait requise pour réaliser ces commutateurs d'attaque et leurs commutateurs associés dans les chaînes respectives du

groupe 17.

Le groupe 17 de chaînes de commutateurs est un

exemple de mode de réalisation de la présente invention.

On le considèrera maintenant plus profondément. Bien que la graduation des résistances de commutateur, comme on vient de la décrire, au point attaqué de l'échelon, préserve la linéarité de fonctionnement de l'échelonnage, les différentes conductances des commutateurs d'attaque d'échelon, qui en résultent nécessairement, ont des effets capacitifs parasites associés différents. Donc, les commutateurs présentent des caractéristiques différentes de fonctionnement dynamique qui produisent des effets non négligeables sur les sorties des chaînes

comme on le décrira.

Une première des différentes caractéristiques de fonctionnement dynamique est celle des constantes de temps du fonctionnement des commutateurs résultant des différentes conductances. Les différentes constantes de temps provoquent, de manière correspondante, des retards différents de propagation de signaux parmi les chaînes du -groupe 17. Plusieurs étages de commutateurs sont prévus dans ce groupe pour obtenir une transformation souhaitée d'impédance des impédances de sortie de source d'entraînement essentiellement uniformes, pour les signaux binaires d'un mot numérique, à des impédances sensiblement plus basses et différentes transformées de sortie pour ces signaux. Par ailleurs, la transformation doit être accomplie sans ralentir indûment l'opération de transformation et sans qu'il en découle des niveaux gênants d'excursion de signaux parasites dans la sortie transformée. Le groupe de chaînes est alors une matrice de commutateurs qui peut avoir différentes conductances de sortie à travers les cha nes, dans tout étage donné, et le long de toute chaîne donnée. A ces différentes conductances sont associées des capacitances et parasites différentes correspondantes qui ont l'effet de différentes constantes de temps de fonctionnement des

commutateurs à travers toute la matrice des commutateurs.

Les différentes constantes de temps ont tendance à provoquer des retards inégaux de propagation parmi les chaînes respectives et par conséquent un fonctionnement - non coincidant des commutateurs de sortie du groupe. Un fonctionnement non coincidant dans un étage produit diverses difficultés dans les circuits attaqués par le groupe 17; et, dans le cas d'un convertisseur numérique analogique, ces difficultés comprennent des distorsions de la sortie analogique par rapport à la sortie linéaire

qui devrait être produite en toute fidélité.

Sur la figure 1, on emploie un nombre égal d'étages dans chaque chaîne pour obtenir grossièrement l'assurance de retards égaux parmi les chaTnes de commutateurs. Des modes de réalisation employant des commutateurs inverseurs métal oxyde semi-conducteur complémentaires utilisent un nombre pair d'étages de ces commutateurs pour avoir une tendance à annuler un certain manque de symétrie de conductance, inhérent à la fabrication de types complémentaires de conductivité des

transistors utilisés dans chaque commutateur.

L'asymétrie donne lieu à une asymétrie correspondante de constantes de temps de fonctionnement qui se trouve compensée sur un nombre pair d'étages de commutateurs inverseurs. Par ailleurs, les portions de conductance de sortie des impédances de sortie de commutateur dans chaque chaîne sont graduées le long de la chaîne pour obtenir un rapport uniforme F d'étage à étage des conductances de sortie de manière que la transformation d'impédance souhaitée puisse être réalisée avec un nombre minimum d'étages pour la fréquence souhaitée de propagation de signaux. Le rapport uniforme F équilibre les constantes de temps de fonctionnement des commutateurs et ainsi équilibre les retards de propagation parmi les canaux. En termes algébriques, F = Godn / Godr o Godn et Godr sont les conductances de sortie d'un étage atttaqué et d'un commutateur attaquant, respectivement, dans une chaîne de commutateurs. Des chiffres arabes sont montrés dans la représentation triangulaire de chaque commutateur dans le groupe 17 pour

indiquer l'image totale de la graduation dans le groupe.

On peut immédiatement observer que le point de départ de graduation de conductance en chaîne est établi par la graduation de résistance cidessus mentionnée à travers l'étage de sortie du groupe 17 au réseau 18. Ainsi, les commutateurs codés en barres dans cet étage final ont tous la résistance de sortie unitaire Ir et ont ainsi la plus grande conductance indiquée par le chiffre 32 dans la représentation des commutateurs. De ce point, les résistances des commutateurs à l'étage final atteignent 32r et les conductances correspondantes à l'étage final descendent à la conductance unitaire 1 dans les

commutateurs 55.

La valeur exacte du rapport F à utiliser n'est pas critique et elle peut être différente pour différentes applications du groupe de chaîne 17. Des valeurs élevées de F ont tendance à provoquer de plus grands glissements, c'est-à-dire des excursions non voulues du signal analogique de sortie dans un convertisseur numérique à analogique comme on le décrira plus amplement. Aux vitesses lentes de fonctionnement, o un glissement peut se dissiper dans une partie d'un intervalle d'échantillonnage, la taille du glissement pose moins de problèmes. Pour un fonctionnement à vitesse lente, par exemple environ 1 mégahertz, des valeurs de F proches de 10 seront satisfaisantes. On a trouvé qu'une valeur de 2 était bien pour le mode de réalisation donné

o le groupe 17 fait partie d'un convertisseur numérique-

analogique qui fonctionne à une fréquence d'échantillon-

nage d'environ 40 mégahertz. Comme cela est indiqué par les chiffres dans les représentations des commutateurs du groupe 17, tous,les commutateurs des chaînes codées en barres adhèrent au rapport de F = 2 pour graduer les conductances de sortie vers le bas à partir de 32 à l'étage de sortie, à travers les quatre étages

intermédiaires, jusqu'à 1 à l'étape d'entrée du groupe.

Si l'on emploie des transistors commutateurs bipolaires, la valeur de F se trouve supérieure à celle pour des commutateurs métal oxyde semiconducteur complémentaires

pour toute application particulière.

Comme à tous les commutateurs de l'étage d'entrée, tels que le commutateur 5, du groupe 17 est avantageusement assignée la conductance unitaire 1, quelque chose doit être fait dans les chaînes pour les positions des bits codés binaires pour permettre l'adhérence à la fois à l'uniformité d'utilisation du rapport F=2 et à la graduation de conductance (résistance) à travers l'étage de sortie que l'on vient de décrire. Cette difficulté est résolue dans une chaîne à toute paire d'étages, comme aux commutateurs 62 et 63 dans la chaîne du bit N4, o il apparait que l'application du rapport F aux commutateurs dans le trajet de transmission de la chatne ne se conformerait pas autrement à F. La solution nécessite de prévoir l'addition d'un commutateur de charge factice 66 à l'étage attaqué et de diviser la conductance de cet étage entre le commutateur 63 dans le trajet et le commutateur de charge factice 66. Le commutateur 66 a son entrée connectée pour être attaqué en parallèle par le commutateur 62 mais sa sortie n'attaque pas un autre commutateur dans le même trajet de transmission de la chaîne. Dans certains cas, que l'on décrira,-le commutateur de charge factice est pourvu de sa propre charge mais non pas dans le trajet de transmission entre l'entrée et la sortie de la chaîne. Comme on peut le voir sur la figure 1, la conductance de sortie du commutateur 63 se conforme au rapport F = 2 par rapport à son commutateur attaqué 67; et la conductance totale de sortie de l'étage de la chaîne du commmutateur 63, c'est-à-dire les conductances des commutateurs 63 et 66, se conforme au rapport F = 2 par rapport au commutateur d'étage attaquant 62. Cette technique d'application de commutateurs de charge factice s'applique de la même manière, autant de fois que cela peut être nécessaire, dans toute chaîne donnée; et il est évident qu'on l'utilise cinq fois dans la chaine du commutateur de LSB

55.

- Dans certaines applications, une précision additionnelle du fonctionnement de l'étage de sortie du groupe de chaînes est requise, et cela est obtenu en ajoutant un autre étage de commutateur, tel qu'un commutateur 68 attaqué par le commutateur 66, à chaque commutateur de charge factice. La raison en est que la vitesse du fonctionnement du commutateur dépend en partie de la capacitance de sa charge. Par conséquent, pour fixer avec précision la charge au commmutateur 62, ses commutateurs attaqués 63 et 66 sont tous deux chargés sensiblement de la même façon. Une charge additionnelle au commutateur 68 pour une plus ample précision peut également être accomplie mais elle n'est usuellement pas requise. Une autre caractéristique de fonctionnement dynamique, après l'effet des constantes de temps différentes, provient du fait que, de nouveau par suite des différences des procédés de fabrication, les transistors NMOS et PMOS dans chaque commutateur commutent usuellement à des allures différentes de manière importante; et on ne peut prévoir lequel sera le

plus rapide dans tout lot de fabrication de dispositifs.

Le résultat de la différence de temps de commutation est évident aux sorties des commutateurs d'étages finals du groupe de chaînes 17 o les transistors d'un commutateur échangent, pour ainsi dire, les états de conduction à chaque opération de commutation. Cet échange modifie de manière significative les courants s'écoulant à travers le réseau d'échelonnage 18 et la borne de sortie analogique 19. Le pire des cas se produit au moment d'un changement de valeur d'un mot numérique au milieu de la plage totale du convertisseur numérique-analogique, à titre d'exemple entre les valeurs de 127 et 128, parce que dans la représentation totalement codée binaire, les huit commutateurs doivent changer d'état, le commutateur le plus important changeant de 128 unités de courant dans une direction, c'est-à-dire de passant ou non passant et les sept commutateurs moins importants changeant ensemble de 127 unités de courant dans l'autre direction, c'est-à-dire non passant ou passant. Il faut noter que dans un commutateur, tel que 47 à la figure 7, si l'on suppose que 47 est un commutateur d'étage final, le transistor 64 du type P forme la source, c'est-à-dire fournit un courant du conducteur d'alimentation de référence 58 au conducteur 61 lorsque le transistor devient passant pour sa conduction. Le transistor 65 du type N tire un courant, vers le conducteur de connexion à la masse 59, du conducteur de sortie de commutateur 61 lorsque le transistor devient conducteur. Un signal positif au conducteur 60 met en conduction le transistor

262 1 432

du type N et met hors conduction le transistor 64 du type P. Un signal à la masse au conducteur 60 met hors de conduction le transistor 65 du type N et met en conduction le transistor 64 du type P. Si les deux types de commutateurs à transistors métal oxyde semi-conducteur étaient amorcés en même temps, les effets transitoires auraient tendance à s'annuler et toute différence restante de bruit serait tolérable. Cependant, les types réels de transistors ont des allures différentes de commutation; et le transistor, ou les transistors, qui devient passant d'un grand nombre d'unités de courant de sortie du convertisseur numérique-analogique dans tout temps d'échantillon peut produire une grande excursion du signal analogique-en temps transitoire, comme huit fois ou plus une seule excursion de la taille du LSB, qui nécessite une portion majeure du temps de l'échantillon *du signal avant sa dissipation. Une telle excursion, que l'on peut appeler "glissement", pour la transition illustrée dans chaque direction entre 127 et 128 pour un mot codé totalement binaire est illutrée à la figure 8 o le temps est indiqué en abscisses et la valeur de sortie du convertisseur en ordonnées. L'effet final d'une telle excursion dépend de la direction de la transition et du type du circuit d'utilisation qui est couplé à la sortie du câble 20, mais il modifie au moins sensiblement le signal analogique moyen par rapport à la valeur d'échantillon d'entrée numérique réelle qui devrait prévaloir. Dans le cas de signaux vidéo qui sont couplés à un dispositif de visualisation, l'effet peut être un épanouissement de luminosité ou une augmentation ou diminution non naturelle de l'intensité aux lignes de division entre des objets visualisés de couleurs supposées semblables. Le décodage en barres de deux ou plusieurs des bits de poids fort avant couplage à travers le groupe de chaînes 17 réduit sensiblement le nombre de commutateurs de l'étage final du groupe 17 qui doivent devenir passants pendant le temps de transition moyen du pire des cas et pour d'autres temps de transition d'information binaire majeure. Cette réduction s'est révélée suffisante pour éliminer les effets mentionnés sur la visualisation vidéo du fonctionnement du commutateur et suffisante pour réduire le changement de la valeur moyenne du signal analogique à des niveaux tolérables pour la plupart des applications du

convertisseur.

On comprendra que la présente invention peut être utilement employée dans d'autres applications, o différents

trajets logiques sont requis pour l'actionnement de commu-

tateurs respectifs et bien que les commutateurs n'aient pas toujours à fonctionner ensemble, lorsqu'ils doivent le

faire, cela doit être presque en même temps.

Claims (13)

REVENDICATIONS

1. Circuit de transformation d'impédance pour signaux de mots numériques multibits dans des trajets séparés de transmission, caractérisé en ce qu'il comprend: un circuit de connexion d'entrée (13) d'une première impédance de sortie pour chacun desdits trajets de transmission binaire; un circuit de connexion de sortie (18) auquel lesdits trajets présentent chacun une seconde impédance de sortie, bien plus faible; dans chacun desdits trajets de transmission, une chaine (17) de commutateurs électriques en tandem dont les états sont commandés par l'état binaire d'un signal numérique appliqué dans ce trajet; un moyen pour coupler lesdites chaînes de commutateurs entre ledit circuit de connexion d'entrée et ledit circuit de connexion de sortie; chacune desdites chaînes comprend un nombre égal de commutateurs dans son trajet de transmission à commutateurs connectés en tandem, pour transmettre des signaux sensiblement au même retard de propagation; et lesdits commutateurs en tandem de chaque chaîne ont la portion réelle de leur impédance de sortie qui est sensiblement uniformément graduée le long de ladite chaîne pour accomplir ladite transformation d'impédance

entre lesdites première et seconde impédances de sortie.

2. Circuit selon la revendication 1, caractérisé en ce que les impédances de sortie d'au moins certains desdits trajets de transmission (17) sont différentes de celles d'autres desdits trajets de transmission.

3. Circuit selon la revendication 1, caractérisé en ce que lesdits au moins certains trajets de transmission ont des portions de résistance de leurs

262 1 432

impédances de sortie graduées d'une manière pondérée binaire de pondération binaire décroissante pour certains

desdits trajets d'importance binaire croissante.

4. Circuit selon la revendication 3, caractérisé de plus en ce que: un certain nombre de trajets additionnels de transmission, ci-après un certain nombre de trajets ont des impédances de sortie avec des portions de résistance égales; et lesdits un certain nombre de trajets sont divisés en au moins deux groupes ayant des nombres binairement pondérés de trajets dans les groupes respectifs, ainsi les portions combinées de résistances en parallèle des impédances de sortie des trajets de chaque groupe se conforment à des extensions différentes

à ladite échelle de résistances binairement pondérées.

5. Circuit selon la revendication 1, caractérisé en ce qu'il comprend de plus dans chacun desdits commutateurs (5): une connexion de sortie; une connexion d'entrée pour recevoir un signal numérique dans lesdits trajets de transmission pour contr8ler le fonctionnement desdits commutateurs dans chaque direction entre des premier et second états; des première et seconde connexions d'alimentation en tension pour recevoir des première et seconde valeurs de tension; et un moyen, répondant à des signaux numériques à ladite connexion d'entrée, pour coupler ladite connexion de sortie à ladite première connexion d'alimentation dans ledit premier état du commutateur et pour coupler ladite connexion de sortie à ladite seconde connexion

d'alimentation dans ledit second état.

6. Circuit selon la revendication 5, caractérisé en ce qu'il comprend de plus dans le moyen de couplage: des premier et second transistors métal oxyde semi-conducteur complémentaires (46, 47) de types différents de conductivité respectivement; chaque transistor ayant des bornes de source, de porte et de drain; un moyen pour connecter les bornes de porte desdits premier et second transistors à ladite connexion d'entrée de chaque commutateur pour ne mettre en conduction que l'un ou l'autre desdits transistors en réponse à des niveaux différents respectivement desdits signaux numériques; un moyen pour connecter les trajets source- drain desdits transistors en série entre lesdites connexions d'alimentation; et un moyen pour connecter lesdites bornes de drain desdits deux transistors à ladite connexion de sortie de chaque commutateur pour produire à ladite connexion de sortie une version inversée des signaux à

ladite connexion d'entrée.

7. Circuit selon la-revendication 6, caractérisé en ce que chacun des commutateurs (5) a un emplacement séquentiel prédéterminé dans la connexion en tandem de son trajet de transmission et chaque groupe de commutateurs placé de manière correspondante dans cette séquence comprend un étage différent de commutateurs; et chacune desdites chaînes comprend un nombre

pair d'étages de commutateurs.

- 8. circuit selon la revendication 1, caractérisé de plus en ce que des commutateurs placés de manière correspondante dans des chaînes respectives forment un étage du circuit de transformation d'impédance (17) ; les conductances de sortie desdits commutateurs en tandem de chaque chaîne sont graduées pour réaliser un rapport uniforme F de (a) la conductance de sortie d'un étage attaqué dans la chaîne de chaque trajet à (b) la conductance de sortie d'un commutateur d'un étage antérieur attaquant ledit étage attaqué; et en tout étage d'une chaTne o un rapport de conductance entre un étage attaqué et un étage attaquant pour l'étage serait différent de F, ledit commutateur de l'étage attaquant est divisé en au moins deux branches de commutateurs avec les entrées attaquées en parallèle, lesdites deux branches comprenant une branche dans le trajet ayant un commutateur dans le trajet de transmission de ladite chaîne et ayant un rapport de conductance F par rapport audit étage attaqué, et une branche de charge factice ayant un commutateur avec une conductance de sortie qui, avec la conductance de sortie dudit commutateur dans la branche dans le trajet, forme une conductance totale produisant un rapport de conductance F par rapport à un commutateur d'étage attaquant lesdites branches dans le trajet et du trajet factice en parallèle, ladite branche de la charge factice n'attaquant pas d'autre commutateur dudit trajet de transmission.

9. Circuit selon la revendication 8, caractérisé en ce que le rapport de conductance F a une

valeur de deux.

10. Circuit selon la revendication 8, caractérisé en ce que les conductances de sortie des commutateurs (55) de l'étage final, dans le trajet, d'au moins certains desdits trajets de transmission sont différentes de ces conductances d'autres des trajets de

transmission.

11. Circuit selon la revendication 10, caractérisé en ce que lesdits au moins certains trajets de transmission ont des portions de résistance de leurs impédances de sortie de commutateur (55) d'étage final dans le trajet graduées d'une manière binairement pondérée de pondération binaire décroissante pour

certains desdits trajets d'importance binaire croissante.

12. Circuit selon la revendication 11, caractérisé en ce qu'il comprend de plus: un certain nombre de trajets additionnels de transmission, que l'on appellera ci-après un certain nombre de trajets, ayant des impédances de sortie ayant des portions de résistance égales; et lesdits trajets sont divisés en au moins deux groupes ayant des nombres binairement pondérés de trajets dans les groupes respectifs, ainsi les portions combinées de résistances en parallèle des impédances de sortie d'étage final, dans le trajet, de commutateurs des trajets de chaque groupe se conforment à des extensions

différentes, à l'échelle binairement pondérée.

13. Circuit selon la revendication 8, caractérisé en ce qu'il comprend de plus, dans chacune des branches de charge factice, au moins un autre commutateur (66) attaqué par ledit commutateur de charge factice et qui n'attaque pas d'autres commutateurs dans ledit trajet de transmission, les conductances de sortie du commutateur de charge factice et dudit autre commutateur se conformant audit rapport F.