NL8202230A - Digitaal-analoogomzetter met een hoog oplossend vermogen. - Google Patents
Digitaal-analoogomzetter met een hoog oplossend vermogen. Download PDFInfo
- Publication number
- NL8202230A NL8202230A NL8202230A NL8202230A NL8202230A NL 8202230 A NL8202230 A NL 8202230A NL 8202230 A NL8202230 A NL 8202230A NL 8202230 A NL8202230 A NL 8202230A NL 8202230 A NL8202230 A NL 8202230A
- Authority
- NL
- Netherlands
- Prior art keywords
- stage
- switching means
- series
- buffer
- amplifier
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
- H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
- H03M1/0663—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using clocked averaging
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
- H03M1/687—Segmented, i.e. the more significant bit converter being of the unary decoded type and the less significant bit converter being of the binary weighted type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/76—Simultaneous conversion using switching tree
- H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/78—Simultaneous conversion using ladder network
- H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
ί ΐ « / - 1 - ' Ν.Ο. 30 929
Digitaal-analο ogomze 11 er met een hoog oplossend vermogen.
De uitvinding heeft betrekking op een digitaal-analoogom-zetter (de zogenaamde BAC’s). Meer in het bijzonder heeft de uitvinding betrekking op omzetters met een hoog oplossend vermogen, bijvoorbeeld voor het omzetten van digitale ingangssignalen van 5 16 bits in overeenkomstige analoge signalen.
Tegenwoordig is er een groeiende behoefte aan digitaal-ana-loogomzettersmet een hoog oplossend vermogen. Het oplossende vermogen van bekende typen monolitische omzetters waarbij E/2R-ladders worden toegepast, blijkt een schijnbare praktische grens van onge-10 veer 12 bits te hebben bereikt. Het is dus noodzakelijk geworden om te zoeken naar andere oplossingen voor dit probleem.
Er is ingezien dat in sommige toepassingen de absolute nauw-keurigheid van digitaal-analoogomzetters minder belangsrijk is dan een goede differentiele lineariteit en een gegarandeerd monotoon 15 gedrag. Een beter functioneren in dit verband kan worden bereikt door DACs van het segmenttype, die bestaan uit reeksen van in se-rie geschakelde weerstanden met schakelaars om een verbinding te maken met geselecteerde knooppunten van de reeks.
Segmentomzetters kunnen in een cascade formaat worden ge-20 rangsohikt, zodanig dat een eerste trap waarin gebruik wordt ge-maakt van een weerstandsreeks-omzetter, een groep bits van hogere orde decodeert en een tweede trap de resterende bits van lagere orde decodeert. Een niet-lineaire omzetter van dit algemene type is getoond in het artikel "Non-linear Functions from h/A 25 Converters" van Gryzbowski’ et al, verschenen in "Electronic
Engineering", 19.71, pag. 48-51· he in dat artikel beschreven omzetter is bestemd voor het werken met relaisschakelingen, maar kan niet gemakkelijk worden aangepast aan modes?ne halfgeleider inrich-tingen. Het Amerikaans octrooischrift 3«997*892 (Susset) toont een 50 in cascade geschakeld (niet-lineair) omzetterontwerp bedoeld voor de toepassing bij het schakelen met halfgeleiders. In dit ontwerp omvatten zowel de eerste als de tweede trap een omzetter van het weerstandsreeks- en segmenttype. Het omzetterontwerp omvat buffer-versterkers die verhinderen dat de weerstandsreeks van de tweede 35 trap de weerstandsreeks van de eerste trap laadt.
8202230 i * - 2 -
Hoewel de hierboven- .genoemde bekende omzetters bepaalde aantrekkelijke aspecten vertonen, kunnen zij niet met een hoog oplossend vermogen werken, hetgeen thans in vele toepassingen vereist is. Aldus heeft de uitvinding ten doel de nadelen van 5 zulke bekende schema’s te overwinnen.
Bij een bij voorkeur toe te passen uitvoeringsvorm van de uitvinding is een uit twee trappen bestaande, in cascade gescha- kelde omzetter aanwezig, waarbij de eerste trap bestaat uit. een in serie gesehakelde weerstandsreeks- segmentomzetter. Schakel- 10 middelen kunnen worden bediend door de bits van hogere orde van het digitale ingangssignaal om in de reeks weerstanden omhoog of » omlaag te stappen, ten einde verbindingen te maken met de spanning over elke gekozen weerstand van de reeks. Zoals in het hierbbven- -genoemde octrooischrift 3*997.892 wordt de scanning over de geko-15 zen weerstand van de reeks op zijn beurt via een paar bufferver-sterkers gekoppeld met de ingangsklemmen van de omzetter van de tweede trap. Deze laatste omzetter voert een interpolatie binnen de spanning van *de eerste trap uit volgens een stel bits van la-gere orde van het digitale ingangssignaal.
20 Yolgens een belangrijk aspect van de uitvinding worden de rollen van de bufferversterks verwisseld voor elke stap omhoog (of omlaag) in de weerstandsreeks van de eerste trap. Bit elimi-neert of vermindert elke differentiele niet-lineaire fout als ge-volg van de foutieve aanpassing van de drift tussen de bufferver-25 sterkers, waardoor het mogelijk wordt een uitzonderlijk hoog oplossend vermogen te bereiken, terwijl conventionele componenten en methoden worden toegepast.
Wanneer het digitale ingangssignaal vereist dat de buffer-versterkers omhoog worden verschoven van over len weerstand van de 30 reeks naar de volgende weerstand in de reeks, functioneert het schakelsysteem op een eenvoudige wijze om slechts een verbinding per keer te verschuiven volgens de zogenaamde 'Ί^βε^β-ονβη'^ΐάζβ.
Dat wil zeggen dat de verbinding van έέη bufferversterker naar een knooppunt van de reeks wordt verschoven naar het volgende knoop-35 punt voorbij het knooppunt waarmee de andere bufferversterker is verbonden, terwijl de verbinding van die andere bufferversterker met de weerstandsreeks ongewijzigd bli^jft. Aldus worden de verbindingen tussen de versterkers en de weerstandsreeks op doel-matige wijze omgekeerd voor elke stap omhoog of omlaag in de reeks, 40 ten einde nadelige effecten van een foutieve aanpassing van de drift 8202230 * i - 3 - tussen de versterkers zo klein mogelijk te houden.
Het zal duidelijk zijn, dat met deze schakelvolgorde de spanning tussen de ingangen van de bufferversterkers en omgekeerde polariteit krijgt bij elke stap omhoog (of omlaag) in de weer-5 standreeks. De juiste polariteit voor de omzetter van de tweede trap wordt hersteld door een omkeerschakelaar in de uitgangs-keten van de bufferversterkers, d.w.z. in een gedeelte van de schakeling, dat volgt op het gedeelte dat betrokken wordt bij het omwisselen van de rollen van de bufferversterkers.
10 De omkeerschakelaar is bedienbaar- door het digitale ingangs- signaal om de verbindingen tussen de versterkeruitgangen en de ingangen van de omzetter van de tweede trap om te keren voor elke stap omhoog (of omlaag) in de weerstandsreeks van de eerste trap. Hierdoor ontstaat een uniforme polariteitsrelatie van de ingangs-15 spanning met de omzetter van de tweede trap voor alle digitale ingangs s ignalen.
Zoals hier boven is opgemerkt, is een speeiaal voordeel van de beschreven opstelling, dat een uitstekende differentiale niet-lineairiteit kan worden bereikt zonder te strenge specificaties 20 voor het aanpassen van de driften van de bufferversterkers. Een monotone werking kan worden bereikt met een gespecificeerde differentiele niet-lineairiteit van minder dan + 1 LSB en een omzetter van het betreffende ontwerp kan gemakkelijk een hoog oplossend vermogen bereiken, terwijl slechts componenten en methoden worden 25 toegepast binnen de heersende stand van de teehniek.
De uitvinding zal hierna nader worden toegelicht aan de hand van de tekeningen. In de tekeningen toont:
Eig. 1 een schema dat de principes van de uitvinding illus- treert; 30 , fig. 2 een diagram dat de schakelvolgorden bij het omhoog stappen (of omlaag) in de weerstandsreeks van de eerste trap ver-klaart; fig. 3 een schema dat de bijzonderheden van een bij voorkeur toe te passen uitvoeringsvorm van de uitvinding toont; 35 fig· 4 een waarheidstabel voor de schakeldecodeerinrichting volgens fig. 3$ en fig. 5 een schematische voorstelling van de R/2R-ladder van de omzetter van de tweede trap.
In fig. 1 is een enigszins vereenvoudigde versie van .een 40 digitaal-analoogomzetter van het cascade type getoond, bestaande 8202230 - 4 - 4 > nit een eerste omzettertrap 10 en een tweede omzettertrap 12. De eerste trap omvat in beginsel een reeks weerstanden 14» die· bi j-voorbeeld gelijke ohmse weerstanden voor een lineaire jomzetting hebben en die worden gevoed door een referentie-spanning genoemd 5 V+. Een digitaal bestuurd schakelsysteem 16 maakt selectief een verbinding met elk aangrenzend paar opeenvolgende knooppunten 18 tussen de weerstanden.
In de getoonde instelling van de schakelaars 16 zijn ver-bindingen met de knooppunten 18c, 18d gemaakt via schakelbanen 10 20, 22 (met een getrokken lijn aangegeven). Deze banen zijn ver- bonden met de schakeluitgangsklemmen 24> 26 die zijn verbonden met respectieve referentie-leidingen 28, 30. Deze leidingen zijn op hun beurt rechtstreeks verbonden met de ingangsschakelingen van respectieve bufferversterkers A1 en A2, die de tweede omzettertrap 15 12 via een omkeerschakelaar besturen, zoals zal worden toegelieht.
De schakelaars 16 worden bestuurd door besturingssignalen die aangegeven zijn door een pijl 32 en die worden opgewekt door de logische schakeldecodeerimachting 34 nit een stel bits van' hogere orde van het digitale ingangssignaal dat aan een digitale 20 grendelschakeling 36 wordt toegevoerd. Wanneer de bits van hogere orde veranderen, doen de schakelaars 16 de verbindingen met de knooppunten 18 omhoog (of omlaag) stappen in de reeks weerstanden, ten einde de spanning over elke geselecteerde weerstand van de weerstandsreeks te verbinden met de twee referentieleidingen 28, 25 30. Dit omhoog stappen (of omlaag) in de weerstandsreeks wordt uitgevoerd op een wijze, volgens welke slechts een verbinding voor elke stap wordt gewijzigd.
Indien de schakelaars bijvoorbeeld βέη stand omhoog moeten stappen vanuit de met een getrokken lijn getoonde instelling (dat 30 wil zeggen schakelbanen 20, 22), zal slechts de lagere verbinding worden verschoven. De verbinding 22 zal dus worden vervangen door de gestippeld getekende lijn 40 vanaf de uitgangsklem 26 naar het knooppunt 18b. D.w.z. dat de oorspronkelijk gemaakte verbinding van de klem 26 naar het knooppunt 18d omhoog zal worden verschoven 35 naar het volgende knooppunt voorbij het knooppunt 18c waarmee de i.andere klem 24 is verbonden. De verbinding van die andere klem (getrokken lijn 20) blijft bij deze stap omhoog in de weerstandsreeks ongewijzigd. Indien de schakelaars 16 nog een stap verder verschuiven, zal de getrokken getekende verbinding 22 worden ver-40 vangen door de verbinding 42 die als een gestippelde lijn is ge- 8202230 - 5 - Λ * toond.
Fig. 2 is opgenomen om een enigszins gelllustreerde afbeel- ' ding van de schakelvolgorden te geven, die betrokken zijn bij het omhoog (of omlaag) stappen in de weerstandsreeks. Het zal duidelijk 5 zijn dat vanuit een "starf-positie aan de bodem van de reeks, de schakelvolgorde eerst voortgaat volgens de linker verbinding (1), daama langs de rechter verbinding (2) en verder langs de keten omhoog. Deze procedure kan worden besehouwd als de wijze waarop een persoon de trap oploopt, waarbij bij elke stap het achterste 10 been έέη stap voorbij het voorste been maakt. Aldus kan de procedure worden beschouwd als het '’omhoog wandelen" langs de weerstandsreeks of als een volgorde verwant aan "haasje-over".
Door het volgen van zulk een procedure in de beschreven omzetter zal het duidelijk zijn, dat de rollen van de bufferver-15 sterkers A1, A2 bij elke stap worden verwisseld wanneer de seha-kelaars omhoog lopen langs de weerstandsreeks. Mathematisch kan worden aangetoond dat deze omwisseling van de rollen van de ver-sterkers bij het schakelen van het ene knooppunt naar het andere knooppunt twee punten verder, de differentiele niet-lineaire fouten 20 elimineert of vermindert, die anders zouden optreden als gevolg van de foutieve aanpassing van de drift tussen de versterkers.
Het zal ook duidelijk zijn, dat de hier boven beschreven schakelstapprocedure een omkering van de polariteit van de spanning tussen de referentieleidingen 28, 30 voor elke stap omhoog 25 (of omlaag) langs de weerstandsreeks tot stand brengt. De effecten van deze omkering worden geelimineerd door de omkeerschakelin-richting 50 die in de uitgangsschakelingen van de bufferversterkers A1, A2 zijn opgenomen. De uitgangsleidingen 52, 54 zijn met de ingangsklemmen 56, 58 van de tweede omzettertrap 12 verbonden.
30 Deze schakelaars worden zoals door de pijl 60 is aangegeven, aan-gedreven in responsie op veranderingen in de bits van hogere orde van het digitale ingangssignaal, zodanig dat de polariteit van de spanning die aan de ingangsklem 56, 58 van de tweede trap wordt afgegeven, steeds dezelfde zal zijn. Yoorts wordt opgemerkt, dat 35 alle overschakelingen optreden binnen de terugkoppellus van elke versterker, zodat er een verwaarloosbaar effect is als gevolg van de weerstand van de schakelaars in de aantoestand.
Yolgens een ander aspect van de uitvinding omvat de tweede omzettertrap 12 een bekende omzetter van het type waarbij een R/2R-40 ladder wordt toegepast, waarbij de bedieningsschakelaars van het 8202230 - 6 - 4 1» CMOS-type zijn en volgens de spanningsmodus worden bedreven. Een schakeling van de gehele DAC-inrichting is in fig. 3 afgebeeld, terwijl een waarheidstabel voor de schakelaars in fig. 4 is ge-toond. Deze inrichting is ontworpen voor een totale resolutie van 5 16 bits. De vier bits van hogere orde besturen de segmentomzetter 10 van de eerste trap en de resterende twaalf bits besturen de geschakelde R/2R-ladder van de tweede trap 12, zoals door de pijl 62 is aangegeven.
Pig. 5 illustreert de spanningsschakelinrichting voor de 10 R/2R-ladder, waarbij slechts een beperkt aantal van de twaalf bitschakelaars is getoond, die in werkelijkheid in de CMOS-DAC aanwezig zijn. De ingangsklemmen 56, 58 ontvangen de spanning uit de eerder beschreven bufferversterkers A1, A2 en geven overeenkom-stige potentialen af aan een paar toevoerleidingen 64» 66. De DAC 15 omvat een aantal schakelaars die met het verwij zingsnummer 68 zijn aangegeven, om de shuntbenen van de R/2R-ladder te verbinden met de ane of de andere van de toevoerleidingen, in overeenstemming met het digitale signaal van twaalf bits.
De uitgangsspanning Vq zal gelijk zijn aan D.7^, waarbij: 20 + 2 4 2n B± = 0 of 1
Zulk een tweede DAC-trap brengt op voordelige wijze een constante uitgangsimpedantie voort, waarbij de R/2R-ladder op effectieve wijze dienst doet als een spanningsdeler. De beschreven 25 schakeling is op een aantal manieren beter ten opzichte van de in het hierboven genoemde artikel van Gryzbowski getoonde schakeling. Bijvoorbeeld vermijdt de R/2R-ladderinrichting de noodzaak van een tweede DAC met 2n weerstanden, waardoor een aanzienlijke besparing aan de hoeveelheid logische schakelingen en aan het maloppervlak 30 wordt bereikt, wanneer de inrichting als geintegreerde schakeling wordt ontworpen. Elke. eis van een afsluitschakelaar van de ladder is geelimineerd. De nieuwe inrichting elimineert 00k elke noodzaak om de voorspanningsverbinding met de P-bron te schakelen, die de D/A-omzetterschakelaars van het N-kanaaltype bevat.
35 Hoewel een bij voorkeur toe te passen uitvoeringsvorm van de uitvinding hierboven in bijzonderheden is beschreven, wordt er de 8202230 ✓*· -s - 7 - nadruk op gevestigd, dat dit dient voor de toelichting van de uitvinding en niet moet worden tieschouwd als een noodzakelijke beperking van de uitvinding, terwijl het duidelijk is dat binnen het kader van de uitvinding diverse varianten mogelijk zijn.
8202230
Claims (7)
1. Hit twee trappen bestaande. digi taal-analοogomze11er, waarbij de eerste trap een stel bits van hogere orde decodeert en de tweede trap de resterende bits van lagere orde decodeert, 5. e t het kenmerk, dat de eerste trap bestaat uit een in serie geschakelde reeks weerstanden die door een referentie-spanning worden gevoed en eerste schakelmiddelen bevat, die reageren op de bits van hogere orde voor het omhoog of omlaag stappen in de reeks van weerstanden om eerste en tweede verbindingen te maken met 10 resp. elk paar aangrenzende knooppnnten van de weerstandsreeks om tnssen eerste en tweede referentieleidingen elk van de spanningen voort te brengen, die over de weerstanden van de genoemde reeks verschijnen; eerste en tweede bufferversterkers met ingangsschakelingen j 15 die resp. worden verbonden met de referentieleidingen mdie reageren op de gekozen knooppuntspanningen om een spanning op te wekken voor de ingang van de tweede omzettertrap, waarbij de eerste schakelmiddelen bij elke stap omhoog(of omlaag) in de weerstandsreeks de rollen van de genoemde bufferversterkers bij elke stap omhoog (of 20 omlaag) in de weerstandsreeks om te wisselen door het schakelen van de verbinding naar slechts eSn van de genoemde knooppunten, waarbij de betreffende bufferversterker wordt verbonden met het volgende knooppunt voorbij het knooppunt waarmee de andere bufferversterker is verbonden, terwijl de verbinding van de andere buffer-25 versterker naar de weerstandsreeks ongewijzigd blijft, waardoor de bufferversterkers beurtelings worden verbonden met de opeenvolgende knooppunten van de weerstandsreeks wanneer de eerste schakelmiddelen de verbindingen omhoog (of omlaag) langs de reeks doen stappenj omkerende schakelmiddelen die de uitgangen van de genoemde buffer-30 versterkers verbinden met respectieve ingangsklemmen van de tweede trap van de omzetter, waarbij de omkerende schakelmiddelen in res-ponsie op het digitale ingangssignaal de verbindingen tussen de genoemde versterkeruitgangen en de ingangsklemmen van de tweede trap kunnen omkeren voor elke stap omhoog (of omlaag) langs de weerstands-35 reeks, die door de eerste schakelmiddelen wordt uitgevoerd, waardoor een uniforme polariteitsrelatie wordt gehandhaafd tussen de ingangsklemmen van de tweede trap voor alle instellingen van de eerste schakelmiddelen, en waarbij de omgewisselde rollen van de bufferversterkers tot stand gebracht door de afwisselende verbin-40 ding van de bufferversterkers met de achtereenvolgende knooppunten, 8202230 * -9-. dienenvoor het zo klein mogelijk houden van de differentiele niet-lineaire fouten die anders zouden kunnen optreden als gevolg van een foutieve aanpassing van de drift tussen de "bufferversterkers.
2. Inrichting volgens conclusie 1, met het 5 kenmerk, dat elke hufferversterker eerste en tweede in-gangsklemmen omvat en een terugkoppelketen voor het toevoeren van een terugkoppelsignaal aan een van de ingangsklemmen van de versterker.
3· Inrichting volgens conclusie 2, met het 10 kenmerk, dat de omkerende schakelmiddelen een eerste paar schakelaars omvatten, die de uitgangsklemmen van de genoemde ver-sterkers heurtelings verbinden met de ingangsklemmen van de tweede trap, en een tweede paar schakelaars in de respectieve terugkoppel-ketens, die gesynchroniseerd zijn met het eerste paar schakelaars 15 om een terugkoppelsignaal uit de ingangsklem van de tweede trap op te wekken, waarmee de corresponderende versterkeruitgang is verbonden.
4· Inrichting volgens conclusie 1, met het kenmerk, dat de tweede omzettertrap een B./2R-ladder omvat 20 die volgens een spanningsmodus werkt.
5· Inrichting volgens conclusie 4» met het kenmerk, dat de ladder een paar toevoerleidingen bevat, die met de respectieve ingangsklemmen zijn verbonden, en een aantal schakelaars die de shuntbenen van de ladder beurtelings verbindt 25 met de ene of andere van de toevoerleidingen volgens de bits van lagere orde van het digitale ingangssignaal#
6. Inrichting volgens conclusie 5t met het kenmerk, dat de tweede omzettertrap een CMOS-omzetter is waarbij CMOS-spanningsschakelen wordt toegepast. 30
7» Uit twee trappen bestaande digitaal-analoogomzetter, waarbij de eerste trap een stel bits van hogere orde decodeert en de tweede trap de resterende bits van lagere orde decodeert, met het kenmerk, dat de eerste trap bestaat uite®±n serie geschakelde reeks weerstanden die door een referentiespanning 55 worden gevoed en schakelmiddelen omvat die reageren op de bits van hogere orde voor het omhoog of omlaag stappen langs de reeks weerstanden om eerste resp. tweede verbindingen te maken met elk paar aangrenzende knooppunten van de weerstandsreeks, ten einde tussen eerste en tweede referentieleidingen elk van de spanningen voort 40 te brengen, die over de weerstanden van de reeks verschijnenj een 8202230 - 10 - * eerste en een tweede bufferversterker die ingangsschakelingen heb-ben die met de respeotieve referentieleidingen zijn verbonden en die reageren op de geselecteerde knooppuntspanningen om een spanning op te wekken voor de ingang van de tweede omzettertrap, waar-5 bij de eerste schakelmiddelen bij elke stap omhoog (of omlaag) langs de weerstandsreeks de rollen van de genoemde bufferversterkers kan omwisselen bij elke stap omhoog (of omlaag) langs de weerstandsreeks door het schakelen van de verbinding met slechts έέη van de knooppunten, waarbij de betreffende bufferversterker wordt verbon-10 den met het volgende knooppunt voorbij het knooppunt waarmee de andere bufferversterker is verbonden, terwijl de verbinding van de andere bufferversterker met deweerstandsreeks ongewijzigd blijft, waardoor de bufferversterkers beurtelings worden verbonden met de opeenvolgende knooppunten van de weerstandsreeks wanneer de eerste 15 schakelmiddelen de verbindingen langs de reeks omhoog (of omlaag) doei stappen; een middel voor het verbinden van de uitgangen van de bufferversterkers met respeotieve ingangsklemmen van de tweede omzettertrap, welke tweede omzettertrap bestaat uit een tussen de ingangs-20 klemmen gekoppelde schakeling voor het opwekken van een uitgangs-signaal, die middelen omvat die reageren op de toestand van de bits van lagere orde voor het instellen van de grootte van het uitgangssignaal overeenkomstig (1) de bepaalde bits van lagere orde die in de actieve toestand zijn, en (2) de spanningen die 25 door de bufferversterkers aan de ingangsklemmen worden geleverd; tweede schakelmiddelen die de polariteitsrelatie kan omkeren tussen de spanningen op de versterkeruitgangen en de elementen van de schakeling voor het opwekken van het uitgangssignaal waaraan deze spanningen worden toegevoerd; en schakelbesturingsmiddelen die 30 reageren op het digitale ingangssignaal voor het omkeerbaar con-ditioneren van de tweede schakelmiddelen voor elke stap omhoog (of omlaag) langs de weerstandsreeks uitgevoerd door de eerste schakelmiddelen, waardoor een uniforme polariteitsrelatie wordt gehand-haafd tussen de spanningen uit de versterkeruitgangen en de elementen 35 van de schakeling voor het opwekken van het uitgangssignaal voor alle instellingen van de eerste schakelmiddelen, waarbij de omwis-seling van de rollen van de bufferversterkers, die tot stand wordt gebracht door de afwisselende verbinding van de bufferversterkers met de opeenvolgende knooppunten, dient voor het zo klein mogelijk 40 houden van de differentiele, niet-lineaire fouten die anders zouden 8202230 iJ fc - 11 - optreden als gevolg van de drift tussen de "buff er verst erkers. 8202230
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US27205381 | 1981-06-09 | ||
US06/272,053 US4338591A (en) | 1981-06-09 | 1981-06-09 | High resolution digital-to-analog converter |
Publications (1)
Publication Number | Publication Date |
---|---|
NL8202230A true NL8202230A (nl) | 1983-01-03 |
Family
ID=23038204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NL8202230A NL8202230A (nl) | 1981-06-09 | 1982-06-02 | Digitaal-analoogomzetter met een hoog oplossend vermogen. |
Country Status (7)
Country | Link |
---|---|
US (1) | US4338591A (nl) |
JP (1) | JPS5838029A (nl) |
CA (1) | CA1177966A (nl) |
DE (1) | DE3221305A1 (nl) |
FR (1) | FR2507412B1 (nl) |
GB (1) | GB2100081B (nl) |
NL (1) | NL8202230A (nl) |
Families Citing this family (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4491825A (en) * | 1981-06-09 | 1985-01-01 | Analog Devices, Incorporated | High resolution digital-to-analog converter |
CA1212778A (en) * | 1982-03-30 | 1986-10-14 | Masashi Takeda | Digital-to-analog converter of the current-adding type |
JPS5944125A (ja) * | 1982-09-07 | 1984-03-12 | Toshiba Corp | デジタル−アナログ変換器 |
JPS59193621A (ja) * | 1983-04-18 | 1984-11-02 | Toshiba Corp | デジタル−アナログ変換回路 |
DE3333067A1 (de) * | 1983-09-14 | 1985-03-21 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung zum umwandeln eines digitalen eingangssignals in ein analoges ausgangssignal |
US4578711A (en) * | 1983-12-28 | 1986-03-25 | International Business Machines (Ibm) | Video data signal digitization and correction system |
US4543560A (en) * | 1984-02-17 | 1985-09-24 | Analog Devices, Incorporated | Two-stage high resolution digital-to-analog converter |
US5006854A (en) * | 1989-02-13 | 1991-04-09 | Silicon Systems, Inc. | Method and apparatus for converting A/D nonlinearities to random noise |
EP0472372A3 (en) * | 1990-08-18 | 1994-06-15 | Fujitsu Ltd | Digital-to-analog converter having variable circuit parameters |
JPH04135323A (ja) * | 1990-09-27 | 1992-05-08 | Nec Corp | ディジタルアナログ変換回路 |
US5283579A (en) * | 1992-03-06 | 1994-02-01 | Micro Power Systems, Inc. | Digital to analog converter having high multiplying bandwidth |
JP2864877B2 (ja) * | 1992-06-12 | 1999-03-08 | ヤマハ株式会社 | D/aコンバータ |
US5554986A (en) * | 1994-05-03 | 1996-09-10 | Unitrode Corporation | Digital to analog coverter having multiple resistor ladder stages |
US5867116A (en) * | 1996-07-17 | 1999-02-02 | Analog Devices, Inc. | Multi-stage interpolating analog-to-digital conversion |
US5969657A (en) * | 1997-07-22 | 1999-10-19 | Analog Devices, Inc. | Digital to analog converter |
US5977898A (en) * | 1997-12-22 | 1999-11-02 | Texas Instruments Incorporated | Decoding scheme for a dual resistor string DAC |
US5999115A (en) * | 1998-04-20 | 1999-12-07 | Motorola, Inc. | Segmented DAC using PMOS and NMOS switches for improved span |
US6816100B1 (en) | 1999-03-12 | 2004-11-09 | The Regents Of The University Of California | Analog-to-digital converters with common-mode rejection dynamic element matching, including as used in delta-sigma modulators |
US6288661B1 (en) | 1999-10-15 | 2001-09-11 | Cygnal Integrated Products, Inc. | A/D converter with voltage/charge scaling |
US6249239B1 (en) * | 1999-11-05 | 2001-06-19 | Texas Instruments Incorporated | Potentiometric DAC having improved ratiometric output voltage stability |
JP3281621B2 (ja) | 1999-12-21 | 2002-05-13 | 松下電器産業株式会社 | 高精度da変換回路 |
US6448916B1 (en) | 2000-05-31 | 2002-09-10 | Cygnal Integrated Products, Inc. | Dual sub-DAC resistor strings with analog interpolation |
US6433717B1 (en) | 2000-05-31 | 2002-08-13 | Cygnal Integrated Products, Inc. | D/A resistor strings with cross coupling switches |
US6448917B1 (en) | 2000-05-31 | 2002-09-10 | Cygnal Integrated Products, Inc. | DAC using current source driving main resistor string |
US6384763B1 (en) | 2000-05-31 | 2002-05-07 | Cygnal Integrated Products, Inc. | Segemented D/A converter with enhanced dynamic range |
US6400300B1 (en) | 2000-05-31 | 2002-06-04 | Cygnal Integrated Products, Inc. | D/A converter street effect compensation |
US6452778B1 (en) | 2000-06-19 | 2002-09-17 | Cygnal Integrated Products, Inc. | Parasitic insensitive capacitor in d/a converter |
US6456220B1 (en) | 2000-06-19 | 2002-09-24 | Cygnal Integrated Products, Inc. | Analog-to-digital converter for processing differential and single-ended inputs |
JP2002141803A (ja) * | 2000-10-31 | 2002-05-17 | Fujitsu Ltd | D/a変換装置 |
JP2003224477A (ja) * | 2002-01-28 | 2003-08-08 | Sharp Corp | D/aコンバータ回路およびそれを備えた携帯端末装置ならびにオーディオ装置 |
US7414561B1 (en) * | 2003-05-15 | 2008-08-19 | Linear Technology Corporation | Gradient insensitive split-core digital to analog converter |
ATE458312T1 (de) * | 2004-11-12 | 2010-03-15 | Mediatek Inc | System und verfahren für einen ausgeglichenen digital-analog-wandler mit zweifacher widerstandsfolge |
US7136002B2 (en) * | 2005-04-15 | 2006-11-14 | Analog Devices, Inc. | Digital to analog converter |
US20090096818A1 (en) * | 2007-10-16 | 2009-04-16 | Seiko Epson Corporation | Data driver, integrated circuit device, and electronic instrument |
US8711022B2 (en) | 2012-06-19 | 2014-04-29 | International Business Machines Corporation | Resistor-2 resistor (R-2R) digital-to-analog converter with resistor network reversal |
US9124296B2 (en) | 2012-06-27 | 2015-09-01 | Analog Devices Global | Multi-stage string DAC |
US8912940B2 (en) | 2012-11-14 | 2014-12-16 | Analog Devices Technology | String DAC charge boost system and method |
US8912939B2 (en) | 2012-12-14 | 2014-12-16 | Analog Devices Technology | String DAC leakage current cancellation |
US8978005B2 (en) | 2013-06-06 | 2015-03-10 | International Business Machines Corporation | Network reconfiguration in a data converter for improved electrical characteristics |
US9397688B2 (en) | 2014-09-10 | 2016-07-19 | Texas Instruments Incorporated | Hybrid digital-to-analog conversion system |
CN110752847A (zh) * | 2018-07-24 | 2020-02-04 | 圣邦微电子(北京)股份有限公司 | 数模转换器 |
US10574247B1 (en) | 2018-09-14 | 2020-02-25 | Analog Devices Global Unlimited Company | Digital-to-analog converter transfer function modification |
CN112305294B (zh) * | 2020-10-26 | 2023-11-24 | 上海南芯半导体科技股份有限公司 | 一种二段式电阻网络及基于二段式电阻网络的数模转换器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1472085A1 (de) * | 1964-01-28 | 1969-10-02 | Ceskoslovenska Akademie Ved | Spannungsteiler,vorzugsweise zur Kompensation nichtlinear verlaufender Spannungen |
FR2221875A1 (nl) * | 1972-12-18 | 1974-10-11 | Cit Alcatel | |
US3997892A (en) * | 1973-07-27 | 1976-12-14 | Trw Inc. | Digital to analog converter with improved companding |
WO1981000653A1 (en) * | 1979-08-29 | 1981-03-05 | T Lode | Cyclic digital-to-analog conversion system |
-
1981
- 1981-06-09 US US06/272,053 patent/US4338591A/en not_active Expired - Lifetime
-
1982
- 1982-03-29 CA CA000399685A patent/CA1177966A/en not_active Expired
- 1982-03-30 GB GB8209324A patent/GB2100081B/en not_active Expired
- 1982-06-02 NL NL8202230A patent/NL8202230A/nl not_active Application Discontinuation
- 1982-06-04 FR FR8209758A patent/FR2507412B1/fr not_active Expired
- 1982-06-05 DE DE19823221305 patent/DE3221305A1/de not_active Withdrawn
- 1982-06-09 JP JP57099099A patent/JPS5838029A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
DE3221305A1 (de) | 1983-01-05 |
US4338591A (en) | 1982-07-06 |
CA1177966A (en) | 1984-11-13 |
JPS5838029A (ja) | 1983-03-05 |
FR2507412A1 (fr) | 1982-12-10 |
GB2100081A (en) | 1982-12-15 |
FR2507412B1 (fr) | 1987-07-10 |
GB2100081B (en) | 1985-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
NL8202230A (nl) | Digitaal-analoogomzetter met een hoog oplossend vermogen. | |
US4491825A (en) | High resolution digital-to-analog converter | |
EP1239593B1 (en) | A/D converter | |
US5111205A (en) | Digital-to-analog and analog-to-digital converters | |
JP3281621B2 (ja) | 高精度da変換回路 | |
JP2945805B2 (ja) | A/d変換器 | |
US4338592A (en) | High accuracy digital-to-analog converter and transient elimination system thereof | |
US5387914A (en) | Correction range technique for multi-range A/D converter | |
JP5835005B2 (ja) | D/a変換器 | |
EP0418184B1 (en) | Push pull double digital-to-analog converter | |
EP0319097A2 (en) | Complementary voltage interpolation circuit with transmission delay compensation | |
US20070008203A1 (en) | Digital-to-analog converter with short integration time constant | |
US20040263373A1 (en) | Monotonic precise current DAC | |
JPH0426252B2 (nl) | ||
NL8602577A (nl) | Seriele digitaal-analoogomzetter. | |
JPH05235771A (ja) | 乗算ディジタル−アナログ変換回路 | |
US5373292A (en) | Integration type D-A/A-D Conversion apparatus capable of shortening conversion processing time | |
US6492924B2 (en) | Circuits, systems, and methods for signal processors that buffer a signal dependent current | |
US5877713A (en) | Digital programmable phase shifter and A/D converter using such a phase shifter | |
JP2837726B2 (ja) | ディジタル・アナログ変換器 | |
WO1996031948A2 (en) | Differential amplifier with signal-dependent offset, and multi-step dual-residue analog-to-digital converter including such a differential amplifier | |
JP5711013B2 (ja) | 抵抗ストリング型d/aコンバータ | |
JP2003060504A (ja) | A/d変換装置およびa/dコンバータ用誤差補正装置 | |
US4647904A (en) | Folding-type analog-to-digital converter | |
JP3774882B2 (ja) | D/aコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A85 | Still pending on 85-01-01 | ||
BV | The patent application has lapsed |