CH625373A5 - - Google Patents

Description

La présente invention concerne un circuit électronique à capacités commutées permettant de traiter un signal analogique et pouvant constituer un filtre de fréquences.

Des circuits à capacités commutées ont été réalisés essentiellement dans le but de pouvoir incorporer dans des circuits intégrés des circuits électroniques nécessitant l'utilisation de résistances. Les résistances intégrées ont en effet des caractéristiques de température et de précision peu satisfaisantes et utilisent une trop grande place au sein de la plaquette de silicium. Comme le montre la fig. 1, les résistances sont remplacées par des capacités que l'on cummute à une fréquence donnée. Cette capacité C appliquée sur v] est chargée et après commutation sur v2, elle est déchargée de q = C (vj-v2).

Si la commutation a lieu toutes les Te secondes, donc à une fréquence de commutation ou d'échantillonnage fe = 1/Te, on aura un courant vers V2 de valeur moyenne i = Q/T2 = C(V,-V2)/Te. La résistance équivalente à cette capacité commutée serait: R = Te/C. Une condition de bon fonctionnement est que la fréquence d'échantillonnage fe soit beaucoup plus grande que la fréquence f du signal d'entrée échantillonnée Vj. On impose en général f < fe/2, conformément aux règles des systèmes échantillonnés. Des interrupteurs analogiques commandés par des signaux digitaux issus d'une horloge et représentés par le commutateur K assurent en général cette commutation.

Un circuit à capacités commutées est présenté à la fig. 2. Il est composé d'un intégrateur formé d'un amplificateur opérationnel I et d'une capacité C, d'une capacité commutée aC et de deux commutateurs K. Les commutations successives de la capacité commutée «C, appliquées dans une première phase à V] et V2 et dans une deuxième phase à la masse et à l'entrée négative de l'intégrateur, correspondent à la fréquence d'échantillonnage fe du signal d'entrée V[ à fréquence f. Suivant la valeur de a, le dit circuit à capacités commutées devrait se comporter comme un circuit retard (« = 1 ), comme un circuit coupe-bande (0 < a < 1 ) ou comme un circuit passe-bande (1 <u< 2) utilisant dans ces deux derniers cas la résonance du circuit à f = (fc/2) ( 1 + 2 k) avec k entier. Ainsi, dans ces deux cas, un tel circuit constitue autour de la fréquence de résonance un filtre coupe-bande classique ou un filtre passe-bande classique et de plus, peut être parfaitement intégrable notamment en technologie C-MOS. Il est dès lors facile de construire des filtres 5 sélectifs intégrables dont on sélectionne la fréquence d'échantillonnage pour déterminer la fréquence de résonance f = fe/2 à laquelle on désire travailler.

Un tel circuit sélectif, notamment lorsqu'il traivaille en filtre passe-bande, présente certains désavantages.

io D'une part, sachant que la première résonance a lieu pour f = fe/2 et que c'est la limite théorique pour laquelle le signal d'entrée est échantillonné deux fois par période, il résulte, comme le montre la fig. 3, une incertitude selon la phase relative du signal d'entrée Vj par rapport aux instants d'échantillonnage. 15 Ainsi il peut arriver que le signal d'entrée soit nul au moment de l'échantillonnage, affectant le signal de sortie du circuit.

D'autre part, les fréquences f du signal d'entrée V[ supérieures à fe/2 appparaissent à la sortie transposées au-dessous de fe/2, ce qui est le cas de tous les circuits échantillonnés, raison 20 pour laquelle on impose que le spectre du signal d'entrée soit limité aux fréquences inférieures à fe/2.

La présente invention vise à éliminer ces inconvénients et à réaliser ainsi un circuit électronique à capacités commutées dont la fréquence d'entrée peut varier au-delà de la fréquence de 25 résonance fe/2 et constituer ainsi un circuit-retard, un circuit coupe-bande ou un circuit passe-bande parfaitement intégrable.

Notons qu'il existe une solution mais dont le principe est fondamentalement différent. Il s'agit des circuits dits à n voies mais qui ont l'inconvénient de traivailler à une fréquence d'é-30 chantillonnage égale à celle du signal à recevoir, étant ainsi soumis à l'injection parasite de la fréquence d'horloge.

L'invention a pour objet un circuit électronique qui est conforme à la revendication 1.

Les figures suivantes illustrent, à titre d'exemples, l'inven-35 tion et ses formes d'exécution.

La fig. 1 représente une capacité commutée selon l'état de la technique,

la fig. 2 représente un circuit sélectif à capacités commutées appartenant à l'état de la technique,

40 la fig. 3 montre les limites de l'échantillonnage du signal d'entrée à une fréquence fe = 2 f du circuit de la fig. 2,

la fig. 4 représente le circuit électronique à capacités commutées selon l'invention,

la fig. 5 représente les signaux d'échantillonnage e! (t) et e2 45 (t) ainsi que le signal V[ (t) d'entrée échantillonné selon e( (t) et e2 (t).

la fig. 6 montre les signaux de commande des interrupteurs réalisant la commutation ainsi que les positions du commutateur de sortie en fonction de ces signaux,

50 la fig. 7 représente un moyen permettant de générer une séquence de fréquences d'échantillonnage,

la figure 8 représente un moyen permettant d'ajuster la valeur des capacités aC ou C.

La fig. 4 présente un circuit électronique à capacités com-55 mutées selon l'invention. L'exemple se limite à présenter deux circuits sélectifs de la fig. 2, la mise en cascade de plusieurs tels circuits sélectifs étant sans autre possible. Ces deux circuits sélectifs sont mis en parallèle et les commutateurs des capacités commutées (aC)j et (aC)2 sont représentés par deux couples 60 d'interrupteurs A1; Bi et respectivement deux couples d'interrupteurs A2, b2.

Notre but est d'échantillonner le signal d'entrée Vj (t) à la fréquence fe d'une part par le premier circuit sélectif 1 et d'autre part par le deuxième circuit sélectif 2 mais de telle manière que 65 les échantillons relevés par le circuit sélectif 2 soient déphasés par rapport aux échantillons relevés par le circuit sélectif 1.

Dans notre exemple, on choisit un déphasage d'une demi-pé-riode et une fréquence du signal d'entrée V| (t) de moitié de la

3

625 373

fréquence d'échantillonnage fe. Tout se passe alors comme si le signal d'entrée V! (t) était échantillonné quatre fois par période. Les fig. 5a et 5b illustrent ce que nous venons de dire et montrent l'échantillonnage ei (t) et e2 (t) déphasé d'une demi-pé-riode. Les fig. 5c et 5e présentent le signal d'entrée V, (t) échantillonné lorsque l'une des séries d'échantillons est nulle, l'autre série d'échantillons n'étant alors pas nulle de par la conception du circuit. En dehors de ces limites, le circuit est échantillonné quatre fois par période, comme le montre la fig. 5d.

Pour permettre cet échantillonnage particulier, il faut assurer la commutation appropriée des capacités commutées (aC)! respectivement (aC)2. Pour ce faire, désignons par 0A1,0B1, 0A2, et 0B2 les signaux commandant les interrupteurs Ab Bb A2 et B2, ces interrupteurs pouvant être constitués de transistors MOS et référons-nous à la fig. 6. Dans le circuit sélectif 1, le signal 0A1 commande les deux interrupteurs Aj à une fréquence d'échantillonnage fe et à chaque fermeture de durée AT des dits interrupteurs A1( le dit circuit sélectif 1 prélève un échantillon du signal d'entrée V! (t). Le signal 0B1 ferme les interrupteurs B[ à la même cadence fe, mais après l'ouverture des interrupteurs Ab mettant (aC)! d'une part à la masse et d'autre part à l'entrée négative de l'amplificateur opérationnel 1.0A1 et 0B1 assurent ainsi par le biais des interrupteurs A! et B! la commutation de (aC)! et l'échantillonnage de V^t) à la fréquence fe, comme déjà décrit dans l'introduction.

Le circuit sélectif 2 doit prélever des échantillons de V[ (t) déphasés d'une demi-période par rapport aux échantillons prélevés par le circuit sélectif 1. Ainsi le signal 0A2 ferme les interrupteurs A2 du circuit sélectif 2 lorsque les interrupteurs Aj du circuit sélectif 1 sont ouverts, ceci à même cadence fe. De même, lorsque les interrupteurs A2 sont ouverts, 0B2 ferme les interrupteurs B2 afin d'obtenir la commutation de la capacité (aC)2. On constate que pour 0 A2 on peut utiliser le signal 0B1 et pour 0B2 le signal 0AI, ce qui simplifie l'agencement des signaux de commande des interrupteurs Ab Bb A2 et B2.

Les signaux 0A1,0B1,0A2,0B2 sont agencés de telle manière que les interrupteurs A[, B! respectivement A2, B2 ne sont jamais fermés en même temps et au contraire sont ouverts ensemble pendent At. Cette durée At peut tendre ver zéro, augmentant les durées de fermeture AT, mais ne doit pas être nulle, évitant par là tout risque de court-circuit.

Nous avons vu que la sortie V2 (t) peut être la somme des sorties de chacun des circuits sélectifs 1 et 2. Une autre méthode, plus simple, pour former V2(t) consiste à prélever alternativement au moyen d'un commutateur S la sortie du circuit sélectif 1 puis la sortie du circuit sélectif 2 comme le montre la fig. 4. En effet, le commutateur S sera en position Sj puis S2 reliant la sortie alternativement à l'un des deux circuits sélectifs 1 et 2, de préférence à celui qui n'a pas de transition: la fig. 6 représente la position du commutateur S par rapport notamment aux signaux 0A1 et 0B1,0A2 et 0B2. Une telle commutation peut également être réalisée par un couple d'interrupteur tel que transistors MOS, commandé par des signaux appropriés dérivés de 0A1 et 0B1 par exemple.

5 Comme déjà mentionné, l'intérêt primordial réside dans le fait que la fréquence de résonance est la moitié de celle d'échantillonnage. Cette dernière issue d'un oscillateur pilote à quartz permet d'obtenir une grande stabilité de la fréquence de résonance. Cette stabilité permet de réaliser des filtres à très faible io largeur de bande pouvant détecter un signal dont la fréquence peut également être pilotée par quartz. La fréquence d'échantillonnage étant le double de celle du signal d'entrée, on élimine tout risque d'injection parasite à la fréquence du signal d'entrée. De plus, la mise en cascade de plusieurs circuits sélectifs ne pose 15 pas de problèmes de désaccord d'un circuit par rapport à l'autre.

Le circuit à capacités commutées selon l'invention possède ainsi une fréquence de résonance fe/2 directement liée à la fréquence d'échantillonnage fe, indépendante de la précision des éléments du circuit. Ainsi, en agissant sur la fréquence d'échan-20 tillonnage fe, on fait varier la résonance du circuit électronique de l'invention et on peut réaliser un filtre à fréquence d'accord adaptable.

La fig. 7 représente un tel moyen permettant de générer une séquence de fréquence d'échantillonnage des signaux 0A1 et 25 0B1. Un générateur G0 génère une fréquence pilote f„ qui attaque un générateur de fréquence Gn qui émet différentes fréquences fi à fn liées directement à f0 par un rapport fixe. Un circuit de commande F sélectionne alors selon une séquence déterminée une des fréquences f ! à fn et détermine ainsi la fré-30 quence d'échantillonnage fe selon la dite séquence. Cette fréquence fe déterminera au travers d'un dispositif D les signaux de commande 0A1 et 0B1. La fréquence pilote f„ peut être issue d'un oscillateur à quartz et les éléments peuvent être réalisés à l'aide de circuits logiques parfaitement intégrables, notamment 35 en technologie MOS.

D'autre part, c'est en agissant sur les capacités (aC)l5 (aC)2 ou C, donc indirectement sur a que l'on modifie les propriétés du circuit tel que sa largeur de bande et son amplif i-40 cation. La fig. 8 présente un moyen simple de faire varier les dites capacités. La capacité CQ représente la capacité de base (aC)i, (aC)2 ou C qui peut varier par la mise en parallèle des capacités Ci à Cn, ceci au moyen d'interrupteurs S! à Sn. Ces interrupteurs peuvent être réalisés par des transistors MOS 45 commandés par circuits logiques, l'ensemble d'un tel système étant également intégrable.

Enfin, tel qu'il ressort déjà de la description, le circuit électronique à capacités commutées présente l'avantage de pouvoir être entièrement intégré en technologie MOS, laquelle est parti-50 culièrement adaptée à ce genre de circuit.

C

3 feuilles dessins

Claims (4)

625 373

1. Circuit électronique à capacités commutées comprenant:

— un circuit sélectif à capacité commutée composé d'une capacité commutée, de commutateurs aux bornes de la dite capacité commutée et d'un intégrateur formé d'un amplificateur opérationnel et d'une capacité,

- un circuit délivrant des signaux commandant les dits commutateurs assurant les commutations successives de la dite capacité commutée à une certaine fréquence d'échantillonnage, caractérisé d'une part en ce qu'il comprend au moins deux tels circuits sélectifs disposés en parallèle, le signal d'entrée du circuit électronique étant relié aux entrées des circuits sélectifs et les sorties des dits circuits sélectifs étant reliées à un élément formant le signal de sortie du circuit électronique, et d'autre part, en ce que le circuit délivrant les signaux commandant les commutateurs comporte des moyens pour agencer les dits signaux de telle manière que chacune des commutations successives correspondant à une capacité commutée soit décalée dans le temps par rapport à chacune des commutations successives d'une autre capacité commutée.

2. Circuit selon la revendication 1, caractérisé en ce qu'il comporte des moyens pour faire varier la fréquence d'échantillonnage correspondant aux dites commutations successives.

2

REVENDICATIONS

3. Circuit selon la revendication 1, caractérisé en ce qu'il comporte des moyens pour faire varier la capacité de l'intégrateur et la capacité commutée.

4. Circuit selon la revendication 1, caractérisé en ce que l'ensemble de ses composants est réalisé en circuit intégré.