DE3221305A1

DE3221305A1 - Digital/analog-wandler

Info

Publication number: DE3221305A1
Application number: DE19823221305
Authority: DE
Inventors: Michael G. Limerick Tuthill
Original assignee: Analog Devices Inc
Current assignee: Analog Devices Inc
Priority date: 1981-06-09
Filing date: 1982-06-05
Publication date: 1983-01-05
Also published as: US4338591A; CA1177966A; JPS5838029A; FR2507412A1; NL8202230A; GB2100081A; FR2507412B1; GB2100081B

Description

Die vorliegende Erfindung bezieht sich auf einen Digital/. Analog-Wandler nach dem Gattungsbegriff des Anspruches Sie bezieht sich insbesondere auf Wandler mit hoher Auflösung, z.Bsp. für die Umwandlung von digitalen Eingangssignalen mit 16 Bit in entsprechende Analogsignale.

In den letzten J_ahren bestand ein wachsendes Erfordernis nach Digital/Analog-Wandlern mit hoher Auflösung. Die Auflösung bekannter monolithischer Wandler, die ein R/2R-Leiternetzwerk verwenden, schien eine praktische Grenze bei ungefähr 12 Bit augenscheinlich erreicht zu haben. So wurde es erforderlich, nach anderen Lösungen des Problems zu suchen.

Es ist erkannt worden, daß in einigen Anwendungsfällen die absolute Genauigkeit der Digital/Analog-Wandler weniger wichtig als eine gute differentielle Linearität und ein garantiertes monotones Verhalten ist. Eine überlegene Leistung in dieser Hinsicht kann durch unterteilte Digital/ Analog-Wandler erzielt werden, daS. die Ketten von in Reihe geschaltete Widerstände mit Schaltern umfassen, um eine Verbindung mit ausgewählten Knotenpunkten der Kette herzustellen.

In Segmente unterteilte Wandler können in Kaskade angeordnet werden, so daß eine erste, eine Widerstandskette verwendende Wandlerstufe eine Gruppe von hochrangigen Bits decodiert und eine zweite Wandlerstufe die verbleibenden niedrigrangigen Bits decodiert. Ein nichtlinearer Wandler dieses allgemeinen Typs ist in dem Artikel von Gryzbowski et al "Nonlinear Functions from D/A Converters" in der Zeitschrift "Electronic Engineering"1971 auf den Seiten 48 - 51 be-

schrieben. Der in diesem Artikel beschriebene Wandler wird mit Relais-Schaltern betrieben und ist an die moderne Halbleitertechnologie nicht ohne weiteres anpaßbar. Durch die US-PS 3 997 892 ist ein in Kaskadenstufen aufgebauter nichtlinearer Wandler bekannt, dessen Aufbau mit Halbleiterschaltern vorgesehen ist. Bei diesem Aufbau umfassen sowohl die erste als auch die zweite Stufe Segmente mit Widerstandsketten. Der Wandlerentwurf umfaßt Pufferverstärker, um zu verhindern, daß die Widerstandskette der zweiten Wandlerstufe von der Widerstandskette der ersten Wandlerstufe aufgeladen wird.

Obgleich die zuvor erwähnten bekannten Wandler bestimmte attraktive Gesichtspunkte beinhalten, bringen sie nicht die hohe Auflösung, die in vielen Anwendungsfällen nun gefordert ist.

Es ist daher die Aufgabe der vorliegenden Erfindung, einen Digital/Analog-Wandler der eingangs genannten Art in der Weise zu verbessern, daß er eine hohe Auflösung aufweist. Die Lösung dieser Aufgabe gelingt gemäß der im Anspruch 1 gekennzeichneten Erfindung. Weitere vorteilhafte Ausgestaltungen der Erfindung sind den Unteransprüchen entnehmbar.

Xn einem nachstehend in Einzelheiten zu beschreibenden bevorzugten Ausführungsbeispiel der Erfindung ist ein zweistufiger Kaskadenwandler vorgesehen, wobei die erste Stufe ein Wandlersegment mit einer in Reihe geschalteten Widerstandskette aufweist. Schalteinrichtungen können betätigt werden durch die hochrangigen Bits des digitalen Eingangssignales, um die Kette der Widerstände hoch- oder runter zu schalten, um eine Verbindung mit der Spannung über

irgendeinem ausgewählten Widerstand der Kette herzustellen. Wie bei der zuvor erwähnten US-PS 3 997 892 wird die Spannung über dem ausgewählten Widerstand der Kette ihrerseits über ein Paar von Pufferverstärkera den Eingangsanschlüssen der zweiten Wandlerstufe zugeführt. Diese zuletzt erwähnte Wandlerstufe führt eine Interpolation innerhalb der ausgewählten Spannung der ersten Stufe aus, wobei dies in Übereinstimmung mit einer Gruppe von niedrigrangigen Bits des digitalen Eingangssignales geschieht.

Gemäß einem wichtigen Gesichtspunkt der Erfindung werden die Rollen der Pufferverstärker bei jedem Hochschalten (oder Runterschalten) der Widerstandskette der ersten Stufe vertauscht. Hierduroh werden irgendwelche differentiellen Mcht-Linearitätsfehler aufgrund der Offset-iehlanpassung zwischen den Pufferverstärkern eliminiert oder auf ein Minimum reduziert, wodurch es möglich wird, eine außergewöhnlich hohe Auflösung unter Verwendung konventioneller Komponenten und Verfahren zu erzielen.

Wenn das digitale Eingangssignal erfordert, daß die Pufferverstärker von einem Widerstand der Kette zu dem nächsten Widerstand in der Kette verschoben werden müssen, so arbeitet das Schaltersystem in einfacher Weise derart, daß nur eine Verbindung zu jedem Zeitpunkt verschoben wird, wie dies bei einem DurchprüfVorgang geschieht. D.h. die Verbindung von einem Pufferverstärker zu einem Knotenpunkt der Kette wird zu dem Knotenpunkt verschoben, der hinter demjenigen liegt, an welchen der andere Pufferverstärker angeschlossen ist, während die Verbindung des anderen Pufferverstärkers mit der Widerstandskette unverändert bleibt. Somit werden die Verbindungen zwischen den Verstärkern und der Widerstandskette effektiv bei jedem Hoch- oder Runterschalt-

-■ 9 -

schritt der Kette vertauscht» so daß irgendwelche normwidrigen Einflüsse der Offset-Fehlanpassung zwischen den Verstärkern auf ein Minimum reduziert werden«

Bei dieser Schaltfolge wird erkennbar, daß die Spannung zwischen den Eingängen der Pufferverstärker bei jedem Hochschaltschritt (oder Runterschaltschritt) der Widerstandskette ihre Polarität vertauscht. Die richtige Polarität für die zweite Wandlerstufe wird durch einen Umkehrschalter im Ausgangsschaltkreis der Pufferverstärker wieder hergestellt, d.h. in einem Teil des Schaltkreises, der dem Teil nachgeschaltet ist, der an der Vertauschung der Rollen der Pufferverstärker beteiligt ist, .

Der Umkehrsehalter wird durch das digitale Eingangssignal betätigt, um die Verbindungen zwischen den Verstärkerausgängen und den Eingängen der zweiten Wandlerstufe bei jedem Hochschalten (oder Runterschalten) der Widerstandskette der ersten Stufe umzutauschen. Dies führt zu einer gleichmäßigen Polarität bezüglich der Eingangsspannung der zweiten Wandlerstufe für alle digitalen Eingangssignale.

Wie zuvor erwähnt, liegt ein spezieller Vorteil der beschriebenen Anordnung in der ausgezeichneten differentiellen Linearität, ohne daß es ungebührlich enger Spezifikationen bezüglich der Anpassung des Offsets der Pufferverstärker bedarf. Ein monotoner Betrieb kann mit einer festgelegten differentiellen Nichtlinearität von weniger als i 1 LSB erzielt werden und ein Wandler mit dem vorliegenden Entwurf kann leicht eine höhe Auflösung erzielen, während nur Komponenten und Verfahrenstechniken gemäß dem Stand der Technik verwendet werden.

- 10 -

- ίο -

Anhand eines in den Figuren der beiliegenden Zeichnung dargestellten Ausführungsbeispieles sei im folgenden die Erfindung näher erläutert. Es zeigen:

Figur 1 ein schematisches S_chaltungsdiagramm zur Veranschaulichung des erfindungsgemäßen Prinzips;

Figur 2 ein Diagramm zur Erläuterung der Schaltfolgen beim Hoohschalten (oder Runterschalten) der Widerstandskette der ersten Stufe;

Figur 3 ein schematisches Diagramm zur Veranschaulichung von Einzelheiten bei einem bevorzugten Ausführungsbeispiel der Erfindung;

Figur 4 eine Wahrheitstabelle für den S_chalterdecodierer gemäß Figur 3; und

Figur 5 eine schematische Darstellung des R/2R-Leiternetzwerkes der zweiten Wandlerstufe·

Gemäß Figur 1 ist eine etwas vereinfachte Version eines Digital/Analog-Wandlers vom Kaskadentyp dargestellt, der eine erste Wandlerstufe 10 und eine zweite Wandlerstufe aufweist. Die erste Stufe umfaßt grundsätzlich eine Kette von Widerständen 14, die z. Bsp. gleiche Ohm'sche Widerstände für eine lineare Umwandlung aufweisen und durch eine Referenzspannung V+ gespeist werden. Ein digital gesteuertes Schaltersystem 16 stellt eine selektive Verbindung mit irgendeinem benachbarten Paar von aufeinanderfolgenden Knotenpunkten 18 zwischen den Widerständen her.

Bei der dargestellten Einstellung der Schalter 16 werden Verbindungen mit den Knotenpunkten 18c, 18d über die fest ausgezogenen Schaltleitungen 20, 22 hergestellt. Diese Leitungen verbinden die Schalter-Ausgangsanschlüsse 24, 26, die an entsprechende Referenzleitungen 28, 30 angeschlossen

- 11 -

sind· Diese Referenzleitungen sind ihrerseits direkt mit den Eingangsschaltkreisen entsprechend der Pufferverstärker A1 und A2 verbunden, die die zweite Wandlerstufe 12 über einen noch zu erläuternden Umkehrschalter ansteuern·. ·.

Die Schalter 16 werden durch Steuersignale betätigt, die durch einen Pfeil 32 veranschaulicht sind und durch eine Schalter-Decodie.rlogik 34 aus einer Gruppe von hochrangigen Bits des digitalen Eingangssignales gebildet werden, das einer digitalen Verriegelung 36 zugeführt wird· Wenn sich die hochrangigen Bits ändern, so schalten die Schalter 16 die Verbindungen mit den Knotenpunkten 18 in der Kette von Widerständen nach oben (oder nach unten), um die Spannung über irgendeinem ausgewählten Widerstand der Kette an die zwei Referenzleitungen 28, 30 anzulegen. Dieses Hochschalten (oder Runterschalten) der Widerstandskette wird in einer solchen Weise bewirkt, daß nur eine Verbindung bei jedem. Schritt geändert wird·

Wenn beispielsweise die Schalter um eine Stellung aus der in ausgezogenen Linien dargestellten Einstellung hochgeschaltet werden, so wird nur die untere Verbindung versdi oben. Somit wird die Verbindung durch die Linie 22 durch die gestrichelt dargestellte Linie 40 vom Ausgangsanschluß 26 zu dem Knotenpunkt 18b ersetzt· D.h. die ursprünglich hergestellte Verbindung von dem Anschluß 26 zu dem Knotenpunkt 18d wird zu dem Knotenpunkt verschoben, der als nächster hinter dem Knotenpunkt 18c liegt, mit dem der andere Anschluß 24 verbunden ist. Die Verbindung mit diesem anderen Anschluß, d«h· die. ausgezogene Linie 20,bleibt unverändert bei diesem Hochschalten der Widerstandskette. Wenn die Schalter 16 noch einen weiteren Schritt nach oben schalten, so wird die ursprüngliche ausgezogene Verbindung 22 durch die gestrichelte Verbindung 42 ersetzt.

- 12 -

Figur 2 ist vorgesehen worden, um eine anschauliche Darstellung der Schaltfolgen zu geben, die an jedem Hochschalten toder Runterschalten) der Widerstandskette "beteiligt sind. Es ist erkennbar, daß aus einer Startposition an der Unterseite der Kette die Schaltfolge zuerst auf der linken Seite (1) und sodann auf der rechten Seite (2) usw. die Kette hoch eine Verbindung herstellt. Dieses Verfahren kann analog zu der Art und Weise angesehen werden, in der eine Person Treppen hochsteigt, wobei bei jedem Schritt das hintere Bein ein Schritt hinter dem vorderen Bein bleibt. Das Verfahren kann somit als ein Hochspazieren der Widerstandskette oder als eine Folge angesehen werden, die einem Durcbgreifvorgang entspricht.

Verfolgt man ein solches Verfahren in der beschriebenen Wandleranordnung, so wird erkennbar, daß die Rollen der Pufferverstärker A1, A2. bei jedem Schritt vertauscht werden, wenn die Schalter die Widerstandskette hochspazieren. Es kann mathematisch gezeigt werden, daß diese Vertauschung der Verstärkerrollen durch Schalten von einem Knoten zu einem anderen, zwei Knotenpunkte entfernten Knoten, die differentiellen Hioht-Linearitätsfehler eliminiert oder auf ein Minimum reduziert, die andernfalls aufgrund der Offset-Pehlanpassung zwischen den Verstärkern auftreten wurden.

Es ist ferner erkennbar, daß das zuvor beschriebene Schalter-Schrittverfahren eine umkehrung der Polarität der Spannung zwischen den Referenzleitungen 28, 30 bei jedem Hochschalten toder Runterschalten) der Widerstandskette hervorruft. Die Auswirkungen dieser Umkehrung werden durch die Umkehr-Schalteranordnung 50 eliminiert, die in den Ausgangsschaltkreisen der Pufferverstärker A1, A2 angeordnet ist. Die Schalter-

- 13 -

Auegangsleitungen 52, 54 sind mit den Eingangsanschlüssen 56, 58 der zweiten Wandlerstufe 12 verbunden. Wie durch den Pfeil 60 angezeigt,, werden diese Schalter aufgrund von Änderungen in den hochrangigen Bits des digitalen Eingangs-, signales angesteuert, so daß die Polarität der an die Eingangsanschlüsse 56, 58 der zweiten Wandlerstufe abgegebenen Spannung immer die gleiche bleibt. Es sei ferner vermerkt, daß die gesamte Umschaltung innerhalb der Rückführungsschleife eines jeden Verstärkers stattfindet, so daß sich ein vernachlässigbarer Einfluß aufgrund des eingeschalteten Widerstandes der Schalter ergibt.

Gemäß einem weiteren Gesichtspunkt der vorliegenden Erfindung umfaßt die zweite Wandlerstufe 12 einen bekannten Wandler mit einem R/2R-Leiternetzwerk, wobei die Betätigungsschalter vom CMOS-Typ sind und im Spannungsmodus betrieben werden. Ein Schaltungsdiagramm der gesamten Digital/Analog-Wandleranordnung ist in Figur 3 dargestellt, wobei die Wahrheitstabelle für die Schaltereinstellungen in Figur 4 angegeben ist. Diese Einrichtung ist so ausgelegt, daß sie eine Gesamtauf lösung von 16 Bit besitzt. Die vier hochrangigen Bits steuern die erste Stufe des Wandlersegmentes 10 und die verbleibenden 12 Bits steuern das R/2R-Leiternetzwerk der zweiten Stufe 12, was durch den Pfeil 62 angezeigt ist.

Figur 5 zeigt die Spannungs-Schaltanordnung für das R/2R-Leiternetzwerk, wobei nur eine begrenzte Anzahl der zwölf. Bit-Schalter dargestellt ist, die tatsächlich in dem CMOS-Digital/Analog-Wandler enthalten sind. Die Eingangsanschlüsse 56, 58 erhalten die Spannung von den Pufferverstärkern A1, A2 zugeführt, und sie liefern entsprechende Potentiale an ein Paar von Speiseleitungen 64» 66. Der Wandler umfaßt

- 14 -

- H

mehrere Schalter 68, um die Nebenzweige des R/2R-Leiternetzwerkes mit der einen oder anderen der Versorgungsleitung entsprechend dem Zwölf-Bit-Digitalsignal zu verbinden.

Die Ausgangsspannung V entspricht D . ^i_n* wobei

B ₊

T" 2

B. = O oder 1

Ein solcher zweistufiger Digital/Analog-Wandler gewährleistet mit Vorteil eine konstante Ausgangsimpedanz, wobei das R/2R-Leiternetzwerk wirksam als ein Spannungsteiler dient. Der beschriebene Schaltkreis ist in vielerlei Hinsicht dem in dem eingangs erwähnten Artikel von GryzbowsM. erwähnten Wandler überlegen. Beispielsweise vermeidet das R/2R-Leiternetzwerk das Erfordernis nach einem zweiten 2ⁿ Widerstands-Digital/Analog-Wandler, wodurch ein beträchtlicher Betrag an Logik und bei einer Entwicklung als integrierter Schaltkreis an Chipfläche gespart wird. Jegliches Erfordernis nach einem Leiter-Abschlußschalter entfällt. Die neue Anordnung eliminiert ferner jegliches Erfordernis, die Vorspannung mit dem p- Ladungsraum zu verbinden, der die M-Kanal Digital/Analog-Wandlerschalter enthält.

Leerseite

Claims

Oörtr, Dr. Fucte, Dr. Harter·

Pitentanw&lte

Postfach 700345

SchneckenhofstraBe 27

D-6000 Frankfurt am Main 70 4. Juni 1982

Telefon (0811) 617079 Gzhz/G A 101

Analog Devices, Inc., Route 1, Industrial Park, Norwood
Massachusetts 02062/U.S.A.

Digital/Analog-Wandler

Patentansprüche

Digital/Analog-Wandler mit einer ersten Stufe zur Decodierung einer Gruppe hochrangiger Bits und einer zweiten Stufe zur Decodierung der verbleibenden niedrigrangigen Bits, wobei die erste Stufe eine Kette von in Reihe geschalteten, durch, eine Spannungsquelle gespeisten Widerständen und erste Schalteinrichtungen aufweist, die in
Abhängigkeit von den hochrangigen Bits die Widerstandskette hoch— oder herunterschalten, um erste und zweite
Verbindungen mit einem laar benachbarter Knotenpunkte
der Widerstandskette herzustellen und die Spannung über den Widerständen der Kette ersten und zweiten Referenzleitungen zuzuführen, gekennzeichnet durch
erste und zweite Pufferverstärker, die mit ihren Eingängen an die Referenzleitungen und damit an die ausgewählten
Knotenpunktspannungen angeschlossen sind, um eine Spannung am Eingang der zweiten Wandlerstufe zu bilden;
wobei die ersten Schalteinrichtungen bei jedem Hochschalten (Runterschalten) der Widerstandskette so betätigbar sind, daß die Rollen der Pufferverstärker bei jedem Hochschalten (oder Runterschalten) der Widerstandskette ver-

tauscht werden, indem die Verbindung zu nur einem der Knotenpunkte geschaltet wird und der entsprechende Pufferverstärker mit dem nächsten Knotenpunkt hinter dem Knotenpunkt verbunden wird, an den der andere Pufferverstärker angeschlossen ist, während dieser andere Pufferverstärker unverändert an die Widerstandskette angeschlossen bleibt, so daß die Pufferverstärker abwechselnd mit den aufeinanderfolgenden Knotenpunkten der Widerstandskette verbunden werden, wenn die ersten Schalteinrichtungen die Verbindungen der Kette hochschalten (oder runterschalten);

eine Umkehrschalteinrichtung, die die Ausgänge der Pufferverstärker mit entsprechenden Eingangseinschlussen der zweiten Wandlerstufe verbindet;

wobei die Umkehrschalteinrichtung aufgrund des digitalen Eingangssignales die Verbindung zwischen den Verstärkerausgängen und der zweiten Wandlerstufe bei jedem Schritt, der durch die ersten Schalteinrichtungen bewirkten Hochschaltung (oder Runterschaltung) der Widerstandskette umkehrt, wodurch eine gleichförmige Polarität zwischen den Eingangsanschlüssen der zweiten Wandlerstufe für alle Einstellungen der ersten Schalteinrichtungen beibehalten wird;

und wobei die durch die abwechselnde Verbindung der Pufferverstärker mit aufeinanderfolgenden Knotenpunkten erzeugten vertauschten Rollen dieser Pufferverstärker dazu dienen, die differentiellen Nicht-Linearitätsfehler auf ein Minimum zu reduzieren, die andernfalls aufgrund der Offset-Fehlanpassung zwischen den Pufferverstärkern auftreten würden.
2. Wandler nach Anspruch 1, dadurch gekennzeichnet, daß jeder der Pufferverstärker erste und zweite Eingangsansehiüsse und einen Rückführungsschaltkreis für die Verbindung eines Rückführungssignales mit einem der Verstärker-Eingangsanschlüsse aufweist.
3. Wandler nach Anspruch 2, dadurch gekennzeichnet, daß die TJmkehrschalteinrichtung ein erstes Paar von Schaltern aufweist, die die Ausgangsanschlüsse dieser Verstärker abwechselnd mit den Eingangsanschlüssen der zweiten Wandlerstufe verbinden; und

daß sie ein zweites Paar von Schaltern in den genannten Rückf uhrungsschaltkreisen.entsprechend aufweisen, die mit dem ersten Paar von Schaltern synchronisiert sind, um ein Rückführungssignal von dem Eingangs ans c hl uß der zweiten Wandlerstufe zu liefern, an den der entsprechende Verstärkerausgang angeschlossen ist.
4· Wandler nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Wandlerstufe ein im Spannungsmodus betriebenes R/2R-Leiternetzwerk aufweist.
5. Wandler nach Anspruch 4, dadurch gekennzeichnet, daß das Leiternetzwerk ein Paar Speiseleitungen aufweist, die mit den Eingangsanschlüssen entsprechend verbunden sind; und

daß mehrere Schalter die Bebenzweige des Leiternetzwerkes abwechselnd mit der einen oder anderen Speiseleitung entsprechend den niedrigrangigen Bits des digitalen Eingangssignales verbinden.
6. Wandler nach Anspruch 5, dadurch gekennzeichnet, daß die zweite Wandlerstufe als OMOS-Wandler unter Verwendung von OMOS-Spannungssohaltern aufgebaut ist.
7. Digital/Analog-Wandler mit einer ersten Stufe zur Decodierung einer Gruppe hochrangiger Bits, und einer zweiten Stufe zur Decodierung der verbleibenden niedrigrangigen Bits, wobei die erste Stufe eine Kette von in Reihe geschalteten, durch eine Spannungsquelle gespeisten Widerständen und erste Schalteinrichtungen aufweist, die in Abhängigkeit von den hochrangigen Bits die Widerstandskette hoch- oder runterschalten, um erste und zweite Verbindungen mit einem paar benachbarter Knotenpunkte der . Widerstandskette herzustellen und die Spannung über den Widerständen der Kette ersten und zweiten Referenzleitungen zuzuführen, gekennzeichnet durch

erste und zweite Pufferverstärker, die mit ihren Eingängen an die Referenzleitungen und damit an die ausgewählten Knotenpunktspannungen angeschlossen sind, um eine Spannung am Eingang der zweiten Wandlerstufe zu bilden;. wobei die ersten Schalteinrichtungen bei jedem Hochschalten (oder Runterschalten) der Widerstandskette so betätigbar sind, daß die Rollen der Pufferverstärker bei jedem Hochschalten (oder Runtersohalten) der Widerstandskette vertauscht werden, indem die Verbindung zu nur einem der Knotenpunkte geschlossen wird und der entsprechende Pufferverstärker mit dem näohsten Knotenpunkt hinter dem Knotenpunkt verbunden wird, an den der andere Pufferverstärker angeschlossen ist, während dieser andere Pufferverstärker unverändert an die Widerstandskette angeschlossen bleibt, so daß die Pufferverstärker abwechselnd mit. den aufeinanderfolgenden Knotenpunkten der Widerstandskette verbunden werden, wenn die ersten Schalteinrichtungen die Verbindungen der Kette hochschalten (oder runterschalten);

Mittel zur Verbindung der Ausgänge der Pufferverstärker. mit entsprechenden Eingangsanschlüssen der zweiten Wandlerstufe;

einen ein Ausgangssignal erzeugenden Schaltkreis in der zweiten Wandlerstufe, der zwischen den Eingangsanschlüssen angeordnet ist und Mittel aufweist, die auf den Zustand der niedrigrangigen Bits ansprechen, um die Größe des Ausgangssignales erstens, den speziell aktivierten niedrigrangigen Bits und zweitens entsprechend den Spannungen einzustellen, die durch die Pufferverstärker an die Eingangsanschlüsse angelegt werden; zweite Schalteinrichtungen zur Umkehrung der Polarität zwischen den Spannungen an den Yerstärkerausgängen und an den Elementen des das Ausgangssignal erzeugenden Schaltkreises, an welche diese Spannungen angelegt werden; und

eine Schalter-Steuereinrichtung, die auf das digitale Eingangssignal anspricht und die zweiten Schalteinrichtungen bei jedem Hochschalten (oder Runterschalten) der Widerstandskette durch die ersten Schalteinrichtungen betätigt, wodurch eine gleichförmige Polarität zwischen den Spannungen der Verstärkerausgänge und den das Ausgangssignal erzeugenden Schaltkreiselementen für alle Einstellungen der ersten Schalteinrichtungen aufrechterhalten wird;

wobei die durch die abwechselnde Verbindung der Pufferverstärker mit aufeinanderfolgenden Knotenpunkten erzeugten vertauschten Rollen diese Pufferverstärker dazu dienen, die differentiellen Micht-Iinearitätsfehler auf ein Minimum zu reduzieren, die andernfalls aufgrund der Offset-Pehlanpassung zwischen den Pufferverstärkern auftreten würden.