DE8526950U1 - Gate-Array mit einlagiger Metallverdrahtung - Google Patents

Gate-Array mit einlagiger Metallverdrahtung

Info

Publication number
DE8526950U1
DE8526950U1 DE19858526950 DE8526950U DE8526950U1 DE 8526950 U1 DE8526950 U1 DE 8526950U1 DE 19858526950 DE19858526950 DE 19858526950 DE 8526950 U DE8526950 U DE 8526950U DE 8526950 U1 DE8526950 U1 DE 8526950U1
Authority
DE
Germany
Prior art keywords
transistor pairs
gate array
transistor
gate
basic cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19858526950
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19858526950 priority Critical patent/DE8526950U1/de
Publication of DE8526950U1 publication Critical patent/DE8526950U1/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

Siemens Aktiengesellschaft Unser Zeichen Berlin und München VPA 85 P 1 6 6 O DE
Gate-Array mit einlaulger Metallverdrahtunq 5
Die Erfindung betrifft ein Gate-Array gemäß dem Oberbegriff des anspruchs 1.
Gate-Arrays zur Realisierung kundenspezifischer integrierter Schaltungen sind allgemein bekannt. Solche Gate-Arrays werden auch in CMOS-Technologie hergestsllt, und weisen hierbei Transistorpaare aus jeweils einem &eegr;-Kanal und einem p-Kanal MOS-FET auf.
Es ist bekannt (siehe Electronics/Juli 3. 1980, Seiten 119-123), in einer sogenannten Basiszelle jeweils vier solcher Transistorpaare zusammenzufassen, wobei die Basiszelle ein p- und ein n-Diffusionsgebiet aufweist. Zwischen den Basiszellen sind leitende Brücken aus Polysilizium angeordnet. Zur Stromversorgung der Transistoren sind auf dem Gate-Array Metallbahnen aufgebracht, die sich jeweils über eine Reihe von Basiszellen erstrecken. Drain-Elektrode, Source-Elektrode und Gate-Elektrode der MOS-FET's sind untereinander bez. mit den Polysiliziumbrücken und mit den Metallbshnen verbindbar, wobei jedem Transistorpaar eine gemeinsame Gate-Elektrode zugeordnet ist. Bei der Herstellung der kundenspezifischen Gatteranordnung auf dem Gate-Array kommt es öfters vor (siehe Seite 121 der obengenannten Druckschrift), daß einzelne Transistorpaare der Basiszellen nicht benutzt sind.
Nichtbenutzte Tr insistorpaare ergeben ingenutzte Flächen auf dem Gate-Array, und verhindern eine hohe Packungs-35
Krö 1 Ktz / 18.09.1985
I I
·· I ■ Il t · · · I I
·· ItI till·! « ·
• I t I ( 14« ·
• ••••I ti Ii H in
.2- VPA 85 Pt 660DE
dichte der unterschiedlichen Funktionsblöcke. Unter
Funktionsblock ist hierbei eine Gatteranordnung zu verstehen, durch die beispielsweise ein Schieberegister,
ein Flip-Flop oder ähnliches realisiert ist.
Der Erfindung liegt die Aufgabe zugrunde, ein Gate-Array
mit einlagiger Metallverdrahtung anzugeben, das eine
hohe Packungsdichte der Funktionsblöcke ermöglicht.
Diese Aufgabe wird erfindungsgemäß durch die im Patentanspruch 1 angegebenen Merkmale gelöst.
Bei dem erfindungsgemäßen Gate-Array sind die Funktions- I
blocke, wie beispielweise Schieberegister und Verzöge- I
rungs-Flip-Flo(_s, aufgrund der größeren Anzahl von Tran- )
sistorpaaren und der Transistorpaare mit getrennten Gate- 1
Elektroden in den Basiszellen, dicht gepackt. Hierdurch '.
sind in vorteilhafter Weise die Funktionsblöcke nieder- |
ohmig und kapazitätsarm realisierbar. Ein weiterer Vor- 1
teil liegt darin, daß aufgrund der kompakten Funktions- |
blocke die Länge der Signalwege kurz ist, und hierdurch |
schnelle synchrone Schaltungen realisierbar sind. 1
Mit einer Erhöhung der Anzahl der Transistorpaare in |
den Basiszellen ist nicht unbedingt eine Erhöhung der *
Packungsdichte der unterschiedlichen Funktionsblöcke I
auf dem Gate-Array verbunden. Die einzelnen Gatteran- |
Ordnungen benötigen zur Realisierung auf dem Gate-Array |
unterschiedliche Anzahlen von Transistorpaaren. Die |
Transistorpaare einer Basiszelle können aber nicht ver- |
schiedenen Gatteranordnungen zugeteilt werden, da sich f
die Transistorpaare einer Basiszelle gegenseitig beein- f
flüssen» Hierdurch würden also Störungen zwischen ver- ;
schiedenen Gatteranordnungen bewirkt. Eine Aufspaltung |
einer Basiszelle in ein oder mehrere Transistorpaarblöcke 1
M » ■ &igr;
• t I * ·
t P I I I
< I ' III t &igr;
ti It
« c Il &igr;
- 3 - VPA 85 P 1 6 6 O OE
ist nicht möglich, da jedem Transistorpaar eine gemeinsame Gate-Elektrode zugeordnet ist, wodurch also der p-Kanal Transistor und der &eegr;-Kanal Transistor eines Transistorpaares nicht gleichzeitig gesperrt werden können.
Aus diesem Grund weist die erfindungsgemäße Basiszelle neben der größeren Anzahl an Transistorpaaren noch solche Trsnsistorpasre auf, die fur den p-Kansl Transistor und den &eegr;-Kanal Transistor jeweils eine eigene Gate-Elektrode aufweisen.
In den Unteransprüchen sind besonders vorteilhafte Ausgestaltungen des erfindungsgemäßen Gate-Arrays angegeben.
Im folgenden wird die Erfindung anhand eines in der Zeichnung dargestellten Ausführungsbeispieles näher erläutert. Dabei zeigen:
Fig. 1 eine erfindungsgemäße Basiszelle mit sechs Transistorpaaren und
Fig. 2 eine weitere erfindungsgemäße Baisiszelle mit acht Transistorpaaren.
In den Fig. 1 und 2 sind Basiszellen dargestellt, die sechs (siehe Fig. 1) bzw. acht (siehe Fig. 2) Transistorpaare TPl bis TP6 bzw. TPl bis TP8 enthalten. Hierbei sind die p-Kanal Transistoren der Transistorpaare TPl bis TP8 in einem p-Diffusionsgebiet PD, und die &eegr;-Kanal Transistoren in einem n-Diffusionsgebiet ND angeordnet.
- h - " " VPA 85 PI 660DE
Die Basiszellen enthalten Transitorpaare, deren zugehörige &eegr;-Kanal bzw. p-Kanal Transistoren getrennte Gateelektroden aufweisen. Dies sind das dritte und das vierte Transistorpaar TP3, TPA, in der in Fig. 1 dargeteilten Basiszelle, sowie das dritte und das sechste Transistorpaar TP3, TP6 in der in Fig* 2 dargestellten Basiszelle*
Das dritte bzw. vierte Transistorpaar TP3, TP4, bei der in Fig. 1 dargestellten Basiszelle, sowie das dritte und sechste Transistorpaar TF3, TPo bei der in Fig. 2 dargestellten Basiszelle können zur Bildung von zwei (siehe Fig.l) oder drei (siehe Fig. 2) Transistorpaarblöcken in den Basiszellen verwendet werden. Dies geschieht in bekannter Weise dadurch, daß das Gate des p-Kanal Transistors mit einer positiven und der n-Kanal Transistor mit einer das Bezugspotential aufweisenden Stromversorgungsleitung verbunden werden.
Es hat sich herausgestellt, daß sich bei der Verwendung von sechs bzw. acht Transistorpaaren in der Basiszelle besonders hohe Packungsdichten an Funktionsblöcken auf dem Gate-Array realisieren lassen.
3 ansprüche
2 Figuren

Claims (3)

·· · · ■■ ■■ ·· ·· · ■ Il I ll &bull; · ··■ I III I I I _ 5 - VPA 85 P 1 6 6 O DE e Einsprüche
1. Gate-Array mit Basiszellen, wobei jede Basiszelle bis zu vier Transistorpaare aufweist, dadurch gekennzeichnet, daß die Basiszelle mehr als vier Transistorpaare (TPl bis TP8) aufweist, und
daß die Basiszelle Transistorpaare (TP3, TP4 bzw. TP3, TP6) aufweist, deren zugehörige p-Kanal- und n-Kanäl Transistoren jeweils eine eigene Gate-Elektrode aufweisen.
2. Gate-Array nach Anspruch 1,
dadurch gekennzeichnet, daß die Basiszelle sechs Transistorpaare (TPl bis TP6) aufweist, wobei die mittleren beiden Transistorpaare (TP3, TP4) jeweils getrennte Gate-Elektroden aufweisen.
3. Gate-Array ns. ;h Anspruch 1,
dadurch gekennzeichnet, daß die Basiszelle acht Transistorpaare (TPl bis TP8) aufweist, wobei das dritte und das sechste Transistorpaar (TP3, TP6) jeweils getrennte Gate-Elektroden aufweist.
DE19858526950 1985-09-20 1985-09-20 Gate-Array mit einlagiger Metallverdrahtung Expired DE8526950U1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19858526950 DE8526950U1 (de) 1985-09-20 1985-09-20 Gate-Array mit einlagiger Metallverdrahtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19858526950 DE8526950U1 (de) 1985-09-20 1985-09-20 Gate-Array mit einlagiger Metallverdrahtung

Publications (1)

Publication Number Publication Date
DE8526950U1 true DE8526950U1 (de) 1986-12-04

Family

ID=6785479

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19858526950 Expired DE8526950U1 (de) 1985-09-20 1985-09-20 Gate-Array mit einlagiger Metallverdrahtung

Country Status (1)

Country Link
DE (1) DE8526950U1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0609096A1 (de) * 1993-01-29 1994-08-03 STMicroelectronics, Inc. Basiszelle für ein Gate-Array mit doppeltem Puffer
EP0614224A1 (de) * 1993-03-05 1994-09-07 STMicroelectronics, Inc. Basiszelle für Gate-Array mit einem Stromversorgungsnetz aus Salicid

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0609096A1 (de) * 1993-01-29 1994-08-03 STMicroelectronics, Inc. Basiszelle für ein Gate-Array mit doppeltem Puffer
EP0614224A1 (de) * 1993-03-05 1994-09-07 STMicroelectronics, Inc. Basiszelle für Gate-Array mit einem Stromversorgungsnetz aus Salicid

Similar Documents

Publication Publication Date Title
DE3888220T2 (de) Datenausgabeschaltung.
EP0504470B1 (de) Pegelumsetzschaltung
DE3144001A1 (de) Integrierte halbleiterschaltung
DE2731442C2 (de) Speicherschaltung mit Isolierschicht-Feldeffekttransistoren
EP0280176A1 (de) Grundzelle für eine Gate Array
DE69520254T2 (de) Halbleiterspeicher
DE1462952B2 (de) Schaltungsanordnung zur realisierung logischer funktionen
EP0122946A1 (de) CMOS-Volladdierstufe
DE2557165C3 (de) Decoderschaltung und ihre Anordnung zur Integrierung auf einem Halbleiterbaustein
DE3623516A1 (de) Ausgangspufferschaltung
EP0056434B1 (de) Monolithisch integrierter Halbleiterspeicher
DE69009626T2 (de) Masterslice-Halbleitervorrichtung.
DE2532594A1 (de) Halbleiterspeicher
DE68923573T2 (de) Eingangsschaltungen.
DE2622307A1 (de) Elektrische speichervorrichtung
DE2442132C3 (de) Dynamisches Schieberegister und Verfahren zu seinem Betrieb
DE19731714C2 (de) Integrierte Halbleiterschaltungseinrichtung mit Makrozellenlayoutbereichen und Takttreiberschaltungen
DE3511688C2 (de)
DE8526950U1 (de) Gate-Array mit einlagiger Metallverdrahtung
DE3751085T2 (de) Volladdiererschaltung.
DE3714598A1 (de) Integrierte halbleiterschaltung
EP0082208B1 (de) Integrierter CMOS-Schaltkreis
DE2702830C2 (de)
DE19735231A1 (de) Neuronales MOSFET-Modul
DE2851825C2 (de) Integrierte Halbleiterschaltung mit MIS-Feldeffekttransistoren