DE2622307A1

DE2622307A1 - Elektrische speichervorrichtung

Info

Publication number: DE2622307A1
Application number: DE19762622307
Authority: DE
Inventors: John Flackett Dickson; John David Wilcock
Original assignee: Plessey Handel und Investments AG
Current assignee: Plessey Semiconductors Ltd
Priority date: 1975-05-20
Filing date: 1976-05-19
Publication date: 1976-12-02
Also published as: US4090259A; JPS5911995B2; GB1516134A; DE2622307C2; JPS51142928A

Description

Dipl.-Ing. Dipl.-Chem. Dipl.-Ing.

E.Prinz - Dr. G. Hauser - G. Leiser

Ernsbergerstrasse 19

8 München 60

18.Mai 1976 Unser Zeichen; P 2298

PLESSEY HANDEL UND INVESTMENTS AG
Gartenstrasse 2
6300 Zug, Schweiz

Elektrische Speichervorrichtung

Die Erfindung bezieht sich auf eine elektrische Informationsspeichervorrichtung. Diese Vorrichtung kann mechanische Speicher ersetzen, und sie kann beispielsweise in Computerspeichern, in Fernsehkanalwählern und in Taxametern eingesetzt werden.

Es sind elektrischelnformationsspeichervorrichtungen bekannt, bei denen von Metall-Oxid-Siliz ium-Transistoren (MOS-Transistoren) Gebrauch gemacht wird, die in einem eine integrierte Schaltung enthaltenden Chip untergebracht sind. Die Source- und Drain-Elektroden eines solchen Transistors sind getrennte Diffusionszonen im Substrat des Chips. Bei integrierten Schaltungen mit P-Kanal-MOS-Bauelementen ist es allgemein üblich, an das Substrat des Chips ein Bezugspotential anzulegen und dafür zu sorgen, daß die Spannung an jedem anderen Punkt in der Chip-Schaltung negativ bezüglich des Substratpotentials ist. Äußere Verbindungen mit der Chip-Schaltung werden mit Hilfe leitender Anschlußflächen herge-Schw/Ba

609849/0738

stellt, und es ist üblich, zwischen jeder Anschlußfläche und dem Substrat des Chips eine Schutzdiode vorzusehen. Eine solche Diode schützt die Schaltung vor Überlastung, indem sie leitend wird, wenn die Spannung an der zugehörigen Anschlußfläche das Maximum des Arbeitsbereichs der negativen Spannungen übersteigt, oder wenn die Spannung an der Anschlußfläche positiv bezüglich des Substratpotentials wird. Ein Nachteil dieser Schaltung besteht darin, daß die gespeicherte Information bei Ausfall der dem Chip zugeführten Versorgungsenergie verlorengeht. Zur Überwindung dieser Schwierigkeit ist es bekannt, in den Chip MNOS-Transistoren einzufügen. Ein MNOS-Transistor kann eine elektrische Ladung in Abwesenheit der Energieversorgung speichern. Beim Wiederanlegen der Versorgungsenergie werden die gespeicherten Ladungen zur Einstellung von Registern und anderer digitaler Schaltungen auf einen gewünschten -Zustand ausgenutzt.

Es ist eine Halteschaltung bekannt, die zwei kreuzweise miteinander verbundene MOS-Transistoren und einen MNOS-Transistor entsprechend jedem MOS-Transistor enthält. Die Anwesenheit oder die Abwesenheit eines Informationsbits wird dadurch angezeigt, daß festgestellt wird, wann welcher der MOS-Transistoren leitet. Die Information kann im entsprechenden MOS-Transistor dadurch in eine Ladung umgewandelt werden, daß an die Gate-Elektroden der MNOS-Transistoren ein Schreibimpuls angelegt wird. Beim Wiederanlegen der Versorgungsenergie nach einer Unterbrechung werden die MOS-Transistoren dadurch in den gewünschten Zustand eingestellt, daß an die Gate-Elektroden der MNOS-Transistoren ein Leseimpuls angelegt wird. Eine in einem MNOS-Transistor gespeicherte Ladung kann dadurch, entnommen werden, daß an die Gate-Elektroden der MNOS-Transistoren ein Löschimpuls angelegt wird. Zur Erzielung der drei

609849/0738

Möglichkeiten d=s Lesens, des Schreibens und des Löschens ist es notwendig, an die Gate-Elektroden der MNOS-Transistoren sowohl positive als auch negative Spannungen anzulegen.

Das Erfordernis, an den Chip positive Spannungen anzulegen, steht im Widerspruch mit dem Erfordernis, daß die Schutzdioden abhängig vom Vorliegen einer positiven Spannung leiten sollen.

Nach der Erfindung ist eine elektrische Informationsspeichervorrichtung gekennzeichnet durch

j(,a) einen eine integrierte Schaltung enthaltenden Chip mit einem Substrat, mit einer elektrischen Schaltung, die aus (I) Metall-Nitrid-Oxid-Silizium-Transistoren (MNOS-Transistoren) oder aus (II) Metall-Oxid-Silizium-Transistoren (MOS-Transistoren) und Metall-Nitrid-Oxid-Silizium-Transistoren (MNOS-TFansistoren) gebildet ist, mit einem Bezugsanschluß am Substrat, über den an das Substrat ein Bezugspotential angelegt werden kann, mit leitenden Anschlußflächen, über die Spannungen der einen Polarität bezüglich des Bezugspotentials an die Schaltung angelegt werden können und mit einer Schutzvorrichtung bei jeder Anschlußfläche, die zwischen die zugehörige Anschlußfläche und das Substrat geschaltet ist und leitend wird, wenn die zugehörige Anschlußfläche eine Spannung annimmt, deren Polarität der einen Polarität entgegengesetzt ist, und

(b) eine Steuervorrichtung zum Steuern der Spannung an den • Gate-Elektroden der MNOS-Transistoren auf einer Spannung . mit der einen oder der anderen Polarität mit einer ersten und einer zweiten Eingangsklemme, an die das Bezugspotential und eine Spannung mit der einen Polarität in auswählbarer Weise anlegbar sind, mit einem in Serie mit einem Kondensator zwischen die Eingangsklemmen angeschlossenen Widerstand und mit einer Ausgangsklemme am Verbindungspunkt zwischen dem Widerstand und dem Kondensator, an der abhängig von den an die Eingang&Lemmen angelegten Spannungen Ausgangsspannungen

609849/0736

mit der einen oder der anderen Polarität abgegeben werden können, wobei die Ausgangsklemme an die Gate-Elektroden der MNOS-Transistoren angeschlossen und vom Substrat isoliert ist.

Der Bezugsanschluß zum Substrat kann von einer leitenden Anschlußfläche gebildet sein, die direkt mit dem Substrat,, verbunden ist.

Es können verschiedene Schutzvorrichtungen in der erfindungsgemäßen Speichervorrichtung verwendet werden. Vorzugsweise ist die Schutzvorrichtung eine Diode.

Vorzugsweise ist vorgesehen, daß die elektrische Schaltung des Chips erste und zweite Eingangsklemmen, eine Ausgangsklemme, Vorrichtungen zum Einprägen des Zustandes der Eingangsklemmen in die Transistoren und eine Ausgangsklemme für die Anzeige, ob der Zustand der Eingangsklemmen und der Zustand der Transistoren gleich oder unterschiedlich sind, enthält.

Außerdem ist vorzugsweise vorgesehen, daß die elektrische Schaltung des Chips Transistoren mit veränderlichem Schwellenwert enthält, die jeweils eine Kanalzone aufweisen, deren Fläche derart vergrößert ist, daß sich zwischen der Gate-Elektrode und dem Kanal jedes Transistors eine vergrößerte Kapazität ergibt. Die Vergrößerung der Fläche der Kanalzone kann als eine Vergrößerung über diejenige Fläche hinaus betrachtet werden, die für Gleichstrombetriebsbedingungen als notwendig angesehen wird.

Wenn der Widerstand als Teil des Chips vorgesehen, ist, dann können seine Anschlüsse und die Isolationserfordernisse durch eine geeignete Ausführung des Aufbaus des Chips verwirklicht werden. Der Wert des Widerstandes kann jedoch

609849/0736

für einen auf diese Weise gebildeten Widerstand zu hoch sein, oder die verfügbare Chip-Fläche kann für diesen Zweck unangebracht sein. Unter diesen Umständen kann die Speichervorrichtung die Form einer Hybrid-Schaltung annehmen, die aus einem diskreten Widerstand zusammen mit dem Chip besteht. Es müssen spezielle Vorkehrungen getroffen werden, um die Ausgangsklemme der Steuervorrichtung von positiven Spannungen außerhalb des Chips zu isolieren.

Die Erfindung wird nun an Hand der Zeichnung beispielshälber erläutert. Es zeigen:

Fig.1 ein Schaltbild einer erfindungsgemäßen Speichervorrichtung, bei der von einer bekannten Halteschaltung Gebrauch gemacht wird,

Fig.2, 3 und 4 Diagramme mit Signalverläufen zur Veranschaulichung von drei verschiedenen Betriebsverfahren der Speichervorrichtung von Fig.1,

Fig\5 ein Schaltbild, das einen Teil einer Hybridausführung einerSpeichervorrichtung nach der Erfindung zeigt,

Fig.6 eine Abwandlung der Speichervorrichtung von Fig.1,

Fig.7 weitere mögliche Abwandlungen der Vorrichtung von Fig.1 und

Fig.8 eine Schnittansicht des Chips einer integrierten Schaltung zur Verwirklichung der in Fig.6 dargestellten Abwandlung.

Die dargestellten Figuren sind lediglich Diagramme; sie sind nicht maßstäblich ausgeführt.

609849/0736

Der Rand eines eine integrierte Schaltung bildenden Chips ist in Fig.1 mittels der gestrichelten Linie 1 angegeben. Längs dieser Kante sind Leiterflächen angeordnet, die zum Herstellen von Verbindungen zwischen in dem Chip enthaltenen Schaltungen und außerhalb des Chips befindlichen Punkten verwendet werden. Eine dieser Anschlußflächen, die Anschlußfläche p1, ist an das Substrat des Chips angeschlossen, wie bei 2 gezeigt ist.

Das, Potential, auf dem das Substrat liegt, dient als Bezugspotential für den Chip. Dieses Potential wird über eine Leitung 3 von außen an den Chip angelegt, die bei 4 an die Anschlußfläche p1 angeschlossen ist. Zweckmässigerweise wird als das Bezugspotential das Massepotential bei 5 verwendet.

Der Chip enthält eine bekannte Halteschaltung aus Hetall-Oxid-Silizium-Transistoren T12, T13, T22 und T23 (MOS-Transistoren) sowie Metall-Nitrid-Oxid-SilMum-Transistoren T11 und T21 (MNOS-Transistoren). Die Gate- und Drain-Elektroden der Transistoren T13 und T23 sind über Kreuz miteinander verbunden, und ihre Source-Elektroden sind an eine Source-Spannungs.. -Sammelleitung V™ angeschlossen.Die Sammelleitung V™ ist mit dem Substrat des Chip verbunden. Die Transistoren T12 und T22 dienen als Serienwiderstände zwischen einer Drain-Spannungs- Sammleitung V^ und den Transistoren T13 bzw. T23. Die Gate-Elektroden der Transistoren T12 und T22 sind an eine Bezugsspannungsquelle angeschlossen, die zum Zweck der Erläuterung mit Vj^ angenommen wird. Die MNOS-Transistoren T11 und T21 sind parallel zu den Transistoren T12 bzw. T22 geschaltet. Die Gate-Elektroden der MNOS-Transistoren sind miteinander verbunden. Die Halteschaltung arbeitet in bekannter Weise. Es leitet entweder der Transistor T13 oder der Transistor T23 abhängig davon, ob der Digitalwert "O" oder der Digitalwert "1" dargestellt wird«

609849/0736

Der Digitalzustand kann als eine Ladung in einem der MNOS-Transistoren gespeichert werden, indem an ihre miteinander verbundenen Gate-Elektroden ein Schreibimpuls angelegt wird. Eine gespeicherte Ladung wird auch dann aufrechterhalten, wenn die an den Chip angelegte Versorgungsenergie ausfällt. Ein gespeicherter Digitalzustand kann auf die Transistoren T13, T14 übertragen werden, indem an die miteinander verbundenen Gate-Elektroden der MNOS-Transistoren T11 und T21 ein Leseimpuls angelegt wird.

In der nachfolgenden Beschreibung wird von allen Transistoren angenommen, daß sie p-leitend sind; Bezugnahmen auf Polaritäten erfolgen entsprechend dieser Annahme. Da das Substrat auf Massepotential liegt, muß eine die Schaltung auf dem Chip betreibende Energieversorgung eine negative Polarität haben. Bei η-leitenden Transistoren wäre eine positive Polarität notwendig. Die Verbindung zwischen der Schaltung auf dem Chip und Punkten außerhalb des Chips wie den Spannungsquellen, werden mit Hilfe leitender Anschlußflächen hergestellt, deren Anzahl von den Einzelheiten der Schaltung auf dem Chip abhängt. Für diese Anschlußflächen ist die Anschlußfläche p2 typisch, an die aus einer externen Quelle eine negative Spannung über eine Leitung 6 angelegt wird, die an die Anschlußfläche angeschlossen ist, wie bei 7 gezeigt ist_o Innerhalb des Chip-Aufbaus wird die Spannung an der Anschlußfläche p2 entweder direkt oder über Schalter oder andere Bauelemente auf bestimmte Punkte verteilt, wie es die Schaltung auf dem Chip erfordern kann. Diese Verteilung ist allgemein mit Hilfe der gestrichelten Linie 8 angegeben. Unter den auf diese Weise gespeisten Punkten befindet sich die Drain-Spannungs-Sammelleitung V_DD und die Drain-Elektroden d13 und d23 der Transistoren T13 bzw.

609849/0736

T2j5. An diesen zwei zuletzt genannten Punkten erscheinende Spannungen schalten die Transistoren T13 und T2J5 in bekannter Weise zwischen den Digitalzuständen "0" und "1" um. Es ist bekannt, daß die MOS-Transistoren T12, T13, T22 und T23 zerstört werden, wenn an der Anschlußfläche p2 eine hohe positive Spannung erscheint. Damit dies verhindert wird, ist zwischen der Anschlußfläche p2 und dem Substrat eine Schutzdiode 9 angeschlossen. Diese Diode wird leitend, falls an der Anschlußfläche p2 eine hohe positive Spannung erscheint.

Beim Betrieb der MNOS-Transistoren T11 und T21 werden Lese-, Schreib- und Löschimpulse an ihre miteinander verbundenen Gate-Elektroden angelegt. Da Schreiben und Löschen entgegengesetzte Operationen sind, werden Impulse mit entgegengesetzter Polarität verwendet. Steuervorrichtungen zur Erzeugung dieser Impulse' enthalten einen Widerstand R, der in Serie mit einem Kondensator C1 zwischen ersten und zweiten Eingangsklemmen ti bzw. t2 eingefügt ist. Eine Ausgangsklemme t3 befindet sich am Verbindungspunkt zwischen dem Widerstand R und dem Kondensator C1. Der Widerstand R und der Kondensator.C1 haben eine Zeitkonstante, die in der gleichen Größenordnung wie die Schreibzeit für die MNOS-Transistoren T11 und T21 liegt; sie beträgt beispielsweise 10 ms. Wie dargestellt ist, ist der Widerstand R als Teil des Chip-Aufbaus verwirklicht« Der Kondensator C1 ist ebenfalls als Teil des Chip-^Aufbaus entweder durch spezielle Maßnahmen oder durch Ausnutzung von Streukapazitäten im Chip verwirklicht. Die Eingangsklemmen ti und t2 können jeweils an Masse oder an negativen Spannungen liegen. Das Massepotential wird vom Substrat hergeleitet. Die negative Spannung wird von der Anschlußfläche p2 hergeleitet,wie durch die gestrichelte Linie angegeben ist. An jeder Klemme wird die Änderung von einer

609849/0736

Spannung auf die andere durch ein entsprechendes Umschalten herkömmlicher (nicht dargestellter) MOS-Transistoren erzielt. Die Ausgangsklemme t3 ist an die Gate-Elektroden der MNOS-Transistoren T11 und T21 angeschlossen, wie die Leitung 11 angibt.Die Klemmen ti, t2 und t3 bilden zweckmässigerweise Punkte auf der Chip-Schaltung, und sie sind in diesem Fall nur gedacht vorhanden.

Es v/erden nun drei Verfahren zum Betreiben der Steuervorrichtung im" Zusammenhang mit den Figuren 2, 3 und 4 beschrieben. In diesen Figuren ist das Massepotential durch eine dicke Linie angegeben, während positive oder negative Spannungen mit Hilfe von dünnen Linien über bzw. unter der dicken Linie dargestellt sind. An den Klemmen im Ruhezustand auftretende Spannungen sind in Klammern angegeben, wobei 0 das Massepotential und N ein nggatives Potential repräsentieren. Bei allen drei Verfahren ist das Ruhepotential an der ersten Eingangsklemme ti das Massepotential, und dieses Potential wird über den Widerstand R zur Ausgangsklemme t3 übertragen.

Bei dem in Fig.2 dargestellten Verfahren ist die Ruhespannung an der zweiten Eingangsklemme t2 negativ, und der Kondensator C1 ist geladen. Wenn an die zweite Eingangsklemme t2 ein Massepotentialimpuls angelegt wird, dann steigt die Spannung an der Ausgangsklemme t3 bei Beginn des Impulses plötzlich auf einen positiven Wert an und kehrt dann langsam wieder zum Massepotential zurück; am Ende des Impulses fällt sie plötzlich auf einen negativen Wert und kehrt dann wieder langsam zum Massepotential zurück. Die positive Auslenkung wird als Löschimpuls E verwendet, und die negative Auslenkung wird als 3chreibimpuls W ausgenutzte Wenn ein negativer Spannungsimpuls an die erste Eingangsklemme ti angelegt wird, dann fällt

609849/0736

die Spannung an der Ausgangsklemme t3 während der Dauer des Impulses langsam auf einen negativen Wert ab; am Ende des Impulses kehrt sie langsam wieder auf Massepotential zurück. Diese Änderungen werden als Leseimpuls R ausgenutzt.

Bei dem Verfahren von Fig.3 liegen die gleichen Ruhebedingungen wie bei dem Verfahren von Fig.2 vor, und der Leseimpuls R hat die gleichen Eigenschaften, und er wird in der gleichen Weise erzeugt. Für die Erzeugung der'Löschimpulse E und der Schreibimpulse W werden jedoch gleichzeitig ein negativer Spannungsimpuls an die erste Eingangsklemme ti und ein Massepotentialimpuls an die zweite Eingangsklemme t2 angelegt. An der Ausgangsklemme t3 steigt am Anfang dieser Impulse die Spannung plötzlich . .auf einen positiven Wert an, und sie fällt während der Impulse auf einen negativen Wert ab; nach Beendigung der Impulse steigt die negative Spannung plötzlich auf einen größeren Wert an und kehrt dann langsam wieder zum Massepotential zurück. Im Vergleich mit dem Verfahren nach Fig.2 ist die Spannung des Schreibimpulses W erhöht'; dies erhöht die Zeitdauer, in der die MNOS-Transistoren in Abwesenheit einerVersorgungsenergie Informationen speichern können.

Bei dem Verfahren von Fig.4 liegen beide Eingangsklemmen im Ruhezustand an Massepotential, und der Kondensator C1 ist nicht geladen. Den Eingangsklemmen werden nacheinander negative Impulse zugeführt, damit Lösch- und Schreibimpulse und gleichzeitig ein Leseimpuls erzeugt werden. Genauer gesagt fällt bei der Anlegung eines negativen Spannungsimpulses an die zweite Eingangsklemme t2 die Spannung an der Ausgangsklemme t3 plötzlich auf einen negativen Wert ab, und sie kehrt dann langsam wieder auf das Massepotential zurück, wodurch ein überflüssiger Schreibimpuls w erzeugt wird. Das Ende dieses Impulses an der Eingangsklemme t2 fällt mit dem Beginn eines negativen Impulses

609849/0736

an der ersten Eingangsklemme ti zusammen. Als Ergebnis davon steigt die Spannung an der Ausgangsklemme t3 plötzlich auf einen positiven Wert an, so daß ein Löschimpuls E erzeugt wird, der die Wirkungen des überflüssigen Schreibimpulses w aufhebt. Während des zweiten Impulses fällt die Spannung an der Ausgangsklemme t3 vom positiven Wert auf einen negativen Wert ab, so daß ein Schreibimpuls W entsteht, dessen Wirkungen dann anschliessend nicht aufgehoben werden«, Am Ende des zweiten Impulses steigt die Spannung an der Ausgangs&lemme t3 wieder langsam auf das Massepotential an_o Ein zum Lesen verwendeter Rechteckimpuls R wird dadurch erzeugt, daß an die erste Eingangsklemme ti und an die zweite Eingangsklemme t2 gleichzeitig eine negative Spannung angelegt wird. Dieser Leseimpuls hat eine kürzere Dauer als der Leseimpuls bei dem Verfahren nach Fig.2 und Fig.3 und er ergibt daher eine entsprechen! verkürzte Lesezeit.

Falls Schwierigkeiten auftreten, den Widerstand R auf dem Chip unterzubringen, kann die Vorrichtung als Hybridvorrichtung ausgestaltet werden, die aus einem diskreten Widerstand und aus dem Chip besteht, wobei diese beiden Teile zusammen in einem einzigen Gehäuse untergebracht sind. Einzelheiten dieser Anordnung sind in Fig.5 dargestellt.Dicht beim Rand 1 des Chips sind zwei leitende Anschlußflächen p3 und p4 angebracht. Ausserhalb des Chips ist zwischen den beiden Anschlußflächen dieser diskrete Widerstand R durch Löten oder auf andere Weise angeschlossen. Im Chip ist die Anschlußfläche p3 mit der ersten Eingangsklemme ti verbunden, und sie kann auch an eine Schutzdiode 12 angeschlossen sein,die in der oben im Zusammenhang mit der Anschlußfläche p2 und der Diode 9 (Fig.1) beschriebenen Weise wirkt. Wie zuvor liegt der Kondensator C1 zwischen der zweiten Eingangsklemme ti und der Ausgangsklemme t3<

609849/0736

Die Aüsgangsklemme t3 ist an die Anschlußfläche p4 angeschlossen. Damit an der Ausgangsklemme t3 eine positive Spannung aufrechterhalten werden kann, ist die Anschlußklemme p4 vom Chip-Substrat isoliert und nicht mit einer Schutzdiode ausgestattet. Damit gewährleistet wird, daß nicht zufällig hohe positive Spannungen an den Chip aus externen Quellen angelegt werden, wird der Widerstand R im gleichen Gehäuse wie der Chip untergebracht, und es ist keine Verbindung zur Anschlußfläche p4 von der Aussenseite des Gehäuses vorgesehen. Storspannungen außerhalb des Gehäuses können daher eine hohe positive Spannung an der Anschlußfläche p4 hervorrufen,,

Der Betrieb der Steuervorrichtung kann dadurch verbessert wenden, daß sie und die Halteschaltung so abgewandelt werden, wie in Fig.6 dargestellt ist. Die MNOS-Transistoren T11 und T21 sind nicht an die Drain-Spannungs-Sammelleitung V_ßD angeschlossen, sondern sie sind über MOS-Transistoren T14 bzw. T24 an eine EnergieversorgungsSammelleitung ν«ρ_τ angeschlossen.Die Gate-Elektroden der Transistoren T14 und T24 sind miteinander verbunden, und sie sind über die Leitung 14 an eine zusätzliche Ausgangsklemme t4 der Steuervorrichtung angeschlossen. Die Ausgangsklemme t4 ist an die gleiche Seite des Kondensators C1 wie die zweite Eingangsklemme t2 angeschlossen. Die Gate- und die Drain-Elektroden der MNOS-Transistoren T11 und T21 sind durch Kondensatoren C11 bzw. C12 miteinander verbunden. Die Spannung an der Energie-Versorgungs-Sammelleitung Y^ sollte einen Wert in einem Bereich haben, der durch die maximale an die Eingangsklemmen ti und t2 angelegte Spannung und einen niedrigeren Wert abhängig von der Streukapazität im Chip begrenzt ist. Der Wert übersteigt in den meisten Fällen die Spannung an der Drainspannungs-Sammelleitung

609849/0738

r 13-

Der Zweck der Abwandlungen besteht darin, den Drain-Übergang der MNOS-Transistoren T11 und T21 während eines Löschimpulses zu schützen und zu gewährleisten, daß das Schreiben verhindert wird, wenn ein Schreibvorgang nicht erforderlich ist. Wie bereits erläutert wurde, besteht ein Löschimpuls E aus einer von der Ausgangsklemme T3 an die Gate-Elektrode beispielsweise des MNOS-Transistors T11 gelieferten positiven Spannung. Mit den Abwandlungen wird gleichzeitig eine entsprechende Reduzierung der negativen Spannung von der Klemme t4 an die Gate-Elektrode des Transistors T14 erzeugt, der dadurch in den Sperrzustand geschaltet wird. Unter diesen Bedingungen wird die Wirkung des Kondensators C11 darauf beschränkt, die Spannung an der Drain-Elektrode des MNOS-Transistors T11 herabzusetzen, so daß das Auftreten einer übergroßen Spannung am Drain-Übergang des Transistors T11 verhindert wird. Wie ebenfalls bereits erläutert wurde, besteht ein Schreibimpuls W aus einer negativen Spannung, die von der Ausgangsklemme t3 an die Gate-Elektroden der MNOS-Transistoren T11, T21 geliefert wird. Während eines Schreibimpulses liegt die zweite Eingangsklemme t2 auf Massepotential, das von der Klemme t4 und der Leitung 14 an die Gate-Elektrode beispielsweise des MNOS-Transistors T14 geliefert wird, der dadurch gesperrt wird. Unter diesen Bedingungen hat der Kondensator C1 die Wirkung, daß die Drain-Spannung des Transistors T14 negativer als die Spannung an der Sammelleitung V^ gemacht wird, was zur Folge hat, daß die notwendige Schreibsperrspannung von der negativen Auslenkung der Spannung an der Drain-Elektrode des Transistors T14 und nicht von der Spannung V_DD bestimmt wird, so daß der Vorteil entsteht, daß die Spannung V₀₀ niedriger sein kann, als es sonst der Fall wäre.

Weitere Abwandlungen, die in Fig.7 dargestellt sind, ermöglichen die Abgabe einer Anzeige, wenn die in die Haltevorrichtung

609849/0736 '

eingespeicherte Information die gleiche Information ist, die bereits darin gespeichert ist. Anstelle der direkten Anlegung der die zu speichernde Information repräsentierenden Signale an die Drain-Elektroden d13.und d23 (Fig.1) werden diese Signale über erste und zweite Eingangsschaltungspunkte an die Gate-Elektrode eines von zwei MOS-Eingangstransistoren T15 und T25 angelegt. Die Source-Elektroden dieser Transistoren sind an die Drain-Elektroden der Transistoren T13 und T23 angeschlossen. Ihre Drain-Elektroden sind miteinander verbunden und einerseits an die Drain-Elektrode eines MOS-Abtasttransistors T1 und andrerseits an die Gate-Elektrode eines MOS-Schalttransistors T2 angeschlossen. Die Source-Elektroden dieser zwei Transistoren sind an die Source-Spannungs-Sammelleitung VgQ» d.h, an das Substrat des Chips angeschlossen. Der Gate-Elektrode des Transistors T1 werden Abtastimpulse zugeführt. Die Drain-Elektrode des Transistors T2 ist mit der Source-Elektrode eines MOS-Transistors T3 verbunden, der als Widerstand wirkt, da sowohl seine Gate-Elektrode als auch seine Drain-Elektrode an die Drain-Spannungs-Sammelleitung V_DD angeschlossen sind. Falls es erwünscht ist, können zur Bildung einerKoinzidenzschaltung weitere MOS-Transistoren parallel zum Transistor T2 geschaltet werden. Einer dieser Transistoren ist als Transistor T4 dargestellt. Jeder dieser Transistoren ist in der eben für den Transistor T2 beschriebenen Weise an eine eigene Halteschaltung angeschlossen. Dies ist für den Transistor T4 mittels der Leitung 15 angegeben.

Ein an die Gate-Elektrode des Transistors T1 angelegter Abtastimpuls schaltet diesen Transistor in den leitenden Zustand, so daß die Transistoren T15 und T25 freigegeben werden. Wenn der Transistor T1 nichtleitend ist, und wenn die zur Abspeicherung angelegte Information die gleiche Information wie die bereits gespeicherte Information ist, dann leitet (beispielsweise) der Transistor T15 in Serie

609849/0736

mit dem Transistor T13, und die Spannung an der Gate-Elektrode des Transistors T2 fällt auf einen niedrigen Wert ab. Wenn die angebotene Information von der gespeicherten Information abweicht, dann hat die Spannung an der Gate-Elektrode des Transistors T2 einen hohen Wert. Der Transistor T4 arbeitet in Bezug auf eine (nicht dargestellte) weitere Halteschaltung in der gleichen V/eise. Bei niedriger Spannung an den Gate-Elektroden beider Transistoren T2 und T4 wird durch eine bestimmte Spannung an der Source-Elektrode des Transistors T3 Koinzidenz angezeigt.

Eine Möglichkeit zur Verwirklichung der Abwandlungen nach Fig.6 ist die Anwendung des Chip-Aufbaus, der in Fig.8 dargestellt ist. Der Chip besteht aus einem Siliziumsubstrat mit drei p-Diffusionen 17, 18 und 19«. Über dem Substrat befindet sich eine Schicht 20 aus Siliziumdioxid, die sowohl für die MOS-Transistoren als auch für die MNOS-Transistören verwendet wird. Bereicheder Schicht 20, die zum Speichern elektrischer Ladungen verwendet werden sollen, sind im Vergleich zum Rest der Schicht 20 sehr dünn. Mit Ausnahme der zur Herstellung von Kontakten freigelassenen Flächenber'eiche ist die Chip-Fläche mit einer dünnen Schicht aus Siliziumnitrid überzogen, von der ein Teil bei 21 dargestellt ist. Durch Metallabscheidungen werden dann Gate-Elektroden 22 und 23 gebildet, wobei sich die Gate-Elektrode 23 mit der p-Diffusion 19 in einem Überlappungsbereich 27 überlappt. Zur Herstellung des Chips werden herkömmliche Verfahren angewendet. In der Anordnung von Fig.8 verwendete Transistoren mit variablem Schwellenwert weisen jeweils eine Kanalzone auf, die eine vergrößerte Fläche hat, damit sich eine vergrößerte Kapazität zwischen der Gate-Elektrode und der Kanalzone jedes Transistors ergibt.

609849/0736

Bei Bezugnahme auf die Schaltung von Fig.6 wirken die Diffusionszonen 17 und 18 auch als Drain-bzw. Source-Elektroden des MOS-Transistors T14. Die Spannung an der Gate-Elektrode 22 bestimmt die Arbeitsweise des Transistors T14. Die Diffusionszone 18 wirkt auch als Drain-Elektrode des MOS-Transistors T11. Die Diffusionszone 19 wirkt als Source-Elektrode des Transistors TH.Eine Spannung an der Gate-Elektrode 23 induziert an der Grenzfläche zwischen der Oxidschicht 20 und der Nitridschicht 21 in bekannter Weise eine Ladung,

Zwischen den Diffusionszonen 18 und 19 ändert sich die Dicke der Oxidschicht 20 von einem relativ großen Wert an den Rändern 24 und 25 auf einen relativ niedrigen Wert im Mittelbereich 26_β Diese Änderung der Dicke erfolgt sprunghaft, so daß ein abgestuftes Profil entsteht. Der Teil des Substrats 16 , der zwischen den Diffusionszonen und 19 liegt, wirkt als der Kondensator C11 (Fig.6). Während eines Löschimpulses liegt an der Gate-Elektrode 23 des Transistors T11 eine positive Spannung, und der wirksame Teil des Kondensators ist der Überlappungsbereich 27; der Wert des Kondensators C11 ist relativ niedrig. Während eines Schreibimpulses liegt an der Gate-Elektrode 23 des Transistors T11 eine negative Spannung, und an der Grenzfläche zwischen den Schichten 20 und 21 wird eine Ladung induziert, die eine leitende Inversionsschicht im Substrat zwischen den Diffusionszonen 1.8 und 19 bewirkt. Unter diesen Umständen tragen der Mittelbereich 26 und die beiden Ränder und 25 wirksam zur Kapazität bei, und der Kondensator C11 weist einen relativ hohen Wert auf_o

609849/0736

Claims

Patentansprüche

Elektrische Informationsspeichervorrichtung, gekennzeichnet"=" durch

(a) einen eine integrierte Schaltung enthaltenden Chip mit einem Substrat, mit einer elektrischen Schaltung, die aus (I) Metall-Nitrid-Oxid-Silizium-Transistoren (MNOS-Transistoren) oder aus (II) Metall-Oxid-Silizium-Transistoren (MOS-Transistoren) und Metall-Nitrid-Oxid-Silizium-Transistoren (MNOS-Transistoren) gebildet ist, mit einem Bezugsanschluß am Substrat, über den an das Substrat ein Bezugspotential angelegt werden kann, mit leitenden An-

' schlußflächen, über die Spannungen der einen Polarität bezüglich des Bezugspotentials an die Schaltung angelegt werden können und mit einer Schutzvorrichtung bei jeder Anschlußfläche, die zwischen die zugehörige Anschlußfläche und das Substrat geschaltet ist und leitend wird, wenn die zugehörige Anschlußfläche eine Spannung annimmt, deren Polarität, der einen Polarität entgegengesetzt ist, und

(b) eine Steuervorrichtung zum Steuern der Spannung an den Gate-Elektroden der MNOS-Transistoren auf einer Spannung mit der einen oder der anderen Polarität mit einer ersten und einer zweiten Eingangsklemme, an die das Bezugspotential und eine Spannung mit der einen Polarität in auswählbarer Weise anlegbar sind, mit einem in Serie mit einem Kondensator zwischen die Eingangsklemmen angeschlossenen Widerstand und mit einer Ausgangsklemme am Verbindungspunkt zwischen dem Widerstand und dem Kondensator, an der abhängig von den an die Eingangsklemmen angelegten Spannungen Ausgangsspannungen mit der einen oder der anderen Polarität abgegeben werden

609849/0736

können, wobei die Ausgangsklemme an die Gate-Elektroden der MNOS -Transistoren angeschlossen und vom Substrat isoliert ist.
2. Speichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Bezugsanschluß zum Substrat über eine leitende Anschlußfläche gebildet ist, die mit dem Substrat verbunden ist.
3. Speichervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Schutzvorrichtung eine Diode ist.
4. Speichervorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die elektrische Schaltung des Chips erste und zweite Eingangsklemmen, eine Ausgangsklemme, Vorrichtungen zum Einprägen des Zustandes der Eingangsklemmen in die Transistoren und eine Ausgangsklemme für die Anzeige, ob der Zustand der Eingangsklemmen und der Zustand der Transistoren gleich oder unterschiedlich sind, enthält.
5. Speichervorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die elektrische Schaltung des Chips Transistoren mit veränderlichem Schwellenwert enthält, die jeweils eine Kanalzone aufweisen, deren Fläche derart vergrößert ist, daß sich zwischen der Gate-Elektrode und dem Kanal jedes Transistors eine vergrößerte Kapazität ergibt.
6. Speichervorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Widerstand von dem die integrierte Schaltung enthaltenden Chip getrennt ist.

609849/0736

Leerseite