JP3810274B2 - 不揮発性記憶ラッチ - Google Patents
不揮発性記憶ラッチ Download PDFInfo
- Publication number
- JP3810274B2 JP3810274B2 JP2000543970A JP2000543970A JP3810274B2 JP 3810274 B2 JP3810274 B2 JP 3810274B2 JP 2000543970 A JP2000543970 A JP 2000543970A JP 2000543970 A JP2000543970 A JP 2000543970A JP 3810274 B2 JP3810274 B2 JP 3810274B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- power supply
- magnetic
- magnetic means
- channel transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
- G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
- G11C14/0081—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a magnetic RAM [MRAM] element or ferromagnetic cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356008—Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/45—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of non-linear magnetic or dielectric devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Static Random-Access Memory (AREA)
Description
【０００１】
（発明の背景）
本発明は、電子メモリ・デバイスの分野に関し、より詳細には、電力が加えられたときに所望の状態をとる不揮発性メモリ素子に関する。
【０００２】
ほとんどのデジタル電子デバイスは、所望の機能を実施するために論理ゲートとメモリ素子の両方を使用する。メモリ素子は、初期、中間、および／または最終データを格納するために使用される。論理ゲートは、メモリ素子にデータを出力する、かつ／またはそこからデータを受信し、必要なデータ操作を行うために使用される。典型的なデジタル・システムでは、基本メモリ素子が、ラッチ素子と呼ばれる双安定論理回路である。例えばＤラッチ、ＲＳラッチ、ＪＫラッチなどを含めた多数のタイプのラッチ素子が存在する。これらのラッチ素子はしばしば、フリップフロップまたは他の記憶デバイスの様々なフォームを形成するために組み合わされる。
【０００３】
ラッチ素子は通常、偶数個の否定を有する１つまたは複数のフィードバック・パスを使用する。偶数個の否定を提供することによって、フィードバック・パスは、ラッチ素子のデータ状態を補強する。ラッチ素子に所望の状態を書き込むために、フィードバック・パスは通常オーバードライブされる、またはフィードバック・パスを一時的に中断するためにスイッチが提供され、それと同時に新たなデータ状態がラッチ素子に提供される。ほとんどの基本ラッチ素子が、一対のクロスカップルされた反転器を含む。しかし、多数の他の知られている実装形態が存在する。
【０００４】
従来のラッチ素子は、少なからぬ欠点（制限）を有していた。そのうちのいくつかを以下に記述する。第１に、ラッチ素子の初期状態は通常わかっていない。この制限は、回路またはシステムにいくつかの問題を生じさせる可能性がある。例えば、選択された出力バッファのイネーブル信号が通常、ラッチ素子の状態によって直接的に、または間接的に制御される。電源投入時にラッチ素子の状態がわかっていないため、１つまたは複数の出力バッファを同時にイネーブルする場合がある。これは、出力バッファが両方向バスに結合され、あるバッファが別のバッファをオーバードライブすることを試み、それによりかなりの電力を消費し、場合によっては選択された回路素子に損傷をもたらす。
【０００５】
この問題および他の問題を緩和するために、多くのシステムは、電源投入後に短時間実行される初期化手順を必要とする。初期化手順の一目的は、選択されたラッチ素子の状態を初期化することである。初期化手順は、例えば、回路またはシステムの出力バッファをディスエーブルとするために、選択されたラッチ素子をリセットする。一般に、初期化手順は、選択されたラッチ素子を初期化して、後続の処理のためにデバイスを準備する。初期化手順の必要が、システムをブートするのに必要な時間を増大させる。
【０００６】
多くの従来ラッチ素子の他の関連する制限は、電力が失われたあるいは中断されたときに、内部に格納されたデータが失われることである。例えば、パーソナル・コンピュータまたは他のデータ処理システムが電力を失うと、ラッチ素子に格納されているデータが失われる。電力がリストアされるとき、データ処理システムは、電力損失前のデータ処理システムの状態とは無関係である初期状態をとる。しばしば、電力損失と同時にまたはその前に完了した処理の大半が失われる、またはそれらを再構成および／または再実行しなければならず、時間を浪費する冗長なタスクになる可能性がある。
【０００７】
信頼度を高める適用例では、ラッチ素子が電力損失を受ける可能性を減らすために主電源と補助電源を設ける。このようなシステムでは、補助電源は、主電源が故障したときに使用される。この手法の制限は、補助電源、電力減衰検出機構、および電源スイッチング機構を含めて、かなりのオーバーヘッドが必要とされることである。さらに、補助電源はしばしば、寿命が制限された電池、またはその類である。したがって、長時間主電源が故障している場合、補助電源も故障して、ラッチ素子に、内部に格納されたデータを失わさせる可能性がある。
【０００８】
電源故障後のデータの損失を最小限に抑えるための他の手法は、システムにサブミットされる各トランザクションごとに監査トレールを保守するものである。そのようなシステムでは、監査トレールは、磁気テープやハード・ドライブなどの不揮発性記憶媒体に定期的に書き込まれる。監査トレールは通常、処理装置にサブミットされる各トランザクションの状態のリストを含む。電源が故障した場合、上述したように、システム内部のラッチ素子は、内部に格納されたデータを失う。しかし、電力がリストアされた後、監査トレールを使用して、各トランザクションの状態を再構成することができる。完了されていないまたは格納されていないトランザクションのみを、処理のために再サブミットすればよい。これにより、電源故障後に必要なデータ再構成の量を大幅に減少させることができる。しかし、監査トレール・データを読み取り、各トランザクションの状態を求めるためには、通常かなりの時間およびリソースが必要である。
【０００９】
したがって、電源投入時に所望の状態をとるラッチ素子が望まれる。これは、初期化手順の必要性を低減させる、またはなくすることができる。また、電力が失われたあるいは中断されたときにデータを失わないラッチ素子を実現することが望まれる。これは、補助電源および／または監査トレール・システム、またはその類を用意する必要性を低減する。
【００１０】
（発明の概要）
本発明は、電源投入時に既知の初期状態をとる双安定ラッチ素子を実現することによって、従来技術の欠点の多くを克服する。本発明はまた、電力が失われたあるいは中断されたときにデータを失わないラッチ素子を実現する。これは、ラッチ素子内に１つまたは複数の磁気素子を組み込むことによって実施される。磁気素子は、少なくとも２つの安定な磁気抵抗を有することが好ましい。磁気素子を適切な抵抗値にプログラムすることによって、ラッチ素子は、電源投入時に所望のまたは既知の初期状態をとることができる。通常機能動作中にラッチ素子が書き込まれるたびに磁気素子をプログラムすることによって、電力が失われたあるいは中断されたときに、内部に格納されたデータが失われないようにすることができる。
【００１１】
本発明の１つの例示的な実施形態では、ラッチ素子は電源によって電力供給され、２つの安定な状態のうちの１つを有するデータビットを選択的に格納する。第１の磁気素子は、ラッチ素子の第１の部分と電源の間に挿入される。第１の磁気素子は、第１の磁気的プログラマブル抵抗を提供し、ラッチ素子に、電源の電源投入時に２つの安定な状態のうちの所望の１つをとらせる。また、第２の磁気素子を、ラッチ素子の第２の部分と電源の間に挿入して、第１の磁気的プログラマブル抵抗とは異なる第２の磁気的プログラマブル抵抗を生成することができる。第２の磁気素子は、ラッチ素子が、電源の電源投入時に２つの安定な状態のうちの所望の１つをとる助けとなる。
【００１２】
本発明の他の例示的な実施形態では、第１の電圧と第２の電圧によって電源供給されるラッチ素子が形成される。ラッチ素子は、クロスカップルされた構成で一体に結合された第１の反転素子と第２の反転素子を含み、第１および第２の反転素子がそれぞれ、第１の電源端と第２の電源端を有する。この例示的な実施形態では、第１の磁気素子は、第１の反転素子の第１の電源端と第１の電圧との間に形成される。第２の磁気素子は、第２の反転素子の第１の電源端と第１の電圧との間に形成される。このとき、第１および第２の反転素子の第２の電源端が、第２の電圧に結合される。好ましくは、第１の磁気素子は、第２の磁気素子とは異なる抵抗を形成するようにプログラムされる。したがって、不均衡が作られ、それによりクロスカップルされた反転素子に、パワーアップ時に所望の状態をとらせる。
【００１３】
本発明の他の例示的な実施形態では、第１の磁気素子を、第１の反転素子の第１の電源端と第１の電圧との間に接続することができ、第２の磁気素子を、第２の反転素子の第２の電源端と第２の電圧との間に接続することができる。第１の電源が第２の電源を基準として正であってよく、またはその逆であってもよい。
【００１４】
本発明の他の例示的な実施形態では、従来のラッチ素子を、プログラマブル入力電圧供給回路に結合して、所望のまたは既知の初期値をとるラッチ素子を提供することができる。入力電圧供給回路は、電源投入時にラッチ素子に２つの状態のうちの１つの入力電圧を出力することができる。入力電圧供給回路は、少なくとも２つの安定な磁気抵抗状態を有する少なくとも１つの磁気素子を含むことが好ましい。適切な抵抗値を有するように磁気素子をプログラムすることによって、入力電圧を調整して、初期電源投入時にラッチ素子に所望の状態を書き込むことができる。
【００１５】
入力電圧供給回路は、第１の抵抗器と第１の磁気素子の両方を含むことが好ましく、第１の抵抗器と第１の磁気素子は、第１のハーフ・ブリッジ構成として接続される。次いで、入力電圧が、第１の抵抗器と第１の磁気素子の中間接続点から供給される。適切な抵抗値を有するように第１の磁気素子をプログラムすることによって、入力電圧を調整して、初期電源投入時にラッチ素子に所望の状態を書き込むことができる。さらに、入力電圧供給回路は、第２の抵抗器および第２の磁気素子を含むことができ、第２の抵抗器と第２の磁気素子は、第２のハーフ・ブリッジ構成として接続される。このとき、入力電圧は、第１の抵抗器と第１の磁気素子の中間接続点と、第２の抵抗器と第２の磁気手段の中間接続点と間に供給する。
【００１６】
入力電圧振幅を最大限にするために、第１の磁気素子は、２つの磁気的プログラマブル抵抗値のうちの所定の１つにプログラムされることが好ましく、第２の磁気素子は、２つの磁気的プログラマブル抵抗値の残りの１つにプログラムされることが好ましい。これは当然、第１および第２の磁気素子が、対応するハーフ・ブリッジ回路の隣接する脚に位置決めされていることを仮定している。入力電圧供給回路とラッチ素子の間にセレクタを配置して、記憶素子に入力電圧を選択的に供給することができることも企図される。セレクタは、電源投入が進行した、または完了した後に、動作されることが好ましい。
【００１７】
上の各例示的な実施形態では、磁気素子を、対応する磁気素子に隣接して書込み電流を流すことによってプログラムすることができる。書込み電流は、磁気素子を２つの安定な磁気状態のうちの１つに磁化する。磁気状態が、対応する磁気素子の抵抗値を制御する。対応する磁気素子に対して書込み電流の方向を変更させることによって、磁気状態、したがって磁気素子の抵抗を変更することができる。
【００１８】
上述したように、本発明のいくつかの実施形態は、第１の磁気素子と第２の磁気素子の両方を含み、第１の磁気素子を１つの状態に、第２の磁気素子を反対の状態にプログラムする（書き込む）ことが望ましい。本発明の一実施形態では、第１および第２の磁気素子は、単一の書込み線を使用することによって反対の状態に書き込まれる。単一書込み線は、第１の方向から第１の磁気素子に、反対の方向から第２の磁気素子に近づくようにレイアウトされている。この構成では、書込み線を通る書込み電流が、第１の方向から第１の磁気素子に、反対の方向から第２の磁気素子に交差する磁場を生成する。したがって、書込み電流が、第１の磁気素子に第１の状態を書き込み、第２の磁気素子に反対の状態を書き込む。書込み電流の方向を選択することによって、第１および第２の磁気素子に、所望の、しかし反対の状態を書き込むことができる。
【００１９】
他の例示的な実施形態では、２つの別々の層を有する書込み線を提供することができる。上側層が磁気素子の上に提供され、下側層が磁気素子の下に提供されることが好ましい。一実施形態では、２つの層のうちの選択された１つを介して、単一の方向に、例えば左から右に電流が供給される。上側層を介して電流が供給されるとき、磁気素子に１つの状態が書き込まれる。下側層を介して電流が提供されるとき、磁気素子に反対の状態が書き込まれる。
【００２０】
他の実施形態では、２つの層は、磁気素子の一方の側に電気的に接続されている。この構成では、電流は、上側層、両層接続、下側層を介して戻り、逆も同様である。この場合、上側層および下側層によって供給される磁場が付加的に生じ、それにより磁気素子での磁場が増大し、デバイスを切り替えるのに必要な電流が場合により減少する。
【００２１】
上の例示的な実施形態全てにおいて、磁気素子が、ＡＭＲ型材料、ＧＭＲ型材料、ＣＭＲ型材料、スピン依存トンネル型デバイス、スピン・バルブ型デバイス、または任意の他の磁気材料またはデバイスを含むことができる。好ましい実施形態では、磁気素子が「疑似」スピン・バルブ構造である。疑似スピン・バルブ構造は、ＣｏＦｅなどの２つの比較的ハードな活性強磁性層の間に挟まれたＣｕなどの電気伝導性があり磁気絶縁性がある材料を含むことが好ましい。２つの比較的ハードな活性強磁性層は、上部活性強磁性層と下部活性強磁性層を含むことが好ましい。例えばＤａｕｇｈｔｏｎの米国特許第５５９５８３０号に記載されている従来のスピン・バルブ構造のより柔軟なパーマロイ（ＮｉＣｏＦｅ）クラッド層は、好ましくは除去される。
【００２２】
上部活性強磁性層は記憶層であることが好ましく、下部活性強磁性層はハード層であることが好ましい。上部記憶層の磁化ベクトルが書込み電流に応答して回転することを可能にするために、上部記憶層の厚さは、下部ハード層に比べて減少される。２つの強磁性層の厚さの違いが、２つの層の保磁力の差を生み出す。好ましい実施形態では、より薄い記憶層の保磁力が十分に小さく、その磁化ベクトルが書込み電流に応答して回転することを可能にする。ラッチ素子では、より薄い記憶層の保磁力も十分に大きくされ、下部ハード層の反磁場が、ハード層の磁化ベクトルに逆平行な記憶層の磁化ベクトルを回転させるのを防止する。従来のスピン・バルブ構造のより柔軟なパーマロイＮｉＣｏＦｅクラッド層をなくすことによって、本発明の「疑似」スピン・バルブ構造は、フィルム・スタック、したがって付着プロセスを簡略化し、大きなＧＭＲ率に不可欠な高モーメント材料を保守し、ビットスルー処理の熱安定性を高める。
【００２３】
以下の詳細な説明を添付図面と共に考慮して参照し、本発明がより良く理解されたときに、本発明の他の目的、および本発明の付随する利点の多くが容易に理解されよう。図面において、複数の図にわたって同じ参照番号は同じ部分を示す。
【００２４】
（好ましい実施形態の詳細な説明）
図１は、従来のラッチ素子１２に結合されたプログラマブル入力電圧供給回路１０を含む、本発明の第１の例示的な実施形態を示す概略図である。入力電圧供給回路１０は、パワー・アップ時に、２つの状態の一方をとる入力電圧をラッチ素子１２に提供する。入力電圧供給回路１０は、少なくとも２つの安定状態を有する少なくとも１つの磁気素子を含む。適当な抵抗値を有するように磁気素子をプログラムすることにより、最初のパワー・アップ時にラッチ素子１２に所望の状態を書き込むように入力電圧を調節することができる。
【００２５】
入力電圧供給回路１０は、第１の抵抗器１４および第１の磁気素子１６を両方とも含むことが好ましく、第１の抵抗器１４および第１の磁気素子１６は、第１の半分のブリッジ構成で接続される。次いで、入力電圧は第１の抵抗器１４と第１の磁気素子１６の中間接続点１８から出力される。適当な抵抗値を有するように第１の磁気素子１６をプログラムすることにより、最初のパワー・アップ時にラッチ素子１２に所望の状態を書き込むように入力電圧を調節することができる。
【００２６】
入力電圧供給回路１０は、第２の抵抗器２０および第２の磁気素子２２をさらに含むことができ、第２の抵抗器２０および第２の磁気素子２２も、やはり半分のブリッジ構成で接続される。図示の実施形態では、第１の抵抗器１４、第１の磁気素子１６、第２の抵抗器２０、および第２の磁気素子２２が、完全なブリッジ構成を形成している。したがって、入力電圧は、第１の抵抗器１４と第１の磁気素子１６の中間接続点１８と、第２の抵抗器２０と第２の磁気素子２２の中間接続点２４の間で出力することができる。入力電圧は、ラッチ素子１２の交差反転回路対をオーバードライブして書込みに影響を及ぼすだけ十分に高くなければならない。
【００２７】
入力電圧の振幅を最大にするには、第１の磁気素子１６を磁気的にプログラム可能な２つの抵抗状態のうちの所望の一方にプログラムすることが好ましく、第２の磁気素子２２はもう一方のプログラマブル抵抗状態にプログラムする。明示はしていないが、磁気素子１６および２２をともにブリッジの上側の脚に設け、２つの抵抗器１４および２０をともに下側の脚に設けることもできる。同様に、第２の抵抗器２０で第２の磁気素子２２を置き換える、またその逆の置き換えを行うことができる。この後者の構成では、第１の磁気素子１６および第２の磁気素子２２を同じ状態にプログラムすることによって入力電圧の最大振幅を達成することができる。
【００２８】
セレクタ２８は、入力電圧を選択的にラッチ素子１２に出力するために、入力電圧供給回路１０とラッチ回路１２の間に配置することができる。図示のように、セレクタは、第１のトランジスタ３０および第２のトランジスタ３２を含むことができる。好ましくは、選択信号は、パワー・アップの進行中またはパワー・アップの完了後にトランジスタ３０および３２のゲートに提供される。
【００２９】
図２は、第１の磁気素子４２および第２の磁気素子４４を備えたラッチ素子４０を含む、本発明の別の例示的な実施形態を示す概略図である。ラッチ素子４０は、ｐチャネル・トランジスタ４６およびｎチャネル・トランジスタ４８を有する第１の反転器と、ｐチャネル・トランジスタ６２およびｎチャネル・トランジスタ６４を有する第２の反転器とを含む。第１の反転器および第２の反転器は、周知の交差対構成で互いに結合される。
【００３０】
第１の反転器は、第１の電力供給端子５０および第２の電力供給端子５２を有する。ｐチャネル・トランジスタ４６のソースは、第１の電位５１に直接結合された第１の電力供給端子５０に結合される。ｎチャネル・トランジスタ４８のソースは、第２の電力供給端子５２に結合される。第１の磁気素子４２は、第２の電力供給端子５２とグランド５３（第２の電位）の間に配置される。同様に、第２の反転器は、第１の電力供給端子６６および第２の電力供給端子６８を有する。ｐチャネル・トランジスタ６２のソースは、第１の電位５１に直接結合された第１の電力供給端子６６に結合される。ｎチャネル・トランジスタ６４のソースは、第２の電力供給端子６８に結合される。第２の磁気素子４４は、第２の電力供給端子６８とグランド５３の間に配置される。
【００３１】
この構成では、第１の磁気素子４２は、第２の磁気素子４４とは異なる抵抗状態にプログラムされることが好ましい。したがって、ラッチ素子４０のパワー・アップ中に不均衡が生じ、それにより交差対反転が既知の状態をとることになる。
【００３２】
図３は、２つの磁気素子４２および４４を有するラッチ素子を含む、本発明の別の例示的な実施形態を示す概略図である。この実施形態では、第１の磁気素子４２は、第１の反転器の第１の電力供給端子５０と第１の電位５１との間に接続される。第２の磁気素子４４は、第２の反転器の第１の電力供給端子６６と第１の電位５１との間に接続される。図２に示す実施形態と同様に、第１の磁気素子４２は、第２の磁気素子４４とは異なる抵抗状態にプログラムされることが好ましい。したがって、ラッチ素子のパワー・アップ中に不均衡が生じ、それにより交差対反転が既知の状態をとることになる。
【００３３】
明示はしていないが、第１の磁気素子４２を、第１の反転器の第１の電力供給端子５０と第１の電位５１との間に接続し、第２の磁気素子４４を、第２の反転器の第２の電力供給端子６８とグランド５３との間に接続することもできるよう企図されている。この構成では、第１の磁気素子４２は、第２の磁気素子４４と同じ抵抗状態にプログラムされることが好ましい。したがって、ラッチ素子のパワー・アップ中に不均衡が生じ、それにより交差対反転が既知の状態をとることになる。
【００３４】
交差対反転論理素子は、ＢＩＰＯＬＡＲ、ＣＭＯＳ、ＢＩＣＭＯＳなどを含む任意数の集積回路技術を含めた、離散的ロジックまたは集積ロジックを使用して製造することができる。
【００３５】
図４は、電子回路６０と電子回路６０の上に配設された２つの磁気素子４２および４４とを有するラッチ素子を示す部分斜視図である。電子回路６０は、電子回路を磁気素子４２および４４と相互接続させるために必要な、選択金属の相互接続層、バイア、および接点を含むことが好ましい。参照により本明細書に組み込む１９９７年１２月１８日出願の「Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｍａｇｎｅｔｉｃ Ｍｅｍｏｒｙ Ｄｅｖｉｃｅ ａｎｄ Ｍｅｔｈｏｄ ｏｆ Ｍａｎｕｆａｃｔｕｒｅ Ｔｈｅｒｅｆｏｒ」と題する本願と同じ譲受人に譲渡された米国特許出願第０８／９９３００５号に開示されるように、接点およびバイアの処理の後で磁気素子を設けることによって、より高い密度を達成することができる。
【００３６】
図５は、磁気素子４２および４４の上に重なる例示的な書込み線を有する磁気ラッチ素子を示す概略図である。電子回路６０は、磁気素子の下に仮想線で示してある。図１〜３に関連して上記に示したように、磁気素子４２および４４は、所望の状態にプログラムされることが好ましい。いくつかの実施形態では、磁気素子４２および４４を同じ状態にプログラムすることが望ましく、ほかの実施形態では、磁気素子４２および４４を反対の状態にプログラムすることが望ましい。
【００３７】
ほとんどの磁気抵抗記憶素子は、２つの状態の一方に書き込むことができる。これは、通常、磁気素子に隣接する書込みラインを提供し、書込み電流を書込みラインで流すことによって行われる。書込み電流は磁場を作り、磁場は２方向のうち１方向に磁気素子を横切る。磁場が磁気素子を第１方向に横切れば、磁気素子は第１状態に書き込まれる。磁場が磁気素子を第２方向に横切れば、磁気素子は第２状態に書き込まれる。
【００３８】
具体的に図５を参照すると、第１書込みライン７０が第１磁気素子４２を覆って提供され、第２書込みライン７２が第２磁気素子４４を覆って提供されている。仮想線で示したボックスは７４で示されており、好ましい書込みスキームに依存する異なる機能を表す。ある実施形態では、ボックス７４は、単に、第１書込みライン７０と第２書込みラインを接続する。その場合には、書込み電流Ｉ1は、第１書込みライン７０を流れ下り、第２書込みライン７２に戻ることができる。第１磁気素子４２および第２磁気素子４４が、たとえば図７７に示すように左から右へと、それぞれ同方向に磁化されたハード層を有すると仮定すると、書込みラインＩ1は、第１抵抗状態を第１磁気素子４２に書き込み、反対の抵抗状態を第２磁気素子４４に書き込む。書込み電流の方向を反対にすると、第１磁気素子４２、および第２磁気素子４４に書き込む状態を反対にすることができる。
【００３９】
他の実施形態では、ボックス７４は、直接あるいは間接に、第１書込みライン７０および書込みライン７２を、接地などあらかじめ決められた電圧に接続する。この実施形態では、第１書込みライン７０および第２書込みライン７２は、独立して、それぞれ第１磁気素子４２、および第２磁気素子４４の書込み状態を制御する。
【００４０】
他の実施形態では、ボックス７４は、第１磁気素子４２、および第２磁気素子４４の書込みを制御する助けとなるロジックなどを含む。たとえば、ボックス７４が、選択的に第１書込みライン７０、および第２書込みライン７４を接続するスイッチを含むことがある。これは、第１書込み信号７６および第２書込み信号７８が、１つあるいは複数のラッチ素子をサービスするときに、特に有益である。このスイッチは、特定の書込みサイクルの間に書き込まれるラッチ素子に、ある程度の制御を提供する。
【００４１】
図６は、選択的に好ましい状態を磁気素子に書き込む、２層ワード・ライン構造の概略図である。上述したことからわかるように、磁気素子は、対応する磁気素子に隣接する書込み電流を流すことにより、プログラムすることが可能である。書込み電流は、２つの安定した磁気状態の一方の状態に、磁気素子を磁化する。書込み電流の方向を、対応する磁気素子のハード層の磁化ベクトルに対して変化させると、磁気素子の磁場が変化する。
【００４２】
図６に示された実施形態では、２つの状態の一方を対応する磁気素子８４に書き込むために、２層ワード・ラインを使用する。２層ワード・ラインは、上方ワード・ライン８０および下方ワード・ライン８２を含み、上方ワード・ライン８０は磁気素子８４の上方に、下方ワード・ライン８２は磁気素子８４の下方に置かれる。図示した実施形態では、上方ワード・ライン８０、および下方ワード・ライン８２の端は、８６に示すように、直接接地されるか、あるいは、電流制限抵抗器など（図示せず）を通って、間接的に接地される。この配置では、第１ドライバ８８は、上方ワード・ライン８０を流れる書込み電流９６を提供し、これが図示したハード層９４の磁化ベクトル９２に平行な磁場を作り、この磁場により、第１状態が磁気素子８４に書き込まれる。第２ドライバ９０は、下方ワード・ライン８２を流れる書込み電流９８を提供し、これが図示したハード層９４の磁化ベクトル９２に反平行な磁場を作り、この磁場により、逆の状態が磁気素子８４に書き込まれる。第１ドライバ８８、および第２ドライバ９０の一方のみが、いかなるときでも、アサートされることが好ましい。
【００４３】
図７は、選択的に好ましい状態を磁気素子に書き込む、他の２層ワード・ライン構造の概略図である。この実施形態は、概略的に１００に示したように、上方ワード・ライン８０を結線を通して電気的に下方ワード・ライン８２に接続していることを除いて、図６の実施形態に同様のものである。第１状態を磁気素子８４に書き込むために、第１ドライバ８８は、書込み電流１０２を上方ワード・ライン８０に提供し、それを結線１００に流し、次に下方ワード・ライン８２に流し、最後に第２ドライバ９０に提供する。上方ワード・ライン８０と下方ワード・ライン８２を流れる電流は、反対方向なので、その結果提供される磁場は付加的である。このため、図６に示される実施形態に対して、磁気素子８４の磁場を効果的に２倍にし、磁気素子８４に書き込むために必要な書込み電流を潜在的に低減する。
【００４４】
反対の状態を磁気素子８４に書き込むために、第２ドライバ９０は、書き込み電流１０４を下方ワード・ライン８２に提供し、それを結線１００に流し、次に上方ワード・ライン８０に流し、最後に第１ドライバ８８に提供する。この場合も、下方ワード・ライン８２、および上方ワード・ライン８０の電流によって提供される磁場は付加的であり、したがって、潜在的に、磁気素子８４に書き込むために必要な書込み電流を低減する。
【００４５】
上述したワード・ライン構造が、さらに磁気素子の磁場を増大するために、磁気キーパーを含むことが考えられる。ワード・ライン・キーパーを図示したものは、共通に譲渡されるＵ．Ｓ．ｐａｔｅｎｔ Ａｐｐｌｉｃａｔｉｏｎ Ｓｅｒｉａｌ Ｎｏ．ＸＸＸ、ｆｉｌｅｄ ＸＸＸに、「ＳＥＬＦ ＡＬＩＧＮＥＤ ＷＯＲＤＬＩＮＥ ＫＥＥＰＥＲ ＡＮＤ ＭＥＴＨＯＤ ＯＦ ＭＡＮＵＦＡＣＴＵＲＥ ＴＨＥＲＥＦＯＲ」の題で発表されている。これは、ここでも参考に組み込まれている。
【００４６】
磁気素子は、図８Ａおよび図８Ｂに示すように、「偽」スピン・バルブ構造を用いて形成されることが好ましい。具体的に図８Ｂを参照すると、偽スピン・バルブ構造は、好ましくは、２つの活性強磁性層１１２および１１４にはさまれた、電気的には伝導性で、磁気的には絶縁されている層１１０を含む。電気的には伝導性で、磁気的には絶縁されている層１１０は、Ｃｕなどで形成され、２つの活性強磁性層１１２および１１４は、好ましくは、ＣｏＦｅなどの硬い材料で形成されることが好ましい。従来のスピン・バルブ構造（たとえば、Ｕ．Ｓ．Ｐａｔｅｎｔ Ｎｏ．５，５９５，８３０ ｔｏ Ｄａｕｇｈｔｏｎに記述されている）のよりやわらかいパーマロイ被覆層は、取り除かれ、ボトムＣｏＦｅ層は、直接タンタル・シード層（図示せず）の上に提供されることが好ましい。
【００４７】
図８Ａおよび図８Ｂに示した実施形態では、上部活性強磁性層１１２は記憶層であり、下部活性強磁性層１１４はハード層である。上部記憶層１１２の磁化ベクトルが、書込み電流に応じて回転するようにするために、上部記憶層１１２の厚さは、下部ハード層１１４に比べて低減される。２つのＣｏＦｅ層の厚さが違うことにより、２層の保磁力に差が生じる。好ましい実施形態では、より薄い記憶層１１２の保磁力は、下部ハード層１１４の消磁場が、ハード層１１４の磁化ベクトルに反平行な記憶層１１２の磁化ベクトル回転させないように、かなり大きくなっている。従来のスピン・バルブ構造の、よりやわらかいパーマロイＮｉＣｏＦｅ被覆層を取り除くことにより、本発明の「偽」スピン・バルブ構造は、フィルム・スタック、したがってデポジション・プロセスを容易にし、大きなＧＭＲ比に不可欠な、モーメントの高い材料を維持し、処理を受けるビットの耐熱性を増大させる。
【００４８】
これまでの本発明の好ましい実施形態の記述により、当業者には、本発明の教示は、請求項の範囲を逸脱することなく、その他の実施形態に適応可能であることは、容易に認識されるものである。
【図面の簡単な説明】
【図１】 従来のラッチ素子に結合されたプログラマブル入力電圧供給回路を含む本発明の第１の例示的な実施形態の概略図である。
【図２】 内部に２つの磁気素子を有するラッチ素子を含む本発明の他の例示的な実施形態の概略図である。
【図３】 内部に２つの磁気素子を有するラッチ素子を含む本発明の他の例示的な実施形態の概略図である。
【図４】 本発明の好ましい実施形態による電子回路の上に配置された２つの磁気素子を有するラッチ素子の部分斜視図である。
【図５】 磁気素子の上にある例示的な書込み線を示す磁気ラッチ素子の概略図である。
【図６】 磁気素子に所望の状態を選択的に書き込むための例示的な２層ワード線構造の概略図である。
【図７】 磁気素子に所望の状態を選択的に書き込むための他の２層ワード線構造の概略図である。
【図８Ａ】 本発明による疑似スピン・バルブ（ＰＳＶ）磁気素子の例示的な部分斜視図である。
【図８Ｂ】 図８Ａの疑似スピン・バルブ（ＰＳＶ）磁気素子の例示的な断面図である。
（発明の背景）
本発明は、電子メモリ・デバイスの分野に関し、より詳細には、電力が加えられたときに所望の状態をとる不揮発性メモリ素子に関する。
【０００２】
ほとんどのデジタル電子デバイスは、所望の機能を実施するために論理ゲートとメモリ素子の両方を使用する。メモリ素子は、初期、中間、および／または最終データを格納するために使用される。論理ゲートは、メモリ素子にデータを出力する、かつ／またはそこからデータを受信し、必要なデータ操作を行うために使用される。典型的なデジタル・システムでは、基本メモリ素子が、ラッチ素子と呼ばれる双安定論理回路である。例えばＤラッチ、ＲＳラッチ、ＪＫラッチなどを含めた多数のタイプのラッチ素子が存在する。これらのラッチ素子はしばしば、フリップフロップまたは他の記憶デバイスの様々なフォームを形成するために組み合わされる。
【０００３】
ラッチ素子は通常、偶数個の否定を有する１つまたは複数のフィードバック・パスを使用する。偶数個の否定を提供することによって、フィードバック・パスは、ラッチ素子のデータ状態を補強する。ラッチ素子に所望の状態を書き込むために、フィードバック・パスは通常オーバードライブされる、またはフィードバック・パスを一時的に中断するためにスイッチが提供され、それと同時に新たなデータ状態がラッチ素子に提供される。ほとんどの基本ラッチ素子が、一対のクロスカップルされた反転器を含む。しかし、多数の他の知られている実装形態が存在する。
【０００４】
従来のラッチ素子は、少なからぬ欠点（制限）を有していた。そのうちのいくつかを以下に記述する。第１に、ラッチ素子の初期状態は通常わかっていない。この制限は、回路またはシステムにいくつかの問題を生じさせる可能性がある。例えば、選択された出力バッファのイネーブル信号が通常、ラッチ素子の状態によって直接的に、または間接的に制御される。電源投入時にラッチ素子の状態がわかっていないため、１つまたは複数の出力バッファを同時にイネーブルする場合がある。これは、出力バッファが両方向バスに結合され、あるバッファが別のバッファをオーバードライブすることを試み、それによりかなりの電力を消費し、場合によっては選択された回路素子に損傷をもたらす。
【０００５】
この問題および他の問題を緩和するために、多くのシステムは、電源投入後に短時間実行される初期化手順を必要とする。初期化手順の一目的は、選択されたラッチ素子の状態を初期化することである。初期化手順は、例えば、回路またはシステムの出力バッファをディスエーブルとするために、選択されたラッチ素子をリセットする。一般に、初期化手順は、選択されたラッチ素子を初期化して、後続の処理のためにデバイスを準備する。初期化手順の必要が、システムをブートするのに必要な時間を増大させる。
【０００６】
多くの従来ラッチ素子の他の関連する制限は、電力が失われたあるいは中断されたときに、内部に格納されたデータが失われることである。例えば、パーソナル・コンピュータまたは他のデータ処理システムが電力を失うと、ラッチ素子に格納されているデータが失われる。電力がリストアされるとき、データ処理システムは、電力損失前のデータ処理システムの状態とは無関係である初期状態をとる。しばしば、電力損失と同時にまたはその前に完了した処理の大半が失われる、またはそれらを再構成および／または再実行しなければならず、時間を浪費する冗長なタスクになる可能性がある。
【０００７】
信頼度を高める適用例では、ラッチ素子が電力損失を受ける可能性を減らすために主電源と補助電源を設ける。このようなシステムでは、補助電源は、主電源が故障したときに使用される。この手法の制限は、補助電源、電力減衰検出機構、および電源スイッチング機構を含めて、かなりのオーバーヘッドが必要とされることである。さらに、補助電源はしばしば、寿命が制限された電池、またはその類である。したがって、長時間主電源が故障している場合、補助電源も故障して、ラッチ素子に、内部に格納されたデータを失わさせる可能性がある。
【０００８】
電源故障後のデータの損失を最小限に抑えるための他の手法は、システムにサブミットされる各トランザクションごとに監査トレールを保守するものである。そのようなシステムでは、監査トレールは、磁気テープやハード・ドライブなどの不揮発性記憶媒体に定期的に書き込まれる。監査トレールは通常、処理装置にサブミットされる各トランザクションの状態のリストを含む。電源が故障した場合、上述したように、システム内部のラッチ素子は、内部に格納されたデータを失う。しかし、電力がリストアされた後、監査トレールを使用して、各トランザクションの状態を再構成することができる。完了されていないまたは格納されていないトランザクションのみを、処理のために再サブミットすればよい。これにより、電源故障後に必要なデータ再構成の量を大幅に減少させることができる。しかし、監査トレール・データを読み取り、各トランザクションの状態を求めるためには、通常かなりの時間およびリソースが必要である。
【０００９】
したがって、電源投入時に所望の状態をとるラッチ素子が望まれる。これは、初期化手順の必要性を低減させる、またはなくすることができる。また、電力が失われたあるいは中断されたときにデータを失わないラッチ素子を実現することが望まれる。これは、補助電源および／または監査トレール・システム、またはその類を用意する必要性を低減する。
【００１０】
（発明の概要）
本発明は、電源投入時に既知の初期状態をとる双安定ラッチ素子を実現することによって、従来技術の欠点の多くを克服する。本発明はまた、電力が失われたあるいは中断されたときにデータを失わないラッチ素子を実現する。これは、ラッチ素子内に１つまたは複数の磁気素子を組み込むことによって実施される。磁気素子は、少なくとも２つの安定な磁気抵抗を有することが好ましい。磁気素子を適切な抵抗値にプログラムすることによって、ラッチ素子は、電源投入時に所望のまたは既知の初期状態をとることができる。通常機能動作中にラッチ素子が書き込まれるたびに磁気素子をプログラムすることによって、電力が失われたあるいは中断されたときに、内部に格納されたデータが失われないようにすることができる。
【００１１】
本発明の１つの例示的な実施形態では、ラッチ素子は電源によって電力供給され、２つの安定な状態のうちの１つを有するデータビットを選択的に格納する。第１の磁気素子は、ラッチ素子の第１の部分と電源の間に挿入される。第１の磁気素子は、第１の磁気的プログラマブル抵抗を提供し、ラッチ素子に、電源の電源投入時に２つの安定な状態のうちの所望の１つをとらせる。また、第２の磁気素子を、ラッチ素子の第２の部分と電源の間に挿入して、第１の磁気的プログラマブル抵抗とは異なる第２の磁気的プログラマブル抵抗を生成することができる。第２の磁気素子は、ラッチ素子が、電源の電源投入時に２つの安定な状態のうちの所望の１つをとる助けとなる。
【００１２】
本発明の他の例示的な実施形態では、第１の電圧と第２の電圧によって電源供給されるラッチ素子が形成される。ラッチ素子は、クロスカップルされた構成で一体に結合された第１の反転素子と第２の反転素子を含み、第１および第２の反転素子がそれぞれ、第１の電源端と第２の電源端を有する。この例示的な実施形態では、第１の磁気素子は、第１の反転素子の第１の電源端と第１の電圧との間に形成される。第２の磁気素子は、第２の反転素子の第１の電源端と第１の電圧との間に形成される。このとき、第１および第２の反転素子の第２の電源端が、第２の電圧に結合される。好ましくは、第１の磁気素子は、第２の磁気素子とは異なる抵抗を形成するようにプログラムされる。したがって、不均衡が作られ、それによりクロスカップルされた反転素子に、パワーアップ時に所望の状態をとらせる。
【００１３】
本発明の他の例示的な実施形態では、第１の磁気素子を、第１の反転素子の第１の電源端と第１の電圧との間に接続することができ、第２の磁気素子を、第２の反転素子の第２の電源端と第２の電圧との間に接続することができる。第１の電源が第２の電源を基準として正であってよく、またはその逆であってもよい。
【００１４】
本発明の他の例示的な実施形態では、従来のラッチ素子を、プログラマブル入力電圧供給回路に結合して、所望のまたは既知の初期値をとるラッチ素子を提供することができる。入力電圧供給回路は、電源投入時にラッチ素子に２つの状態のうちの１つの入力電圧を出力することができる。入力電圧供給回路は、少なくとも２つの安定な磁気抵抗状態を有する少なくとも１つの磁気素子を含むことが好ましい。適切な抵抗値を有するように磁気素子をプログラムすることによって、入力電圧を調整して、初期電源投入時にラッチ素子に所望の状態を書き込むことができる。
【００１５】
入力電圧供給回路は、第１の抵抗器と第１の磁気素子の両方を含むことが好ましく、第１の抵抗器と第１の磁気素子は、第１のハーフ・ブリッジ構成として接続される。次いで、入力電圧が、第１の抵抗器と第１の磁気素子の中間接続点から供給される。適切な抵抗値を有するように第１の磁気素子をプログラムすることによって、入力電圧を調整して、初期電源投入時にラッチ素子に所望の状態を書き込むことができる。さらに、入力電圧供給回路は、第２の抵抗器および第２の磁気素子を含むことができ、第２の抵抗器と第２の磁気素子は、第２のハーフ・ブリッジ構成として接続される。このとき、入力電圧は、第１の抵抗器と第１の磁気素子の中間接続点と、第２の抵抗器と第２の磁気手段の中間接続点と間に供給する。
【００１６】
入力電圧振幅を最大限にするために、第１の磁気素子は、２つの磁気的プログラマブル抵抗値のうちの所定の１つにプログラムされることが好ましく、第２の磁気素子は、２つの磁気的プログラマブル抵抗値の残りの１つにプログラムされることが好ましい。これは当然、第１および第２の磁気素子が、対応するハーフ・ブリッジ回路の隣接する脚に位置決めされていることを仮定している。入力電圧供給回路とラッチ素子の間にセレクタを配置して、記憶素子に入力電圧を選択的に供給することができることも企図される。セレクタは、電源投入が進行した、または完了した後に、動作されることが好ましい。
【００１７】
上の各例示的な実施形態では、磁気素子を、対応する磁気素子に隣接して書込み電流を流すことによってプログラムすることができる。書込み電流は、磁気素子を２つの安定な磁気状態のうちの１つに磁化する。磁気状態が、対応する磁気素子の抵抗値を制御する。対応する磁気素子に対して書込み電流の方向を変更させることによって、磁気状態、したがって磁気素子の抵抗を変更することができる。
【００１８】
上述したように、本発明のいくつかの実施形態は、第１の磁気素子と第２の磁気素子の両方を含み、第１の磁気素子を１つの状態に、第２の磁気素子を反対の状態にプログラムする（書き込む）ことが望ましい。本発明の一実施形態では、第１および第２の磁気素子は、単一の書込み線を使用することによって反対の状態に書き込まれる。単一書込み線は、第１の方向から第１の磁気素子に、反対の方向から第２の磁気素子に近づくようにレイアウトされている。この構成では、書込み線を通る書込み電流が、第１の方向から第１の磁気素子に、反対の方向から第２の磁気素子に交差する磁場を生成する。したがって、書込み電流が、第１の磁気素子に第１の状態を書き込み、第２の磁気素子に反対の状態を書き込む。書込み電流の方向を選択することによって、第１および第２の磁気素子に、所望の、しかし反対の状態を書き込むことができる。
【００１９】
他の例示的な実施形態では、２つの別々の層を有する書込み線を提供することができる。上側層が磁気素子の上に提供され、下側層が磁気素子の下に提供されることが好ましい。一実施形態では、２つの層のうちの選択された１つを介して、単一の方向に、例えば左から右に電流が供給される。上側層を介して電流が供給されるとき、磁気素子に１つの状態が書き込まれる。下側層を介して電流が提供されるとき、磁気素子に反対の状態が書き込まれる。
【００２０】
他の実施形態では、２つの層は、磁気素子の一方の側に電気的に接続されている。この構成では、電流は、上側層、両層接続、下側層を介して戻り、逆も同様である。この場合、上側層および下側層によって供給される磁場が付加的に生じ、それにより磁気素子での磁場が増大し、デバイスを切り替えるのに必要な電流が場合により減少する。
【００２１】
上の例示的な実施形態全てにおいて、磁気素子が、ＡＭＲ型材料、ＧＭＲ型材料、ＣＭＲ型材料、スピン依存トンネル型デバイス、スピン・バルブ型デバイス、または任意の他の磁気材料またはデバイスを含むことができる。好ましい実施形態では、磁気素子が「疑似」スピン・バルブ構造である。疑似スピン・バルブ構造は、ＣｏＦｅなどの２つの比較的ハードな活性強磁性層の間に挟まれたＣｕなどの電気伝導性があり磁気絶縁性がある材料を含むことが好ましい。２つの比較的ハードな活性強磁性層は、上部活性強磁性層と下部活性強磁性層を含むことが好ましい。例えばＤａｕｇｈｔｏｎの米国特許第５５９５８３０号に記載されている従来のスピン・バルブ構造のより柔軟なパーマロイ（ＮｉＣｏＦｅ）クラッド層は、好ましくは除去される。
【００２２】
上部活性強磁性層は記憶層であることが好ましく、下部活性強磁性層はハード層であることが好ましい。上部記憶層の磁化ベクトルが書込み電流に応答して回転することを可能にするために、上部記憶層の厚さは、下部ハード層に比べて減少される。２つの強磁性層の厚さの違いが、２つの層の保磁力の差を生み出す。好ましい実施形態では、より薄い記憶層の保磁力が十分に小さく、その磁化ベクトルが書込み電流に応答して回転することを可能にする。ラッチ素子では、より薄い記憶層の保磁力も十分に大きくされ、下部ハード層の反磁場が、ハード層の磁化ベクトルに逆平行な記憶層の磁化ベクトルを回転させるのを防止する。従来のスピン・バルブ構造のより柔軟なパーマロイＮｉＣｏＦｅクラッド層をなくすことによって、本発明の「疑似」スピン・バルブ構造は、フィルム・スタック、したがって付着プロセスを簡略化し、大きなＧＭＲ率に不可欠な高モーメント材料を保守し、ビットスルー処理の熱安定性を高める。
【００２３】
以下の詳細な説明を添付図面と共に考慮して参照し、本発明がより良く理解されたときに、本発明の他の目的、および本発明の付随する利点の多くが容易に理解されよう。図面において、複数の図にわたって同じ参照番号は同じ部分を示す。
【００２４】
（好ましい実施形態の詳細な説明）
図１は、従来のラッチ素子１２に結合されたプログラマブル入力電圧供給回路１０を含む、本発明の第１の例示的な実施形態を示す概略図である。入力電圧供給回路１０は、パワー・アップ時に、２つの状態の一方をとる入力電圧をラッチ素子１２に提供する。入力電圧供給回路１０は、少なくとも２つの安定状態を有する少なくとも１つの磁気素子を含む。適当な抵抗値を有するように磁気素子をプログラムすることにより、最初のパワー・アップ時にラッチ素子１２に所望の状態を書き込むように入力電圧を調節することができる。
【００２５】
入力電圧供給回路１０は、第１の抵抗器１４および第１の磁気素子１６を両方とも含むことが好ましく、第１の抵抗器１４および第１の磁気素子１６は、第１の半分のブリッジ構成で接続される。次いで、入力電圧は第１の抵抗器１４と第１の磁気素子１６の中間接続点１８から出力される。適当な抵抗値を有するように第１の磁気素子１６をプログラムすることにより、最初のパワー・アップ時にラッチ素子１２に所望の状態を書き込むように入力電圧を調節することができる。
【００２６】
入力電圧供給回路１０は、第２の抵抗器２０および第２の磁気素子２２をさらに含むことができ、第２の抵抗器２０および第２の磁気素子２２も、やはり半分のブリッジ構成で接続される。図示の実施形態では、第１の抵抗器１４、第１の磁気素子１６、第２の抵抗器２０、および第２の磁気素子２２が、完全なブリッジ構成を形成している。したがって、入力電圧は、第１の抵抗器１４と第１の磁気素子１６の中間接続点１８と、第２の抵抗器２０と第２の磁気素子２２の中間接続点２４の間で出力することができる。入力電圧は、ラッチ素子１２の交差反転回路対をオーバードライブして書込みに影響を及ぼすだけ十分に高くなければならない。
【００２７】
入力電圧の振幅を最大にするには、第１の磁気素子１６を磁気的にプログラム可能な２つの抵抗状態のうちの所望の一方にプログラムすることが好ましく、第２の磁気素子２２はもう一方のプログラマブル抵抗状態にプログラムする。明示はしていないが、磁気素子１６および２２をともにブリッジの上側の脚に設け、２つの抵抗器１４および２０をともに下側の脚に設けることもできる。同様に、第２の抵抗器２０で第２の磁気素子２２を置き換える、またその逆の置き換えを行うことができる。この後者の構成では、第１の磁気素子１６および第２の磁気素子２２を同じ状態にプログラムすることによって入力電圧の最大振幅を達成することができる。
【００２８】
セレクタ２８は、入力電圧を選択的にラッチ素子１２に出力するために、入力電圧供給回路１０とラッチ回路１２の間に配置することができる。図示のように、セレクタは、第１のトランジスタ３０および第２のトランジスタ３２を含むことができる。好ましくは、選択信号は、パワー・アップの進行中またはパワー・アップの完了後にトランジスタ３０および３２のゲートに提供される。
【００２９】
図２は、第１の磁気素子４２および第２の磁気素子４４を備えたラッチ素子４０を含む、本発明の別の例示的な実施形態を示す概略図である。ラッチ素子４０は、ｐチャネル・トランジスタ４６およびｎチャネル・トランジスタ４８を有する第１の反転器と、ｐチャネル・トランジスタ６２およびｎチャネル・トランジスタ６４を有する第２の反転器とを含む。第１の反転器および第２の反転器は、周知の交差対構成で互いに結合される。
【００３０】
第１の反転器は、第１の電力供給端子５０および第２の電力供給端子５２を有する。ｐチャネル・トランジスタ４６のソースは、第１の電位５１に直接結合された第１の電力供給端子５０に結合される。ｎチャネル・トランジスタ４８のソースは、第２の電力供給端子５２に結合される。第１の磁気素子４２は、第２の電力供給端子５２とグランド５３（第２の電位）の間に配置される。同様に、第２の反転器は、第１の電力供給端子６６および第２の電力供給端子６８を有する。ｐチャネル・トランジスタ６２のソースは、第１の電位５１に直接結合された第１の電力供給端子６６に結合される。ｎチャネル・トランジスタ６４のソースは、第２の電力供給端子６８に結合される。第２の磁気素子４４は、第２の電力供給端子６８とグランド５３の間に配置される。
【００３１】
この構成では、第１の磁気素子４２は、第２の磁気素子４４とは異なる抵抗状態にプログラムされることが好ましい。したがって、ラッチ素子４０のパワー・アップ中に不均衡が生じ、それにより交差対反転が既知の状態をとることになる。
【００３２】
図３は、２つの磁気素子４２および４４を有するラッチ素子を含む、本発明の別の例示的な実施形態を示す概略図である。この実施形態では、第１の磁気素子４２は、第１の反転器の第１の電力供給端子５０と第１の電位５１との間に接続される。第２の磁気素子４４は、第２の反転器の第１の電力供給端子６６と第１の電位５１との間に接続される。図２に示す実施形態と同様に、第１の磁気素子４２は、第２の磁気素子４４とは異なる抵抗状態にプログラムされることが好ましい。したがって、ラッチ素子のパワー・アップ中に不均衡が生じ、それにより交差対反転が既知の状態をとることになる。
【００３３】
明示はしていないが、第１の磁気素子４２を、第１の反転器の第１の電力供給端子５０と第１の電位５１との間に接続し、第２の磁気素子４４を、第２の反転器の第２の電力供給端子６８とグランド５３との間に接続することもできるよう企図されている。この構成では、第１の磁気素子４２は、第２の磁気素子４４と同じ抵抗状態にプログラムされることが好ましい。したがって、ラッチ素子のパワー・アップ中に不均衡が生じ、それにより交差対反転が既知の状態をとることになる。
【００３４】
交差対反転論理素子は、ＢＩＰＯＬＡＲ、ＣＭＯＳ、ＢＩＣＭＯＳなどを含む任意数の集積回路技術を含めた、離散的ロジックまたは集積ロジックを使用して製造することができる。
【００３５】
図４は、電子回路６０と電子回路６０の上に配設された２つの磁気素子４２および４４とを有するラッチ素子を示す部分斜視図である。電子回路６０は、電子回路を磁気素子４２および４４と相互接続させるために必要な、選択金属の相互接続層、バイア、および接点を含むことが好ましい。参照により本明細書に組み込む１９９７年１２月１８日出願の「Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｍａｇｎｅｔｉｃ Ｍｅｍｏｒｙ Ｄｅｖｉｃｅ ａｎｄ Ｍｅｔｈｏｄ ｏｆ Ｍａｎｕｆａｃｔｕｒｅ Ｔｈｅｒｅｆｏｒ」と題する本願と同じ譲受人に譲渡された米国特許出願第０８／９９３００５号に開示されるように、接点およびバイアの処理の後で磁気素子を設けることによって、より高い密度を達成することができる。
【００３６】
図５は、磁気素子４２および４４の上に重なる例示的な書込み線を有する磁気ラッチ素子を示す概略図である。電子回路６０は、磁気素子の下に仮想線で示してある。図１〜３に関連して上記に示したように、磁気素子４２および４４は、所望の状態にプログラムされることが好ましい。いくつかの実施形態では、磁気素子４２および４４を同じ状態にプログラムすることが望ましく、ほかの実施形態では、磁気素子４２および４４を反対の状態にプログラムすることが望ましい。
【００３７】
ほとんどの磁気抵抗記憶素子は、２つの状態の一方に書き込むことができる。これは、通常、磁気素子に隣接する書込みラインを提供し、書込み電流を書込みラインで流すことによって行われる。書込み電流は磁場を作り、磁場は２方向のうち１方向に磁気素子を横切る。磁場が磁気素子を第１方向に横切れば、磁気素子は第１状態に書き込まれる。磁場が磁気素子を第２方向に横切れば、磁気素子は第２状態に書き込まれる。
【００３８】
具体的に図５を参照すると、第１書込みライン７０が第１磁気素子４２を覆って提供され、第２書込みライン７２が第２磁気素子４４を覆って提供されている。仮想線で示したボックスは７４で示されており、好ましい書込みスキームに依存する異なる機能を表す。ある実施形態では、ボックス７４は、単に、第１書込みライン７０と第２書込みラインを接続する。その場合には、書込み電流Ｉ1は、第１書込みライン７０を流れ下り、第２書込みライン７２に戻ることができる。第１磁気素子４２および第２磁気素子４４が、たとえば図７７に示すように左から右へと、それぞれ同方向に磁化されたハード層を有すると仮定すると、書込みラインＩ1は、第１抵抗状態を第１磁気素子４２に書き込み、反対の抵抗状態を第２磁気素子４４に書き込む。書込み電流の方向を反対にすると、第１磁気素子４２、および第２磁気素子４４に書き込む状態を反対にすることができる。
【００３９】
他の実施形態では、ボックス７４は、直接あるいは間接に、第１書込みライン７０および書込みライン７２を、接地などあらかじめ決められた電圧に接続する。この実施形態では、第１書込みライン７０および第２書込みライン７２は、独立して、それぞれ第１磁気素子４２、および第２磁気素子４４の書込み状態を制御する。
【００４０】
他の実施形態では、ボックス７４は、第１磁気素子４２、および第２磁気素子４４の書込みを制御する助けとなるロジックなどを含む。たとえば、ボックス７４が、選択的に第１書込みライン７０、および第２書込みライン７４を接続するスイッチを含むことがある。これは、第１書込み信号７６および第２書込み信号７８が、１つあるいは複数のラッチ素子をサービスするときに、特に有益である。このスイッチは、特定の書込みサイクルの間に書き込まれるラッチ素子に、ある程度の制御を提供する。
【００４１】
図６は、選択的に好ましい状態を磁気素子に書き込む、２層ワード・ライン構造の概略図である。上述したことからわかるように、磁気素子は、対応する磁気素子に隣接する書込み電流を流すことにより、プログラムすることが可能である。書込み電流は、２つの安定した磁気状態の一方の状態に、磁気素子を磁化する。書込み電流の方向を、対応する磁気素子のハード層の磁化ベクトルに対して変化させると、磁気素子の磁場が変化する。
【００４２】
図６に示された実施形態では、２つの状態の一方を対応する磁気素子８４に書き込むために、２層ワード・ラインを使用する。２層ワード・ラインは、上方ワード・ライン８０および下方ワード・ライン８２を含み、上方ワード・ライン８０は磁気素子８４の上方に、下方ワード・ライン８２は磁気素子８４の下方に置かれる。図示した実施形態では、上方ワード・ライン８０、および下方ワード・ライン８２の端は、８６に示すように、直接接地されるか、あるいは、電流制限抵抗器など（図示せず）を通って、間接的に接地される。この配置では、第１ドライバ８８は、上方ワード・ライン８０を流れる書込み電流９６を提供し、これが図示したハード層９４の磁化ベクトル９２に平行な磁場を作り、この磁場により、第１状態が磁気素子８４に書き込まれる。第２ドライバ９０は、下方ワード・ライン８２を流れる書込み電流９８を提供し、これが図示したハード層９４の磁化ベクトル９２に反平行な磁場を作り、この磁場により、逆の状態が磁気素子８４に書き込まれる。第１ドライバ８８、および第２ドライバ９０の一方のみが、いかなるときでも、アサートされることが好ましい。
【００４３】
図７は、選択的に好ましい状態を磁気素子に書き込む、他の２層ワード・ライン構造の概略図である。この実施形態は、概略的に１００に示したように、上方ワード・ライン８０を結線を通して電気的に下方ワード・ライン８２に接続していることを除いて、図６の実施形態に同様のものである。第１状態を磁気素子８４に書き込むために、第１ドライバ８８は、書込み電流１０２を上方ワード・ライン８０に提供し、それを結線１００に流し、次に下方ワード・ライン８２に流し、最後に第２ドライバ９０に提供する。上方ワード・ライン８０と下方ワード・ライン８２を流れる電流は、反対方向なので、その結果提供される磁場は付加的である。このため、図６に示される実施形態に対して、磁気素子８４の磁場を効果的に２倍にし、磁気素子８４に書き込むために必要な書込み電流を潜在的に低減する。
【００４４】
反対の状態を磁気素子８４に書き込むために、第２ドライバ９０は、書き込み電流１０４を下方ワード・ライン８２に提供し、それを結線１００に流し、次に上方ワード・ライン８０に流し、最後に第１ドライバ８８に提供する。この場合も、下方ワード・ライン８２、および上方ワード・ライン８０の電流によって提供される磁場は付加的であり、したがって、潜在的に、磁気素子８４に書き込むために必要な書込み電流を低減する。
【００４５】
上述したワード・ライン構造が、さらに磁気素子の磁場を増大するために、磁気キーパーを含むことが考えられる。ワード・ライン・キーパーを図示したものは、共通に譲渡されるＵ．Ｓ．ｐａｔｅｎｔ Ａｐｐｌｉｃａｔｉｏｎ Ｓｅｒｉａｌ Ｎｏ．ＸＸＸ、ｆｉｌｅｄ ＸＸＸに、「ＳＥＬＦ ＡＬＩＧＮＥＤ ＷＯＲＤＬＩＮＥ ＫＥＥＰＥＲ ＡＮＤ ＭＥＴＨＯＤ ＯＦ ＭＡＮＵＦＡＣＴＵＲＥ ＴＨＥＲＥＦＯＲ」の題で発表されている。これは、ここでも参考に組み込まれている。
【００４６】
磁気素子は、図８Ａおよび図８Ｂに示すように、「偽」スピン・バルブ構造を用いて形成されることが好ましい。具体的に図８Ｂを参照すると、偽スピン・バルブ構造は、好ましくは、２つの活性強磁性層１１２および１１４にはさまれた、電気的には伝導性で、磁気的には絶縁されている層１１０を含む。電気的には伝導性で、磁気的には絶縁されている層１１０は、Ｃｕなどで形成され、２つの活性強磁性層１１２および１１４は、好ましくは、ＣｏＦｅなどの硬い材料で形成されることが好ましい。従来のスピン・バルブ構造（たとえば、Ｕ．Ｓ．Ｐａｔｅｎｔ Ｎｏ．５，５９５，８３０ ｔｏ Ｄａｕｇｈｔｏｎに記述されている）のよりやわらかいパーマロイ被覆層は、取り除かれ、ボトムＣｏＦｅ層は、直接タンタル・シード層（図示せず）の上に提供されることが好ましい。
【００４７】
図８Ａおよび図８Ｂに示した実施形態では、上部活性強磁性層１１２は記憶層であり、下部活性強磁性層１１４はハード層である。上部記憶層１１２の磁化ベクトルが、書込み電流に応じて回転するようにするために、上部記憶層１１２の厚さは、下部ハード層１１４に比べて低減される。２つのＣｏＦｅ層の厚さが違うことにより、２層の保磁力に差が生じる。好ましい実施形態では、より薄い記憶層１１２の保磁力は、下部ハード層１１４の消磁場が、ハード層１１４の磁化ベクトルに反平行な記憶層１１２の磁化ベクトル回転させないように、かなり大きくなっている。従来のスピン・バルブ構造の、よりやわらかいパーマロイＮｉＣｏＦｅ被覆層を取り除くことにより、本発明の「偽」スピン・バルブ構造は、フィルム・スタック、したがってデポジション・プロセスを容易にし、大きなＧＭＲ比に不可欠な、モーメントの高い材料を維持し、処理を受けるビットの耐熱性を増大させる。
【００４８】
これまでの本発明の好ましい実施形態の記述により、当業者には、本発明の教示は、請求項の範囲を逸脱することなく、その他の実施形態に適応可能であることは、容易に認識されるものである。
【図面の簡単な説明】
【図１】 従来のラッチ素子に結合されたプログラマブル入力電圧供給回路を含む本発明の第１の例示的な実施形態の概略図である。
【図２】 内部に２つの磁気素子を有するラッチ素子を含む本発明の他の例示的な実施形態の概略図である。
【図３】 内部に２つの磁気素子を有するラッチ素子を含む本発明の他の例示的な実施形態の概略図である。
【図４】 本発明の好ましい実施形態による電子回路の上に配置された２つの磁気素子を有するラッチ素子の部分斜視図である。
【図５】 磁気素子の上にある例示的な書込み線を示す磁気ラッチ素子の概略図である。
【図６】 磁気素子に所望の状態を選択的に書き込むための例示的な２層ワード線構造の概略図である。
【図７】 磁気素子に所望の状態を選択的に書き込むための他の２層ワード線構造の概略図である。
【図８Ａ】 本発明による疑似スピン・バルブ（ＰＳＶ）磁気素子の例示的な部分斜視図である。
【図８Ｂ】 図８Ａの疑似スピン・バルブ（ＰＳＶ）磁気素子の例示的な断面図である。
Claims (13)
- 正電位端子と接地電位端子とを有する電源によって電力を供給され、２つの安定状態のうちの一方を有するデータのビットを選択的に記憶するラッチ素子であって、それそれが第１電源端子と第２電源端子とを有し、かつ交差結合態様で互いに結合された第１の反転論理要素と第２の反転論理要素とを有するラッチ素子とを備え、
前記ラッチ素子の第１の反転論理要素は前記電源の正電位端子に第１の磁気的手段を介して接続する第１の電源端子と前記電源の接地電位端子に接続する第２の電源端子とを有し、前記ラッチ素子の第２の反転論理要素は前記電源の正電位端子に第２の磁気的手段を介して接続する第１の電源端子と前記電源の接地電位端子に接続する第２の電源端子とを有しており、
前記第１の磁気的手段は、第１の磁気的プログラマブル抵抗をその中に生成するものであり、
前記第２の磁気的手段は、第２の磁気的プログラマブル抵抗をその中に生成するものであり、
さらに、前記電源の起動時に前記ラッチ素子に前記２つの安定状態のうちの所望の一方をとるようにさせるために、前記第１の磁気的プログラム抵抗と第２の磁気的プログラム抵抗は異なることを特徴とする不揮発性ラッチ。 - 前記第１の磁気的手段がＡＭＲ材料を含む請求項１記載の不揮発性ラッチ。
- 前記第１の磁気的手段がＧＭＲ材料を含む請求項１記載の不揮発性ラッチ。
- 前記第１の磁気的手段がＣＭＲ材料を含む請求項１記載の不揮発性ラッチ。
- 前記第１の磁気的手段がスピン・トンネリング素子を含む請求項１記載の不揮発性ラッチ。
- 前記第１の磁気的手段が疑似スピン・バルブ素子を含む請求項１記載の不揮発性ラッチ。
- 前記第１の磁気的手段が
第１の厚みを有する第１の強磁性層と、
前記第１の厚みより大きな厚みである第２の厚みを有する第２の強磁性層とを含み、
さらに、前記第１の強磁性層と第２の強磁性層との間に挿入された導電性電磁絶縁層と
を含むことを特徴とする請求項１記載の不揮発性ラッチ。 - ゲート端子と、ソース端子及びドレイン端子を有する第１のｐ−チャネル・トランジスタであって、第２の端子が電源の正電位端子に接続されている第１の磁気的手段の第１の端子に前記ソース端子が接続された第１のｐ−チャネル・トランジスタと、
ゲート端子と、ソース端子及びドレイン端子を有する第１のｎ−チャネル・トランジスタであって、そのドレイン端子が前記第１のｐ−チャネル・トランジスタのドレイン端子に、そのゲート端子が前記第１のｐ−チャネル・トランジスタのゲート端子に、そのソース端子が前記電源の接地電位端子にそれぞれ接続された第１のｎ−チャネル・トランジスタと、
ゲート端子と、ソース端子及びドレイン端子を有する第２のｐ−チャネル・トランジスタであって、第２の端子が前記電源の正電位端子に接続されている第２の磁気的手段の第１の端子に前記ソース端子が接続された第２のｐ−チャネル・トランジスタと、
ゲート端子と、ソース端子及びドレイン端子を有する第２のｎ−チャネル・トランジスタであって、そのドレイン端子が前記第２のｐ−チャネル・トランジスタのドレイン端子と前記第１のｎ−チャネル・トランジスタのゲート端子に、そのゲート端子が前記第２のｐ−チャネル・トランジスタのゲート端子と前記第１のｎ−チャネル・トランジスタのドレイン端子に、そのソース端子が前記電源の接地電位端子にそれぞれ接続された第２のｎ−チャネル・トランジスタと
を備えた正電位端子と接地電位端子とを有する電源によって電力供給される不揮発性ラッチ。 - 前記第１の磁気的手段の抵抗値をプログラムするためのプログラミング手段をさらに含む請求項８記載の不揮発性ラッチ。
- 前記第１の磁気的手段の前記プログラマブル抵抗値が２つの安定状態を有し、前記プログラミング手段が、前記第１の磁気的手段の抵抗値を前記２つの安定状態のうちの一方になるようにプログラムする請求項９記載の不揮発性ラッチ。
- 前記プログラミング手段が、前記第１の磁気的手段中に前記２つの安定状態のうちの一方を書き込むために前記第１の磁気的手段から離れた書込み手段を含む請求項１０記載の不揮発性ラッチ。
- 前記第２の磁気的手段の前記プログラマブル抵抗値が２つの安定状態を有し、前記プログラミング手段が、前記第２の磁気的手段の抵抗値を前記２つの安定状態のうちの一方になるようにプログラムする請求項１１記載の不揮発性ラッチ。
- 前記プログラミング手段が、前記第２の磁気的手段の抵抗値を前記第１の磁気的手段と逆の状態にプログラムする請求項１２記載の不揮発性ラッチ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/059,871 US6269027B1 (en) | 1998-04-14 | 1998-04-14 | Non-volatile storage latch |
| US09/059,871 | 1998-04-14 | ||
| PCT/US1999/008240 WO1999053499A1 (en) | 1998-04-14 | 1999-04-14 | Non-volatile storage latch |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005326192A Division JP2006155870A (ja) | 1998-04-14 | 2005-11-10 | 磁気素子への状態書き込み装置及び方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002511631A JP2002511631A (ja) | 2002-04-16 |
| JP3810274B2 true JP3810274B2 (ja) | 2006-08-16 |
Family
ID=22025834
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000543970A Expired - Lifetime JP3810274B2 (ja) | 1998-04-14 | 1999-04-14 | 不揮発性記憶ラッチ |
| JP2005326192A Pending JP2006155870A (ja) | 1998-04-14 | 2005-11-10 | 磁気素子への状態書き込み装置及び方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005326192A Pending JP2006155870A (ja) | 1998-04-14 | 2005-11-10 | 磁気素子への状態書き込み装置及び方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (3) | US6269027B1 (ja) |
| EP (2) | EP1326255B1 (ja) |
| JP (2) | JP3810274B2 (ja) |
| AU (1) | AU3562399A (ja) |
| DE (2) | DE69908770T2 (ja) |
| WO (1) | WO1999053499A1 (ja) |
Families Citing this family (69)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6343032B1 (en) | 1999-07-07 | 2002-01-29 | Iowa State University Research Foundation, Inc. | Non-volatile spin dependent tunnel junction circuit |
| US6317359B1 (en) * | 1999-07-07 | 2001-11-13 | Iowa State University Research Foundation, Inc. | Non-volatile magnetic circuit |
| US6542000B1 (en) * | 1999-07-30 | 2003-04-01 | Iowa State University Research Foundation, Inc. | Nonvolatile programmable logic devices |
| US6493259B1 (en) * | 2000-08-14 | 2002-12-10 | Micron Technology, Inc. | Pulse write techniques for magneto-resistive memories |
| US6724654B1 (en) * | 2000-08-14 | 2004-04-20 | Micron Technology, Inc. | Pulsed write techniques for magneto-resistive memories |
| JP5100805B2 (ja) * | 2000-09-22 | 2012-12-19 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
| US6515895B2 (en) * | 2001-01-31 | 2003-02-04 | Motorola, Inc. | Non-volatile magnetic register |
| US6392924B1 (en) * | 2001-04-06 | 2002-05-21 | United Microelectronics Corp. | Array for forming magnetoresistive random access memory with pseudo spin valve |
| US6693826B1 (en) | 2001-07-30 | 2004-02-17 | Iowa State University Research Foundation, Inc. | Magnetic memory sensing method and apparatus |
| JP4073690B2 (ja) | 2001-11-14 | 2008-04-09 | 株式会社ルネサステクノロジ | 薄膜磁性体記憶装置 |
| JP4278325B2 (ja) * | 2001-12-19 | 2009-06-10 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| GB0207307D0 (en) * | 2002-03-27 | 2002-05-08 | Koninkl Philips Electronics Nv | In-pixel memory for display devices |
| CN100421171C (zh) * | 2002-06-05 | 2008-09-24 | 松下电器产业株式会社 | 非易失性存储电路的驱动方法 |
| GB0213420D0 (en) * | 2002-06-12 | 2002-07-24 | Koninkl Philips Electronics Nv | In-Pixel memory for display devices |
| UA77303C2 (en) * | 2002-06-14 | 2006-11-15 | Pfizer | Derivatives of thienopyridines substituted by benzocondensed heteroarylamide useful as therapeutic agents, pharmaceutical compositions and methods for their use |
| JP2004023062A (ja) * | 2002-06-20 | 2004-01-22 | Nec Electronics Corp | 半導体装置とその製造方法 |
| JP3808802B2 (ja) * | 2002-06-20 | 2006-08-16 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
| US6754097B2 (en) * | 2002-09-03 | 2004-06-22 | Hewlett-Packard Development Company, L.P. | Read operations on multi-bit memory cells in resistive cross point arrays |
| JP4133149B2 (ja) | 2002-09-12 | 2008-08-13 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
| US6714441B1 (en) * | 2002-09-17 | 2004-03-30 | Micron Technology, Inc. | Bridge-type magnetic random access memory (MRAM) latch |
| JP2004118921A (ja) | 2002-09-25 | 2004-04-15 | Toshiba Corp | 磁気ランダムアクセスメモリ |
| CN100481259C (zh) * | 2002-11-01 | 2009-04-22 | 松下电器产业株式会社 | 使用变阻元件的非易失性双稳态多谐振荡器电路的驱动方法 |
| JP4365576B2 (ja) * | 2002-11-22 | 2009-11-18 | Ｔｄｋ株式会社 | 磁気メモリデバイスおよび書込電流駆動回路、並びに書込電流駆動方法 |
| JP4294307B2 (ja) | 2002-12-26 | 2009-07-08 | 株式会社ルネサステクノロジ | 不揮発性記憶装置 |
| KR100479810B1 (ko) * | 2002-12-30 | 2005-03-31 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치 |
| US7202645B2 (en) * | 2003-01-09 | 2007-04-10 | Audio Note Uk Ltd. | Regulated power supply unit |
| CN100505086C (zh) * | 2003-01-31 | 2009-06-24 | Nxp股份有限公司 | 用于低功耗和高选择性的mram结构 |
| US6956762B2 (en) * | 2003-05-23 | 2005-10-18 | Hewlett-Packard Development Company, L.P. | Method and system for data communication on a chip |
| US6976422B2 (en) * | 2003-06-06 | 2005-12-20 | Illinois Tool Works, Inc. | Strapping machine with automatic strap clearing and reloading |
| US7029924B2 (en) * | 2003-09-05 | 2006-04-18 | Sharp Laboratories Of America, Inc. | Buffered-layer memory cell |
| US7057919B1 (en) | 2003-10-31 | 2006-06-06 | Silicon Magnetic Systems | Magnetic memory array configuration |
| JP4159095B2 (ja) | 2003-12-03 | 2008-10-01 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 磁気記憶装置 |
| US7082053B1 (en) | 2003-12-24 | 2006-07-25 | Silicon Magnetic Systems | Non-volatile latch with magnetic junctions |
| US6798690B1 (en) * | 2004-01-10 | 2004-09-28 | Honeywell International Inc. | Magnetic switching with expanded hard-axis magnetization volume at magnetoresistive bit ends |
| US7068531B2 (en) * | 2004-01-10 | 2006-06-27 | Honeywell International Inc. | Bias-adjusted magnetoresistive devices for magnetic random access memory (MRAM) applications |
| US20070279971A1 (en) * | 2004-06-04 | 2007-12-06 | Micron Technology, Inc. | Modified pseudo-spin valve (psv) for memory applications |
| US7339818B2 (en) | 2004-06-04 | 2008-03-04 | Micron Technology, Inc. | Spintronic devices with integrated transistors |
| US7447847B2 (en) * | 2004-07-19 | 2008-11-04 | Micron Technology, Inc. | Memory device trims |
| WO2006030516A1 (ja) * | 2004-09-17 | 2006-03-23 | Fujitsu Limited | 磁気記憶装置及びその製造方法 |
| US7379321B2 (en) * | 2005-02-04 | 2008-05-27 | Hitachi Global Storage Technologies Netherlands B.V. | Memory cell and programmable logic having ferromagnetic structures exhibiting the extraordinary hall effect |
| JP4802608B2 (ja) * | 2005-08-19 | 2011-10-26 | ソニー株式会社 | 記憶装置 |
| US7423328B2 (en) * | 2005-10-17 | 2008-09-09 | Northern Lights Semiconductor Corp. | Method for reducing word line current in magnetoresistive random access memory and structure thereof |
| US7426133B2 (en) * | 2005-10-24 | 2008-09-16 | Honeywell International, Inc. | Complementary giant magneto-resistive memory with full-turn word line |
| US7248496B2 (en) * | 2005-11-14 | 2007-07-24 | Honeywell International Inc. | MRAM read sequence using canted bit magnetization |
| US7548452B2 (en) * | 2006-03-15 | 2009-06-16 | Honeywell International Inc. | MRAM read bit with askew fixed layer |
| US7746686B2 (en) * | 2006-04-21 | 2010-06-29 | Honeywell International Inc. | Partitioned random access and read only memory |
| US7474569B2 (en) * | 2006-05-25 | 2009-01-06 | Honeywell International Inc. | Two-element magnetic memory cell |
| US7499313B2 (en) * | 2006-06-02 | 2009-03-03 | Honeywell International Inc. | Nonvolatile memory with data clearing functionality |
| JP4231887B2 (ja) | 2006-09-28 | 2009-03-04 | 株式会社東芝 | 不揮発ラッチ回路および不揮発性フリップフロップ回路 |
| US8120887B2 (en) * | 2007-02-28 | 2012-02-21 | Alpha & Omega Semiconductor, Ltd. | MOS transistor triggered transient voltage suppressor to provide circuit protection at a lower voltage |
| US7447061B1 (en) | 2007-03-02 | 2008-11-04 | The United States Of America As Represented By The Secretary Of The Navy | Magnetoresistive memory array circuit |
| US20080229269A1 (en) * | 2007-03-12 | 2008-09-18 | International Business Machines Corporation | Design structure for integrating nonvolatile memory capability within sram devices |
| US7692954B2 (en) * | 2007-03-12 | 2010-04-06 | International Business Machines Corporation | Apparatus and method for integrating nonvolatile memory capability within SRAM devices |
| WO2009031231A1 (ja) * | 2007-09-07 | 2009-03-12 | Renesas Technology Corp. | 半導体装置 |
| JP5201487B2 (ja) | 2007-12-06 | 2013-06-05 | 日本電気株式会社 | 不揮発性ラッチ回路 |
| US8243502B2 (en) | 2007-12-14 | 2012-08-14 | Nec Corporation | Nonvolatile latch circuit and logic circuit using the same |
| US7760538B1 (en) * | 2008-03-04 | 2010-07-20 | Xilinx, Inc. | Non-volatile SRAM cell |
| US7796417B1 (en) * | 2008-04-14 | 2010-09-14 | Altera Corporation | Memory circuits having programmable non-volatile resistors |
| CN102460583A (zh) * | 2009-06-12 | 2012-05-16 | 株式会社半导体理工学研究中心 | 锁存电路的电压特性调整方法和半导体器件的电压特性调整方法以及锁存电路的电压特性调整器 |
| KR101611416B1 (ko) | 2009-12-09 | 2016-04-12 | 삼성전자주식회사 | 비휘발성 논리 회로, 상기 비휘발성 논리 회로를 포함하는 집적 회로 및 상기 집적 회로의 동작 방법 |
| US8406064B2 (en) | 2010-07-30 | 2013-03-26 | Qualcomm Incorporated | Latching circuit |
| JP5100807B2 (ja) * | 2010-09-24 | 2012-12-19 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
| US8373438B2 (en) | 2010-10-29 | 2013-02-12 | Alexander Mikhailovich Shukh | Nonvolatile logic circuit |
| US8681535B2 (en) | 2011-06-03 | 2014-03-25 | Alexander Mikhailovich Shukh | Nonvolatile latch circuit |
| TWI429062B (zh) * | 2011-06-15 | 2014-03-01 | Ind Tech Res Inst | 非揮發性靜態隨機存取式記憶胞以及記憶體電路 |
| US9209196B2 (en) | 2011-11-30 | 2015-12-08 | Sharp Kabushiki Kaisha | Memory circuit, method of driving the same, nonvolatile storage device using the same, and liquid crystal display device |
| US8773896B2 (en) | 2012-05-18 | 2014-07-08 | Alexander Mikhailovich Shukh | Nonvolatile latch circuit |
| JP6148534B2 (ja) | 2013-05-20 | 2017-06-14 | 株式会社東芝 | 不揮発性メモリ |
| US8942027B1 (en) | 2013-07-10 | 2015-01-27 | Industrial Technology Research Institute | Memory storage circuit and method of driving memory storage circuit |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3573485A (en) * | 1968-06-24 | 1971-04-06 | Delbert L Ballard | Computer memory storage device |
| US4132904A (en) * | 1977-07-28 | 1979-01-02 | Hughes Aircraft Company | Volatile/non-volatile logic latch circuit |
| JPS5999370A (ja) * | 1982-11-30 | 1984-06-08 | Copal Co Ltd | 磁気抵抗素子を具える磁気検出器の製造方法 |
| US4751677A (en) | 1986-09-16 | 1988-06-14 | Honeywell Inc. | Differential arrangement magnetic memory cell |
| US4887236A (en) * | 1987-05-29 | 1989-12-12 | Raytheon Company | Non-volatile, radiation-hard, random-access memory |
| EP0678213B1 (en) | 1992-11-16 | 2003-02-19 | NVE Corporation | Magnetoresistive structure with alloy layer |
| US6021065A (en) * | 1996-09-06 | 2000-02-01 | Nonvolatile Electronics Incorporated | Spin dependent tunneling memory |
| US5654566A (en) * | 1995-04-21 | 1997-08-05 | Johnson; Mark B. | Magnetic spin injected field effect transistor and method of operation |
| SG46731A1 (en) | 1995-06-30 | 1998-02-20 | Ibm | Spin valve magnetoresistive sensor with antiparallel pinned layer and improved exchange bias layer and magnetic recording system using the senor |
| US5701222A (en) | 1995-09-11 | 1997-12-23 | International Business Machines Corporation | Spin valve sensor with antiparallel magnetization of pinned layers |
| US5695864A (en) | 1995-09-28 | 1997-12-09 | International Business Machines Corporation | Electronic device using magnetic components |
| US5659499A (en) * | 1995-11-24 | 1997-08-19 | Motorola | Magnetic memory and method therefor |
| US5650887A (en) | 1996-02-26 | 1997-07-22 | International Business Machines Corporation | System for resetting sensor magnetization in a spin valve magnetoresistive sensor |
| US5640343A (en) | 1996-03-18 | 1997-06-17 | International Business Machines Corporation | Magnetic memory array using magnetic tunnel junction devices in the memory cells |
| US5650958A (en) | 1996-03-18 | 1997-07-22 | International Business Machines Corporation | Magnetic tunnel junctions with controlled magnetic response |
| US5920500A (en) * | 1996-08-23 | 1999-07-06 | Motorola, Inc. | Magnetic random access memory having stacked memory cells and fabrication method therefor |
| US5861328A (en) | 1996-10-07 | 1999-01-19 | Motorola, Inc. | Method of fabricating GMR devices |
-
1998
- 1998-04-14 US US09/059,871 patent/US6269027B1/en not_active Expired - Lifetime
-
1999
- 1999-04-14 EP EP03075105A patent/EP1326255B1/en not_active Expired - Lifetime
- 1999-04-14 JP JP2000543970A patent/JP3810274B2/ja not_active Expired - Lifetime
- 1999-04-14 WO PCT/US1999/008240 patent/WO1999053499A1/en active IP Right Grant
- 1999-04-14 DE DE69908770T patent/DE69908770T2/de not_active Expired - Lifetime
- 1999-04-14 AU AU35623/99A patent/AU3562399A/en not_active Abandoned
- 1999-04-14 EP EP99917524A patent/EP1072040B1/en not_active Expired - Lifetime
- 1999-04-14 DE DE69937259T patent/DE69937259T2/de not_active Expired - Lifetime
- 1999-09-14 US US09/396,189 patent/US6147922A/en not_active Expired - Lifetime
- 1999-10-28 US US09/429,664 patent/US6175525B1/en not_active Expired - Lifetime
-
2005
- 2005-11-10 JP JP2005326192A patent/JP2006155870A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US6147922A (en) | 2000-11-14 |
| EP1072040A1 (en) | 2001-01-31 |
| EP1326255B1 (en) | 2007-10-03 |
| JP2002511631A (ja) | 2002-04-16 |
| US6175525B1 (en) | 2001-01-16 |
| EP1326255A3 (en) | 2004-06-16 |
| WO1999053499A1 (en) | 1999-10-21 |
| US6269027B1 (en) | 2001-07-31 |
| DE69908770D1 (de) | 2003-07-17 |
| EP1072040B1 (en) | 2003-06-11 |
| EP1326255A2 (en) | 2003-07-09 |
| AU3562399A (en) | 1999-11-01 |
| JP2006155870A (ja) | 2006-06-15 |
| DE69937259T2 (de) | 2008-07-17 |
| DE69937259D1 (de) | 2007-11-15 |
| DE69908770T2 (de) | 2004-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3810274B2 (ja) | 不揮発性記憶ラッチ | |
| JP2784439B2 (ja) | 磁気抵抗記憶素子、アレイおよび装置 | |
| US7190611B2 (en) | Spin-transfer multilayer stack containing magnetic layers with resettable magnetization | |
| US7061796B2 (en) | Thin film magnetic memory device for programming required information with an element similar to a memory cell information programming method | |
| US7009877B1 (en) | Three-terminal magnetostatically coupled spin transfer-based MRAM cell | |
| US7859881B2 (en) | Magnetic memory device and write/read method of the same | |
| JP4758554B2 (ja) | Ｍｒａｍ装置 | |
| JP4896341B2 (ja) | 磁気ランダムアクセスメモリ及びその作動方法 | |
| EP1074992B1 (en) | Magnetic random access memory device | |
| US6522576B2 (en) | Magneto-resistive memory array | |
| US20020154539A1 (en) | Pulsed write techniques for magneto-resistive memories | |
| KR20020071443A (ko) | 자기 랜덤 액세스 메모리 | |
| US6870757B2 (en) | Thin film magnetic memory device applying a magnetic field to write data | |
| KR20000017086A (ko) | 비휘발성 자기 메모리 셀 및 디바이스 | |
| EP1314152A1 (en) | Circuit selection of magnetic memory cells and related cell structures | |
| JP2003151260A (ja) | 薄膜磁性体記憶装置 | |
| WO2002005268A2 (en) | All metal giant magnetoresistive memory | |
| JPWO2010095589A1 (ja) | 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ | |
| KR20060122812A (ko) | 복수-상태 자기 랜덤 액세스 메모리 셀로의 기록 방법 | |
| JP3392657B2 (ja) | 半導体記憶装置 | |
| US6667899B1 (en) | Magnetic memory and method of bi-directional write current programming | |
| US7206223B1 (en) | MRAM memory with residual write field reset | |
| Kaakani | Radiation hardened memory development at Honeywell | |
| JPWO2007049353A1 (ja) | 磁気メモリ装置及びその書き込み方法 | |
| CN113643735A (zh) | 使用存储单元和mram堆叠实现存储器存储的电路结构和方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050810 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050817 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060411 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060516 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060523 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130602 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |