DE69930135T2

DE69930135T2 - Pseudomorphe transistoren mit hoher elektronenbeweglichkeit

Info

Publication number: DE69930135T2
Application number: DE69930135T
Authority: DE
Inventors: K. Elsa Wayland TONG
Original assignee: Raytheon Co
Current assignee: Skyworks Solutions Inc
Priority date: 1998-09-29
Filing date: 1999-09-15
Publication date: 2006-12-07
Anticipated expiration: 2019-09-16
Also published as: JP2002526922A; EP1630860A2; DE69930135D1; EP1131849A2; US6087207A; WO2000019512A8; EP1131849B1; JP4874461B2; AU5923899A; WO2000019512A1; EP1630860A3; EP1131849A4

Description

Die vorliegende Erfindung betrifft allgemein pseudomorphische Transistoren hoher Elektronenbeweglichkeit (PHEMTs), und, genauer gesagt, Transistoren dieser Art, welche auf Substraten der Gruppen III–V gebildet sind.
Wie in der Technik bekannt sind verschiedene Arten von aktiven Geräten vorhanden, welche bei Mikrowellenfrequenzen und Millimeterfrequenzen verwendet werden, um eine Verstärkung von Hochfrequenzsignalen zu erzeugen. Im Allgemeinen ist eines der verschiedenen gebräuchlichen Halbleitergeräte, welche bei diesen Frequenzen eingesetzt werden, der Feldeffekttransistor, insbesondere sind es Metallelektroden-Halbleiter-Feldeffekttransistoren (MESFETs), Transistoren hoher Elektronenbeweglichkeit (HEMTs) und pseudomorphische Transistoren hoher Elektronenbeweglichkeit (PHEMTs). Jeder dieser Transistoren wird aus Materialien der Gruppen III–V gebildet, beispielsweise Galliumarsenid (GaAs) oder Indiumphosphid (InP). Was einen HEMT-Transistor von einem MESFET-Transistor unterscheidet, ist, dass in einem HEMT-Transistor eine dotierte Sperrschicht oder Donatorschicht aus einem Material und eine undotierte Kanalschicht aus einem unterschiedlichen Material vorhanden sind. Es wird ein Heteroübergang zwischen der dotierten Donatorschicht und der undotierten Kanalschicht gebildet. Dieser Heteroübergang erzeugt eine räumliche Trennung von Elektronen, welche von der dotierten Donatorschicht in die undotierte Kanalschicht injiziert werden. Elektronen von der Donatorschicht mit großer Bandlücke werden also in die Kanalschicht mit der schmalen Bandlücke übertragen, wo sie dazu gezwungen werden, sich nur in einer Ebene parallel zu dem Heteroübergang zu bewegen. Dies resultiert in der Bildung eines zweidimensionalen so genannten Elektronengases. Da die Leitung in der undotierten Kanalschicht stattfindet, wird eine Streuung durch Verunreinigung in dieser undotierten Schicht vermindert und die Elektronenmobilität wird dadurch im Vergleich zu der dotierten Kanalstruktur, wie sie in den MESFET-Transistoren verwendet wird, vergrößert. Demgemäß ermöglichen HEMT-Transistoren einen Betrieb bei höheren Frequenzen als MESFET-Transistoren.
Wie ebenfalls in der Technik bekannt ist, enthält eine Art von PHEMT-Transistoren ein Galliumarsenidsubstrat, auf dem aufeinander folgend folgende Schichten gebildet sind: eine undotierte Indium-Gallium-Arsenid-Kanalschicht; eine dotierte Sperrschicht oder Donatorschicht aus AlGaAs; und n– GaAs und n+ GaAs-Schichten als ohmsche Kontaktschichten, wie in 1A gezeigt ist. Eine Schicht aus einem Photoresistmaterial wird dann über der Struktur abgelagert und so mit Muster versehen, dass sich eine Öffnung über einem Teil der Struktur ergibt, um einen Bereich frei zu legen, in welchem die Gateelektrode gebildet werden soll. Unter Verwendung der mit Muster versehenen Photoresistschicht als Ätzmaske wird ein Ätzmittel in Berührung mit den durch die Öffnung freigelegten Teilen gebracht, um aufeinander folgend durch Teile der n+ GaAs-Schicht und der n– GaAs-Schicht und teilweise in die AlGaAs-Schicht hinein zu ätzen, wie in 1A für ein Feuchtätzen oder Flüssigätzen und in 1B für eine Trockenätzung gezeigt ist. In jedem Falle wird in den ohmschen Kontaktschichten n+ GaAs und n– GaAs eine verhältnismäßig breite Ausnehmung geätzt, um die Durchbruchspannung des Feldeffekttransistors zu verbessern. Das trockene Ätzen bewirkt eine bessere Selektivität und eine geringere Unterschneidung als das feuchte Ätzen. Das trockene Ätzen bewirkt jedoch stets eine bestimmte Beschädigung der Oberflächenschicht, welche geätzt wird, was mehr unerwünschte Oberflächenzustände einführen kann. Sowohl bei dem Feuchtätzvorgang als auch bei dem Trockenätzvorgang wird nach Bildung der breiten Ausnehmung die Photoresistschicht abgehoben und eine weitere Photoresistschicht wird über der Struktur abgelagert und mit Muster versehen, um die schmale Gateausnehmung und die Gatemetallisierung (d. h. die Gateelektrode) zu definieren, welche einen Schottky-Kontakt mit der AlGaAs-Kanalschicht hat, wie in 1C gezeigt ist (wenn eine feuchte Ätzung verwendet wird, um die breite Ausnehmung zu bilden), oder in 1D gezeigt ist (wenn die Trockenätzung verwendet wird, um die breite Ausnehmung zu bilden). In jedem Fall wird, wie für den AlGaAs-PHEMT-Transistor in den 1C oder 1D gezeigt ist, diese schmale Ausnehmung durch eine feuchte chemische Ätzung durch zeitbegrenztes Ätzen gebildet, was geprüft wird, in dem der offene Kanalstrom zwischen der Sourceelektrode S und der Drainelektrode D gemessen wird. Ein Gatemetall wird dann über der Photoresistschicht und die Öffnung abgelagert, die darin durch Elektronenstrahlbemusterung gebildet worden ist, wobei die Ablagerung auf dem freigelegten Teil der AlGaAs-Schicht erfolgt. Nachdem die Photoresistschicht und das draußen befindliche Metall abgehoben worden sind, wird die Gateelektrode G gebildet. Der resultierende Feldeffekttransistor ist in 1E für die Feuchtätzung gezeigt und ist in 1F für den Trockenätzvorgang gezeigt. Wenn andererseits anstelle der Verwendung der AlGaAs-Schicht eine Schicht aus InGaP verwendet wurde, dann sind die Verwendung der zweiten Photoresistschicht auf einer InGaP-Oberfläche und die Verwendung eines Feuchtätzvorganges nicht verträglich. Genauer gesagt, die feuchten Ätzmittel, die zum Ätzen des InGaP verwendet werden, sind Lösungen, welche starke Säuren enthalten. Diese starken Säuren verursachen starke Unterschneidungen in der Photoresistschicht, was in einem vollständigen Verlust der InGaP-Oberflächenschicht resultiert. Weiter erkennt man aus den 1E und 1F, dass in den Bereichen U wesentliche, nicht eingegrenzte Ausnehmungen vorhanden sind, welche auf einem der genannten Prozesse beruhen.
In einem Artikel mit dem Titel „0.25 μm Gate Length N-InGaP/InGaAs/GaAs HEMT DCFL Circuit with Lower Power Dissipation than High-Speed Si CMOS Circuits", Seiten 323 bis 326 vom International Electron Devices Meeting (IEDM), New York, IEEE, US, 13. Dezember 1992, ISBN 07803 0818 2, beschreiben S. Kuroda u. a. einen pseudomorphischen N-InGAP/InGaAs/GaAs-HEMT-Transistor bei welchem ohmsche Metallkontakte auf einer Dreifachschicht von GaAS abgelagert werden, wobei die GaAs-Schichten durch dünne Ätzstoppschichten (3,5 nm) aus siliziumdotiertem InGaP getrennt sind. Es sind ein E-HEMT und ein D-HEMT gezeigt. Der D-HEMT hat einen metallischen Gatekontakt, der auf der untersten der drei GaAs-Schichten abgelagert ist, welcher über einer 21,5 nm dicken, siliziumdotierten InGaP-Donatorschicht liegt. Das Gerät ist jedoch durch einen doppelten Ätzstoppprozess unter Einsatz selektiver Trockenätztechniken mit RIE-Gas, zusammengesetzt aus CCl₂F₂ und He hergestellt und der metallische Gatekontakt hat nicht Kontakt mit irgendeiner der drei GaAS-Schichten.
In einem Artikel mit dem Titel „Enhancement-mode buried gate InGaP/AlGaAs/In GaAs heterojunction FETs fabricated by selective wet etching", Seiten 2216 bis 2218 von Electronics Letters, 7. Dezember 1995, Band 31, Nr. 25 beschreiben Y. Okamoto u. a. einen solchen Feldeffekttransistor, bei welchem die Struktur eine undotierte AlGaAs-Pufferschicht, eine AlGaAs-Donatorschicht der n-Art, eine undotierte InGaAS-Kanalschicht, eine AlGaAs-Donatorschicht der n-Art, eine undotierte AlGaAs-Schottkyschicht, eine undotierte InGaP-Passivierungsschicht, welche als Ätzstoppschicht eingesetzt wird, und einen stark dotierte GaAs Abdeckschicht der n-Art enthält.
Die Galliumarsenid-Abdeckschicht wurde einer Ätzung für eine breite Ausnehmung unter Verwendung einer 1:8:600 Lösung von H₂SO₄:H₂O₂:H₂O bei 20°C ausgesetzt. Die Gate-Ausnehmungsätzung durch die InGaP-Schicht hindurch wurde dann unter Verwendung von HCl bei 20°C durchgeführt. Eine eingegrabene Gatestruktur wurde durch Sputterablagern von WSi hergestellt. Source- und Drain-Kontakte wurden unter Verwendung von AuGe/Ni-Legierungen durch thermisches Verdampfen und Vergüten erzeugt.
Die FR 2 689 318 beschreibt einen HEMT-Transistor, bei welchem eine Metall-Gateelektrode teilweise in Siliziumdioxid eingebettet ist, welches eine Öffnung ausfüllt, die durch Ätzen erzeugt ist, wobei es sich um eine Nassätzung oder Feuchtätzung handeln kann, welche durch eine n– GaAs-Kontaktschicht und eine n– InGaP-Ätzstoppschicht stattfindet, welche in der Reihenfolge eine n– GaAs-Schicht und eine n– InGaP-Schicht überdeckt, welche zusammen als eine Elektrodenlieferungsschicht dienen, ferner eine intrinsische InGaAs-Kanalschicht und eine intrinsische GaAs-Schicht, welche über einer GaAs-Substratschicht liegt. Bei der Herstellung dieses HEMT-Transistors liegt vor der Bildung der Öffnung eine Siliziumdioxidschicht über der n– GaAs-Kontaktschicht und wird selektiv geätzt, um die Ablagerung der AuGe/Au-Source- und Drain-Kontakte auf der n– GaAs-Kontaktschicht zu ermöglichen. Die Apertur wird nach Ätzen einer Öffnung durch den verbleibenden Teil der Siliziumdioxidschicht hergestellt. Nachdem die Apertur gebildet worden ist, was durch zwei aufeinander folgende unterschiedliche Nassätzvorgänge geschieht, wird das Siliziumdioxid abgelagert, um die Apertur und die Öffnung in der Siliziumdioxidschicht aufzufüllen. Eine kleinere Öffnung wird dann durch Trockenätzung durch die abgelagerte Siliziumdioxidauffüllung hindurch geätzt, wobei diese kleinere Öffnung sich bis zu der oberen Oberfläche der n– GaAs-Schicht unterhalb des Niveaus der n– InGaP-Ätzstoppschicht erstreckt. Ein Metall, welches die Gateelektrode bildet, wird dann abgelagert, um die kleine Öffnung aufzufüllen und einen von außen zugänglichen Gatekontakt zu erzeugen, der von den Source- und Drain-Kontakten isoliert ist.
Gemäß der vorliegenden Erfindung wird ein Verfahren zur Bildung eines Gates eines Feldeffekttransistors angegeben, wobei das Verfahren folgendes umfasst:

a) Bilden einer Struktur, die folgendes aufweist: ein III–V-Substrat; eine Kanalschicht über dem Substrat; eine dotierte Sperrschicht über der Kanalschicht; eine Schutzschicht, welche auf der Sperrschicht angeordnet ist; eine Ätz-Stoppschicht, die über der Schutzschicht angeordnet ist; und eine Source- und Drain-Kontaktschicht, die über der Ätz-Stoppschicht angeordnet ist;
b) Vorsehen einer Maske auf der Oberfläche der Struktur, wobei diese Maske in ihr eine Öffnung aufweist, um einen Oberflächenbereich der Kontaktschicht freizulegen;
c) Aussetzen des freigelegten Oberflächenbereiches der Kontaktschicht einem ersten Ätzmittel und Durchätzen durch die Kontaktschicht zur Freilegung eines darunter liegenden Oberflächenbereiches der Ätz-Stoppschicht, wobei das erste Ätzmittel die Kontaktschicht mit einer größeren Ätzgeschwindigkeit abätzt als die Ätzgeschwindigkeit dieses Ätzmittels gegenüber der Ätz-Stoppschicht beträgt;
d) Aussetzen eines Oberflächenbereiches der Ätz-Stoppschicht einem zweiten Ätzmittel und Durchätzen durch die Ätz-Stoppschicht zum Freilegen eines darunter liegenden Oberflächenbereiches der Schutzschicht, wobei das zweite Ätzmittel die Ätz-Stoppschicht mit einer größeren Ätzgeschwindigkeit ätzt als die Ätzgeschwindigkeit des zweiten Ätzmittels gegenüber der Schutzschicht beträgt; und
f) Ablagern eines Metalls über der Maske und durch den geätzten Bereich der Ätz-Stoppschicht auf den freigelegten Bereich der Schutzschicht, gekennzeichnet durch den Schritt der Vergrößerung der Öffnung in der Maske nach der ersten Ätzung, jedoch vor Aussetzen der freigelegten Oberflächenbereiche auf der Ätz-Stoppschicht gegenüber dem zweiten Ätzmittel, so dass der genannte Oberflächenbereich der Ätz-Stoppschicht, der der zweiten Ätzung ausgesetzt wird, der Oberflächenbereich ist, der dem ersten Ätzmittel ausgesetzt wird.

Mit einem solchen Verfahren kann ein Transistor ohne unabgegrenzte Ausnehmung hergestellt werden.
Vorzugsweise ist das Substrat Galliumarsenid, die Kanalschicht ist Indium-Galliumarsenid und die Schutzschicht ist ein Material, welches von der Ätzstoppschicht verschieden ist.
Vorzugsweise besteht die Schutzschicht aus dem selben Material wie die Source- und Drain-Kontaktschicht.
Die Schutzschicht kann eine Dicke in der Größenordnung von 1 bis 2 nm (10 bis 20 Å) haben.
Vorzugsweise ist die Schutzschicht ein Material der Gruppe III–V und insbesondere Galliumarsenid.
Vorzugsweise ist die Ätzstoppschicht ein Indium-Gallium Phosphid.
Wenn kein unabgesperrter Ausnehmungsbereich vorhanden ist, so werden die meisten Probleme, welche mit unabgegrenzten Ausnehmungen verbunden sind, d. h., eine unkontrollierte Gegen-Durchbruchsspannung, transiente Effekte, beispielsweise eine Gateverzögerung und Drainverzögerung und verminderte extrinsische Transkonduktanz, vermieden.
Eine bevorzugte Ausführungsform der Erfindung sieht einen Feldeffekttransistor mit einem Galliumarsenidsubstrat, einer Indium-Galliumarsenid-Kanalschicht, welche über dem Substrat angeordnet ist, einer dotierten Aluminium-Galliumarsenid-Sperrschicht, welche über der Kanalschicht angeordnet ist, einer Galliumarsenid-Schutzschicht, welche auf der Sperrschicht angeordnet ist, einer Indium-Gallium-Phosphidschicht, welche über der Schutzschicht angeordnet ist, wobei die Indium-Gallium Phosphidschicht eine Öffnung aufweist, und einer Galliumarsenid-Source- und- Drainkontaktschicht über seitlich beabstandeten Bereichen der Indium-Gallium Phosphidschicht vor, wobei die Öffnung zwischen seitlich beabstandeten Bereichen der Indium-Gallium-Phosphidschicht vorgesehen ist. Weiterhin ist eine Gateelektrode vorgesehen, die mit seitlichen Bereichen in der Öffnung der Indium-Gallium-Phosphidschicht gelegen ist, wobei Wände dieser Öffnung in der Indium-Gallium-Phosphidschicht in Kontakt mit den genannten seitlichen Bereichen der Gateelektrode stehen und ein Bodenbereich des Gates einen Schottkykontakt mit der Galliumarsenid-Schutzschicht hat.
Die Erfindung wird nun beispielsweise unter Bezugname auf die begleitenden Zeichnungen beschrieben, welche folgendes zeigen:
1A–1F schematische Skizze eines Feldeffekttransistors in den verschiedenen Stufen seiner Herstellung gemäß dem Stande der Technik;
2 eine schematische Skizze eines Querschnittes eines Feldeffekttransistors, welcher durch ein Verfahren gemäß der vorliegenden Erfindung hergestellt ist; und
3A bis 3E schematische Skizzen eines Querschnittes eines Feldeffekttransistors gemäß 2 in verschiedenen Stufen seiner Herstellung gemäß der vorliegenden Erfindung.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
Es sei nun auf 2 Bezug genommen. Hier ist ein Feldeffekttransistor 10, vorliegend ein PHEMT-Transistor gezeigt, welcher ein Galliumarsenidsubstrat (GaAs) 12, eine Kanalschicht 14 aus Indium-Galliumarsenid (InGaAs) über dem Substrat 12, eine dotierte Sperrschicht oder Donatorschicht 16 aus Aluminium Galliumarsenid (AlGaAs) über der Kanalschicht 14, eine Schutzschicht 18, welche auf der Sperrschicht 16 angeordnet ist, eine Indium-Gallium Phosphidschicht 20 (InGaP), die über der Schutzschicht vorgesehen ist, und Source- und Drain-Kontaktschichten 22 bzw. 24 aus Galliumarsenid (GaAs) über den seitlich beabstandeten Bereichen der Indium-Gallium Phosphidschicht 20 enthält. Die Indium-Gallium-Phosphidschicht 20 hat eine Öffnung 26 darin. Eine Gateelektrode G 30 ist vorgesehen, deren seitliche Teile in der Öffnung 26 in der Indium-Gallium-Phosphidschicht 20 vorgesehen sind. Die Seitenwände 32 der genannten Öffnung 26 in der Indium-Gallium-Phosphidschicht 20 befinden sich im Kontakt mit den genannten Seitenbereichen der Gateelektrode 30 und ein Bodenbereich 34 der Gateelektrode 30 hat einen Schottkykontakt mit der Galliumarsenid-Schicht 18. Sourceelektroden S 36 und Drainelektroden D 38 sind im ohmschen Kontakt mit der Galliumarsenidschicht 24, wie dargestellt ist. Die Schutzschicht 18 hat vorliegend eine Dicke in der Größenordnung von 1 bis 2 nm (1 nm = 10 Å) und die Dotierungskonzentration beträgt weniger als 5 × 10¹⁷ cm^–3.
Vorliegend hat die Kanalschicht 14 aus Indium-Galliumarsenid (InGaAs) eine Dicke von 100 bis 200 Å und eine elektronische Flächenkonzentration von 1 × 10¹² cm^–2 bis 3 × 10¹² cm^–2. Hier hat die dotierte Sperrschicht oder Donatorschicht 16 aus Aluminium-Galliumarsenid (AlGaAs) eine Dicke von 100 bis 300 Å und eine elektronische Flächenkonzentration von 2 × 10¹² cm^–2 bis 5 × 10¹² cm^–2. Vorliegend hat die Indium-Gallium-Phosphidschicht 20 (InGaP) eine Dicke von 100 bis 300 Å und eine Dotierungskonzentration von weniger als 5 × 10¹⁷ cm^–3. Weiter hat vorliegend die Source- und Drain-Kontaktschicht 22 aus Galliumarsenid (GaAs) eine Dicke von weniger als 400 Å und hat eine Dotierungskonzentration von weniger als 5 × 10¹⁷ cm^–3. Die Kontaktschicht 24 hat eine Dicke von 400 bis 600 Å und eine Dotierungskonzentration von 2 × 10¹⁸ cm^–3 bis 6 × 10¹⁸ cm^–3.
Unter Bezugnahme auf die 3A bis 3E sei ein Verfahren zur Herstellung eines solchen Feldeffekttransistors 10 (2) beschrieben. Somit sei zunächst auf 3A Bezug genommen. Ein Substrat 40 wird erzeugt, welches folgendes aufweist: das Galliumarsenidsubstrat 12; die Indium-Galliumarsenid-Kanalschicht 14 über dem Substrat 12; die dotierte Aluminium-Galliumarsenid-Sperrschicht oder Donatorschicht 16 über der Kanalschicht 14; die Galliumarsenid-Schutzschicht 18 über der Donatorschicht 16; die Indium-Gallium-Phosphidschicht 20, vorliegende ein Ätzstoppschicht, welche über der Schutzschicht 18 angeordnet ist; die Galliumarsenid-Source- und Drain-Kontaktschichten 22 und 24, welche sich über der Ätzstoppschicht 20 befinden; und die Sourcekontakte S 36 und Drainkontakte D 38, wie dies in der Zeichnung dargestellt ist.
Als nächstes wird eine Maske, vorliegend eine Schicht 40 aus Photoresistmaterial durch einen Elektronenstrahl in nicht dargestellter Weise mit einem Muster, eine Öffnung 24 enthaltend, versehen, welche die dargestellte Form hat, wobei die Maske auf der Oberfläche der Struktur 40 liegt. Die Apertur 42 setzt einen Oberflächenteil der Kontaktschichten 24 und 22 frei. Die Apertur 42 in der Maskenschicht 40 hat eine Breite W, vorliegend 0,15 bis 0,25 μm.
Als nächstes wird eine nasse chemische Lösung in Kontakt mit der mit Muster versehenen Photoresistschicht 40 gebracht, wobei ein Teil des feuchten chemischen Ätzmittels durch die Öffnung 40 auf die freigelegte Oberfläche der Schicht 24 gelangt. Das feuchte chemische Ätzmittel dient zum selektiven Ätzen der freiliegenden Bereiche der Galliumarsenid-Source- und Drainkontaktschichten 22 bzw. 24. Die Ätzrate dieses chemischen Mittels gegenüber Galliumarsenid ist mindestens zwei Größenordnungen höher als die Ätzrate dieses chemischen Mittels gegenüber Indium-Gallium-Phosphid. Somit wirkt die Indium-Gallium-Phosphidschicht 20 als eine Ätzstoppschicht gegenüber dem nassen chemischen Ätzmittel. Vorliegend kann beispielsweise das nasse chemische Ätzmittel eine Mischung aus Zitronensäure, Wasserstoffsuperoxid und Wasser oder eine Mischung aus Schwefelsäure, Wasserstoffsuperoxid und Wasser, oder eine Mischung aus Ammoniumhydroxid, Wasserstoffsuperoxid und Wasser sein. Für die Mischung von Ammoniumhydroxid, Wasserstoffsuperoxid und Wasser können beispielsweise die Verhältnisse 1NH₂OH-1H₂O₂-250H₂O sein.
Als nächstes wird ein Sauerstoffplasma dazu verwendet, eine dünne Lage von der Photoresistschicht zu entfernen. Der Zweck dieser Maßnahme besteht darin, die Öffnung 42 in der Photoresistschicht 40 von der Weite W zu der größeren Weite W' zu erweitern, so dass die Photoresistschicht 40' (3B) eine Öffnung 42' hat, welche größer als die oder gleich der Ausnehmung ist, welche in den Galliumarsenidschicht 22, 24 aufgrund der Hinterschneidung der Photoresistschicht 40 (3A) durch das feuchte chemische Ätzmittel gebildet worden ist. Dieses Entfernen einer dünnen Lage der Photoresistschicht 40 beseitigt irgendeinen unabgesperrten Ausnehmungsbereich, wenn das Gatemetall, wie zu beschreiben ist, abgelagert wird, da der Bodenbereich der Gateelektrode G durch die Öffnung in den Galliumarsenidschichten 22 und 24 definiert ist und nicht durch die Öffnung 42' in der Photoresistschicht 40'. Als nächstes werden die durch die Photoresistschicht 40' gebildete Maske und die geätzten Galliumarsenidschichten 22 und 24 in Berührung mit einer konzentrierten Salzsäurelösung gebracht. Die Lösung hat eine wesentlich niedrigere Ätzrate (d. h., mindestens zwei Größenordnungen niedriger) gegenüber Galliumarsenid als gegenüber Indium-Gallium-Phosphid. Somit wird die Öffnung 26 (2 und 3B) in der Indium-Gallium-Phosphidschicht 20 gebildet, welche auf die Öffnung 42' ausgerichtet ist, die zuvor in der Photoresistschicht 40' und in den darunter liegenden Teilen der geätzten Galliumarsenidschichten 22 und 24 ausgebildet worden ist. Somit wirkt die Galliumarsenidschicht 18 als eine Ätzstoppschicht gegenüber der Salzsäure. Mit anderen Worten, die Salzsäureätzung ist selektiv, d. h. sie entfernt nur das Indium-Gallium-Phosphid und lässt die Galliumarsenidschicht 18 unberührt. Es besteht daher keine Notwendigkeit, den Strom zwischen den Source- und Drainkontakten 36 bzw. 38 zu überwachen, wie dies oben in Zusammenhang mit den 1A bis 1F beschrieben wurde, um den Endpunkt der Ätzung zu bestimmen. Beim Ätzen der Indium-Gallium-Phosphidschicht 20 ist das Ätzmaskenmaterial, wie oben angemerkt, nun durch die Galliumarsenidschichten 22 und 24 gebildet, welche epitaxisch auf der Oberfläche der Indium-Gallium-Phosphidschicht 20 aufgewachsen sind, und nicht die Photoresistschicht 40'. Demgemäß geschieht absolut keine Unterschneidung der Indium-Gallium-Phosphidschicht 20, selbst wenn eine 100%ige Ätzüberzeit verwendet wird, d. h., selbst dann, wenn die Ätzzeit um 100% überschritten wird.
Als nächstes, und hier sei auf 3C Bezug genommen, wird Gatemetall 46, vorliegend Titan/Platin/Gold, über der Photoresistschicht 40' und durch die Öffnungen 42' abgelagert, welche in der Photoresistschicht 40', und den Galliumarsenidschichten 22 und 24 bebildet sind, und durch die Öffnung 26 (3B) hindurch abgelagert, die in der Indium-Gallium-Phosphidschicht 20 vorgesehen ist, wie dies gezeigt ist. Es sei bemerkt, dass das Gatemetall 46 die Öffnung 26 in der Schicht 20 ausfüllt, da die Weite W (3A) der Schicht 40 auf die Weite W' (3B) vergrößert worden ist. Die Photoresistschicht 40' wird dann abgehoben, wobei die außen liegenden Teile des Gatemetalls, die darauf abgelagert worden sind, entfernt werden, um so die Gateelektrode G, welche die Bezugszahl 30 hat, zu bilden, wie in 3D gezeigt ist. Es ist anzumerken, dass das Gatemetall 46 nun die hoch dotierten Galliumarsenid-Source- und -Drainkontaktschichten 22 und 24 berühren würde, und würde den Transistor kurzschließen würde. Daher wird, und hier sei auf 3E Bezug genommen, eine Photoresistschicht 50 über der Oberfläche der Struktur, welche in 3D gezeigt ist, abgelagert und in der dargestellten Weise mit Musterung versehen. Genauer gesagt, die Photoresistschicht 50 wird mit einer breiteren Öffnung 52 zwischen den Source- und Drainelektroden 36, 38 versehen, gegenüber den Öffnungen 42, 42' (3A und 3B), welche in der Photoresesistschicht 40, 40' gebildet sind, wie dies dargestellt ist. Es sei bemerkt, dass das Gatemetall 46, welches die Gateelektrode 30 bildet, sich in dieser weiteren Öffnung 52 befindet. Als nächstes wird eine Nassätzung, vorliegend mit einer Mischung aus Schwefelsäure, Wasserstoffsuperoxid und Wasser oder eine Mischung aus Ammoniumhydroxid, Wasserstoffsuperoxid und Wasser, in Kontakt mit der Photoresistschicht 50 und dem freigelegten Gatemetall sowie den freiliegenden Oberflächenbereichen der Galliumarsenid-Source- und -Drain-Kontaktschichten 22, 24 gebracht, um selektiv die freiliegenden Bereiche der genannten Galliumarsenid-Kontaktschichten 22 und 24 zu entfernen, während die Indium-Gallium-Phosphid-Ätzstoppschicht 20 im wesentlichen ungeätzt bleibt. Die Photoresistschicht 50 wird dann entfernt und der resultierende Feldeffekttransistor 10 ist in 2 dargestellt.
Es ist festzustellen, dass das Verfahren, das oben in Verbindung mit den 3A und 3E beschrieben wurde, die Bildung einer Gateausnehmung durch selektives Nassätzen gestaltet. Mit einem solchen Verfahren erreicht man also, dass keine Beschädigung der Struktur aufgrund einer Trockenätzung resultiert. Weiter besteht aufgrund der Selektivität der Nassätzung, welche nahezu unbegrenzt ist, keine Notwendigkeit, wie oben erwähnt, den Kanalstrom zwischen der Sourceelektrode und der Drainelektrode zu messen, um den Endpunkt der Ätzung zu bestimmen. Das Verfahren ermöglicht somit eine größere Gleichförmigkeit, bessere Reproduzierbarkeit und ist weniger arbeitsintensiv. Fernerhin gibt es keinen unabgesperrten Ausnehmungsbereich, wodurch die meisten wesentlichen Probleme vermieden werden, welche mit unabgesperrten Ausnehmungen verbunden sind, d. h., eine ungesteuerte Gegen-Durchbruchsspannung, transiente Effekte, beispielsweise eine Gate- und Drainverzögerung und eine verminderte extrinsische Transkonduktanz.
Andere Ausführungsformen befinden sich innerhalb des Umfangs der anliegenden Ansprüche.

Claims

Verfahren zur Bildung eines Gate-Anschlusses eines Feldeffektransistors, mit folgenden Verfahrensschritten: a) Bilden einer Struktur, die folgendes aufweist: ein III–V-Substrat (12); eine Kanalschicht (14) über dem Substrat (12); eine dotierte Sperrschicht (16) über der Kanalschicht (14); eine Schutzschicht (18), welche auf der Sperrschicht (18) angeordnet ist; eine Ätz-Stoppschicht (20), die über der Schutzschicht (18) angeordnet ist; und eine Source- und Drain-Kontaktschicht (22, 24), die über der Ätz-Stoppschicht (20) angeordnet ist; b) Vorsehen einer Maske (40) auf der Oberfläche der Struktur, wobei diese Maske (40) in ihr eine Öffnung (42) aufweist, um einen Oberflächenbereich der Kontaktschicht (22, 24) freizulegen; c) Aussetzen des freigelegten Oberflächenbereiches der Kontaktschicht (22, 24) einem ersten Ätzmittel und Durchätzen durch die Kontaktschicht zur Freilegung eines darunterliegenden Oberflächenbereiches der Ätz-Stoppschicht (20), wobei das erste Ätzmittel die Kontaktschicht (22, 24) mit einer größeren Ätzgeschwindigkeit abätzt als die Ätzgeschwindigkeit dieses Ätzmittels gegenüber der Ätz-Stoppschicht (20) beträgt; d) Aussetzen eines Oberflächenbereiches der Ätz-Stoppschicht (20) einem zweiten Ätzmittel und Durchätzen durch die Ätz-Stoppschicht (20) zum Freilegen eines darunterliegenden Oberflächenbereiches der Schutzschicht (18), wobei das zweite Ätzmittel die Ätz-Stoppschicht (20) mit einer größeren Ätzgeschwindigkeit ätzt als die Ätzgeschwindigkeit des zweiten Ätzmittels gegenüber der Schutzschicht (18) beträgt; und f) Ablagern eines Metalls (46) über der Maske (40') und durch den geätzten Bereich der Ätz-Stoppschicht (20) auf den freigelegten Bereich der Schutzschicht (18), gekennzeichnet durch den Schritt der Vergrößerung der Öffnung (42) in der Maske (40) nach der ersten Ätzung, jedoch vor Aussetzen der freigelegten Oberflächenbereiche auf der Ätz-Stoppschicht gegenüber dem zweiten Ätzmittel, so daß der genannte Oberflächenbereich der Ätz-Stoppschicht (20), der der zweiten Ätzung ausgesetzt wird, der Oberflächenbereich ist, der vom ersten Ätzmittel freigelegt ist.
Verfahren nach Anspruch 1, gekennzeichnet durch den Schritt des selektiven Entfernens der Kontaktschicht (22, 24) von dem abgelagerten Metall, so daß ein Bereich (34) des Metalls (30) verbleibt, der in die Ätz-Stoppschicht (20) eingebettet ist.
Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Substrat (12) ein Gallium-Arsenid-Substrat ist, die Kanalschicht (14) eine Indium-Gallium-Arsenid-Kanalschicht ist, die Sperrschicht (16) eine dotierte Aluminium-Gallium-Arsenid-Sperrschicht ist, die Schutzschicht (18) eine Gallium-Arsenid-Schutzschicht ist, die Ätz-Stoppschicht (20) eine Indium-Gallium-Phosphid-Ätz- Stoppschicht ist, und die Kontaktschicht (22, 24) eine Gallium-Arsenid-Source- und Drain-Kontaktschicht ist, und dadurch gekennzeichnet, daß der Schritt der Ablagerung eines Metalls (46) über einer Maskenschicht (40') die Ablagerung von Gatemetall in einem Schottkykontakt mit dem freigelegten Bereich der Schutzschicht (18) umfaßt, wobei das genannte Gatemetall die Gateelektrode (30) bildet.
Verfahren nach irgendeinem vorausgehenden Anspruch, dadurch gekennzeichnet, daß das genannte erste Ätzmittel die Kontaktschicht (22, 24) mit einer Ätzgeschwindigkeit abätzt, die mindestens zwei Größenordnungen größer als die Ätzrate des genannten Ätzmittels gegenüber der Ätz-Stoppschicht (20) ist.
Verfahren nach irgendeinem vorausgehenden Anspruch, dadurch gekennzeichnet, daß der zweite Ätzschritt das Abätzen der Ätz-Stoppschicht (20) mit einer Geschwindigkeit umfaßt, die mindestens zwei Größenordnungen größer als die Ätzrate ist, welche die Ätzung des zweiten Ätzmittels gegenüber der Schutzschicht (18) hat.