EP0000327A1 - Verfahren zum Herstellen von integrierten Halbleiteranordnungen durch Anwendung einer auf Selbstausrichtung basierenden Maskierungstechnik - Google Patents

Verfahren zum Herstellen von integrierten Halbleiteranordnungen durch Anwendung einer auf Selbstausrichtung basierenden Maskierungstechnik Download PDF

Info

Publication number
EP0000327A1
EP0000327A1 EP78100092A EP78100092A EP0000327A1 EP 0000327 A1 EP0000327 A1 EP 0000327A1 EP 78100092 A EP78100092 A EP 78100092A EP 78100092 A EP78100092 A EP 78100092A EP 0000327 A1 EP0000327 A1 EP 0000327A1
Authority
EP
European Patent Office
Prior art keywords
masking layer
layer
etching
zone
zones
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP78100092A
Other languages
English (en)
French (fr)
Other versions
EP0000327B1 (de
Inventor
Augustine Wei-Chun Chang
Arun Kumar Gaind
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of EP0000327A1 publication Critical patent/EP0000327A1/de
Application granted granted Critical
Publication of EP0000327B1 publication Critical patent/EP0000327B1/de
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking

Definitions

  • the invention relates to a method for producing integrated semiconductor arrangements, in which masking layers are applied to a semiconductor body, with the aid of which suitable zones are introduced into the semiconductor body.
  • a fundamental, critical factor in the design of integrated semiconductor arrangements that are to be accommodated on a semiconductor chip is the power loss. Due to the occurring power dissipation, the number of devices and circuits is of given on a semiconductor chip size is to be accommodated, and limits the speed of operation of the circuits loading. In general, it can be seen that the power loss that occurs increases with the speed of the circuits. In addition, the power loss that occurs is a direct function of the number of components or circuits arranged on a semiconductor chip.
  • each of these zones requires a separate masking process, to which the respective zone is subsequently formed by diffusion, ion implantation, dielectric isolation or by combinations of these processes.
  • the conventional Mask istspro process includes coating the surface of the semiconductor body with a dielectric layer, which in turn is a photoresist layer.
  • the photo lacquer layer is suitably exposed and developed with the aid of an exposure mask, so that a mask pattern is created in accordance with the zone pattern to be generated. With the help of this mask as an etching mask, a corresponding pattern is etched into the dielectric layer.
  • the known methods also do not completely solve the problem that is known as undercutting a masking layer that is underneath during an etching process another masking layer is arranged.
  • the under-etched area increases the effective area of the mask window and can lead to overlaps of zones that must be spaced apart.
  • the invention seeks to remedy this.
  • the invention as characterized in the claims solves the; The task of specifying a self-aligning masking method by means of which the production of integrated semiconductor arrangements of increased density is possible and at the same time the problem of undercutting masking layers is avoided.
  • a P-doped silicon substrate is used to fabricate an NPN transistor isolated from other elements, not shown, on the same semiconductor chip by dielectric isolation.
  • the method according to the invention is also suitable for producing bipolar transistors of opposite conductivity types and other semiconductor components such as field-effect transistors.
  • N -doped epitaxial layer 7 is applied to the P -doped substrate 2.
  • an N + -doped sub-collector 6 and a P + -doped junction isolation zone 4 are provided. These standard buried zones are not directly related to the method according to the invention.
  • FIG. 1B It can be seen from FIG. 1B that three different masking layers are applied to the epitaxial layer 7. With the aid of these masking layers, the zones to be produced in the example under consideration are introduced into the epitaxial layer. In the example under consideration, there are actually five separate layers 10, 12, 14, 16 and 18 on the epitaxial layer. As will be described in the following, however, layers 10 and 12 form a composite masking layer and layer 18 is not absolutely necessary within the scope of the method according to the invention, but is advantageous.
  • a dimensioning mask 19 is applied to the surface of the uppermost layer 18 and contains a pattern defining the total amount of zones to be formed in the epitaxial layer 7.
  • the dimensioning mask 19 preferably consists of a photoresist, which is exposed and developed in a conventional manner.
  • the layer 10 of silicon dioxide is advantageously grown thermally in a thickness of 25 to 100 nm from the epitaxial layer 7.
  • the layer 12 of silicon oxynitride is preferably applied by a chemical vapor deposition method, as described, for example, in "J. Electrochemical Society", Vol. 124, No. 4, April 1977, on pages 599 to 606 by Gaind et al under the title " Oxynitride Deposition Kinetics in a SiH 4 -CO 2 -HN 3 -H 2 system "is described.
  • the thickness of the layer 12 is of the order of 50 to 100 nm
  • the layers 14 and 18 made of silicon dioxide are also preferably applied in a chemical vapor deposition process and have a thickness of approximately 50 and 100 to 200 nm.
  • the layer 16 of silicon nitride is preferably also applied in a chemical vapor deposition process in a thickness of 50 to 100 nm.
  • thicknesses of 25, 50 and 100 nm are preferably selected for the layers 10, 14 and 18.
  • the method according to the invention is not limited to the materials and coating techniques specified. It is crucial for the method according to the invention that three masking layers are used which can be etched independently of one another. This means that a certain etchant, which attacks the material of one layer, does not attack the materials of the other two layers, or only at a lower etching rate. ;
  • silicon oxynitride, silicon dioxide and silicon nitride are selected as materials for the three mask layers 12, 14 and 16 which can be etched independently of one another.
  • hot phosphoric acid hardly affects silicon nitride. This acid also etches silicon oxynitride approximately 2.5 times faster than silicon nitride.
  • Buffered hydrofluoric acid etches silicon dioxide, but hardly attacks silicon nitride or silicon oxynitride.
  • the various etching steps can also be carried out in the form of plasma etching.
  • Plasma etching etches silicon oxynitride two to three times faster than silicon nitride. Chemically evaporated silicon dioxide is etched up to six to ten times slower than silicon nitride. With anistropic plasma etching, the sili ciumoxynitrid Anlagen be replaced by a layer of silicon nitride. In this case, layer 16 of silicon nitride should be at least twice as thick as layer 12.
  • silicon nitride or silicon oxynitride can be replaced by polycrystalline silicon which can be selectively etched with pyrocatechol.
  • windows 20, 21 and 22 are etched into the exposed areas of the layers 16 and 18 using the dimensioning mask 19.
  • the loading of silica supernatant layer 18 is etched with buffered hydrofluoric acid at first, while engaging Siliciumdoxid, but remains ineffective with respect to silicon nitride, or photoresist. After the windows in layer 18 have been exposed, this layer is used as a mask for etching the corresponding openings 20, 21 and 22 in layer 16 of silicon nitride.
  • the only task of layer 18 is to mask layer 16, since etching agents, such as hot phosphoric acid, attack conventional photoresists in addition to silicon nitride.
  • the layer 18 can also be completely omitted if the normal etching process is replaced by plasma etching.
  • Plasma etching also called reactive ion etching, is sufficiently familiar to the person skilled in the art. Suitable agents for etching silicon nitride, for example, are commercially available
  • the area of the substrate 7 below the window 20 is to be converted into a dielectric isolation zone.
  • the area below the window 21 is to be designed as a contact zone to the sub-collector 6.
  • the area below the window 22 is formed as the base zone of the bipolar transistor. According to the invention, these three zones are automatically aligned with one another.
  • a barrier mask 28, as shown in FIG. 4D, covers the areas of the windows 21 and 22, but not the area of the window 20.
  • the openings in the barrier mask 28 for the window 20 do not require a critical alignment process since the layer 16 is made of silicon nitride prevents the window 20 from expanding in the lateral direction. This means that the edges of the openings in the blocking mask 28 made of photoresist do not have to be exactly aligned with the edges of the layers 16 and 18 in the region of the windows 20.
  • the window 20 'up to the epitaxial layer 7 is now opened.
  • the layer 14 of silicon dioxide is etched with buffered hydrofluoric acid, the barrier mask 28 being removed at the same time.
  • Etching layer 12 of silicon oxynitride; is done with hot phosphoric acid.
  • the layer 10 of silicon dioxide is etched off with buffered hydrofluoric acid.
  • layer 14 of silicon dioxide serves as a mask.
  • layer 12 of silicon oxynitride acts as a mask.
  • the layer 10 of silicon dioxide serves as an intermediate layer between the Layer 12 of silicon oxynitride and the substrate of pure silicon.
  • Silicon oxynitride has the property of producing higher impurity densities than silicon dioxide. However, this is not critical with regard to the usability of the method according to the invention.
  • dislocations occur in the silicon near the layer of silicon oxynitride, which can reduce the yield.
  • a layer of silicon dioxide or another dielectric is applied in a thickness of at least 25 nm, by means of which a mechanical stress is generated in the silicon below the layer of silicon oxynitride.
  • the dielectric isolation zone 30 is now formed, which is shown in FIG. 1F.
  • This insulation zone 30 preferably consists of silicon dioxide, which can be thermally grown from the silicon layer 7. This is a common procedure.
  • This insulation layer 30 is preferably produced by first removing part of the silicon by plasma etching in the region of the window 20 '. The resulting cavity is subsequently filled during an oxidation of p rocess with silica.
  • a barrier insulation can also be provided.
  • an insulation zone P + -doped in the exemplary embodiment under consideration is provided instead of the dielectric insulation zone 30. This can be made by diffusion or ion implantation.
  • the zone produced in the process step described above also has a different function than the function of the Isolation.
  • it can be a zone that forms a resistor, a Schottky diode, or any other semiconductor zone.
  • the window it is not always necessary to open the windows to the surface of the silicon substrate.
  • the feature which is essential for the method according to the invention is to produce the zone in a self-aligning manner, taking into account the further zones to be produced in subsequent method steps.
  • a second blocking mask 32 made of photoresist is applied, suitably exposed and developed, so that only the window 21 remains uncovered.
  • the corresponding structure is shown in Fig. 1F.
  • the blocking mask 32 is, in turn, as in the case of the first blocking mask 28, conventional photoresist material, by means of which all areas are protected with the exception of those in which windows for the epitaxial layer 7 are to be exposed.
  • a window 21 ' is opened in the area of the window 21 up to the epitaxial layer 7.
  • the process used corresponds to the etching process already described in connection with window 20 '.
  • the second barrier mask becomes complete away.
  • An N + -doped zone 36 is introduced into the epitaxial layer 7 through the window 21; this zone can either be used as a connecting zone to the sub-collector; or can be used as a contact zone to the epitaxial layer 7.
  • the zone is created by diffusion or ion implantation.
  • a thin oxide layer 38 is then applied, which protects the zone 36 against contamination when the next barrier mask 34 is applied.
  • the third blocking mask 34 is applied in FIG. 1G. Like the first two blocking masks, this third blocking mask 34 has the task of covering those regions of the masking layers which are not to be etched off as far as the epitaxial layer 7. In the exemplary embodiment under consideration, only the area of the window 22 is not covered by the blocking mask 34. The base and emitter zone of the bipolar transistor are to be realized in the region of this window. Using the etching techniques already specified, the window 22 is etched up to the surface of the epitaxial layer 7. A P + -doped zone 40 is then introduced into the epitaxial layer 7. This zone forms the base zone of the transistor.
  • an emitter zone 42 is formed in the base zone 40 in a conventional manner.
  • the method according to the invention is described using the example of the production of an NPN transistor; in the same way, of course, a PNP transistor could of course be produced if substrate 2 and epitaxial layer 7 from the opposite set cable type can be selected.
  • the method according to the invention can be used quite generally in the production of a wide variety of integrated components.
  • the specified sequence of steps is as described by FIGS. 1A to 1I is marked, not to be observed in every case.
  • zone 36 can also be formed after zone 40.
  • the structure shown in section in FIG. 1I is shown in plan view in FIG. 2.
  • the dimensions critical in the manufacturing process, which are automatically aligned in the method according to the invention are designated D1, D2, D2 ', D3 and D3'.
  • the dimensions D2, D2 'and D3, D3' can have the same or different values, depending on the design parameters.
  • the distance D1 between the contact zone 36 and the base zone 40 can typically be selected between 1 and 4 ⁇ m.
  • the distance D2 (or D2 ') between the contact zone 36 and the isolation zone 30 is between 1 to 2.5 ⁇ m.
  • the distance D3 (or D3 ') between the base zone 40 and the isolation zone 30 is, for example, 1 to 2.5 ⁇ m.
  • CMOSFET'S complementary metal oxide semiconductor field effect transistors
  • An N -doped zone 103 is introduced into the P -doped substrate 102 shown in FIG. 3A.
  • Five layers, designated by reference numerals 110, 112, 114, 116 and 118, are applied to the surface of the substrate. These layers correspond exactly to layers 10, 12, 14, 16 and 18 in the figures. 1A to 1H.
  • the layers can advantageously be applied again using the techniques already mentioned.
  • the N -doped zone 103 is used to fabricate a P-channel FET.
  • the adjacent region of the P -doped substrate 102 is then provided for an N-channel FET.
  • Thousands of such elements can be formed in a semiconductor chip.
  • the isolation zones in the form of diffused zones or dielectric zones ensure the mutual isolation of the field effect transistors.
  • Windows are again etched into layers 118 and 116 using a dimensioning mask.
  • the window are provided with the reference numbers 120 to 125.
  • the areas in zone 103 below windows 120 and 121 are for the source and drain of the P-channel FET.
  • the area under window 122 houses an N + doped contact zone.
  • An isolation zone is provided in the area below the window 123.
  • the areas below windows 124 and 125 house the source and drain of an N-channel FET.
  • the mask used to manufacture windows 120 through 125 corresponds to mask 19 in FIG. 1B. It was therefore not presented again.
  • the window 123 ' is now opened up to the substrate 102 in an area in which the zone 103 ends.
  • a blocking mask 128 is used, which is indicated by a broken line.
  • the window 123 ' is manufactured in the same manner as described in connection with the manufacture of a bipolar transistor.
  • Layer 114 of silicon dioxide is etched with buffered hydrofluoric acid
  • layer 112 of silicon oxynitride with hot phosphoric acid
  • layer 110 of silicon dioxide is in turn etched with buffered hydrofluoric acid.
  • layer 114 acts as a mask.
  • layer 112 acts as a mask.
  • isolation zones 126 and 127 are produced, as shown in FIG. 3D.
  • the isolation zone 126 is a P + -doped zone which acts as a channel blocking zone below the dielectric isolation zone 127.
  • the dielectric isolation zone 127 can again be produced in the manner already described in connection with the dielectric isolation zone 30.
  • the P + -doped isolation zone 126 can be by ion implantation or diffusion before Formation of zone 127 can be established.
  • Such zones and the techniques used to manufacture them are well known to those skilled in the art. Of course, other isolation zone arrangements can also be produced using the method according to the invention.
  • a second blocking mask 132 is applied, exposed and developed, so that only the regions of the windows 120 and 121 remain uncovered.
  • Windows 120 'and 121' are opened in the same way as window 123 '.
  • the P + -doped zones 135 and 136 are then introduced by diffusion or ion implantation. These zones form the source and drain of the P-channel FET (Fig. 3C).
  • zones 140, 141 and 142 Like the introduction of zones 140, 141 and 142 (FIG. 3D), the process sequence according to the invention is completed. These zones are introduced with the aid of a third blocking mask 134 which, with the exception of windows 122, 124 and 125, covers the entire surface of the substrate. The windows 122 ', 124' and 125 'are then exposed and the N + -doped zones 142, 140 and 141 are introduced in their area. Zones 140 and 141 form the source and drain of the N-channel FET. Zone 142 forms a contact zone via which a suitable bias voltage can be applied to N-doped zone 103.
  • the overall arrangement is finally completed by removing the masking layers in the region of the channel zones of the FETs and replacing them with a thin oxide layer forming the gate insulation. Finally, the necessary contacts and the gate electrode (not shown) are applied.
  • the masking layer 110 can also be used as Gate insulation can be used as shown in Fig. 3E.
  • the thicknesses of the oxide layers 110, 114 and 118 are preferably 50 nm, 100 nm and 200 nm.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Weting (AREA)

Abstract

Bei einem Verfahren zum automatisch selbstausrichtenden Herstellen von Zonen in Halbleiterkörpern werden auf den Halbleiterkörper zunächst drei unabhängig voneinander ätzbare Maskierungsschichten (12, 14, 16) aufgebracht. Mittels einer weiteren auf die oberste Maskierungsschicht aufgebrachten Ätzmaske (19) wird ein Muster in die oberste Maskierungsschicht geätzt, das sämtliche in den Halbleiterkörper einzubringenden Zonen hinsichtlich ihrer Ausdehnung und ihres gegenseitigen Abstandes definiert. Durch aufeinanderfolgendes selektives Abdecken des Musters in der obersten Maskierungsschicht mittels einer groben Sperrmaske (28, 32, 34) und Ätzen zumindest der mittleren Maskierungsschicht im Bereich der nicht abgedeckten Fenster der oberen Maskierungsschicht erhält man automatisch ausgerichtete Masken für in aufeinanderfolgenden Prozessen herzustellende Zonen.

Description

  • Die Erfindung bezieht sich auf ein Verfahren zum Herstellen von integrierten Halbleiteranordnungen, bei dem auf einen Halbleiterkörper Maskierungsschichten aufgebracht werden, mit deren Hilfe geeignete Zonen in den Halbleiterkörper eingebracht werden.
  • Ein grundsätzlicher, kritischer Faktor bei der Auslegung von integrierten Halbleiteranordnungen, die auf einem Halbleiterchip unterzubringen sind, ist die Verlustleistung. Durch die auftretende Verlustleistung wird die Zahl der Bauelemente oder Schaltungen die auf einem Halbleiterchip gegebener Größe unterzubringen ist, und die Operationsgeschwindigkeit der Schaltungen be- grenzt. Ganz allgemein kann man feststellen, daß die auftretende Verlustleistung mit der Geschwindigkeit der Schaltungen ansteigt. Außerdem ist die auftretende Verlustleistung eine direkte Funktion der Anzahl der auf einem Halbleiterchip angeordneten Bauelemente bzw. Schaltungen.
  • Eine längst bekannte Lösung des sich aus diesem Sachver halt ergebenden Problems besteht in der Verminderung der Größe, insbesondere der flächenmäßigen Ausdehnung der einzelnen Elemente. Dadurch lassen sich auf einem Halbleiterchip bestimmter Größe mehr Bauelemente integrieren und die auftretenden parasitären Kapazitäten vermindern. Der Betrieb erfolgt bei höheren Impedanzwerten für eine vorgegebene Operationsgeschwindigkeit, was zu einer Erniedrigung der Verlustleistung führt. Das Problem der Verlustleistung ist besonders bei in Planartechnik hergestellten, vertikalen Bipolartransistoren von Bedeutung. Dieses Problem ist aber auch bei der Verwirklichung von lateralen Bipolartransistoren und bei Feldeffekttransistoren nicht zu vernachlässigen
  • Insbesondere bei vertikalen Bipolartransistoren sind die Basiszone, die Kollektor-Kontaktierungszone und die er- forderlichen Isolationszonen genau aufeinander auszurichten, wenn geringe Abmessungen des Bauelementes erzielt werden sollen. Diese Ausrichtung erweist sich als außerordentlich schwierig, da diese einzelnen Zonen in getrennten Prozeßschritten herzustellen sind. Die Definition jeder dieser Zonen erfordert einen separaten Maskierungsprozeß, an den jeweils anschließend durch Diffusion, Ionenimplantation, dielektrische Isolation oder durch Kombinationen dieser Prozesse die entsprechende Zone gebildet werden. Der konventionelle Maskierungspro zeß umfaßt die Beschichtung der Oberfläche des Halbleiterkörpers mit einer dielektrischen Schicht, auf der sich wiederum eine Photolackschicht befindet. Die Photo lackschicht wird mit Hilfe einer Belichtungsmaske geeignet belichtet und entwickelt, so daß ein Maskenmuste entsprechend dem zu erzeugenden Zonenmuster entsteht. Mit Hilfe dieser Maske als Ätzmaske wird ein entsprechendes Muster in die dielektrische Schicht geätzt. Abschließend erfolgt das Einbringen der zu bildenden Zonen.
  • Durch die notwendigerweise vorzusehenden Ausrichtungstoleranzen der einzelnen aufeinanderfolgenden Masken ist es bedingt, daß die Ausdehnungen der Zonen selbst und ihre gegenseitigen Abstände bestimmte Mindestmaße nicht unterschreiten können.
  • Jede Maske muß exakt in bezug auf das Muster einer vorhergehenden Maske ausgerichtet werden. Da eine vollkommene Ausrichtung nicht erzielbar ist, müssen bestimmte Toleranzen zugelassen werden. Das bedeutet aber daß Zonen bzw. Bauelemente entstehen, deren Abmessungen und gegenseitige Abstände größer sind als es die angestrebten Schaltungsparameter erfordern würden.
  • Entsprechende Probleme treten ebenso bei komplexen Schaltungen mit lateralen Bipolartransistoren, komplementären Feldeffekttransistoren und anderen Bauelementen auf.
  • Es ist bereits bekannt geworden, das Erfordernis einer vollkommenen Maskenausrichtung in jedem Maskierungsprozeß durch Anwendung einer auf Selbstausrichtung basierenden Maskierungstechnik zu umgehen. Entsprechende Techniken sind in den US Patentschriften 3 928 082, 3 948 694, 3 967 981 und 3 900 352 beschrieben.
  • Die Anwendung dieser bekannten Verfahren offenbart gewisse Beschränkungen, derart, daß die Herstellung einer oder mehrerer Halbleiterzonen die Anwendung der maskierten Ionenimplantation erforderlich macht, oder daß die Anzahl der selbstausrichtend herstellbaren Halbleiterzonen begrenzt ist. Beispielsweise ist es nicht mögliche eine dielektrische Isolationszone selbstausrichtend in bezug auf Basis- und Kollektor-Kontaktzonen eines Bipolartransistors oder in bezug auf Sourcezone, Drainzone und Substratkontakt eines Feldeffekttransistors herzustellen.
  • Die bekannten Verfahren lösen auch nicht vollkommen das Problem, das als Unterätzen einer Maskierungsschicht bei kannt ist, die während eines Ätzprozesses unterhalb einer anderen Maskierungsschicht angeordnet ist. Der unterätzte Bereich vergrößert die effektive Fläche des Maskenfensters und kann zu Überlappungen von Zonen führen, die einen Abstand voneinander aufweisen müssen.
  • Hier will die Erfindung Abhilfe schaffen. Die Erfindung wie sie in den Ansprüchen gekennzeichnet ist, löst die ; Aufgabe, ein selbstausrichtendes Maskierungsverfahren anzugeben, durch das die Herstellung von integrierten Halbleiteranordnungen erhöhter Dichte ermöglicht und gleichzeitig das Problem der Unterätzung von Maskierungsschichten vermieden wird.
  • Die durch die Erfindung erreichten Vorteile sind im wesentlichen darin zu sehen, daß durch Anwendung konventioneller photolithographischer Prozesse in Verbindung mit Sperrmasken, die keine kritische Ausrichtung erforderlich machen, mehr als zwei unterschiedliche Zonen in einem Halbleiterkörper selbstausrichtend herstellbar sind.
  • Die Erfindung wird im folgenden anhand der Zeichnung näher erläutert.
  • Es zeigen:
    • Fign. 1A Schnittansichten einer Struktur mit einem bis 1E Bipolartransistor in aufeinanderfolgenden Stufen des erfindungsgemäßen Herstellungsverfahrens,
    • Fig. 2 eine Draufsicht der Transistorstruktur in der Verfahrensstufe gemäß Fig. 1E und
    • Fign. 3A Schnittansichten einer CMOSFET-Struktur in bis 3E aufeinanderfolgenden Stufen des erfindungsgemäßen Herstellungsverfahren.
  • Wie in Fig. 1A gezeigt, wird ein P-dotiertes Substrat aus Silicium verwendet, um einen von weiteren, nicht dargestellten Elementen auf demselben Halbleiterchip durch dielektrische Isolation isolierten NPN-Transistor herzustellen. Selbstverständlich eignet sich das erfindungsgemäße Verfahren auch zur Herstellung von Bipolartransistoren entgegengesetzten Leitfähigkeitstyps und anderen Halbleiterbauelementen wie beispeilsweise Feldeffekt-Transistoren.
  • Auf das P -dotierte Substrat 2 ist eine N -dotierte Epitaxieschicht 7 aufgebracht. Entsprechend der übliche Technik ist ein N+-dotierter Subkollektor 6 und eine P+-dotierte Sperrschicht-Isolationszone 4 vorgesehen. Diese standardmäßigen vergrabenen Zonen stehen in kein unmittelbaren Zusammenhang mit dem erfindungsgemäßen Verfahren.
  • Aus Fig. 1B ist zu ersehen, daß drei unterschiedliche Maskierungsschichten auf die Epitaxieschicht 7 aufgebracht sind. Mit Hilfe dieser Maskierungsschichten werden die im betrachteten Beispiel herzustellenden Zonen in die Epitaxieschicht eingebracht. Im betrachteten Beispiel sind in Wirklichkeit fünf getrennte Schich ten 10, 12, 14, 16 und 18 auf der Epitaxieschicht vorhanden. Wie im folgenden noch beschrieben wird, bilden jedoch die Schichten 10 und 12 eine zusammengesetzte Maskierungsschicht und die Schicht 18 ist im Rahmen des erfindungsgemäßen Verfahrens nicht unbedingt erforderlich, jedoch vorteilhaft.
  • Auf die Oberfläche der obersten Schicht 18 ist eine Bemessungsmaske 19 aufgebracht, die ein die Gesamtmenge der in der Epitaxieschicht 7 zu bildenden Zonen definierendes Muster enthält. Die Bemessungsmaske 19 besteht vorzugsweise aus einem Photolack, der in konventioneller Weise belichtet und entwickelt wird.
  • Beim hier beispielweise betrachteten, bevorzugten Aus- führungsbeispiel sind die Maskierungsschichten zusammenl gesetzt aus einer Schicht 10 aus Siliciumdioxid, eine Schicht 12 aus Siliciumoxynitrid, einer Schicht 14 aus Siliciumdioxid, einer Schicht 16 aus Siliciumnitrid und einer Schicht 18 aus Siliciumdioxid. Jede dieser Schichten ist mittels bekannter Verfahren aufgebracht, die selbst nicht Teil der Erfindung sind.
  • Die Schicht 10 aus Siliciumdioxid wird in vorteilhafter Weise thermisch in einer Dicke von 25 bis 100 nm aus der Epitaxieschicht 7 aufgewachsen. Das Aufbringen der Schicht 12 aus Siliciumoxynitrid erfolgt vorzugsweise durch ein chemisches Aufdampfverfahren, wie es beispielsweise in "J. Electrochemical Society", Vol. 124, Nr. 4, April 1977, auf den Seiten 599 bis 606 von Gaind et al unter dem Titel "Oxynitride Deposition Kinetics in a SiH4-CO2-HN3-H2 System" beschrieben ist. Die Dicke der Schicht 12 liegt in der Größenordnung von 50 bis 100 nm
  • Auch die Schichten 14 und 18 aus Siliciumdioxid werden vorzugsweise in einem chemischen Aufdampfprozeß aufgebracht und weisen eine Dicke von etwa 50 und 100 bis 200 nm auf. Die Schicht 16 aus Siliciumnitrid wird vorzugsweise ebenfalls in einem chemischen Aufdampfprozeß in einer Dicke von 50 bis 100 nm aufgebracht.
  • Im Rahmen der Herstellung von Bipolartransistoren wählt man vorzugsweise für die Schichten 10, 14 und 18 Dicken von 25, 50 und 100 nm. Um das Unterätzen einer oberen Schicht in einem Bereich zu verhindern, wenn die untere Schicht in einem anderen Bereich geätzt wird, wählt im allgemeinen die Dicken der Schichten im Verhältnis von 1:2:4.
  • Selbstverständlich ist das erfindungsgemäße Verfahren nicht auf die angegebenen Materialien und Beschichtungstechniken begrenzt. Für das erfindungsgemäße Verfahren ist ausschlaggebend, daß drei Maskierungsschichten verwendet werden, die unabhängig voneinander ätzbar sind. Damit ist gemeint, daß ein bestimmtes Ätzmittel, das das Material der einen Schicht angreift, nicht oder nur mit einer geringeren Ätzrate die Materialien der beiden anderen Schichten angreift. ;
  • Beim beispielsweise betrachteten Ausführungsbeispiel werden als Materialien für die drei unabhängig voneinander ätzbaren Maskierungsschichten 12, 14 und 16 Siliciumoxynitrid, Siliciumdioxid und Siliciumnitrid gewählt. Beispielsweise greift heiße Phosphorsäure Siliciumnitrid aber kaum Siliciumdioxid an. Diese Säure ätzt auch Siliciumoxynitrid ungefähr 2,5 mal schneller als Siliciumnitrid. Gepufferte Fluorwasserstoffsäure ätzt Siliciumdioxid, greift aber kaum Siliciumnitrid oder Siliciumoxynitrid an.
  • Die verschiedenen Ätzschritte können auch in Form von Plasmaätzen durchgeführt werden. Durch Plasmaätzen wird Siliciumoxynitrid zwei bis dreimal schneller geätzt als Siliciumnitrid. Chemisch aufgedampftes Siliciumdioxid wird bis sechs bis zehnmal langsamer geätzt als Siliciumnitrid. Bei anistropem Plasmaätzen kann die Siliciumoxynitridschicht durch eine Schicht aus Siliciumnitrid ersetzt werden. In diesem Fall sollte die Schicht 16 aus Siliciumnitrid mindestens doppelt so dick wie die Schicht 12 sein.
  • Es sind auch andere Materialien für die Maskierungsschichten einsetzbar. Beispielsweise kann Chrom oder Aluminium anstelle von Siliciumnitrid und Molybdän anstelle von Siliciumoxynitrid verwendet werden. Wird eine dielektrische Oxydationstechnik in Form von eingelassenen Isolationszonen verwendet, so kann Siliciumnitrid oder Siliciumoxynitrid durch polykristallines Silicium ersetzt werden, das mit Pyrokatechol selektiv ätzbar ist.
  • Im Verfahrensschritt gemäß Fig. 1C werden Fenster 20, 21 und 22 unter Verwendung der Bemessungsmaske 19 in die freiliegenden Bereiche der Schichten 16 und 18 geätzt. Dabei wird zunächst die aus Siliciumdioxid be- stehende Schicht 18 mit gepufferter Flußsäure geätzt, die zwar Siliciumdoxid angreift, aber in bezug auf Siliciumnitrid oder Photolack wirkungslos bleibt. Nach dem Freilegen der Fenster in der Schicht 18 wird diese Schicht als Maske zum Ätzen der entsprechenden Öffnungen 20, 21 und 22 in der Schicht 16 aus Siliciumnitrid verwendet. Die einzige Aufgabe der Schicht 18 besteht also in der Maskierung der Schicht 16, da Ätzmittel, wie beispielsweise heiße Phosphorsäure, neben Siliciumnitrid auch konventionelle Photolacke angreifen. Anstel e chemisch aufgedampfter Schichten 18 sind auch solche verwendbar, die durch Sputtern aufgebracht werden. Die Schicht 18 kann auch völlig entfallen, wenn der normale Ätzprozeß durch Plasmaätzen ersetzt wird. Das Plasmaätzen, auch reaktives Ionenätzen genannt, ist dem Fachmann hinreichend geläufig. Geeignete Mittel zum Ätzen von beispielsweise Siliciumnitrid sind im Handel erhälti Beim betrachteten Ausführungsbeispiel soll der Bereich des Substrats 7 unterhalb des Fensters 20 in eine dielektrische Isolationszone umgewandelt werden. Der Bereich unterhalb des Fensters 21 soll als Kontaktierungszone zum Subkollektor 6 ausgebildet werden. Der Bereich unterhalb des Fensters 22 wird als Basiszone des Bipolartransistors ausgebildet. Diese genannten drei Zonen werden erfindungsgemäß automatisch aufeinander ausgerichtet.
  • Eine Sperrmaske 28 deckt, wie in Fig. 4D dargestellt, die Bereiche der Fenster 21 und 22 ab, jedoch nicht den Bereich des Fensters 20. Die öffnungen in der Sperrmaske 28 für das Fenster 20 erfordern keinen kritischen Ausrichtprozeß, da die Schicht 16 aus Siliciumnitrid eine Ausweitung des Fensters 20 in lateraler Richtung verhindert. Das heißt also, die Ränder der öffnungen in der Sperrmaske 28 aus Photolack müssen nicht exakt auf die Ränder der Schichten 16 und 18 im Bereich der Fenster 20 ausgerichtet sein.
  • Wie in Fig. 1E dargestellt, wird nun das Fenster 20' bis zur Epitaxieschicht 7 geöffnet. Dabei wird die Schicht 14 aus Siliciumdioxid mit gepufferter Flußsäure geätzt, wobei gleichzeitig die Sperrmaske 28 entfernt wird. Das Ätzen der Schicht 12 aus Siliciumoxynitrid ; erfolgt mit heißer Phosphorsäure. Schließlich wird die Schicht 10 aus Siliciumdioxid mit gepufferter Flußsäure abgeätzt.
  • Beim Ätzen der Schicht 12 aus Siliciumoxynitrid dient die Schicht 14 aus Siliciumdioxid als Maske. Beim Ätzen der Schicht 10 aus Siliciumdioxid wirkt die Schicht 12 aus Siliciumoxynitrid als Maske. Die Schicht 10 aus Siliciumdioxid dient als Zwischenschicht zwischen der Schicht 12 aus Siliciumoxynitrid und dem Substrat aus reinem Silicium. Siliciumoxynitrid hat die Eigenschaft, höhere Störstellendichten als Siliciumdioxid zu erzeugen. Dies ist jedoch im Hinblick auf die Brauchbarkeit des erfindungemäßen Verfahrens unkritisch. Bei der i Bildung der Isolationszonen aus Siliciumdioxid entstehen im Silicium in der Nähe der Schicht aus Siliciumoxynitrid Versetzungen, die die Ausbeute vermindern können. Um das zu vermeiden, wird eine Schicht aus Siliciumdioxid oder aus einem anderen Dielektrikum in einer Dicke von mindestens 25 nm aufgebracht, durch die im Silicium unterhalb der Schicht aus Siliciumoxynitrid eine mechanische Spannung erzeugt wird. Nach der Freilegung des Fensters 20' wird nun die dielektrische Isolationszone 30 gebildet, was in Fig. 1F dargestellt wird. Diese Isolationszone 30 besteht vorzugsweise aus Siliciumdioxid, das thermisch aus der Siliciumschicht.7 gewachsen werden kann. Dabei handelt es sich um ein gängiges Verfahren. Vorzugsweise wird diese Isolationsschicht 30 dadurch erzeugt, daß zunächst durch Plasmaätzen im Bereich des Fensters 20' ein Teil des Silicium entfernt wird. Die dabei entstehende Vertiefung wird anschließend während eines Oxidationsprozesses mit Siliciumdioxid aufgefüllt.
  • Anstelle der dielektrischen Isolation kann auch eine Sperrschichtisolation vorgesehen werden. In diesem Falle wird anstelle der dielektrischen Isolationszone 30 eine im betrachteten Ausführungsbeispiel P+-dotierte Isolationszone vorgesehen. Diese kann durch Diffusion oder Ionenimplantation hergestellt werden.
  • An dieser Stelle ist darauf hinzuweisen, daß die in der vorstehend beschriebenen Verfahrensstufe hergestellte Zone auch eine andere Funktion als die Funktion der Isolation haben kann. Beispielweise kann es sich um eine Zone handeln, die einen Widerstand, eine Schottky-Diode oder irgendeine andere Halbleiterzone bildet.
  • Es ist außerdem nicht in allen Fällen erforderlich, die Fenster bis zur Oberfläche des Siliciumsubstrats zu öffnen. Beispielsweise ist es bei Ionenimplantationsprozessen vorteilhaft, die Implantation durch eine dünne Isolationsschicht hindurch vorzunehmen. Man kann also entweder die Schichten 10 oder 12 oder auch beide Schichten im Bereich der Fenster belassen und durch sie! hindurch eine Implantation von Ionen in die Epitaxieschicht 7 vornehmen. Das für das erfindungsgemäße Verfahren wesentliche Merkmal steht darin, die Zone mit Rücksicht auf die in nachfolgenden Verfahrensschritten herzustellenden weiteren Zonen selbstausrichtend herzustellen.
  • Nach der Bildung der Zone 30 wird eine zweite Sperrmaske 32 aus Photolack aufgebracht, geeignet belichtet und entwickelt, so daß lediglich das Fenster 21 unbedeckt bleibt. Die entsprechende Struktur ist in Fig. 1F dargestellt. Bei der Sperrmaske 32 handelt es sich also wiederum, wie im Falle der ersten Sperrmaske 28, um konventionelles Photolackmaterial, durch das sämtliche Bereiche geschützt werden mit Ausnahme der, in denen Fenster zur Epitaxieschicht 7 freigelegt werden sollen.
  • Im nächsten Verfahrensschritt (Fig. 1G) wird ein Fenster 21' im Bereich des Fensters 21 bis zur Epitaxie- schicht 7 geöffnet. Der angewandte Prozeß entspricht dem bereits im Zusammenhang mit Fenster 20' beschriebenen Ätzprozeß. Während des Abätzens des freiliegenden Bereiches der Schicht 14 aus Siliciumdioxid oder auch nach dem Ätzen wird die zweite Sperrmaske vollkommen entfernt. Durch das Fenster 21 wird eine N+-dotierte Zone 36 in die Epitaxieschicht 7 eingebracht, diese Zone kann entweder als Verbindungszone zum Subkollektor; oder als Kontaktzone zur Epitaxieschicht 7 verwendet werden. Die Zone wird durch Diffusion oder Ionenimplantation hergestellt. Anschließend wird eine dünne Oxidschicht 38 aufgebracht, die die Zone 36 beim Aufbringen der nächsten Sperrmaske 34 vor Verunreinigungen geschützt. Abhängig von den jeweiligen Prozeßparametern ist diese Schicht 38 nicht in jedem Falle erforderlich. Die dritte Sperrmaske 34 ist in Fig. 1G aufgebracht. Wie die beiden ersten Sperrmasken hat diese dritte Sperrmaske 34 die Aufgabe, diese Bereiche der Maskierungsschichten abzudecken, die nicht bis zur Epitaxiechicht 7 abgeätzt werden sollen. Im betrachteten Ausführungsbeispiel wird durch die Sperrmaske 34 lediglich der Bereich des Fensters 22 nicht abgedeckt. Im Bereich dieses Fensters sollen Basis- und Emitterzone des Bipolartransistors verwirklicht werden. Unter Anwendung der bereits angegebenen Ätztechniken wird das Fenster 22 bis zur Oberfläche der Epitaxieschicht 7 geätzt. Anschließend wird eine P+-dotierte Zone 40 in die Epitaxieschicht 7 eingebracht. Diese Zone bildet die Basiszone des Transistors.
  • In der Struktur gemäß Fig. 1H sind sämtliche erfindungs gemäßen Verfahrensschritte durchgeführt.
  • In der Struktur gemäß Fig. 1I ist auf konventionelle Weise in der Basiszone 40 eine Emitterzone 42 gebildet.
  • Das erfindungsgemäße Verfahren ist am Beispiel der Herstellung eines NPN-Transistors beschrieben, in gleicher Weise könnte natürlich ein PNP-Transistor erzeugt werden, wenn Substrat 2 und Epitaxieschicht 7 vom entgegengesetzten Leitungstyp gewählt werden. Das erfindungsgemäße Verfahren läßt sich ganz allgemein bei der Herstellung verschiedenster integrierter Komponenten anwenden. Außerdem ist die angegebene Schrittfolge, wie sie durch die Fign. 1A bis 1I gekennzeichnet ist, nicht in jedem Falle einzuhalten. Beispielsweise kann die Zone 36 auch nach der Zone 40 gebildet werden.
  • Die in Fig. 1I im Schnitt gezeigte Struktur ist in Fig. 2 in Draufsicht dargestellt. Die beim Herstellungsprozeß kritischen Abmessungen, die bei dem erfindungsgemäßen Verfahren automatisch ausgerichtet sind, sind mit D1, D2, D2', D3 und D3' bezeichnet. Die Abmessungen D2, D2' und D3, D3' können gleich oder auch unterschiedliche Werte aufweisen, abhängig von den Auslegungsparametern. Durch Ausnutzung der erfindungsgemäßen automatischen Ausrichtung kann die Entfernung D1 zwischen der Kontaktzone 36 und der Basiszone 40 typisch zwischen 1 bis 4 um gewählt werden. Die Entfernung D2 (oder D2') zwischen der Kontaktzone 36 und der Isolationszone 30 liegt zwischen 1 bis 2,5 µm. Die Entfernung D3 (oder D3') zwischen der Basiszone 40 und der Isolationszone 30 beträgt beispielsweise 1 bis 2,5 µm. Für den Fachmann ist es offensichtlich, daß in der bekannten, üblichen Technik derartig günstige Werte nicht zu erreichen sind. In Abhängigkeit von Faktoren, die nicht durch das erfindungsgemäße Verfahren bedingt sind, können noch kleinere Abstände gewählt werden. Die Werte für D3/D3' ergeben sich daraus, daß zwischen der Basiszone 40 und der Isolationszone 30 ein gewisser Abstand erwünscht ist. Es sind jedoch auch Strukturen von Bedeutung, bei denen, die Basiszone direkt an die dielektrische Isolationszone anschließt. Auch in diesem Fall ist das erfindungsgemäße Verfahren anwendbar, wobei die Ausrichtung der Basiszone 40 in bezug auf die Isolationszone 30 völlig unkritisch ist. Beim erfindungsgemäßen Verfahren kann insbesondere die Elektronenstrahl-Lithographie oder das Projektionsdrucken angewandt werden, wobei die oben angebenen Entfernungen bis auf 0,6 um reduzierbar sind. Ausschlaggebend ist, daß mit Hilfe des erfindungsgemäßen Verfahrens integrierte Anordnungen mit extrem hoher Dichte verwirklichbar sind, da mit hoher Ausbeute extrem kleine Strukturen herstellbar sind.
  • Anhand der Fign. 3A bis 3E ist das erfindungsgemäße Verfahren in Verbindung mit der Herstellung komplementärer Metall-Oxid-Halbleiter-Feldeffekttransistoren (CMOSFET'S) beschrieben. In das in Fig. 3A gezeigte P -dotierte Substrat 102 ist eine N -dotierte Zone 103 eingebracht. Auf die Oberfläche des Substrats sind fünf mit dem Bezugszeichen 110, 112, 114, 116 und 118 bezeichnete Schichten aufgebracht. Diese Schichten entsprechen exak den Schichten 10, 12, 14, 16 und 18 in den Fign. 1A bis 1H. Das bedeutet also, daß die Schicht 110 aus Siliciumdioxid, die Schicht 112 aus Siliciumoxynitrid, die Schicht 114 aus Siliciumdioxid, die Schicht 116 aus Siliciumnitrid und die Schicht 118 aus Siliciumdioxid besteht. Das Aufbringen der Schichten kann vorteilhafter Weise wieder unter Anwendung der bereits genannten Techniken erfolgen. Wie bekannt, wird die N -dotierte Zone 103 verwendet, um einen P-Kanal-FET herzustellen. Der benachbarte Bereich des P -dotierten Substrates 102 ist dann für einen N-Kanal-FET vorgesehen. In einem Halbleiterchip lassen sich tausende solcher Elemente bilden. Die Isolationszonen in Form von diffundierten Zonen oder von dielektrischen Zonen besorgen die gegenseitige Isolation der Feldeffekttransistoren.
  • In die Schichten 118 und 116 werden wiederum unter Verwendung einer Bemessungsmaske Fenster geätzt. Die Fenster sind mit den Bezugszeichen 120 bis 125 versehen. Die Bereiche in der Zone 103 unterhalb der Fenster 120 und 121 sind für die Source und Drain des P-Kanal-FETs vorgesehen. Der Bereich unter dem Fenster 122 nimmt eine N+-dotierte Kontaktzone auf. Im Bereich unterhalb des Fensters 123 ist eine Isolationszone vorgesehen. Die Bereiche unterhalb der Fenster 124 und 125 nehmen Source und Drain eines N-Kanal-FETs auf. Die zur Herstellung der Fenster 120 bis 125 verwendete Maske entspricht der Maske 19 in Fig. 1B. Auf eine erneute Darstellung wurde deshalb verzichtet.
  • Wie aus der Fig. 3B zu ersehen, wird das Fenster 123' nun bis zum Substrat 102 in einem Bereich geöffnet, in dem die Zone 103 endet. Dazu wird eine Sperrmaske 128 verwendet, die durch eine gestrichelte Linie angedeutet ist. Das Fenster 123' wird in derselben Weise hergestellt, wie es in Verbindung mit der Herstellung eines Bipolartransistors beschrieben ist. Die Schicht 114 aus Siliciumdioxid wird mit gepufferter Flußsäure, die Schicht 112 aus Siliciumoxynitrid mit heißer Phosphorsäure und die Schicht 110 aus Siliciumdioxid wiederum mit gepufferter Flußsäure geätzt. Beim Ätzen der Schicht 112 wirkt die Schicht 114 als Maske. Beim Ätzen der Schicht 110 wirkt die Schicht 112 als Maske.
  • Nach der Herstellung des Fenster 123' werden, wie in Fig. 3D dargestellt, Isolationszonen 126 und 127 erzeugt. Die Isolationszone 126 ist eine P+-dotierte Zone, die unterhalb der dielektrischen Isolationszone 127 als Kanalsperrzone wirkt. Die dielektrische Isolationszone 127 kann wieder in der bereits in Verbindung mit der dielektrischen Isolationszone 30 beschriebenen Weise hergestellt werden. Die P+-dotierte Isolationszone 126 kann durch Ionenimplantation oder Diffusion vor der Bildung der Zone 127 hergestellt werden. Derartige Zonen und die zur Herstellung angewandten Techniken sind dem Fachmann hinreichend bekannt. Selbstverständlich sind auch andere Isolationszonenanordnungen mit Hilfe des erfindungsgemäßen Verfahrens herstellbar.
  • Nach der Herstellung der Isolationszone 127 wird eine zweite Sperrmaske 132 aufgebracht, belichtet und entwickelt, so daß lediglich die Bereiche der Fenster 120 und 121 unbedeckt bleiben. Die Fenster 120' und 121' werden in gleicher Weise wie das Fenster 123' geöffnet. Anschließend werden die P+-dotierten Zonen 135 und 136 durch Diffusion oder Ionenimplantation eingebracht. Diese Zonen bilden Source und Drain des P-Kanal-FETs (Fig. 3C).
  • Wie das Einbringen der Zonen 140, 141 und 142 (Fig. 3D) schließt den erfindungsgemäßen Verfahrensablauf ab. Diese Zonen werden mit Hilfe einer dritten Sperrmaske 134 eingebracht, die mit Ausnahme der Fenster 122, 124 und 125 die gesamte Oberfläche des Substrats abdeckt. Es werden dann die Fenster 122', 124' und 125' freigelegt und in ihrem Bereich die N+-dotierten Zonen 142, 140 und 141 eingebracht. Die Zonen 140 und 141 bilden Source und Drain des N-Kanal-FETs. Die Zone 142 bildet eine Kontaktzone, über die eine geeignete Vorspannung an die N-dotierte Zone 103 anlegbar ist.
  • Die Gesamtanordnung wird schließlich dadurch vervollständigt, daß die Maskierungsschichten im Bereich der Kanalzonen der FETs entfernt und durch eine die Gateisolation bildende dünne Oxidschicht ersetzt werden. Schließlich werden die erforderlichen Kontakte und die Gateelektrode (nicht dargestellt) aufgebracht. In einer Abwandlung kann auch die Maskierungsschicht 110 als Gateisolation verwendet werden, wie es in Fig. 3E dargestellt ist. In diesem Falle betragen die Dicken der Oxidschichten 110, 114 und 118 vorzugsweise 50 nm, 100 nm und 200 nm.

Claims (12)

1. Verfahren zum Herstellen von integrierten Halbleiteranordnungen, bei dem auf einen Halbleiterkörper . Maskierungsschichten aufgebracht werden, mit deren Hilfe geeignete Zonen in den Halbleiterkörper eingebracht werden, dadurch gekennzeichnet,
daß auf den Halbleiterkörper übereinanderliegend drei unabhängig voneinander ätzbare Maskierungsschichten aufgebracht werden,
daß in die erste, oberste Markierungsschicht ein der Gesamtmenge der zu bildenden Zonen entsprechendes Maskenmuster geätzt wird, wobei die zweite, mittlere Schicht als Ätzstopp dient, und
daß jeweils nach einem ersten, einem zweiten und einem dritten selektiven Abdecken des Musters in der ersten Maskierungsschicht mit einer entsprechenden ersten, zweiten und dritten Sperrmaske mindesten in die zweite Maskierungsschicht unter Verwendung der ersten Maskierungsschicht als Ätzmaske nacheinander einer ersten, zweiten und dritten Teilmenge der zu bildenden Zonen entsprechende Maskenmuster geätzt und entsprechende Zonenmuster in den Halbleiterkörper eingebracht werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste Maskierungsschicht aus Siliciumnitrid, die zweite Maskierungsschicht aus Siliciumdioxid und die dritte Mäskierungsschicht aus Siliciumoxynitrid besteht.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß zum Ätzen der ersten und dritten Maskierungsschicht heiße Phosphorsäure und daß zum Ätzen der zweiten Maskierungsschicht gepufferte Flußsäure verwendet wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste Maskierungsschicht aus polykristallinem Silicium, die zweite Maskierungsschicht aus Silicium dioxid und die dritte Maskierungsschicht aus Siliciumoxynitrid besteht.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß zum Ätzen der ersten Maskierungsschicht Pyrocatechol, daß zum Ätzen der zweiten Maskierungsschicht gepufferte Flußsäure und daß zum Ätzen der dritten Maskierungsschicht heiße Phosphorsäure verwendet wird.
6. Verfahren nach den Ansprüchen 1, 2 oder 4, dadurch gekennzeichnet, daß das Ätzen der Maskierungsschichten durch reaktives Ionenätzen erfolgt.
7. Verfahren nach einem oder mehreren der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß zwischen Halb- leiterkörper und der dritten Maskierungsschicht zusätzlich eine Schicht aus Siliciumdioxyd angeordnet wird.
8. Verfahren nach einem oder mehreren der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß auf die erste Maskierungsschicht eine zusätzliche Schicht aus Siliciumdioxid aufgebracht wird.
9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß die Dicken der Siliciumdioxidschicht über der ersten Maskierungsschicht, der zweiten Maskierungsschicht aus Siliciumdioxid und der Siliciumdioxidschicht zwischen Halbleiterkörper und dritter Maskierungsschicht im Verhältnis 4:2:1 abgestuft sind.
10. Verfahren nach einem oder mehreren der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die erste Maskierungsschicht mindestens doppelt so dick wie die dritte Maskierungsschicht gewählt wird.
11. Verfahren nach einem oder mehreren der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß das der ersten Teilmenge entsprechende Zonenmuster dielektrische Isolationszonen und daß das der zweiten und dritten Teilmenge entsprechende Zonenmuster dotierte Halbleiterzonen umfaßt.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß das der zweiten Teilmenge entsprechende Zonenmuster Source- und Drainzonen eines FETs eines ersten und das der dritten Teilmenge entsprechende Zonenmuster Source- und Drainzonen eines FETs des zweiten Kanaltyps umfaßt.
EP78100092A 1977-07-12 1978-06-06 Verfahren zum Herstellen von integrierten Halbleiteranordnungen durch Anwendung einer auf Selbstausrichtung basierenden Maskierungstechnik Expired EP0000327B1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US814801 1977-07-12
US05/814,801 US4135954A (en) 1977-07-12 1977-07-12 Method for fabricating self-aligned semiconductor devices utilizing selectively etchable masking layers

Publications (2)

Publication Number Publication Date
EP0000327A1 true EP0000327A1 (de) 1979-01-24
EP0000327B1 EP0000327B1 (de) 1982-01-13

Family

ID=25216035

Family Applications (1)

Application Number Title Priority Date Filing Date
EP78100092A Expired EP0000327B1 (de) 1977-07-12 1978-06-06 Verfahren zum Herstellen von integrierten Halbleiteranordnungen durch Anwendung einer auf Selbstausrichtung basierenden Maskierungstechnik

Country Status (4)

Country Link
US (1) US4135954A (de)
EP (1) EP0000327B1 (de)
JP (1) JPS5419668A (de)
DE (1) DE2861528D1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0084399A2 (de) * 1982-01-18 1983-07-27 Motorola, Inc. Verfahren zur selbstalignierten Oxydisolation und Anordnung
WO2004077571A1 (de) * 2003-02-28 2004-09-10 Austriamicrosystems Ag Bipolartransistor mit verbessertem basis-emitter-übergang und verfahren zur herstellung
US20170183587A1 (en) * 2014-06-20 2017-06-29 Dow Global Technologies Llc Polyhydric alcohol compositions for gas dehydration

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2358748A1 (fr) * 1976-07-15 1978-02-10 Radiotechnique Compelec Procede d'autoalignement des elements d'un dispositif semi-conducteur et dispositif realise suivant ce procede
US4140558A (en) * 1978-03-02 1979-02-20 Bell Telephone Laboratories, Incorporated Isolation of integrated circuits utilizing selective etching and diffusion
US4199380A (en) * 1978-11-13 1980-04-22 Motorola, Inc. Integrated circuit method
US4289574A (en) * 1979-04-30 1981-09-15 Fairchild Camera & Instrument Corp. Process for patterning metal connections on a semiconductor structure by using an aluminum oxide etch resistant layer
US4243435A (en) * 1979-06-22 1981-01-06 International Business Machines Corporation Bipolar transistor fabrication process with an ion implanted emitter
US4333794A (en) * 1981-04-07 1982-06-08 International Business Machines Corporation Omission of thick Si3 N4 layers in ISA schemes
US4385947A (en) * 1981-07-29 1983-05-31 Harris Corporation Method for fabricating CMOS in P substrate with single guard ring using local oxidation
US4454646A (en) * 1981-08-27 1984-06-19 International Business Machines Corporation Isolation for high density integrated circuits
US4454647A (en) * 1981-08-27 1984-06-19 International Business Machines Corporation Isolation for high density integrated circuits
JPS5864044A (ja) * 1981-10-14 1983-04-16 Toshiba Corp 半導体装置の製造方法
US4550489A (en) * 1981-11-23 1985-11-05 International Business Machines Corporation Heterojunction semiconductor
US4460910A (en) * 1981-11-23 1984-07-17 International Business Machines Corporation Heterojunction semiconductor
US4435898A (en) 1982-03-22 1984-03-13 International Business Machines Corporation Method for making a base etched transistor integrated circuit
JPS59124620A (ja) * 1982-12-30 1984-07-18 Nippon Mektron Ltd 自動メツキ装置
FR2568723B1 (fr) * 1984-08-03 1987-06-05 Commissariat Energie Atomique Circuit integre notamment de type mos et son procede de fabrication
US4574469A (en) * 1984-09-14 1986-03-11 Motorola, Inc. Process for self-aligned buried layer, channel-stop, and isolation
US4583282A (en) * 1984-09-14 1986-04-22 Motorola, Inc. Process for self-aligned buried layer, field guard, and isolation
US4571816A (en) * 1984-12-11 1986-02-25 Rca Corporation Method of making a capacitor with standard self-aligned gate process
US4721682A (en) * 1985-09-25 1988-01-26 Monolithic Memories, Inc. Isolation and substrate connection for a bipolar integrated circuit
US4740827A (en) * 1985-09-30 1988-04-26 Kabushiki Kaisha Toshiba CMOS semiconductor device
US4696097A (en) * 1985-10-08 1987-09-29 Motorola, Inc. Poly-sidewall contact semiconductor device method
US4669177A (en) * 1985-10-28 1987-06-02 Texas Instruments Incorporated Process for making a lateral bipolar transistor in a standard CSAG process
US4936928A (en) * 1985-11-27 1990-06-26 Raytheon Company Semiconductor device
EP0257328B1 (de) * 1986-08-11 1991-10-23 Siemens Aktiengesellschaft Verfahren zur Stabilisierung von pn-Übergängen
US4738624A (en) * 1987-04-13 1988-04-19 International Business Machines Corporation Bipolar transistor structure with self-aligned device and isolation and fabrication process therefor
JPH084109B2 (ja) * 1987-08-18 1996-01-17 富士通株式会社 半導体装置およびその製造方法
JPH0678128B2 (ja) * 1987-11-13 1994-10-05 株式会社山田メッキ工業所 被処理物搬送装置
WO1989005519A1 (en) * 1987-12-02 1989-06-15 Advanced Micro Devices, Inc. Self-aligned interconnects for semiconductor devices
US5880036A (en) * 1992-06-15 1999-03-09 Micron Technology, Inc. Method for enhancing oxide to nitride selectivity through the use of independent heat control
US5651855A (en) * 1992-07-28 1997-07-29 Micron Technology, Inc. Method of making self aligned contacts to silicon substrates during the manufacture of integrated circuits
KR0161112B1 (ko) * 1995-01-11 1999-02-01 문정환 반도체 소자 격리방법
JPH10173052A (ja) * 1996-12-13 1998-06-26 Fujitsu Ltd 半導体装置及びその製造方法
US6124206A (en) * 1997-12-29 2000-09-26 Siemens Aktiengesellschaft Reduced pad erosion
US11177132B2 (en) 2019-07-03 2021-11-16 International Business Machines Corporation Self aligned block masks for implantation control
TW202145344A (zh) * 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2160667A1 (de) * 1971-11-20 1973-06-29 Itt
US3771218A (en) * 1972-07-13 1973-11-13 Ibm Process for fabricating passivated transistors
FR2192382A1 (de) * 1972-07-13 1974-02-08 Intersil Inc
FR2280201A1 (fr) * 1974-07-25 1976-02-20 Siemens Ag Procede pour la fabrication d'un dispositif a semi-conducteurs
FR2358748A1 (fr) * 1976-07-15 1978-02-10 Radiotechnique Compelec Procede d'autoalignement des elements d'un dispositif semi-conducteur et dispositif realise suivant ce procede

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3479237A (en) * 1966-04-08 1969-11-18 Bell Telephone Labor Inc Etch masks on semiconductor surfaces
US3560278A (en) * 1968-11-29 1971-02-02 Motorola Inc Alignment process for fabricating semiconductor devices
NL173110C (nl) * 1971-03-17 1983-12-01 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting, waarbij op een oppervlak van een halfgeleiderlichaam een uit ten minste twee deellagen van verschillend materiaal samengestelde maskeringslaag wordt aangebracht.
US3860466A (en) * 1971-10-22 1975-01-14 Texas Instruments Inc Nitride composed masking for integrated circuits
JPS5538823B2 (de) * 1971-12-22 1980-10-07
US3883372A (en) * 1973-07-11 1975-05-13 Westinghouse Electric Corp Method of making a planar graded channel MOS transistor
US3900352A (en) * 1973-11-01 1975-08-19 Ibm Isolated fixed and variable threshold field effect transistor fabrication technique
US3948694A (en) * 1975-04-30 1976-04-06 Motorola, Inc. Self-aligned method for integrated circuit manufacture
US4021270A (en) * 1976-06-28 1977-05-03 Motorola, Inc. Double master mask process for integrated circuit manufacture
US4044452A (en) * 1976-10-06 1977-08-30 International Business Machines Corporation Process for making field effect and bipolar transistors on the same semiconductor chip

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2160667A1 (de) * 1971-11-20 1973-06-29 Itt
US3771218A (en) * 1972-07-13 1973-11-13 Ibm Process for fabricating passivated transistors
FR2192382A1 (de) * 1972-07-13 1974-02-08 Intersil Inc
FR2280201A1 (fr) * 1974-07-25 1976-02-20 Siemens Ag Procede pour la fabrication d'un dispositif a semi-conducteurs
FR2358748A1 (fr) * 1976-07-15 1978-02-10 Radiotechnique Compelec Procede d'autoalignement des elements d'un dispositif semi-conducteur et dispositif realise suivant ce procede

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0084399A2 (de) * 1982-01-18 1983-07-27 Motorola, Inc. Verfahren zur selbstalignierten Oxydisolation und Anordnung
EP0084399A3 (en) * 1982-01-18 1986-04-09 Motorola, Inc. Self-aligned oxide isolated process and device
WO2004077571A1 (de) * 2003-02-28 2004-09-10 Austriamicrosystems Ag Bipolartransistor mit verbessertem basis-emitter-übergang und verfahren zur herstellung
US7319251B2 (en) 2003-02-28 2008-01-15 Austriamicrosystems Ag Bipolar transistor
US20170183587A1 (en) * 2014-06-20 2017-06-29 Dow Global Technologies Llc Polyhydric alcohol compositions for gas dehydration

Also Published As

Publication number Publication date
US4135954A (en) 1979-01-23
DE2861528D1 (en) 1982-02-25
EP0000327B1 (de) 1982-01-13
JPS5419668A (en) 1979-02-14

Similar Documents

Publication Publication Date Title
EP0000327B1 (de) Verfahren zum Herstellen von integrierten Halbleiteranordnungen durch Anwendung einer auf Selbstausrichtung basierenden Maskierungstechnik
DE3689158T2 (de) Verfahren zum Herstellen bezüglich einer Karte justierten, implantierten Gebieten und Elektroden dafür.
DE2661098C2 (de)
EP0020998B1 (de) Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone
DE1764056B1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE2923995A1 (de) Verfahren zum herstellen von integrierten mos-schaltungen mit und ohne mnos-speichertransistoren in silizium-gate-technologie
DE2745857A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE3841588A1 (de) Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE3245064A1 (de) Verfahren zum anbringen einer schmalen nut oder eines spaltes in einem substratgebiet, insbesondere einem halbleitersubstratgebiet
DE2922014A1 (de) Verfahren zur herstellung von vlsi-schaltungen
DE19525069C1 (de) Verfahren zur Herstellung einer integrierten CMOS-Schaltung
DE3825701A1 (de) Verfahren zur herstellung eines bipolaren transistors
DE2922016A1 (de) Vlsi-schaltungen
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE1803024C3 (de) Verfahren zum Herstellen von Feldeffekttransistorbauelementen
DE2723374A1 (de) Halbleiterstruktur mit mindestens einem fet und verfahren zu ihrer herstellung
EP0000326B1 (de) Verfahren zum Herstellen sehr kleiner, mit Störstellen versehener Zonen in einem Halbleitersubstrat
EP1540712B1 (de) Herstellungsverfahren für eine halbleiterstruktur
DE2923969C2 (de) Verfahren zum Herstellen eines Feldeffekttransistors mit isoliertem Gate für integrierte Halbleiterschaltungen
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
EP0136494A1 (de) Gallium-Indium-Arsenid-Feldeffekttransistor
DE2331393A1 (de) Verfahren zum herstellen von torelektroden aus silicium und aluminium bei feldeffekttransistoren
DE2453528C2 (de) Maskierungsverfahren

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Designated state(s): DE FR GB

17P Request for examination filed
GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Designated state(s): DE FR GB

REF Corresponds to:

Ref document number: 2861528

Country of ref document: DE

Date of ref document: 19820225

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 19840605

Year of fee payment: 7

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 19840619

Year of fee payment: 7

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Effective date: 19890606

GBPC Gb: european patent ceased through non-payment of renewal fee
PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19900228

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Effective date: 19900301

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT