DE19746920B4 - Halbleitervorrichtung mit einer InGaP-Kanalschicht und einer Pufferschicht, sowie Verfahren zum Herstellen derselben - Google Patents

Halbleitervorrichtung mit einer InGaP-Kanalschicht und einer Pufferschicht, sowie Verfahren zum Herstellen derselben Download PDF

Info

Publication number
DE19746920B4
DE19746920B4 DE19746920A DE19746920A DE19746920B4 DE 19746920 B4 DE19746920 B4 DE 19746920B4 DE 19746920 A DE19746920 A DE 19746920A DE 19746920 A DE19746920 A DE 19746920A DE 19746920 B4 DE19746920 B4 DE 19746920B4
Authority
DE
Germany
Prior art keywords
layer
ingap
semiconductor device
channel layer
composition ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19746920A
Other languages
English (en)
Other versions
DE19746920A1 (de
Inventor
Masahiko Kawasaki Takikawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of DE19746920A1 publication Critical patent/DE19746920A1/de
Application granted granted Critical
Publication of DE19746920B4 publication Critical patent/DE19746920B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Halbleitervorrichtung enthaltend:
ein GaAs-Substrat (10),
eine Pufferschicht (12), die auf dem GaAs-Substrat (10) ausgebildet und aus einem Halbleitermaterial gebildet ist, das einen weiteren Bandabstand als InGaP hat,
eine aus einem InGaP gebildete Kanalschicht (14), die auf der Pufferschicht (12) gebildet ist, und
eine Gate-Elektrode (34) zum Steuern eines Stroms der Kanalschicht (14).

Description

  • HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung, mit einer InGaP-Kanalschicht und einer Pufferschicht, welche Vorrichtung eine Hochgeschwindigkeits- und Hochleistungsausgabe hat, und ein Verfahren zum Herstellen derselben.
  • Eine solche Halbleitervorrichtung ist aus der Druckschrift "Hashemi, M.M.; et al.: Ga0.51In0,49P channel MESFET. In: Electronics Letters, Vol. 29, No. 24., 1993, S. 2154–2155" bekannt. Die Pufferschicht GaInP:Fe ist hochohmig gestaltet durch Wahl eines Halbleitermaterials mit relativ weitem Bandabstand und durch Zusatz von Eisen-Defektstellen zum Unterdrücken eines parasitären Stroms in das Substrat.
  • Die Druckschrift JP 04-139836 A offenbart eine Halb-Leitervorrichtung, in welcher die GaInAsP-Schicht die Kanalschicht und die InGaP-Schicht die Elektronenzufuhrschicht ist. Das Energieniveau des Leitungsbandes der GaInAsP-Kanalschicht ist niedriger festgelegt als jenes der GaAs-Pufferschicht und jenes der InGaP-Eiektronenzufuhrschicht, um das zweidimensionale Elektronengas auf die GaInAsP-Kanalschicht zu beschränken. Somit ist die Bandlücke der TaInAsP-Kanalschicht schmaler als jene der InGaP-Elektronenzufuhrschicht.
  • Die Druckschrift US 5 504 353 A offenbart einen MESFET mit einer GaAs-Pufferschicht 2, einer AlGaAs-Elektronenzufuhrschicht 3 und einer InGaAs-Kanalschicht 4. Die InGaP-Schicht ist die Kontaktschicht zum Bilden des ohmschen Kontaktes mit der AlGaAs-Kontaktschicht.
  • Auf dem Gebiet mobiler Kommunikationssysteme haben davon benutzte Frequenzen jüngst auf ungefähr 2 GHz zugenommen, und solche Systeme bildende Elektronikvorrichtungen, die Hochgeschwindigkeits- und Hochleistungsausgaben haben, sind erforderlich. Auf dem technischen Gebiet von Halbleitervorrichtungen wurden verschiedene Studien für höhere Spannungswiderstände von Feldeffekttransistoren durchgeführt.
  • Der Feldeffekttransistor enthält konventionell den Kanalbereich aus Si oder GaAs.
  • Der Feldeffekttransistor, der den Kanalbereich aus Si enthält, wird durch einen Metall-Oxid-Halbleiter-Feldeffekt-transistor (MOSFET) veranschaulicht, der auf einem Si-Substrat gebildet ist. Der MOSFET, der den Kanalbereich aus Si enthält, welcher ein Indirektübergangstyp-Halbleiter ist, hat selbst bei hohen Betriebsspannungen keine Gunn-Oszillation. Entsprechend ist es der Gate-Elektrode und der Drain-Elektrode gestattet, durch einen großen Abstand voneinanderbeabstandet zu sein, wodurch hohe Betriebsspannungen leicht erreicht werden können. Jedoch ist es wegen Si, dessen Ladungsträgerbeweglichkeit niedrig ist, schwierig, den MOS-Feldeffekttransistor bei der oben beschriebenen Anwendung zu verwenden, die einen Hochgeschwindigkeitsbetrieb erfordert.
  • Der Feldeffekttransistor, der den Kanalbereich aus GaAs enthält, wird durch einen Metall-Halbleiter-Feldeffekttransistor (MESFET) veranschaulicht, der auf einem GaAs-Substrat gebildet ist. Wegen GaAs, das eine höhere Ladungsträgerbeweglichkeit als Si hat, ist der Feldeffekttransistor, der den Kanalbereich aus GaAs hat, für einen Hochgeschwindigkeitsbetrieb besser geeignet, aber wegen GaAs, das ein Direktübergangstyp-Halbleiter ist und niedrige Γ-L-Energiedifferenzen hat, die so niedrig wie ungefähr 0,2 eV sind, versagt er wegen der Gunn-Oszillation aufgrund einer Betriebsspannungszunahme oft, normal zu arbeiten. Diese Schwierigkeit muß durch eine Gate-Breiten-Zunahme für eine höhere Leistungsausgabe beseitigt werden. Dies führt jedoch zu einer Chipflächenzunahme und Kostenzunahme und ist hinsichtlich der Handhabung begrenzt. Gegenwärtig ist unter Beachtung des Unterdrückens der Gunn-Oszillation ein 10 V Betrieb eine Grenze, und eine Chipgröße von ungefähr 1 × 3 mm ist eine Grenze unter Beachtung der Handhabung. Hinsichtlich der Ausgabe sind ungefähr 30–40 W eine Grenze.
  • Jüngst wird eine pseudomorphe Struktur, die einen InGaAs-Film einer In-Zusammensetzung enthält, die keine auf einem GaAs-Substrat gebildeten Gitterfehlstellen zuläßt, in einer Sandwich-Bauweise von GaAs umgeben lokal verwendet. Die pseudomorphe Struktur, deren Γ-L-Energiedifferenz größer als GaAs ist, kann den Effekt des Unterdrückens der Gunn-Oszillationen steigern. Jedoch gibt es in der pseudomorphen Struktur, deren Bandabstand kleiner ist, eine Tendenz, daß Stoßionisation in dem Kanalbereich stattfindet, und Löcher werden angesammelt. Als Ergebnis findet oft ein Knick in den I-V-Charakteristika statt. Somit kann die pseudomorphe Struktur durch einen Hochspannungsbetrieb auch keine höheren Leistungsausgaben erzielen.
  • Wie oben beschrieben wurde, wurde es beim konventionellen Feldeffekttransistor als schwierig herausgefunden, durch einen Hochspannungsbetrieb Hochleistungsausgaben bereitzustellen.
    •
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Aufgabe der vorliegenden Erfindung ist es, eine Halbleitervorrichtung, die eine Hochleistungsausgabe durch Hochspannungsbetrieb hat, und ein Verfahren zum Herstellen derselben zu schaffen.
  • Diese Aufgabe wird durch die Merkmale der Ansprüche 1 und 9 gelöst.
  • Bei der oben beschriebenen Halbleitervorrichtung ist es bevorzugt, daß ein In-Zusammensetzungsverhältnis des InGaP's, das die Kanalschicht bildet, nicht geringer als 0,3 und nicht mehr als 0,7 ist. Dieses In-Zusammensetzungsverhältnis gestattet es der Kanalschicht aus einer InGaP-Schicht epitaxial auf der Pufferschicht gezogen zu werden.
  • Bei der oben beschriebenen Halbleitervorrichtung ist es bevorzugt, daß die Pufferschicht aus einem AlInGaP gebildet ist. Durch Bilden der Pufferschicht aus einer AlInGaP-Schicht kann der Kanalstrom wirksam in der Kanalschicht begrenzt werden.
  • Bei der oben beschriebenen Halbleitervorrichtung ist es bevorzugt, daß ein Al-Zusammensetzungsverhältnis des AlInGaP's mehr als 0 ist, und eine Summe des Al-Zusammensetzungsverhältnisses und eines Ga-Zusammensetzungsverhältnisses im wesentlichen gleich 0,51 ist. Ein Al-Zusammensetzungsverhältnis ist größer als 0 und eine Summe des Al-Zusammensetzungsverhältnisses und eines Ga-Zusammensetzungsverhältnisses ist im wesentlichen 0,51, wodurch die Pufferschicht, die einen weiteren Bandabstand als die Kanalschicht hat, epitaxial auf dem GaAs-Substrat gezogen werden kann.
  • Bei der oben beschriebenen Halbleitervorrichtung ist es bevorzugt, daß die Pufferschicht aus einem AlGaAs gebildet ist. Die Pufferschicht ist aus einer AlGaAs-Schicht gebildet, wodurch der Kanalstrom wirksam in der Kanalschicht begrenzt oder eingeschlossen werden kann.
  • Bei der oben beschriebenen Halbleitervorrichtung ist es bevorzugt, daß ein Al-Zusammensetzungsverhältnis der AlGaAs-Schicht nicht weniger als 0,2 ist. Ein Al-Zusammensetzungsverhältnis der AlGaAs-Schicht ist über 0,2 wodurch die Pufferschicht einen weiteren Bandabstand als die Kanalschicht haben kann.
  • Bei der oben beschriebenen Halbleitervorrichtung ist es bevorzugt, daß eine Schottky-Schicht, die auf der Kanalschicht und aus einem Halbleitermaterial gebildet ist, kein In enthält. Die Kanalschicht einer InGaP-Schicht ist mit der Schottky-Schicht bedeckt, die kein In enthält, wodurch verhindert wird, daß die In enthaltende Schicht oxidiert wird, und ein leitender Film (oxidierte In enthaltende Schicht) ist auf der Oberfläche gebildet. Die Halbleitervorrichtung kann eine höhere Zuverlässigkeit haben.
  • Bei der oben beschriebenen Halbleitervorrichtung ist es bevorzugt, daß die Schottky-Schicht aus einem GaAs oder einem AlGaAs gebildet ist. Die Schottky-Schicht kann aus diesen Filmen gebildet sein.
  • Das oben beschriebene Ziel wird durch ein Verfahren zum Herstellen einer Halbleitervorrichtung erreicht, enthaltend die Schritte: Bilden einer Pufferschicht, die aus einem Halbleitermaterial gebildet ist, das einen weiteren Bandabstand als jenen von InGaP hat, auf dem GaAs-Substrat; Bilden einer Kanalschicht, die aus einem InGaP gebildet ist, auf der Pufferschicht; und Bilden einer Gate-Elektrode zum Steuern eines Stroms der Kanalschicht. Eine Halbleitervorrich tung, die bei hoher Spannung arbeitet und eine Hochleistungsausgabe hat, kann leicht hergestellt werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine diagrammartige Schnittansicht der Halbleitervorrichtung gemäß der Ausführung der vorliegenden Erfindung, die eine Struktur davon zeigt.
  • 2 ist ein Graph einer Leistungscharakteristikabhängigkeit der Drain-Spannung der Halbleitervorrichtung gemäß der Ausführung der vorliegenden Erfindung.
  • 3A–3C sind Schnittansichten der Halbleitervorrichtung gemäß der Ausführung der vorliegenden Erfindung bei den Schritten des Verfahrens zum Herstellen derselben, die das Verfahren zeigen (Teil 1).
  • 4A–4C sind Schnittansichten der Halbleitervorrichtung gemäß der Ausführung der vorliegenden Erfindung bei den Schritten des Verfahrens zum Herstellen derselben, die das Verfahren zeigen (Teil 2).
    •
  • GENAUE BESCHREIBUNG DER ERFINDUNG
  • Die Halbleitervorrichtung gemäß einer Ausführung der vorliegenden Erfindung und das Verfahren zum Herstellen derselben wird erklärt.
  • Die 1 ist eine diagrammartige Schnittansicht der Halbleitervorrichtung gemäß der vorliegenden Erfindung, die eine Struktur davon zeigt. Die 2 ist ein Graph der Drain-Spannungsabhängigkeit von Leistungscharakteristika der Halbleitervorrichtung gemäß der vorliegenden Erfindung. Die 3A–3C und 4A–4C sind Schnittansichten der Halbleitervorrichtung in den Schritten des Verfahrens zum Herstellen derselben, die das Verfahren zeigen.
  • Eine Pufferschicht 12 aus AlInP ist auf einem GaAs-Substrat 10 gebildet. Eine Kanalschicht 14 aus InGaP ist auf der Pufferschicht 12 gebildet. Eine Schottky-Schicht 16 aus AlGaAs ist auf der Kanalschicht 14 gebildet. Eine Kappenschicht 18 aus GaAs ist auf der Schottky-Schicht 16 gebildet. Eine Source-Elektrode 28 und eine Drain-Elektrode 30 aus einer AuGe/Au-Struktur sind auf der Kappenschicht 18 gebildet. Eine Gate-Elektrode 34 ist auf der Schottky-Schicht 16 zwischen der Source-Elektrode 28 und der Drain-Elektrode 30 gebildet. Eine ohmsche Kontaktschicht 26 ist unter der Source-Elektrode 28 und der Drain-Elektrode 30 hinab zur Pufferschicht 12 gebildet.
  • Die Halbleitervorrichtung gemäß der vorliegenden Erfindung ist dadurch gekennzeichnet, daß die Kanalschicht 14 aus einer InGaP-Schicht gebildet ist.
  • Um es einem Feldeffekttransistor zu ermöglichen, bei einer hohen Spannung zu arbeiten, ist es bevorzugt, daß ein Material verwendet wird, das eine große Γ-L-Energiedifferenz hat, um Gunn-Oszillation zu unterdrücken, und ein Material, das einen weiten Bandabstand hat, wird verwendet, um Stoßionisation zu unterdrücken.
  • Hier ist InGaP ein Gruppe III–V Direktübergangstyp-Halbleiter und hat eine Ladungsträgerbeweglichkeit, die so hoch wie ungefähr 2000 [cm2/V·s] ist. Eine Γ-L-Energiedifferenz von InGaP ist ungefähr 0,4 V, was höher als eine 0,2 V Γ-L-Energiedifferenz von GaAs ist. Ferner ist ein Bandabstand von InGaP ungefähr 1,95 eV, was weiter als ein 1,45 eV Bandabstand von GaAs ist. Entsprechend ist die Kanalschicht aus InGaP gebildet, wodurch ein Feldeffekttransistor, der bei hoher Geschwindigkeit und einer hohen Spannung betreibbar ist, erhalten werden kann.
  • Ein In-Zusammensetzungsverhältnis des InGaP's ist auf einen Bereich eingestellt, in dem die InGaP-Schicht epitaxial auf der Pufferschicht 12 gezogen werden kann. Um genau zu sein, ist ein In-Zusammensetzungsverhältnis auf einen Bereich von 0,3–0,7 eingestellt, um das epitaxiale Wachsen zu ermöglichen. Ein In-Zusammensetzungsverhältnis für perfekte Gitterübereinstimmung mit dem GaAs ist 0,51.
  • Das Zusammensetzungsverhältnis in der Beschreibung der vorliegenden Anmeldung bedeutet ein Verhältnis eines Elementes zu einem Gruppe III Element, das in einem Halbleitermaterial enthalten ist, wenn das Gruppe III Element 1 ist. Im Fall der oben beschriebenen InGaP-Schicht ist zum Beispiel, wenn ein In-Zusammensetzungsverhältnis 0,51 ist, ein Ga-Zusammensetzungsverhältnis 0,49.
  • Wenn die Kanalschicht 14 aus InGaP gebildet ist, ist es bevorzugt, eine Halbleiterschicht, die einen weiteren Bandabstand und höheren Widerstand als die InGaP-Schicht hat, unter der InGaP-Schicht zu bilden. Um die oben beschriebenen Charakteristika von InGaP zu erhalten, ist es bevorzugt, daß der Kanalstrom in der InGaP-Schicht begrenzt ist. Dies liegt daran, daß es zu diesem Zweck effektiv ist, daß eine Hochwiderstandsschicht unter der InGaP-Schicht gebildet ist.
  • Hier wird zum Beispiel ein Fall, in dem die Kanalschicht 14 aus einer InGaP-Schicht auf der GaAs-Schicht gebildet ist, in Betracht gezogen. Zweidimensionales Elektronengas wird in der Trennfläche der GaAs-Schicht zur InGaP-Schicht erzeugt, und eine Kanalstromkomponente, die in der GaAs-Schicht fließt, wird erzeugt. Gleichmäßige Charakteristika der GaAs-Schicht sind in den I-V-Charakteristika gezeigt, die ein Risiko verursacht, das die Charakteristik der Hochspannung, die durch InGaP bereitgestellt wird, verschlechtert werden kann.
  • Im Hinblick darauf ist bei der vorliegenden Ausführung die Pufferschicht 12 aus AlInP gebildet. AlInP hat einen ungefähren 2,4 eV Bandabstand, wenn ein Al-Zusammensetzungsverhältnis ungefähr 0,5 ist. Entsprechend ist es möglich, den Kanalstrom in der InGaP-Schicht zu begrenzen.
  • Die Pufferschicht 12 kann aus einem anderen Halbleitermaterial gebildet sein, solange das Material in der Lage ist, auf dem GaAs-Substrat 10 epitaxial zu wachsen, und einen weiteren Bandabstand als InGaP hat. Es ist üblich, daß Materialien, die in der Lage sind, epitaxial auf dem GaAs-Substrat 10 zu wachsen, Bandabstände haben, die durch Hinzufügung von Al aufgeweitet sind. Materialien aus InGaP und GaAs mit hinzugefügtem Al, z.B. AlInGaP und AlGaAs, können verwendet werden.
  • AlInGaP wird nicht wesentlich durch ein Al-Zusammensetzungsverhältnis und eine Gitterübereinstimmung mit GaAs be einflußt, wenn ein In-Zusammensetzungsverhältnis ungefähr 0,49 ist. Entsprechend ist, wenn die Pufferschicht 12 aus AlInGaP gebildet ist, ein Al-Zusammensetzungsverhältnis und ein Ga-Zusammensetzungsverhältnis ungefähr 0,51, und wenn das Al-Zusammensetzungsverhältnis über 0 ist, kann der oben beschriebene Effekt erhalten werden. Das Ga-Zusammensetzungsverhältnis kann Null sein.
  • AlGaAs kann einen Bandabstand gleich jenem oder breiter als jener von InGaP haben, wenn ein Al-Zusammensetzungsverhältnis mehr als ungefähr 0,2 ist. Entsprechend ist in einem Fall, in dem die Pufferschicht 12 aus AlGaAs gebildet ist, ein Al-Zusammensetzungsverhältnis über ungefähr 0,2, um den oben beschriebenen Effekt zu erhalten.
  • Andererseits ist es bevorzugt, daß die Schottky-Schicht 16, die InGaP-Schicht bedeckt, aus einem Halbleitermaterial gebildet ist, das in der Lage ist, auf der Kanalschicht 14 epitaxial aufzuwachsen, und kein In enthält. Dies liegt daran, daß ein In enthaltendes Halbleitermaterial eine unstabile Trennfläche mit einem Metallmaterial hat, das die Gate-Elektrode 34 bildet, und vorzugsweise liegt ein In enthaltendes Halbleitermaterial nicht an der Oberfläche frei, da In oxidiert wird, um das leitende Material zu erzeugen.
  • Bei der vorliegenden Ausführung ist die Schottky-Schicht 16 aus einer AlGaAs-Schicht gebildet. Ein Al-Zusammensetzungsverhältnis der AlGaAs-Schicht kann irgendwie sein, solange die AlGaAs-Schicht epitaxial auf der Kanalschicht 14 gezogen werden kann. Die Schottky-Schicht 16 kann aus einer GaAs-Schicht gebildet sein.
  • Die 2 ist ein Graph einer Drain-Spannungsabhängigkeit einer Leistungscharakteristik. Eine Gate-Breite des Feldeffekttransistors, der für die Messung verwendet wurde, ist 200 μm. Wie in dem Fall eines GaAs-FET, der die Kanalschicht 14 enthält, die aus einer GaAs-Schicht gebildet ist, wurde der FET bei einer Drain-Spannung von ungefähr 20 V beschädigt. Im Fall der vorliegenden Ausführung, die die Kanalschicht 14 aus einer InGaP-Schicht enthält, wurde der FET bei einer Drain-Spannung von 30 V nicht beschädigt, und eine gute Leistungscharakteristik konnte erhalten werden.
  • Wenn die Kanalschicht 14 eine Ladungsträgerkonzentration von ungefähr 1,5 × 101 cm–3 und eine Dicke von ungefähr 150 nm hat, trat keine Gunn-Oszillation auf, selbst bei einem Gate-Drain-Abstand der auf 4 μm eingestellt ist, und ein Spannungswiderstand von 60 V konnte erhalten werden. Ein 30V Betrieb konnte sichergestellt werden. Bei einer Halbleitervorrichtung, die eine 50 mm Gate-Breite hat, konnte eine 50 W Hochleistungsausgabe erhalten werden.
  • Andererseits trat in dem Fall, in dem die Kanalschicht aus einer GaAs-Schicht der oben beschriebenen Ladungsträgerkonzentration und Dicke gebildet ist, Gunn-Oszillation bei einem Gate-Drain-Abstand von ungefähr 2 μm auf, und der Betrieb wurde unstabil. Somit war ein Spannungswiderstand ungefähr 20 V, und ungefähr 10 V war hinsichtlich der Zuverlässigkeit ein Betriebsgrenzwert. Bei der Halbleitervorrichtung, die eine 50 mm Gate-Breite hat, war eine 15 W Leistungsausgabe eine Grenze.
  • Die Halbleitervorrichtung, die die Kanalschicht aus InGaP enthält, kann gegenüber der herkömmlichen Halbleitervorrichtung wesentlich verbesserte Charakteristika haben.
  • In einer Station eines mobilen Kommunikationssystems ist der Betrieb bei 10–20 W normalerweise erforderlich, und wenn Rufe zusammentreffen, muß eine Ausgabe von 100 W zugeführt werden. Gemäß der vorliegenden Erfindung kann eine ungefähre 50 W Ausgabe bei einer 50 mm Gate-Breite erhalten werden, und Ausgaben von ungefähr 100 W können durch einen einzelnen FET leicht erhalten werden. Dies kann das System vereinfachen.
  • Der Feldeffekttransistor, der eine 100 mm Gate-Breite hat, kann leicht in eine Fläche von ungefähr 1 × 3 mm gelegt werden, was die Grenze der Chipgröße hinsichtlich der Handhabung ist.
  • Als nächstes wird das Verfahren zum Herstellen der Halbleitervorrichtung gemäß der vorliegenden Erfindung unter Bezugnahme auf die 3A–3C und 4A–4C erklärt.
  • Zuerst werden auf dem GaAs-Substrat 10 die Pufferschicht 12 aus einer AlInP-Schicht, die Kanalschicht 14 aus einer InGaP-Schicht, die Schottky-Schicht 16 aus einer AlGaAs-Schicht und die Kappenschicht 18 aus einer GaAs-Schicht aufeinanderfolgend gebildet (3A). Die Schichten mit Ausnahme der Kanalschicht 14 sind undotierte Schichten. Die Kanalschicht 14 hat z.B. ungefähr eine Ladungsträgerkonzentration von 1,5 × 101 cm–3 und eine ungefähre Dicke von 150 nm. Die Schottky-Schicht 16 hat z.B. eine ungefähre Dic ke von 30 nm. Die Kappenschicht hat z.B. eine ungefähre Dicke von 100 nm.
  • Dann wird auf der Kappenschicht 18 eine Photoschutzschicht 20 gebildet, die einen Bereich bedeckt, der ein Vorrichtungsbereich sein soll.
  • Nachfolgend werden Sauerstoffionen mit der Photoschutzschicht 20 als eine Maske implantiert, um den Bereich zu inaktivieren, in dem die Photoschutzschicht 20 nicht ausgebildet ist. Der inaktivierte Bereich soll ein Vorrichtungsisolationsbereich 22 sein (3B).
  • Dann wird einen Photoschutzschicht 24, die Öffnungen in Bereichen hat, die die Source/Drain-Bereiche sein sollen, auf der Kappenschicht 18 ausgebildet.
  • Dann werden mit der Photoschutzschicht 24 als eine Maske Si-Ionen implantiert. Zum Beispiel ist eine Beschleunigungsenergie 50 keV, und eine Dosis ist 1 × 1013 cm–2.
  • Nachdem die Photoschutzschicht 24 entfernt wurde, wird eine thermische Behandlung bei 650 °C für 20 Minuten ausgeführt, um die implantierten Si-Ionen zu aktivieren, und die ohmschen Bereiche 26 werden ausgebildet (3C).
  • Nachfolgend werden die Source-Elektrode 28 und die Drain-Elektrode 30 durch Abnehmen der Kappenschicht 18 mit dem angeformten ohmschen Bereich 26 ausgebildet (4A). Die Source-Elektrode 28 und die Drain-Elektrode 30 werden aus einem laminierten Film aus z.B. einem ungefähr 30 nm dicken AuGe-Film und einem ungefähr 300 nm dicken Au-Film gebildet.
  • Dann wird eine Photoschutzschicht 32, die eine Öffnung in einem Bereich für die Gate-Elektrode hat, die gebildet werden soll, ausgebildet.
  • Dann wird die Kappenschicht 18 mit der Photoschutzschicht 32 als eine Maske geätzt, um die Schottky-Schicht 16 zwischen der Source-Elektrode 28 und der Drain-Elektrode 30 freizulegen (4B).
  • Nachfolgend wird ein ungefähr 400 nm dicker Al-Film durch ein Vakuumaufdampfverfahren abgelagert, und die Gate-Elektrode 34, die mit der Schottky-Schicht 16 verbunden ist, wird durch Abnehmen ausgebildet (4C).
  • Somit ist der Feldeffekttransistor, der die Kanalschicht aus einer InGaP-Schicht enthält, hergestellt.
  • Wie oben beschrieben wurde, wird gemäß der vorliegenden Erfindung der Feldeffekttransistor, der die Kanalschicht 14 aus einer InGaP-Schicht enthält, hergestellt, wodurch die Halbleitervorrichtung bei hoher Geschwindigkeit und hoher Spannung arbeiten kann.
  • Die vorliegende Erfindung ist nicht auf die oben beschriebene Ausführung beschränkt und deckt verschiedene Modifikationen ab.
  • Zum Beispiel ist bei der oben beschriebenen Ausführung die Kappenschicht 18 auf der Schottky-Schicht 16 ausgebildet, jedoch ist die Kappenschicht 18 nicht wesentlich.
  • Solange die Oxidation der Oberfläche der Kanalschicht 14 aus einer InGaP-Schicht durch eine andere Technik verhindert werden kann, ist die Schottky-Schicht 16 nicht wesentlich.
  • Zusammenfassend enthält eine Halbleitervorrichtung ein GaAs-Substrat 10; eine Pufferschicht 12, die auf dem GaAs-Substrat 10 ausgebildet ist und einen weiteren Bandabstand als jenen von InGaP hat; eine Kanalschicht 14, die auf der Pufferschicht 12 ausgebildet und aus einem InGaP gebildet ist; und eine Gate-Elektrode 34 zum Steuern eines Stroms der Kanalschicht 14. InGaP hat eine hohe Ladungsträgerbeweglichkeit und eine hohe Γ-L-Energiedifferenz. Entsprechend ist die Kanalschicht aus einem InGaP gebildet, wodurch eine Halbleitervorrichtung, die bei hoher Geschwindigkeit und hoher Spannung betreibbar ist, erhalten werden kann.

Claims (9)

  1. Halbleitervorrichtung enthaltend: ein GaAs-Substrat (10), eine Pufferschicht (12), die auf dem GaAs-Substrat (10) ausgebildet und aus einem Halbleitermaterial gebildet ist, das einen weiteren Bandabstand als InGaP hat, eine aus einem InGaP gebildete Kanalschicht (14), die auf der Pufferschicht (12) gebildet ist, und eine Gate-Elektrode (34) zum Steuern eines Stroms der Kanalschicht (14).
  2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß ein In-Zusammensetzungsverhältnis des InGaP's, das die Kanalschicht (14) bildet, nicht geringer als 0,3 und nicht höher als 0,7 ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Pufferschicht (12) aus einem AlInGaP gebildet ist.
  4. Halbleitervorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß ein Al-Zusammensetzungsverhältnis des AlInGaP's mehr als 0 ist, und daß eine Summe des Al-Zusammensetzungsverhältnisses und eines Ga-Zusammensetzungsverhältnisses im wesentlichen gleich 0,51 ist.
  5. Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Pufferschicht (12) aus einem AlGaAs gebildet ist.
  6. Halbleitervorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß ein Al-Zusammensetzungsverhältnis der AlGaAs-Schicht nicht geringer als 0,2 ist.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, ferner enthaltend: eine Schottky-Schicht (16), die auf der Kanalschicht (14) ausgebildet und aus einem Halbleitermaterial gebildet ist, das kein In enthält.
  8. Halbleitervorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die Schottky-Schicht (16) aus einem GaAs oder einem AlGaAs gebildet ist.
  9. Verfahren zum Herstellen einer Halbleitervorrichtung enthaltend die Schritte: Ausbilden einer Pufferschicht (12), die aus einem Halbleitermaterial gebildet ist, das einen weiteren Bandabstand als jenes aus InGaP hat, auf dem GaAs-Substrat (10), Ausbilden einer Kanalschicht (14), die aus einem InGaP gebildet ist, auf der Pufferschicht (12), und Ausbilden einer Gate-Elektrode (34) zum Steuern eines Stroms der Kanalschicht (14).
DE19746920A 1997-03-19 1997-10-24 Halbleitervorrichtung mit einer InGaP-Kanalschicht und einer Pufferschicht, sowie Verfahren zum Herstellen derselben Expired - Lifetime DE19746920B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP06567397A JP3373386B2 (ja) 1997-03-19 1997-03-19 半導体装置及びその製造方法
JPP9-65673 1997-03-19

Publications (2)

Publication Number Publication Date
DE19746920A1 DE19746920A1 (de) 1998-09-24
DE19746920B4 true DE19746920B4 (de) 2006-10-26

Family

ID=13293762

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19746920A Expired - Lifetime DE19746920B4 (de) 1997-03-19 1997-10-24 Halbleitervorrichtung mit einer InGaP-Kanalschicht und einer Pufferschicht, sowie Verfahren zum Herstellen derselben

Country Status (3)

Country Link
US (1) US5945695A (de)
JP (1) JP3373386B2 (de)
DE (1) DE19746920B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3159198B2 (ja) 1999-02-19 2001-04-23 住友電気工業株式会社 電界効果トランジスタ
US6342411B1 (en) * 1999-09-03 2002-01-29 Motorola Inc. Electronic component and method for manufacture
JP2003522412A (ja) * 2000-02-04 2003-07-22 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 埋込形チャネル電界効果トランジスタを含む半導体デバイスの製造方法
JP4545907B2 (ja) * 2000-09-08 2010-09-15 富士通株式会社 化合物半導体装置
US10720428B2 (en) 2015-11-10 2020-07-21 Qorvo Us, Inc. High bandgap Schottky contact layer device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5034957A (en) * 1988-02-10 1991-07-23 Kabushiki Kaisha Toshiba Semiconductor laser device
JPH04139836A (ja) * 1990-10-01 1992-05-13 Sumitomo Electric Ind Ltd 電界効果トランジスタ
US5504353A (en) * 1994-06-06 1996-04-02 Nec Corporation Field effect transistor
EP0785603A2 (de) * 1990-05-09 1997-07-23 Sharp Kabushiki Kaisha Halbleiterlaservorrichtung und Herstellungsverfahren

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6312177A (ja) * 1986-07-03 1988-01-19 Fujitsu Ltd 超高周波トランジスタ
JPH06232181A (ja) * 1993-02-03 1994-08-19 Nippon Telegr & Teleph Corp <Ntt> ショットキ接合型電界効果トランジスタの製法
JPH06342811A (ja) * 1993-06-01 1994-12-13 Nec Corp 電界効果型トランジスタ及びその製造方法
JP2679653B2 (ja) * 1994-12-05 1997-11-19 日本電気株式会社 半導体装置
JP3368452B2 (ja) * 1995-04-25 2003-01-20 富士通株式会社 化合物半導体装置及びその製造方法
JPH08306703A (ja) * 1995-04-28 1996-11-22 Fujitsu Ltd 化合物半導体結晶装置とその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5034957A (en) * 1988-02-10 1991-07-23 Kabushiki Kaisha Toshiba Semiconductor laser device
EP0785603A2 (de) * 1990-05-09 1997-07-23 Sharp Kabushiki Kaisha Halbleiterlaservorrichtung und Herstellungsverfahren
JPH04139836A (ja) * 1990-10-01 1992-05-13 Sumitomo Electric Ind Ltd 電界効果トランジスタ
US5504353A (en) * 1994-06-06 1996-04-02 Nec Corporation Field effect transistor

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
HASHEMI,M.M., et al.: Ga¶0¶¶.¶¶5¶¶1¶In¶0¶¶.¶¶4¶¶9¶P channel MESFET. In: Electronics Letters, Vol.29,No. 24, 1993, S. 2154-2155 *
HASHEMI,M.M., et al.: Ga0.51In0.49 P channel MESFET. In: Electronics Letters, Vol.29, No. 24, 1993, S. 2154-2155

Also Published As

Publication number Publication date
DE19746920A1 (de) 1998-09-24
JPH10261653A (ja) 1998-09-29
US5945695A (en) 1999-08-31
JP3373386B2 (ja) 2003-02-04

Similar Documents

Publication Publication Date Title
DE69233266T2 (de) HEMT-Halbleiterbauelement
DE102008032897B4 (de) Nitridhalbleitervorrichtung, Doherty-Verstärker und drainspannungsgesteuerter Verstärker
DE69730625T2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE112006001751B4 (de) Leistungs-Halbleiterbauteil und Verfahren zu Herstellung eines Halbleiterbauteils
DE69835204T2 (de) ENTWURF UND HERSTELLUNG VON ELEKTRONISCHEN ANORDNUNGEN MIT InAlAsSb/AlSb BARRIERE
DE3811821A1 (de) Halbleiterbauelement
DE4013643A1 (de) Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung
DE4402270B4 (de) Feldeffekttransistoranordnung mit Schottky-Elektrode
DE69634760T2 (de) Heterostruktur-Feldeffekttransistor mit schwerschmelzendem Gatter und Verfahren
DE3602652C2 (de) Feldeffekttransistor mit Heteroübergang
DE3939319A1 (de) Asymmetrischer feldeffekttransistor und verfahren zu seiner herstellung
DE112018003057T5 (de) Gan-transistor im anreicherungsmodus mit selektiven und nicht selektiven ätzschichten für verbesserte gleichförmigkeit der gan-spacerdicke
DE69930135T2 (de) Pseudomorphe transistoren mit hoher elektronenbeweglichkeit
DE102014118834A1 (de) Halbleiterbauelement und Verfahren
DE1811492A1 (de) Feldeffekttransistor
DE69818720T2 (de) Heteroübergangsfeldeffekttransistor und Verfahren zu dessen Herstellung
DE3736693C2 (de) Bipolarer Transistor mit Heteroübergang
DE3526826A1 (de) Statischer induktionstransistor und denselben enthaltenden integrierte schaltung
DE19540665C2 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19746920B4 (de) Halbleitervorrichtung mit einer InGaP-Kanalschicht und einer Pufferschicht, sowie Verfahren zum Herstellen derselben
DE60037072T2 (de) Verbindungshalbleiter-Feldeffekttransistor und dessen Herstellungsverfahren
DE2030917A1 (de) Halbleiteranordnung
DE4400233C2 (de) Feldeffekttransistor
DE2212489A1 (de) Verfahren zur Herstellung eines Feldeffekttransistors
EP0258530A2 (de) Photoempfänger

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: SEEGER SEEGER LINDNER PARTNERSCHAFT PATENTANWAELTE

R071 Expiry of right