JPH06196504A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH06196504A JPH06196504A JP34445692A JP34445692A JPH06196504A JP H06196504 A JPH06196504 A JP H06196504A JP 34445692 A JP34445692 A JP 34445692A JP 34445692 A JP34445692 A JP 34445692A JP H06196504 A JPH06196504 A JP H06196504A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- gaas
- gallium
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Weting (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 フロンガスを用いることなく製造することが
でき、しかも製造が容易で信頼性の高い半導体装置およ
びその製造方法の提供を目的とする。 【構成】 従来のいわゆるＨＥＭＴのＮ+型AlGaAs層１
０とＮ+型GaAs層１２との間に、InGaP層２を介在させて
いる。リセス凹部１４の形成に際し、硫酸と過酸化水素
等を用いてエッチングする場合、InGaP層２のエッチン
グ速度はＮ+型GaAs層１２のエッチング速度よりも極端
に遅い。したがって、Ｎ+型GaAs層１２をエッチングし
た場合、InGaP層２との接合面近傍でエッチングの進行
を停止させることができる。
でき、しかも製造が容易で信頼性の高い半導体装置およ
びその製造方法の提供を目的とする。 【構成】 従来のいわゆるＨＥＭＴのＮ+型AlGaAs層１
０とＮ+型GaAs層１２との間に、InGaP層２を介在させて
いる。リセス凹部１４の形成に際し、硫酸と過酸化水素
等を用いてエッチングする場合、InGaP層２のエッチン
グ速度はＮ+型GaAs層１２のエッチング速度よりも極端
に遅い。したがって、Ｎ+型GaAs層１２をエッチングし
た場合、InGaP層２との接合面近傍でエッチングの進行
を停止させることができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置およびその製
造方法に関し、特にいわゆるＨＥＭＴ等の半導体装置を
フロンガスを用いずに、容易かつ正確に製造することが
できる技術に関する。
造方法に関し、特にいわゆるＨＥＭＴ等の半導体装置を
フロンガスを用いずに、容易かつ正確に製造することが
できる技術に関する。
【０００２】
【従来の技術】近年、半導体装置には高速動作が要求さ
れており、これにともなっていわゆるＨＥＭＴ（High E
lectron Mobility Transistor）が提案されている。こ
のＨＥＭＴの構造を図４Ａに示す。図に示すようにＨＥ
ＭＴには半絶縁性のガリウムヒソ（GaAs）基板４が用い
られている。GaAsはシリコン（Si）に比べて電子の移動
度が大きく、高速動作の半導体装置を実現することが可
能である。
れており、これにともなっていわゆるＨＥＭＴ（High E
lectron Mobility Transistor）が提案されている。こ
のＨＥＭＴの構造を図４Ａに示す。図に示すようにＨＥ
ＭＴには半絶縁性のガリウムヒソ（GaAs）基板４が用い
られている。GaAsはシリコン（Si）に比べて電子の移動
度が大きく、高速動作の半導体装置を実現することが可
能である。
【０００３】GaAs基板４には、順次、アンドープ型GaAs
層６、アンドープ型アルミニウムガリウムヒソ（AlGaA
s）層８、Ｎ+型アルミニウムガリウムヒソ（AlGaAs）層
１０、高濃度ドープのＮ+型ガリウムヒソ（GaAs）層１
２が積層されている。
層６、アンドープ型アルミニウムガリウムヒソ（AlGaA
s）層８、Ｎ+型アルミニウムガリウムヒソ（AlGaAs）層
１０、高濃度ドープのＮ+型ガリウムヒソ（GaAs）層１
２が積層されている。
【０００４】Ｎ+型GaAs層１２にはリセス凹部１４が形
成されており、このリセス凹部１４の凹部底面１４Ｍに
はゲート電極３０が設けられている。ゲート電極３０が
設けられることによってショットキー・バリヤ現象が生
じている。また、Ｎ+型GaAs層１２の表面にはリセス凹
部１４を挟んでソース電極３２、ドレイン電極３４が設
けられている。なお、Ｎ+型GaAs層１２はソース電極３
２、ドレイン電極３４のオーミック抵抗を緩和するため
に形成される層であり、高濃度にドープされている。
成されており、このリセス凹部１４の凹部底面１４Ｍに
はゲート電極３０が設けられている。ゲート電極３０が
設けられることによってショットキー・バリヤ現象が生
じている。また、Ｎ+型GaAs層１２の表面にはリセス凹
部１４を挟んでソース電極３２、ドレイン電極３４が設
けられている。なお、Ｎ+型GaAs層１２はソース電極３
２、ドレイン電極３４のオーミック抵抗を緩和するため
に形成される層であり、高濃度にドープされている。
【０００５】ここで、Ｎ+型AlGaAs層１０はアンドープ
型GaAs層６に比べて電子親和力が弱いため、Ｎ+型AlGaA
s層１０内に生じた電子はアンドープ型GaAs層６に供給
されることになる。そして、アンドープ型GaAs層６に供
給された電子はヘテロ接合面に蓄積され、ここに２次元
電子ガス層６Ｗが形成される。この２次元電子ガス層６
Ｗはソース電極３２、ドレイン電極３４間を流れる電流
となり、ゲート電極３０への印加によって制御され、ト
ランジスタとして機能する。
型GaAs層６に比べて電子親和力が弱いため、Ｎ+型AlGaA
s層１０内に生じた電子はアンドープ型GaAs層６に供給
されることになる。そして、アンドープ型GaAs層６に供
給された電子はヘテロ接合面に蓄積され、ここに２次元
電子ガス層６Ｗが形成される。この２次元電子ガス層６
Ｗはソース電極３２、ドレイン電極３４間を流れる電流
となり、ゲート電極３０への印加によって制御され、ト
ランジスタとして機能する。
【０００６】次に、図４Ａに示すＨＥＭＴの製造方法を
説明する。GaAs基板４上に積層されている上記各層はエ
ピタキシャル成長法によって順次、形成される。そし
て、各素子領域を分離、絶縁するため、図４Ａに示す分
離領域５０Ｈが形成される。この分離領域５０Ｈはイオ
ンの添加によって形成される。なお、分離領域５０Ｈの
部分をエッチングによって除去し、各素子領域を分離、
絶縁するものもある。
説明する。GaAs基板４上に積層されている上記各層はエ
ピタキシャル成長法によって順次、形成される。そし
て、各素子領域を分離、絶縁するため、図４Ａに示す分
離領域５０Ｈが形成される。この分離領域５０Ｈはイオ
ンの添加によって形成される。なお、分離領域５０Ｈの
部分をエッチングによって除去し、各素子領域を分離、
絶縁するものもある。
【０００７】素子分離を行った後、レジストパターンに
よってＮ+型GaAs層１２表面にソース電極３２、ドレイ
ン電極３４を設ける。そして、これらソース電極３２、
ドレイン電極３４のほぼ中間位置にリセス凹部１４、ゲ
ート電極３０を形成する。このリセス凹部１４、ゲート
電極３０の形成方法を以下に示す。
よってＮ+型GaAs層１２表面にソース電極３２、ドレイ
ン電極３４を設ける。そして、これらソース電極３２、
ドレイン電極３４のほぼ中間位置にリセス凹部１４、ゲ
ート電極３０を形成する。このリセス凹部１４、ゲート
電極３０の形成方法を以下に示す。
【０００８】まず、図４Ｂに示すように、Ｎ+型GaAs層
１２上にレジスト２０を形成し、ゲート電極３０の対応
箇所にレジスト開口部２０Ｋを位置させてパターンニン
グする。続いて、このレジスト開口部２０Ｋを通じてフ
ロンガスを供給し、ドライエッチングを行う。フロンガ
スを用いてドライエッチングを行った場合、Ｎ+型GaAs
層１２のエッチング速度はＮ+型AlGaAs層１０のエッチ
ング速度に比べて極端に遅い。このため、エッチング
は、Ｎ+型GaAs層１２とＮ+型AlGaAs層１０との接合面近
傍でほとんど停止することになり、理想的なリセス凹部
１４の深度を得ることができる。
１２上にレジスト２０を形成し、ゲート電極３０の対応
箇所にレジスト開口部２０Ｋを位置させてパターンニン
グする。続いて、このレジスト開口部２０Ｋを通じてフ
ロンガスを供給し、ドライエッチングを行う。フロンガ
スを用いてドライエッチングを行った場合、Ｎ+型GaAs
層１２のエッチング速度はＮ+型AlGaAs層１０のエッチ
ング速度に比べて極端に遅い。このため、エッチング
は、Ｎ+型GaAs層１２とＮ+型AlGaAs層１０との接合面近
傍でほとんど停止することになり、理想的なリセス凹部
１４の深度を得ることができる。
【０００９】また、エッチングの深度は停止するが、Ｎ
+型GaAs層１２内における横方向への広がりは一定の速
さで進行する。したがって、エッチング時間を調整する
ことによって、理想的な深度を確保しつつ、リセス凹部
１４の幅Ｆを正確に制御することができる。
+型GaAs層１２内における横方向への広がりは一定の速
さで進行する。したがって、エッチング時間を調整する
ことによって、理想的な深度を確保しつつ、リセス凹部
１４の幅Ｆを正確に制御することができる。
【００１０】リセス凹部１４を形成するための他の方法
を図５Ａに示す。この方法はフロンガスを用いず、硫酸
と過酸化水素、りん酸と過酸化水素、クエン酸と過酸化
水素等のエッチング用化学物質を用いてウエットエッチ
ングを行い、リセス凹部１４を形成する。ただし、これ
らのエッチング用化学物質を用いた場合、Ｎ+型GaAs層
１２とＮ+型AlGaAs層１０とのエッチング速度はほぼ同
様である。
を図５Ａに示す。この方法はフロンガスを用いず、硫酸
と過酸化水素、りん酸と過酸化水素、クエン酸と過酸化
水素等のエッチング用化学物質を用いてウエットエッチ
ングを行い、リセス凹部１４を形成する。ただし、これ
らのエッチング用化学物質を用いた場合、Ｎ+型GaAs層
１２とＮ+型AlGaAs層１０とのエッチング速度はほぼ同
様である。
【００１１】したがって、エッチング深度を制御するた
め、ソース電極３２およびドレイン電極３４を測定器２
４に接続し、電流の変化をモニターしながらエッチング
処理を進める。図５Ｂに、ソース電極３２およびドレイ
ン電極３４間の電圧ＶＤＳに対するドレイン電極３４の
電流ＩＤの変化の関係を示す。エッチング深度が進み、
リセス凹部１４深くなれば電流ＩＤは小さくなる。
め、ソース電極３２およびドレイン電極３４を測定器２
４に接続し、電流の変化をモニターしながらエッチング
処理を進める。図５Ｂに、ソース電極３２およびドレイ
ン電極３４間の電圧ＶＤＳに対するドレイン電極３４の
電流ＩＤの変化の関係を示す。エッチング深度が進み、
リセス凹部１４深くなれば電流ＩＤは小さくなる。
【００１２】例えば、所望深さのリセス凹部１４の電流
ＩＤがラインＬ１であるとすると、エッチングの進行に
応じてラインはＬ９から、Ｌ８、Ｌ７と連続的に変化
し、Ｌ１に達した時点でエッチング処理を停止する。こ
れによって、所望の深さのリセス凹部１４を形成する。
ＩＤがラインＬ１であるとすると、エッチングの進行に
応じてラインはＬ９から、Ｌ８、Ｌ７と連続的に変化
し、Ｌ１に達した時点でエッチング処理を停止する。こ
れによって、所望の深さのリセス凹部１４を形成する。
【００１３】以上のようにしてリセス凹部１４を形成し
た後、レジスト２０をマスクとし、レジスト開口部２０
Ｋを通じてゲート電極３０を設ける。そして、レジスト
２０を除去して、図４Ａに示すようなＨＥＭＴを得る。
た後、レジスト２０をマスクとし、レジスト開口部２０
Ｋを通じてゲート電極３０を設ける。そして、レジスト
２０を除去して、図４Ａに示すようなＨＥＭＴを得る。
【００１４】
【発明が解決しようとする課題】上記従来の半導体装置
およびその製造方法には次のような問題があった。リセ
ス凹部１４の形成について、まず図４Ｂに示す方法では
フロンガスを用いたエッチングが行われている。ところ
が、近年、フロンガスによるオゾン層破壊という環境問
題が指摘されており、フロンガスの使用が厳しく制限さ
れている。したがって、事実上、フロンガスを使用する
ことができない。
およびその製造方法には次のような問題があった。リセ
ス凹部１４の形成について、まず図４Ｂに示す方法では
フロンガスを用いたエッチングが行われている。ところ
が、近年、フロンガスによるオゾン層破壊という環境問
題が指摘されており、フロンガスの使用が厳しく制限さ
れている。したがって、事実上、フロンガスを使用する
ことができない。
【００１５】これに対して図５Ａに示す方法ではフロン
ガスを使用せず、硫酸と過酸化水素、りん酸と過酸化水
素、クエン酸と過酸化水素等を用いてリセス凹部１４を
形成することができ、上記のような環境問題は生じな
い。ところが、この方法には次のような新たな問題があ
る。
ガスを使用せず、硫酸と過酸化水素、りん酸と過酸化水
素、クエン酸と過酸化水素等を用いてリセス凹部１４を
形成することができ、上記のような環境問題は生じな
い。ところが、この方法には次のような新たな問題があ
る。
【００１６】所望の大きさのリセス凹部１４を得るため
には、エッチングを適正な位置で停止させる必要があ
る。しかし、硫酸と過酸化水素等を用いたエッチングで
は、フロンガスを使用する場合と異なり、Ｎ+型GaAs層
１２とＮ+型AlGaAs層１０とのエッチング速度に大きな
差がない。したがって、エッチングの深度がＮ+型GaAs
層１２とＮ+型AlGaAs層１０との接合面近傍で停止する
ことはなく、Ｎ+型AlGaAs層１０内でもＮ+型GaAs層１２
とほぼ同様の速度でエッチングが進行してしまう。
には、エッチングを適正な位置で停止させる必要があ
る。しかし、硫酸と過酸化水素等を用いたエッチングで
は、フロンガスを使用する場合と異なり、Ｎ+型GaAs層
１２とＮ+型AlGaAs層１０とのエッチング速度に大きな
差がない。したがって、エッチングの深度がＮ+型GaAs
層１２とＮ+型AlGaAs層１０との接合面近傍で停止する
ことはなく、Ｎ+型AlGaAs層１０内でもＮ+型GaAs層１２
とほぼ同様の速度でエッチングが進行してしまう。
【００１７】このため、上記のように測定器２４を用い
てソース電極３２、ドレイン電極３４間の電圧を測定
し、これをモニターしながらエッチング処理を進めてい
る。ところがこの方法では、まず測定器２４の配線処理
が必要であり、しかもソース電極３２、ドレイン電極３
４間の電圧変化を観察しながらエッチング処理を小刻み
に進行させなければならない。このように、エッチング
作業に手間がかかり作業効率が低下するという問題があ
る。
てソース電極３２、ドレイン電極３４間の電圧を測定
し、これをモニターしながらエッチング処理を進めてい
る。ところがこの方法では、まず測定器２４の配線処理
が必要であり、しかもソース電極３２、ドレイン電極３
４間の電圧変化を観察しながらエッチング処理を小刻み
に進行させなければならない。このように、エッチング
作業に手間がかかり作業効率が低下するという問題があ
る。
【００１８】また、図５Ａに示す方法では、リセス凹部
１４の幅Ｆを正確に制御することができず、半導体装置
の信頼性が低下していしまうという問題もある。すなわ
ち、フロンガスを用いた場合と異なり、この場合のエッ
チングは、Ｎ+型GaAs層１２とＮ+型AlGaAs層１０との接
合面近傍で停止することはなく、Ｎ+型AlGaAs層１０内
であっても幅方向と同様の速度で深度方向にも進行す
る。このため、理想的な深度を確保しつつ、リセス凹部
１４の幅Ｆを正確に制御することができない。
１４の幅Ｆを正確に制御することができず、半導体装置
の信頼性が低下していしまうという問題もある。すなわ
ち、フロンガスを用いた場合と異なり、この場合のエッ
チングは、Ｎ+型GaAs層１２とＮ+型AlGaAs層１０との接
合面近傍で停止することはなく、Ｎ+型AlGaAs層１０内
であっても幅方向と同様の速度で深度方向にも進行す
る。このため、理想的な深度を確保しつつ、リセス凹部
１４の幅Ｆを正確に制御することができない。
【００１９】なお、リセス凹部１４の幅Ｆの制御は、ゲ
ート電極３０の耐圧を確保するため、およびソース電極
３２とドレイン電極３４間の抵抗を低くするために行わ
れる。仮にリセス凹部１４の幅Ｆが狭すぎると、ゲート
電極３０と高濃度ドープのＮ+型GaAs層１２とが接近し
て位置することになり、ゲート電極３０の耐圧を確保で
きない。また逆にリセス凹部１４の幅Ｆが広すぎると、
ソース電極３２とドレイン電極３４間の距離が長くな
り、抵抗が高くなってしまう。このため、リセス凹部１
４の幅Ｆの正確な制御が要求される。
ート電極３０の耐圧を確保するため、およびソース電極
３２とドレイン電極３４間の抵抗を低くするために行わ
れる。仮にリセス凹部１４の幅Ｆが狭すぎると、ゲート
電極３０と高濃度ドープのＮ+型GaAs層１２とが接近し
て位置することになり、ゲート電極３０の耐圧を確保で
きない。また逆にリセス凹部１４の幅Ｆが広すぎると、
ソース電極３２とドレイン電極３４間の距離が長くな
り、抵抗が高くなってしまう。このため、リセス凹部１
４の幅Ｆの正確な制御が要求される。
【００２０】以上のように、図４Ｂおよび図５Ａのいず
れの製造方法を用いても種々の問題が生じる。そこで本
発明は、フロンガスを用いることなく製造することがで
き、しかも製造が容易で信頼性の高い半導体装置および
その製造方法の提供を目的とする。
れの製造方法を用いても種々の問題が生じる。そこで本
発明は、フロンガスを用いることなく製造することがで
き、しかも製造が容易で信頼性の高い半導体装置および
その製造方法の提供を目的とする。
【００２１】
【課題を解決するための手段】請求項１に係る半導体装
置は、半絶縁性半導体基板の上部に形成されたアンドー
プ型半導体層、アンドープ型半導体層の上部に形成され
ており、当該アンドープ型半導体層より電子親和力が小
さいドープ型半導体層、ドープ型半導体層の上部に形成
されている介在半導体層、介在半導体層の上部に形成さ
れたキャップ半導体層であって、フロンガスとは異なる
エッチング用化学物質を用いたエッチングにおいて、介
在半導体層に比べ極めて速いエッチング速度を有するキ
ャップ半導体層、キャップ半導体層の表面に形成された
ソース電極、キャップ半導体層の表面に形成されたドレ
イン電極、キャップ半導体層に形成されたキャップ半導
体層凹部であって、ソース電極とドレイン電極とのほぼ
中間位置に形成され、介在半導体層とキャップ半導体層
との境界面近傍に達するよう形成されたキャップ半導体
層凹部、キャップ半導体層凹部の凹部底面に形成された
ゲート電極、を備えたことを特徴としている。
置は、半絶縁性半導体基板の上部に形成されたアンドー
プ型半導体層、アンドープ型半導体層の上部に形成され
ており、当該アンドープ型半導体層より電子親和力が小
さいドープ型半導体層、ドープ型半導体層の上部に形成
されている介在半導体層、介在半導体層の上部に形成さ
れたキャップ半導体層であって、フロンガスとは異なる
エッチング用化学物質を用いたエッチングにおいて、介
在半導体層に比べ極めて速いエッチング速度を有するキ
ャップ半導体層、キャップ半導体層の表面に形成された
ソース電極、キャップ半導体層の表面に形成されたドレ
イン電極、キャップ半導体層に形成されたキャップ半導
体層凹部であって、ソース電極とドレイン電極とのほぼ
中間位置に形成され、介在半導体層とキャップ半導体層
との境界面近傍に達するよう形成されたキャップ半導体
層凹部、キャップ半導体層凹部の凹部底面に形成された
ゲート電極、を備えたことを特徴としている。
【００２２】請求項２に係る半導体装置の製造方法は、
半絶縁性半導体基板の上部にアンドープ型半導体層を形
成するステップ、アンドープ型半導体層の上部に、当該
アンドープ型半導体層より電子親和力が小さいドープ型
半導体層を形成するステップ、ドープ型半導体層の上部
に介在半導体層を形成するステップ、介在半導体層の上
部にキャップ半導体層を形成するステップであって、フ
ロンガスとは異なるエッチング用化学物質を用いたエッ
チングにおいて、介在半導体層に比べ極めて速いエッチ
ング速度を有するキャップ半導体層を形成するステッ
プ、キャップ半導体層の表面にソース電極を形成するス
テップ、キャップ半導体層の表面にドレイン電極を形成
するステップ、キャップ半導体層に、フロンガスとは異
なるエッチング用化学物質を用いたエッチングによって
キャップ半導体層凹部を形成するステップであって、ソ
ース電極とドレイン電極とのほぼ中間位置に形成し、介
在半導体層とキャップ半導体層との境界面近傍に達する
ようキャップ半導体層凹部を形成するステップ、キャッ
プ半導体層凹部の凹部底面にゲート電極を形成するステ
ップ、を備えたことを特徴としている。
半絶縁性半導体基板の上部にアンドープ型半導体層を形
成するステップ、アンドープ型半導体層の上部に、当該
アンドープ型半導体層より電子親和力が小さいドープ型
半導体層を形成するステップ、ドープ型半導体層の上部
に介在半導体層を形成するステップ、介在半導体層の上
部にキャップ半導体層を形成するステップであって、フ
ロンガスとは異なるエッチング用化学物質を用いたエッ
チングにおいて、介在半導体層に比べ極めて速いエッチ
ング速度を有するキャップ半導体層を形成するステッ
プ、キャップ半導体層の表面にソース電極を形成するス
テップ、キャップ半導体層の表面にドレイン電極を形成
するステップ、キャップ半導体層に、フロンガスとは異
なるエッチング用化学物質を用いたエッチングによって
キャップ半導体層凹部を形成するステップであって、ソ
ース電極とドレイン電極とのほぼ中間位置に形成し、介
在半導体層とキャップ半導体層との境界面近傍に達する
ようキャップ半導体層凹部を形成するステップ、キャッ
プ半導体層凹部の凹部底面にゲート電極を形成するステ
ップ、を備えたことを特徴としている。
【００２３】請求項３に係る半導体装置は、半絶縁性の
ガリウムヒソ（GaAs）基板の上部に形成されたアンドー
プ型ガリウムヒソ（GaAs）層、前記アンドープ型ガリウ
ムヒソ（GaAs）層の上部に形成されており、当該アンド
ープ型ガリウムヒソ（GaAs）層より電子親和力が小さい
ドープ型アルミニウムガリウムヒソ（AlGaAs）層、前記
ドープ型アルミニウムガリウムヒソ（AlGaAs）層の上部
に形成されているインジウムガリウムリン（InGaP）
層、前記インジウムガリウムリン（InGaP）層の上部に
形成された高濃度ドープのガリウムヒソ（GaAs）層、前
記高濃度ドープのガリウムヒソ（GaAs）層の表面に形成
されたソース電極、前記高濃度ドープのガリウムヒソ
（GaAs）層の表面に形成されたドレイン電極、前記高濃
度ドープのガリウムヒソ（GaAs）層に形成された層凹部
であって、ソース電極とドレイン電極とのほぼ中間位置
に形成され、前記インジウムガリウムリン（InGaP）層
と前記高濃度ドープのガリウムヒソ（GaAs）層との境界
面近傍に達するよう形成された層凹部、層凹部の凹部底
面に形成されたゲート電極、を備えたことを特徴として
いる。
ガリウムヒソ（GaAs）基板の上部に形成されたアンドー
プ型ガリウムヒソ（GaAs）層、前記アンドープ型ガリウ
ムヒソ（GaAs）層の上部に形成されており、当該アンド
ープ型ガリウムヒソ（GaAs）層より電子親和力が小さい
ドープ型アルミニウムガリウムヒソ（AlGaAs）層、前記
ドープ型アルミニウムガリウムヒソ（AlGaAs）層の上部
に形成されているインジウムガリウムリン（InGaP）
層、前記インジウムガリウムリン（InGaP）層の上部に
形成された高濃度ドープのガリウムヒソ（GaAs）層、前
記高濃度ドープのガリウムヒソ（GaAs）層の表面に形成
されたソース電極、前記高濃度ドープのガリウムヒソ
（GaAs）層の表面に形成されたドレイン電極、前記高濃
度ドープのガリウムヒソ（GaAs）層に形成された層凹部
であって、ソース電極とドレイン電極とのほぼ中間位置
に形成され、前記インジウムガリウムリン（InGaP）層
と前記高濃度ドープのガリウムヒソ（GaAs）層との境界
面近傍に達するよう形成された層凹部、層凹部の凹部底
面に形成されたゲート電極、を備えたことを特徴として
いる。
【００２４】請求項４に係る半導体装置の製造方法は、
半絶縁性のガリウムヒソ（GaAs）基板の上部にアンドー
プ型ガリウムヒソ（GaAs）層を形成するステップ、前記
アンドープ型ガリウムヒソ（GaAs）層の上部に、当該ア
ンドープ型ガリウムヒソ（GaAs）層より電子親和力が小
さいドープ型アルミニウムガリウムヒソ（AlGaAs）層を
形成するステップ、前記ドープ型アルミニウムガリウム
ヒソ（AlGaAs）層の上部にインジウムガリウムリン（In
GaP）層を形成するステップ、前記インジウムガリウム
リン（InGaP）層の上部に高濃度ドープのガリウムヒソ
（GaAs）層を形成するステップ、前記高濃度ドープのガ
リウムヒソ（GaAs）層の表面にソース電極を形成するス
テップ、前記高濃度ドープのガリウムヒソ（GaAs）層の
表面にドレイン電極を形成するステップ、前記高濃度ド
ープのガリウムヒソ（GaAs）層に層凹部を形成するステ
ップであって、ソース電極とドレイン電極とのほぼ中間
位置に形成し、前記インジウムガリウムリン（InGaP）
層と前記高濃度ドープのガリウムヒソ（GaAs）層との境
界面近傍に達するよう層凹部を形成するステップ、層凹
部の凹部底面にゲート電極を形成するステップ、を備え
たことを特徴としている。
半絶縁性のガリウムヒソ（GaAs）基板の上部にアンドー
プ型ガリウムヒソ（GaAs）層を形成するステップ、前記
アンドープ型ガリウムヒソ（GaAs）層の上部に、当該ア
ンドープ型ガリウムヒソ（GaAs）層より電子親和力が小
さいドープ型アルミニウムガリウムヒソ（AlGaAs）層を
形成するステップ、前記ドープ型アルミニウムガリウム
ヒソ（AlGaAs）層の上部にインジウムガリウムリン（In
GaP）層を形成するステップ、前記インジウムガリウム
リン（InGaP）層の上部に高濃度ドープのガリウムヒソ
（GaAs）層を形成するステップ、前記高濃度ドープのガ
リウムヒソ（GaAs）層の表面にソース電極を形成するス
テップ、前記高濃度ドープのガリウムヒソ（GaAs）層の
表面にドレイン電極を形成するステップ、前記高濃度ド
ープのガリウムヒソ（GaAs）層に層凹部を形成するステ
ップであって、ソース電極とドレイン電極とのほぼ中間
位置に形成し、前記インジウムガリウムリン（InGaP）
層と前記高濃度ドープのガリウムヒソ（GaAs）層との境
界面近傍に達するよう層凹部を形成するステップ、層凹
部の凹部底面にゲート電極を形成するステップ、を備え
たことを特徴としている。
【００２５】
【作用】請求項１に係る半導体装置、および請求項２に
係る半導体装置の製造方法においては、ドープ型半導体
層の上部に介在半導体層が形成され、さらに介在半導体
層の上部にキャップ半導体層が形成される。そして、こ
のキャップ半導体層は、フロンガスとは異なるエッチン
グ用化学物質を用いたエッチングにおいて、介在半導体
層に比べて極めて速いエッチング速度を有している。さ
らに、キャップ半導体層にはキャップ半導体層凹部が形
成され、このキャップ半導体層凹部は介在半導体層とキ
ャップ半導体層との境界面近傍に達するよう形成され
る。
係る半導体装置の製造方法においては、ドープ型半導体
層の上部に介在半導体層が形成され、さらに介在半導体
層の上部にキャップ半導体層が形成される。そして、こ
のキャップ半導体層は、フロンガスとは異なるエッチン
グ用化学物質を用いたエッチングにおいて、介在半導体
層に比べて極めて速いエッチング速度を有している。さ
らに、キャップ半導体層にはキャップ半導体層凹部が形
成され、このキャップ半導体層凹部は介在半導体層とキ
ャップ半導体層との境界面近傍に達するよう形成され
る。
【００２６】このように、キャップ半導体層は、介在半
導体層に比べて極めて速いエッチング速度を有してい
る。したがって、キャップ半導体層に対してフロンガス
とは異なるエッチング用化学物質を用いてエッチングを
行い、介在半導体層とキャップ半導体層との境界面近傍
でキャップ半導体層凹部を容易に停止させることができ
る。またエッチングは、境界面近傍で停止した後であっ
ても、キャップ半導体層内では高速で進むので、キャッ
プ半導体層内におけるキャップ半導体層凹部の広がりを
容易に制御することができる。
導体層に比べて極めて速いエッチング速度を有してい
る。したがって、キャップ半導体層に対してフロンガス
とは異なるエッチング用化学物質を用いてエッチングを
行い、介在半導体層とキャップ半導体層との境界面近傍
でキャップ半導体層凹部を容易に停止させることができ
る。またエッチングは、境界面近傍で停止した後であっ
ても、キャップ半導体層内では高速で進むので、キャッ
プ半導体層内におけるキャップ半導体層凹部の広がりを
容易に制御することができる。
【００２７】請求項３に係る半導体装置、および請求項
４に係る半導体装置の製造方法においては、ドープ型の
アルミニウムガリウムヒソ（AlGaAs）層の上部にインジ
ウムガリウムリン（InGaP）層が形成され、さらにイン
ジウムガリウムリン（InGaP）層の上部に高濃度ドープ
のガリウムヒソ（GaAs）層が形成される。そして、高濃
度ドープのガリウムヒソ（GaAs）層には層凹部が形成さ
れ、この層凹部はインジウムガリウムリン（InGaP）層
と高濃度ドープのガリウムヒソ（GaAs）層との境界面近
傍に達するよう形成される。
４に係る半導体装置の製造方法においては、ドープ型の
アルミニウムガリウムヒソ（AlGaAs）層の上部にインジ
ウムガリウムリン（InGaP）層が形成され、さらにイン
ジウムガリウムリン（InGaP）層の上部に高濃度ドープ
のガリウムヒソ（GaAs）層が形成される。そして、高濃
度ドープのガリウムヒソ（GaAs）層には層凹部が形成さ
れ、この層凹部はインジウムガリウムリン（InGaP）層
と高濃度ドープのガリウムヒソ（GaAs）層との境界面近
傍に達するよう形成される。
【００２８】ここで、例えば硫酸および過酸化水素、り
ん酸および過酸化水素、クエン酸および過酸化水素等を
用いて高濃度ドープのガリウムヒソ（GaAs）層をウェッ
トエッチングした場合、高濃度ドープのガリウムヒソ
（GaAs）層のエッチング速度はインジウムガリウムリン
（InGaP）層のエッチング速度に比べて極めて速い。
ん酸および過酸化水素、クエン酸および過酸化水素等を
用いて高濃度ドープのガリウムヒソ（GaAs）層をウェッ
トエッチングした場合、高濃度ドープのガリウムヒソ
（GaAs）層のエッチング速度はインジウムガリウムリン
（InGaP）層のエッチング速度に比べて極めて速い。
【００２９】このため、高濃度ドープのガリウムヒソ
（GaAs）層に対してフロンガスとは異なるエッチング用
化学物質を用いてエッチングを行い、インジウムガリウ
ムリン（InGaP）層と高濃度ドープのガリウムヒソ（GaA
s）層との境界面近傍で層凹部を容易に停止させること
ができる。またエッチングは、境界面近傍で停止した後
であっても、高濃度ドープのガリウムヒソ（GaAs）層内
では高速で進むので、高濃度ドープのガリウムヒソ（Ga
As）層内における層凹部の広がりを容易に制御すること
ができる。
（GaAs）層に対してフロンガスとは異なるエッチング用
化学物質を用いてエッチングを行い、インジウムガリウ
ムリン（InGaP）層と高濃度ドープのガリウムヒソ（GaA
s）層との境界面近傍で層凹部を容易に停止させること
ができる。またエッチングは、境界面近傍で停止した後
であっても、高濃度ドープのガリウムヒソ（GaAs）層内
では高速で進むので、高濃度ドープのガリウムヒソ（Ga
As）層内における層凹部の広がりを容易に制御すること
ができる。
【００３０】また、インジウムガリウムリン（InGaP）
層が形成されるので、ドープ型のアルミニウムガリウム
ヒソ（AlGaAs）層が外部に露出することはない。このた
め、ドープ型のアルミニウムガリウムヒソ（AlGaAs）層
が酸化してしまうことを防止できる。
層が形成されるので、ドープ型のアルミニウムガリウム
ヒソ（AlGaAs）層が外部に露出することはない。このた
め、ドープ型のアルミニウムガリウムヒソ（AlGaAs）層
が酸化してしまうことを防止できる。
【００３１】
【実施例】本発明に係る半導体装置およびその製造方法
の一実施例を図面に基づいて説明する。この実施例では
半導体装置として、いわゆるＨＥＭＴ（High Electron
Mobility Transistor）を例に掲げる。まず、図１にこ
のＨＥＭＴの構造の概略を示す。
の一実施例を図面に基づいて説明する。この実施例では
半導体装置として、いわゆるＨＥＭＴ（High Electron
Mobility Transistor）を例に掲げる。まず、図１にこ
のＨＥＭＴの構造の概略を示す。
【００３２】半絶縁性半導体基板としてのガリウムヒソ
（GaAs）基板４には、順次、アンドープ型半導体層であ
るアンドープ型ガリウムヒソ（GaAs）層６、アンドープ
型アルミニウムガリウムヒソ（AlGaAs）層８、ドープ型
半導体層であるＮ+型アルミニウムガリウムヒソ（AlGaA
s）層１０、介在半導体層であるインジウムガリウムリ
ン（InGaP）層２、キャップ半導体層である高濃度ドー
プのＮ+型ガリウムヒソ（GaAs）層１２が積層されてい
る。
（GaAs）基板４には、順次、アンドープ型半導体層であ
るアンドープ型ガリウムヒソ（GaAs）層６、アンドープ
型アルミニウムガリウムヒソ（AlGaAs）層８、ドープ型
半導体層であるＮ+型アルミニウムガリウムヒソ（AlGaA
s）層１０、介在半導体層であるインジウムガリウムリ
ン（InGaP）層２、キャップ半導体層である高濃度ドー
プのＮ+型ガリウムヒソ（GaAs）層１２が積層されてい
る。
【００３３】Ｎ+型GaAs層１２の表面にはソース電極３
２、ドレイン電極３４が設けられている。また、Ｎ+型G
aAs層１２には、ソース電極３２とドレイン電極３４と
のほぼ中間位置に、キャップ半導体層凹部であるリセス
凹部１４が形成されており、このリセス凹部１４はＮ+
型GaAs層１２とInGaP層２との境界面近傍に達してい
る。さらに、リセス凹部１４の凹部底面１４Ｍにはゲー
ト電極３０が設けられている。なお、高濃度ドープのＮ
+型GaAs層１２は、ソース電極３２、ドレイン電極３４
のオーミック抵抗を緩和するために形成される層であ
る。
２、ドレイン電極３４が設けられている。また、Ｎ+型G
aAs層１２には、ソース電極３２とドレイン電極３４と
のほぼ中間位置に、キャップ半導体層凹部であるリセス
凹部１４が形成されており、このリセス凹部１４はＮ+
型GaAs層１２とInGaP層２との境界面近傍に達してい
る。さらに、リセス凹部１４の凹部底面１４Ｍにはゲー
ト電極３０が設けられている。なお、高濃度ドープのＮ
+型GaAs層１２は、ソース電極３２、ドレイン電極３４
のオーミック抵抗を緩和するために形成される層であ
る。
【００３４】ここで、Ｎ+型AlGaAs層１０はアンドープ
型GaAs層６に比べて電子親和力が小さいため、Ｎ+型AlG
aAs層１０内に生じた電子はアンドープ型GaAs層６に供
給されることになる。そして、アンドープ型GaAs層６に
供給された電子はヘテロ接合面に蓄積され、ここに２次
元電子ガス層６Ｗが形成される。この２次元電子ガス層
６Ｗはソース電極３２、ドレイン電極３４間を流れる電
流となり、ゲート電極３０への印加によって制御され、
トランジスタとして機能する。
型GaAs層６に比べて電子親和力が小さいため、Ｎ+型AlG
aAs層１０内に生じた電子はアンドープ型GaAs層６に供
給されることになる。そして、アンドープ型GaAs層６に
供給された電子はヘテロ接合面に蓄積され、ここに２次
元電子ガス層６Ｗが形成される。この２次元電子ガス層
６Ｗはソース電極３２、ドレイン電極３４間を流れる電
流となり、ゲート電極３０への印加によって制御され、
トランジスタとして機能する。
【００３５】次に、図２、図３に基づいて、このＨＥＭ
Ｔの製造方法の一実施例を説明する。まず、以下の処理
工程を経てGaAs基板４の上部に各層をエピタキシャル成
長させる（図２）。GaAs基板４上のアンドープ型GaAs層
６は、ＭＯＣＶＤ（有機金属気相成長）法によって、原
料ガスAsH3、(C2H5)3Gaを導入し、約１０分間反応させ
て形成する。これにより、厚さ２０００〜６０００オン
グストロームのアンドープ型GaAs層６を得ることができ
る。続いて、アンドープ型GaAs層６の上部にアンドープ
型AlGaAs層８を形成する。この場合も、ＭＯＣＶＤ法を
用い、原料ガスAsH3、(C2H5)3Ga、(CH3)3Alを導入し、
約６秒間反応させる。これによってAl組成比１５〜３５
％、厚さ１０〜４０オングストロームのアンドープ型Al
GaAs層８を形成することができる。
Ｔの製造方法の一実施例を説明する。まず、以下の処理
工程を経てGaAs基板４の上部に各層をエピタキシャル成
長させる（図２）。GaAs基板４上のアンドープ型GaAs層
６は、ＭＯＣＶＤ（有機金属気相成長）法によって、原
料ガスAsH3、(C2H5)3Gaを導入し、約１０分間反応させ
て形成する。これにより、厚さ２０００〜６０００オン
グストロームのアンドープ型GaAs層６を得ることができ
る。続いて、アンドープ型GaAs層６の上部にアンドープ
型AlGaAs層８を形成する。この場合も、ＭＯＣＶＤ法を
用い、原料ガスAsH3、(C2H5)3Ga、(CH3)3Alを導入し、
約６秒間反応させる。これによってAl組成比１５〜３５
％、厚さ１０〜４０オングストロームのアンドープ型Al
GaAs層８を形成することができる。
【００３６】アンドープ型AlGaAs層８を形成した後、こ
の上部にＮ+型AlGaAs層１０を成長させる。すなわち、
ＭＯＣＶＤ法を用い、原料ガスAsH3、(C2H5)3Ga、(CH3)
3Alを導入し、さらに不純物源としてSiH4を導入して約
１分間反応させ、エピタキシャル成長させる。これによ
ってAl組成比１５〜３５％、Si濃度１〜３×１０18cm
-3、厚さ２００〜４００オングストロームのＮ+型AlGaA
s層１０を形成することができる。
の上部にＮ+型AlGaAs層１０を成長させる。すなわち、
ＭＯＣＶＤ法を用い、原料ガスAsH3、(C2H5)3Ga、(CH3)
3Alを導入し、さらに不純物源としてSiH4を導入して約
１分間反応させ、エピタキシャル成長させる。これによ
ってAl組成比１５〜３５％、Si濃度１〜３×１０18cm
-3、厚さ２００〜４００オングストロームのＮ+型AlGaA
s層１０を形成することができる。
【００３７】次に、Ｎ+型AlGaAs層１０上部にInGaP層２
を形成する。ＭＯＣＶＤ法によって、原料ガスPH3、(C2
H5)3Ga、(CH3)3Inを導入し、さらに不純物源としてSiH4
を導入して約１５秒間反応させる。こうしてIn組成比４
０〜６０％、Si濃度１〜３×１０18cm-3、厚さ５０〜１
５０オングストロームのInGaP層２をエピタキシャル成
長させることができる。このようにInGaP層２は極めて
薄く形成されているので、InGaP層２によって生じる影
響を小さく抑えることができ、トランジスタの適正な動
作が阻害されることはない。
を形成する。ＭＯＣＶＤ法によって、原料ガスPH3、(C2
H5)3Ga、(CH3)3Inを導入し、さらに不純物源としてSiH4
を導入して約１５秒間反応させる。こうしてIn組成比４
０〜６０％、Si濃度１〜３×１０18cm-3、厚さ５０〜１
５０オングストロームのInGaP層２をエピタキシャル成
長させることができる。このようにInGaP層２は極めて
薄く形成されているので、InGaP層２によって生じる影
響を小さく抑えることができ、トランジスタの適正な動
作が阻害されることはない。
【００３８】続いてInGaP層２の上部にＮ+型GaAs層１２
を成長させる。この場合もＭＯＣＶＤ法により、原料ガ
スAsH3、(C2H5)3Gaを導入し、さらに不純物源としてSiH
4を導入して約２分間反応させる。これによってSi濃度
４〜８×１０18cm-3と高濃度で、厚さ５００〜１０００
オングストロームのＮ+型GaAs層１２を形成することが
できる。
を成長させる。この場合もＭＯＣＶＤ法により、原料ガ
スAsH3、(C2H5)3Gaを導入し、さらに不純物源としてSiH
4を導入して約２分間反応させる。これによってSi濃度
４〜８×１０18cm-3と高濃度で、厚さ５００〜１０００
オングストロームのＮ+型GaAs層１２を形成することが
できる。
【００３９】以上のようにして、図２に示すように、Ga
As基板４の上部に各層を形成する。この後、各素子領域
を分離、絶縁するため、図に示す分離領域５０Ｈが形成
される。この分離領域５０Ｈはイオンの添加によって形
成される。なお、分離領域５０Ｈの部分をエッチングに
よって除去し、各素子領域を分離、絶縁してもよい。素
子分離を行った後、Ｎ+型GaAs層１２表面にソース電極
３２、ドレイン電極３４を設ける（図２参照）。この場
合、まず電極の形成部分以外にレジスト膜を形成し、電
極箇所をパターニングする（図示せず）。そして、全体
にAuGe、Niを蒸着した後、リフトオフ法によってAuGe、
Niが蒸着されているレジスト膜を除去する。このレジス
ト膜の除去によってパターニング箇所のみにAuGe、Niが
残存し、さらにN2雰囲気下で約５分間、約４３０度の高
温加熱を行い、ソース電極３２、ドレイン電極３４を形
成する。
As基板４の上部に各層を形成する。この後、各素子領域
を分離、絶縁するため、図に示す分離領域５０Ｈが形成
される。この分離領域５０Ｈはイオンの添加によって形
成される。なお、分離領域５０Ｈの部分をエッチングに
よって除去し、各素子領域を分離、絶縁してもよい。素
子分離を行った後、Ｎ+型GaAs層１２表面にソース電極
３２、ドレイン電極３４を設ける（図２参照）。この場
合、まず電極の形成部分以外にレジスト膜を形成し、電
極箇所をパターニングする（図示せず）。そして、全体
にAuGe、Niを蒸着した後、リフトオフ法によってAuGe、
Niが蒸着されているレジスト膜を除去する。このレジス
ト膜の除去によってパターニング箇所のみにAuGe、Niが
残存し、さらにN2雰囲気下で約５分間、約４３０度の高
温加熱を行い、ソース電極３２、ドレイン電極３４を形
成する。
【００４０】次に、ソース電極３２とドレイン電極３４
とのほぼ中間位置に、リセスエッチングによってリセス
凹部１４（図１参照）を形成する。このリセスエッチン
グは以下のようにして行われる。まず、図３に示すよう
に全面にレジスト膜２０を塗布し、レジスト膜２０の一
部を除去してレジスト開口部２０Ｋを形成する。そし
て、エッチング用化学物質として硫酸と過酸化水素の混
合液を用い、エッチング処理を行う。
とのほぼ中間位置に、リセスエッチングによってリセス
凹部１４（図１参照）を形成する。このリセスエッチン
グは以下のようにして行われる。まず、図３に示すよう
に全面にレジスト膜２０を塗布し、レジスト膜２０の一
部を除去してレジスト開口部２０Ｋを形成する。そし
て、エッチング用化学物質として硫酸と過酸化水素の混
合液を用い、エッチング処理を行う。
【００４１】ここで、硫酸と過酸化水素の混合液を用い
た場合のＮ+型GaAs層１２のエッチング速度は、１分間
あたり約１０００オングストロームである。これに対し
て、InGaP層２では１分間あたり約１０〜７０オングス
トロームである。このように、硫酸と過酸化水素の混合
液を用いた場合、Ｎ+型GaAs層１２のエッチング速度
は、InGaP層２のエッチング速度の１０〜１００倍と極
めて速い。
た場合のＮ+型GaAs層１２のエッチング速度は、１分間
あたり約１０００オングストロームである。これに対し
て、InGaP層２では１分間あたり約１０〜７０オングス
トロームである。このように、硫酸と過酸化水素の混合
液を用いた場合、Ｎ+型GaAs層１２のエッチング速度
は、InGaP層２のエッチング速度の１０〜１００倍と極
めて速い。
【００４２】したがって、リセスエッチングは、Ｎ+型G
aAs層１２とInGaP層２との接合面近傍でほとんど停止す
ることになり、理想的なリセス凹部１４の深度を得るこ
とができる。また、リセスエッチングの深度は停止する
が、Ｎ+型GaAs層１２内における横方向への広がりは一
定の速さで進行する。したがって、エッチング時間を調
整することにより、リセス凹部１４の幅Ｆを制御するこ
とが可能になる。
aAs層１２とInGaP層２との接合面近傍でほとんど停止す
ることになり、理想的なリセス凹部１４の深度を得るこ
とができる。また、リセスエッチングの深度は停止する
が、Ｎ+型GaAs層１２内における横方向への広がりは一
定の速さで進行する。したがって、エッチング時間を調
整することにより、リセス凹部１４の幅Ｆを制御するこ
とが可能になる。
【００４３】このように、フロンガスを用いずにリセス
エッチングを行い、しかも理想的な深度を確保しつつ、
リセス凹部１４の幅Ｆを正確に制御することができる。
リセス凹部１４の幅Ｆを制御することによって、ゲート
電極３０の耐圧が確保される。また、ウエットエッチン
グによってリセス凹部１４を形成することができるた
め、フロンガスを用いるドライエッチングに比べて設備
費用を低くすることができる。なお、硫酸と過酸化水素
の混合液の代りに、りん酸と過酸化水素、クエン酸と過
酸化水素等のエッチング用化学物質を用いてもよい。
エッチングを行い、しかも理想的な深度を確保しつつ、
リセス凹部１４の幅Ｆを正確に制御することができる。
リセス凹部１４の幅Ｆを制御することによって、ゲート
電極３０の耐圧が確保される。また、ウエットエッチン
グによってリセス凹部１４を形成することができるた
め、フロンガスを用いるドライエッチングに比べて設備
費用を低くすることができる。なお、硫酸と過酸化水素
の混合液の代りに、りん酸と過酸化水素、クエン酸と過
酸化水素等のエッチング用化学物質を用いてもよい。
【００４４】こうしてリセス凹部１４を形成した後、凹
部底面１４Ｍにゲート電極を設ける。このゲート電極の
形成には、リセスエッチングの際のレジスト膜２０、レ
ジスト開口部２０Ｋを用いる。すなわち、図３に示すレ
ジスト膜２０をマスクとして、順次Tiを厚さ約１０００
オングストローム、Ptを厚さ約５００オングストロー
ム、Auを厚さ約４５００オングストローム堆積させる。
部底面１４Ｍにゲート電極を設ける。このゲート電極の
形成には、リセスエッチングの際のレジスト膜２０、レ
ジスト開口部２０Ｋを用いる。すなわち、図３に示すレ
ジスト膜２０をマスクとして、順次Tiを厚さ約１０００
オングストローム、Ptを厚さ約５００オングストロー
ム、Auを厚さ約４５００オングストローム堆積させる。
【００４５】この後、リフトオフ法によってTi、Pt、Au
が堆積されているレジスト膜２０を除去する。レジスト
膜２０の除去によって、レジスト開口部２０Ｋ部分のT
i、Pt、Auが残存し、図１に示すように凹部底面１４Ｍ
にゲート電極３０が形成される。なお、ゲート電極を形
成する場合、Tiを厚さ約１００オングストローム、AIを
厚さ約６０００オングストローム堆積させてもよく、Ni
を厚さ約１００オングストローム、Alを厚さ約６０００
オングストローム堆積させてもよい。
が堆積されているレジスト膜２０を除去する。レジスト
膜２０の除去によって、レジスト開口部２０Ｋ部分のT
i、Pt、Auが残存し、図１に示すように凹部底面１４Ｍ
にゲート電極３０が形成される。なお、ゲート電極を形
成する場合、Tiを厚さ約１００オングストローム、AIを
厚さ約６０００オングストローム堆積させてもよく、Ni
を厚さ約１００オングストローム、Alを厚さ約６０００
オングストローム堆積させてもよい。
【００４６】以上のような工程によって、図１に示すＨ
ＥＭＴを得ることができる。なお、Ｎ+型AlGaAs層１０
とＮ+型GaAs層１２との間にInGaP層２が介在することに
よって、凹部底面１４ＭからＮ+型AlGaAs層１０が露出
するのを回避できる。これにより、Ｎ+型AlGaAs層１０
の酸化を防止することができる。また、ゲート電極３０
を形成した後、全面に渡って保護膜を形成し、より確実
に酸化を防止してもよい。 なお、図１のＨＥＭＴにお
いて、アンドープ型GaAs層６とアンドープ型AlGaAs層８
との間にさらにアンドープ型のInGaAsを位置させること
もできる。また、アンドープ型AlGaAs層８を設けずにＨ
ＥＭＴを構成してもよい。さらに、介在半導体層として
はInGaP層２に限定されるものではなく、フロンガス以
外のエッチング用化学物質を用いてエッチングした場
合、そのエッチング速度がキャップ半導体層のエッチン
グ速度よりも極めて遅くなるものであれば他の物質を用
いてもよい。また、上述の実施例は、図１に示すような
ＨＥＭＴを例に説明したが、本発明はこれに限られるも
のではなく、他の半導体装置にも適用することが可能で
ある。
ＥＭＴを得ることができる。なお、Ｎ+型AlGaAs層１０
とＮ+型GaAs層１２との間にInGaP層２が介在することに
よって、凹部底面１４ＭからＮ+型AlGaAs層１０が露出
するのを回避できる。これにより、Ｎ+型AlGaAs層１０
の酸化を防止することができる。また、ゲート電極３０
を形成した後、全面に渡って保護膜を形成し、より確実
に酸化を防止してもよい。 なお、図１のＨＥＭＴにお
いて、アンドープ型GaAs層６とアンドープ型AlGaAs層８
との間にさらにアンドープ型のInGaAsを位置させること
もできる。また、アンドープ型AlGaAs層８を設けずにＨ
ＥＭＴを構成してもよい。さらに、介在半導体層として
はInGaP層２に限定されるものではなく、フロンガス以
外のエッチング用化学物質を用いてエッチングした場
合、そのエッチング速度がキャップ半導体層のエッチン
グ速度よりも極めて遅くなるものであれば他の物質を用
いてもよい。また、上述の実施例は、図１に示すような
ＨＥＭＴを例に説明したが、本発明はこれに限られるも
のではなく、他の半導体装置にも適用することが可能で
ある。
【００４７】
【発明の効果】請求項１に係る半導体装置、および請求
項２に係る半導体装置の製造方法においては、ドープ型
半導体層の上部に介在半導体層が形成され、さらに介在
半導体層の上部にキャップ半導体層が形成される。そし
て、このキャップ半導体層は、フロンガスとは異なるエ
ッチング用化学物質を用いたエッチングにおいて、介在
半導体層に比べて極めて速いエッチング速度を有してい
る。さらに、キャップ半導体層にはキャップ半導体層凹
部が形成され、このキャップ半導体層凹部は介在半導体
層とキャップ半導体層との境界面近傍に達するよう形成
される。
項２に係る半導体装置の製造方法においては、ドープ型
半導体層の上部に介在半導体層が形成され、さらに介在
半導体層の上部にキャップ半導体層が形成される。そし
て、このキャップ半導体層は、フロンガスとは異なるエ
ッチング用化学物質を用いたエッチングにおいて、介在
半導体層に比べて極めて速いエッチング速度を有してい
る。さらに、キャップ半導体層にはキャップ半導体層凹
部が形成され、このキャップ半導体層凹部は介在半導体
層とキャップ半導体層との境界面近傍に達するよう形成
される。
【００４８】このように、キャップ半導体層は、介在半
導体層に比べて極めて速いエッチング速度を有してい
る。すなわち、キャップ半導体層に対してフロンガスと
は異なるエッチング用化学物質を用いてエッチングを行
い、介在半導体層とキャップ半導体層との境界面近傍で
キャップ半導体層凹部を容易に停止させることができ
る。したがって、フロンガスを用いることなく製造でき
る半導体装置を得ることができる。
導体層に比べて極めて速いエッチング速度を有してい
る。すなわち、キャップ半導体層に対してフロンガスと
は異なるエッチング用化学物質を用いてエッチングを行
い、介在半導体層とキャップ半導体層との境界面近傍で
キャップ半導体層凹部を容易に停止させることができ
る。したがって、フロンガスを用いることなく製造でき
る半導体装置を得ることができる。
【００４９】またエッチングは、境界面近傍で停止した
後であっても、キャップ半導体層内では高速で進むの
で、キャップ半導体層内におけるキャップ半導体層凹部
の広がりを容易に制御することができる。したがって、
容易かつ正確にキャップ半導体層凹部を形成することが
でき、信頼性の高い半導体装置を得ることができる。
後であっても、キャップ半導体層内では高速で進むの
で、キャップ半導体層内におけるキャップ半導体層凹部
の広がりを容易に制御することができる。したがって、
容易かつ正確にキャップ半導体層凹部を形成することが
でき、信頼性の高い半導体装置を得ることができる。
【００５０】請求項３に係る半導体装置、および請求項
４に係る半導体装置の製造方法においては、ドープ型の
アルミニウムガリウムヒソ（AlGaAs）層の上部にインジ
ウムガリウムリン（InGaP）層が形成され、さらにイン
ジウムガリウムリン（InGaP）層の上部に高濃度ドープ
のガリウムヒソ（GaAs）層が形成される。そして、高濃
度ドープのガリウムヒソ（GaAs）層には層凹部が形成さ
れ、この層凹部はインジウムガリウムリン（InGaP）層
と高濃度ドープのガリウムヒソ（GaAs）層との境界面近
傍に達するよう形成される。
４に係る半導体装置の製造方法においては、ドープ型の
アルミニウムガリウムヒソ（AlGaAs）層の上部にインジ
ウムガリウムリン（InGaP）層が形成され、さらにイン
ジウムガリウムリン（InGaP）層の上部に高濃度ドープ
のガリウムヒソ（GaAs）層が形成される。そして、高濃
度ドープのガリウムヒソ（GaAs）層には層凹部が形成さ
れ、この層凹部はインジウムガリウムリン（InGaP）層
と高濃度ドープのガリウムヒソ（GaAs）層との境界面近
傍に達するよう形成される。
【００５１】ここで、例えば硫酸および過酸化水素、り
ん酸および過酸化水素、クエン酸および過酸化水素等を
用いて高濃度ドープのガリウムヒソ（GaAs）層をウェッ
トエッチングした場合、高濃度ドープのガリウムヒソ
（GaAs）層のエッチング速度はインジウムガリウムリン
（InGaP）層のエッチング速度に比べて極めて速い。
ん酸および過酸化水素、クエン酸および過酸化水素等を
用いて高濃度ドープのガリウムヒソ（GaAs）層をウェッ
トエッチングした場合、高濃度ドープのガリウムヒソ
（GaAs）層のエッチング速度はインジウムガリウムリン
（InGaP）層のエッチング速度に比べて極めて速い。
【００５２】すなわち、高濃度ドープのガリウムヒソ
（GaAs）層に対してフロンガスとは異なるエッチング用
化学物質を用いてエッチングを行い、インジウムガリウ
ムリン（InGaP）層と高濃度ドープのガリウムヒソ（GaA
s）層との境界面近傍で層凹部を容易に停止させること
ができる。したがって、フロンガスを用いることなく製
造できる半導体装置を得ることができる。
（GaAs）層に対してフロンガスとは異なるエッチング用
化学物質を用いてエッチングを行い、インジウムガリウ
ムリン（InGaP）層と高濃度ドープのガリウムヒソ（GaA
s）層との境界面近傍で層凹部を容易に停止させること
ができる。したがって、フロンガスを用いることなく製
造できる半導体装置を得ることができる。
【００５３】またエッチングは、境界面近傍で停止した
後であっても、高濃度ドープのガリウムヒソ（GaAs）層
内では高速で進むので、高濃度ドープのガリウムヒソ
（GaAs）層内における層凹部の広がりを容易に制御する
ことができる。したがって、容易かつ正確に層凹部を形
成することができ、信頼性の高い半導体装置を得ること
ができる。
後であっても、高濃度ドープのガリウムヒソ（GaAs）層
内では高速で進むので、高濃度ドープのガリウムヒソ
（GaAs）層内における層凹部の広がりを容易に制御する
ことができる。したがって、容易かつ正確に層凹部を形
成することができ、信頼性の高い半導体装置を得ること
ができる。
【００５４】さらに、インジウムガリウムリン（InGa
P）層が形成されるので、ドープ型のアルミニウムガリ
ウムヒソ（AlGaAs）層が外部に露出することはない。こ
のため、ドープ型のアルミニウムガリウムヒソ（AlGaA
s）層が酸化してしまうことを防止できる。したがっ
て、さらに信頼性の高い半導体装置を得ることができ
る。
P）層が形成されるので、ドープ型のアルミニウムガリ
ウムヒソ（AlGaAs）層が外部に露出することはない。こ
のため、ドープ型のアルミニウムガリウムヒソ（AlGaA
s）層が酸化してしまうことを防止できる。したがっ
て、さらに信頼性の高い半導体装置を得ることができ
る。
【００５５】
【図１】本発明に係る半導体装置の一実施例におけるＨ
ＥＭＴの構造を示す図である。
ＥＭＴの構造を示す図である。
【図２】図１に示すＨＥＭＴの製造方法の一工程を示す
図である。
図である。
【図３】図１に示すＨＥＭＴの製造方法の一工程を示す
図である。
図である。
【図４】従来のＨＥＭＴの構造およびその製造方法の一
工程を示す図である。
工程を示す図である。
【図５】従来のＨＥＭＴの他の製造方法の一工程を示す
図である。
図である。
２・・・・・インジウムガリウムリン（InGaP）層 ４・・・・・ガリウムヒソ（GaAs）基板 ６・・・・・アンドープ型ガリウムヒソ（GaAs）層 ８・・・・・アンドープ型アルミニウムガリウムヒソ
（AlGaAs）層 １０・・・・・Ｎ+型アルミニウムガリウムヒソ（AlGaA
s）層 １２・・・・・高濃度ドープのＮ+型ガリウムヒソ（GaA
s）層 １４・・・・・リセス凹部 ３０・・・・・ゲート電極 ３２・・・・・ソース電極 ３４・・・・・ドレイン電極
（AlGaAs）層 １０・・・・・Ｎ+型アルミニウムガリウムヒソ（AlGaA
s）層 １２・・・・・高濃度ドープのＮ+型ガリウムヒソ（GaA
s）層 １４・・・・・リセス凹部 ３０・・・・・ゲート電極 ３２・・・・・ソース電極 ３４・・・・・ドレイン電極
Claims (4)
- 【請求項１】半絶縁性半導体基板の上部に形成されたア
ンドープ型半導体層、 アンドープ型半導体層の上部に形成されており、当該ア
ンドープ型半導体層より電子親和力が小さいドープ型半
導体層、 ドープ型半導体層の上部に形成されている介在半導体
層、 介在半導体層の上部に形成されたキャップ半導体層であ
って、フロンガスとは異なるエッチング用化学物質を用
いたエッチングにおいて、介在半導体層に比べ極めて速
いエッチング速度を有するキャップ半導体層、 キャップ半導体層の表面に形成されたソース電極、 キャップ半導体層の表面に形成されたドレイン電極、 キャップ半導体層に形成されたキャップ半導体層凹部で
あって、ソース電極とドレイン電極とのほぼ中間位置に
形成され、介在半導体層とキャップ半導体層との境界面
近傍に達するよう形成されたキャップ半導体層凹部、 キャップ半導体層凹部の凹部底面に形成されたゲート電
極、 を備えたことを特徴とする半導体装置。 - 【請求項２】半絶縁性半導体基板の上部にアンドープ型
半導体層を形成するステップ、 アンドープ型半導体層の上部に、当該アンドープ型半導
体層より電子親和力が小さいドープ型半導体層を形成す
るステップ、 ドープ型半導体層の上部に介在半導体層を形成するステ
ップ、 介在半導体層の上部にキャップ半導体層を形成するステ
ップであって、フロンガスとは異なるエッチング用化学
物質を用いたエッチングにおいて、介在半導体層に比べ
極めて速いエッチング速度を有するキャップ半導体層を
形成するステップ、 キャップ半導体層の表面にソース電極を形成するステッ
プ、 キャップ半導体層の表面にドレイン電極を形成するステ
ップ、 キャップ半導体層に、フロンガスとは異なるエッチング
用化学物質を用いたエッチングによってキャップ半導体
層凹部を形成するステップであって、ソース電極とドレ
イン電極とのほぼ中間位置に形成し、介在半導体層とキ
ャップ半導体層との境界面近傍に達するようキャップ半
導体層凹部を形成するステップ、 キャップ半導体層凹部の凹部底面にゲート電極を形成す
るステップ、 を備えたことを特徴とする半導体装置の製造方法。 - 【請求項３】半絶縁性のガリウムヒソ（GaAs）基板の上
部に形成されたアンドープ型ガリウムヒソ（GaAs）層、 前記アンドープ型ガリウムヒソ（GaAs）層の上部に形成
されており、当該アンドープ型ガリウムヒソ（GaAs）層
より電子親和力が小さいドープ型アルミニウムガリウム
ヒソ（AlGaAs）層、 前記ドープ型アルミニウムガリウムヒソ（AlGaAs）層の
上部に形成されているインジウムガリウムリン（InGa
P）層、 前記インジウムガリウムリン（InGaP）層の上部に形成
された高濃度ドープのガリウムヒソ（GaAs）層、 前記高濃度ドープのガリウムヒソ（GaAs）層の表面に形
成されたソース電極、 前記高濃度ドープのガリウムヒソ（GaAs）層の表面に形
成されたドレイン電極、 前記高濃度ドープのガリウムヒソ（GaAs）層に形成され
た層凹部であって、ソース電極とドレイン電極とのほぼ
中間位置に形成され、前記インジウムガリウムリン（In
GaP）層と前記高濃度ドープのガリウムヒソ（GaAs）層
との境界面近傍に達するよう形成された層凹部、 層凹部の凹部底面に形成されたゲート電極、 を備えたことを特徴とする半導体装置。 - 【請求項４】半絶縁性のガリウムヒソ（GaAs）基板の上
部にアンドープ型ガリウムヒソ（GaAs）層を形成するス
テップ、 前記アンドープ型ガリウムヒソ（GaAs）層の上部に、当
該アンドープ型ガリウムヒソ（GaAs）層より電子親和力
が小さいドープ型アルミニウムガリウムヒソ（AlGaAs）
層を形成するステップ、 前記ドープ型アルミニウムガリウムヒソ（AlGaAs）層の
上部にインジウムガリウムリン（InGaP）層を形成する
ステップ、 前記インジウムガリウムリン（InGaP）層の上部に高濃
度ドープのガリウムヒソ（GaAs）層を形成するステッ
プ、 前記高濃度ドープのガリウムヒソ（GaAs）層の表面にソ
ース電極を形成するステップ、 前記高濃度ドープのガリウムヒソ（GaAs）層の表面にド
レイン電極を形成するステップ、 前記高濃度ドープのガリウムヒソ（GaAs）層に層凹部を
形成するステップであって、ソース電極とドレイン電極
とのほぼ中間位置に形成し、前記インジウムガリウムリ
ン（InGaP）層と前記高濃度ドープのガリウムヒソ（GaA
s）層との境界面近傍に達するよう層凹部を形成するス
テップ、 層凹部の凹部底面にゲート電極を形成するステップ、 を備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34445692A JPH06196504A (ja) | 1992-12-24 | 1992-12-24 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34445692A JPH06196504A (ja) | 1992-12-24 | 1992-12-24 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06196504A true JPH06196504A (ja) | 1994-07-15 |
Family
ID=18369414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34445692A Pending JPH06196504A (ja) | 1992-12-24 | 1992-12-24 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06196504A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2758207A1 (fr) * | 1997-01-07 | 1998-07-10 | Fujitsu Ltd | Procede de fabrication d'un dispositif a semiconducteur composite haute vitesse presentant une capacite et une resistance parasites minimisees et un hemt, un mesfet et un hbt selon ce procede |
| WO2000019512A1 (en) * | 1998-09-29 | 2000-04-06 | Raytheon Company | Pseudomorphic high electron mobility transistors |
| US6534790B2 (en) | 2000-03-06 | 2003-03-18 | Nec Corporation | Compound semiconductor field effect transistor |
-
1992
- 1992-12-24 JP JP34445692A patent/JPH06196504A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2758207A1 (fr) * | 1997-01-07 | 1998-07-10 | Fujitsu Ltd | Procede de fabrication d'un dispositif a semiconducteur composite haute vitesse presentant une capacite et une resistance parasites minimisees et un hemt, un mesfet et un hbt selon ce procede |
| US5939737A (en) * | 1997-01-07 | 1999-08-17 | Fujitsu Limited | High-speed compound semiconductor device having a minimized parasitic capacitance and resistance |
| US6586319B1 (en) | 1997-01-07 | 2003-07-01 | Fujitsu Limited | High-speed compound semiconductor device having a minimized parasitic capacitance and resistance |
| WO2000019512A1 (en) * | 1998-09-29 | 2000-04-06 | Raytheon Company | Pseudomorphic high electron mobility transistors |
| US6087207A (en) * | 1998-09-29 | 2000-07-11 | Raytheon Company | Method of making pseudomorphic high electron mobility transistors |
| US6534790B2 (en) | 2000-03-06 | 2003-03-18 | Nec Corporation | Compound semiconductor field effect transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0119089B1 (en) | Gaas semiconductor device and a method of manufacturing it | |
| US7244973B2 (en) | Field-effect semiconductor device and method for making the same | |
| US4663643A (en) | Semiconductor device and process for producing the same | |
| US6573129B2 (en) | Gate electrode formation in double-recessed transistor by two-step etching | |
| EP0551110B1 (en) | Compound semiconductor devices | |
| US6797994B1 (en) | Double recessed transistor | |
| EP0143656B1 (en) | Compound semiconductor device and method of producing it | |
| US4714948A (en) | HEMT with epitaxial narrow bandgap source/drain contacts isolated from wide bandgap layer | |
| US5610410A (en) | III-V compound semiconductor device with Schottky electrode of increased barrier height | |
| US7781801B2 (en) | Field-effect transistors whose gate electrodes are over semiconductor heterostructures and parts of source and drain electrodes | |
| US5686740A (en) | Field effect transistor with recessed gate | |
| JP2001185717A (ja) | 半導体装置及びその製造方法 | |
| JPH06196504A (ja) | 半導体装置およびその製造方法 | |
| JPH0846182A (ja) | 半導体装置の製造方法 | |
| JPH0217934B2 (ja) | ||
| JP2551427B2 (ja) | 半導体装置及びその製造方法 | |
| US6410946B1 (en) | Semiconductor device with source and drain electrodes in ohmic contact with a semiconductor layer | |
| JPH02189978A (ja) | 細線電界効果トランジスタ及びその製造方法 | |
| JPH0951091A (ja) | 電界効果トランジスタ | |
| JP2005166947A (ja) | エッチング方法、半導体装置の製造方法及び半導体装置 | |
| JPH06177168A (ja) | 化合物半導体装置及びその製造方法 | |
| JPH09293735A (ja) | 電界効果トランジスタの製造方法 | |
| JP2003037116A (ja) | 半導体装置およびその製造方法 | |
| JPH0233941A (ja) | 半導体装置 | |
| JPS633415A (ja) | 半導体装置の製造方法 |