DE3881922T2 - Zusammengesetzte Halbleiteranordnung mit nicht-legierten ohmschen Kontakten. - Google Patents

Zusammengesetzte Halbleiteranordnung mit nicht-legierten ohmschen Kontakten.

Info

Publication number
DE3881922T2
DE3881922T2 DE88302314T DE3881922T DE3881922T2 DE 3881922 T2 DE3881922 T2 DE 3881922T2 DE 88302314 T DE88302314 T DE 88302314T DE 3881922 T DE3881922 T DE 3881922T DE 3881922 T2 DE3881922 T2 DE 3881922T2
Authority
DE
Germany
Prior art keywords
layer
source
electron supply
semiconductor
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE88302314T
Other languages
English (en)
Other versions
DE3881922D1 (de
Inventor
Shigeru Kuroda
Takashi Mimura
Seishi Notomi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of DE3881922D1 publication Critical patent/DE3881922D1/de
Publication of DE3881922T2 publication Critical patent/DE3881922T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

  • Die vorliegende Erfindung bezieht sich im allgemeinen auf Verbindungshalbleiteranordnungen, und insbesondere auf Verbindungshalbleiteranordnungen wie ein Transistor mit hoher Elektronenbeweglichkeit.
  • Gegenwärtig wird die praktische Verwendung von integrierten Schaltungsanordnungen, die Verbindungshalbleiteranordnungen nutzen, vorangetrieben. Solche integrierten Schaltungsanordnungen haben auf Grund ihrer ausgezeichneten physikalischen Eigenschaften in Zukunft gute Einsatzmöglichkeiten. Weitere Verbesserungen des Integrationsniveaus, eine höhere Geschwindigkeit und eine niedrigere Leistungsaufnahme werden gewünscht.
  • Zur Zeit sind elektronische Schaltungen, die als integrierte Verbindungshalbleiterschaltungsanordnung hergestellt werden, Logikschaltungen. Im allgemeinen ist eine Einheitszelle oder -schaltung einer Logikschaltung ein Inverter, der aus einem treiberseitigen Transistor und einem lastseitigen Transistor besteht. In vielen Fällen ist jeder Transistor, der in der integrierten Verbindungshalbleiterschaltungsanordnung eingesetzt wird, ein Transistor mit hoher Elektronenbeweglichkeit (nachstehend einfach als HEMT bezeichnet) oder ein Metallhalbleiter-Feldeffekttransistor (nachstehend einfach als MESFET bezeichnet).
  • Wie wohlbekannt ist, finden sowohl legierte ohmsche Kontakte als auch Schottky-Kontakte bei Aluminium-Galliumarsenid-/Galliumarsenid- (AlGaAs/GaAs) HEMTs, GaAs-MESFETs und dergleichen breite Anwendung. Ohmsche Kontakte werden für Source- und Drainelektroden verwendet, und Schottky- Kontakte werden für Gateelektroden verwendet. Die Source- und Drainelektroden bestehen im allgemeinen aus AuGe, das einem Legierungsverfahren unterzogen wird, um die ohmschen Kontakte mit Source- und Drainzonen herzustellen. Schottky- Gateelektroden bestehen im allgemeinen aus Al oder anderen Metallen, die hohe Schmelzpunkte haben, und stellen mit Kanälen einen Schottky-Kontakt her. Es sei angemerkt, daß sich legierte Source- und Drainelektroden von Schottky- Gateelektroden durch das verwendete Material unterscheiden. Ein Beispiel eines herkömmlichen HEMT mit obiger Konfiguration ist zum Beispiel in der US-Patentschrift Nr. 4 424 525 offenbart.
  • Die obige Tatsache, daß die legierten Source- und Drainelektroden und Schottky-Gateelektroden aus zueinander unterschiedlichem Material bestehen, ist zum Realisieren von integrierten Verbindungshalbleiterschaltungen mit einem höheren Integrationsniveau nachteilig. Denn es sind Kontaktzonen nötig, um die Source- oder Drainelektroden mit den Schottky-Gateelektroden zu verbinden, um eine gewünschte Logikschaltung zu konfigurieren. Das Vorhandensein der Kontaktzonen verhindert Verbesserungen beim Integrationsniveau. Das heißt, bei höherem Integrationsniveau wird ein vergrößerter Bereich der Kontaktzonen auf einem Halbleiterchip benötigt. Daher ist das mögliche Integrationsniveau der integrierten Verbindungshalbleiterschaltung zur Zeit unbefriedigend.
  • Ferner sei angemerkt, daß ein Legierungsverfahren zum Bilden von ohmschen Kontakten komplex und umständlich ist.
  • Deshalb ist es wünschenswert, eine neuartige und zweckmäßige Verbindungshalbleiteranordnung vorzusehen, die nichtlegierte ohmsche Kontakte hat, bei der die obigen Nachteile beseitigt worden sind.
  • US-A-4 325 181 offenbart eine MESFET-Struktur, die reduzierte Gate- und Sourcekontaktwiderstände hat. Die Struktur besteht aus einem GaAs-Substrat, einer n-GaAs- Schicht, einer n&spplus;-GaAs-Schicht, einer n&spplus;&spplus;-Ge-Schicht, einer höchstschmelzenden Metallschicht und einer Goldschicht, die nacheinander auf dem Substrat gebildet sind. Der Zweck der n&spplus;&spplus;-Ge-Schicht besteht darin, den Kontaktwiderstand zu reduzieren.
  • Ein Beitrag von T. Ishibashi in "Electronics Letters", 19. März 1981, Bd. 17, Nr. 6, Seiten 215-216 offenbart einen InP-MESFET mit InGaAs/InP-Heterostrukturkontakten. Die Source- und Drainkontakte sind durch eine Au/Ni/In0,53Ga0,47As/InP-Schichtstruktur ohne Metallegierungsverfahren gebildet.
  • Gemäß der vorliegenden Erfindung ist eine Verbindungshalbleiteranordnung vorgesehen mit:-
  • einem Verbindungshalbleitersubstrat;
  • einer aktiven Schicht, die einen ersten Halbleiter umfaßt, der auf dem Verbindungshalbleitersubstrat gebildet ist, welche aktive Schicht eine Kanalzone, eine Sourcezone und eine Drainzone hat;
  • einer Elektronenzuführungsschicht, die einen zweiten Halbleiter umfaßt, der auf der aktiven Schicht gebildet ist, wobei eine Elektronenaffinität des zweiten Halbleiters kleiner als jene des ersten Halbleiters ist;
  • einer Zwischenschicht, die auf der Elektronenzuführungsschicht und über den Source- und Drainzonen gebildet ist und einen dritten Halbleiter umfaßt, der eine kleinere Bandlücke als jene der genannten Elektronenzuführungsschicht hat;
  • einer Schottky-Gateelektrode, die auf der Elektronenzuführungsschicht gebildet ist und ein Material umfaßt, das mit der Elektronenzuführungsschicht einen Schottky-Kontakt herstellt, und Source- und Drainelektroden, die über den Source- und Drainzonen gebildet sind;
  • ferner mit:-
  • einer ohmschen Kontaktschicht, die auf der Zwischenschicht gebildet ist, einen vierten Halbleiter umfaßt und eine Zusammensetzung hat, die die Bildung eines nichtlegierten ohmschen Kontaktes zwischen der Zwischenschicht und den genannten Source- und Drainelektroden ermöglicht, bei der die aktive Schicht, die Elektronenzuführungsschicht und die Zwischenschicht eine Struktur bilden, die Heteroübergangssperrschichten an den Grenzflächen zwischen der aktiven Schicht und der Elektronenzuführungsschicht und zwischen der Elektronenzuführungsschicht und der Zwischenschicht hat, welche Struktur so gebildet ist, daß die genannten Heteroübergangssperrschichten den meisten Elektronen das Hindurchtunneln gestatten; und bei der die Source-, Drain- und Gateelektroden aus derselben metallischen Substanz hergestellt sind.
  • Eine Ausführungsform der vorliegenden Erfindung sieht eine Verbindungshalbleiteranordnung mit nichtlegierten ohmschen Kontakten vor, bei der Source- und Drainelektroden mit Source- und Drainzonen durch nichtlegierte ohmsche Kontakte gekoppelt sind.
  • Eine Ausführungsform der vorliegenden Erfindung sieht auch eine Verbindungshalbleiteranordnung mit nichtlegierten ohmschen Kontakten vor, bei der Source-, Drain- und Gateelektroden durch dasselbe metallische Material gebildet sein können, und/oder bei der eine Source- oder Drainelektrode mit einer Gateelektrode integral gebildet sein kann.
  • Durch die vorliegende Erfindung kann eine integrierte Schaltung mit einem höheren Integrationsniveau vorgesehen werden, die mit einer höheren Fertigungsrate und einer höheren Zuverlässigkeit hergestellt werden kann.
  • An Hand eines Beispiels wird Bezug auf die beiliegenden Zeichnungen genommen, in denen:-
  • Fig. 1 eine Aufrißquerschnittsansicht zum Erläutern eines ersten Schrittes von aufeinanderfolgenden Schritten zum Herstellen einer bevorzugten Ausführungsform eines HEMT ist, der ein Beispiel einer Verbindungshalbleiteranordnung gemäß der vorliegenden Erfindung ist;
  • Fig. 2 eine Aufrißquerschnittsansicht zum Erläutern eines Schrittes ist, der auf den in Fig. 1 gezeigten Schritt folgt;
  • Fig. 3 eine Aufrißquerschnittsansicht zum Erläutern eines Schrittes ist, der auf den in Fig. 2 gezeigten Schritt folgt;
  • Fig. 4 eine Aufrißquerschnittsansicht zum Erläutern eines Schrittes ist, der auf den in Fig. 3 gezeigten Schritt folgt;
  • Fig. 5 eine Aufrißquerschnittsansicht der Ausführungsform des HEMT ist, der durch die obigen aufeinanderfolgenden Schritte hergestellt wurde;
  • Fig. 6A und 6B Energiebanddiagramme des in Fig. 5 gezeigten HEMT sind;
  • Fig. 7 eine graphische Darstellung ist, die einen spezifischen Kontaktwiderstand in Abhängigkeit von dem Molenbruch x bei InxGa1-xAs zeigt;
  • Fig. 8 bis 11 Schritte zum Herstellen eines MESFET zeigen, der nicht mit der vorliegenden Erfindung übereinstimmt, aber hilfreich zum Verständnis derselben ist;
  • Fig. 12 ein Schaltungsdiagramm einer Logikschaltung ist, die durch Verbindungshalbleiteranordnungen konfiguriert ist; und
  • Fig. 13 eine Ansicht ist, die ein Layout eines Teils der in Fig. 12 gezeigten Logikschaltung zeigt, bei der Transistoren gemäß der vorliegenden Erfindung verwendet sind.
  • Es erfolgt eine Beschreibung einer bevorzugten Ausführungsform einer Verbindungshalbleiteranordnung gemäß der vorliegenden Erfindung unter Bezugnahme auf Fig. 1 bis 7.
  • Die in diesen Figuren dargestellte Ausführungsform ist eine Verbesserung des HEMT, der ein typisches Beispiel von Verbindungshalbleiteranordnungen ist, die durch Anwendung des selektiven Dotierens hergestellt sind.
  • Unter Bezugnahme auf FIG. 1 ist eine undotierte aktive Galliumarsenid- (i-GaAs) Schicht 12 auf einem halbisolierenden GaAs-Substrat 11 gewachsen. In der undotierten aktiven GaAs-Schicht 12 sind zweidimensionale Elektronengaskanäle (nachstehend einfach als 2DEG bezeichnet) 16 und Source- und Drainzonen gebildet. Ein Paar von Source- und Drainzonen sind auf beiden Seiten eines 2DEG-Kanals angeordnet. Eine n-Typ Aluminium-Galliumarsenid- (AlGaAs) Elektronenzuführungsschicht 13 ist auf der undotierten aktiven GaAs- Schicht 12 gewachsen. Eine GaAs-Zwischenschicht 14 ist auf der n-AlGaAs-Elektronenzuführungsschicht 13 gewachsen. Eine ohmsche n&spplus;-Typ Indium-Galliumarsenid- (InxGa1-xAs: 0 ≤ x ≤ 1) Kontaktschicht 15 ist auf der n-GaAs-Zwischenschicht 14 gewachsen. Die obige Schichtstruktur kann durch irgendeines der Verfahren der Molekularstrahl-Epitaxie (nachstehend einfach als MBE bezeichnet), metallorganischen chemischen Dampfabscheidung (nachstehend einfach als MOCVD bezeichnet) und Dampfphasenepitaxie (nachstehend einfach als VPE bezeichnet) wachsen. Eine Elektronenaffinität der n-AlGaAs-Elektronenzuführungsschicht 13 ist kleiner als jene der aktiven i-GaAs-Schicht 12. Die 2DEG-Kanäle 16 sind in der Nähe einer Heterogrenzfläche gebildet. Die ohmsche n&spplus;-InxGa1-xAs-Kontaktschicht 15 wird gebildet, indem zuerst ein abgestufter Schichtteil in einem Bereich von x = 0 bis x = 0,5 gebildet wird und zweitens ein Schichtteil mit dem konstanten Molenbruch x von 0,5 auf dem abgestuften Schichtteil gebildet wird.
  • Die folgenden Parameter können für die Schichten des in FIG. 1 gezeigten HEMT gelten, wobei d eine Verunreinigungs- oder Dotierungskonzentration und t eine Schichtdicke darstellt:
  • A. undotierte aktive GaAs-Schicht 12
  • t: 600 (nm)
  • B. n-AlGaAs-Elektronenzuführungsschicht 13
  • t: 40 (nm)
  • d: 1,4 x 10¹&sup8; (cm&supmin;³)
  • C. n-GaAs-Zwischenschicht 14
  • t: 70 (nm)
  • d: 2 x 10¹&sup8; (cm&supmin;³)
  • D. abgestufter Teil der ohmschen n&spplus;-InxGa1-xAs- Kontaktschicht 15
  • x-Wert: 0,0 --> 0,5
  • t: 150 (nm)
  • d: 1 x 10¹&sup9; (cm&supmin;³)
  • E. der andere Teil der ohmschen n&spplus;-InxGa1-xAs- Kontaktschicht 15
  • x-Wert: 0,5
  • t: 50 (nm)
  • d: 1 x 10¹&sup9; (cm&supmin;³)
  • Durch einen in FIG. 2 gezeigten nächsten Schritt werden Nuten 11A zum Trennen von Elementen unter Anwendung eines Resistverfahrens, Naßätzens, Trockenätzens und so weiter gebildet, die in herkömmlicher Photolithographietechnik ausgeführt werden. Anstelle eines Ätzverfahrens kann die Ionenimplantation (zum Beispiel H&spplus;, O&spplus;) verwendet werden, um Isolierungsbereiche zu bilden.
  • Anschließend wird, wie in FIG. 3 gezeigt, ein Photoresistfilm 17 unter Anwendung des Resistverfahrens in herkömmlicher Photolithographietechnik gebildet. Der Photoresistfilm 17 hat Öffnungen an seinen Teilen, an denen Gateelektroden zu bilden sind. In FIG. 3 ist nur eine der Öffnungen, die in dem Photoresistfilm 17 gebildet sind, gezeigt. Dann wird die ohmsche n&spplus;-InxGa1-xAs-Kontaktschicht 15 selektiv geätzt, wobei ein Ätzmittel, das HF oder H&sub3;PO&sub4; als seine Hauptkomponente enthält, verwendet wird. Dieses Ätzverfahren bildet Öffnungen 15A in der ohmschen n&spplus;-InxGa1-xAs-Kontaktschicht 15. Das Ätzverfahren kann an der Oberfläche der GaAs-Zwischenschicht 14 zuverlässig gestoppt werden.
  • Dann wird, wie in FIG. 4 gezeigt, ein Photoresistfilm 18 durch das Resistverfahren in herkömmlicher Photolithographietechnik abgeschieden. Der Photoresistfilm 18 enthält Öffnungen an seinen Teilen, an denen Gate-, Source- und Drainelektroden gebildet werden sollen. Anschließend wird die n-GaAs-Zwischenschicht 14 dem selektiven Ätzen unterzogen, bei dem Ätzgas von CCl&sub2;F&sub2; + He verwendet wird. Gemäß diesem Ätzverfahren kann ein selektives Verhältnis von GaAs/AlGaAs von etwa 250 erhalten werden. Außerdem kann eine glatte und gleichförmige Schottky-Grenzfläche erhalten werden. Das selektive Ätzen unter Verwendung von CCl&sub2;F&sub2; + He-Gas ist nicht nur für GaAs/AlGaAs effektiv, sondern auch für GaAs/InGaAs, das bei einer anderen Ausführungsform eingesetzt wird, die später beschrieben ist. Das heißt, eine Ätzrate für InGaAs beträgt etwa 2 (nm/min). Diese Rate ist etwa gleich jener für AlGaAs. Aus diesem Grund können die Öffnungen, die in dem Photoresistfilm 18 gebildet sind, an denen die Source- und Drainelektroden zu bilden sind, während des selektiven Ätzens für den freiliegenden Teil der GaAs-Zwischenschicht 14, an dem die Gateelektrode zu bilden ist, offen bleiben. Danach wird ein Aluminium- (Al) Film 19 von einer Dicke von etwa 400 (nm) gemäß einem herkömmlichen Dampfabscheidungsverfahren gebildet. Ein Titan- (Ti) Film, ein Platin- (Pt) Film, ein Wolframsilizid- (WSi) Film und dergleichen können anstelle des Al-Films 19 verwendet werden.
  • Danach wird die so gebildete Konfiguration in Azeton gebracht, um den Photoresistfilm 18 zu lösen und zu entfernen. Dadurch wird der Al-Film 19 durch ein sogenanntes Liftoff gemustert, und die Gateelektrode 19G, die Sourceelektrode 19S und die Drainelektrode 19D sind gebildet. Die so gebildeten Source- und Drainelektroden 19S und 19D sind mit der ohmschen n&spplus;-InGaAs-Kontaktschicht 15 durch nichtlegierte ohmsche Kontakte gekoppelt, und die Gateelektrode 19G ist mit der n-AlGaAs-Elektronenzuführungsschicht 13 durch den Schottky-Kontakt gekoppelt.
  • Eine Beschreibung derartiger Effekte, daß die Source- und Drainelektroden mit den Source- und Drainzonen, die in der aktiven Schicht gebildet sind, durch ohmsche Kontakte von niedrigem Widerstand gekoppelt werden können, erfolgt unter Bezugnahme auf FIG. 6A, 6B und 7.
  • FIG. 6A und 6B sind Energiebanddiagramme des HEMT, der gemäß den obigen aufeinanderfolgenden Schritten hergestellt wurde. Eine horizontale Achse von FIG. 6A bezeichnet eine Tiefe von der Schottky-Gatelektrode 19G, und eine vertikale Achse davon bezeichnet Energie. Eine horizontale Achse von Fig. 6B bezeichnet eine Tiefe von der Sourceelektrode 19S oder der Drainelektrode 19D, und eine vertikale Achse davon bezeichnet Energie. In FIG. 6A und 6B bezeichnet ein Zeichen EV ein oberes Energieniveau eines Valenzbandes, ein Zeichen EF bezeichnet ein Fermi-Niveau, und ein Zeichen EC bezeichnet ein Grundenergieniveau eines Leitungsbandes.
  • Wie bekannt ist, bildet der n-GaAs-/n-AlGaAs- /undotierte GaAs-Doppelheteroübergang eine Sperrschicht gegenüber Elektronen, die sich von der Source- oder Drainelektrode zu dem 2DEG-Kanal oder umgekehrt bewegen. Außerdem ist eine Metallhalbleitersperrschicht gegenüber Elektronen an einer Grenzfläche zwischen den Source- und Drainelektroden, die aus einer metallischen Substanz bestehen, und der Halbleiterschicht gebildet, auf welcher diese Elektroden vorgesehen sind. Das Legierungsverfahren ist dazu bestimmt, diese Sperrschichten zu zerstören und dadurch mit den Source- und Drainzonen legierte ohmsche Kontakte herzustellen.
  • Andererseits verwendet ein HEMT, der durch die vorliegende Erfindung vorgesehen ist, keine legierten ohmschen Kontakte. Von diesem Gesichtspunkt würde erwartet, daß, wie in FIG. 6B gezeigt, eine Metallhalbleitersperrschicht 40 sowie eine n-GaAs-/n-AlGaAs-/undotierte GaAs-Doppelheteroübergangssperrschicht 50 vorhanden ist. Um einen HEMT mit nichtlegierten ohmschen Kontakten zu erhalten, müssen spezifische Kontaktwiderstände pc1 und pc2 der Sperrschichten 40 bzw. 50 so klein wie möglich gehalten werden. Das heißt, es ist wichtig, daß eine Höhe und Breite der Sperrschicht 40 und eine Höhe der Sperrschicht 50 klein sind. In diesem Fall ist es besonders wichtig, daß die Höhe und Breite der Sperrschicht 40 verringert ist, d. h., ihr spezifischer Kontaktwiderstand pc1 so klein wie möglich ist. Denn der spezifische Kontaktwiderstand pc1 der Metallhalbleitersperrschicht 40 ist im allgemeinen größer als der spezifische Kontaktwiderstand pc2 der Doppelheteroübergangssperrschicht 50. Wie später beschrieben wird, kann der Widerstand pc2 der Sperrschicht 50 durch geeignetes Auswählen des Molenbruchs x in der n-AlxGa1-xAs-Elektronenzuführungsschicht 13 leicht ausreichend klein gemacht werden, in der Größenordnung von 1 x 10&supmin;&sup6; (X cm²) oder weniger.
  • Um den Kontaktwiderstand pc1 der Sperrschicht 40 zu reduzieren, wird die ohmsche n&spplus;-InGaAs-Kontaktschicht 15 in dem HEMT verwendet, der ein Beispiel der Verbindungshalbleiteranordnungen gemäß der vorliegenden Erfindung ist.
  • FIG. 7 ist eine graphische Darstellung, die einen spezifischen Kontaktwiderstand als Funktion des Molenbruchs x von InxGa1-xAs zeigt. Eine horizontale Achse der Darstellung bezeichnet den Molenbruch x von InxGa1-xAs, und eine vertikale Achse davon bezeichnet den spezifischen Kontaktwiderstand (X cm²). Die gezeigte Darstellung veranschaulicht, daß, wenn der x-Wert gleich 0,5 und die Dotierungskonzentration ND gleich 1 x 10¹&sup9; (cm&supmin;³) oder mehr ist, der spezifische Kontaktwiderstand pc1 zwischen dem Metall und dem Halbleiter InxGa1-xAs bei 300 K (Raumtemperatur) gleich 1 x 10&supmin;&sup7; (X cm²) oder weniger wird. Deshalb ist die Höhe und Breite der Sperrschicht 40 genügend reduziert, und dadurch können Elektronen die Sperrschicht 40 durch Hindurchtunneln passieren. Es sei angemerkt, daß ein spezifischer Kontaktwiderstand der legierten ohmschen Kontakte des herkömmlichen HEMT etwa 1 x 10&supmin;&sup6; (X cm²) beträgt. Deshalb ist ersichtlich, daß die nichtlegierten ohmschen Kontakte für den HEMT effektiv sind. Der spezifische Kontaktwiderstand pc1 beträgt vorzugsweise gleich 1 x 10&supmin;&sup6; (X cm²) oder weniger, weil die nichtlegierten ohmschen Kontakte die Sperrschicht 50 mit dem spezifischen Kontaktwiderstand pc2 zusätzlich zu der Sperrschicht 40 haben. Kombinationen des Molenbruchs x und der Dotierungskonzentration ND können willkürlich ausgewählt werden, um der obigen Bedingung des spezifischen Kontaktwiderstandes pc1 zu genügen. Da InGaAs bis zu etwa 5 x 10¹&sup9; (cm&supmin;³) tief dotiert werden kann, ist es möglich, den spezifischen Kontaktwiderstand pc1 in der Größenordnung von 1 x 10&supmin;&sup6; oder weniger (X cm²) leicht zu erhalten. Aus der Darstellung ist ersichtlich, daß die Dotierungskonzentration ND von wenigstens 5 x 10¹&sup8; (cm&supmin;³) notwendig ist, um den spezifischen Kontaktwiderstand pc1 von 1 x 10&supmin;&sup6; (X cm²) zu erhalten.
  • Um die Möglichkeit des Reduzierens der Sperrschicht 50 zu untersuchen, wurde der spezifische Kontaktwiderstand pc2 von einer n-GaAs-/n-AlxGa1-xAs-/undotierten GaAs-Doppelheteroübergangssperrschicht berechnet, wobei der Molenbruch x als Parameter für die Berechnung verwendet wurde. Diese Berechnung beruht auf der Tatsache, daß die Höhe der obigen Doppelheteroübergangssperrschicht von dem Wert von x in AlxGa1-xAs abhängt. Bei dieser Berechnung wurden die thermionische Elektronenemission, die thermionische Feldemission und die Feldemission betrachtet. Ferner wurden die folgenden Parameter bei der Berechnung verwendet: die Dotierungskonzentration von n-GaAs betrug 1,8 x 10¹&sup8; (cm&supmin;³) und jene von n-Al0,2Ga0,8As betrug 1,4 x 10¹&sup8; (cm&supmin;³); und die Leitungsbandkantenversetzung von AlGaAs-GaAs betrug ΔEc = 0,60 ΔEg. Durch die Berechnung des spezifischen Kontaktwiderstandes pc2 wurden Werte von 1,5 x 10&supmin;&sup7; (X cm²) bei 300 K und 3,3 x 10&supmin;&sup7; (X cm²) bei 77 K erhalten, wobei der x-Wert 0,2 betrug. Dies bedeutet, daß die meisten Elektronen die Doppelheteroübergangssperrschicht 50 durch Hindurchtunneln passieren können. Die obigen Werte für den spezifischen Kontaktwiderstand pc2 der Sperrschicht 50 sind befriedigend, verglichen mit dem spezifischen Kontaktwiderstand des legierten ohmschen Kontaktes von etwa 1 x 10&supmin;&sup6; (X cm²). Als Resultat kann der spezifische Kontaktwiderstand pc2 der Sperrschicht 50 bei 1 x 10&supmin;&sup6; (X cm²) oder weniger durch geeignetes Auswählen des Molenbruchs x in der AlxGa1-xAs-Elektronenzuführungsschicht 13 gehalten werden. Der Gesamtwert des spezifischen Kontaktwiderstandes des nichtlegierten ohmschen Kontaktes beträgt etwa 1 x 10&supmin;&sup6; (X cm²) oder weniger. Dieser Wert für den spezifischen Kontaktwiderstand des nichtlegierten ohmschen Kontaktes ist für die ohmschen Kontakte in einem HEMT geeignet. Der Wert des spezifischen Kontaktwiderstandes kann bis zu der Größenordnung von 5 x 10&supmin;&sup7; (X cm²) oder weniger zum Beispiel durch eine Wärmebehandlung bei 350ºC für 3 Minuten weiter verbessert werden.
  • Andererseits bildet die Gateelektrode 19G, wie in FIG. 6A gezeigt, einen Schottky-Kontakt bezüglich der n-AlGaAs- Elektronenzuführungsschicht 13. Deshalb ist die Höhe des Schottky-Kontaktes beträchtlich größer als jene der Sperrschicht 50. Mit anderen Worten, das Einhalten des Fermi- Niveaus an der Oberfläche der n-AlGaAs-Elektronenzuführungsschicht 13 unter der Gateelektrode 19G trägt zu der Bildung eines Schottky-Kontaktes bei.
  • Wie aus der Beschreibung ersichtlich ist, kann ein HEMT mit nichtlegierten ohmschen Kontakten realisiert werden. Die obige Erläuterung kann wie folgt zusammengefaßt werden. Direkt unter der Gateelektrode 19G weist die Elektronenzuführungsschicht 13, wie in FIG. 6A gezeigt, Eigenschaften einer hohen Sperrschicht auf Grund des Schottky-Kontaktes der Gateelektrode 19G auf. Andererseits sind direkt unter den Source- und Drainelektroden 19S und 19D, wie in FIG. 6B gezeigt, die niedrigen Sperrschichten 50 auf Grund der Heteroübergänge nur an beiden Endoberflächen der Elektronenzuführungsschicht 13 gebildet. Deshalb können nichtlegierte ohmsche Kontakte mit niedrigem Widerstand gebildet werden, indem zuerst der Kontaktwiderstand pc1 zwischen der Kontaktschicht 15 und den Source- und Drainelektroden 19S und 19D verringert wird und zweitens der Kontaktwiderstand pc2 durch geeignetes Auswählen des Molenbruchs in der Elektronenzuführungsschicht 13 verringert wird. Das heißt, es ist ersichtlich, daß die Elektronen die Übergänge zwischen der Kontaktschicht 15 und den Source- und Drainelektroden 19S und 19D und die Heteroübergänge zwischen beiden Endoberflächen der Elektronenzuführungsschicht 13 durch Hindurchtunneln passieren.
  • Die nichtlegierten ohmschen Kontakte der Source- und Drainelektroden 19S und 19D führen zu einem Vorteil derart, daß die Gatelektrode 19G und die Source- und Drainelektroden 19S und 19D aus demselben Material gebildet sein können. Deshalb wird es möglich, die Gateelektrode 19G mit der Source- oder Drainelektrode 19S oder 19D durch eine metallische Schicht zu verbinden, die als Verbindungsleitung verwendet wird, die aus Material besteht, das mit jenem der Elektroden identisch ist, ohne Kontaktzonen zu verwenden. Mit anderen Worten, die Verbindungsleitung kann mit den Elektroden unter Verwendung desselben Materials integral gebildet sein.
  • Bei der obigen Ausführungsform enthält die ohmsche n&spplus;-InGaAs-Kontaktschicht 15 abgestufte n&spplus;-InGaAs-Teile. Der abgestufte Teil wird verwendet, um eine mögliche Diskontinuität zwischen n&spplus;-InGaAs der ohmschen Kontaktschicht 15 und n&spplus;-GaAs der Zwischenschicht 14 zu vermeiden, da die Energiebandlücke zwischen den Energieniveaus EC und EV von n&spplus;-InGaAs kleiner als jene für n-GaAs ist. Jedoch ist ein abgestufter n&spplus;-InGaAs-Teil in einem HEMT mit nichtlegierten ohmschen Kontakten gemäß der vorliegenden Erfindung nicht unbedingt vorgesehen. Denn InGaAs kann in der Größenordnung von 1 x 10¹&sup9; (cm&supmin;³) tief dotiert werden. Daher kann, auch wenn eine n&spplus;-InGaAs-Schicht mit konstantem x-Wert direkt auf der GaAs-Zwischenschicht 14 wächst, eine Sperrschicht, die an einer Grenzfläche dazwischen gebildet würde, klein gehalten werden, so daß Elektronen die Sperrschicht durch Hindurchtunneln passieren können.
  • Zusätzlich zu dem oben beschriebenen InGaAs-AlGaAs-HEMT können nichtlegierte ohmsche Kontakte in einem InGaAs- InAlAs-HEMT, einem InGaAs-InGaP-HEMT, einem Ge-InAlAs-HEMT, einem Ge-InGaP-HEMT und einem Ge-AlGaAs-HEMT hergestellt werden. Es ist auch völlig klar, daß nichtlegierte ohmsche Kontakte in verschiedenen pseudomorphen Kanal-HEMTs hergestellt werden können. Eine Schichtstruktur für jeden HEMT ist unten aufgeführt:
  • A. InGaAs-InAlAs-HEMT
  • Substrat: InP
  • Aktive Schicht: i-InGaAs
  • Elektronenzuführungsschicht: n-InAlAs
  • Zwischenschicht: n-InGaAs
  • Ohmsche Kontaktschicht: n&spplus;-InGaAs
  • B. InGaAs-InGaP-HEMT
  • Substrat: GaAs
  • Aktive Schicht: i-GaAs
  • Elektronenzuführungsschicht: n-InGaP
  • Zwischenschicht: n-GaAs
  • Ohmsche Kontaktschicht: n&spplus;-InGaAs
  • C. Ge-InAlAs-HEMT
  • Substrat: InP
  • Aktive Schicht: i-InGaAs
  • Elektronenzuführungsschicht: n-InAlAs
  • Zwischenschicht: n-InGaAs
  • Ohmsche Kontaktschicht: n&spplus;-Ge
  • D. Ge-InGaP-HEMT
  • Substrat: GaAs
  • Aktive Schicht: i-GaAs
  • Elektronenzuführungsschicht: n-InGaP
  • Zwischenschicht: n-GaAs
  • Ohmsche Kontaktschicht: n&spplus;-Ge
  • E. Ge-AlGaAs-HEMT
  • Substrat: GaAs
  • Aktive Schicht: i-GaAs
  • Elektronenzuführungsschicht: n-AlGaAs
  • Zwischenschicht: n-GaAs
  • Ohmsche Kontaktschicht: n&spplus;-Ge
  • Es erfolgt nun unter Bezugnahme auf FIG. 8 bis 11 eine Beschreibung eines MESFET, die zum Verständnis der vorliegenden Erfindung nützlich ist.
  • Unter Bezugnahme auf FIG. 8 ist eine aktive n-GaAs- Schicht 22 auf einem halbisolierenden GaAs-Substrat 21 durch irgendeines der Verfahren von MBE, LPE und VPE gewachsen. Wichtige Parameter der aktiven n-GaAs-Schicht 22 sind wie folgt:
  • t: 1000 Å
  • d: 2 x 10¹&sup7; (cm&supmin;³)
  • Als nächster Schritt wird eine Isolierung unter Anwendung der herkömmlichen Photolithographietechnik ausgeführt, ist aber in den folgenden Darstellungen nicht gezeigt.
  • Als nächstes wird ein Isolierfilm 23, der aus Siliziumstickstoffoxid (SiON) oder Siliziumdioxid (SiO&sub2;) besteht, abgeschieden und gemustert, so daß Teile des Films 23 gebildet werden, an denen die Source und das Drain zu bilden sind, wie in FIG. 8 gezeigt. Die Abscheidung des Isolierfilms 23 kann durch plasmachemische Dampfabscheidung (genannt Plasma-CVD) erfolgen. Der Isolierfilm 23 ist zum Beispiel 300 (nm) dick. Das Mustern kann durch die herkömmliche Photolithographietechnik ausgeführt werden.
  • Dann wächst eine ohmsche n&spplus;-InxGa1-xAs-Kontaktschicht 24 durch MBE oder MOCVD, wie in FIG. 8 gezeigt. Wie bei der ohmschen n&spplus;-InxGa1-xAs-Kontaktschicht 15 des vorher beschriebenen InGaAs-AlGaAs-HEMT enthält die ohmsche Kontaktschicht 24 einen abgestuften Teil, in dem der Molenbruch x in n&spplus;-InxGa1-xAs allmählich von 0,0 zu 0,5 wechselt. Der andere Teil der ohmschen n&spplus;-InxGa1-xAs Kontaktschicht 24, der auf dem abgestuften Teil gewachsen ist, hat einen konstanten Wert x von 0,5. Wichtige Parameter der ohmschen Kontaktschicht 24 sind wie folgt:
  • A. Abgestufter Teil der ohmschen n&spplus;-InxGa1-xAs- Kontaktschicht 24
  • x-Wert: 0,0 --> 0,5
  • t: 150 (nm)
  • d: 1 x 10¹&sup9; (cm&supmin;³)
  • B. Der andere Teil der ohmschen n&spplus;-InxGa1-xAs- Kontaktschicht 24
  • x-Wert: 0,5
  • t: 50 (nm)
  • d: 1 x 10¹&sup9; (cm&supmin;³)
  • In der obigen Struktur sind Teile der ohmschen Kontaktschicht 24 auf der aktiven n-GaAs-Schicht 22, die durch Öffnungen, die in dem Isolierfilm 23 gebildet sind, teilweise freiliegen, einkristallin, wogegen Teile der ohmschen Kontaktschicht 24 auf dem Isolierfilm 23 polykristallin sind.
  • Ein anschließender Schritt besteht darin, einen dicken Photoresistfilm (nicht gezeigt) über die gesamte Oberfläche der in FIG. 8 gezeigten Struktur zu bilden und die Oberfläche zum Beispiel durch Anwendung des Schleuderbeschichtungsverfahrens zu ebnen. Danach wird, wie in FIG. 9 gezeigt, die gesamte Oberfläche des Photoresistfilms durch Ionenmahlen mit Argongas gleichförmig geätzt, um die Oberfläche des Isolierfilms 23 freizulegen. Dadurch bleiben nur die einkristallinen n-InxGa1-xAs-Teile der Schicht 24 zurück, die in den Öffnungen des Isolierfilms 23 gebildet sind.
  • Danach wird ein Photoresistfilm 25 (FIG. 10) mit Öffnungen, an denen das Gate, das Drain und die Source zu bilden sind, auf der Oberfläche der in FIG. 10 gezeigten Struktur durch das Resistverfahren, das bei der herkömmlichen Photolithographietechnik verwendet wird, abgeschieden. Dann wird das selektive Ätzen durch HF-Naßätzen ausgeführt, bei dem der Photoresistfilm 25 als Maske verwendet wird, um Öffnungen an den Zonen zu bilden, die die entsprechenden Gateelektroden bilden sollen. Anschließend werden die Teile der aktiven n-GaAs-Schicht 22, die durch die Öffnungen freiliegen, durch das HF-Naßätzverfahren vertieft. In diesem Fall können die Öffnungen, die in dem Photoresistfilm 25 gebildet sind, offen bleiben. Danach wird ein Al-Film 26 mit einer Dicke von zum Beispiel 400 (nm) auf dem Photoresistfilm 25 durch das Dampfabscheidungsverfahren abgeschieden.
  • Abschließend wird die so konfigurierte Struktur in Azeton gebracht, um den Photoresistfilm 25 zu lösen und zu entfernen. Dadurch wird, wie in FIG. 11 gezeigt, der Al-Film 26 durch Lift-off gemustert, und die Gateelektrode 26G, die Sourceelektrode 26S und die Drainelektrode 26D sind gebildet. Die so gebildeten Source- und Drainelektroden 26S und 26D sind mit der ohmschen n-InGaAs-Kontaktschicht 24 durch ohmsche Kontakte gekoppelt, und die Gateelektrode 26G ist mit der aktiven n-GaAs-Schicht 22 durch einen Schottky- Kontakt gekoppelt. Es sei angemerkt, daß der so konfigurierte MESFET nichtlegierte ohmsche Kontakte hat. Bei diesem MESFET ist der abgestufte Teil der ohmschen Kontaktschicht 24 nicht unbedingt erforderlich.
  • FIG. 12 ist ein Schaltungsdiagramm einer Logikschaltung, die unter Verwendung von Verbindungshalbleiteranordnungen konfiguriert werden kann. Die dargestellte Logikschaltung besteht aus zwei Invertern. Einer der Inverter besteht aus einem treiberseitigen Transistor QD1 und einem lastseitigen Transistor QL1 , und der andere besteht aus einem treiberseitigen Transistor QD2 und einem lastseitigen Transistor QL2. Ein Eingangssignal IN1 wird einem Gateanschluß des Transistors QD1 zugeführt. Ein Drainanschluß des Transistors QD1 und ein Sourceanschluß des Transistors QL1 sind miteinander verbunden. Ferner ist ein Gateanschluß des Transistors QL1 mit seinem Sourceanschluß verbunden. Ein Ausgangssignal OT1 des Inverters in der Anfangsstufe wird einem Gateanschluß des Transistors QD2 zugeführt. Ein Drainanschluß des Transistors QD2 ist mit den Source- und Gateanschlüssen des Transistors QL2 verbunden. Ein Ausgangssignal OT2 des Inverters, der durch die Transistoren QD2 und QL2 gebildet ist, wird einer nächsten Stufe (nicht gezeigt) zugeführt. Die Zeichen VDD und VSS bezeichnen ein positives Energieversorgungspotential bzw. ein Erdenergieversorgungspotential.
  • Wie zuvor beschrieben, sind Kontaktzonen wie CT1 und CT2 erforderlich, um die abgebildete Schaltungsstruktur durch herkömmliche HEMTs oder MESFETs mit legierten ohmschen Kontakten zu bilden, da sich das Material der Gateelektrode von jenem der Source- und Drainelektroden unterscheidet. Das Vorhandensein der Kontaktzonen verhindert Verbesserungen beim Integrationsniveau, wie zuvor erwähnt.
  • Im allgemeinen besteht eine Einheitszelle in einer Speicherschaltung aus sechs Transistoren. In diesem Fall wird ein Bereich der Einheitszelle auf dem Chip mit etwa 550 (um²) berechnet, wobei das Integrationsniveau in der Größenordnung eines statischen Speichers mit wahlfreiem Zugriff (SRAM) mit 16K liegt. Alternativ wird ein Bereich einer Einheitszelle, die aus vier Transistoren und zwei Widerständen (Lasten) besteht, mit 350 (um²) veranschlagt. Andererseits können bei Verbindungshalbleiteranordnungen, die die vorliegende Erfindung verkörpern, die Elektroden von Transistoren und Verbindungsleitungen zwischen Transistoren durch dieselbe Substanz integral gebildet sein. Daher kann die in FIG. 12 gezeigte Schaltung ohne Verwendung von Kontaktzonen wie CT1 und CT2 gebildet werden. Als Resultat wird ein Bereich der Einheitszelle, die aus vier Transistoren und zwei Widerständen besteht, der durch die vorliegende Erfindung vorgesehen ist, mit etwa 150 bis 200 (um²) berechnet. Dieser Wert ist etwa ein Drittel des Bereichs, der durch die herkömmlichen Transistoren belegt wird. Bei der Berechnung werden folgende Parameter verwendet: eine Zone zum Trennen von benachbarten Elementen: 3 (um); Leitung und Raum bei einer Verbindungsleitung: 1,5/2 (um); eine Gatebreite eines Treibers: 5 (um); eine Breite eines Transfer-Gates: 2 (um); und eine Gatelänge: 0,5 bis 1 (um).
  • FIG. 13 zeigt ein Layout der in FIG. 12 gezeigten Schaltung, bei der Transistoren verwendet sind, die die vorliegende Erfindung verkörpern. Eine VDD-Energieversorgungsleitung 63 ist mit den Sourceanschlüssen der Transistoren QL1 und QL2 an Kontaktzonen 61&sub1; bzw. 61&sub2; verbunden. Eine VSS-Energieversorgungsleitung 64 ist mit den Sourceanschlüssen der Transistoren QD1 und QD2 an Kontaktzonen 62&sub1; bzw. 62&sub2; verbunden. Der Sourceanschluß des Transistors QL1 und der Drainanschluß des Transistors QD1 , der Gateanschluß des Transistors QL1 und der Gateanschluß des Transistors QD2 sind durch eine integral gebildete metallische Schicht (eine Verbindungsleitung) 65 ohne Verwendung von Kontaktzonen miteinander verbunden.
  • Eine Verbindungshalbleiteranordnung, die die vorliegende Erfindung verkörpert, kann die Herstellung von integrierten Schaltungen mit höherer Geschwindigkeit, einer höheren Produktivität und höheren Zuverlässigkeit ermöglichen, da sie keine Kontaktzonen zum Miteinanderverbinden von Anschlüssen von Transistoren, die aus unterschiedlichem Material hergestellt sind, verwendet.

Claims (9)

1. Eine Verbindungshalbleiteranordnung mit:-
einem Verbindungshalbleitersubstrat (11);
einer aktiven Schicht (12), die einen ersten Halbleiter umfaßt, der auf dem Verbindungshalbleitersubstrat gebildet ist, welche aktive Schicht (12) eine Kanalzone, eine Sourcezone und eine Drainzone hat;
einer Elektronenzuführungsschicht (13), die einen zweiten Halbleiter umfaßt, der auf der aktiven Schicht (12) gebildet ist, wobei eine Elektronenaffinität des zweiten Halbleiters kleiner als jene des ersten Halbleiters ist;
einer Zwischenschicht (14), die auf der Elektronenzuführungsschicht (13) und über den Source- und Drainzonen gebildet ist und einen dritten Halbleiter umfaßt, der eine kleinere Bandlücke als jene der genannten Elektronenzuführungsschicht hat;
einer Schottky-Gateelektrode (19G), die auf der Elektronenzuführungsschicht (13) gebildet ist und ein Material umfaßt, das mit der Elektronenzuführungsschicht einen Schottky-Kontakt herstellt, und Source- und Drainelektroden (19S, 19D), die über den Source- und Drainzonen gebildet sind;
ferner mit:-
einer ohmschen Kontaktschicht (15), die auf der Zwischenschicht (14) gebildet ist, einen vierten Halbleiter umfaßt und eine Zusammensetzung hat, die die Bildung eines nichtlegierten ohmschen Kontaktes zwischen der Zwischenschicht (14) und den genannten Source- und Drainelektroden (19S, 19D) ermöglicht, bei der die aktive Schicht (12), die Elektronenzuführungsschicht (13) und die Zwischenschicht (14) eine Struktur bilden, die Heteroübergangssperrschichten an den Grenzflächen zwischen der aktiven Schicht (12) und der Elektronenzuführungsschicht (13) und zwischen der Elektronenzuführungsschicht (13) und der Zwischenschicht (14) hat, welche Struktur so gebildet ist, daß die genannten Heteroübergangssperrschichten den meisten Elektronen das Hindurchtunneln gestatten; und bei der die Source-, Drain- und Gateelektroden (19S, 19D, 19G) aus derselben metallischen Substanz hergestellt sind.
2. Eine Anordnung nach Anspruch 1, bei der der vierte Halbleiter aus der Gruppe bestehend aus Indium-Galliumarsenid (InxGa1-xAs; 0 ≤ x ≤ 1) und Germanium (Ge) ausgewählt ist.
3. Eine Anordnung nach Anspruch 2, bei der der vierte Halbleiter eine Dotierungskonzentration von InxGa1-xAs von 5 x 10¹&sup8; (cm&supmin;³) oder darüber hat.
4. Eine Anordnung nach Anspruch 2, bei der die ohmsche Kontaktschicht (15) einen abgestuften Schichtteil enthält, in dem sich ein Molenbruch x in InxGa1-xAs ab einer Grenzfläche mit der Zwischenschicht (14) vergrößert.
5. Eine Anordnung nach irgendeinem vorhergehenden Anspruch, bei der der Widerstand der Struktur, die die aktive Schicht (12), die Elektronenzuführungsschicht (13) und die Zwischenschicht (14) unter den Source- und Drainelektroden (19S, 19D) umfaßt, auf einem Molenbruch des zweiten Halbleiters basiert und 1 x 10&supmin;&sup6; (X cm²) oder weniger beträgt.
6. Eine Anordnung nach irgendeinem vorhergehenden Anspruch, bei der der Kontaktwiderstand einer Sperrschicht, die an einer Grenzfläche zwischen der Source- oder Drainelektrode (19S, 19D) und der ohmschen Kontaktschicht (15) gebildet ist, 1 x 10&supmin;&sup6; (X cm²) oder weniger beträgt.
7. Eine Anordnung nach irgendeinem vorhergehenden Anspruch, bei der der Widerstand der Struktur, die die aktive Schicht (12), die Elektronenzuführungsschicht (13) und die Zwischenschicht (14) unter den Source- und Drainelektroden (19S, 19D) umfaßt, weniger als jener einer Schottky-Sperrschicht beträgt, die unter der Gateelektrode (19G) gebildet ist.
8. Eine Anordnung nach irgendeinem vorhergehenden Anspruch, bei der der zweite Halbleiter aus der Gruppe bestehend aus Aluminium-Galliumarsenid (AlGaAs), Indium- Aluminiumarsenid (InAlAs) und Indium-Gallium-Phosphor (InGaP) ausgewählt ist.
9. Eine Anordnung nach irgendeinem vorhergehenden Anspruch, die ferner eine metallische Schicht zum Verbinden der Gateelektrode mit wenigstens einer der Source- und Drainelektroden umfaßt, um eine Logikschaltung zu bilden.
DE88302314T 1987-03-18 1988-03-17 Zusammengesetzte Halbleiteranordnung mit nicht-legierten ohmschen Kontakten. Expired - Fee Related DE3881922T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6109787 1987-03-18

Publications (2)

Publication Number Publication Date
DE3881922D1 DE3881922D1 (de) 1993-07-29
DE3881922T2 true DE3881922T2 (de) 1993-10-07

Family

ID=13161237

Family Applications (1)

Application Number Title Priority Date Filing Date
DE88302314T Expired - Fee Related DE3881922T2 (de) 1987-03-18 1988-03-17 Zusammengesetzte Halbleiteranordnung mit nicht-legierten ohmschen Kontakten.

Country Status (4)

Country Link
US (1) US4961194A (de)
EP (1) EP0283278B1 (de)
KR (1) KR920006875B1 (de)
DE (1) DE3881922T2 (de)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5231040A (en) * 1989-04-27 1993-07-27 Mitsubishi Denki Kabushiki Kaisha Method of making a field effect transistor
JPH02285644A (ja) * 1989-04-27 1990-11-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5013685A (en) * 1989-11-02 1991-05-07 At&T Bell Laboratories Method of making a non-alloyed ohmic contact to III-V semiconductors-on-silicon
US5266818A (en) * 1989-11-27 1993-11-30 Kabushiki Kaisha Toshiba Compound semiconductor device having an emitter contact structure including an Inx Ga1 -x As graded-composition layer
US5168330A (en) * 1990-12-03 1992-12-01 Research Triangle Institute Semiconductor device having a semiconductor substrate interfaced to a dissimilar material by means of a single crystal pseudomorphic interlayer
JPH04260338A (ja) * 1991-02-14 1992-09-16 Mitsubishi Electric Corp 半導体装置の製造方法
JPH05198598A (ja) * 1992-01-22 1993-08-06 Mitsubishi Electric Corp 化合物半導体装置及びその製造方法
DE4211052C1 (en) * 1992-04-02 1993-06-03 Siemens Ag, 8000 Muenchen, De Power FET mfr. using angled ion implantation beam - forming asymmetrical insulation zone in contact layer applied to surface of channel layer beneath gate metallisation
JPH0661269A (ja) * 1992-08-11 1994-03-04 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3502651B2 (ja) 1993-02-08 2004-03-02 トリクイント セミコンダクター テキサス、エルピー 電極形成法
JPH07183493A (ja) * 1993-12-24 1995-07-21 Mitsubishi Electric Corp 半導体装置
JP2606581B2 (ja) * 1994-05-18 1997-05-07 日本電気株式会社 電界効果トランジスタ及びその製造方法
JPH08107216A (ja) * 1994-10-04 1996-04-23 Fujitsu Ltd 半導体装置
JP3036404B2 (ja) * 1995-05-25 2000-04-24 株式会社村田製作所 半導体装置とその製造方法
US5940694A (en) * 1996-07-22 1999-08-17 Bozada; Christopher A. Field effect transistor process with semiconductor mask, single layer integrated metal, and dual etch stops
US5869364A (en) * 1996-07-22 1999-02-09 The United States Of America As Represented By The Secretary Of The Air Force Single layer integrated metal process for metal semiconductor field effect transistor (MESFET)
US5698870A (en) * 1996-07-22 1997-12-16 The United States Of America As Represented By The Secretary Of The Air Force High electron mobility transistor (HEMT) and pseudomorphic high electron mobility transistor (PHEMT) devices with single layer integrated metal
US5976920A (en) * 1996-07-22 1999-11-02 The United States Of America As Represented By The Secretary Of The Air Force Single layer integrated metal process for high electron mobility transistor (HEMT) and pseudomorphic high electron mobility transistor (PHEMT)
US5796131A (en) * 1996-07-22 1998-08-18 The United States Of America As Represented By The Secretary Of The Air Force Metal semiconductor field effect transistor (MESFET) device with single layer integrated metal
US5698900A (en) * 1996-07-22 1997-12-16 The United States Of America As Represented By The Secretary Of The Air Force Field effect transistor device with single layer integrated metal and retained semiconductor masking
JPH10178024A (ja) * 1996-12-18 1998-06-30 Matsushita Electric Ind Co Ltd 電界効果型トランジスタ及びその製造方法
JPH10335637A (ja) * 1997-05-30 1998-12-18 Sony Corp ヘテロ接合電界効果トランジスタ
US6066865A (en) * 1998-04-14 2000-05-23 The United States Of America As Represented By The Secretary Of The Air Force Single layer integrated metal enhancement mode field-effect transistor apparatus
US6198116B1 (en) 1998-04-14 2001-03-06 The United States Of America As Represented By The Secretary Of The Air Force Complementary heterostructure integrated single metal transistor fabrication method
US6222210B1 (en) 1998-04-14 2001-04-24 The United States Of America As Represented By The Secretary Of The Air Force Complementary heterostructure integrated single metal transistor apparatus
US6020226A (en) * 1998-04-14 2000-02-01 The United States Of America As Represented By The Secretary Of The Air Force Single layer integrated metal process for enhancement mode field-effect transistor
WO2003015174A2 (en) * 2001-08-07 2003-02-20 Jan Kuzmik High electron mobility devices
US7084423B2 (en) 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US6833556B2 (en) 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
KR100876806B1 (ko) * 2006-07-20 2009-01-07 주식회사 하이닉스반도체 이중 패터닝 기술을 이용한 반도체 소자의 트랜지스터 형성방법
JP2012238809A (ja) * 2011-05-13 2012-12-06 Sharp Corp 電界効果トランジスタ
JP6231730B2 (ja) * 2011-09-28 2017-11-15 富士通株式会社 化合物半導体装置及びその製造方法
CN107578994B (zh) 2011-11-23 2020-10-30 阿科恩科技公司 通过***界面原子单层改进与iv族半导体的金属接触
US20150372096A1 (en) * 2014-06-20 2015-12-24 Ishiang Shih High Electron Mobility Transistors and Integrated Circuits with Improved Feature Uniformity and Reduced defects for Microwave and Millimetre Wave Applications
JP2017533574A (ja) 2014-09-18 2017-11-09 インテル・コーポレーション シリコンｃｍｏｓ互換性半導体装置における欠陥伝播制御のための傾斜側壁カット面を有するウルツ鉱ヘテロエピタキシャル構造物
JP6376575B2 (ja) 2014-09-25 2018-08-22 インテル・コーポレーション 自立シリコンメサ上のｉｉｉ−ｎエピタキシャル素子構造
WO2016068935A1 (en) * 2014-10-30 2016-05-06 Intel Corporation Source/drain regrowth for low contact resistance to 2d electron gas in gallium nitride transistors
US10056456B2 (en) 2014-12-18 2018-08-21 Intel Corporation N-channel gallium nitride transistors
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
DE112017005855T5 (de) 2016-11-18 2019-08-01 Acorn Technologies, Inc. Nanodrahttransistor mit Source und Drain induziert durch elektrische Kontakte mit negativer Schottky-Barrierenhöhe
US11233053B2 (en) 2017-09-29 2022-01-25 Intel Corporation Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication
IT201900022506A1 (it) * 2019-11-29 2021-05-29 Univ Pisa Circuito integrato operante in regime di effetto hall quantistico per ottenere un predeterminato standard di resistenza

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5932902B2 (ja) * 1980-06-12 1984-08-11 インターナシヨナルビジネス マシーンズ コーポレーシヨン 半導体オ−ミツク接点
US4325181A (en) * 1980-12-17 1982-04-20 The United States Of America As Represented By The Secretary Of The Navy Simplified fabrication method for high-performance FET
JPS5874084A (ja) * 1981-10-29 1983-05-04 Fujitsu Ltd 半導体装置
JPS59123272A (ja) * 1982-12-28 1984-07-17 Fujitsu Ltd 化合物半導体装置
JPS60164366A (ja) * 1984-02-06 1985-08-27 Fujitsu Ltd 半導体装置
JPS60189268A (ja) * 1984-03-08 1985-09-26 Fujitsu Ltd 半導体装置

Also Published As

Publication number Publication date
US4961194A (en) 1990-10-02
EP0283278A3 (en) 1989-09-06
KR920006875B1 (ko) 1992-08-21
EP0283278A2 (de) 1988-09-21
DE3881922D1 (de) 1993-07-29
EP0283278B1 (de) 1993-06-23
KR880011902A (ko) 1988-10-31

Similar Documents

Publication Publication Date Title
DE3881922T2 (de) Zusammengesetzte Halbleiteranordnung mit nicht-legierten ohmschen Kontakten.
DE68924132T2 (de) Halbleiterbauteil und Verfahren zur dessen Herstellung.
DE69233266T2 (de) HEMT-Halbleiterbauelement
DE69223706T2 (de) Feldeffekttransistor
DE69325673T2 (de) Feldeffekttransistor
DE112010001555B4 (de) GaN-HEMT vom Anreicherungstyp und Verfahren zu seiner Herstellung
DE69835204T2 (de) ENTWURF UND HERSTELLUNG VON ELEKTRONISCHEN ANORDNUNGEN MIT InAlAsSb/AlSb BARRIERE
DE69326262T2 (de) Verbindungshalbleiterbauelemente
DE3785521T2 (de) Senkrechter mis-anreicherungs-feldeffekt-transistor aus verbindungen der gruppe 111-v.
DE3788253T2 (de) Steuerbare Tunneldiode.
DE3811821A1 (de) Halbleiterbauelement
DE69324630T2 (de) Dotierungsverfahren, Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3400295A1 (de) Halbleiterbauteil
DE3686089T2 (de) Verfahren zur herstellung eines metall-halbleiter-feldeffekttransistors und dadurch hergestellter transistor.
DE69930135T2 (de) Pseudomorphe transistoren mit hoher elektronenbeweglichkeit
DE3882304T2 (de) Mikrowellentransistor mit Doppelheteroübergang.
DE3884896T2 (de) Verbindungshalbleiter-MESFET.
DE69015687T2 (de) Heterostrukturbauelement und dessen Herstellungsverfahren.
DE69433738T2 (de) Halbleiterelement und Verfahren zur Herstellung desselben
DE3736693C2 (de) Bipolarer Transistor mit Heteroübergang
DE102016104446B4 (de) Kontakt mit geringem Widerstand für Halbleiter-Einheiten
DE60008047T2 (de) Feldeffekt-Halbleiteranordnung
DE69121442T2 (de) Halbleiteranordnungen mit einer Silizium/Silizium-Germanium-Heterostruktur und Verfahren zu deren Herstellung
DE68928395T2 (de) Halbleitervorrichtung mit Verbindungshalbleiterfet mit E/D-Struktur mit hoher Geräuschmarge
DE69511958T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit mindestens zwei feldeffekttransitoren verschiedener Abschnürspannung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee