DE69838053T2 - Elektronische Schaltung, insbesondere für implantierbare aktive medizinische Vorrichtung, wie ein Herzstimulator oder -defibrillator, und deren Herstellungsmethode - Google Patents

Elektronische Schaltung, insbesondere für implantierbare aktive medizinische Vorrichtung, wie ein Herzstimulator oder -defibrillator, und deren Herstellungsmethode Download PDF

Info

Publication number
DE69838053T2
DE69838053T2 DE69838053T DE69838053T DE69838053T2 DE 69838053 T2 DE69838053 T2 DE 69838053T2 DE 69838053 T DE69838053 T DE 69838053T DE 69838053 T DE69838053 T DE 69838053T DE 69838053 T2 DE69838053 T2 DE 69838053T2
Authority
DE
Germany
Prior art keywords
chips
substrate
electronic circuit
chip
contact areas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69838053T
Other languages
English (en)
Other versions
DE69838053D1 (de
Inventor
Yves Van Campenhout
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sorin CRM SAS
Original Assignee
Ela Medical SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ela Medical SAS filed Critical Ela Medical SAS
Publication of DE69838053D1 publication Critical patent/DE69838053D1/de
Application granted granted Critical
Publication of DE69838053T2 publication Critical patent/DE69838053T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electrotherapy Devices (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

  • Die vorliegende Erfindung betrifft die Technologie der elektronischen Schaltungen, insbesondere der elektronischen Schaltungen von aktiven implantierbaren medizinischen Vorrichtungen, wie beispielsweise den Herzschrittmachern oder Defibrillatoren.
  • In der Tat ist in diesen Gebieten die Miniaturisierung der Schaltungen ein entscheidender Parameter, und man ist oft mit der Schwierigkeit konfrontiert, die darin besteht, einen Kompromiss zu finden, zwischen, einerseits, der Erhöhung der Anzahl und der Größe der elektronischen Komponenten, um über Vorrichtungen zu verfügen, in denen eine größere Anzahl an Funktion integriert ist, und, andererseits, der immer weiter vorangetriebenen Miniaturisierung der Schaltung, um nicht das für die Versorgungsbatterie erforderliche Volumen zu beschneiden.
  • Bisher werden diese Schaltungen üblicherweise auf einem doppelseitigen Substrat verwirklicht, das die integrierten Schaltungen trägt, welche die diversen gekapselten Chips und die diskreten passiven (Kondensatoren, Widerstände, usw.) und aktiven (Dioden) Komponenten umfassen.
  • Eine Schaltung von diesem Typ ist z. B. durch die WO-A-93/24956 beschrieben, mit einem mehrlagigen Substrat, das Zwischenverbindungsmuster umfasst.
  • Eines der Ziele der Erfindung ist es, eine neue Technologie zur Verwirklichung einer elektronischen Schaltung vorzuschlagen, die einen beträchtlichen Platzgewinn verschafft, so dass die Ausmaße der Schaltung in sehr beträchtlichen Proportionen verringert werden können.
  • Ein anderes Ziel der Erfindung ist die Rationalisierung des Verfahrens zur Herstellung der Schaltungen, mit einem direkten Setzen von Chips, die man direkt nach dem Zerschneiden einer Scheibe erhält, auf das Substrat, ohne zusätzliche Behandlung oder Verkapselung.
  • Noch ein weiteres Ziel der Erfindung ist es, eine größere Integrationsdichte der diskreten Komponenten und eine größere Dichte der Verlegung (routing) der diversen Zwischenverbindungen zu erlauben, wobei die Verwendung der durch die Chips bereits besetzten Fläche zur Hinzufügung von zusätzlichen Zwischenverbindungsschichten und/oder zusätzlichen Komponenten erlaubt wird.
  • Das erfindungsgemäße Verfahren, das vom allgemeinen durch die WO-A-93/24956 offenbarten Typ ist, welcher dem Oberbegriff des Anspruchs 1 entspricht, setzt die Schritte um, die im kennzeichnenden Teil dieses Anspruchs 1 dargelegt sind.
  • Die Erfindung zielt ebenfalls auf eine entsprechende elektronische Schaltung in Form eines neuen industriellen Erzeugnisses ab, welches die durch den Anspruch 7 dargelegte Konfiguration aufweist. Die Unteransprüche betreffen diverse vorteilhafte Ausführungsformen der Erfindung.
  • Andere Merkmale und Vorteile der Erfindung werden beim Lesen der folgenden detaillierten Beschreibung eines Ausführungsbeispiels mit Bezug auf die angefügten Zeichnungen offensichtlich werden.
  • Die 1 ist eine Ansicht in Form eines Teilquerschnitts einer doppelseitige Schaltung, die gemäß der Lehre der Erfindung verwirklicht ist.
  • Die 2 ist eine vergrößerte Ansicht des Details, das in der 1 mit II identifiziert ist.
  • Die 3 und 4 zeigen im gleichen Maßstab zum Vergleich die gleiche Schaltung, die jeweils mit der Technologie des Standes der Technik und derjenigen der Erfindung verwirklicht wurde.
  • Die 5 veranschaulicht eine Ausführungsvariante der Erfindung.
  • In der 1 bezeichnet das Bezugszeichen 10 allgemein eine elektronische Schaltung, die gemäß der Lehre der Erfindung verwirklicht ist, bei er es sich in diesem Beispiel um eine doppelseitige Schaltung handelt, die auf jeder ihrer Seiten einen oder mehrere Chips 12 einer integrierten Schaltung umfasst, sowie, auf der Oberfläche 16 abgesetzt, diverse aktive oder passive diskrete Komponenten 18, z. B. oberflächenmontierte Komponenten (SMC-Komponenten).
  • In die Erfindung kennzeichnender Weise handelt es sich bei den Chips 12 um nackte Chips, d. h. Plättchen, die direkt aus der Siliziumscheibe nach deren Zerschneiden in individuelle Komponenten hervorgehen, ohne zusätzliche Behandlung, Umhüllung oder Verkapselung.
  • Die Chips 12 umfassen an ihrer Oberfläche nach oben gewandte Kontaktbereiche oder Pads 14 (die im Detail gemäß 2 sichtbar sind); die Art und Weise der Realisierung der Kontaktierung mit diesen Bereichen 14 wird weiter unten erläutert.
  • Die Schaltung ist auf einem Substrat 20 ausgebildet, das in diesem Beispiel ein mehrschichtiges Substrat ist, welches eine Mehrzahl von Isolierschichten 22 einschließt, die leitende Metallisierungen 24 tragen, welche untereinander mittels interner Durchkontaktierungen 26 und mit Oberflächenmetallisierungen über externe Durchkontaktierungen 28 verbunden sind. Dieses Substrat 20 ist ein Substrat vom klassischen Typ, das im Allgemeinen aus Epoxidglas, Polyimid oder Äquivalenten hergestellt ist.
  • In die Erfindung ebenfalls kennzeichnender Weise umfasst dieses Substrat (in diesem Beispiel auf jeder seiner Seiten) eine oder mehrere Vertiefungen 30, deren Ausmaße von der Fläche und der Dicke her leicht größer als diejenigen der Chips 12 sind, zu deren Aufnahme die Vertiefungen bestimmt sind. Die Vertiefungen können durch das Abtragen von Material, d. h. durch mechanische Bearbeitung des mehrschichtigen Substrats nach dessen Herstellung verwirklicht werden, oder direkt zum Zeitpunkt der Bildung des Schichtenstapels, wobei dann für die letzte Schicht ein Ausschnitt mit der gewünschten Größe vorgesehen wird, der nach dem Absetzen auf den anderen ganz gebliebenen Schichten die Vertiefung bildet.
  • Der Chip 12 wird am Boden der Vertiefung 30 unter Zwischensetzung einer Schicht Kleber 32 (z. B. ein Faserkleber) angeordnet, was die vollständige Kontrolle der Positionierung des Chips in der Vertiefung hinsichtlich der Dicke erlaubt.
  • Wenn er auf den Boden der Vertiefung geklebt ist, erhält der Chip auf jedem seiner Kontaktbereiche 14 eine Serie von elektrischen Verbindungen, z. B. in Form einer Kugel 34, die durch einen senkrechten Stiel 26 verlängert wird. Diese Kontaktierung erfolgt mittels einer Technik, die in der WO-A-93/24956 dargelegt ist, deren Mitinhaberin die Anmelderin ist, und auf welche für mehr Details zur Verwirklichung der elektrischen Verbindungen verwiesen wird.
  • Die Vertiefung 30 wird dann mit einem Harz 38 gefüllt, in einer Menge, die es erlaubt, den Chip vollständig zu begraben, mit Ausnahme der Stiele 36 der Drähte zur Verbindung mit den Kontaktbereichen 14.
  • Das Material des Harzes 38 ist ein Material wie z. B. Polyimid, ein Polyphenylchinoxalin, ein Polysiloxan, ein Epoxidharz oder Entsprechendes. Sein Ausdehnungskoeffizient wird so gewählt, dass er mit demjenigen des Substratmaterials identisch ist (z. B. 19 ppm bei einem Substrat aus Epoxidglas), und es wird in situ gegossen und ausgehärtet, z. B. durch Belichtung mit UV-Strahlen oder Temperaturwechsel.
  • Nach dem Aushärten des Harzes wird das mit den vergrabenen Chips versehene Substrat einem Polier- oder Begradigungsvorgang unterzogen, um den Oberflächenzustand zu justieren und die Stiele 36 auf der Höhe der erhaltenen Oberfläche abzuschneiden.
  • Der folgende Schritt ist ein Schritt der Ablagerung einer Metallisierungsschicht (z. B. Nickel), die geätzt wird, um die Kontaktaufnahmen 40 auf jedem der Stiele 36 auszubilden, weiterhin auf die durch die zuvor zitierte WO-A-93/24956 gelehrte Weise.
  • Die erhaltene Schaltung kann eventuell, insbesondere über den Chips, zusätzliche Zwischenverbindungsschichten erhalten, die gemäß der sogenannten "Micro-Vias"-Technik verwirklicht werden. Diese Technik besteht darin, Schichten 42 aus isolierendem Material abzusetzen, die geätzt werden, um Kontaktaufnahmen 44 zu bilden, welche die Dicke der Schicht durchqueren, und mit metallischen Leitern 46 verbunden sind. Auf diese Art kann man mehrere Schichten übereinander lagern, um die Dichte der Verlegung (routing) des Zwischenverbindungsmusters der Schaltung zu erhöhen.
  • Die Gesamtheit erhält schließlich eine abschließende Schicht 48, welche die Oberflächenschicht des Substrats sein wird, und auf welche die diskreten Komponenten 18 gesetzt werden, im Allgemeinen oberflächenmontierte Komponenten (SMC-Komponenten).
  • Vorteilhafterweise werden die soeben oben ausgeführten diversen Schritte auf einer Substratplatte mit großen Abmessungen ausgeführt, die einer Mehrzahl von individuellen Schaltungen entspricht, die gemeinsam hergestellt werden, und die später durch das Zerschneiden der Platte individualisiert werden.
  • Die 3 ist eine flache Ansicht einer der Seiten einer Schaltung 10, die gemäß den Lehren des Standes der Technik verwirklicht wurde. Es handelt sich um eine doppelseitige Schaltung, wo eine der Seiten die integrierten Schaltungen in Form von verkapselten Komponenten 18 (in dem veranschaulichten Beispiel sind es vier) trägt, und die andere Seite (in der Figur nicht zu sehen) die diversen diskreten Komponenten trägt. Die Fläche einer solchen Schaltung liegt in der Größenordnung von 900 mm2.
  • Die 4 zeigt vergleichsweise die gleiche Schaltung, die gemäß den Lehren der Erfindung verwirklicht wurde. Es handelt sich immer noch um eine doppelseitige Schaltung, jedoch sind die Chips auf beiden Seiten der Schaltung vergraben, und die diskreten Komponenten sind ebenfalls auf beide Seiten der Schaltung gesetzt. Die sichtbare Seite der Schaltung der 4 trägt den Chip, welcher derjenige der linken Schaltung der 3 war, jedoch ist dieser nun in der Dicke des Substrats vergraben (die gestrichelte Kontur 50 veranschaulicht seine Position) und von diskreten Komponenten wie etwa 52 bedeckt, die über diesen Chip gesetzt sind. Die andere Seite der Schaltung trägt die drei anderen Chips, sowie andere diskrete Komponenten.
  • Dank der gemäß der Erfindung eingesetzten Technologie ist es möglich, die Fläche des Substrats von 900 auf 495 mm2 zu verringern, d. h. ein Gewinn von 45 %, mit derselben Anzahl an Komponenten, den selben Chips und folglich genau den gleichen Funktionalitäten wie die Schaltung des Standes der Technik.
  • Man wird feststellen, dass die Erfindung neben dem Flächengewinn einen Gewinn in der Dicke in der Größenordnung von 30 % verschafft, dank der Abschaffung der Gehäuse der Chips und deren Einschluss in die Dicke des Substrats. Der gesamte Volumengewinn kann dann 60 % erreichen.
  • In der 5 ist eine Ausführungsvariante der Erfindung veranschaulicht, in welcher mehrere Chips in einer selben Vertiefung 30 vergraben sind. Inzident veranschaulicht die 5 auch die Möglichkeit, Chips auf beiden Seiten des Substrats 10 zu vergraben, durch dortige Ausbildung entsprechender Vertiefungen 30.
  • Zum Beispiel kann man zwei Chips 12 und 12' übereinander stapeln, wobei man für die Kontaktbereiche der Chips geeignete Kontaktaufnahmen vorsieht.
  • Verschiedene Arten von Kontaktaufnahmen sind möglich. So ist im Falle der Chips 12, 12', die in der oberen (gemäß den Konventionen der Figur) Vertiefung des Substrats 20 untergebracht sind, bei beiden Chips deren die Kontaktbereiche tragende Fläche nach außen gewandt (d. h., hin zur Öffnung der Vertiefung 30), und die Kontaktaufnahmen mit dem inneren Chip 12 erfolgen über Kontaktbereiche, die sich an der Peripherie des letzteren befinden. Auf diese Weise kann man die Kontaktbereiche der Chips mit an der Oberfläche befindlichen Kontakten verbinden, indem man Chips mit nach und nach abnehmenden Ausmaßen (Konfiguration in Form eines "aufgebauten Teils"), oder die auf jede andere geeignete Weise konfiguriert sind, übereinander stapelt, wodurch eine noch größere Verringerung der Gesamtfläche erzielt wird (gegebenenfalls zum Preis einer leichten Erhöhung der Dicke des Substrats).
  • Im Fall der in der unteren Vertiefung untergebrachten Chips 12, 12', ist eine andere Konfiguration (beispielhaft) veranschaulicht, wo die Kontaktbereiche des inneren Chips 12 nach innen gewandt sind, d. h. hin zum Substrat, und die Kontaktbereiche des äußeren Chips 12' nach außen gewandt sind (die zwei Chips 12, 12' sind also mit dem Rücken zueinander montiert). Die Kontaktaufnahme mit den Kontakten des äußeren Chips 12' erfolgt wie vorher, wohingegen die Kontaktaufnahme mit den Kontakten des inneren Chips 12 bei 54 direkt mit internen Metallisierungen 56 des Substrats erfolgt, die in die Vertiefung 30 münden. Die elektrische Verbindung bei 54 kann mittels bekannter Techniken, wie z. B. leitendem Kleber, "Flip-Chip", "Ball-Bonding", usw., verwirklicht werden. Der äußere Chip 12' wird dann nach Ausbildung dieser elektrischen Verbindungen auf den inneren Chip 12 gesetzt, und dessen elektrische Verbindung wird wie oben angegeben verwirklicht. Die abschließende Umhüllung hält die Chips an ihrem Platz.
  • In allgemeiner Weise bietet das Stapeln mehrerer Chips in einer selben Vertiefung neben der Verringerung der eingenommenen Fläche zahlreiche Vorteile hinsichtlich der Konzeption der Schaltungen. So kann man im Verhältnis zu Seite an Seite angeordneten Chips die Verlegung (routing) vereinfachen, wenn photolithographische Techniken zur Herstellung der Leiter eingesetzt werden; weiterhin sind die Positionie rungstoleranzen von zwei übereinander gesetzten Chips 12 und 12 geringer, als wenn diese Chips nebeneinander auf dem Substrat angeordnet worden wären.

Claims (14)

  1. Verfahren zum Setzen einer Mehrzahl von Mikroschaltungschips auf ein Substrat, das dazu bestimmt ist, diese Chips sowie andere zugeordnete elektronische Komponenten aufzunehmen, um eine elektronische Schaltung zu bilden, insbesondere die elektronische Schaltung einer aktiven implantierbaren medizinischen Vorrichtung, wie z. B. ein Herzschrittmacher oder Defibrillator, mit den folgenden Schritten: a) Erhalten von nackten individualisierten Chips (12), die auf einer ihrer Seiten Bereiche (40) für einen elektrischen Kontakt tragen; b) Erhalten eines Substrats (20), das in seinem Innern Zwischenverbindungsmuster einschließt; c) Anordnung der Chips auf dem Substrat; d) Setzen von Drähten (34, 36) zur elektrischen Verbindung, die über die Höhe des Substrats hinausragen, auf die Kontaktbereiche der Chips; e) Anwendung eines Isolierharzes (38) auf das Substrat, das die Chips bedeckt, wobei es Verbindungsdrähte herausragen lässt; f) Verwirklichung von elektrischen Verbindungen zwischen den herausragenden Verbindungsdrähten und dem Zwischenverbindungsmuster (24, 26, 28) des Substrats; und g) Setzen der zugeordneten zusätzlichen Komponenten (18) auf das Substrat, Verfahren, dass dadurch gekennzeichnet ist, dass: – das beim Schritt b) erhaltene Substrat auf mindestens einer seiner Seiten wenigstens eine Vertiefung (30) mit einer Tiefe und einem Ausmaß umfasst, die größer als diejenigen der Chips sind; – beim Schritt c) eine Mehrzahl von Chips (12, 12') in derselben Vertiefung übereinander gesetzt werden; und – beim Schritt e) die Vertiefung mit dem Isolierharz (38) gefüllt wird, das mit der Substratebene bündig ist.
  2. Verfahren nach Anspruch 1, bei welchem beim Schritt c) wenigstens ein Chip mit nach außen gewandten Kontaktbereichen angeordnet wird.
  3. Verfahren nach Anspruch 1, bei welchem zumindest bestimmte der zusätzlichen Komponenten des Schritts g) über die Chips gesetzt werden.
  4. Verfahren nach Anspruch 1, bei welchem der Schritt c) das Kleben eines Chips am Boden der Vertiefung mittels eines Klebstofffilms (32) von kontrollierter Dicke umfasst.
  5. Verfahren nach Anspruch 1, bei welchem der Schritt f) das Ausbilden einer Mehrzahl zusätzlicher Zwischenverbindungsschichten (42, 44, 46) über den Chips umfasst.
  6. Verfahren nach Anspruch 1, bei welchem die Schritte b) bis g) gemeinsam auf einer einzigen Substratplatte ausgeführt werden, die eine Mehrzahl elektronischer Schaltungen trägt, und anschließend von einem Schritt des Zerschneidens des Substrats zur Individualisierung dieser elektronischen Schaltungen gefolgt werden.
  7. Elektronische Schaltung, insbesondere die elektronische Schaltung einer aktiven implantierbaren medizinischen Vorrichtung, wie z. B. ein Herzschrittmacher oder Defibrillator, mit: – einem Substrat (20); – einer Mehrzahl Chips sowie anderen zugeordneten elektronischer Komponenten (18), die auf das Substrat gesetzt sind, wobei die Chips nackte nicht verkapselte Chips sind, die Bereiche (40) für einen elektrischen Kontakt tragen; und – einem Isolierharz (38), das die Chips mit Ausnahme von Verbindungsdrähten bedeckt, die mit einem Zwischenverbindungsmuster (24, 26, 28) verbunden sind, das im Innern des Substrats angeordnet ist, Schaltung, die dadurch gekennzeichnet ist, dass: – das Substrat auf mindestens einer seiner Seiten wenigstens eine Vertiefung (30) mit einer Tiefe und einem Ausmaß umfasst, die großer als diejenigen der Chips sind, wobei diese Vertiefung mit dem Isolierharz (38) gefüllt ist, das mit der Substratebene bündig ist; und – eine Mehrzahl Chips (12, 12') in der Vertiefung (30) übereinander gesetzt und in der Dicke des Substrats am Boden dieser Vertiefung vergraben sind.
  8. Elektronische Schaltung nach Anspruch 7, bei welcher zumindest bestimmte der zusätzlichen Komponenten über den Chip gesetzt sind.
  9. Elektronische Schaltung nach Anspruch 7, mit einer Mehrzahl zusätzlicher Zwischenverbindungsschichten (42, 44, 46) über dem Chip.
  10. Elektronische Schaltung nach Anspruch 7, bei welcher zwei übereinander gesetzte Chips (12, 12') in der Vertiefung (30) angeordnet sind, wobei bei beiden die die Kontaktebereiche tragende Seite zur Öffnung der Vertiefung hin gewandt ist.
  11. Elektronische Schaltung nach Anspruch 10, bei welcher die Kontaktbereiche des inneren Chips (12) sich an der Peripherie des letzteren befinden.
  12. Elektronische Schaltung nach Anspruch 10, bei welcher die in der Vertiefung (30) gestapelten Chips Chips sind, die nach und nach abnehmende Ausmaße aufweisen.
  13. Elektronische Schaltung nach Anspruch 7, bei welcher zwei übereinander gesetzte in der Vertiefung (30) angeordnete Chips (12, 12') mit dem Rücken zueinander montiert sind, der eine (12) mit zum Substrat hin gewandten Kontaktbereichen, und der andere (12') mit nach außen gewandten Kontaktbereichen.
  14. Elektronische Schaltung nach Anspruch 13, bei welcher die Kontaktbereiche des äußeren Chips (12') sich an der Peripherie des letzteren befinden, und die Kontaktbereiche des inneren Chips (12) direkt mit internen Metallisierungen (56) des Substrats verbunden sind, die in die Vertiefung (30) hineinragen.
DE69838053T 1997-12-12 1998-12-14 Elektronische Schaltung, insbesondere für implantierbare aktive medizinische Vorrichtung, wie ein Herzstimulator oder -defibrillator, und deren Herstellungsmethode Expired - Lifetime DE69838053T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9715800A FR2772516B1 (fr) 1997-12-12 1997-12-12 Circuit electronique, notamment pour un dispositif medical implantable actif tel qu'un stimulateur ou defibrillateur cardiaque, et son procede de realisation
FR9715800 1997-12-12

Publications (2)

Publication Number Publication Date
DE69838053D1 DE69838053D1 (de) 2007-08-23
DE69838053T2 true DE69838053T2 (de) 2008-04-03

Family

ID=9514557

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69838053T Expired - Lifetime DE69838053T2 (de) 1997-12-12 1998-12-14 Elektronische Schaltung, insbesondere für implantierbare aktive medizinische Vorrichtung, wie ein Herzstimulator oder -defibrillator, und deren Herstellungsmethode

Country Status (7)

Country Link
US (1) US6256206B1 (de)
EP (1) EP0923130B1 (de)
JP (1) JP4605833B2 (de)
AT (1) ATE366996T1 (de)
DE (1) DE69838053T2 (de)
ES (1) ES2289770T3 (de)
FR (1) FR2772516B1 (de)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3847997B2 (ja) * 1999-01-22 2006-11-22 東芝マイクロエレクトロニクス株式会社 半導体装置及び両面ｍｃｐチップ
DE60042155D1 (de) * 1999-03-24 2009-06-18 Second Sight Medical Prod Inc Retinale farbprothese zur wiederherstellung des farbsehens
WO2000062365A1 (en) * 1999-04-14 2000-10-19 Power Paper Ltd. Functionally improved battery and method of making same
US6954670B2 (en) 2001-11-05 2005-10-11 Cameron Health, Inc. Simplified defibrillator output circuit
US6952608B2 (en) 2001-11-05 2005-10-04 Cameron Health, Inc. Defibrillation pacing circuitry
US7194309B2 (en) * 2000-09-18 2007-03-20 Cameron Health, Inc. Packaging technology for non-transvenous cardioverter/defibrillator devices
US20020035381A1 (en) 2000-09-18 2002-03-21 Cameron Health, Inc. Subcutaneous electrode with improved contact shape for transthoracic conduction
US6927721B2 (en) 2001-11-05 2005-08-09 Cameron Health, Inc. Low power A/D converter
US6778860B2 (en) 2001-11-05 2004-08-17 Cameron Health, Inc. Switched capacitor defibrillation circuit
US7076296B2 (en) 2000-09-18 2006-07-11 Cameron Health, Inc. Method of supplying energy to subcutaneous cardioverter-defibrillator and pacer
US6721597B1 (en) 2000-09-18 2004-04-13 Cameron Health, Inc. Subcutaneous only implantable cardioverter defibrillator and optional pacer
US6865417B2 (en) 2001-11-05 2005-03-08 Cameron Health, Inc. H-bridge with sensing circuit
US6952610B2 (en) 2000-09-18 2005-10-04 Cameron Health, Inc. Current waveforms for anti-tachycardia pacing for a subcutaneous implantable cardioverter- defibrillator
US6856835B2 (en) 2000-09-18 2005-02-15 Cameron Health, Inc. Biphasic waveform for anti-tachycardia pacing for a subcutaneous implantable cardioverter-defibrillator
US7069080B2 (en) 2000-09-18 2006-06-27 Cameron Health, Inc. Active housing and subcutaneous electrode cardioversion/defibrillating system
US7751885B2 (en) 2000-09-18 2010-07-06 Cameron Health, Inc. Bradycardia pacing in a subcutaneous device
US6754528B2 (en) 2001-11-21 2004-06-22 Cameraon Health, Inc. Apparatus and method of arrhythmia detection in a subcutaneous implantable cardioverter/defibrillator
US7146212B2 (en) 2000-09-18 2006-12-05 Cameron Health, Inc. Anti-bradycardia pacing for a subcutaneous implantable cardioverter-defibrillator
US6834204B2 (en) 2001-11-05 2004-12-21 Cameron Health, Inc. Method and apparatus for inducing defibrillation in a patient using a T-shock waveform
US6787891B2 (en) * 2000-12-06 2004-09-07 Medtronic, Inc. Freeform substrates and devices
US7059040B1 (en) * 2001-01-16 2006-06-13 Amkor Technology, Inc. Optical module with lens integral holder fabrication method
FR2819935B1 (fr) * 2001-01-19 2003-04-25 Ela Medical Sa Procede de fabrication de circuits electroniques hybrides pour dispositifs medicaux implantables actifs
US6916682B2 (en) * 2001-11-08 2005-07-12 Freescale Semiconductor, Inc. Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing
US7330757B2 (en) 2001-11-21 2008-02-12 Cameron Health, Inc. Method for discriminating between ventricular and supraventricular arrhythmias
US7248921B2 (en) 2003-06-02 2007-07-24 Cameron Health, Inc. Method and devices for performing cardiac waveform appraisal
US6700196B1 (en) * 2002-09-23 2004-03-02 Honeywell Federal Manufacturing & Technologies Programmable multi-chip module
US20040061232A1 (en) * 2002-09-27 2004-04-01 Medtronic Minimed, Inc. Multilayer substrate
US8003513B2 (en) * 2002-09-27 2011-08-23 Medtronic Minimed, Inc. Multilayer circuit devices and manufacturing methods using electroplated sacrificial structures
US7865238B2 (en) * 2004-09-29 2011-01-04 Koninklijke Philips Electronics N.V. High-voltage module for an external defibrillator
US7376458B2 (en) 2004-11-29 2008-05-20 Cameron Health, Inc. Method for defining signal templates in implantable cardiac devices
US7655014B2 (en) 2004-12-06 2010-02-02 Cameron Health, Inc. Apparatus and method for subcutaneous electrode insertion
US8160697B2 (en) 2005-01-25 2012-04-17 Cameron Health, Inc. Method for adapting charge initiation for an implantable cardioverter-defibrillator
US8229563B2 (en) 2005-01-25 2012-07-24 Cameron Health, Inc. Devices for adapting charge initiation for an implantable cardioverter-defibrillator
JP4395775B2 (ja) * 2005-10-05 2010-01-13 ソニー株式会社 半導体装置及びその製造方法
US8788023B2 (en) 2006-05-26 2014-07-22 Cameron Health, Inc. Systems and methods for sensing vector selection in an implantable medical device
US8200341B2 (en) 2007-02-07 2012-06-12 Cameron Health, Inc. Sensing vector selection in a cardiac stimulus device with postural assessment
US7783340B2 (en) 2007-01-16 2010-08-24 Cameron Health, Inc. Systems and methods for sensing vector selection in an implantable medical device using a polynomial approach
US8718793B2 (en) 2006-08-01 2014-05-06 Cameron Health, Inc. Electrode insertion tools, lead assemblies, kits and methods for placement of cardiac device electrodes
US7877139B2 (en) 2006-09-22 2011-01-25 Cameron Health, Inc. Method and device for implantable cardiac stimulus device lead impedance measurement
US8014851B2 (en) 2006-09-26 2011-09-06 Cameron Health, Inc. Signal analysis in implantable cardiac treatment devices
US8815651B2 (en) * 2011-12-30 2014-08-26 Infineon Technologies Ag Method for manufacturing an electronic device by reducing thickness of electronic members attached to a carrier
WO2014164530A1 (en) 2013-03-11 2014-10-09 Cameron Health, Inc. Methods and devices implementing dual criteria for arrhythmia detection
US9579065B2 (en) 2013-03-12 2017-02-28 Cameron Health Inc. Cardiac signal vector selection with monophasic and biphasic shape consideration
TWM458672U (zh) * 2013-04-10 2013-08-01 Genesis Photonics Inc 光源模組

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8020334A (de) * 1980-02-12 1982-01-04 Mostek Corporation Te Carrollton, Texas, Ver. St. V. Am.
JPS6186970U (de) * 1984-11-13 1986-06-07
FR2599893B1 (fr) * 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
JPS63110052U (de) * 1987-01-08 1988-07-15
JPH02101551U (de) * 1989-01-27 1990-08-13
EP0384704A3 (de) * 1989-02-21 1991-05-08 General Electric Company Material für Würfelbefestigung und Verfahren zur Befestigung eines Würfels
DE3925604A1 (de) * 1989-08-02 1991-02-07 Siemens Ag Kontaktierung von ungehaeusten halbleiterschaltungen auf substraten
JPH03211757A (ja) * 1989-12-21 1991-09-17 General Electric Co <Ge> 気密封じの物体
US5200810A (en) * 1990-04-05 1993-04-06 General Electric Company High density interconnect structure with top mounted components
US5345205A (en) * 1990-04-05 1994-09-06 General Electric Company Compact high density interconnected microwave system
AU634654B2 (en) 1990-05-11 1993-02-25 Hoechst-Roussel Pharmaceuticals Incorporated Pyrrolo(2,3-b)indole-ketones and analogs, a process for their preparation and their use as medicaments
US5241456A (en) * 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
US5177594A (en) * 1991-01-09 1993-01-05 International Business Machines Corporation Semiconductor chip interposer module with engineering change wiring and distributed decoupling capacitance
JP2794972B2 (ja) * 1991-03-12 1998-09-10 イビデン株式会社 リードレスチップキャリア
US5151769A (en) * 1991-04-04 1992-09-29 General Electric Company Optically patterned RF shield for an integrated circuit chip for analog and/or digital operation at microwave frequencies
JP2946361B2 (ja) * 1991-06-03 1999-09-06 イビデン株式会社 電子部品搭載用基板
JPH05226518A (ja) * 1992-01-06 1993-09-03 Nec Corp 混成集積回路装置
FR2691836B1 (fr) * 1992-05-27 1997-04-30 Ela Medical Sa Procede de fabrication d'un dispositif a semi-conducteurs comportant au moins une puce et dispositif correspondant.
US5255431A (en) * 1992-06-26 1993-10-26 General Electric Company Method of using frozen epoxy for placing pin-mounted components in a circuit module
JP2734318B2 (ja) * 1992-10-09 1998-03-30 太陽誘電株式会社 混成集積回路装置の製造方法
JPH0650383U (ja) * 1992-12-02 1994-07-08 株式会社東芝 プリント基板
JPH06275739A (ja) * 1993-03-23 1994-09-30 Sony Corp セラミック製アダプター及びセラミックパッケージ
US5434751A (en) * 1994-04-11 1995-07-18 Martin Marietta Corporation Reworkable high density interconnect structure incorporating a release layer
JPH08330704A (ja) * 1995-06-02 1996-12-13 Hitachi Ltd 電子装置
JP3014029B2 (ja) * 1995-06-16 2000-02-28 日本電気株式会社 半導体素子の実装方法
US5745984A (en) * 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module
US5866952A (en) * 1995-11-30 1999-02-02 Lockheed Martin Corporation High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate

Also Published As

Publication number Publication date
ES2289770T3 (es) 2008-02-01
FR2772516B1 (fr) 2003-07-04
JPH11262537A (ja) 1999-09-28
ATE366996T1 (de) 2007-08-15
DE69838053D1 (de) 2007-08-23
EP0923130B1 (de) 2007-07-11
US6256206B1 (en) 2001-07-03
JP4605833B2 (ja) 2011-01-05
FR2772516A1 (fr) 1999-06-18
EP0923130A1 (de) 1999-06-16

Similar Documents

Publication Publication Date Title
DE69838053T2 (de) Elektronische Schaltung, insbesondere für implantierbare aktive medizinische Vorrichtung, wie ein Herzstimulator oder -defibrillator, und deren Herstellungsmethode
DE102004022884B4 (de) Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
DE10250538B4 (de) Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung
DE102005055761B4 (de) Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben
DE102005043557B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
DE112004001727B4 (de) Verfahren zur Herstellung eines elektronischen Moduls
EP0035093B1 (de) Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips
DE102008048420A1 (de) Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
WO2005091366A2 (de) Halbleitermodul mit einem kopplungssubstrat und verfahren zur herstellung desselben
DE10349692A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
EP1120831A2 (de) Elektrisches Bauteil mit einer Abschirmeinrichtung
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
DE102006003137A1 (de) Elektronikpackung und Packungsverfahren
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
DE102005051414B3 (de) Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils
DE10144462C1 (de) Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zu seiner Herstellung
DE3856168T2 (de) Halbleiterchippackung
DE60037717T2 (de) Datenträger mit integriertem schaltkreis und übertragungsspule
WO1998033211A1 (de) Verfahren zur gehäusung von integrierten schaltkreisen
DE10340129A1 (de) Elektronisches Modul mit Steckkontakten und Verfahren zur Herstellung desselben
DE19747177C2 (de) Gehäustes Bauelement und Verfahren zu dessen Herstellung
WO2020200824A1 (de) Träger mit verkleinerter durchkontaktierung
DE10153609C2 (de) Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
DE102005057256A1 (de) Verfahren zum Herstellen eines Moduls mit einer integrierten Schaltung auf einem Substrat und ein dadurch hergestelltes Modul
DE10047135B4 (de) Verfahren zum Herstellen eines Kunststoff umhüllten Bauelementes und Kunststoff umhülltes Bauelement

Legal Events

Date Code Title Description
8364 No opposition during term of opposition