DE102005051414B3 - Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils - Google Patents

Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils Download PDF

Info

Publication number
DE102005051414B3
DE102005051414B3 DE102005051414A DE102005051414A DE102005051414B3 DE 102005051414 B3 DE102005051414 B3 DE 102005051414B3 DE 102005051414 A DE102005051414 A DE 102005051414A DE 102005051414 A DE102005051414 A DE 102005051414A DE 102005051414 B3 DE102005051414 B3 DE 102005051414B3
Authority
DE
Germany
Prior art keywords
solder balls
wiring substrate
semiconductor
semiconductor device
lower wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005051414A
Other languages
English (en)
Inventor
Irmgard Dr. Escher-Pöppel
Jens Dipl.-Ing. Pohl
Markus Dr. Brunnbauer
Michael Dipl.-Ing. Bauer
Christian Stümpfl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005051414A priority Critical patent/DE102005051414B3/de
Application granted granted Critical
Publication of DE102005051414B3 publication Critical patent/DE102005051414B3/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Die Erfindung betrifft ein Halbleiterbauteil mit Verdrahtungssubstrat (4) und Lotkugeln (2) sowie ein Verfahren zur Herstellung des Halbleiterbauteils. Dazu weist das Halbleiterbauteil ein Basishalbleiterbauelement (5) auf. Das Basishalbleiterbauelement (5) besitzt einen zentralen Bereich (8), auf dem eine räumlich begrenzte erste Kunststoffgehäusemasse (3) unter Freilassen von Randbereichen (11) angeordnet ist. Auf den Randbereichen (11) sind Lotkugeln (2) angeordnet, die von einer Folienschablone (15) umgeben sind, wobei die Folienschablone (15) Öffnungen (16) aufweist, in denen die Lotkugeln (2) räumlich begrenzt angeordnet sind.

Description

  • Oberflächenmontierbare Halbleiterbauteile mit Verdrahtungssubstraten und Lotkugeln als Außenkontakte haben den Nachteil, dass die Außenkontakthöhe auf den Durchmesser der Lotkugeln begrenzt ist. Gleichzeitig hängt die Schrittweite, die auch "Pitch" genannt wird, mit dem die Außenkontakte auf der Unterseite eines Halbleiterbauteils für die Oberflächenmontage auf einer übergeordneten Schaltungsplatine angeordnet werden können, von dem Durchmesser der Lotkugeln ab. Somit kann der Bedarf an größerer Außenkontakthöhe nur mit dem Nachteil von größeren Lotkugeln und damit mit dem Nachteil einer größeren Schrittweite erkauft werden.
  • Es besteht demnach der Bedarf, die Kopplung der Außenkontakthöhe an den Lotkugeldurchmesser von Verbindungselementen und Außenkontakten, insbesondere für oberflächenmontierbare Halbleiterbauteilstapel zu überwinden.
  • Aus der US 5,222,014 A ist es bekannt, stundenglasförmige Verbindungselemente mit einem Aspektverhältnis größer als eins mit Hilfe eines zwischen gestapelten Halbleiterbauteilen angeordneten Abstandshalters herzustellen. Dabei besteht jedoch die Gefahr eines Ausschmelzens der Verbindungselemente bei nachfolgenden Reflow-Prozessen.
  • Aus der US 2005/0121764 A1 ist es bekannt, Lotkugeln verschiedener Größe durch Einbetten in eine Kunststoffgehäusemasse zu stabilisieren.
  • Die US 5,641,113 A offenbart einen um gestapelte Lotkugeln herum angeordneten Harzkragen zur Stabilisierung, eine ähnliche Anordnung ist auch aus der US 5,869,904 A bekannt.
  • Aus der US 6,399,178 B1 ist ein Halbleiterbauteil bekannt, bei dem Flip-Chip-Kontakte zum Ausgleich mechanischer Spannungen mit einer festen Schablone aus Unterfüllmaterial umgeben werden.
  • Die US 2004/0212088 A1 offenbart einen auf einem Verdrahtungssubstrat angeordneten Stapel aus Halbleiterchips.
  • Aus der US 6,204,558 B1 ist es bekannt, zum Stapeln von Lotkugeln Materialien mit unterschiedlichen Schmelzpunkten zu verwenden, die Verwendung von Lotkugeln aus einem bleifreien SnAgAu-Material ist aus der US 2003/0222352 A1 bekannt.
  • Ein weiterer bekannter Lösungsansatz ist die Ausbildung von galvanisch abgeschiedenen Sockeln mit Außenkontaktflächen für die Lotkugeln. Mit derartigen Sockeln kann die Außenkontakthöhe vollständig von dem Durchmesser der Lotkugeln entkoppelt werden. Jedoch hat dieser Lösungsansatz den Nachteil, dass er technisch aufwendig und kostenintensiv ist und nicht das vielfältige Angebot an preiswerten Lotkugelvarianten, die auf dem Fertigungssektor von Halbleiterbauteilstapeln zur Verfügung stehen, nutzt.
  • Aus der Druckschrift US 5,956,606 A ist eine elektrische Verbindungsstruktur bekannt, für die zwei Lotkugeln zwischen zwei zu verbindenden Komponenten angeordnet sind, wozu die Lotkugeln über eine niedrig schmelzende Lotpaste aufeinander gestapelt werden. Die Lotkugeln müssen dazu einen höheren Schmelzpunkt aufweisen, als die Lotpaste.
  • Eine derartige Verbindungsstruktur hat den Nachteil, dass die zwei Lotkugeln des Verbindungselementes über Grenzflächen einer Lotpaste elektrisch in Verbindung stehen, was sowohl den Nachteil der Ausbildung zusätzlicher Kontaktübergangswiderstände zwischen Lotmaterial und Material der Lotpaste hat, als auch den Nachteil einer Einschränkung in der Wahl der Materialien der Lotkugeln, zumal als Material der Lotkugeln, gemäß US 5,956,606 A , ausschließlich Material verwendet werden muss, das einen deutlich höheren Schmelzpunkt als das Material der Lotpaste aufweist.
    •
  • Aufgabe der Erfindung ist es, ein Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln als Verbindungselemente anzugeben, bei dem die Höhe der Verbindungselemente größer ist, als der Außendurchmesser der Lotkugeln, wobei ein derartiges Verbindungselement die Nachteile und Einschränkungen im Stand der Technik überwinden soll, eine kostengünstige Fertigung ermöglichen soll, und gleichartige Lotkugeln sowohl als Außenkontakte, als auch als Verbindungselemente in Halbleiterbauteilstapeln einsetzbar machen soll.
  • Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein Halbleiterbauteil mit Lotkugeln, einer Kunststoffgehäusemasse und einem Verdrahtungssubstrat geschaffen. Dazu weist das Halbleiterbauteil ein Basishalbleiterbauelement mit einem unteren Verdrahtungssubstrat auf. Das Basishalbleiterbauelement besitzt einen zentralen Bereich auf der Oberseite des unteren Verdrahtungssubstrats, auf dem eine räumlich erste Kunststoffgehäusemasse unter Freilassen der Randbereiche des unteren Verdrahtungssubstrats mindestens einen Halbleiterchip oder einen Halbleiterchipstapel mit zugehörigen inneren Verbindungselementen einbettet. In den Randbereichen der Oberseite des unteren Verdrahtungssubstrats des Halbleiterbauteils sind Lotkugeln angeordnet, die von einer Folienschablone umgeben sind. Dazu weist die Folienschablone Öffnungen auf, in denen die Lotkugeln räumlich begrenzt auf entsprechenden Kontaktanschlussflächen des unteren Verdrahtungssubstrats angeordnet sind.
  • Dieses Basishalbleiterbauelement hat den Vorteil, dass es jederzeit zu einem Stapel aus mehreren Halbleiterbauelementen ergänzt werden kann, dazu ist es lediglich erforderlich, dass das gestapelte Halbleiterbauelement auf der Oberseite des oberen Verdrahtungssubstrats eine räumlich begrenzte zweite Kunststoffgehäusemasse aufweist, welche die Oberseite bedeckt, während auf der Unterseite Lotkugeln angeordnet sind, wobei die auf der Unterseite des gestapelten Halbleiterbauelements angeordneten Lotkugeln in Anzahl und Anordnung den Lotkugeln in den Randbereichen der Oberseite des unteren Verdrahtungssubstrats entsprechen.
  • Dabei sind die Lotkugeln des oberen und des unteren Verdrahtungssubstrats stoffschlüssig zu Verbindungselementen verbunden, so dass der Zwischenraum zwischen den Verdrahtungssub straten elektrisch durch die Verbindungselemente aus gestapelten Lotkugeln überbrückt ist.
  • Dieses Halbleiterbauteil hat den Vorteil, dass ein Zwischenraum zwischen Verdrahtungssubstraten von gestapelten Halbleiterbauelementen mit Hilfe von Lotkugeln von relativ kleinem Durchmesser überbrückt werden kann, so dass im Zentrum auf dem unteren Verdrahtungssubstrat ein Halbleiterchip oder ein Halbleiterchipstapel mit inneren Verbindungselementen und Kunststoffgehäusemasse eingebettet werden kann, der eine größere Höhe in Anspruch nimmt, als es die Lotkugeln mit relativ kleinem Durchmesser als Verbindungselemente zwischen den Halbleiterbauelementen zulassen würden. Im Prinzip wird durch die Kombination von gestapelten Lotkugeln ein Verbindungselement geschaffen, dass eine mehrfache Höhe bzw. einen mehrfachen Abstand gegenüber einer einzelnen Lotkugel überbrücken kann.
  • Die Gefahr, dass beim Zusammenlöten die unteren Lotkugeln auf dem unteren Verdrahtungssubstrat auseinander fließen bevor die oberen Lotkugeln sich mit dem Material der unteren Lotkugeln zu einem Verbindungselement verbunden haben, wird durch die Folienschablonen in vorteilhafter Weise behindert. Dazu wird eine Folienschablone mit einer Foliendicke eingesetzt, sodass die Öffnungen pro Lotkugel ein Volumen aufweisen, das dem Lotkugelvolumen in der Öffnung entspricht. Beim Auflöten der Lotkugeln auf dem unteren Verdrahtungssubstrat entstehen in den Öffnungen der Folienschablonen Lotmaterialsockel, die sich mit den oberen Lotkugeln des oberen Verdrahtungssubstrats zu Verbindungselementen zur Überbrückung des Zwischenraumes zwischen den beiden Verdrahtungssubstraten verbinden.
  • Wird für die Folienschablone ein Folienmaterial eingesetzt, das bei Lottemperatur die Öffnungen schrumpfen lässt, weil das Folienmaterial aufquillt, so lassen sich sehr schlanke säulenförmige Sockelkontakte in den Öffnungen bereitstellen, die entsprechend größere Zwischenräume zwischen gestapelten Halbleiterbauelementen bei entsprechend vermindertem "Pitch" bereitstellen.
  • Ein weiterer Vorteil dieser Verbindungselemente ist, dass die Schrittweite zwischen den Verbindungselementen lediglich vom Durchmesser einer einzelnen Lotkugel bzw. vom Durchmesser einer Öffnung in der Folienschablone abhängig ist, obgleich das Überbrücken des Zwischenraumes mehrere gestapelte Lotkugeln erfordern kann. Es können folglich in den Randbereichen eine größere Anzahl an Verbindungselementen zwischen dem unteren Verdrahtungssubstrat und dem oberen Verdrahtungssubstrat angeordnet werden, als eine Anzahl, die mit einer einzelnen Lotkugel und entsprechend vergrößertem Durchmesser möglich ist.
  • In einer bevorzugten Ausführungsform der Erfindung weisen die Verdrahtungssubstrate von dem Basishalbleiterbauelement und einem gestapelten Halbleiterbauelement jeweils eine Oberseite mit einer oberen Verdrahtungsstruktur und eine Unterseite, die der Oberseite gegenüberliegt, mit einer unteren Verdrahtungsstruktur auf. Diese Verdrahtungsstrukturen haben den Vorteil, dass eine Vielzahl von Kontaktanschlussflächen auf der Oberseite bzw. der Unterseite des jeweiligen Verdrahtungssubstrats angeordnet werden kann, und wobei mittels Durchkontakten vorbestimmte Kontaktanschlussflächen auf den Oberseiten und Unterseiten über Durchkontakte elektrisch verbunden werden können.
  • In einer weiteren Ausführungsform der Erfindung sind auf Außenkontaktflächen der unteren Verdrahtungsstruktur des unteren Verdrahtungssubstrats Außenkontakte des Halbleiterbauteilstapels angeordnet. Aufgrund der Variation und Strukturierbarkeit der unteren Verdrahtungsstruktur kann die Anordnung dieser Außenkontakte beliebig auf der Unterseite des Halbleiterbauteils für eine Oberflächenmontage gestaltet werden.
  • Vorzugsweise sind auf der Verdrahtungsstruktur der Unterseite des oberen Verdrahtungssubstrats Lotkugeln angeordnet, die mit Lotkugeln in der Folienschablone des Basishalbleiterbauelements Verbindungselemente bilden, deren Höhe nicht von dem Durchmesser einer einzelnen Lotkugel abhängt. Prinzipiell können auch mehrere Schablonenfolien übereinander angeordnet werden, um damit mehrere Lotkugeln übereinander zu Verbindungselementen zu verbinden und somit noch größere Zwischenräume zu überbrücken und/oder noch kleinere Schrittweiten für die einzelnen Verbindungselemente zu erreichen.
  • Anstelle von mehreren gleichartigen Folienschablonen mit einer Normdicke, kann auch eine Schablonenfolie eingesetzt werden, die eine entsprechend höhere Dicke aufweist, so dass mehrere Lotkugeln übereinander an den Öffnungen der Folienschablone gestapelt und zusammengeschmolzen werden können. Auch ist es möglich, die Folienschablone derart zu gestalten, dass zusätzlich die Lotkugeln des gestapelten Halbleiterbauelements in den Öffnungen der Folienschablone platziert werden können, in diesem Fall kann die Folienschablone eine Abstandhaltefunktion beim Zusammenschmelzen der gestapelten Lotkugeln zu Verbindungselementen erfüllen.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung sind die Außenkontakte des Halbleiterbauteilstapels Lotkugeln. Weisen diese das gleiche Lotmaterial, wie die gestapelten Lotkugeln für Verbindungselemente auf, so besteht die Gefahr, dass beim Anbringen der Lotkugeln als Außenkontakte auch die Verbindungselemente erneut aufgeschmolzen werden. Deshalb ist es vorteilhaft, die Lotkugeln der Verbindungselemente aus einem höher schmelzenden Lotmaterial, wie einer SnAgCu-Metalllegierung herzustellen, während die Lotkugeln der Außenkontakte ein niedriger schmelzendes Lotmaterial, aus vorzugsweise SnPbCu-Metalllegierungen aufweisen. Dieses hat den Vorteil, dass bei der Oberflächenmontage des Halbleiterbauteils auf eine übergeordneten Schaltungsplatine lediglich die Außenkontakte des Halbleiterbauteils aufschmelzen und nicht die bereits in einem Halbleiterbauteilstapel angeordneten Verbindungselemente.
  • Bei einer alternativen Ausführungsform der Außenkontakte des Halbleiterbauteilstapels, weisen die Außenkontakte des Halbleiterbauteilstapels auf entsprechenden Außenkontaktflächen der unteren Verdrahtungsstruktur des Halbleiterbauteilstapels chemisch oder galvanisch abgeschiedene, sockelförmige Außenkontakte auf. Da die chemische oder galvanische Abscheidung bei Raumtemperatur durchgeführt werden kann, werden die Verbindungselemente aus gestapelten Lotkugeln im Halbleiterbauteilstapel bei diesem Abscheidevorgang nicht geschmolzen.
  • Der mindestens eine Halbleiterchip des Halbleiterbauteils im zentralen Bereich des unteren Verdrahtungssubstrats weist in einer bevorzugten Ausführungsform der Erfindung Flipchip-Kontakte als innere Verbindungselemente auf, die mit Kontaktanschlussflächen der oberen Verdrahtungsstruktur des unteren Verdrahtungssubstrats elektrisch verbunden sind. Der Einsatz eines Halbleiterchips mit Flipchip-Kontakten im zentralen Bereich auf der Oberseite des unteren Verdrahtungssubstrats hat den Vorteil, dass die Rückseite des Halbleiterchips zum Stapeln weiterer Halbleiterchips zur Verfügung steht.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung ist der mindestens eine Halbleiterchip mit seiner Rückseite auf der oberen Verdrahtungsstruktur des Basishalbleiterbauelements angeordnet. Dazu weist der Halbleiterchip mindestens auf seiner aktiven Oberseite Kontaktflächen auf, die über Bonddrahtverbindungen mit Kontaktanschlussflächen der oberen Verdrahtungsstruktur elektrisch in Verbindung stehen. Auch auf diesem Halbleiterchip kann im zentralen Bereich der unteren Verdrahtungsstruktur ein Halbleiterchipstapel ausschließlich mit Bonddrahtverbindungen angeordnet sein, jedoch nur, wenn die flächige Erstreckung des mindestens einen Halbleiterchips größer ist, als die flächige Erstreckung des zu stapelnden Halbleiterchips. Ein derartiger stufenpyramidenförmiger Halbleiterchipstapel kann somit mehrere gestapelte Halbleiterchips mit Bonddrahtverbindungen aufweisen.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung weist der Halbleiterchipstapel im zentralen Bereich des unteren Verdrahtungssubstrats zwei Halbleiterchips auf, die mit ihren Rückseiten stoffschlüssig verbunden sind, wobei der untere Halbleiterchip des Halbleiterchipstapels mit Flipchip-Kontakten auf entsprechenden Kontaktanschlussflächen der oberen Verdrahtungsstruktur des unteren Verdrahtungssubstrats elektrisch verbunden ist, während der obere Halbleiterchip auf seiner Oberseite Kontaktflächen aufweist, die über interne Verbindungselemente aus Bonddrähten mit entsprechenden Kontaktanschlussflächen der oberen Verdrahtungsstruktur des unteren Verdrahtungssubstrats verbunden sind. Derartige Halb leiterchipstapel werden vorzugsweise für Speicherbauelemente eingesetzt, um die Speicherkapazität eines Halbleiterbauteils zu erhöhen.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung weist ein Teil der Lotkugeln metallbeschichtete Polymerkugeln auf. Diese metallbeschichteten Polymerkugeln haben den Vorteil, dass sie Scherspannungen dämpfen, so dass sich Unterschiede im thermischen Ausdehnungskoeffizienten der Komponenten des gestapelten Halbleiterbauteils nicht auf die Güte der Verbindung zwischen Lotkugeln und den unterschiedlichen Verdrahtungsstrukturen auswirken, da der Kern aus Polymeren die Spannungen dämpft.
  • In einer weiteren bevorzugten Ausführungsform weisen die Lotkugeln ein Kernmaterial auf, das einen höheren Schmelzpunkt als ein das Kernmaterial umgebendes Lotmaterial aufweist. Verbindungselemente aus diesen Lotkugeln haben den Vorteil, dass am stoffschlüssigen Verbinden der Lotkugeln zu einem Lotkugelstapel lediglich das den Kern umgebende Lotmaterial die stoffschlüssige Verbindung bewirkt, während der Kern seine Formstabilität beibehält. Eine derartige Lotkugel ändert somit ihre Kugelform nur geringfügig innerhalb einer Öffnung der Folienschablone und füllt somit nicht die Öffnung der Folienschablone zu einem Lotmaterialsockel vollständig auf.
  • Vorzugsweise weisen die Lotkugeln auf der Oberseite des unteren Verdrahtungssubstrats und die damit stoffschlüssig verbundenen Lotkugeln auf der Unterseite des oberen Verdrahtungssubstrats ein Lotmaterial auf, dass einen gleichen Schmelzpunkt besitzt und vorzugsweise aus einer SnAgCu-Metalllegierung besteht. Durch die Folienschablone wird gewährleistet, dass sich selbst bei gleichem Schmelzpunkt bei der zu verbindender Lotkugeln die untere Lotkugel durch die begrenzenden Öffnungen nicht auf der Oberseite des unteren Verdrahtungssubstrats ausbreiten kann. Somit wird durch die Folienschablone gewährleistet, dass auch bei Lotmaterialien der Lotkugeln mit gleichem Schmelzpunkt ein erfindungsgemäßes Verbindungselement entstehen kann.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung weisen die Lotkugeln auf der Oberseite des unteren Verdrahtungssubstrats ein Metall auf, das einen niedrigeren Schmelzpunkt aufweist, als das Material der Lotkugeln auf der Unterseite des oberen Verdrahtungssubstrats. In diesem Fall bildet sich zunächst ein schmelzflüssiger Lotmaterialsockel innerhalb der Öffnungen der Folienschablone, wobei die Lotkugeln des oberen Verdrahtungssubstrats in die schmelzflüssigen Lotmaterialsockel des unteren Verdrahtungssubstrats eintauchen, und unter Beibehaltung der äußeren Kontur der oberen Lotkugeln eine Verbindung zwischen unterem und oberem Verdrahtungssubstrat herstellen, wobei sich eine charakteristische Grenzfläche eines Kugelabschnitts der oberen Lotkugeln in dem Verbindungselement ausbildet.
  • Vorzugsweise weisen für eine derartige Materialkombination die Lotkugeln auf der Oberseite des unteren Verdrahtungssubstrats eine SnPbAg-Metalllegierung und die Lotkugeln auf der Unterseite des oberen Verdrahtungssubstrats eine SnAgCu-Metalllegierung auf.
  • Ein Verfahren zur Herstellung mehrerer Halbleiterbauteile mit Verdrahtungssubstrat und Lotkugeln als Verbindungselemente, weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein erster Nutzen mit in Zeilen und Spalten angeordneten Basishalbleiterelementpositionen auf einem unteren Verdrah tungssubstrat hergestellt, wobei in den Basishalbleiterelementpositionen in zentralen Bereichen eine räumlich begrenzte erste Kunststoffmasse aufgebracht ist. Diese erste Kunststoffmasse bettet mindestens einen Halbleiterchip oder einen Halbleiterchipstapel mit inneren Verbindungselementen in einen Kunststoff ein. Dabei bleiben Randbereiche frei von Kunststoff und weisen Kontaktanschlussflächen zum Aufbringen von Lotkugeln auf. Auf diese Kontaktanschlussflächen werden Lotkugeln aufgebracht und fixiert.
  • Ferner wird eine Folienschablone hergestellt, die Öffnungen aufweist, welche in Anzahl, Anordnung und Größe der Anzahl, Anordnung und Größe der Lotkugeln in den Randbereichen entsprechen. Ferner weist die Folienschablone eine zentrale Öffnung auf, die in ihrer flächigen Erstreckung der flächigen Erstreckung der ersten Kunststoffgehäusemasse angepasst ist. Diese Folienschablone wird auf den Randbereichen der Oberseite des unteren Verdrahtungssubstrats ausgerichtet und fixiert. Dieses Aufbringen der Folienschablone erfolgt vorzugsweise nach dem Auftrennen des ersten Nutzens in einzelne Basishalbleiterbauelemente.
  • Neben diesem ersten Nutzen, kann für ein Halbleiterbauteil mit gestapelten Halbleiterbauelementen ein zweiter, gleichgroßer Nutzen wie der erste Nutzen mit in Zeilen und Spalten angeordneten Halbleiterbauelementpositionen für zu stapelnde Halbleiterbauelemente auf einem oberen Verdrahtungssubstrat hergestellt werden. Dazu wird in den Halbleiterelementpositionen auf der Oberseite des oberen Verdrahtungssubstrats eine räumlich begrenzte zweite Kunststoffmasse aufgebracht, welche die Oberseite des oberen Verdrahtungssubstrats bedeckt. Diese zweite Kunststoffmasse bettet mindestens einen Halbleiterchip oder einen Halbleiterchipstapel mit inneren Verbindungsele menten ein. Auf der Unterseite des oberen Verdrahtungssubstrats werden in den Randbereichen Lotkugeln aufgebracht, die in ihrer Anordnung und Anzahl den Lotkugeln auf der Oberseite des unteren Verdrahtungssubstrats entsprechen.
  • Anschließend können der erste und der zweite Nutzen aufgetrennt oder direkt aufeinander gestapelt werden. Dabei erfolgt ein stoffschlüssigem Verbinden der aufeinander angepassten, ausgerichteten und gestapelten Lotkugeln des oberen und unteren Verdrahtungssubstrats zu entsprechenden Verbindungselementen zwischen den beiden Substraten. Sind der erste und der zweite Nutzen bereits in Halbleiterbauelemente getrennt, so ergeben sich mit diesem Schritt einzelne Halbleiterbauteile als Halbleiterbauteilstapel.
  • Dieses Verfahren hat den Vorteil, dass durch das Aufbringen der Folienschablone sichergestellt wird, dass sämtliche Lotkugeln auf der Oberseite des unteren Verdrahtungssubstrats bzw. der Basishalbleiterpositionen gleichzeitig mit einer Vielzahl von Lotkugeln auf der Unterseite des oberen Verdrahtungssubstrats in einem Lötungsprozess bei erhöhter Temperatur zu einer Vielzahl von Verbindungselementen zwischen den beiden Verdrahtungssubstraten erfolgreich verbunden werden können. Eine Schwierigkeit kann darin bestehen, dass ein Zwischenraum zwischen den beiden Substraten bestehen bleibt. Somit besteht die Gefahr, dass die Verbindungselemente eventuell bei höheren Belastungen abreißen.
  • Bei einem alternativen Verfahren werden zunächst der erste Nutzen und der zweite Nutzen nach Aufbringen der Folienschablone aufeinander gestapelt. Danach wird der Zwischenraum zwischen den aufeinander gestapelten Nutzen mit einer dritten Kunststoffgehäusemasse aufgefüllt. Anschließend werden die kompaktierten aufeinander gestapelten Nutzen in Halbleiterbauteilstapel aufgetrennt. Da der Zwischenraum aufgefüllt ist, besteht hier also keine Gefahr der Kontamination der Komponenten in den Zwischenräumen bei der Weiterverarbeitung der Halbleiterbauteilstapel. Außerdem wird die Stabilität der Verbindungselemente verbessert.
  • Vor dem Auftrennen des Nutzens können Lotkugeln als Außenkontakte auf Außenkontaktflächen der unteren Verdrahtungsstruktur des unteren Verdrahtungssubstrats aufgebracht werden. Diese Lotkugeln dienen nicht der Verbindung der beiden Verdrahtungssubstrate miteinander, sondern der Herstellung von Außenkontakten für den Halbleiterbauteilstapel. Bei einer weiteren Variante ist es vorgesehen, vor dem Auftrennen des Nutzens auf Außenkontaktflächen einer unteren Verdrahtungsstruktur des unteren Verdrahtungssubstrats Außenkontaktsockel als Außenkontakte chemisch oder galvanisch abgeschieden werden. Bei der chemischen oder galvanischen Abscheidung von oberflächenmontierbaren Außenkontakten wird ein sehr widerstandsfähiges Außenkontaktmaterial aufgebaut.
  • Zusammenfassend ist festzustellen, dass mit einer gestanzten, dehnbaren Folienschablone in einem Bestückungsprozess auf das mit Lotkugeln versehene Basishalbleiterbauelement eine Möglichkeit geschaffen wird, die Seitenwände des aufgeschmolzenen Lotes vor einem Ausbreiten auf der Oberseite des unteren Verdrahtungssubstrats zu hindern. Der Vorteil dieses Verfahrens ist es, dass eine deutliche Prozessvereinfachung gegenüber den bisherigen Verfahren zur Herstellung von Verbindungselementen zwischen zwei beabstandeten Verdrahtungssubstraten die Folge ist. Eine vorgestanzte Folienschablone kann zum Beispiel fertig vom Lieferanten auf einer Trägerfolie angeliefert werden, die bei hohem Durchsatz und kurzen Taktzei ten auf dem Basishalbleiterbauelement ausgerichtet und fixiert werden kann.
  • Vorzugsweise wird als Folienschablone ein Thermoplast oder ein vorvernetztes Epoxidharz im sogenannten "B-Stage" eingesetzt. Weiterhin ist es möglich, einen Folienkunststoff als Folienschablone mit Öffnungen für Lotbälle einzusetzen, wobei die Öffnungsweite der Öffnungen bei Erwärmung schrumpft, sodass die Lotkugeln beim Aufschmelzen zu langgestreckten Säulen verformt werden. Außerdem ist es möglich, dass die Folienschablone beim Erwärmen oberflächig anschmilzt und mit der Oberseite des Substrats unlösbar verklebt.
  • Bei diesem Verfahren wird auch sichergestellt, dass die Lotkugeln von der Folienschablone gleichzeitig vor Kontaminationen beim Aufschmelzen geschützt sind, so dass mit diesem Verfahren eine höhere Prozesssicherheit der Herstellung der Halbleiterbauteilstapel erreicht werden kann, zumal bei Verwendung der vorgestanzten Folienschablone eine Art "Gitter" erreicht wird, dass die Lotkugeln des Basishalbleiterbauelements an einem seitlichen Ausbreiten des Lotmaterials hindert.
    •
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt einen schematischen Querschnitt durch einen Halbleiterchipstapel, gemäß einer ersten Ausführungsform der Erfindung;
  • 2 zeigt einen schematischen Querschnitt durch ein Basishalbleiterbauelement des Halbleiterchipstapels, gemäß 1;
  • 3 zeigt eine schematische Draufsicht auf eine Folienschablone vor dem Aufbringen auf ein Basishalbleiterbauelement;
  • 4 zeigt einen schematischen Querschnitt durch das Basishalbleiterbauelement nach Aufbringen der Folienschablone;
  • 5 zeigt einen schematischen Querschnitt durch das Basishalbleiterbauelement nach Aufbringen von Lotkugeln als Außenkontakte;
  • 6 zeigt einen schematischen Querschnitt durch ein Basishalbleiterbauelement der 5, nach Ausrichten eines zu stapelnden Halbleiterbauelements über dem Basishalbleiterbauelement;
  • 7 zeigt einen schematischen Querschnitt durch einen Halbleiterchipstapel, gemäß einer zweiten Ausführungsform der Erfindung;
  • 8 zeigt einen schematischen Querschnitt durch einen Halbleiterbauteilstapel mit drei Halbleiterbauelementen.
  • 1 zeigt einen schematischen Querschnitt durch einen Halbleiterchipstapel 1, gemäß einer ersten Ausführungsform der Erfindung. Der Halbleiterchipstapel 1 weist ein Basishalbleiterbauelement 5 mit einem unteren Verdrahtungssubstrat 4 und ein gestapeltes Halbleiterbauelement 7 mit einem oberen Verdrahtungssubstrat 6 auf. Die Verdrahtungssubstrate 4 und 6 stehen über Verbindungselemente 21 aus aufeinander gestapel ten Lotkugeln 2 und 20 elektrisch miteinander in Verbindung, wobei die Lotkugeln 2 auf der unteren Verdrahtungsstruktur 4 auf Kontaktanschlussflächen 41 in Randbereichen 11 fixiert sind und die Lotkugeln 20 auf Kontaktanschlussfläche 43 des oberen Verdrahtungssubstrats 6 in den Randbereichen 11 angeordnet sind.
  • Die Kontur der unteren Lotkugeln 2 wird durch eine Folienschablone 15 bestimmt, die auf die Oberseite 9 des unteren Verdrahtungssubstrats 4 in den Randbereichen 11 angeordnet ist, und Öffnungen 16 aufweist, welche das Ausbreiten des Lotmaterials der Lotkugeln 2 beim Herstellen der Verbindungselemente 21 zwischen dem unteren Verdrahtungssubstrat 4 und dem oberen Verdrahtungssubstrat 6 begrenzen, sodass sich Lotmaterialsockel 44 bilden können. Die Dicke d der Folienschablonen 15 ist derart bemessen, dass beim Auflöten der Lotkugeln 2 auf die Kontaktanschlussflächen 41 die Öffnungen 16 in der Folienschablone 15 von dem Lotmaterial der Lotkugeln 2 aufgefüllt werden. Entsprechend dem Bedarf kann die Dicke d der Folienschablone 15 das doppelte oder dreifache betragen, und die Öffnung 16 entsprechend zwei oder drei Lotkugeln 2 übereinander aufnehmen. Dieses hängt nur davon ab, wie groß der Zwischenraum 40 zwischen dem unteren Verdrahtungssubstrat 4 und dem oberen Verdrahtungssubstrat 6 ist, der zu überbrücken ist.
  • Die Folienschablone 15 weist darüber hinaus eine zentrale Öffnung 42 auf, die in ihrer flächigen Erstreckung einem zentralen Bereich 8 des Halbleiterchipstapels 1 entspricht. In diesem zentralen Bereich 8 weist das Basishalbleiterbauelement 5 eine erste Kunststoffgehäusemasse 3 auf, deren Höhe H größer ist, als der Durchmesser einer Lotkugel 2, so dass es nicht möglich ist, den Zwischenraum 40 mit einer Lotkugeln 2 zu überbrücken. Da jedoch die Dicke d der Folienschablone in Stufen beliebig erhöht werden kann, können Verbindungselemente 21 gebildet werden, die praktisch jede beliebige Höhe H der ersten Kunststoffgehäusemasse 3 im Zwischenraum 40 zwischen der Oberseite 9 des unteren Verdrahtungssubstrats 4 und der Unterseite 19 des oberen Verdrahtungssubstrats 6 überbrücken können.
  • Deshalb ist es nun möglich, in die erste Kunststoffmasse 3 auch Halbleiterchipstapel 13 einzubetten, wie es in dieser Ausführungsform der Erfindung gezeigt wird, in welcher der Halbleiterchipstapel 13 aus einem unteren Halbleiterchip 12 mit Flipchip-Kontakten 31 auf seiner aktiven Oberseite 35 und einem auf der Rückseite 33 des unteren Halbleiterchips 12 mit seiner Rückseite 34 angeordneten, gestapelten Halbleiterchips 32 einzubetten. Der gestapelte Halbleiterchip 32 in der ersten Kunststoffgehäusemasse 3 weist darüber hinaus eine Oberseite 37 mit Kontaktflächen 36 auf, die über Bonddrahtverbindungen 38 mit Kontaktanschlussflächen 39 einer oberen Verdrahtungsstruktur 22 des unteren Verdrahtungssubstrats 4 elektrisch verbunden sind. Selbst diese raumaufwendigen Komponenten eines Halbleiterchipstapels 13 können in der ersten Kunststoffgehäusemasse 3 eingebettet werden, da nun die Möglichkeit besteht, durch die Verbindungselemente 21 beliebige Zwischenräume 40 zwischen der Oberseite 9 des unteren Verdrahtungssubstrats 4 und der Unterseite 19 des oberen Verdrahtungssubstrats 6 zu überbrücken.
  • In der gezeigten Ausführungsform der Erfindung weist der Halbleiterchipstapel 1 eine zweite Kunststoffgehäusemasse 10 auf, welche auf der Oberseite 17 des oberen Verdrahtungssubstrats 6 angeordnet ist, und im zentralen Bereich 8 einen Halbleiterchips 45 mit inneren Verbindungselementen 14 ein bettet, wobei die zweite Kunststoffgehäusemasse 10 die Oberseite 17 des oberen Verdrahtungssubstrats 6 beispielsweise vollständig bedecken kann. Anstelle eines einzelnen Halbleiterchips 45 kann auch in die zweite Kunststoffgehäusemasse 10 ein beliebiger Halbleiterchipstapel angeordnet werden.
  • Die elektrische Verbindung zwischen Kontaktflächen 36 des Halbleiterchips 45 des gestapelten Halbleiterbauelements 7 zu den Außenkontakten 28 des Halbleiterchipstapels in Form von Lotkugeln 29 wird in diesem Ausführungsbeispiel der Erfindung über nachfolgende Strukturen erreicht: von der Kontaktfläche 36 über die Bondverbindung 38 zu einer Kontaktanschlussfläche 46 einer oberen Verdrahtungsstruktur 23 des oberen Verdrahtungssubstrats 6 über Durchkontakte 47 der oberen Verdrahtungsstruktur 6 zu den Kontaktanschlussflächen 43 der unteren Verdrahtungsstruktur 26 zu den Verbindungselemente 21 und über die Verbindungselemente 21 und die Kontaktanschlussflächen 41 der oberen Verdrahtungsstruktur 22 des unteren Verdrahtungssubstrats 4 und über Durchkontakte 48 des unteren Verdrahtungssubstrats 4 über Außenkontaktflächen 27 auf der Unterseite 24 der unteren Verdrahtungsstruktur 25 zu den Lotkugeln 29 der Außenkontakte 28 des Halbleiterchipstapels 1.
  • In ähnlicher Weise erfolgt die elektrische Verbindung zwischen den Kontaktflächen 36 des Halbleiterchips 32 des Halbleiterchipstapels 13 in der ersten Kunststoffgehäusemasse 3 zu den Außenkontakten 28, während der Halbleiterchips 12 des Halbleiterchipstapels 13 mit seinen Flipchipkontakten 30 unmittelbar auf Kontaktflächen 31 der Verdrahtungsstruktur 22 des unteren Verdrahtungssubstrats 4 angeordnet ist. Durch die Folienschablone 15 ist es somit möglich, Halbleiterbauelemente mit unterschiedlichen Chipstapeln in ihren Kunststoffgehäusemassen elektrisch zu einem Halbleitermodul zu stapeln.
  • Darüber hinaus ist es möglich, anstelle des hier gezeigten gestapelten Halbleiterbauteils 1 mit einer zweiten Kunststoffgehäusemasse 10, welche die gesamte Oberseite 17 des Verdrahtungssubstrats 6 bedeckt, ein gestapeltes Halbleiterbauelement einzusetzen, bei dem die Randbereiche 11 frei von Kunststoffgehäusemasse sind, so dass der Stapel mit Hilfe von Folienschablonen 15 fortgesetzt werden kann, um dadurch eine beliebige Anzahl von Halbleiterbauelementen aufeinander zu stapeln.
  • Die 2 bis 5 zeigen Verfahrensschritte bei der Herstellung eines Basishalbleiterbauelements 5. Komponenten mit gleichen Funktionen wie in 1 werden in den 2 bis 5 mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • 2 zeigt einen schematischen Querschnitt durch ein Basishalbleiterbauelement 5 des Halbleiterbauteilstapels 1, gemäß 1, nach Aufbringen von Lotkugeln 2 auf Kontaktanschlussflächen 41 der oberen Verdrahtungsstruktur 22 des unteren Verdrahtungssubstrats 4 in den Randbereichen 11 des Basishalbleiterbauteils 5. In diesem Stadium der Fertigung weist das Halbleiterbauelement 5 noch keine Außenkontakte auf, jedoch sind bereits auf der unteren Verdrahtungsstruktur 25 des unteren Verdrahtungssubstrats 4 entsprechende Außenkontaktflächen 27 vorgesehen, auf welchen Lotkugeln als Außenkontakte angeordnet werden können.
  • 3 zeigt eine schematische Draufsicht auf eine Folienschablone 15 vor dem Aufbringen auf ein Basishalbleiterbauelement. Die Folie 15 weist mindestens eine ringförmige Reihe von Öffnungen 16 auf, welche in Größe und Anordnung der Größe und Anordnung der Lotkugeln auf der Oberseite des unteren Verdrahtungssubstrats angepasst sind. Ferner weist die Folienschablone 15 eine zentrale Öffnung 42 auf, die in ihrer flächigen Erstreckung der Erstreckung der ersten Kunststoffgehäusemasse des Basishalbleiterbauelements entspricht.
  • 4 zeigt einen schematischen Querschnitt durch das Basishalbleiterbauelement 5 nach Aufbringen der Folienschablone 15 auf die Oberseite 9 des unteren Verdrahtungssubstrats 4. Dabei wird die Folienschablone 15 auf der Oberseite 9 derart fixiert, dass beim Auflöten der Lotkugeln 2 das Lotmaterial in den Öffnungen 16 verbleibt und sich nicht entlang der Oberseite 9 ausbreiten kann und die Querschnittsform in x- und y-Ausdehnung der Lotkugeln durch die Öffnungen 16 definiert wird.
  • 5 zeigt einen schematischen Querschnitt durch das Basishalbleiterbauelement 5 nach Aufbringen von Lotkugeln 29 als Außenkontakte 28 auf die Unterseite 24 des unteren Verdrahtungssubstrats 4. Dabei werden die Lotkugeln 29 auf den vorbereiteten Außenkontaktflächen 27 ausgerichtet und aufgelötet. Auf einem derart vorbereiteten Basishalbleiterbauelement 5 kann nun mindestens ein weiteres Halbleiterbauelement gestapelt werden.
  • 6 zeigt einen schematischen Querschnitt durch ein Basishalbleiterbauelement 5 der 5, nach Ausrichten eines zu stapelnden Halbleiterbauelements 7 über dem Basishalbleiterbauelement 5. Dazu weist das zu stapelnde Halbleiterbauelement 7 auf der Unterseite 19 des oberen Verdrahtungssubstrats 6 Kontaktanschlussflächen 43 für Lotkugeln 20 auf. Diese Lotkugeln 20 sind in Anordnung und Anzahl der Anordnung und Anzahl der Lotkugeln 2 des Basishalbleiterbauelement 5 angepasst, so dass das zu stapelnde Halbleiterbauelement 7 in Pfeilrichtung A mit seinen Lotkugeln 20 auf die Lotkugeln 2 aufgesetzt werden kann.
  • 7 zeigt einen schematischen Querschnitt durch einen Halbleiterbauteilstapel 49, gemäß einer Ausführungsform der Erfindung. Bei dieser Ausführungsform der Erfindung ist nach dem Auflöten der Lotkugeln 20 des gestapelten Halbleiterbauelements 7 auf die Lotkugeln 2 des Basishalbleiterbauelements 5 zu Verbindungselementen 21 der Zwischenraum 40 zwischen den beiden Halbleiterbauelementen 5 und 7 mit einer dritten Kunststoffgehäusemasse 18 aufgefüllt worden, so dass ein kompaktes Modul zur Verfügung steht.
  • 8 zeigt einen schematischen Querschnitt durch einen Halbleiterbauteilstapel 50 mit drei Halbleiterbauelementen, wobei die mittleren Halbleiterbauelemente 52 jeweils eine Folienschablone 15, wie das Halbleiterbauelement 5 aufweisen. Diese mittleren Halbleiterbauelemente 52 werden von dem Basishalbleiterbauelement 5 und einem obersten Halbleiterbauelement 51, das in Pfeilrichtung A auf die mittleren Halbleiterbauelemente aufgebracht wird, eingerahmt.
    • 1
    Halbleiterbauteil
    2
    Lotkugeln
    3
    erste Kunststoffgehäusemasse
    4
    unteres Verdrahtungssubstrat (Basis)
    5
    Basishalbleiterbauelement
    6
    oberes Verdrahtungssubstrat (Stapel)
    7
    gestapeltes oder oberstes Halbleiterbauelement
    8
    zentraler Bereich
    9
    Oberseite des Umverdrahtungssubstrats (Basis)
    10
    zweite Kunststoffgehäusemasse
    11
    Randbereich (Basis, Stapel)
    12
    Halbleiterchip (Basis)
    13
    Halbleiterchipstapel (Basis)
    14
    innere Verbindungselemente
    15
    Folienschablone
    16
    Öffnungen in der Folienschablone
    17
    Oberseite des oberen Substrats (Stapel)
    18
    dritte Kunststoffgehäusemasse
    19
    Unterseite des oberen Verdrahtungssubstrats (Stapel)
    20
    Lotkugeln des oberen Verdrahtungssubstrats (Stapel)
    21
    Verbindungselement
    22
    obere Verdrahtungsstruktur (Basis)
    23
    obere Verdrahtungsstruktur (Stapel)
    24
    Unterseite des Verdrahtungssubstrats (Basis)
    25
    untere Verdrahtungsstruktur (Basis)
    26
    untere Verdrahtungsstruktur (Stapel)
    27
    Außenkontaktfläche (Basis)
    28
    Außenkontakt (Basis)
    29
    Lotkugeln (Basis)
    30
    Flipchipkontakt
    31
    Kontaktanschlussfläche für Flipchip-Kontakt (Basis)
    32
    gestapelten Halbleiterchip (Basis)
    33
    Rückseite des Flipchips (Basis)
    34
    Rückseite des gestapelten Chips (Basis)
    35
    Oberseite des Flipchips (Basis)
    36
    Kontaktfläche
    37
    Oberseite des gestapelten Halbleiterchips
    38
    Bonddrahtverbindung
    39
    Kontaktanschlussfläche (Basis für Bonddraht)
    40
    Zwischenraum
    41
    Kontaktanschlussflächen für Lotkugeln (Basis)
    42
    zentrale Öffnung der Folienschablone
    43
    Kontaktanschlussflächen für Lotkugeln (20) (Stapel)
    44
    Lotmaterialsockel
    45
    Halbleiterchips
    46
    Kontaktanschlussflächen
    47
    Durchkontakt
    48
    Durchkontakt
    49
    Halbleiterbauteilstapel (erste Ausführungsform)
    50
    Halbleiterbauteilstapel (zweite Ausführungsform)
    51
    oberstes Halbleiterbauelement
    52
    mittleres Halbleiterbauelement
    d
    Dicke der Folienschablone
    H
    Höhe der Kunststoffgehäusemasse

Claims (26)

  1. Halbleiterbauteil mit Lotkugeln (2), einer Kunststoffgehäusemasse und einem unteren Verdrahtungssubstrat (4) eines Basishalbleiterbauelements (5), wobei das Basishalbleiterbauelement (5) einen zentralen Bereich (8) auf der Oberseite (9) des unteren Verdrahtungssubstrats (4) aufweist, auf dem eine räumlich begrenzte erste Kunststoffgehäusemasse (3) unter Freilassen der Randbereiche (11) des unteren Verdrahtungssubstrats (4) angeordnet ist, und wobei Lotkugeln (2) auf der Oberseite (9) des unteren Verdrahtungssubstrats (4) in Randbereichen (11) angeordnet sind, die von einer Folienschablone (15) umgeben sind, wobei die Folienschablone (15) Öffnungen (16) aufweist, in denen die Lotkugeln (2) räumlich begrenzt angeordnet sind.
  2. Halbleiterbauteil mit Lotkugeln (2), einer Kunststoffgehäusemasse und einem Basishalbleiterbauelement (5) gemäß Anspruch 1, auf dem ein gestapeltes Halbleiterbauelement angeordnet ist, und wobei das gestapelte Halbleiterbauelement (7) auf der Unterseite (19) Lotkugeln (20) aufweist, die in Anzahl und Anordnung den Lotkugeln (2) in den Randbereichen (11) der Oberseite (9) des unteren Verdrahtungssubstrats (4) entsprechen, wobei die Lotkugeln (2, 20) stoffschlüssig zu Verbindungselementen (21) verbunden sind, so dass der Zwischenraum (40) zwischen dem unteren Verdrahtungssubstrat (4) und einem oberen Verdrahtungssubstrat (6) elektrisch durch die Verbindungselemente (21) aus gestapelten Lotkugeln (2, 20) überbrückt ist.
  3. Halbleiterbauteil nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die Verdrahtungssubstrate (4, 6) von dem Basishalbleiterbauelement (5) und dem gestapeltem Halbleiterbauelement (7) eine Oberseite mit einer oberen Verdrahtungsstruktur und eine der Oberseite (9, 17) gegenüberliegende Unterseite (24, 19) mit einer unteren Verdrahtungsstruktur (25, 26) aufweisen.
  4. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die erste Kunststoffgehäusemasse mindestens einen Halbleiterchip (12) oder einen Halbleiterchipstapel (13) mit zugehörigen inneren Verbindungselementen (14) einbettet, und auf Außenkontaktflächen (27) der unteren Verdrahtungsstruktur (25) des unteren Verdrahtungssubstrats (4) Außenkontakte (28) des Halbleiterbauteils angeordnet sind.
  5. Halbleiterbauteil nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass das gestapelte Halbleiterbauelement auf der Oberseite (17) des oberen Verdrahtungssubstrats (6) eine zweite Kunststoffgehäusemasse (10) aufweist, welche die Oberseite (17) bedeckt und mindestens einen Halbleiterchip oder einen Halbleiterchipstapel einbettet.
  6. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Verbindungselemente (21) eine Höhe aufweisen, die nicht von dem Durchmesser einer einzigen Lotkugel (2) abhängt, sondern durch die Anzahl der in einer Öffnung (16) auf den Randbereichen (11) der Folienschablone (15) aufeinander stapelbaren Lotkugeln definiert wird.
  7. Halbleiterbauteil nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Außenkontakte (28) des Halbleiterbauteils (1) auf Außenkontaktflächen (27) der unteren Verdrahtungsstruktur (25) des Halbleiterbauteilstapels (1) Lotkugeln oder chemisch oder galvanisch abgeschiedene Außenkontaktsockel aufweisen.
  8. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der mindestens eine Halbleiterchip (12) des Halbleiterbauteils (1) Flipchip-Kontakte (30) als innere Verbindungselemente (14) aufweist, die mit Kontaktanschlussflächen (31) der oberen Verdrahtungsstruktur (22) des unteren Verdrahtungssubstrats (4) elektrisch verbunden sind.
  9. Halbleiterbauteil nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass der mindestens eine Halbleiterchip (12) mit seiner Rückseite auf der oberen Verdrahtungsstruktur (22) angeordnet ist und auf seiner aktiven Oberseite Kontaktflächen aufweist, die über Bonddrahtverbindungen mit Kontaktanschlussflächen der oberen Verdrahtungsstruktur (22) elektrisch in Verbindung stehen.
  10. Halbleiterbaut nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiterchipstapel (13) zwei Halbleiterchips (12, 32) aufweist, die mit ihren Rückseiten (33, 34) stoffschlüssig verbunden sind.
  11. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiterchipstapel (13) einen ersten Halbleiterchip (12) mit Flipchip-Kontakten (30) als innere Verbindungselemente (14) auf seiner Oberseite (35) und einen zweiten Halbleiterchip (32) mit Kontaktflächen (36) auf seiner Oberseite (37) aufweist.
  12. Halbleiterbauteil nach Anspruch 10, dadurch gekennzeichnet, dass der erste Halbleiterchip (12) über seine Flipchip-Kontakte (30) und der zweite Halbleiterchip (32) über Bonddrahtverbindungen (38) als innere Verbindungselemente (14) mit Kontaktanschlussflächen (39) der oberen Verdrahtungsstruktur (22) des unteren Verdrahtungssubstrats (4) elektrisch in Verbindung steht.
  13. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass mindestens ein Teil der Lotkugeln (2, 20, 29) metallbeschichtete Polymerkugeln aufweisen.
  14. Halbleiterbauteil nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass die Lotkugeln (2, 20, 29) ein Kernmaterial aufweisen, das einen höheren Schmelzpunkt als ein das Kernmaterial umgebendes Lotmaterial aufweist.
  15. Halbleiterbauteil nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass Lotkugeln (2) auf der Oberseite (9) des unteren Verdrahtungssubstrats (4) und die damit stoffschlüssig verbundenen Lotkugeln (20) auf der Unterseite (19) des oberen Verdrahtungssubstrats (6) ein Lotmaterial mit gleichem Schmelzpunkt, vorzugsweise eine SnAgCu-Metalllegierung, aufweisen.
  16. Halbleiterbauteil nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass die Lotkugeln (2) auf der Oberseite (9) des unteren Verdrahtungssubstrats (4) ein Metall aufweisen, das einen niedrigeren Schmelzpunkt aufweist, als das Material der Lotkugeln (20) auf der Unterseite (19) des oberen Verdrahtungssubstrats (6).
  17. Halbleiterbauteil nach Anspruch 16, dadurch gekennzeichnet, dass die Lotkugeln (2) auf der Oberseite (9) des unteren Verdrahtungssubstrats (4) eine SnPbAg-Metalllegierung und die Lotkugeln (20) auf der Unterseite (19) des oberen Verdrahtungssubstrats (6) eine SnAgCu-Metalllegierung aufweisen.
  18. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass auf dem Halbleiterbasiselement mehrere Halbleiterbauelemente (5) mit einer Folienschablone (15) gestapelt sind, und ein oberstes Halbleiterbauelement (51) einen Halbleiterbauteilstapel (50) abschließt.
  19. Verfahren zur Herstellung eines Halbleiterbauteils (1) mit einem unteren Verdrahtungssubstrat (4) und Lotkugeln (2) als Verbindungselemente (21), wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines Basishalbleiterbauelements (5), wobei in einem zentralen Bereich (8) eines Verdrahtungssubstrats (4) ein räumlich begrenzte erste Kunststoffmasse (3) einen Halbleiterchip oder einen Halbleiterchipstapel einbettet, und wobei in den umgebenden Randbereichen (11) Kontaktanschlussflächen (41) zum Aufbringen von Lotkugeln (2) angeordnet werden; – Aufbringen und Fixieren von Lotkugeln (2) auf den Kontaktanschlussflächen (41); – Herstellen einer Folienschablone (15), die Öffnungen (16) aufweist, die in Anzahl, Anordnung und Größe der Anzahl, Anordnung und Größe der Lotkugeln (2) in den Randbereichen (11) entspricht, wobei eine zentrale Öffnung (42) in ihrer flächigen Erstreckung der flächigen Erstreckung der ersten Kunststoffgehäusemasse (3) des Basishalbleiterbauelements (5) angepasst ist, – Ausrichten und Fixieren der Folienschablone (15) auf den Randbereichen (11) des Basishalbleiterbauelements (5) derart, dass die Lotkugeln in den Öffnungen der Folienschablone (15) angeordnet sind.
  20. Verfahren zur Herstellung eines Halbleiterbauteils (1), das ein Basishalbleiterbauelement (5) aufweist, das mit den Verfahrensschritten des Anspruchs 18 hergestellt wird und ein gestapeltes Halbleiterbauelement (7), das mit nachfolgenden Verfahrensschritten hergestellt wird: – Herstellen eines zu stapelnden Halbleiterbauelements (7) auf einem weiteren Verdrahtungssubstrat (6), wobei auf der Oberseite (17) des weiteren Verdrahtungssubstrats (6) in eine zweite Kunststoffmasse (10) ein Halbleiterchip oder ein Halbleiterchipstapel eingebettet wird und wobei in Randbereichen (11) auf der Unterseite (19) des Verdrahtungssubstrats (6) Kontaktanschlussflächen (43) zum Aufbringen von Lotkugeln (20) angeordnet werden; – Aufbringen von Lotkugeln (20) auf die Kontaktanschlussflächen (43) in Randbereichen (11) auf der Unterseite (19) des Verdrahtungssubstrats (6), wobei die Lotkugeln (20) in Anzahl und Anordnung den Lotkugeln (2) auf der Oberseite (9) des Basishalbleiterbauelements (5) entsprechen; – Stapeln des zu stapelnden Halbleiterbauelements (7) auf dem Basishalbleiterbauelement (5) unter stoffschlüssigem Verbinden der aufeinander angepassten und gestapelten Lotkugeln (2, 20) zu Verbindungselementen (21).
  21. Verfahren zur Herstellung mehrerer Halbleiterbauteile (1) mit Verdrahtungssubstraten (4, 6) und Lotkugeln (2, 20) als Verbindungselemente (21), wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines ersten Nutzens mit in Zeilen und Spalten angeordneten Basishalbleiterelementpositionen auf einem unteren Verdrahtungssubstrat (4), wobei in den Basishalbleiterelementpositionen in zentralen Bereichen (8) eine räumlich begrenzte erste Kunststoffmasse (3) aufgebracht wird und wo bei in Randbereichen (11) Kontaktanschlussflächen (41) zum Aufbringen von Lotkugeln (2) angeordnet werden; – Aufbringen und Fixieren von Lotkugeln (2) auf den Kontaktanschlussflächen (41) des unteren Verdrahtungssubstrats (4) in den Randbereichen (11) der Basishalbleiterelementpositionen; – Auftrennen des ersten Nutzens in einzelne Basisbauteilelemente (5); – Herstellen eines zweiten Nutzens mit in Zeilen und Spalten angeordneten Halbleiterelementpositionen für zu stapelnde Halbleiterbauelemente auf einem oberen Verdrahtungssubstrat (6), wobei in den Halbleiterbauelementpositionen in zentralen Bereichen (8) der Oberseite (17) des oberen Verdrahtungssubstrats (6) eine räumlich begrenzte zweite Kunststoffmasse (10) aufgebracht wird, und wobei in Randbereichen (11) auf der Unterseite (19) des oberen Verdrahtungssubstrats (6) Kontaktanschlussflächen (43) zum Aufbringen von Lotkugeln (20) angeordnet werden; – Aufbringen von Lotkugeln (20) auf Kontaktanschlussflächen (43) in Randbereichen (11) auf der Unterseite (19) des oberen Verdrahtungssubstrats (6), wobei die Lotkugeln (20) in Anzahl und Anordnung den von der Folienschablone (15) umgebenen Lotkugeln (2) auf der Oberseite (9) des unteren Verdrahtungssubstrats (4) des ersten Nutzens entsprechen; – Auftrennen des zweiten Nutzens in einzelne zu stapelnde Halbleiterbauelemente; – Herstellen einer Folienschablone (15), die Öffnungen (16) aufweist, die in Anzahl, Anordnung und Größe der Anzahl, Anordnung und Größe der Lotkugeln (2) in den Randbereichen (11) entspricht, wobei eine zentrale Öffnung (42) in ihrer flächigen Erstreckung der flächigen Erstreckung der ersten Kunststoffgehäusemasse (3) des Basishalbleiterbauelements (5) angepasst ist; – Ausrichten und Anbringen der Folienschablone (15) auf den Randbereichen (11) der Oberseite (9) des unteren Verdrahtungssubstrats (4); – Stapeln des zu stapelnden Halbleiterbauelements (7) auf dem Basishalbleiterbauelement (5) unter stoffschlüssigem Verbinden der aufeinander angepassten und gestapelten Lotkugeln (2, 20) zu Verbindungselementen (21).
  22. Verfahren nach Anspruch 21, dadurch gekennzeichnet, dass vor dem Auftrennen des Nutzens Lotkugeln (29) als Außenkontakte (28) auf Außenkontaktflächen (27) einer unteren Verdrahtungsstruktur (25) des unteren Verdrahtungssubstrats (4) aufgebracht werden.
  23. Verfahren nach Anspruch 21 oder Anspruch 22, dadurch gekennzeichnet, dass vor dem Auftrennen des Nutzens auf Außenkontaktflächen (27) einer unteren Verdrahtungsstruktur (25) des unteren Verdrahtungssubstrats (4) Außenkontaktsockel als Außenkontakte (28) auf Außenkontaktflächen (27) einer unteren Verdrahtungsstruktur (25) des unteren Verdrahtungssubstrats (4) chemisch oder galvanisch abgeschieden werden.
  24. Verfahren nach einem der Ansprüche 21 bis 23, dadurch gekennzeichnet, dass vor dem Auftrennen der Nutzen eine Folienschablone (15) in den Basishalbleiterbauelementpositionen auf dem ersten Nutzen ausgerichtet und aufgebracht wird, und der zweite Nutzen mit seinen Lotkugeln (20) auf dem ersten Nutzen gestapelt wird.
  25. Verfahren nach einem der Ansprüche 21 bis 24, dadurch gekennzeichnet, dass nach dem Stapeln der Nutzen die gebildeten Verbindungselemente (21) in eine dritte Kunststoffgehäusemasse (18) unter Auffüllen des Zwischenraums (40) zwischen dem ersten und zweiten Nutzen eingebettet werden und danach der Stapel aus Nutzen in einzelne Halbleiterbauteile aufgetrennt wird.
  26. Verfahren nach einem der Ansprüche 19 bis 25, dadurch gekennzeichnet, dass die Dicke der Folienschablone (15) derart gewählt wird, dass das Volumen einer einzelnen Öffnung (16) für eine Lotkugel (2) dem Volumen der Lotkugel (2) angepasst ist, sodass beim Aufschmelzen der Lotkugel (2) die Öffnung (16) in der Folienschablone (15) mit Lotmaterial zu einem Lotmaterialsockel (44) gefüllt wird.
DE102005051414A 2005-10-25 2005-10-25 Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils Expired - Fee Related DE102005051414B3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102005051414A DE102005051414B3 (de) 2005-10-25 2005-10-25 Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005051414A DE102005051414B3 (de) 2005-10-25 2005-10-25 Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils

Publications (1)

Publication Number Publication Date
DE102005051414B3 true DE102005051414B3 (de) 2007-04-12

Family

ID=37887278

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005051414A Expired - Fee Related DE102005051414B3 (de) 2005-10-25 2005-10-25 Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils

Country Status (1)

Country Link
DE (1) DE102005051414B3 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015009702A1 (en) * 2013-07-15 2015-01-22 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US9633979B2 (en) 2013-07-15 2017-04-25 Invensas Corporation Microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5641113A (en) * 1994-06-30 1997-06-24 Oki Electronic Industry Co., Ltd. Method for fabricating an electronic device having solder joints
US5869904A (en) * 1997-04-28 1999-02-09 Nec Corporation Semiconductor device having a projecting electrode
US5956606A (en) * 1997-10-31 1999-09-21 Motorola, Inc. Method for bumping and packaging semiconductor die
US6204558B1 (en) * 1998-09-01 2001-03-20 Sony Corporation Two ball bump
US6399178B1 (en) * 1998-07-20 2002-06-04 Amerasia International Technology, Inc. Rigid adhesive underfill preform, as for a flip-chip device
US20030222352A1 (en) * 2002-05-29 2003-12-04 Via Technologies, Inc. Under-bump metallugical structure
US20040212088A1 (en) * 2003-04-28 2004-10-28 Advanced Semiconductor Engineering Inc. Multi-chip package substrate for flip-chip and wire bonding
US20050121764A1 (en) * 2003-12-04 2005-06-09 Debendra Mallik Stackable integrated circuit packaging

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5641113A (en) * 1994-06-30 1997-06-24 Oki Electronic Industry Co., Ltd. Method for fabricating an electronic device having solder joints
US5869904A (en) * 1997-04-28 1999-02-09 Nec Corporation Semiconductor device having a projecting electrode
US5956606A (en) * 1997-10-31 1999-09-21 Motorola, Inc. Method for bumping and packaging semiconductor die
US6399178B1 (en) * 1998-07-20 2002-06-04 Amerasia International Technology, Inc. Rigid adhesive underfill preform, as for a flip-chip device
US6204558B1 (en) * 1998-09-01 2001-03-20 Sony Corporation Two ball bump
US20030222352A1 (en) * 2002-05-29 2003-12-04 Via Technologies, Inc. Under-bump metallugical structure
US20040212088A1 (en) * 2003-04-28 2004-10-28 Advanced Semiconductor Engineering Inc. Multi-chip package substrate for flip-chip and wire bonding
US20050121764A1 (en) * 2003-12-04 2005-06-09 Debendra Mallik Stackable integrated circuit packaging

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015009702A1 (en) * 2013-07-15 2015-01-22 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
CN105556662A (zh) * 2013-07-15 2016-05-04 英闻萨斯有限公司 具有由延伸经过囊封件的连接器耦接的堆叠端子的微电子组件
TWI550736B (zh) * 2013-07-15 2016-09-21 英帆薩斯公司 具有藉由延伸穿過囊封體之連接器所耦接的堆疊端子的微電子組件
US9633979B2 (en) 2013-07-15 2017-04-25 Invensas Corporation Microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US9356006B2 (en) 2014-03-31 2016-05-31 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US9812433B2 (en) 2014-03-31 2017-11-07 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies

Similar Documents

Publication Publication Date Title
DE102006001767B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102004022884B4 (de) Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
DE10360708B4 (de) Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
DE102005006995B4 (de) Halbleiterbauteil mit Kunstoffgehäuse und Außenanschlüssen sowie Verfahren zur Herstellung desselben
DE102005043557B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102005027356B4 (de) Halbleiterleistungsbauteilstapel in Flachleitertechnik mit oberflächenmontierbaren Außenkontakten und ein Verfahren zur Herstellung desselben
DE10142120A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE102008047416A1 (de) Halbleiteranordnung und Verfahren zur Herstelllung von Halbleiteranordnungen
DE60032067T2 (de) Mehrschichtige Leiterplatte und Verfahren zu deren Herstellung
DE10110203B4 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips und Verfahren zu seiner Herstellung
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102004001829A1 (de) Halbleitervorrichtung
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
WO2005086235A2 (de) Basishalbleiterbauteil für einen halbleiterbauteilstapel und verfahren zur herstellung desselben
DE102005051414B3 (de) Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils
DE4446471C2 (de) Verfahren zur Montage eines Chips auf einem flexiblen Schaltungsträger
DE10136655C1 (de) Multichipmodul in COB Bauweise, insbesondere CompactFlash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
DE10141571B4 (de) Verfahren zum Zusammenbau eines Halbleiterbauelements und damit hergestellte integrierte Schaltungsanordnung, die für dreidimensionale, mehrschichtige Schaltungen geeignet ist
DE19747177C2 (de) Gehäustes Bauelement und Verfahren zu dessen Herstellung
DE102005050637A1 (de) Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils
DE10133959B4 (de) Elektronisches Bauteil mit Halbleiterchip

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee