DE3925604A1 - Kontaktierung von ungehaeusten halbleiterschaltungen auf substraten - Google Patents
Kontaktierung von ungehaeusten halbleiterschaltungen auf substratenInfo
- Publication number
- DE3925604A1 DE3925604A1 DE3925604A DE3925604A DE3925604A1 DE 3925604 A1 DE3925604 A1 DE 3925604A1 DE 3925604 A DE3925604 A DE 3925604A DE 3925604 A DE3925604 A DE 3925604A DE 3925604 A1 DE3925604 A1 DE 3925604A1
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- semiconductor
- circuit
- semiconductor circuits
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Description
Die Erfindung betrifft ein Verfahren gemäß dem Oberbegriff des
Patentanspruchs 1 und eine dadurch hergestellte Hybridschal
tung.
Bei Hybridschaltungen erfolgt die Erzeugung der planaren
Strukturen, wie Leiterbahnen, Überkreuzungen und Widerständen
in der üblichen Dickschicht- oder Dünnfilmtechnik auf Keramik-
oder Glassubstraten. Die Strukturen können hierbei ein- oder
beidseitig aufgebracht sein. Ebenso sind Durchkontaktierungen
möglich.
Die Verwendung von ungehäusten Halbleiterschaltungen auf Hy
bridschaltungen oder Leiterplatten ergibt folgende Vorteile:
eine gute thermische Kopplung zwischen der Halbleiterschaltung und dem Substrat ergibt eine hohe Wärmeableitung;
der Platzbedarf für ungehäuste Halbleiterschaltungen ist we sentlich geringer als der für gehäuste;
die fehlende Bezeichnung auf den ungehäusten Halbleiterschal tungen ergibt einen erhöhten Nachbauschutz.
eine gute thermische Kopplung zwischen der Halbleiterschaltung und dem Substrat ergibt eine hohe Wärmeableitung;
der Platzbedarf für ungehäuste Halbleiterschaltungen ist we sentlich geringer als der für gehäuste;
die fehlende Bezeichnung auf den ungehäusten Halbleiterschal tungen ergibt einen erhöhten Nachbauschutz.
Die gängigsten Verfahren zur Kontaktierung der Halbleiterschal
tungen mit den Leiterbahnen der Hybridschaltungen bzw. Leiter
platten sind folgende: Das Chip-and-Wire Verfahren, wobei jede
Verbindung einzeln gebondet werden muß, und kritische interme
tallische Verbindungen, wie die Purpurpest, zwischen dem Gold
draht und den Anschlußflächen der Halbleiterschaltungen aus
Aluminium entstehen können.
Das Tape-Automated-Bonding Verfahren, bei dem ein spezieller
Aufbau von Höckern, sogenannten Bumps, auf der Halbleiterschal
tung erforderlich ist, und chipindividuelle, geätzte Leiter
bahnspinnen erforderlich sind.
Das Flip-Chip-Montage-Verfahren, bei dem ebenfalls Bumps auf
dem Halbleiter erforderlich sind und Verbindungsstellen unter
dem Chip liegen, so daß keine vollständige optische Kontrolle
möglich ist.
Das Beam-Lead-Bonding-Verfahren, bei dem spezielle Bändchen,
die sogenannten Beam-Leads, auf der Halbleiterschaltung erfor
derlich sind.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der
eingangs genannten Art anzugeben, das einfach durchführbar und
keine spezielle Ausführungsform der Halbleiterschaltung erfor
dert.
Diese Aufgabe wird erfindungsgemäß durch die im Patentan
spruch 1 angegebenen Merkmale gelöst.
Ein Vorteil des erfindungsgemäßen Verfahrens besteht darin, daß
alle Halbleiterschaltungen auf dem Substrat in einem Arbeits
gang kontaktiert werden können (Simultankontaktierungsverfah
ren).
Durch das erfindungsgemäße Verfahren wird weiter eine sehr gute
thermische Kopplung der Halbleiterschaltung mit dem Trägersub
strat erreicht. Zusätzliche Wärmesenken sind einfach zu montie
ren. Der Wärmewiderstand zwischen der Sperrschicht der Halblei
terschaltung und der Wärmesenke kann sehr gering gehalten wer
den.
Das erfindungsgemäße Verfahren kann sowohl bei Hybridschaltun
gen als auch bei Standart-Gehäusen verwendet werden.
Im folgenden wird die Erfindung an eines in der Zeichnung dar
gestellten Ausführungsbeispieles beschrieben. Dabei zeigen
Fig. 1 im Querschnitt ein Substrat mit einem in einer Ver
tiefung liegenden Halbleiterschaltung,
Fig. 2 einen Ausschnitt aus Fig. 1, wobei Leiterbahnen
aufgebracht sind,
Fig. 3 eine Draufsicht auf das Substrat mit Halbleiterschal
tung und Leiterbahn, und
Fig. 4 zusätzlich angebrachte Kühlkörper.
In Fig. 1 ist im Querschnitt ein Substrat 1 aus Isoliermate
rial (es kann sich hierbei auch um eine Leiterplatte handeln)
mit einer nicht näher bezeichneten Vertiefung dargestellt, in
die eine Halbleiterschaltung 2 (beispielsweise ein IC) einge
legt ist. Um Kontaktflächen 3 der Halbleiterschaltung 2 unter
Verwendung von in Dickschicht- oder Dünnfilmtechnick herge
stellten Leiterbahnen ankontaktieren zu können, muß die Ober
fläche der Halbleiterschaltung 2 mit der Oberfläche des Sub
strats 1 eine Ebene bilden. Diese Vertiefungen im Substrat 1
können beispielsweise mit einem Excimer-Laser hergestellt wer
den. Durch Verwendung von entsprechenden Blenden im Laserstrahl
ist bei Einsatz mehrerer Halbleiterschaltungen 2 die Herstel
lung aller Vertiefungen gleichzeitig möglich. Sollten es die
Toleranzen der Halbleiterschaltung 2 erfordern, so können die
Abmessungen der Vertiefungen über eine variable Blende den
jeweiligen Abmessungen der Halbleiterschaltung 2 angepaßt
werden.
Die genauen Abmessungen der Halbleiterschaltung 2 können mit
einem optischen System vermessen werden, wobei dieses System
zweckmäßigerweise mit dem Excimer-Laser rechnergekoppelt ist.
Die Tiefe der Vertiefung ist beispielsweise über die Abtragrate
oder andere Meßeinrichtungen, z.B. optisch oder mit Ultra
schall, zu ermitteln. Nach dem Erreichen der erforderlichen
Tiefe gibt die hierzu verwendete Meßeinrichtung ein Signal zum
Abschalten des Lasers. Eine andere Möglichkeit zur Herstellung
der Vertiefung besteht darin, diese in sogenannter grüner
Keramik zu erzeugen.
Die Halbleiterschaltung 2 wird in der Vertiefung mit einem Kle
ber 4 fixiert. Als Kleber 4 kann ein Leit- oder Isolierkleber
(Epoxy-Die-Bonding) verwendet werden. Anschließend erfolgt die
Aushärtung des Klebers 4.
Eine eventuell erforderliche elektrische Kontaktierung der
Rückseite der Halbleiterschaltung 2 kann über eine oder mehrere
Durchkontaktierungen 5 im verbleibenden Substrat 1 unter der
Halbleiterschaltung 2 zur Rückseite des Substrats 1 erfolgen.
Anhand von Fig. 2 werden die nächsten Arbeitsschritte erläu
tert.
Ein zwischen Halbleiterschaltung 2 und Substrat 1 vorhandener
Spalt 6 wird mit einer Isolierschicht 7 abgedeckt. Diese Iso
lierschicht 7 kann durch das Aufbringen einer Isolierpaste mit
tels Siebdruck erzeugt werden. Um hohe Genauigkeiten zu errei
chen, ist auch der Einsatz von geätzten Metallmasken anstelle
der gebräuchlichen Siebe möglich. Die Aushärtung der Isolier
paste oder auch eines Isolierklebers muß unterhalb der max.
zulässigen Sperrschichttemperatur der eingesetzten Halbleiter
schaltungen 2 erfolgen. Um sogenannte Pinholes zu vermeiden,
kann es erforderlich werden, diesen Druck zweimal auszuführen.
Das Aufbringen der Isolierschicht 7 ist nötig, um Kurzschlüsse
zwischen der nicht passivierten Kante der Halbleiterschaltung 2
und einer im nächsten Arbeitsgang aufgebrachten Ankontaktie
rungsleiterbahn 8 zu vermeiden.
Die eigentliche Verbindung der Kontaktflächen 3 mit einer auf
dem Substrat 1 aufgebrachten Schaltungsleiterbahn 9 erfolgt
mit der Ankontaktierungsleiterbahn 8. Diese Leiterbahnen 8 wer
den mit einer Leitpaste oder einem Leitkleber in Siebdruck
technik ausgeführt. Bei hohen Anforderungen an die Genauigkeit
bzw. bei Leiterbahnbreiten < 100 µ können geätzte Metallmasken
anstelle der Siebe eingesetzt werden. Mit einem einzigen Sieb
druckvorgang sind somit alle Verbindungen zwischen den Schal
tungsleiterbahnen 9 auf dem Substrat 1 und den Kontaktflächen 3
der Halbleiterschaltung 2 herstellbar. Die Aushärtung muß wie
derum unterhalb max. zulässigen der Sperrschichttemperatur
erfolgen. Durch die übliche Passivierung der Oberfläche der
Halbleiterschaltung 2 mit Siliziumnitrid oder Siliziumoxyd
treten keine Kurzschlüsse auf. Anstelles eines Druckverfahrens
kann auch ein Dünnfilmprozeß angewendet werden.
Nach dem Ankontaktieren der Halbleiterschaltungen 2 wird im
allgemeinen eine elektrische Prüfung durchgeführt. Werden hier
bei fehlerhafte Halbleiterschaltungen 2 erkannt, so können
diese platzselektiv mit einem Excimer-Laser abgetragen werden.
Eine neue Halbleiterschaltung 2 wird anschließend durch platz
selektives Ausführen der nötigen Verfahrensschritte fixiert und
kontaktiert.
Die Leiterbahnen 8, 9 einschließlich der Halbleiterschaltungen
2 können mittels Abdecklack vor Umwelteinflüssen geschützt wer
den. Dieser Lack kann auch mittels Siebdruck aufgebracht wer
den, da die Oberfläche der Schaltung plan ist. Die Hybridier
plätze von eventuell noch erforderlichen Bauelementen sind da
bei freizuhalten. Eine andere Möglichkeit der Passivierung be
steht im Aufsputtern (Kathodenzerstäubung) von z.B. Silizium
oxyd. Hierbei sind dann anschließend die Hybridierplätze bei
spielsweise durch Ätzen oder mit der Abhebetechnik wieder frei
zulegen.
Werden für die Funktion der Hybridschaltung zusätzliche ge
häuste Bauelemente benötigt (integrierte Schaltkreise, Kon
densatoren, Dioden, Transistoren u.a.), so können diese Bau
teile beispielsweise mit elektrisch leitendem Kleber montiert
werden. Der Kleber kann entweder mit üblichen Verfahren (bei
spielsweise mit einem numerisch gesteuerten Dosiergerät) oder
mittels Siebdrucktechnik aufgebracht werden. Letzteres ist nur
dadurch möglich, daß mit dem erfindungsgemäßen Verfahren eine
plane Oberfläche der Hybridschaltung erreicht wird.
In Fig. 3 ist in Draufsicht die in die Vertiefung eingebettete
Halbleiterschaltung 2 zu sehen. Weiter sind die die Kontakt
flächen 3 mit den Schaltungsleiterbahnen 9 verbindenden An
kontaktierungsleiterbahnen 8 dargestellt, die über die Isolier
schicht 7 gelegt sind.
Werden zur besseren Wärmeableitung noch zusätzliche in Fig. 4
dargestellte Kühlelemente 10,11 benötigt, so ist die Montage
dieser Elemente 10, 11 auf der Vorder- oder Rückseite des
Substrates 1 möglich. Das Kühlelement 11 auf der Vorderseite
des Substrates 1 muß mit einem gut wärmeleitenden Isolations
kleber 12 aufgebracht werden. Um einen definierten Abstand
zwischen Kühlelement 11 und der Substratoberfläche zu erhalten,
ist ein gefüllter Klebstoff, beispielsweise mit Keramikgranu
lat, zu bevorzugen. Da sich die temperaturerzeugende Sperr
schicht der Halbleiterschaltung 2 an der Oberfläche befindet,
kann mit einem sehr geringen Wärmewiderstand zwischen Sperr
schicht und diesem Kühlelement 11 gerechnet werden.
Die Kühlelemente 10, 11 halten zusätzlich schädliche Umwelt
einflüsse von der Hybridschaltung ab.
Claims (5)
1. Verfahren zur elektrischen Kontaktierung von ungehäusten
Halbleiterschaltungen (2) auf einem plattenförmigen Substrat
(1) aus Isoliermaterial mit darauf aufgebrachten Leiterbahnen
(9), dadurch gekennzeichnet, daß
Vertiefungen in dem Substrat (1) erzeugt werden, so daß die Oberflächen der Halbleiterschaltungen (2) in der Oberflächen ebene des Substrats (1) liegen,
die Halbleiterschaltungen (2) in den Vertiefungen fixiert werden,
auf einen Spalt (6) zwischen dem Substrat (1) und den Halblei terschaltungen (2) jeweils eine Isolierschicht (7) aufgebracht wird, und
weitere Leiterbahnen (8) zur Kontaktierung der Kontaktflächen (3) mit den Leiterbahnen (9) aufgebracht werden.
Vertiefungen in dem Substrat (1) erzeugt werden, so daß die Oberflächen der Halbleiterschaltungen (2) in der Oberflächen ebene des Substrats (1) liegen,
die Halbleiterschaltungen (2) in den Vertiefungen fixiert werden,
auf einen Spalt (6) zwischen dem Substrat (1) und den Halblei terschaltungen (2) jeweils eine Isolierschicht (7) aufgebracht wird, und
weitere Leiterbahnen (8) zur Kontaktierung der Kontaktflächen (3) mit den Leiterbahnen (9) aufgebracht werden.
2. Verfahren nach Anspruch 1
dadurch gekennzeichnet, daß
die weiteren Leiterbahnen (8) in Siebdrucktechnik aufgebracht
werden.
3. Verfahren nach Anspruch 1
dadurch gekennzeichnet, daß
die weiteren Leiterbahnern (8) mit einem Dünnfilmprozeß aufge
bracht werden.
4. Hybridschaltung
gekennzeichnet durch
mindestens eine in eine Vertiefung eines Substrates (1) eingebettete Halbleiterschaltung (2),
durch eine einen Spalt (6) zwischen Halbleiterschaltung (2) und Substrat (1) abdeckende Isolierschicht (7), und
durch Leiterbahnen (8), die Kontaktflächen (3) der Halbleiter schaltung (2) über die Isolierschicht (7) hinweg mit auf dem Substrat (1) befindlichen Schaltungsleiterbahnen (9) zu kon taktieren.
mindestens eine in eine Vertiefung eines Substrates (1) eingebettete Halbleiterschaltung (2),
durch eine einen Spalt (6) zwischen Halbleiterschaltung (2) und Substrat (1) abdeckende Isolierschicht (7), und
durch Leiterbahnen (8), die Kontaktflächen (3) der Halbleiter schaltung (2) über die Isolierschicht (7) hinweg mit auf dem Substrat (1) befindlichen Schaltungsleiterbahnen (9) zu kon taktieren.
5. Hybridschaltung nach Anspruch 4,
gekennzeichnet durch
mindestens ein auf der Hybridschaltung aufgebrachtes Kühlele
ment (10, 11) .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3925604A DE3925604A1 (de) | 1989-08-02 | 1989-08-02 | Kontaktierung von ungehaeusten halbleiterschaltungen auf substraten |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3925604A DE3925604A1 (de) | 1989-08-02 | 1989-08-02 | Kontaktierung von ungehaeusten halbleiterschaltungen auf substraten |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3925604A1 true DE3925604A1 (de) | 1991-02-07 |
Family
ID=6386375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3925604A Ceased DE3925604A1 (de) | 1989-08-02 | 1989-08-02 | Kontaktierung von ungehaeusten halbleiterschaltungen auf substraten |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3925604A1 (de) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0516170A2 (de) * | 1991-05-28 | 1992-12-02 | Oki Electric Industry Co., Ltd. | Schaltungsplatten-Anordnung zum Montieren eines Halbleiterchips und Herstellungsverfahren dafür |
DE19520676A1 (de) * | 1995-06-07 | 1996-12-12 | Deutsche Telekom Ag | Hybridschaltung und Verfahren zur Herstellung derselben |
DE19720300A1 (de) * | 1996-06-03 | 1997-12-04 | Cis Inst Fuer Mikrosensorik E | Elektronisches Hybrid-Bauelement und Verfahren zu seiner Herstellung |
EP0923130A1 (de) * | 1997-12-12 | 1999-06-16 | ELA MEDICAL (Société anonyme) | Elektronische Schaltung, insbesondere für implantierbare aktive medizinische Vorrichtung, wie ein Herzstimulator oder -defibrillator, und deren Herstellungsmethode |
WO2003081669A1 (fr) * | 2002-03-26 | 2003-10-02 | Thales | Module de circuits integres et procede de fabrication correspondant |
-
1989
- 1989-08-02 DE DE3925604A patent/DE3925604A1/de not_active Ceased
Non-Patent Citations (5)
Title |
---|
IBM TDB, 1983, Vol. 26, Nr. 6, S. 2730-2731 * |
JP 61-2 14 444 A, in: Pat. Abstr. of JP, E-480 * |
JP 61-2 92 929 A, in: Pat. Abstr. of JP, E-509 * |
JP 63-1 47 339 A, in: Pat. Abstr. of JP, E-675 * |
Productions, 5-1989, S. 14-16 * |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0516170A2 (de) * | 1991-05-28 | 1992-12-02 | Oki Electric Industry Co., Ltd. | Schaltungsplatten-Anordnung zum Montieren eines Halbleiterchips und Herstellungsverfahren dafür |
EP0516170A3 (en) * | 1991-05-28 | 1993-04-14 | Oki Electric Industry Co., Ltd. | Semiconductor chip mounted circuit board assembly and method for manufacturing the same |
DE19520676A1 (de) * | 1995-06-07 | 1996-12-12 | Deutsche Telekom Ag | Hybridschaltung und Verfahren zur Herstellung derselben |
DE19720300A1 (de) * | 1996-06-03 | 1997-12-04 | Cis Inst Fuer Mikrosensorik E | Elektronisches Hybrid-Bauelement und Verfahren zu seiner Herstellung |
DE19720300B4 (de) * | 1996-06-03 | 2006-05-04 | CiS Institut für Mikrosensorik gGmbH | Elektronisches Hybrid-Bauelement und Verfahren zu seiner Herstellung |
EP0923130A1 (de) * | 1997-12-12 | 1999-06-16 | ELA MEDICAL (Société anonyme) | Elektronische Schaltung, insbesondere für implantierbare aktive medizinische Vorrichtung, wie ein Herzstimulator oder -defibrillator, und deren Herstellungsmethode |
FR2772516A1 (fr) * | 1997-12-12 | 1999-06-18 | Ela Medical Sa | Circuit electronique, notamment pour un dispositif medical implantable actif tel qu'un stimulateur ou defibrillateur cardiaque, et son procede de realisation |
US6256206B1 (en) | 1997-12-12 | 2001-07-03 | Ela Medical S.A. | Electronic circuit for an active implantable medical device and method of manufacture |
WO2003081669A1 (fr) * | 2002-03-26 | 2003-10-02 | Thales | Module de circuits integres et procede de fabrication correspondant |
FR2837982A1 (fr) * | 2002-03-26 | 2003-10-03 | Thales Sa | Module de circuits integres et procede de fabrication correspondant |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0994640B1 (de) | Verfahren zur Herstellung von Schaltungsanordnungen | |
DE3888552T2 (de) | Elektronische Packungsstruktur. | |
DE3026183C2 (de) | ||
EP0221399B1 (de) | Leistungshalbleitermodul | |
DE3616494C2 (de) | ||
DE2554965C2 (de) | ||
DE69414291T2 (de) | Eine Halbleiteranordnung und Packung | |
DE69819216T2 (de) | Freitragende Kugelverbindung für integrierte Schaltungschippackung | |
DE19700963C2 (de) | Verfahren zur Herstellung eines Leistungsmoduls mit einer aktive Halbleiterbauelemente und passive Halbleiterbauelemente aufweisenden Schaltungsanordnung | |
EP0351581A1 (de) | Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung | |
DE69518935T2 (de) | Halbleiterpackung | |
DE4008624A1 (de) | Verfahren zur herstellung einer hybriden halbleiterstruktur und nach dem verfahren hergestellte halbleiterstruktur | |
DE19927873C2 (de) | Verfahren zum Prüfen von Chip-Scale-Gehäusen für integrierte Schaltungen | |
DE69030223T2 (de) | Gestapeltes Mehrschichtsubstrat zum Montieren integrierter Schaltungen | |
DE2536316A1 (de) | Elektrische schaltungsanordnung in kompaktbauweise | |
DE69004581T2 (de) | Plastikumhüllte Hybrid-Halbleiteranordnung. | |
DE3888129T2 (de) | Verfahren zum Verbinden einer Elektrode. | |
DE69723801T2 (de) | Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung | |
DE68926258T2 (de) | Verfahren zum Herstellen eines uniaxial elektrisch leitenden Artikels | |
DE3925604A1 (de) | Kontaktierung von ungehaeusten halbleiterschaltungen auf substraten | |
DE3784987T2 (de) | Automatisches Verbindungssystem mit Bändern von externen Anschlüssen. | |
DE112019007581B4 (de) | Plattenanordnung mit CVDD-(Chemical Vapor Deposition Diamond)-Fenstern für den Wärmetransport | |
EP0007993A1 (de) | Leiterplatte zur Halterung und elektrischen Verbindung von Halbleiterchips | |
DE4113034A1 (de) | System und verfahren zum automatisierten bandbonden, die die reparatur erleichtern | |
DE3545560A1 (de) | Elektrischer druckpassungssockel fuer eine direkte verbindung mit einem halbleiterchip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8131 | Rejection |