JPH08330704A - 電子装置 - Google Patents
電子装置Info
- Publication number
- JPH08330704A JPH08330704A JP13631195A JP13631195A JPH08330704A JP H08330704 A JPH08330704 A JP H08330704A JP 13631195 A JP13631195 A JP 13631195A JP 13631195 A JP13631195 A JP 13631195A JP H08330704 A JPH08330704 A JP H08330704A
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- mounting substrate
- semiconductor pellet
- recess
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】 実装基板１に半導体ペレット３を実装する電
子装置の厚さ（実装基板の板厚方向と同一方向の厚さ）
を薄くする。 【構成】 実装基板１に半導体ペレット３を実装する電
子装置において、前記実装基板１に凹部２を設け、この
凹部２内に前記半導体ペレット３を実装する。また、前
記実装基板１の凹部２内に樹脂を充填する。
子装置の厚さ（実装基板の板厚方向と同一方向の厚さ）
を薄くする。 【構成】 実装基板１に半導体ペレット３を実装する電
子装置において、前記実装基板１に凹部２を設け、この
凹部２内に前記半導体ペレット３を実装する。また、前
記実装基板１の凹部２内に樹脂を充填する。
Description
【０００１】
【産業上の利用分野】本発明は、電子装置に関し、特
に、実装基板に半導体ペレットを実装する電子装置に適
用して有効な技術に関するものである。
に、実装基板に半導体ペレットを実装する電子装置に適
用して有効な技術に関するものである。
【０００２】
【従来の技術】電子機器のメモリ部に組み込まれる電子
装置として、例えば(株)技術調査会発行のエレクトロニ
クス実装技術〔１９９５年、２月号〕に記載されている
ように、実装基板の表面上(実装面上)に複数個の半導体
ペレットを実装する電子装置の開発が行なわれている。
この種の電子装置は、ＳＯＪ（Ｓmall Ｏut-line Ｊ-ty
pe lead Ｐackage）構造、ＴＳＯＰ(Ｔhin Ｓmall Ｏut
-line Ｐackage）構造、ＱＦＰ(Ｑuad Ｆlat Ｐackage)
構造等の封止体で封止された半導体ペレットを実装基板
の表面上に実装する電子装置に比べて、その厚さ（実装
基板の板厚方向と同一方向の厚さ）を薄くすることがで
き、電子機器のメモリ部に組み込む枚数を増加すること
ができる。
装置として、例えば(株)技術調査会発行のエレクトロニ
クス実装技術〔１９９５年、２月号〕に記載されている
ように、実装基板の表面上(実装面上)に複数個の半導体
ペレットを実装する電子装置の開発が行なわれている。
この種の電子装置は、ＳＯＪ（Ｓmall Ｏut-line Ｊ-ty
pe lead Ｐackage）構造、ＴＳＯＰ(Ｔhin Ｓmall Ｏut
-line Ｐackage）構造、ＱＦＰ(Ｑuad Ｆlat Ｐackage)
構造等の封止体で封止された半導体ペレットを実装基板
の表面上に実装する電子装置に比べて、その厚さ（実装
基板の板厚方向と同一方向の厚さ）を薄くすることがで
き、電子機器のメモリ部に組み込む枚数を増加すること
ができる。
【０００３】
【発明が解決しようとする課題】前記電子装置は実装基
板の表面上に半導体ペレットを実装している。このた
め、半導体ペレットの厚さに相当する分、電子装置の厚
さ（実装基板の板厚方向と同一方向の厚さ）が厚くなる
という問題があった。
板の表面上に半導体ペレットを実装している。このた
め、半導体ペレットの厚さに相当する分、電子装置の厚
さ（実装基板の板厚方向と同一方向の厚さ）が厚くなる
という問題があった。
【０００４】また、半導体ペレットを保護する目的とし
て、実装基板の表面上に実装された半導体ペレットは樹
脂で被覆される。このため、樹脂の厚さに相当する分、
電子装置の厚さ(実装基板の表面に対して垂直方向の厚
さ)が厚くなるという問題があった。
て、実装基板の表面上に実装された半導体ペレットは樹
脂で被覆される。このため、樹脂の厚さに相当する分、
電子装置の厚さ(実装基板の表面に対して垂直方向の厚
さ)が厚くなるという問題があった。
【０００５】本発明の目的は、実装基板に半導体ペレッ
トを実装する電子装置の厚さを薄くすることが可能な技
術を提供することにある。
トを実装する電子装置の厚さを薄くすることが可能な技
術を提供することにある。
【０００６】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【０００７】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【０００８】（１）実装基板に半導体ペレットを実装す
る電子装置において、前記実装基板に凹部を設け、この
凹部内に前記半導体ペレットを実装する。
る電子装置において、前記実装基板に凹部を設け、この
凹部内に前記半導体ペレットを実装する。
【０００９】（２）前記実装基板の凹部内に樹脂を充填
する。
する。
【００１０】
【作用】上述した手段（１）によれば、実装基板の凹部
で半導体ペレットの厚さを吸収することができるので、
半導体ペレットの厚さに相当する分、電子装置の厚さを
薄くすることができる。
で半導体ペレットの厚さを吸収することができるので、
半導体ペレットの厚さに相当する分、電子装置の厚さを
薄くすることができる。
【００１１】上述した手段（２）によれば、実装基板の
凹部内に充填された樹脂で半導体ペレットを被覆するこ
とができるので、樹脂の厚さに相当する分、電子装置の
厚さを薄くすることができる。
凹部内に充填された樹脂で半導体ペレットを被覆するこ
とができるので、樹脂の厚さに相当する分、電子装置の
厚さを薄くすることができる。
【００１２】
【実施例】以下、本発明の構成について、電子装置に本
発明を適用した実施例とともに説明する。なお、実施例
を説明するための全図において、同一機能を有するもの
は同一符号を付け、その繰り返しの説明は省略する。
発明を適用した実施例とともに説明する。なお、実施例
を説明するための全図において、同一機能を有するもの
は同一符号を付け、その繰り返しの説明は省略する。
【００１３】（実施例１）本発明の実施例１である電子
装置の概略構造を図１(要部断面図)に示す。
装置の概略構造を図１(要部断面図)に示す。
【００１４】図１に示すように、電子装置は、実装基板
１に設けられた凹部２内に半導体ペレット３を実装して
いる。半導体ペレット３は、その主面を上方に向けて、
実装基板１の凹部２内に実装される。つまり、本実施例
の半導体ペレット３は実装基板１の凹部２内にフェイス
アップ方式で実装される。
１に設けられた凹部２内に半導体ペレット３を実装して
いる。半導体ペレット３は、その主面を上方に向けて、
実装基板１の凹部２内に実装される。つまり、本実施例
の半導体ペレット３は実装基板１の凹部２内にフェイス
アップ方式で実装される。
【００１５】前記実装基板１は、例えばガラス繊維にエ
ポキシ樹脂、ポリイミド樹脂等を含浸させた樹脂基板の
表面に配線が施され、この樹脂基板を複数枚積み重ねた
多層配線構造のプリント配線基板で構成される。この実
装基板１の厚さ（実装基板の板厚方向と同一方の厚さ）
は、反り、歪み等の変形を防止するため、通常、半導体
ペレット３の厚さに比べて厚く構成される。
ポキシ樹脂、ポリイミド樹脂等を含浸させた樹脂基板の
表面に配線が施され、この樹脂基板を複数枚積み重ねた
多層配線構造のプリント配線基板で構成される。この実
装基板１の厚さ（実装基板の板厚方向と同一方の厚さ）
は、反り、歪み等の変形を防止するため、通常、半導体
ペレット３の厚さに比べて厚く構成される。
【００１６】前記半導体ペレット３は例えば単結晶珪素
からなる半導体基板で構成される。半導体ペレットの主
面には、例えばＤＲＡＭ（Ｄynamic Ｒandom Ａccess
Ｍemory）、ＳＲＡＭ(Ｓtatic ＲＡＭ）、マスクＲＯＭ
（Ｒead Ｏnly Ｍemory）、ＥＰＲＯＭ（Ｅlectrically
Ｐrogrammable ＲＯＭ）、ＥＥＰＲＯＭ（Ｅlectrical
ly Ｅrasable Ｐrogrammable ＲＯＭ）等の記憶回路シ
ステムが塔載される。また、半導体ペレット３の主面側
には複数の外部端子(ボンディングパッド)３Ａが配置さ
れる。
からなる半導体基板で構成される。半導体ペレットの主
面には、例えばＤＲＡＭ（Ｄynamic Ｒandom Ａccess
Ｍemory）、ＳＲＡＭ(Ｓtatic ＲＡＭ）、マスクＲＯＭ
（Ｒead Ｏnly Ｍemory）、ＥＰＲＯＭ（Ｅlectrically
Ｐrogrammable ＲＯＭ）、ＥＥＰＲＯＭ（Ｅlectrical
ly Ｅrasable Ｐrogrammable ＲＯＭ）等の記憶回路シ
ステムが塔載される。また、半導体ペレット３の主面側
には複数の外部端子(ボンディングパッド)３Ａが配置さ
れる。
【００１７】前記半導体ペレット３の外部端子３Ａは、
実装基板１の凹部２内の段差部に配置された電極１Ａに
ボンディングワイヤ４を介して電気的に接続される。電
極１Ａは、多層配線構造の配線１Ｂを介して、実装基板
１の最外周囲に配置された接続端子１Ｃに電気的に接続
される。この接続端子１Ｃは、電子機器のメモリ部に配
置されたソケットに挿入される。
実装基板１の凹部２内の段差部に配置された電極１Ａに
ボンディングワイヤ４を介して電気的に接続される。電
極１Ａは、多層配線構造の配線１Ｂを介して、実装基板
１の最外周囲に配置された接続端子１Ｃに電気的に接続
される。この接続端子１Ｃは、電子機器のメモリ部に配
置されたソケットに挿入される。
【００１８】前記実装基板１の凹部２の開口サイズは半
導体ペレット３の平面形状に比べてひとまわり大きなサ
イズで形成される。凹部２の底面の位置は実装基板１の
表面の位置よりも低く構成され、凹部２の深さは半導体
ペレット３の厚さよりも深く構成される。つまり、半導
体ペレット２の厚さは実装基板１の凹部２の深さで吸収
される。
導体ペレット３の平面形状に比べてひとまわり大きなサ
イズで形成される。凹部２の底面の位置は実装基板１の
表面の位置よりも低く構成され、凹部２の深さは半導体
ペレット３の厚さよりも深く構成される。つまり、半導
体ペレット２の厚さは実装基板１の凹部２の深さで吸収
される。
【００１９】前記半導体ペレット３は、実装基板１の凹
部２内に例えば導電性の接着剤で接着固定される。導電
性の接着剤としては例えば銀(Ａｇ)ペーストが使用され
る。この導電性の接着剤は凹部２内の底面に塗布される
ので、半導体ペレット３を実装した時、導電性の接着剤
が実装基板１の他の部分に流出しない。つまり、実装基
板１に凹部２を設けることにより、導電性の接着剤のは
み出しを防止することができると共に、充分な接着剤を
供給することができるので、実装基板１と半導体ペレッ
ト３との接着性を高めることができる。なお、接着剤と
しては絶縁性のものを使用してもよい。
部２内に例えば導電性の接着剤で接着固定される。導電
性の接着剤としては例えば銀(Ａｇ)ペーストが使用され
る。この導電性の接着剤は凹部２内の底面に塗布される
ので、半導体ペレット３を実装した時、導電性の接着剤
が実装基板１の他の部分に流出しない。つまり、実装基
板１に凹部２を設けることにより、導電性の接着剤のは
み出しを防止することができると共に、充分な接着剤を
供給することができるので、実装基板１と半導体ペレッ
ト３との接着性を高めることができる。なお、接着剤と
しては絶縁性のものを使用してもよい。
【００２０】前記実装基板１の凹部２内には、半導体ペ
レット３を保護する目的として樹脂５が充填される。樹
脂５は実装基板１の凹部２内に埋め込まれ、樹脂５の表
面の位置は実装基板１の表面の位置と同一又はそれより
も低い位置に設定される。樹脂５としては、例えばエポ
キシ系熱硬化樹脂、フェノール系熱硬化樹脂、シリコー
ン系熱硬化樹脂又はポリイミド系熱硬化樹脂が使用され
る。
レット３を保護する目的として樹脂５が充填される。樹
脂５は実装基板１の凹部２内に埋め込まれ、樹脂５の表
面の位置は実装基板１の表面の位置と同一又はそれより
も低い位置に設定される。樹脂５としては、例えばエポ
キシ系熱硬化樹脂、フェノール系熱硬化樹脂、シリコー
ン系熱硬化樹脂又はポリイミド系熱硬化樹脂が使用され
る。
【００２１】前記実装基板１は、図示していないが、複
数個の凹部２を設けている。この複数個の夫々の凹部２
内には半導体ペレット３が実装される。
数個の凹部２を設けている。この複数個の夫々の凹部２
内には半導体ペレット３が実装される。
【００２２】このように構成される電子装置は、電子機
器のメモリ部に複数枚積み重ねた状態で組み込まれる。
器のメモリ部に複数枚積み重ねた状態で組み込まれる。
【００２３】このように、本実施例によれば、以下の作
用効果が得られる。
用効果が得られる。
【００２４】（１）実装基板１に半導体ペレット３を実
装する電子装置において、前記実装基板１に凹部２を設
け、この凹部２内に前記半導体ペレット３を実装する。
この構成より、実装基板１の凹部２で半導体ペレット３
の厚さを吸収することができるので、半導体ペレット３
の厚さに相当する分、電子装置の厚さ（実装基板の板厚
方向と同一方向の厚さ）を薄くすることができる。
装する電子装置において、前記実装基板１に凹部２を設
け、この凹部２内に前記半導体ペレット３を実装する。
この構成より、実装基板１の凹部２で半導体ペレット３
の厚さを吸収することができるので、半導体ペレット３
の厚さに相当する分、電子装置の厚さ（実装基板の板厚
方向と同一方向の厚さ）を薄くすることができる。
【００２５】また、電子装置の厚さを薄くすることがで
きるので、電子機器に電子装置を組み込む枚数を増加す
ることができると共に、電子装置の厚さが薄くなった
分、電子機器の小型化を図ることができる。
きるので、電子機器に電子装置を組み込む枚数を増加す
ることができると共に、電子装置の厚さが薄くなった
分、電子機器の小型化を図ることができる。
【００２６】（２）前記実装基板１の凹部２内に樹脂５
を充填する。この構成により、実装基板１の凹部２で樹
脂５の厚さを吸収することができるので、樹脂５の厚さ
に相当する分、電子装置の厚さを薄くすることができ
る。
を充填する。この構成により、実装基板１の凹部２で樹
脂５の厚さを吸収することができるので、樹脂５の厚さ
に相当する分、電子装置の厚さを薄くすることができ
る。
【００２７】（実施例２）本発明の実施例２である電子
装置の概略構成を図２(要部断面図)に示す。
装置の概略構成を図２(要部断面図)に示す。
【００２８】図２に示すように、電子装置は、実装基板
１に設けられた凹部２内に半導体ペレット３を実装して
いる。半導体ペレット３は、その主面を下方に向けて、
実装基板１の凹部２内に実装される。つまり、本実施例
の半導体ペレット３は実装基板１の凹部２内にフェイス
ダウン方式で実装される。
１に設けられた凹部２内に半導体ペレット３を実装して
いる。半導体ペレット３は、その主面を下方に向けて、
実装基板１の凹部２内に実装される。つまり、本実施例
の半導体ペレット３は実装基板１の凹部２内にフェイス
ダウン方式で実装される。
【００２９】前記半導体ペレット３の外部端子３Ａは、
バンプ電極６を介して実装基板１の凹部２内の低面上に
配置された電極１Ａに電気的に接続される。バンプ電極
６は例えばＰｂ−Ｓｎ系の合金材で形成される。
バンプ電極６を介して実装基板１の凹部２内の低面上に
配置された電極１Ａに電気的に接続される。バンプ電極
６は例えばＰｂ−Ｓｎ系の合金材で形成される。
【００３０】前記実装基板１の凹部２の開口サイズは半
導体ペレット３の平面形状に比べてひとまわり大きなサ
イズで形成される。凹部２の底面の位置は実装基板１の
表面の位置よりも低く構成され、凹部２の深さは半導体
ペレット３の厚さにバンプ電極６の厚さを加味した寸法
よりも深く構成される。つまり、半導体ペレット２の厚
さ及びバンプ電極６の厚さは実装基板１の凹部２の深さ
で吸収される。
導体ペレット３の平面形状に比べてひとまわり大きなサ
イズで形成される。凹部２の底面の位置は実装基板１の
表面の位置よりも低く構成され、凹部２の深さは半導体
ペレット３の厚さにバンプ電極６の厚さを加味した寸法
よりも深く構成される。つまり、半導体ペレット２の厚
さ及びバンプ電極６の厚さは実装基板１の凹部２の深さ
で吸収される。
【００３１】このように、本実施例によれば、前述の実
施例１と同様の効果が得られる。また、実装基板１の凹
部２内に半導体ペレット３をフェイスダウン方式で実装
することにより、半導体ペレット３の占有面積内におい
て実装基板１の凹部２内に実装することができるので、
ボンディングワイヤ方式に比べて実装基板１の凹部２の
開口サイズを縮小することができる。この結果、電子装
置の小型化を図ることができる。
施例１と同様の効果が得られる。また、実装基板１の凹
部２内に半導体ペレット３をフェイスダウン方式で実装
することにより、半導体ペレット３の占有面積内におい
て実装基板１の凹部２内に実装することができるので、
ボンディングワイヤ方式に比べて実装基板１の凹部２の
開口サイズを縮小することができる。この結果、電子装
置の小型化を図ることができる。
【００３２】（実施例３）本発明の実施例３である電子
装置の概略構成を図３(要部断面図)に示す。
装置の概略構成を図３(要部断面図)に示す。
【００３３】図３に示すように、電子装置は、実装基板
１に設けられた凹部２内に半導体ペレット３を実装して
いる。半導体ペレット３は、その主面を上方に向けて、
実装基板１の凹部２内に実装される。つまり、本実施例
の半導体ペレット３は実装基板１の凹部２内にフェイス
アップ方式で実装される。
１に設けられた凹部２内に半導体ペレット３を実装して
いる。半導体ペレット３は、その主面を上方に向けて、
実装基板１の凹部２内に実装される。つまり、本実施例
の半導体ペレット３は実装基板１の凹部２内にフェイス
アップ方式で実装される。
【００３４】前記実装基板１は、例えばガラス繊維にエ
ポキシ樹脂、ポリイミド樹脂等を含浸させた樹脂基板の
表面に配線が施された単層配線構造のプリント配線基板
で構成される。この実装基板１の厚さ(実装基板の表面
に対して垂直方向の厚さ)は、反り、歪み等の変形を防
止するため、通常、半導体ペレット３の厚さに比べて厚
く構成される。
ポキシ樹脂、ポリイミド樹脂等を含浸させた樹脂基板の
表面に配線が施された単層配線構造のプリント配線基板
で構成される。この実装基板１の厚さ(実装基板の表面
に対して垂直方向の厚さ)は、反り、歪み等の変形を防
止するため、通常、半導体ペレット３の厚さに比べて厚
く構成される。
【００３５】前記半導体ペレット３の外部端子３Ａは、
可撓性フィルム７の表面上に形成されたリード配線(フ
ィンガーリード又はフィンガーリード配線)８を介し
て、実装基板１の表面上に配置された電極１Ａに電気的
に接続される。半導体ペレット３の外部端子３Ａと可撓
性フィルム７のリード配線８との間には図示していない
がバンプ電極が介在される。つまり、本実施例の半導体
ペレット３は、ＴＡＢ方式で可撓性フィルム７に塔載さ
れた後、実装基板１の凹部２内に実装される。
可撓性フィルム７の表面上に形成されたリード配線(フ
ィンガーリード又はフィンガーリード配線)８を介し
て、実装基板１の表面上に配置された電極１Ａに電気的
に接続される。半導体ペレット３の外部端子３Ａと可撓
性フィルム７のリード配線８との間には図示していない
がバンプ電極が介在される。つまり、本実施例の半導体
ペレット３は、ＴＡＢ方式で可撓性フィルム７に塔載さ
れた後、実装基板１の凹部２内に実装される。
【００３６】このように、本実施例によれば、前述の実
施例１と同様の効果が得られる。
施例１と同様の効果が得られる。
【００３７】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
【００３８】例えば、本発明は、酸化アルミニウム又は
窒化アルミニウムからなるセラミックス基板に半導体ペ
レットを実装する電子装置に適用することができる。
窒化アルミニウムからなるセラミックス基板に半導体ペ
レットを実装する電子装置に適用することができる。
【００３９】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００４０】実装基板に半導体ペレットを実装する電子
装置の厚さ（実装基板の板厚方向と同一方の厚さ）を薄
くすることができる。
装置の厚さ（実装基板の板厚方向と同一方の厚さ）を薄
くすることができる。
【図１】本発明の実施例１である電子装置の概略構成を
示す要部断面図である。
示す要部断面図である。
【図２】本発明の実施例２である電子装置の概略構成を
示す要部断面図である。
示す要部断面図である。
【図３】本発明の実施例３である電子装置の概略構成を
示す要部断面図である。
示す要部断面図である。
１…実装基板、１Ａ…電極、１Ｂ…配線、１Ｃ…接続端
子、２…凹部、３…半導体ペレット、３Ａ…外部端子、
４…ボンディングワイヤ、５…樹脂、６…バンプ電極、
７…可撓性フィルム、８…リード配線。
子、２…凹部、３…半導体ペレット、３Ａ…外部端子、
４…ボンディングワイヤ、５…樹脂、６…バンプ電極、
７…可撓性フィルム、８…リード配線。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小原 哲治 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内
Claims (4)
- 【請求項１】 実装基板に半導体ペレットを実装する電
子装置において、前記実装基板に凹部を設け、この凹部
内に前記半導体ペレットを実装したことを特徴とする電
子装置。 - 【請求項２】 前記実装基板の凹部内には樹脂が充填さ
れることを特徴とする請求項１に記載の電子装置。 - 【請求項３】 前記半導体ペレットはフェイスアップ方
式で実装され、この半導体ペレットの外部端子は、ボン
ディングワイヤを介して前記実装基板の凹部内に配置さ
れた電極に電気的に接続されることを特徴とする請求項
１に記載の電子装置。 - 【請求項４】 前記半導体ペレットはフェイスダウン方
式で実装され、この半導体ペレットの外部端子は、バン
プ電極を介して前記実装基板の凹部内に配置された電極
に電気的に接続されることを特徴とする請求項１に記載
の電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13631195A JPH08330704A (ja) | 1995-06-02 | 1995-06-02 | 電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13631195A JPH08330704A (ja) | 1995-06-02 | 1995-06-02 | 電子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08330704A true JPH08330704A (ja) | 1996-12-13 |
Family
ID=15172240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13631195A Withdrawn JPH08330704A (ja) | 1995-06-02 | 1995-06-02 | 電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08330704A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19721935C1 (de) * | 1997-05-26 | 1998-12-10 | Kostal Leopold Gmbh & Co Kg | Chipträgeranordnung |
| JPH11262537A (ja) * | 1997-12-12 | 1999-09-28 | Ela Medical Sa | 能動植え込み型医療装置の電子回路ならびにその製造方法 |
| JP2013115290A (ja) * | 2011-11-30 | 2013-06-10 | Fujitsu Semiconductor Ltd | 半導体装置及び半導体装置の製造方法 |
-
1995
- 1995-06-02 JP JP13631195A patent/JPH08330704A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19721935C1 (de) * | 1997-05-26 | 1998-12-10 | Kostal Leopold Gmbh & Co Kg | Chipträgeranordnung |
| JPH11262537A (ja) * | 1997-12-12 | 1999-09-28 | Ela Medical Sa | 能動植え込み型医療装置の電子回路ならびにその製造方法 |
| JP2013115290A (ja) * | 2011-11-30 | 2013-06-10 | Fujitsu Semiconductor Ltd | 半導体装置及び半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
| JP3644662B2 (ja) | 半導体モジュール | |
| US6343019B1 (en) | Apparatus and method of stacking die on a substrate | |
| US6650008B2 (en) | Stacked semiconductor packaging device | |
| US6476500B2 (en) | Semiconductor device | |
| US7541668B2 (en) | Package frame and semiconductor package using the same | |
| JP2002373969A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3417095B2 (ja) | 半導体装置 | |
| JP4052078B2 (ja) | 半導体装置 | |
| JP3209977B2 (ja) | 半導体モジュ−ル | |
| JP2902919B2 (ja) | 表面実装型半導体装置 | |
| JPH08330704A (ja) | 電子装置 | |
| JPH0582582A (ja) | 半導体装置 | |
| JPH10335366A (ja) | 半導体装置 | |
| KR100549311B1 (ko) | 반도체패키지 | |
| KR20020085102A (ko) | 칩 적층형 반도체 패키지 | |
| KR100639700B1 (ko) | 칩 스케일 적층 칩 패키지 | |
| US7291927B2 (en) | Dual chips stacked packaging structure | |
| JP3055362B2 (ja) | 半導体装置 | |
| JPH0739244Y2 (ja) | 混成集積回路装置 | |
| KR0185515B1 (ko) | 칩사이즈의볼그리드어레이 | |
| JPH11135669A (ja) | Ｃｓｐ型半導体装置 | |
| JPS63307762A (ja) | 半導体装置 | |
| KR940010298A (ko) | 반도체 패키지 및 그의 제조방법 | |
| KR100308393B1 (ko) | 반도체패키지및그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020806 |