DE69829166T2 - Fractional-n-frequenzsynthetisierer mit jitterkompensation - Google Patents

Fractional-n-frequenzsynthetisierer mit jitterkompensation Download PDF

Info

Publication number
DE69829166T2
DE69829166T2 DE69829166T DE69829166T DE69829166T2 DE 69829166 T2 DE69829166 T2 DE 69829166T2 DE 69829166 T DE69829166 T DE 69829166T DE 69829166 T DE69829166 T DE 69829166T DE 69829166 T2 DE69829166 T2 DE 69829166T2
Authority
DE
Germany
Prior art keywords
fractional
vco
frequency
compensation
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69829166T
Other languages
English (en)
Other versions
DE69829166D1 (de
Inventor
Daniel Linebargr
Rainer Gaethke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of DE69829166D1 publication Critical patent/DE69829166D1/de
Application granted granted Critical
Publication of DE69829166T2 publication Critical patent/DE69829166T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0898—Details of the current generators the source or sink current values being variable

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

  • BEREICH DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich auf eine elektronische Anordnung mit einem fractional-N-Frequenzsynthesizer mit einer Kompensationsschaltung zum Kompensieren von Phasenjitter. Die Anordnung umfasst beispielsweise eine integrierte Schaltung oder ein digitales Kommunikationsgerät. Die vorliegende Erfindung bezieht sich ebenfalls auf ein Verfahren zum Kompensieren von Phasenjitter in einem fractional-N Frequenzsynthesizer.
  • STAND DER TECHNIK
  • Ein Frequenzsynthesizer schafft viele Ausgangssignale mit je einer anderen Frequenz aus einem Bezugssignal, das eine sehr stabile Bezugsfrequenz hat. Das Bezugssignal wird von einem Kristalloszillator erzeugt. Typischerweise umfasst ein Synthesizer einen spannungsgesteuerten Oszillator (VCO) in einen phasenverriegelten Schleife (PLL). Die PLL steuert den Oszillator um die Frequenz und die Phase des Ausgangssignals des Oszillators zu denjenigen des Bezugssignals verriegelt zu halten. Die PLL hat einen Phasendetektor zum Vergleichen der Phase des Ausgangssignals des Oszillators mit der Phase des Bezugssignals. Der Detektor steuert eine Ladepumpe, die dem VCO im Verhältnis zu der detektierten Phasendifferenz ein Fehlersignal liefert. Wenn die Phasendifferenz Null ist, schafft die Pumpe ein Null-Fehlersignal. Die PLL hat zwischen dem Ausgang der Pumpe und dem Steuereingang des VCOs ein Tiefpassfilter. Die Aufgabe des Filters ist es, HF-Beiträge, beispielsweise Rauschanteile von dem Fehlersignal, die sonst die Frequenz des VCOs modulieren würden, zu entfernen. Wenn die Bandbreite des Filters kleiner gemacht wird, wird die Leistung der Rauschanteile der PLL gesteigert. Das Verringern aber der Bandbreite steigert ebenfalls die Einschwingzeit, die für die PLL erforderlich ist um mit dem Bezugssignal zu verriegeln. Typischerweise wird die Ausgangsfrequenz durch einen ganzen Faktor N vor der Durchführung der Phasenvergleichung mit der Bezugsfrequenz aufgeteilt. Die Aufteilung ermöglicht einen Vergleich von Frequenz, die ähnliche Werte haben. Der Faktor N kann variabel gemacht werden um eine Anzahl verschiedener Ausgangsfrequenzen zu schaffen, beispielsweise um zwischen Kanälen in einer Kommunikationsanordnung zu schalten. Der Teiler wird meistens mit einem Zähler implementiert. Des wegen ist der Faktor N eine ganze Zahl. Die Auflösung in der aufgeteilten Ausgangsfrequenz entspricht der Bezugsfrequenz. Die Auflösung kann dadurch feiner gemacht werden, dass eine niedrigere Bezugsfrequenz verwendet wird. Das von dem Phasendetektor gelieferte Fehlersignal folgt danach der detektierten Phasendifferenz langsamer. Außerdem soll das Tiefpassfilter dann eine niedrigere Grenzfrequenz haben, was die Einschwingzeit steigert, wie oben erwähnt.
  • Die fractional-N Frequenzsynthese schafft eine Lösung für dieses Konflikt zwischen feiner Auflösung und Einschwingzeit. Frequenzsynthesizer mit einer PLL und einer fractional-N Aufteilung sind beispielsweise in UK Patent 1.560.233 und in "Fractional-N PLL Provides Fast, Low-Noise Synthesis", Wing S. Djen und Daniel Linebarger, "Microwaves & RF", Mai 1994 beschrieben worden. Fractional-N Aufteilung erzeugt ein Ausgangsfrequenz, deren Verhältnis zu der Bezugsfrequenz nicht eine ganze Zahl ist. Ein programmierbarer Frequenzteiler befindet sich zwischen dem VCO und dem Phasendetektor und der Teilungsfaktor wird zwischen N und N + 1 in einem Verhältnis x der Zyklen des VCOs geschaltet, was im Schnitt ein Teilungsverhältnis nahe bei N + x ergibt. Fractional-N Teilung in einem Frequenzsynthesizer hilft dabei, dass eine gute Frequenzauflösung erhalten wird, was insbesondere in digitalen zellularen Standards wichtig ist.
  • Der fraktionelle Teilungsprozess verursacht Variationen in der Periode der Wellenform an dem Ausgang des programmierbaren Teilers. Teilung durch N + 1 erfordert einen Eingangszyklus mehr als die Teilung durch N. Das Ergebnis ist ein periodischer Phasenfehler, der entsprechende Seitenbänder (fraktionelle Spuren) in dem Ausgangsspektrum des VCOs verursacht. Mit anderen Worten: der Ausgang des Teilers wird mit einer fraktionellen Phasenwelligkeit als Ergebnis der periodisch sich ändernden Teilungsverhältnisse moduliert. Dieser Jitter ist die kurzzeitigen Variationen der signifikanten Zeitpunkte des Ausgangssignals des VCOs von deren Ideallagen in der Zeit.
  • US-A-4.179.670 beschreibt einen Frequenzsynthesizer mit einem fraktionellen Teilungsverhältnis und mit Jitterkompensation. Es hat sich herausgestellt, dass der Frequenzsynthesizer einen Digital-Analog-Wandler aufweist, der ein analoges Signal schafft, das eine Reflektion der Jitterspannung ist, die in dem Ausgang der Phasenvergleichsschaltung auftritt. Das Ausgangssignal des Digital-Analog-Wandlers wird als eine Spannung identifiziert, wie aus Spalte 4 Zeile 63 hervorgeht. Die Ausgangsspannung wird danach durch ein Skalierungswiderstandsnetzwerk, das ein einfacher Spannungsteiler ist, skaliert.
  • Die verteilte Spannung wird danach in einen Addierer eingegeben. Es hat sich herausgestellt, dass die Schaltungsanordnung einen zusätzlichen Addierer und einen zusätzlichen Spannungsteiler braucht.
  • UK Patent 1.560.233, wie oben genannt, zeigt, dass Jittereffekte gelindert werden, und zwar unter Anwendung von Spannungskompensation. Es wird eine analoge Kompensationsspannung erzeugt, die der Ausgangsspannung der Phasenvergleichsschaltung am Eingang des Schleifenfilters hinzugefügt wird. Dies wird wie folgt erzielt. Der bekannte Synthesizer umfasst einen Akkumulator, dessen Kapazität als fraktionelles Modul bezeichnet wird und dessen Inhalt durch eine bestimmte fraktionelle Zunahme jeweils, wenn der programmierbare Teiler einen Ausgangsimpuls liefert, gesteigert wird. Es wird vorausgesetzt, dass der Akkumulator auf Null gesetzt wird. Alle N Zyklen des VCOs liefert der Teiler einen Ausgangsimpuls, wobei in Reaktion darauf die fraktionelle Zunahme zu dem Inhalt des Akkumulators hinzugefügt wird. Wenn der Akkumulator überläuft, d.h. das fraktionelle Modul erreicht ist, der Teilungsfaktor in N + 1 geändert wird. Der Teilungsfaktor wird auf N zurückgestellt, nachdem der Teiler den nächsten Ausgangsimpuls geliefert hat. Auf entsprechende Weise ist der Bruchteil x gleich dem Reziprokwert der ganzen Anzahl Male, dass die fraktionelle Zunahme in das fraktionelle Modul passt. Obschon im Schnitt die Frequenzteilung um einen Faktor N + x richtig ist, ist die augenblickliche Phase des Ausgangssignals des VCOs nicht konstant. Der Eingang zu dem Phasendetektor, der das Ausgangssignal des VCOs geteilt durch N darstellt, rückt auf das Bezugssignal vor und erzeugt einen Rampenfehler in der Phasendifferenz. Diese Rampe verursacht Jitter an dem Ausgang des VCOs. Der Inhalt des Akkumulators ist proportional zu dieser Phasendifferenz und, wenn einwandfrei skaliert, in eine Spannung verwandelt und von dem von dem Phasendetektor gelieferten Fehlersignal subtrahiert, kompensiert den Jitter einigermaßen.
  • Der Niederspannung 2 GHz fractional-N Synthesizer SA8025A von Philips Semiconductors, einer Division von Philips Electronics N. V., benutzt fraktionelle Stromkompensation. Siehe: Philips Semiconductors Data Handbook IC-17, 1996 für mehr Einzelheiten. Der eingeführte Jitter wird als ein Betrag an Ladung QJITTER von dem Tiefpassfilter und proportional zu: IPUMP/[FVCO·FMOD], (1)wobei: IPUMP der Wert des Hauptladungspumpenstroms ist; FVCO die VCO-Frequenz ist, und FMOD das fraktionelle Modul ist (eine dimensionslose Menge). Kompensation wird dadurch erreicht, dass eine Kompensationsladung QCOMP geliefert wird, terminiert durch die Bezugsfrequenz FREF entsprechend der Proportionalitätsbeziehung: ICOMP/FREF, (2)wobei ICOMP die Größe des Kompensationsstromes ist. Das Kombinieren der Ausdrücke (1) und (2) ergibt, dass der Kompensationsstrom ist: [IPUMP·FREF]/[FVCO·FMOD]. (3)
  • Folglich ist die Wirkung der Pumpe, die den Kompensationsstrom erzeugt, von der Bezugsfrequenz FREF abhängig, und von der Frequenz FVCO des Ausgangssignals des VCOs.
  • AUFGABE DER ERFINDUNG
  • Das bekannte Stromkompensationsschema funktioniert gut, ist aber von der gewählten Bezugsfrequenz und von der Frequenz abhängig, bei der der VCO zu arbeiten gesperrt wird. Dies erfordert, dass die Kompensationspumpe, die den Kompensationsstrom erzeugt, über einen Bereich von Stromdichten arbeitet, der von den gewählten Frequenzen abhängig ist. Mit anderen Worten: die Kompensationspumpe soll für jeden einzelnen Frequenzbereich neu entworfen werden, damit eine optimale Leistung geboten wird. Es ist nun u.a. eine Aufgabe der vorliegenden Erfindung, ein System mit einem fractional-N Frequenzsynthesizer zu schaffen, dessen Kompensationsschaltung den Synthesizer geeignet mach für einen breiten Frequenzbereich als der der bekannten Synthesizer.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung schafft eine elektronische Anordnung mit einem fractional-N Frequenzsynthesizer. Der Synthesizer hat einen VCO mit einem Ausgang zum Liefern eines Ausgangssignals einer bestimmten Frequenz, und einen Eingang zum Empfangen eines Steuersignals zur Steuerung der Wirkung des VCOs. Von dem Synthesizer ist die Kompensationsschaltung mit dem Eingang gekoppelt zum Kompensieren des Phasenjitters des Ausgangssignals und er weist eine Ladungspumpe auf zum Liefern eines Kompensationsstromes zu dem Eingang und wobei das Timing von dem Ausgangssignal hergeleitet wird. Das Timing für die Kompensationsladung wird von der Frequenz des VCOs hergeleite, vorzugsweise im Wesentlichen umgekehrt proportional zu der Frequenz FVCO des VCOs, entsprechend: ICOMP/FVCO, (4)wobei eine Kombination der rechten Seiten der Formeln (1) und (4) Folgendes ergibt: IPUMP/FMOD. (5)
  • Das Ergebnis ist, dass der Kompensationsstrom nach der vorliegenden Erfindung von dem Frequenzbereich des VCOs und von der Bezugsfrequenz unabhängig ist. Diese Annäherung macht den Synthesizer nach der vorliegenden Erfindung durchaus geeignet zur Verwendung als ein modulares Bauelement. Es sei bemerkt, dass in dem oben genannten Niederspannung 2 GHz fractional-N Synthesizer SA8025A das Timing von der Bezugsfrequenz hergeleitet wird und dass deswegen jeder Frequenzbereich eine einzelne Optimierung der Kompensationsstromquelle erfordert.
  • KURZE BESCHREIBUNG DER ZEICHNUNG
  • Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im vorliegenden Fall näher beschrieben. Es zeigen:
  • 1 ein Blockschaltbild eines fractional-N Synthesizers,
  • 2 ein Blockschaltbild eines Teils des fraktionellen Controllers in dem Synthesizer, und
  • 3 ein Blockschaltbild einer gesteuerten Kompensationsladungspumpe nach der vorliegenden Erfindung.
  • In den Figuren bezeichnen die gleichen Bezugszeichen entsprechende Elemente.
  • 1 ist ein Blockschaltbild eines typischen fractional-N Synthesizers 100. Der Synthesizer 100 umfasst einen VCO 102, einen programmierbaren Frequenzteiler 104, einen Phasendetektor 106 und ein Tiefpassschleifenfilter 108. Ein Ausgang des VCOs 102 liefert ein Ausgangssignal mit der Frequenz FVCO. Der Teiler 104 ist mit einem Ausgang des VCOs 102 verbunden und liefert ein Signal mit einer geteilten Frequenz zu dem Detektor 106. Ein Bezugssignal mit einer Bezugsfrequenz FREF wird dem Detektor 106 geliefert, in diesem Fall über einen zweiten Teiler 111 von einem Kristalloszillator 110 hergeleitet. Der Detektor 106 liefert über das Schleifenfilter 108 ein Fehlersignals zu dem VCO 102. Typischerweise umfasst der Phasendetektor eine (nicht dargestellte) Ladungspumpe, angetrieben auf eine herkömmliche Art und Weise zum Laden oder Entladen der Kapazität des Steuereingangs des VCOs 102. Siehe beispielsweise den Niederspannung 2 GHz fractional- N Synthesizer SA8025A, beschrieben in dem oben genannten "Philips Data Handbook IC-17". Die Ladungspumpe umfasst Stromquellen, die einen Ladungsbetrag liefern oder abführen, typischerweise proportional zu der detektierten Phasendifferenz. Für mehr Einzelheiten bei bekannten Ladungspumpen und Phasendetektoren siehe beispielsweise US Patent 5.485.125; US Patent 5.475.718; US Patent 5.436.596 und US Patent 5.349.613.
  • Wie im Bereich von fractional-N Synthesizern bekannt teilt der Teiler 104 abwechselnd die Frequenz FVCO um einem Faktor N und einen Faktor N + 1, wobei N eine ganze Zahl ist. Die Teilung durch nicht ganze Werte wird im Schnitt dadurch erreicht, dass während eines Bruchteils der Zeit durch N + 1 statt durch N geteilt wird. Dazu hat der Synthesizer einen Fraktionellen Controller 112 zur Steuerung des Teilers 104. In diesem Beispiel ist der fraktionelle Controller 112 gegenüber der Teilung durch N des programmierbaren Teilers 104, des fraktionellen Modul FMOD und der fraktionellen Erhöhung NF programmierbar, was nachstehend näher erläutert wird.
  • 2 zeigt einen Teil eines Controllers 112. Der Controller 112 umfasst einen Modulo-FMOD Akkumulator 202 und einen Addierer 204. Die Kapazität des Akkumulators 202 wird als das fraktionelle Modul oder FMOD bezeichnet. Der Akkumulator 112 speichert ein digitales Wort, dessen Wert in digitaler Darstellung einen Wert bis zu dem fraktionellen Modul FMOD haben kann. In Reaktion auf einen von dem Teiler 104 gelieferten Impuls steigert der Addierer 114 den Inhalt des Akkumulators 112 um eine fraktionelle Steigerung NF. Wenn der Akkumulator 112 überläuft, schafft dies ein Trägersignal. Das Trägersignal wird dem Teiler 104 geliefert. Das Vorhandensein oder das Fehlen des Trägersignals bestimmt dann, ob der Teilungsfaktor des Teilers 104 auf N + 1 oder N gesetzt wird.
  • Der digitale Wert in dem Akkumulator 112 ist repräsentativ für die Phasendifferenz zwischen dem geteilten Ausgangssignal vom VCO 102 und dem Bezugssignal mit der Frequenz FREF. Das geteilte Signal vom VCO 102 rückt jeden Zyklus auf das Bezugssignal um einen Betrag vor, der zu 1/FMOD proportional ist. Folglich wird die dem Filter 108 entnommene Ladung durch den oben eingeführten Ausdruck (1) gegeben: IPUMP/[FVCO·FMOD]. (1)
  • Der Phasenjitter ist die Äußerung dieses unerwünschten Ladungsstroms QJITTER.
  • Nach der Erfindung wird der Phasenjitter dadurch kompensiert, dass eine Kompensationsladung QCOMP geliefert wird, nun gemäß dem oben gegebenen Ausdruck (4): ICOMP/FVCO. (4)
  • Auf entsprechende Weise soll die Kompensationspumpe einen Strom ICOMP liefern, und zwar proportional zu: IPUMP/FMOD. (5)
  • Die Vorteile gegenüber dem bekannten Kompensationsschema wurden bereits oben stehend erwähnt.
  • 3 ist ein Blockschaltbild eines Teils des Synthesizers 300 nach der vorliegenden Erfindung und integriert in einer digitalen Kommunikationsanordnung zur Verwendung in beispielsweise dem GSM-System (Global System for Mobile, Pan European Cellular), oder ADC (American Digital Cellular). Der Synthesizer 300 umfasst eine Schaltungsanordnung 302, die einen Generator aufweist zum Erzeugen eines Bezugsstroms Iref. Der Generator in diesem Beispiel weist einen differenziellen Verstärker 304 auf, der einen Transistor 306 derart steuert, dass eine Spannung an einem Bezugswiderstand RN einer Bezugsspannung VBG entsprechend gehalten wird. Der dadurch definierte Bezugsstrom Iref wird durch einen Stromspiegel 308 gespiegelt und skaliert. Der Spiegel 308 hat einen ersten Ausgang, der einen ersten Ausgangsstrom IM liefert, der verwendet wird zum Skalieren des von den (nicht dargestellten) Hauptladungspumpen gelieferten Stromes, und einen zweiten Ausgangsstrom IC1, der verwendet wird zum Skalieren des von der Kompensationsladungspumpe 310 gelieferten Stromes ICOMP. In diesem Beispiel wird der Strom UC1 einer Schaltungsanordnung 312 zugeführt, die den Ausgangsstrom IC2 unter Ansteuerung eines digitalen Signals FC skaliert, was eine Einstellung der fraktionellen Kompensation für jeden einzelnen Frequenzkanal in dem digitalen Kommunikationssystem ermöglicht. Die Schaltungsanordnung 312 ist fakultativ zur Verbesserung der Gesamtleistung. Der Strom IC2 wird der Pumpe 310 geliefert, die den Strom IC2 unter Ansteuerung eines digitalen Signals FRD skaliert, der den augenblicklichen Inhalt des Akkumulators 202 darstellt. Dies bestimmt die Amplitude des Stromimpulses der Pumpe. Die Pumpe 310 empfängt ein Timingsignal TCOMP, hergeleitet von dem Signal an dem Ausgang des VCOs 102. Das bedeutet, das Timingsignal TCOMP läuft synchron zu dem Ausgangssignal des VCOs. Die Schaltungsanordnungen 310 und 312 funktionieren als digital steuerbare Stromquellen. Eine digital steuerbare Stromquelle umfasst beispielsweise eine Parallelschaltung vieler Strom gital steuerbare Stromquelle umfasst beispielsweise eine Parallelschaltung vieler Stromquellen, die je nach dem binären Signal an den betreffenden Steuerelektroden EIN oder AUS sind. Ein digitales Wort in einem Register wird auf diese Weise auf einem Muster von EIN- oder AUS-Quellen abgebildet und steuert dadurch die Größe der gesamten Ausgangsströme IC2 und ICOMP.

Claims (5)

  1. Elektronische Anordnung mit einem Fractional-N-Frequenzsynthesizer (300), wobei diese Anordnung die nachfolgenden Elemente umfasst: – eine VCO (102) mit einem Ausgang zum Liefern eines Ausgangssignals einer bestimmten Frequenz, und mit einem Eingang zum Empfangen eines Steuersignals zur Steuerung der Wirkung des VCOs, und – eine Kompensationsschaltung (302), die mit dem Eingang gekoppelt ist zum Kompensieren des Ausgangssignals für Phasenjitter und dadurch gekennzeichnet, dass die Kompensationsschaltung eine Kompensationsladungspumpe (310) aufweist zum Liefern eines Kompensationsstroms (ICOMP) zu dem Eingang und wobei das Timing von dem Ausgangssignal (TCOMP) hergeleitet wird, wobei der Kompensationsstrom (ICOMP) über einen Stromspiegel (308) durch einen Bezugsstrom (Iref) bestimmt wird.
  2. Anordnung nach Anspruch 1, wobei diese Anordnung einen Modulo-Akkumulator (202) aufweist und wobei die Kompensationsschaltung die nachfolgenden Elemente umfasst: – einen ersten Eingang zum Empfangen eines Inhaltssignals (FRD), das für den Inhalt des Akkumulators zur Steuerung einer Amplitude eines von der Ladungspumpe gelieferten Stromimpulses repräsentativ ist; und – einen zweiten Eingang zum Empfangen eines Timing-Signals (Tcomp), das für das VCO-Ausgangssignal repräsentativ ist, zum Freigeben der Ladungspumpe.
  3. Anordnung nach Anspruch 2, wobei die Kompensationsschaltung einen dritten Eingang hat zum Empfangen eines Steuersignals (FC) zum Einstellen der Fraktionalkompensation in Abhängigkeit von einem selektierten Frequenzbereich des VCOs.
  4. Verfahren zum Kompensieren eines Fractional-N-Frequenzsynthesizers (300) nach Anspruch 1 für Fractional-Jitter, wobei das Verfahren des Verfahrensschritt der Herleitung eines Timing-Signals für die Ladungspumpe von dem Ausgangssignal umfasst.
  5. Kommunikationsendgerät mit einer Anordnung nach einem der Ansprüche 1, 2 oder 3.
DE69829166T 1997-12-22 1998-12-07 Fractional-n-frequenzsynthetisierer mit jitterkompensation Expired - Lifetime DE69829166T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US994826 1997-12-22
US08/994,826 US6141394A (en) 1997-12-22 1997-12-22 Fractional-N frequency synthesizer with jitter compensation
PCT/IB1998/001972 WO1999033181A2 (en) 1997-12-22 1998-12-07 Fractional-n frequency synthesizer with jitter compensation

Publications (2)

Publication Number Publication Date
DE69829166D1 DE69829166D1 (de) 2005-04-07
DE69829166T2 true DE69829166T2 (de) 2006-02-16

Family

ID=25541105

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69829166T Expired - Lifetime DE69829166T2 (de) 1997-12-22 1998-12-07 Fractional-n-frequenzsynthetisierer mit jitterkompensation

Country Status (8)

Country Link
US (1) US6141394A (de)
EP (1) EP0960480B1 (de)
JP (1) JP4496322B2 (de)
KR (1) KR100543540B1 (de)
CN (1) CN1158768C (de)
DE (1) DE69829166T2 (de)
TW (1) TW432844B (de)
WO (1) WO1999033181A2 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202011108969U1 (de) 2011-12-10 2012-02-02 Imst Gmbh Synchron modulierte volldigitale Delta-Sigma-Modulatorschaltung
DE102011053121A1 (de) 2011-08-30 2013-02-28 Imst Gmbh Erweiterte Delta-Sigma-Tau-Modulatorschaltung für eine Fraktional-N-PLL-Frequenzsynthesizer-Schaltung
DE102011120769B4 (de) 2011-12-10 2018-09-20 Imst Gmbh Synchron modulierte voll-digitale Delta-Sigma-Modulatorschaltung

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11225072A (ja) * 1998-02-05 1999-08-17 Fujitsu Ltd スプリアス抑制装置、スプリアス抑制方法およびフラクショナルｎシンセサイザ
US6483886B1 (en) * 1999-01-08 2002-11-19 Altera Corporation Phase-locked loop circuitry for programmable logic devices
US6177843B1 (en) 1999-05-26 2001-01-23 Cypress Semiconductor Corp. Oscillator circuit controlled by programmable logic
DE19926666A1 (de) * 1999-06-11 2000-12-14 Philips Corp Intellectual Pty Anordnung zur Offsetstromkompensation eines Phasendetektors
FR2796792B1 (fr) * 1999-07-22 2001-10-12 Cit Alcatel Dispositif d'emission radioelectrique
JP4198833B2 (ja) * 1999-07-23 2008-12-17 日本テキサス・インスツルメンツ株式会社 周波数シンセサイザ、リップルを補償する方法
FR2807587B1 (fr) * 2000-04-11 2002-06-28 Thomson Csf Synthetiseur fractionnaire comportant une compensation de la gigue de phase
US6466150B1 (en) * 2000-10-25 2002-10-15 Qualcomm, Inc. Polar analog-to-digital converter
US6888580B2 (en) * 2001-02-27 2005-05-03 Ati Technologies Inc. Integrated single and dual television tuner having improved fine tuning
US6504437B1 (en) 2001-06-26 2003-01-07 Agere Systems Inc. Low-noise, fast-lock phase-lock loop with “gearshifting” control
EP1304804A3 (de) * 2001-10-10 2006-07-12 STMicroelectronics Pvt. Ltd Teiler mit gebrochenem Teilverhältnis
EP1324619B1 (de) * 2001-10-30 2006-05-17 STMicroelectronics Pvt. Ltd Volldigitale Taktrückgewinnung mit Teiler mit gebrochenem Teilungsverhältnis
US6677879B1 (en) * 2002-08-20 2004-01-13 Xilinx, Inc. Method and circuit for folded analog-to-digital converter (ADC) using frequency detectors and time detectors
US6727736B1 (en) 2002-08-23 2004-04-27 Marvell International, Ltd. Voltage control oscillator noise reduction technique and method thereof
CA2446633C (en) * 2002-10-25 2008-01-29 Pulp And Paper Research Institute Of Canada Diagnostic for poorly tuned control loops
EP1458101B1 (de) * 2003-03-14 2005-11-30 STMicroelectronics S.r.l. Fraktional-Phasenregelschleife
US6867616B1 (en) 2003-06-04 2005-03-15 Altera Corporation Programmable logic device serial interface having dual-use phase-locked loop circuitry
JP3934585B2 (ja) * 2003-08-22 2007-06-20 松下電器産業株式会社 広帯域変調ｐｌｌ、広帯域変調ｐｌｌのタイミング誤差補正システム、変調タイミング誤差補正方法および広帯域変調ｐｌｌを備えた無線通信装置の調整方法
US7019570B2 (en) * 2003-09-05 2006-03-28 Altera Corporation Dual-gain loop circuitry for programmable logic device
US6924678B2 (en) * 2003-10-21 2005-08-02 Altera Corporation Programmable phase-locked loop circuitry for programmable logic device
US7091760B1 (en) 2004-02-25 2006-08-15 Altera Corporation DLL with adjustable phase shift using processed control signal
US7073629B2 (en) * 2004-02-26 2006-07-11 The Boeing Company Ladder support apparatus and methods
US7075365B1 (en) 2004-04-22 2006-07-11 Altera Corporation Configurable clock network for programmable logic device
US7230495B2 (en) 2004-04-28 2007-06-12 Micron Technology, Inc. Phase-locked loop circuits with reduced lock time
US7436228B1 (en) 2005-12-22 2008-10-14 Altera Corporation Variable-bandwidth loop filter methods and apparatus
US7728674B1 (en) 2006-05-19 2010-06-01 Altera Corporation Voltage-controlled oscillator methods and apparatus
EP2218174A1 (de) * 2007-11-16 2010-08-18 ST-Ericsson SA Jitterkompensation
JP5803568B2 (ja) * 2011-10-26 2015-11-04 富士通株式会社 位相同期回路及び位相同期回路制御方法
US10965297B1 (en) * 2020-03-03 2021-03-30 Samsung Electronics Co., Ltd Sigma-delta modulation quantization error reduction technique for fractional-N phase-locked loop (PLL)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1560233A (en) * 1977-02-02 1980-01-30 Marconi Co Ltd Frequency synthesisers
GB2140232B (en) * 1983-05-17 1986-10-29 Marconi Instruments Ltd Frequency synthesisers
US4679005A (en) * 1985-01-23 1987-07-07 Sony Corporation Phase locked loop with frequency offset
US4816774A (en) * 1988-06-03 1989-03-28 Motorola, Inc. Frequency synthesizer with spur compensation
GB2228840B (en) * 1989-03-04 1993-02-10 Racal Dana Instr Ltd Frequency synthesisers
US5180993A (en) * 1990-01-15 1993-01-19 Telefonaktiebolaget L M Ericsson Method and arrangement for frequency synthesis
US5349613A (en) * 1991-05-08 1994-09-20 U.S. Philips Corporation Digital phase locked loop, and digital oscillator arranged to be used in the digital phase locked loop
JP3084151B2 (ja) * 1992-09-18 2000-09-04 株式会社日立製作所 情報処理システム
JPH06216767A (ja) * 1992-11-18 1994-08-05 Philips Electron Nv 安定化位相弁別器を備えるフェーズロックドループ用回路
DE4303356A1 (de) * 1993-02-05 1994-08-11 Philips Patentverwaltung Digitale Phasenregelschleife
US5495206A (en) * 1993-10-29 1996-02-27 Motorola, Inc. Fractional N frequency synthesis with residual error correction and method thereof
FR2717019A1 (fr) * 1994-03-02 1995-09-08 Philips Composants Dispositif oscillateur verrouillé en phase.
US5651035A (en) * 1995-04-28 1997-07-22 International Microcircuits, Inc. Apparatus for reducing jitter of a spectrum spread clock signal and method therefor
JP3319677B2 (ja) * 1995-08-08 2002-09-03 三菱電機株式会社 周波数シンセサイザ
US5987085A (en) * 1997-03-26 1999-11-16 Lsi Logic Coporation Clock recovery circuit
KR100215889B1 (ko) * 1997-05-06 1999-08-16 구본준 클럭 동기 회로
US6064272A (en) * 1998-07-01 2000-05-16 Conexant Systems, Inc. Phase interpolated fractional-N frequency synthesizer with on-chip tuning

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011053121A1 (de) 2011-08-30 2013-02-28 Imst Gmbh Erweiterte Delta-Sigma-Tau-Modulatorschaltung für eine Fraktional-N-PLL-Frequenzsynthesizer-Schaltung
DE102011053121B4 (de) * 2011-08-30 2016-02-04 Imst Gmbh Erweiterte Delta-Sigma-Tau-Modulatorschaltung für eine Fraktional-N-PLL-Frequenzsynthesizer-Schaltung
DE202011108969U1 (de) 2011-12-10 2012-02-02 Imst Gmbh Synchron modulierte volldigitale Delta-Sigma-Modulatorschaltung
DE102011120769B4 (de) 2011-12-10 2018-09-20 Imst Gmbh Synchron modulierte voll-digitale Delta-Sigma-Modulatorschaltung

Also Published As

Publication number Publication date
WO1999033181A2 (en) 1999-07-01
CN1253673A (zh) 2000-05-17
JP2001513304A (ja) 2001-08-28
CN1158768C (zh) 2004-07-21
EP0960480B1 (de) 2005-03-02
DE69829166D1 (de) 2005-04-07
WO1999033181A3 (en) 1999-09-10
TW432844B (en) 2001-05-01
EP0960480A1 (de) 1999-12-01
KR20000075516A (ko) 2000-12-15
KR100543540B1 (ko) 2006-01-20
US6141394A (en) 2000-10-31
JP4496322B2 (ja) 2010-07-07

Similar Documents

Publication Publication Date Title
DE69829166T2 (de) Fractional-n-frequenzsynthetisierer mit jitterkompensation
DE69202531T2 (de) Phasenregelschleife.
EP1362413B1 (de) Abgleichverfahren und abgleicheinrichtung für pll-schaltung zur zwei-punkt-modulation
DE3881859T2 (de) Frequenzmodulation in einer Phasenregelschleife.
DE69031756T2 (de) Generator mit variablem Frequenzsignal
DE69112477T2 (de) Frequenzsynthetisierer mit Phasenregelschleife.
DE19807026C2 (de) Frequenzsynthese-Vorrichtung und -Verfahren
DE60225426T2 (de) Fraktional-n-frequenzsynthesizer mit fraktional-kompensationsverfahren
DE1964912C3 (de) Frequenz-Synthesizer
DE102007001148A1 (de) Phasenregelschleife zum schnellen Einregeln und darauf bezogenes Verfahren
DE69300291T2 (de) Frequenzregelschleife.
EP1063766A2 (de) Modulator und Verfahren zur Phasen-oder Frequenzmodulation mit einer PLL-Schaltung
DE102004021224A1 (de) Frequenzmultiplikatorvorstufe für gebrochen-N-phasenarretierte Schleifen
DE1959162C3 (de) Stufenweise nach einem Frequenzraster einstellbarer Frequenzgenerator
DE102004050411B4 (de) Modulator mit geregelter Übertragungsbandbreite und entsprechendes Verfahren zum Regeln der Übertragungsbandbreite
EP0166749B1 (de) Phasenregelkreis
DE60125764T2 (de) Lineare digitale phasendetektion ohne toten bereich
EP0630129A2 (de) Verfahren zur Erzeugung eines synchronisierten Taktes mit einer Schaltungsanordnung für einen regelbaren Oszillator
DE2802626C2 (de) Digitale Phasenvergleichsanordnung
DE69213351T2 (de) Empfänger mit einer Phasenregelschleife
DE60208597T2 (de) Volldigitale Phasenregelschleife und Schaltung zu deren Verwendung
DE10159878B4 (de) Ein Hochleistungs-Mikrowellensynthesizer unter Verwendung eines Mehrfachmodulator-Bruchzahl-n-Teilers
DE4127385C2 (de) Frequenzsyntheseanordnung mit Phasenregelschleife und mehrfacher fraktionärer Teilung und Verfahren zur Frequenzsynthese mittels einer solchen Anordnung
EP1030452B1 (de) Phasenregelkreis
EP1565990A1 (de) Frequenzgenerator

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: EISENFUEHR, SPEISER & PARTNER, 10178 BERLIN

8327 Change in the person/name/address of the patent owner

Owner name: NXP B.V., EINDHOVEN, NL