JP4198833B2 - 周波数シンセサイザ、リップルを補償する方法 - Google Patents
周波数シンセサイザ、リップルを補償する方法 Download PDFInfo
- Publication number
- JP4198833B2 JP4198833B2 JP20848899A JP20848899A JP4198833B2 JP 4198833 B2 JP4198833 B2 JP 4198833B2 JP 20848899 A JP20848899 A JP 20848899A JP 20848899 A JP20848899 A JP 20848899A JP 4198833 B2 JP4198833 B2 JP 4198833B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- time
- circuit
- compensation
- ripple
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 8
- 238000001514 detection method Methods 0.000 claims description 34
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 238000001914 filtration Methods 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 27
- 230000003111 delayed effect Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 11
- 230000007423 decrease Effects 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 6
- 230000001413 cellular effect Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は周波数シンセサイザの技術分野にかかり、特に、リップル電流を正確に補償できる周波数シンセサイザに関する。
【０００２】
【従来の技術】
セルラー電話機は周波数マルチチャネルアクセス方式であり、使用周波数を空きチャネルに移行させるために、高速ロックアップが可能な周波数シンセサイザが必要となる。
【０００３】
図６の符号１０１は、そのような周波数シンセサイザの従来技術のものであり、分数分周方式のＰＬＬ(Phase lock loop)回路が用いられている。
この周波数シンセサイザ１０１は、セルラー電話機の送受信回路を構成する半導体集積回路装置内に設けられており、発振器１３１、分周器１３２、基準クロック信号発生器１３３、位相比較器１３４、チャージポンプ回路１３５、ローパスフィルタ１３６、制御回路１３８を有している。発振器１３１内では、所定周波数の外部出力信号ＯＵＴが生成されており、その外部出力信号ＯＵＴは、分周器１３２と、この周波数シンセサイザ１０１が設けられた半導体集積回路装置内の他の回路とに出力されている。
【０００４】
分周器１３２は、入力された外部出力信号ＯＵＴを分周し、比較信号を生成し、位相比較器１３４に出力しており、該位相比較器１３４は、分周器１３２から入力された比較信号と、基準クロック信号発生器１３３から入力された基準クロック信号の位相を比較し、位相差に応じた信号をチャージポンプ回路１３５に出力している。チャージポンプ回路１３５は、入力された位相差に応じた信号に基づいて、出力信号を供給させており、その出力信号は、ローパスフィルタ１３６を介して、制御信号として発振器１３１に出力されている。
【０００５】
発振器１３１は、入力された制御信号により、外部出力信号ＯＵＴの周波数を変化させ、比較信号の位相が基準クロック信号の位相に一致するように動作する。その結果、外部出力信号ＯＵＴの周波数は、基準クロック信号の周波数を分周器１３２の分周値倍した値となる。
【０００６】
上記分周器１３２は、制御回路１３８によって制御され、分周値が周期的に変化するように構成されており、例えば、基準クロック信号の周波数が２００ｋＨｚのとき、分周値が、その７周期(３５μｓｅｃ)の期間は５０００であり、１周期(５μｓｅｃ)の期間は５００１である場合、８周期を平均した平均分周値は５０００．１２５(＝５０００＋１／８)になる。従って、外部出力信号ＯＵＴの周波数は、基準クロック信号の平均分周値倍の、１００００２５ｋＨｚでロックされる。
【０００７】
８周期中、６周期の分周値を４０００、２周期の分周値を４００１とすれば、平均分周値は４０００．２５となり、外部出力信号ＯＵＴの周波数は８００．０５０ＭＨｚとなる。
【０００８】
このように、平均分周値が小数点以下の桁まで値を有すれば、２５ｋＨｚや１２．５ｋＨｚ等の狭いチャネル間隔で、８００ＭＨｚや１ＧＨｚ等の高周波を用いることが可能となる。
【０００９】
しかし、上記のように分周値を周期的に変化させた場合、外部出力信号ＯＵＴが所望周波数にロックされた後でも、比較信号の位相と基準クロック信号の位相とは完全に一致せず、位相差が生じる。この位相差が原因となり、位相比較器１３４から出力される信号には、周期的に変化するリップル電流が含まれてしまう。
【００１０】
位相比較器１３４から出力される信号に含まれるリップル電流は、外部出力信号ＯＵＴにスプリアス成分を発生させてしまい、セルラー電話機等の通信機の受信特性を悪化させるばかりでなく、送信の際の妨害成分となってしまうので、大変大きな問題となる。
【００１１】
そこで、上述の周波数シンセサイザ１０１には、補償回路１３７が設けられている。補償回路１３７内には、補償電流の電流量が予め記憶されており、制御回路１３８から制御信号が補償回路１３７内に入力されると、その制御信号が入力されるタイミングで、チャージポンプ回路１３５の出力信号に、記憶された電流量の補償電流を重畳し、リップル電流をキャンセルすることができるようにされており、スプリアス成分のない外部出力信号ＯＵＴを出力できるようにされている。
【００１２】
図７の符号ａ、ｂに、チャージポンプ回路１３５の出力信号に含まれるリップル電流、補償電流の波形を、それぞれ示す。リップル電流ａは、図７に示すように周期的に変化し、補償電流ｂも、リップル電流ａの変化に追従するように周期的に変化している。
【００１３】
このとき、リップル電流ａの大きさに等しく、逆極性の補償電流ｂを生成しても、リップル電流の発生時刻と補償電流の出力時刻とが一致しない場合には、図７の符号ｃに示すように、補償電流が重畳されたチャージポンプ回路の出力信号のリップル成分は０にはならず、スプリアス成分を正確にキャンセルすることができなくなるという問題が生じていた。
【００１４】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、リップル電流を正確に補償できる技術を提供することにある。
【００１５】
【課題を解決するための手段】
上記課題を解決するために、本発明の周波数シンセサイザは、電圧制御信号に応じて出力信号の周波数を制御する発振器と、周期的に変化する分周値に応じて上記出力信号を分周して比較信号を生成する分周器と、上記比較信号の位相と基準クロック信号の位相とを比較して位相差信号を生成する位相比較器と、上記位相差信号に応じた制御信号を生成するチャージポンプ回路と、上記制御信号に濾波処理を施して電圧制御信号として出力するローパスフィルタと、補償電圧データに応じて上記制御信号に補償電流を重畳する補償回路であって、リップル電流が最小、最大となる時点の上記電圧制御信号の電圧値に応じて上記補償電流を修正する補償回路と、上記電圧制御信号の電圧変化から、上記制御信号の出力時刻と上記補償電流の出力時刻との時間差を検出して検出信号を出力する検出回路と、上記制御信号の出力時刻と上記補償電流の出力時刻とが一致するように、上記検出信号に応答して上記チャージポンプ回路に供給される上記位相差信号又は上記補償回路に供給される補償電圧データの供給タイミングを調整する遅延回路とを有する。
請求項２に記載の発明は、請求項１に記載の周波数シンセサイザであって、上記検出回路は、上記分周値が周期的に変化する際の一周期内において、上記補償電流が重畳された電圧制御信号をリップル電流が最大又は最小となる時刻を挟んで２回検出することにより、上記制御信号の出力時刻と上記補償電流の出力時刻との時間差を検出する。
請求項３に記載の発明は、ＰＬＬと、該ＰＬＬが可変の分周比を有することによって導かれるリップルを補償するための補償用回路とを有する周波数シンセサイザにおいて、上記ＰＬＬ内の位相比較器の出力に結合された第１の遅延回路と、上記補償用回路の出力のタイミングを調整するための第２の遅延回路と、上記リップルが最小、最大となる時点の上記ＰＬＬ内のローパスフィルタの出力電圧に応じて上記ローパスフィルタの入力に供給される補償電流を修正する修正回路と、上記ローパスフィルタの出力電圧の変化に応答して上記リップルの出力時刻と上記補償電流の出力時刻との関係を検出して検出結果を出力する検出回路と、を更に有し、上記検出結果により上記第１の遅延回路又は上記第２の遅延回路の遅延量が制御されることにより、上記位相比較器の出力と上記補償用回路の出力とが同期される、周波数シンセサイザである。
請求項４に記載の発明は、請求項３に記載の周波数シンセサイザであって、上記分周比が周期的に変化するものである。
請求項５に記載の発明は、ＰＬＬが可変の分周比を有することによって周波数シンセサイザの出力に引き起こされるリップルを補償する方法であって、上記ＰＬＬ内の位相比較器の出力を遅延させるステップと、リップル補償用回路の出力を遅延させるステップと、上記リップルが最小、最大となる時点の上記ＰＬＬ内のローパスフィルタの出力電圧に応じて上記ローパスフィルタの入力に供給される補償電流を修正するステップと、上記ローパスフィルタの出力電圧の変化に応答して上記リップルの出力時刻と上記補償電流の出力時刻との関係を検出して検出結果を出力するステップと、上記検出結果に応答して上記位相比較器の出力と上記リップル補償用回路の出力の少なくとも１つに対する遅延を制御することによって上記位相比較器の出力と上記リップル補償用回路の出力とが同期されるステップとを有する方法である。
請求項６に記載の発明は、請求項５に記載のリップルを補償する方法であって、上記分周比が周期的に変化するものである。
【００１６】
本発明は以上のように構成され、検出回路と遅延回路とを有しており、チャージポンプ回路の出力信号（制御信号）の出力時刻と、補償電流の出力時刻との時間差を検出回路で検出し、検出結果に基づいて、出力信号の出力時刻と、補償電流の出力時刻との一方又は両方を、遅延回路で遅延させている。
【００１７】
従って、例えば出力信号が、補償電流よりも進んだ場合には、出力信号の出力時刻を遅延回路で遅延させることで、出力信号のタイミングを遅らせることができ、逆に、出力信号が、補償電流よりも遅れた場合には、遅延回路で補償電圧データの出力時刻を遅らせることで、補償電流のタイミングを遅らせることができるので、補償電流の出力時刻と、出力信号の出力時刻との間の時間差が減少するように修正することができる。
【００１８】
こうして、出力時刻の時間差を検出回路で検出して、出力信号又は補償電流の出力時刻を遅延させ、出力時刻の時間差が小さくなるように出力信号や補償電流の出力時刻を修正した後に、修正された出力時刻で補償電流を出力した状態において、再度出力時刻間の時間差を検出し、出力信号又は補償電流の出力時刻を遅延させて、出力時刻間の時間差を再度修正する。かかる動作を複数回繰り返すと、最終的には出力信号と補償電流の出力時刻を一致させることができるので、正確にスプリアス成分をキャンセルすることが可能になる。
【００１９】
なお、本発明では、リップル電流が最大又は最小になる時刻を挟んで、補償電流が重畳された出力信号を、検出回路で２回検出している。
リップル電流が、分数分周の一周期内で、負から正へと増加した後に、再び負へ減少する場合には、補償電流は、正から負へと減少した後に、再び正へと増加するように出力される。
【００２０】
このとき、補償電流の出力時刻とリップル電流の出力時刻とが一致していれば、補償電流が重畳された出力信号は０になるが、補償電流の出力時刻がリップル電流の出力時刻よりも遅れると、当初は補償電流の絶対値がリップル電流の絶対値に比して大きいので、補償電流が重畳された出力信号は負になる。その後リップル電流が最大になる時刻以降は、リップル電流の絶対値が補償電流の絶対値に比して大きいので、補償電流が重畳された出力信号は正になる。従って、この場合、補償電流が重畳された出力信号は、リップル電流が最大になる時刻を挟んで、負から正へと極性が変化する。
【００２１】
逆に、補償電流がリップル電流よりも進んでいると、補償電流が重畳された出力信号は、リップル電流が最大になる時刻を挟んで、極性が正から負へと変化する。
【００２２】
従って、リップル電流が最大になる時刻を挟んで、補償電流が重畳されたリップル電流の極性を２回検出すると、補償電流の出力時刻と、リップル電流の出力時刻のうちどちらが進んでいるかを知ることができ、その検出結果に基づいて、遅延回路で補償電流又はリップル電流のいずれかを遅延させて、リップル電流の出力時刻に、補償電流の出力時刻を一致させるように動作させることができる。
【００２３】
従って、補償電流が重畳された出力信号を検出し、リップル電流が０になるか否かを検出すれば、補償電流の出力時刻と、リップル電流の出力時刻との間に時間差があるか否かを検出することができる。
【００２４】
【発明の実施の形態】
以下で図面を参照し、本発明の実施形態について説明する。
図１の符号１は、本発明の実施形態の周波数シンセサイザを示している。
この周波数シンセサイザ１は、セルラー電話機の送受信回路を構成する半導体集積回路装置内に設けられており、発振器３１と、分周器３２と、基準クロック信号発生器３３と、位相比較器３４と、チャージポンプ回路３５と、ローパスフィルタ３６と、分数分周制御回路３８と、補償回路３７と、遅延回路３９と、検出回路４０とを有している。
【００２５】
発振器３１は、外部出力信号ＯＵＴを出力しており、その外部出力信号ＯＵＴは、分周器３２と、この周波数シンセサイザ１が設けられた半導体集積回路装置内の他の回路とに出力されている。
【００２６】
上記分周器３２は、分数分周制御回路３８によって制御され、分周値が周期的に変化するように構成されており、入力された外部出力信号ＯＵＴをその分周値によって分周して、比較信号を生成するようにされている。
【００２７】
分数分周制御回路３８は、分周器３２に接続されて分周比を制御するとともに、後述する第２の遅延部４４を介して電流生成回路４２に接続されており、後述する補償電流を規定する補償電圧データを内部に記憶している。
【００２８】
基準クロック信号発生器３３は、所定周波数の基準クロック信号を発生しており、その基準クロック信号と、上記比較信号とが位相比較器３４に入力されている。
【００２９】
位相比較器３４は、比較信号の位相と基準クロック信号の位相とを比較して位相差を求め、その位相差を示す位相差信号を、遅延回路３９の第１の遅延部４３を介してチャージポンプ回路３５に出力するようにされている。
【００３０】
第１の遅延部４３は、位相差信号を所定時間遅延させて、チャージポンプ回路３５に出力するようにされている。その詳細な構成については後述する。
チャージポンプ回路３５は、位相差信号が入力されると、位相差に応じた時間だけ、定電流を供給するように構成されている。
【００３１】
ローパスフィルタ３６は、チャージポンプ回路３５から供給される定電流の高周波成分を除去し、制御信号として発振器３１に出力するようにされている。
発振器３１は、入力された制御信号に従い、比較信号の位相と基準クロック信号の位相との位相差を小さくする方向に外部出力信号ＯＵＴの周波数を変化させている。
【００３２】
補償回路３７は電圧生成回路４１と電流生成回路４２とを有している。電流生成回路４２の出力は、チャージポンプ回路３５の出力に接続されており、入力が電圧生成回路４１に接続されている。
【００３３】
電流生成回路４２は、図示しない複数のコンデンサとＤＡ変換器とを有しており、分数分周制御回路３８に記憶された補償電圧データが入力されると、ＤＡ変換器でＤＡ変換してアナログ電圧を生成し、このアナログ電圧を複数のコンデンサに印加し、補償電圧データに応じた大きさの補償電流を出力できるようにされている。
【００３４】
この補償電圧データはパラレルデータであって、分数分周制御回路３８から出力されると、第２の遅延部４４で所定時間遅延された後に、電流生成回路４２に供給されるようにされている。第２の遅延部４４は、遅延回路３９に設けられているが、その詳細な構成については後述する。
【００３５】
補償電流制御回路４５には、ディジタルデータが予め記憶されており、このディジタルデータは、電圧生成回路４１のＤＡコンバータ８８（図５参照）へ入力され、ＤＡコンバータ８８でＤＡ変換されてアナログ電圧が生成されると、このアナログ電圧が、電流生成回路４２内のＤＡ変換器の動作基準電圧となるようにされている。
【００３６】
電圧生成回路４１は、図５(ａ)に示すように、演算器８７とＤＡコンバータ８８とを有している。演算器８７は、その入力端子１５が補償電流制御回路４５の出力に接続されている。
【００３７】
上記のような構成を有する周波数シンセサイザ１では、発振器３１から、分周器３２、位相比較器３４、第１の遅延部４３、チャージポンプ回路３５、ローパスフィルタ３６を順次介して発振器３１へ、フィードバックループが形成される。
【００３８】
この状態で周波数シンセサイザ１が動作を開始すると、フィードバックループはＰＬＬ動作をする。このとき、第１の遅延部４３での遅延時間を最小時間としている。すると、分周器３２から出力される比較信号の位相と、基準クロック信号の位相との誤差が小さくなり、小さくなった誤差が次回の動作でさらに小さくなることにより、動作開始時に比して徐々に誤差が小さくなるように動作する。
【００３９】
上記した動作を繰り返すと、比較信号の位相を基準クロック信号の位相に一致させるようにすることができ、両者の位相がほぼ一致して、外部出力信号ＯＵＴの周波数が、平均分周値倍された基準クロック信号の周波数と一致すると、ＰＬＬループがロックした状態になる。
【００４０】
電源を投入してからＰＬＬループがロックするまでの間、補償電流制御回路４５内に設定されたディジタルデータが、端子１５（図５参照）を介して電圧生成回路４１内の演算器８７に出力され、ＤＡコンバータ８８でＤＡ変換されてアナログ電圧が生成される。このアナログ電圧が、電流生成回路４２内の図示しないＤＡ変換器に入力され、ＤＡ変換器はこのアナログ電圧を動作基準電圧として動作する。
【００４１】
他方、第２の遅延部４４から補償電圧データが電流生成回路４２に入力されると、電流生成回路４２内の図示しないＤＡ変換器でＤＡ変換されて補償電圧が生成され、この補償電圧に応じた大きさの補償電流が生成されて、チャージポンプ回路３５の出力信号に重畳される。
【００４２】
なお、このとき、第２の遅延部４４での遅延時間は、第１の遅延部４３の遅延時間と同じ時間に設定されており、チャージポンプ回路３５の出力信号と、補償電流との間で、第１、第２の遅延部４３、４４に起因する遅延時間差が生じないようにされている。
【００４３】
このようにしてＰＬＬループをロックさせた後に、本発明の周波数シンセサイザ１では、まず補償電流の電流量が、実際に発生しているリップル電流の電流量と一致するように、補償電流の電流量を修正している。以下でその詳細について説明する。
【００４４】
本発明の電圧生成回路４１は、図５(ａ)に示すように、上述した演算器８７、ＤＡコンバータ８８に加えて、アンプ８１、第１のスイッチ８２、第２のスイッチ８３、第１のコンデンサ８４、第２のコンデンサ８５及び比較器８６を備えている。
【００４５】
アンプ８１は、その入力端子１０がローパスフィルタ３６の出力に接続され、その出力端子が第１、第２のスイッチ８２、８３をそれぞれ介して第１、第２のコンデンサ８４、８５の一端に接続されており、ローパスフィルタ３６の出力信号を増幅し、その増幅出力電圧を第１、第２のコンデンサ８４、８５の一端に伝達するようにされている。
【００４６】
第１、第２のコンデンサ８４、８５の一端は、比較器８６の非反転入力、反転入力にそれぞれ接続されており、比較器８６の出力は、演算器８７の入力に接続されている。
【００４７】
上記電圧生成回路４１では、ＰＬＬループがロックするまでは第１、第２のスイッチ８２、８３はいずれもオフ状態にされている。ＰＬＬループがロックした後、リップル電流が最小になる時刻で第１のスイッチ８２がオンされ、アンプ８１の出力電圧で第１のコンデンサ８４を充電する。アンプ８１の出力電圧は、リップル電流が最小になる時刻において、補償電流が重畳された出力信号に応じた大きさの電圧である。そして、この電圧が第１のコンデンサ８４の両端子間の電圧となる。充電が行なわれたら、第１のスイッチ８２がオフされ、第１のコンデンサ８４の両端子間の電圧が、比較器８６の非反転入力＋に入力される。
【００４８】
次いで、リップル電流が最大になる時刻で、第２のスイッチ８３をオンさせ、第２のコンデンサ８５をアンプ８１の出力電圧で充電する。第２のコンデンサ８５の両端子間の電圧は、リップル電流が最大になる時刻において、補償電流が重畳された出力信号に応じた大きさの電圧になる。そして、この電圧が第２のコンデンサ８５の両端子間の電圧となる。充電が行なわれたら、第２のスイッチ８３がオフされ、第２のコンデンサ８５の両端子間の電圧が、比較器８６の反転入力−に入力される。
【００４９】
このように、比較器８６には、リップル電流が最小になる時刻、最大になる時刻のそれぞれについて、補償電流が重畳された出力信号に応じた大きさの電圧が入力される。比較器８６は、この電圧を比較して、比較結果を演算器８７に出力する。
【００５０】
演算器８７は、比較結果に基づいて、補償電流制御回路４５から入力される所定のディジタルデータを増減させ、電流生成回路４２内のＤＡ変換器の動作基準電圧を増減させる。
【００５１】
図２(ａ)の曲線ａ′、ｂ′に、リップル電流、補償電流の波形をそれぞれ示す。図２（ａ）で、時刻ｔ1はリップル電流が最小になる時刻であって、時刻ｔ2はリップル電流が最大になる時刻である。
【００５２】
補償電流が重畳された出力信号を検出し、時刻ｔ2における電圧値が時刻ｔ1における電圧値よりも大きいときには、補償電流の方がリップル電流よりも大きいことになるので、演算器８７は、所定のディジタルデータを減じる。すると、電流生成回路４２のＤＡ変換器の動作基準電圧が減少して、補償電圧が減少する。補償電圧が減少することで補償電流も減少するので、リップル電流の大きさと補償電流の大きさとの誤差が小さくなる。
【００５３】
他方、時刻ｔ2における電圧値が、時刻ｔ1における電圧値よりも小さいときには、補償電流の方がリップル電流よりも小さいことになるので、演算回路８７は、所定のディジタルデータを増す。すると、補償電圧が増大して補償電流が増大するので、リップル電流の大きさと補償電流の大きさとの誤差が小さくなる。
【００５４】
このように、リップル電流が最小、最大になる時刻ｔ1、ｔ2で、ローパスフィルタ３６の出力電圧を検出してこれらの大小関係を比較し、比較結果に基づいて補償電流を増減させると、リップル電流と補償電流との誤差が小さくなる。かかる動作を複数回繰り返して、最終的に補償電流とリップル電流の大きさが等しくなるように補償電流を修正する。
【００５５】
このようにして、補償電流とリップル電流の大きさが等しくなった状態における、補償電流が重畳された出力信号の波形を図２の曲線ｃ′に示す。この曲線ｃ′に示すように、補償電流とリップル電流の大きさを等しくしただけでは、リップル電流は完全にはキャンセルされていない。
【００５６】
本発明の周波数シンセサイザ１には、図１に示すように、リップルスキュー検出回路４６が設けられており、補償電流の大きさがリップル電流の大きさと等しくなった後に、リップルスキュー検出回路４６を動作させている。
【００５７】
リップルスキュー検出回路４６は、図５(ｂ)に示すように、アンプ９０、比較器９１、第３、第４のスイッチ９２、９３、第３、第４のコンデンサ９４、９５を有している。
【００５８】
アンプ９０は、その入力端子１２がローパスフィルタ３６の出力に接続され、出力が第３、第４のスイッチ９２、９３をそれぞれ介して第３、第４のコンデンサ９４、９５の一端に接続されており、ローパスフィルタ３６の出力信号を増幅して、第３、第４のコンデンサ９４、９５に充電できるようにされている。
【００５９】
第３、第４のコンデンサ９４、９５の一端は、比較器９１の非反転入力、反転入力にそれぞれ接続されており、比較器９１の出力端子１３は補償電流制御回路４５に接続されている。そして、第３、第４のコンデンサ９４、９５の両端子間の電圧を比較し、その比較結果を補償電流制御回路４５に出力できるようにされている。
【００６０】
かかるリップルスキュー検出回路４６では、ＰＬＬループがロックして、補償電流の大きさがリップル電流の大きさと等しくなるまでは、第３、第４のスイッチ９２、９３はいずれもオフ状態にされている。
【００６１】
図２(ｂ)の符号ｄ′に、補償電流の大きさがリップル電流の大きさと等しくなった後に、補償電流が重畳されたリップル電流の波形を示す。なお図中で、時刻ｔ3は、リップル電流が最大になる時刻ｔ2以前の時刻であり、時刻ｔ4は、リップル電流が最大になる時刻ｔ2以後の時刻である。
【００６２】
補償電流の大きさがリップル電流の大きさと等しくなった後に、時刻ｔ3で、第３のスイッチ９２をオンさせて、アンプ９０の出力電圧で、第３のコンデンサ９４を充電する。このとき、アンプ９０の出力電圧は、時刻ｔ3において、補償電流が重畳された出力信号に応じた大きさの電圧であって、この電圧が、第３のコンデンサ９４の両端子間の電圧となる。
【００６３】
増幅されたローパスフィルタ３６の出力信号で、第３のコンデンサ９４を充電する。このとき、第３のコンデンサ９４は、時刻ｔ3で、補償電流が重畳された出力信号に応じた大きさの電圧で充電される。充電が行なわれたら、第３のスイッチ９２がオフされる。すると、第３のコンデンサ９４の両端子間の電圧が、比較器９１の非反転入力＋に入力される。
【００６４】
次いで、時刻ｔ4で第４のスイッチ９３をオンさせて、第４のコンデンサ９５を充電する。このとき、第４のコンデンサ９５は、時刻ｔ4で、補償電流が重畳された出力信号に応じた大きさの電圧で充電される。充電が行なわれたら、第４のスイッチ９３がオフされる。すると、第４のコンデンサ９５の両端子間の電圧が、比較器９１の反転入力−に入力される。
【００６５】
こうして、リップル電流が最大になる時刻ｔ2の前後の時刻ｔ3、ｔ4でローパスフィルタ３６の出力電圧を検出し、この出力電圧を比較器９１で比較する。比較器９１は、比較結果を補償電流制御回路４５に出力する。
【００６６】
比較器９１の比較結果に基づいて、補償電流制御回路４５が遅延制御信号を生成し、遅延回路３９内に設けられた第１、第２の遅延部４３、４４にそれぞれ出力する。
【００６７】
第１、第２の遅延部４３、４４の構成を図３、図４にそれぞれ示す。
第１の遅延部４３は、図３に示すように、複数の遅延素子６３1〜６３8と、出力遅延素子６５と、複数のスイッチ回路６４1〜６４8とを有している。ここでは遅延素子６３1〜６３8とスイッチ回路６４1〜６４8とを、それぞれ８個有しているものとし、また、遅延素子６３1〜６３8と出力遅延素子６５の遅延時間は全て等しいものとする。
【００６８】
遅延素子６３1〜６３8は直列接続されており、最前段の遅延素子６３1の入力端子は、位相比較器３４の出力に接続されている。各遅延素子６３1〜６３8の出力は、スイッチ回路６４1〜６４8をそれぞれ介して出力遅延回路６５の入力に接続されており、出力遅延回路６５の出力端子６７は、チャージポンプ回路３５の入力に接続されている。そして、遅延素子６３1の入力端子６６から位相差信号が入力されると、その位相差信号を各遅延素子６３1〜６３8で遅延して、スイッチ回路６４1〜６４8を介して出力遅延素子６５に入力し、出力遅延素子６５で遅延させた後に、チャージポンプ回路３５に出力するように構成されている。
【００６９】
スイッチ回路６４1〜６４8は、遅延制御信号に基づいていずれか１個がオンするように構成されており、オンするスイッチ回路６４1〜６４8を選択することで、出力遅延回路６５の入力に接続される遅延素子６３1〜６３8を選択し、位相差信号の遅延時間を調整するように構成されている。
【００７０】
例えば、スイッチ回路６４7のみをオンさせた場合には、７段目の遅延素子６３7の出力が出力遅延素子６５に入力されるので、第１の遅延部４３での遅延時間は、７個の遅延素子６３1〜６３7分の遅延時間と、１個の出力遅延素子６５の遅延時間との合計、即ち、遅延素子８個分の遅延時間になる。
【００７１】
この状態から、７段目のスイッチ回路６４7をオフさせて、前段のスイッチ回路６４6をオンさせると、６段目の遅延素子６３6の出力が出力遅延素子６５に入力されるので、この場合の遅延時間は、６個の遅延素子６３1〜６３6分の遅延時間と、１個の出力遅延素子６５の遅延時間との合計、即ち、遅延素子７個分の遅延時間になる。このため７段目のスイッチ回路６４7がオンしていた場合に比して、遅延時間が短くなる。
【００７２】
逆に、７段目のスイッチ回路６４7がオンした状態から、７段目のスイッチ回路６４7をオフさせて、後段のスイッチ回路６４8をオンさせると、８段目の遅延素子６３8の出力が出力遅延素子６５に入力されるので、この場合の遅延時間は、８個の遅延素子６３1〜６３8分の遅延時間と、１個の出力遅延素子６５の遅延時間との合計、即ち、遅延素子９個分の遅延時間になる。このため７段目のスイッチ回路６４7がオンしていた場合に比して、遅延時間が長くなる。
【００７３】
このように、いずれか１個のスイッチ回路６４がオンしている状態で、その前段のスイッチ回路６４のみをオンさせると、遅延時間を短くすることができ、逆に、後段のスイッチ回路６４のみをオンさせると、遅延時間を長くすることができる。こうしてオンさせるスイッチ回路を切り替えることによって、遅延時間を調整することができる。
【００７４】
他方、図４に示す第２の遅延部４４は、遅延部７８と、データ伝達部７９とを有しており、データ伝達部７９は、複数のデータ保持回路７７1〜７７8を有している。
【００７５】
遅延部７８の入力端子７２は、位相比較器３４の出力に接続されており、データ伝達部７９の入力端子７６1〜７６8は分数分周制御回路３８の出力に、出力端子８０1〜８０8は電流生成回路４２の入力に、それぞれ接続されている。
【００７６】
遅延部７８は、第１の遅延部４３と同じように、直列接続された遅延素子７３1〜７３8と、その出力にそれぞれ設けられたスイッチ回路７４1〜７４8と、出力遅延素子７５とを有しており、遅延制御信号に基づいて、位相差信号を所定時間遅延させた後に、各データ保持回路７７1〜７７8へ一斉に出力するように構成されている。
【００７７】
そして、各データ保持回路７７1〜７７8は、データ入力端子７６1〜７６8から入力されたパラレルデータの各ビットを一旦保持し、遅延部７８で所定時間遅延された位相差信号が各データ保持回路７７1〜７７8に入力されると、パラレルデータの各ビットを、一斉に電流生成回路４２へと出力するように構成されている。従って、第２の遅延部４４は、遅延制御信号に基づいて、スイッチ回路７４1〜７４8のうちいずれか１個をオンさせることにより、第１の遅延部４３と同様に、パラレルデータの各ビットの遅延時間を調整することができる。このように、第１、第２の遅延部４３、４４は、遅延制御信号に基づいて、各々の遅延時間を調整するように構成されている。
【００７８】
図２(ｂ)の時刻ｔ3におけるローパスフィルタ３６の出力電圧が、時刻ｔ4におけるローパスフィルタ３６の出力電圧よりも小さければ、補償電流がリップル電流よりも遅れており、時刻ｔ3におけるローパスフィルタ３６の出力電圧が、時刻ｔ4におけるローパスフィルタ３６の出力電圧よりも大きければ、補償電流がリップル電流よりも進んでいる。
【００７９】
ＰＬＬループがロックし、補償電流とリップル電流の大きさが等しくなった状態においては、第１、第２の遅延部４３、４４では最前段の遅延素子６３1、７３1にそれぞれ接続された最前段のスイッチ回路６４1、７４1がオンしており、それぞれ遅延時間が最小になるように設定されている。
【００８０】
図２(ｂ)の曲線ｄ′に示すように、時刻ｔ3の方が時刻ｔ4よりも小さいときには、補償電流がリップル電流よりも遅れている。この場合には、補償電流制御回路４５から出力される遅延制御信号に基づいて、第１の遅延部４３が、最前段のスイッチ回路６４1の次段のスイッチ回路６４2をオンさせることで、位相比較器３４から出力される位相差信号の遅延時間を１個の遅延素子６３2の遅延時間分だけ増加させ、リップル電流を遅らせることができる。
【００８１】
上述のリップル電流を遅らせた後の、補償電流が重畳された出力信号の波形を図２(ｃ)の曲線ｅ′に示す。補償電流の出力時刻とリップル電流の出力時刻との時間差が小さくなり、曲線ｅ′の振幅が、図２(ｂ)の曲線ｄ′の振幅に比して小さくなっていることがわかる。
【００８２】
他方、補償電流がリップル電流よりも進んでいる場合には、遅延制御信号に基づいて、第２の遅延部４４が、最前段のスイッチ回路７４1の次段のスイッチ回路７４2をオンさせて、位相比較器３４から出力される位相差信号の遅延時間を遅延素子７３2の１個分の遅延時間だけ増加させる。すると、分数分周制御回路３８から出力される補償電圧データの遅延時間が増大するので、補償電流の遅延時間を増大させ、補償電流を遅らせることができる。この場合にも、それまで進んでいた補償電流が遅れるので、補償電流の出力時刻と、リップル電流の出力時刻との間の時間差を小さくすることができる。
【００８３】
以上のように、時刻ｔ3と時刻ｔ4における、補償電流が重畳された出力信号の検出結果に応じて、リップル電流又は補償電流を遅延させることで、出力時刻の時間差が小さくなるように、補償電流又はリップル電流の出力時刻を修正する。
【００８４】
こうして補償電流又はリップル電流の出力時刻を修正したら、再度時刻ｔ3、ｔ4における、補償電流が重畳された出力信号を検出し、その検出結果に応じて、遅延回路３９がリップル電流、補償電流の一方又は両方を遅延させる。その検出結果に基づいて、出力時刻の時間差を再度修正する。かかる動作を複数回繰り返し、出力時刻の時間差を徐々に小さくして、時刻ｔ3、ｔ4における、補償電流が重畳された出力信号の大きさが同じになるようにし、補償電流の出力時刻とリップル電流の出力時刻とが同じになるようにする。
【００８５】
その後、再び電圧生成回路４１が、補償電流が重畳された出力信号を時刻ｔ1、ｔ2で検出し、その検出結果に基づいて補償電流の電流量を再度修正して、補償電流が重畳された出力信号が時刻ｔ1、ｔ2で一致するようにすると、最終的には、補償電流の出力時刻とリップル電流の出力時刻とが一致し、図２(ｄ)の曲線ｆ′に示すように、補償電流が重畳された出力信号がほぼ０になるので、リップル電流を正確にキャンセルすることができる。
【００８６】
このようにして、補償電流が重畳された出力信号が、ほぼ０になるような補償電流が得られたら、それ以降は、補償回路３７はこの補償電流を出力し続け、周波数シンセサイザ１は通常のＰＬＬ動作に移行する。
【００８７】
なお、本実施形態では、時刻ｔ3、ｔ4の計２回、ローパスフィルタ３６の出力電圧を検出することでリップル電流の出力時刻と補償電流の出力時刻との時間差の有無を検出しているが、本発明はこれに限らない。
【００８８】
また、ローパスフィルタ３６の出力電圧を検出した後に、第１、第２の遅延部４３、４４は、それぞれに設けられたスイッチ回路６４1〜６４8、７４1〜７４8のうち、それまでオンしていたスイッチ回路の前段又は後段のスイッチ回路をオンさせて、遅延素子１個分の遅延時間を増減できるように構成しているが、本発明はこれに限らず、例えばオンさせるスイッチ回路を、検出された出力電圧に応じて数段変えて、遅延素子複数個分の遅延時間を増減できるように構成してもよい。
【００８９】
さらに、本実施形態では、補償電流がリップル電流よりも進んでいる場合には、第２の遅延部４４での遅延時間を増加させて、補償電流の遅延時間を増加させるというように、進んでいる方の遅延時間を増加させることで、リップル電流の出力時刻と補償電流の出力時刻との時間差が小さくなるように制御しているが、本発明はこれに限らず、遅れているほうの遅延時間を減少させることで、リップル電流の出力時刻と補償電流の出力時刻との時間差が小さくなるように制御してもよい。一例として補償電流がリップル電流よりも進んでいる場合には、第１の遅延部４３での遅延時間を減少させて、リップル電流の遅延時間を減少させればよい。
【００９０】
【発明の効果】
リップル電流に補償電流を重畳する際に、補償電流の出力時刻とリップル電流の出力時刻とが一致した状態で、補償電流をリップル電流に重畳できるので、リップル電流を正確にキャンセルすることができる。
【図面の簡単な説明】
【図１】本発明の周波数シンセサイザを示すブロック図
【図２】(ａ)：リップル電流と補償電流との関係を説明する波形図
(ｂ)：リップル電流と補償電流の大きさが一致した状態で、補償電流が重畳されたリップル電流を示す波形図
(ｃ)：リップル電流と補償電流との出力タイミングを合わせる動作後の、補償電流が重畳されたリップル電流を示す波形図
(ｄ)：最終的にリップル電流と補償電流との出力タイミングが一致した状態で、補償電流が重畳されたリップル電流を示す波形図
【図３】本発明の第１の遅延部を説明するブロック図
【図４】本発明の第２の遅延部を説明するブロック図
【図５】(ａ)：本発明の補償電圧生成回路を説明する図
(ｂ)：本発明のリップルスキュー検出回路を説明する図
【図６】従来の周波数シンセサイザを示すブロック図
【図７】従来のリップル電流と従来の補償電流との関係を説明する波形図
【符号の説明】
１……周波数シンセサイザ ３１……発振器 ３２……分周器 ３４……位相比較器 ３５……チャージポンプ回路 ３６……ローパスフィルタ
３７……補償回路 ３８……分数分周制御回路 ３９……遅延回路 ４０……検出回路 ４３……第１の遅延部 ４４……第２の遅延部
【発明の属する技術分野】
本発明は周波数シンセサイザの技術分野にかかり、特に、リップル電流を正確に補償できる周波数シンセサイザに関する。
【０００２】
【従来の技術】
セルラー電話機は周波数マルチチャネルアクセス方式であり、使用周波数を空きチャネルに移行させるために、高速ロックアップが可能な周波数シンセサイザが必要となる。
【０００３】
図６の符号１０１は、そのような周波数シンセサイザの従来技術のものであり、分数分周方式のＰＬＬ(Phase lock loop)回路が用いられている。
この周波数シンセサイザ１０１は、セルラー電話機の送受信回路を構成する半導体集積回路装置内に設けられており、発振器１３１、分周器１３２、基準クロック信号発生器１３３、位相比較器１３４、チャージポンプ回路１３５、ローパスフィルタ１３６、制御回路１３８を有している。発振器１３１内では、所定周波数の外部出力信号ＯＵＴが生成されており、その外部出力信号ＯＵＴは、分周器１３２と、この周波数シンセサイザ１０１が設けられた半導体集積回路装置内の他の回路とに出力されている。
【０００４】
分周器１３２は、入力された外部出力信号ＯＵＴを分周し、比較信号を生成し、位相比較器１３４に出力しており、該位相比較器１３４は、分周器１３２から入力された比較信号と、基準クロック信号発生器１３３から入力された基準クロック信号の位相を比較し、位相差に応じた信号をチャージポンプ回路１３５に出力している。チャージポンプ回路１３５は、入力された位相差に応じた信号に基づいて、出力信号を供給させており、その出力信号は、ローパスフィルタ１３６を介して、制御信号として発振器１３１に出力されている。
【０００５】
発振器１３１は、入力された制御信号により、外部出力信号ＯＵＴの周波数を変化させ、比較信号の位相が基準クロック信号の位相に一致するように動作する。その結果、外部出力信号ＯＵＴの周波数は、基準クロック信号の周波数を分周器１３２の分周値倍した値となる。
【０００６】
上記分周器１３２は、制御回路１３８によって制御され、分周値が周期的に変化するように構成されており、例えば、基準クロック信号の周波数が２００ｋＨｚのとき、分周値が、その７周期(３５μｓｅｃ)の期間は５０００であり、１周期(５μｓｅｃ)の期間は５００１である場合、８周期を平均した平均分周値は５０００．１２５(＝５０００＋１／８)になる。従って、外部出力信号ＯＵＴの周波数は、基準クロック信号の平均分周値倍の、１００００２５ｋＨｚでロックされる。
【０００７】
８周期中、６周期の分周値を４０００、２周期の分周値を４００１とすれば、平均分周値は４０００．２５となり、外部出力信号ＯＵＴの周波数は８００．０５０ＭＨｚとなる。
【０００８】
このように、平均分周値が小数点以下の桁まで値を有すれば、２５ｋＨｚや１２．５ｋＨｚ等の狭いチャネル間隔で、８００ＭＨｚや１ＧＨｚ等の高周波を用いることが可能となる。
【０００９】
しかし、上記のように分周値を周期的に変化させた場合、外部出力信号ＯＵＴが所望周波数にロックされた後でも、比較信号の位相と基準クロック信号の位相とは完全に一致せず、位相差が生じる。この位相差が原因となり、位相比較器１３４から出力される信号には、周期的に変化するリップル電流が含まれてしまう。
【００１０】
位相比較器１３４から出力される信号に含まれるリップル電流は、外部出力信号ＯＵＴにスプリアス成分を発生させてしまい、セルラー電話機等の通信機の受信特性を悪化させるばかりでなく、送信の際の妨害成分となってしまうので、大変大きな問題となる。
【００１１】
そこで、上述の周波数シンセサイザ１０１には、補償回路１３７が設けられている。補償回路１３７内には、補償電流の電流量が予め記憶されており、制御回路１３８から制御信号が補償回路１３７内に入力されると、その制御信号が入力されるタイミングで、チャージポンプ回路１３５の出力信号に、記憶された電流量の補償電流を重畳し、リップル電流をキャンセルすることができるようにされており、スプリアス成分のない外部出力信号ＯＵＴを出力できるようにされている。
【００１２】
図７の符号ａ、ｂに、チャージポンプ回路１３５の出力信号に含まれるリップル電流、補償電流の波形を、それぞれ示す。リップル電流ａは、図７に示すように周期的に変化し、補償電流ｂも、リップル電流ａの変化に追従するように周期的に変化している。
【００１３】
このとき、リップル電流ａの大きさに等しく、逆極性の補償電流ｂを生成しても、リップル電流の発生時刻と補償電流の出力時刻とが一致しない場合には、図７の符号ｃに示すように、補償電流が重畳されたチャージポンプ回路の出力信号のリップル成分は０にはならず、スプリアス成分を正確にキャンセルすることができなくなるという問題が生じていた。
【００１４】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、リップル電流を正確に補償できる技術を提供することにある。
【００１５】
【課題を解決するための手段】
上記課題を解決するために、本発明の周波数シンセサイザは、電圧制御信号に応じて出力信号の周波数を制御する発振器と、周期的に変化する分周値に応じて上記出力信号を分周して比較信号を生成する分周器と、上記比較信号の位相と基準クロック信号の位相とを比較して位相差信号を生成する位相比較器と、上記位相差信号に応じた制御信号を生成するチャージポンプ回路と、上記制御信号に濾波処理を施して電圧制御信号として出力するローパスフィルタと、補償電圧データに応じて上記制御信号に補償電流を重畳する補償回路であって、リップル電流が最小、最大となる時点の上記電圧制御信号の電圧値に応じて上記補償電流を修正する補償回路と、上記電圧制御信号の電圧変化から、上記制御信号の出力時刻と上記補償電流の出力時刻との時間差を検出して検出信号を出力する検出回路と、上記制御信号の出力時刻と上記補償電流の出力時刻とが一致するように、上記検出信号に応答して上記チャージポンプ回路に供給される上記位相差信号又は上記補償回路に供給される補償電圧データの供給タイミングを調整する遅延回路とを有する。
請求項２に記載の発明は、請求項１に記載の周波数シンセサイザであって、上記検出回路は、上記分周値が周期的に変化する際の一周期内において、上記補償電流が重畳された電圧制御信号をリップル電流が最大又は最小となる時刻を挟んで２回検出することにより、上記制御信号の出力時刻と上記補償電流の出力時刻との時間差を検出する。
請求項３に記載の発明は、ＰＬＬと、該ＰＬＬが可変の分周比を有することによって導かれるリップルを補償するための補償用回路とを有する周波数シンセサイザにおいて、上記ＰＬＬ内の位相比較器の出力に結合された第１の遅延回路と、上記補償用回路の出力のタイミングを調整するための第２の遅延回路と、上記リップルが最小、最大となる時点の上記ＰＬＬ内のローパスフィルタの出力電圧に応じて上記ローパスフィルタの入力に供給される補償電流を修正する修正回路と、上記ローパスフィルタの出力電圧の変化に応答して上記リップルの出力時刻と上記補償電流の出力時刻との関係を検出して検出結果を出力する検出回路と、を更に有し、上記検出結果により上記第１の遅延回路又は上記第２の遅延回路の遅延量が制御されることにより、上記位相比較器の出力と上記補償用回路の出力とが同期される、周波数シンセサイザである。
請求項４に記載の発明は、請求項３に記載の周波数シンセサイザであって、上記分周比が周期的に変化するものである。
請求項５に記載の発明は、ＰＬＬが可変の分周比を有することによって周波数シンセサイザの出力に引き起こされるリップルを補償する方法であって、上記ＰＬＬ内の位相比較器の出力を遅延させるステップと、リップル補償用回路の出力を遅延させるステップと、上記リップルが最小、最大となる時点の上記ＰＬＬ内のローパスフィルタの出力電圧に応じて上記ローパスフィルタの入力に供給される補償電流を修正するステップと、上記ローパスフィルタの出力電圧の変化に応答して上記リップルの出力時刻と上記補償電流の出力時刻との関係を検出して検出結果を出力するステップと、上記検出結果に応答して上記位相比較器の出力と上記リップル補償用回路の出力の少なくとも１つに対する遅延を制御することによって上記位相比較器の出力と上記リップル補償用回路の出力とが同期されるステップとを有する方法である。
請求項６に記載の発明は、請求項５に記載のリップルを補償する方法であって、上記分周比が周期的に変化するものである。
【００１６】
本発明は以上のように構成され、検出回路と遅延回路とを有しており、チャージポンプ回路の出力信号（制御信号）の出力時刻と、補償電流の出力時刻との時間差を検出回路で検出し、検出結果に基づいて、出力信号の出力時刻と、補償電流の出力時刻との一方又は両方を、遅延回路で遅延させている。
【００１７】
従って、例えば出力信号が、補償電流よりも進んだ場合には、出力信号の出力時刻を遅延回路で遅延させることで、出力信号のタイミングを遅らせることができ、逆に、出力信号が、補償電流よりも遅れた場合には、遅延回路で補償電圧データの出力時刻を遅らせることで、補償電流のタイミングを遅らせることができるので、補償電流の出力時刻と、出力信号の出力時刻との間の時間差が減少するように修正することができる。
【００１８】
こうして、出力時刻の時間差を検出回路で検出して、出力信号又は補償電流の出力時刻を遅延させ、出力時刻の時間差が小さくなるように出力信号や補償電流の出力時刻を修正した後に、修正された出力時刻で補償電流を出力した状態において、再度出力時刻間の時間差を検出し、出力信号又は補償電流の出力時刻を遅延させて、出力時刻間の時間差を再度修正する。かかる動作を複数回繰り返すと、最終的には出力信号と補償電流の出力時刻を一致させることができるので、正確にスプリアス成分をキャンセルすることが可能になる。
【００１９】
なお、本発明では、リップル電流が最大又は最小になる時刻を挟んで、補償電流が重畳された出力信号を、検出回路で２回検出している。
リップル電流が、分数分周の一周期内で、負から正へと増加した後に、再び負へ減少する場合には、補償電流は、正から負へと減少した後に、再び正へと増加するように出力される。
【００２０】
このとき、補償電流の出力時刻とリップル電流の出力時刻とが一致していれば、補償電流が重畳された出力信号は０になるが、補償電流の出力時刻がリップル電流の出力時刻よりも遅れると、当初は補償電流の絶対値がリップル電流の絶対値に比して大きいので、補償電流が重畳された出力信号は負になる。その後リップル電流が最大になる時刻以降は、リップル電流の絶対値が補償電流の絶対値に比して大きいので、補償電流が重畳された出力信号は正になる。従って、この場合、補償電流が重畳された出力信号は、リップル電流が最大になる時刻を挟んで、負から正へと極性が変化する。
【００２１】
逆に、補償電流がリップル電流よりも進んでいると、補償電流が重畳された出力信号は、リップル電流が最大になる時刻を挟んで、極性が正から負へと変化する。
【００２２】
従って、リップル電流が最大になる時刻を挟んで、補償電流が重畳されたリップル電流の極性を２回検出すると、補償電流の出力時刻と、リップル電流の出力時刻のうちどちらが進んでいるかを知ることができ、その検出結果に基づいて、遅延回路で補償電流又はリップル電流のいずれかを遅延させて、リップル電流の出力時刻に、補償電流の出力時刻を一致させるように動作させることができる。
【００２３】
従って、補償電流が重畳された出力信号を検出し、リップル電流が０になるか否かを検出すれば、補償電流の出力時刻と、リップル電流の出力時刻との間に時間差があるか否かを検出することができる。
【００２４】
【発明の実施の形態】
以下で図面を参照し、本発明の実施形態について説明する。
図１の符号１は、本発明の実施形態の周波数シンセサイザを示している。
この周波数シンセサイザ１は、セルラー電話機の送受信回路を構成する半導体集積回路装置内に設けられており、発振器３１と、分周器３２と、基準クロック信号発生器３３と、位相比較器３４と、チャージポンプ回路３５と、ローパスフィルタ３６と、分数分周制御回路３８と、補償回路３７と、遅延回路３９と、検出回路４０とを有している。
【００２５】
発振器３１は、外部出力信号ＯＵＴを出力しており、その外部出力信号ＯＵＴは、分周器３２と、この周波数シンセサイザ１が設けられた半導体集積回路装置内の他の回路とに出力されている。
【００２６】
上記分周器３２は、分数分周制御回路３８によって制御され、分周値が周期的に変化するように構成されており、入力された外部出力信号ＯＵＴをその分周値によって分周して、比較信号を生成するようにされている。
【００２７】
分数分周制御回路３８は、分周器３２に接続されて分周比を制御するとともに、後述する第２の遅延部４４を介して電流生成回路４２に接続されており、後述する補償電流を規定する補償電圧データを内部に記憶している。
【００２８】
基準クロック信号発生器３３は、所定周波数の基準クロック信号を発生しており、その基準クロック信号と、上記比較信号とが位相比較器３４に入力されている。
【００２９】
位相比較器３４は、比較信号の位相と基準クロック信号の位相とを比較して位相差を求め、その位相差を示す位相差信号を、遅延回路３９の第１の遅延部４３を介してチャージポンプ回路３５に出力するようにされている。
【００３０】
第１の遅延部４３は、位相差信号を所定時間遅延させて、チャージポンプ回路３５に出力するようにされている。その詳細な構成については後述する。
チャージポンプ回路３５は、位相差信号が入力されると、位相差に応じた時間だけ、定電流を供給するように構成されている。
【００３１】
ローパスフィルタ３６は、チャージポンプ回路３５から供給される定電流の高周波成分を除去し、制御信号として発振器３１に出力するようにされている。
発振器３１は、入力された制御信号に従い、比較信号の位相と基準クロック信号の位相との位相差を小さくする方向に外部出力信号ＯＵＴの周波数を変化させている。
【００３２】
補償回路３７は電圧生成回路４１と電流生成回路４２とを有している。電流生成回路４２の出力は、チャージポンプ回路３５の出力に接続されており、入力が電圧生成回路４１に接続されている。
【００３３】
電流生成回路４２は、図示しない複数のコンデンサとＤＡ変換器とを有しており、分数分周制御回路３８に記憶された補償電圧データが入力されると、ＤＡ変換器でＤＡ変換してアナログ電圧を生成し、このアナログ電圧を複数のコンデンサに印加し、補償電圧データに応じた大きさの補償電流を出力できるようにされている。
【００３４】
この補償電圧データはパラレルデータであって、分数分周制御回路３８から出力されると、第２の遅延部４４で所定時間遅延された後に、電流生成回路４２に供給されるようにされている。第２の遅延部４４は、遅延回路３９に設けられているが、その詳細な構成については後述する。
【００３５】
補償電流制御回路４５には、ディジタルデータが予め記憶されており、このディジタルデータは、電圧生成回路４１のＤＡコンバータ８８（図５参照）へ入力され、ＤＡコンバータ８８でＤＡ変換されてアナログ電圧が生成されると、このアナログ電圧が、電流生成回路４２内のＤＡ変換器の動作基準電圧となるようにされている。
【００３６】
電圧生成回路４１は、図５(ａ)に示すように、演算器８７とＤＡコンバータ８８とを有している。演算器８７は、その入力端子１５が補償電流制御回路４５の出力に接続されている。
【００３７】
上記のような構成を有する周波数シンセサイザ１では、発振器３１から、分周器３２、位相比較器３４、第１の遅延部４３、チャージポンプ回路３５、ローパスフィルタ３６を順次介して発振器３１へ、フィードバックループが形成される。
【００３８】
この状態で周波数シンセサイザ１が動作を開始すると、フィードバックループはＰＬＬ動作をする。このとき、第１の遅延部４３での遅延時間を最小時間としている。すると、分周器３２から出力される比較信号の位相と、基準クロック信号の位相との誤差が小さくなり、小さくなった誤差が次回の動作でさらに小さくなることにより、動作開始時に比して徐々に誤差が小さくなるように動作する。
【００３９】
上記した動作を繰り返すと、比較信号の位相を基準クロック信号の位相に一致させるようにすることができ、両者の位相がほぼ一致して、外部出力信号ＯＵＴの周波数が、平均分周値倍された基準クロック信号の周波数と一致すると、ＰＬＬループがロックした状態になる。
【００４０】
電源を投入してからＰＬＬループがロックするまでの間、補償電流制御回路４５内に設定されたディジタルデータが、端子１５（図５参照）を介して電圧生成回路４１内の演算器８７に出力され、ＤＡコンバータ８８でＤＡ変換されてアナログ電圧が生成される。このアナログ電圧が、電流生成回路４２内の図示しないＤＡ変換器に入力され、ＤＡ変換器はこのアナログ電圧を動作基準電圧として動作する。
【００４１】
他方、第２の遅延部４４から補償電圧データが電流生成回路４２に入力されると、電流生成回路４２内の図示しないＤＡ変換器でＤＡ変換されて補償電圧が生成され、この補償電圧に応じた大きさの補償電流が生成されて、チャージポンプ回路３５の出力信号に重畳される。
【００４２】
なお、このとき、第２の遅延部４４での遅延時間は、第１の遅延部４３の遅延時間と同じ時間に設定されており、チャージポンプ回路３５の出力信号と、補償電流との間で、第１、第２の遅延部４３、４４に起因する遅延時間差が生じないようにされている。
【００４３】
このようにしてＰＬＬループをロックさせた後に、本発明の周波数シンセサイザ１では、まず補償電流の電流量が、実際に発生しているリップル電流の電流量と一致するように、補償電流の電流量を修正している。以下でその詳細について説明する。
【００４４】
本発明の電圧生成回路４１は、図５(ａ)に示すように、上述した演算器８７、ＤＡコンバータ８８に加えて、アンプ８１、第１のスイッチ８２、第２のスイッチ８３、第１のコンデンサ８４、第２のコンデンサ８５及び比較器８６を備えている。
【００４５】
アンプ８１は、その入力端子１０がローパスフィルタ３６の出力に接続され、その出力端子が第１、第２のスイッチ８２、８３をそれぞれ介して第１、第２のコンデンサ８４、８５の一端に接続されており、ローパスフィルタ３６の出力信号を増幅し、その増幅出力電圧を第１、第２のコンデンサ８４、８５の一端に伝達するようにされている。
【００４６】
第１、第２のコンデンサ８４、８５の一端は、比較器８６の非反転入力、反転入力にそれぞれ接続されており、比較器８６の出力は、演算器８７の入力に接続されている。
【００４７】
上記電圧生成回路４１では、ＰＬＬループがロックするまでは第１、第２のスイッチ８２、８３はいずれもオフ状態にされている。ＰＬＬループがロックした後、リップル電流が最小になる時刻で第１のスイッチ８２がオンされ、アンプ８１の出力電圧で第１のコンデンサ８４を充電する。アンプ８１の出力電圧は、リップル電流が最小になる時刻において、補償電流が重畳された出力信号に応じた大きさの電圧である。そして、この電圧が第１のコンデンサ８４の両端子間の電圧となる。充電が行なわれたら、第１のスイッチ８２がオフされ、第１のコンデンサ８４の両端子間の電圧が、比較器８６の非反転入力＋に入力される。
【００４８】
次いで、リップル電流が最大になる時刻で、第２のスイッチ８３をオンさせ、第２のコンデンサ８５をアンプ８１の出力電圧で充電する。第２のコンデンサ８５の両端子間の電圧は、リップル電流が最大になる時刻において、補償電流が重畳された出力信号に応じた大きさの電圧になる。そして、この電圧が第２のコンデンサ８５の両端子間の電圧となる。充電が行なわれたら、第２のスイッチ８３がオフされ、第２のコンデンサ８５の両端子間の電圧が、比較器８６の反転入力−に入力される。
【００４９】
このように、比較器８６には、リップル電流が最小になる時刻、最大になる時刻のそれぞれについて、補償電流が重畳された出力信号に応じた大きさの電圧が入力される。比較器８６は、この電圧を比較して、比較結果を演算器８７に出力する。
【００５０】
演算器８７は、比較結果に基づいて、補償電流制御回路４５から入力される所定のディジタルデータを増減させ、電流生成回路４２内のＤＡ変換器の動作基準電圧を増減させる。
【００５１】
図２(ａ)の曲線ａ′、ｂ′に、リップル電流、補償電流の波形をそれぞれ示す。図２（ａ）で、時刻ｔ1はリップル電流が最小になる時刻であって、時刻ｔ2はリップル電流が最大になる時刻である。
【００５２】
補償電流が重畳された出力信号を検出し、時刻ｔ2における電圧値が時刻ｔ1における電圧値よりも大きいときには、補償電流の方がリップル電流よりも大きいことになるので、演算器８７は、所定のディジタルデータを減じる。すると、電流生成回路４２のＤＡ変換器の動作基準電圧が減少して、補償電圧が減少する。補償電圧が減少することで補償電流も減少するので、リップル電流の大きさと補償電流の大きさとの誤差が小さくなる。
【００５３】
他方、時刻ｔ2における電圧値が、時刻ｔ1における電圧値よりも小さいときには、補償電流の方がリップル電流よりも小さいことになるので、演算回路８７は、所定のディジタルデータを増す。すると、補償電圧が増大して補償電流が増大するので、リップル電流の大きさと補償電流の大きさとの誤差が小さくなる。
【００５４】
このように、リップル電流が最小、最大になる時刻ｔ1、ｔ2で、ローパスフィルタ３６の出力電圧を検出してこれらの大小関係を比較し、比較結果に基づいて補償電流を増減させると、リップル電流と補償電流との誤差が小さくなる。かかる動作を複数回繰り返して、最終的に補償電流とリップル電流の大きさが等しくなるように補償電流を修正する。
【００５５】
このようにして、補償電流とリップル電流の大きさが等しくなった状態における、補償電流が重畳された出力信号の波形を図２の曲線ｃ′に示す。この曲線ｃ′に示すように、補償電流とリップル電流の大きさを等しくしただけでは、リップル電流は完全にはキャンセルされていない。
【００５６】
本発明の周波数シンセサイザ１には、図１に示すように、リップルスキュー検出回路４６が設けられており、補償電流の大きさがリップル電流の大きさと等しくなった後に、リップルスキュー検出回路４６を動作させている。
【００５７】
リップルスキュー検出回路４６は、図５(ｂ)に示すように、アンプ９０、比較器９１、第３、第４のスイッチ９２、９３、第３、第４のコンデンサ９４、９５を有している。
【００５８】
アンプ９０は、その入力端子１２がローパスフィルタ３６の出力に接続され、出力が第３、第４のスイッチ９２、９３をそれぞれ介して第３、第４のコンデンサ９４、９５の一端に接続されており、ローパスフィルタ３６の出力信号を増幅して、第３、第４のコンデンサ９４、９５に充電できるようにされている。
【００５９】
第３、第４のコンデンサ９４、９５の一端は、比較器９１の非反転入力、反転入力にそれぞれ接続されており、比較器９１の出力端子１３は補償電流制御回路４５に接続されている。そして、第３、第４のコンデンサ９４、９５の両端子間の電圧を比較し、その比較結果を補償電流制御回路４５に出力できるようにされている。
【００６０】
かかるリップルスキュー検出回路４６では、ＰＬＬループがロックして、補償電流の大きさがリップル電流の大きさと等しくなるまでは、第３、第４のスイッチ９２、９３はいずれもオフ状態にされている。
【００６１】
図２(ｂ)の符号ｄ′に、補償電流の大きさがリップル電流の大きさと等しくなった後に、補償電流が重畳されたリップル電流の波形を示す。なお図中で、時刻ｔ3は、リップル電流が最大になる時刻ｔ2以前の時刻であり、時刻ｔ4は、リップル電流が最大になる時刻ｔ2以後の時刻である。
【００６２】
補償電流の大きさがリップル電流の大きさと等しくなった後に、時刻ｔ3で、第３のスイッチ９２をオンさせて、アンプ９０の出力電圧で、第３のコンデンサ９４を充電する。このとき、アンプ９０の出力電圧は、時刻ｔ3において、補償電流が重畳された出力信号に応じた大きさの電圧であって、この電圧が、第３のコンデンサ９４の両端子間の電圧となる。
【００６３】
増幅されたローパスフィルタ３６の出力信号で、第３のコンデンサ９４を充電する。このとき、第３のコンデンサ９４は、時刻ｔ3で、補償電流が重畳された出力信号に応じた大きさの電圧で充電される。充電が行なわれたら、第３のスイッチ９２がオフされる。すると、第３のコンデンサ９４の両端子間の電圧が、比較器９１の非反転入力＋に入力される。
【００６４】
次いで、時刻ｔ4で第４のスイッチ９３をオンさせて、第４のコンデンサ９５を充電する。このとき、第４のコンデンサ９５は、時刻ｔ4で、補償電流が重畳された出力信号に応じた大きさの電圧で充電される。充電が行なわれたら、第４のスイッチ９３がオフされる。すると、第４のコンデンサ９５の両端子間の電圧が、比較器９１の反転入力−に入力される。
【００６５】
こうして、リップル電流が最大になる時刻ｔ2の前後の時刻ｔ3、ｔ4でローパスフィルタ３６の出力電圧を検出し、この出力電圧を比較器９１で比較する。比較器９１は、比較結果を補償電流制御回路４５に出力する。
【００６６】
比較器９１の比較結果に基づいて、補償電流制御回路４５が遅延制御信号を生成し、遅延回路３９内に設けられた第１、第２の遅延部４３、４４にそれぞれ出力する。
【００６７】
第１、第２の遅延部４３、４４の構成を図３、図４にそれぞれ示す。
第１の遅延部４３は、図３に示すように、複数の遅延素子６３1〜６３8と、出力遅延素子６５と、複数のスイッチ回路６４1〜６４8とを有している。ここでは遅延素子６３1〜６３8とスイッチ回路６４1〜６４8とを、それぞれ８個有しているものとし、また、遅延素子６３1〜６３8と出力遅延素子６５の遅延時間は全て等しいものとする。
【００６８】
遅延素子６３1〜６３8は直列接続されており、最前段の遅延素子６３1の入力端子は、位相比較器３４の出力に接続されている。各遅延素子６３1〜６３8の出力は、スイッチ回路６４1〜６４8をそれぞれ介して出力遅延回路６５の入力に接続されており、出力遅延回路６５の出力端子６７は、チャージポンプ回路３５の入力に接続されている。そして、遅延素子６３1の入力端子６６から位相差信号が入力されると、その位相差信号を各遅延素子６３1〜６３8で遅延して、スイッチ回路６４1〜６４8を介して出力遅延素子６５に入力し、出力遅延素子６５で遅延させた後に、チャージポンプ回路３５に出力するように構成されている。
【００６９】
スイッチ回路６４1〜６４8は、遅延制御信号に基づいていずれか１個がオンするように構成されており、オンするスイッチ回路６４1〜６４8を選択することで、出力遅延回路６５の入力に接続される遅延素子６３1〜６３8を選択し、位相差信号の遅延時間を調整するように構成されている。
【００７０】
例えば、スイッチ回路６４7のみをオンさせた場合には、７段目の遅延素子６３7の出力が出力遅延素子６５に入力されるので、第１の遅延部４３での遅延時間は、７個の遅延素子６３1〜６３7分の遅延時間と、１個の出力遅延素子６５の遅延時間との合計、即ち、遅延素子８個分の遅延時間になる。
【００７１】
この状態から、７段目のスイッチ回路６４7をオフさせて、前段のスイッチ回路６４6をオンさせると、６段目の遅延素子６３6の出力が出力遅延素子６５に入力されるので、この場合の遅延時間は、６個の遅延素子６３1〜６３6分の遅延時間と、１個の出力遅延素子６５の遅延時間との合計、即ち、遅延素子７個分の遅延時間になる。このため７段目のスイッチ回路６４7がオンしていた場合に比して、遅延時間が短くなる。
【００７２】
逆に、７段目のスイッチ回路６４7がオンした状態から、７段目のスイッチ回路６４7をオフさせて、後段のスイッチ回路６４8をオンさせると、８段目の遅延素子６３8の出力が出力遅延素子６５に入力されるので、この場合の遅延時間は、８個の遅延素子６３1〜６３8分の遅延時間と、１個の出力遅延素子６５の遅延時間との合計、即ち、遅延素子９個分の遅延時間になる。このため７段目のスイッチ回路６４7がオンしていた場合に比して、遅延時間が長くなる。
【００７３】
このように、いずれか１個のスイッチ回路６４がオンしている状態で、その前段のスイッチ回路６４のみをオンさせると、遅延時間を短くすることができ、逆に、後段のスイッチ回路６４のみをオンさせると、遅延時間を長くすることができる。こうしてオンさせるスイッチ回路を切り替えることによって、遅延時間を調整することができる。
【００７４】
他方、図４に示す第２の遅延部４４は、遅延部７８と、データ伝達部７９とを有しており、データ伝達部７９は、複数のデータ保持回路７７1〜７７8を有している。
【００７５】
遅延部７８の入力端子７２は、位相比較器３４の出力に接続されており、データ伝達部７９の入力端子７６1〜７６8は分数分周制御回路３８の出力に、出力端子８０1〜８０8は電流生成回路４２の入力に、それぞれ接続されている。
【００７６】
遅延部７８は、第１の遅延部４３と同じように、直列接続された遅延素子７３1〜７３8と、その出力にそれぞれ設けられたスイッチ回路７４1〜７４8と、出力遅延素子７５とを有しており、遅延制御信号に基づいて、位相差信号を所定時間遅延させた後に、各データ保持回路７７1〜７７8へ一斉に出力するように構成されている。
【００７７】
そして、各データ保持回路７７1〜７７8は、データ入力端子７６1〜７６8から入力されたパラレルデータの各ビットを一旦保持し、遅延部７８で所定時間遅延された位相差信号が各データ保持回路７７1〜７７8に入力されると、パラレルデータの各ビットを、一斉に電流生成回路４２へと出力するように構成されている。従って、第２の遅延部４４は、遅延制御信号に基づいて、スイッチ回路７４1〜７４8のうちいずれか１個をオンさせることにより、第１の遅延部４３と同様に、パラレルデータの各ビットの遅延時間を調整することができる。このように、第１、第２の遅延部４３、４４は、遅延制御信号に基づいて、各々の遅延時間を調整するように構成されている。
【００７８】
図２(ｂ)の時刻ｔ3におけるローパスフィルタ３６の出力電圧が、時刻ｔ4におけるローパスフィルタ３６の出力電圧よりも小さければ、補償電流がリップル電流よりも遅れており、時刻ｔ3におけるローパスフィルタ３６の出力電圧が、時刻ｔ4におけるローパスフィルタ３６の出力電圧よりも大きければ、補償電流がリップル電流よりも進んでいる。
【００７９】
ＰＬＬループがロックし、補償電流とリップル電流の大きさが等しくなった状態においては、第１、第２の遅延部４３、４４では最前段の遅延素子６３1、７３1にそれぞれ接続された最前段のスイッチ回路６４1、７４1がオンしており、それぞれ遅延時間が最小になるように設定されている。
【００８０】
図２(ｂ)の曲線ｄ′に示すように、時刻ｔ3の方が時刻ｔ4よりも小さいときには、補償電流がリップル電流よりも遅れている。この場合には、補償電流制御回路４５から出力される遅延制御信号に基づいて、第１の遅延部４３が、最前段のスイッチ回路６４1の次段のスイッチ回路６４2をオンさせることで、位相比較器３４から出力される位相差信号の遅延時間を１個の遅延素子６３2の遅延時間分だけ増加させ、リップル電流を遅らせることができる。
【００８１】
上述のリップル電流を遅らせた後の、補償電流が重畳された出力信号の波形を図２(ｃ)の曲線ｅ′に示す。補償電流の出力時刻とリップル電流の出力時刻との時間差が小さくなり、曲線ｅ′の振幅が、図２(ｂ)の曲線ｄ′の振幅に比して小さくなっていることがわかる。
【００８２】
他方、補償電流がリップル電流よりも進んでいる場合には、遅延制御信号に基づいて、第２の遅延部４４が、最前段のスイッチ回路７４1の次段のスイッチ回路７４2をオンさせて、位相比較器３４から出力される位相差信号の遅延時間を遅延素子７３2の１個分の遅延時間だけ増加させる。すると、分数分周制御回路３８から出力される補償電圧データの遅延時間が増大するので、補償電流の遅延時間を増大させ、補償電流を遅らせることができる。この場合にも、それまで進んでいた補償電流が遅れるので、補償電流の出力時刻と、リップル電流の出力時刻との間の時間差を小さくすることができる。
【００８３】
以上のように、時刻ｔ3と時刻ｔ4における、補償電流が重畳された出力信号の検出結果に応じて、リップル電流又は補償電流を遅延させることで、出力時刻の時間差が小さくなるように、補償電流又はリップル電流の出力時刻を修正する。
【００８４】
こうして補償電流又はリップル電流の出力時刻を修正したら、再度時刻ｔ3、ｔ4における、補償電流が重畳された出力信号を検出し、その検出結果に応じて、遅延回路３９がリップル電流、補償電流の一方又は両方を遅延させる。その検出結果に基づいて、出力時刻の時間差を再度修正する。かかる動作を複数回繰り返し、出力時刻の時間差を徐々に小さくして、時刻ｔ3、ｔ4における、補償電流が重畳された出力信号の大きさが同じになるようにし、補償電流の出力時刻とリップル電流の出力時刻とが同じになるようにする。
【００８５】
その後、再び電圧生成回路４１が、補償電流が重畳された出力信号を時刻ｔ1、ｔ2で検出し、その検出結果に基づいて補償電流の電流量を再度修正して、補償電流が重畳された出力信号が時刻ｔ1、ｔ2で一致するようにすると、最終的には、補償電流の出力時刻とリップル電流の出力時刻とが一致し、図２(ｄ)の曲線ｆ′に示すように、補償電流が重畳された出力信号がほぼ０になるので、リップル電流を正確にキャンセルすることができる。
【００８６】
このようにして、補償電流が重畳された出力信号が、ほぼ０になるような補償電流が得られたら、それ以降は、補償回路３７はこの補償電流を出力し続け、周波数シンセサイザ１は通常のＰＬＬ動作に移行する。
【００８７】
なお、本実施形態では、時刻ｔ3、ｔ4の計２回、ローパスフィルタ３６の出力電圧を検出することでリップル電流の出力時刻と補償電流の出力時刻との時間差の有無を検出しているが、本発明はこれに限らない。
【００８８】
また、ローパスフィルタ３６の出力電圧を検出した後に、第１、第２の遅延部４３、４４は、それぞれに設けられたスイッチ回路６４1〜６４8、７４1〜７４8のうち、それまでオンしていたスイッチ回路の前段又は後段のスイッチ回路をオンさせて、遅延素子１個分の遅延時間を増減できるように構成しているが、本発明はこれに限らず、例えばオンさせるスイッチ回路を、検出された出力電圧に応じて数段変えて、遅延素子複数個分の遅延時間を増減できるように構成してもよい。
【００８９】
さらに、本実施形態では、補償電流がリップル電流よりも進んでいる場合には、第２の遅延部４４での遅延時間を増加させて、補償電流の遅延時間を増加させるというように、進んでいる方の遅延時間を増加させることで、リップル電流の出力時刻と補償電流の出力時刻との時間差が小さくなるように制御しているが、本発明はこれに限らず、遅れているほうの遅延時間を減少させることで、リップル電流の出力時刻と補償電流の出力時刻との時間差が小さくなるように制御してもよい。一例として補償電流がリップル電流よりも進んでいる場合には、第１の遅延部４３での遅延時間を減少させて、リップル電流の遅延時間を減少させればよい。
【００９０】
【発明の効果】
リップル電流に補償電流を重畳する際に、補償電流の出力時刻とリップル電流の出力時刻とが一致した状態で、補償電流をリップル電流に重畳できるので、リップル電流を正確にキャンセルすることができる。
【図面の簡単な説明】
【図１】本発明の周波数シンセサイザを示すブロック図
【図２】(ａ)：リップル電流と補償電流との関係を説明する波形図
(ｂ)：リップル電流と補償電流の大きさが一致した状態で、補償電流が重畳されたリップル電流を示す波形図
(ｃ)：リップル電流と補償電流との出力タイミングを合わせる動作後の、補償電流が重畳されたリップル電流を示す波形図
(ｄ)：最終的にリップル電流と補償電流との出力タイミングが一致した状態で、補償電流が重畳されたリップル電流を示す波形図
【図３】本発明の第１の遅延部を説明するブロック図
【図４】本発明の第２の遅延部を説明するブロック図
【図５】(ａ)：本発明の補償電圧生成回路を説明する図
(ｂ)：本発明のリップルスキュー検出回路を説明する図
【図６】従来の周波数シンセサイザを示すブロック図
【図７】従来のリップル電流と従来の補償電流との関係を説明する波形図
【符号の説明】
１……周波数シンセサイザ ３１……発振器 ３２……分周器 ３４……位相比較器 ３５……チャージポンプ回路 ３６……ローパスフィルタ
３７……補償回路 ３８……分数分周制御回路 ３９……遅延回路 ４０……検出回路 ４３……第１の遅延部 ４４……第２の遅延部
Claims (6)
- 電圧制御信号に応じて出力信号の周波数を制御する発振器と、
周期的に変化する分周値に応じて上記出力信号を分周して比較信号を生成する分周器と、
上記比較信号の位相と基準クロック信号の位相とを比較して位相差信号を生成する位相比較器と、
上記位相差信号に応じた制御信号を生成するチャージポンプ回路と、
上記制御信号に濾波処理を施して電圧制御信号として出力するローパスフィルタと、
補償電圧データに応じて上記制御信号に補償電流を重畳する補償回路であって、リップル電流が最小、最大となる時点の上記電圧制御信号の電圧値に応じて上記補償電流を修正する補償回路と、
上記電圧制御信号の電圧変化から、上記制御信号の出力時刻と上記補償電流の出力時刻との時間差を検出して検出信号を出力する検出回路と、
上記制御信号の出力時刻と上記補償電流の出力時刻とが一致するように、上記検出信号に応答して上記チャージポンプ回路に供給される上記位相差信号又は上記補償回路に供給される補償電圧データの供給タイミングを調整する遅延回路と、
を有する周波数シンセサイザ。 - 上記検出回路は、上記分周値が周期的に変化する際の一周期内において、上記補償電流が重畳された電圧制御信号をリップル電流が最大又は最小となる時刻を挟んで２回検出することにより、上記制御信号の出力時刻と上記補償電流の出力時刻との時間差を検出する請求項１に記載の周波数シンセサイザ。
- ＰＬＬと、該ＰＬＬが可変の分周比を有することによって導かれるリップルを補償するための補償用回路とを有する周波数シンセサイザにおいて、
上記ＰＬＬ内の位相比較器の出力に結合された第１の遅延回路と、
上記補償用回路の出力のタイミングを調整するための第２の遅延回路と、
上記リップルが最小、最大となる時点の上記ＰＬＬ内のローパスフィルタの出力電圧に応じて上記ローパスフィルタの入力に供給される補償電流を修正する修正回路と、
上記ローパスフィルタの出力電圧の変化に応答して上記リップルの出力時刻と上記補償電流の出力時刻との関係を検出して検出結果を出力する検出回路と、
を更に有し、上記検出結果により上記第１の遅延回路又は上記第２の遅延回路の遅延量が制御されることにより、上記位相比較器の出力と上記補償用回路の出力とが同期される、周波数シンセサイザ。 - 上記分周比が周期的に変化するものである請求項３に記載の周波数シンセサイザ。
- ＰＬＬが可変の分周比を有することによって周波数シンセサイザの出力に引き起こされるリップルを補償する方法であって、
上記ＰＬＬ内の位相比較器の出力を遅延させるステップと、
リップル補償用回路の出力を遅延させるステップと、
上記リップルが最小、最大となる時点の上記ＰＬＬ内のローパスフィルタの出力電圧に応じて上記ローパスフィルタの入力に供給される補償電流を修正するステップと、
上記ローパスフィルタの出力電圧の変化に応答して上記リップルの出力時刻と上記補償電流の出力時刻との関係を検出して検出結果を出力するステップと、
上記検出結果に応答して上記位相比較器の出力と上記リップル補償用回路の出力の少なくとも１つに対する遅延を制御することによって上記位相比較器の出力と上記リップル補償用回路の出力とが同期されるステップと、
を有する方法。 - 上記分周比が周期的に変化するものである請求項５に記載のリップルを補償する方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20848899A JP4198833B2 (ja) | 1999-07-23 | 1999-07-23 | 周波数シンセサイザ、リップルを補償する方法 |
| US09/620,740 US6356159B1 (en) | 1999-07-23 | 2000-07-20 | PLL frequency synthesizer with ripple current compensating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20848899A JP4198833B2 (ja) | 1999-07-23 | 1999-07-23 | 周波数シンセサイザ、リップルを補償する方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001036403A JP2001036403A (ja) | 2001-02-09 |
| JP2001036403A5 JP2001036403A5 (ja) | 2006-07-20 |
| JP4198833B2 true JP4198833B2 (ja) | 2008-12-17 |
Family
ID=16557003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20848899A Expired - Fee Related JP4198833B2 (ja) | 1999-07-23 | 1999-07-23 | 周波数シンセサイザ、リップルを補償する方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6356159B1 (ja) |
| JP (1) | JP4198833B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5803568B2 (ja) * | 2011-10-26 | 2015-11-04 | 富士通株式会社 | 位相同期回路及び位相同期回路制御方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2173659B (en) * | 1985-02-06 | 1988-06-08 | Plessey Co Plc | Frequency synthesisers |
| US6141394A (en) * | 1997-12-22 | 2000-10-31 | Philips Electronics North America Corporation | Fractional-N frequency synthesizer with jitter compensation |
| JP3895028B2 (ja) * | 1997-12-26 | 2007-03-22 | 日本テキサス・インスツルメンツ株式会社 | 周波数シンセサイザ |
-
1999
- 1999-07-23 JP JP20848899A patent/JP4198833B2/ja not_active Expired - Fee Related
-
2000
- 2000-07-20 US US09/620,740 patent/US6356159B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6356159B1 (en) | 2002-03-12 |
| JP2001036403A (ja) | 2001-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8222933B2 (en) | Low power digital phase lock loop circuit | |
| EP0727877B1 (en) | Fast frequency switching synthesizer | |
| US8437441B2 (en) | Phase locked loop capable of fast locking | |
| US8854102B2 (en) | Clock generating circuit | |
| US8253462B2 (en) | Duty cycle correction method and its implementing circuit | |
| JP3660638B2 (ja) | クロック抽出回路 | |
| EP2847865B1 (en) | Transceiver using technique for improvement of phase noise and switching of phase lock loop (pll) | |
| US8125253B2 (en) | System and method for dynamically switching between low and high frequency reference clock to PLL and minimizing PLL output frequency changes | |
| JP2001298363A (ja) | 周波数シンセサイザ装置とそれを用いた移動無線機 | |
| US20100259307A1 (en) | Semiconductor device | |
| CN114499504A (zh) | 锁相环电路及其操作方法以及子范围控制电路 | |
| JP2004530334A (ja) | フラクショナル補償法（ｆｒａｃｔｉｏｎａｌｃｏｍｐｅｎｓａｔｉｏｎｍｅｔｈｏｄ）を使用するフラクショナルｎ周波数シンセサイザ（ｆｒａｃｔｉｏｎａｌ−ｎｆｒｅｑｕｅｎｃｙｓｙｎｔｈｅｓｉｚｅｒ） | |
| WO2007080918A1 (ja) | 位相比較回路およびそれを用いたｐｌｌ周波数シンセサイザ | |
| JP4357674B2 (ja) | 周波数シンセサイザ | |
| US6967536B2 (en) | Phase-locked loop circuit reducing steady state phase error | |
| EP2333972B1 (en) | Electronic circuit frequency generation | |
| US7394322B2 (en) | Phase locked loop | |
| JP4198833B2 (ja) | 周波数シンセサイザ、リップルを補償する方法 | |
| JP3895028B2 (ja) | 周波数シンセサイザ | |
| JP4392949B2 (ja) | 周波数シンセサイザ | |
| KR100245579B1 (ko) | 디지탈 pll회로 | |
| JP2666682B2 (ja) | Ｐｌｌ回路 | |
| KR20060013204A (ko) | 위상변화가 없는 디지털 방식의 펄스 폭 제어 루프 회로 | |
| US20050266816A1 (en) | PLL synthesizer | |
| JP5803568B2 (ja) | 位相同期回路及び位相同期回路制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060602 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060602 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060602 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080403 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080408 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080605 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080605 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080708 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080904 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080904 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080930 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081002 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |