JP4198833B2 - 周波数シンセサイザ、リップルを補償する方法 - Google Patents
周波数シンセサイザ、リップルを補償する方法 Download PDFInfo
- Publication number
- JP4198833B2 JP4198833B2 JP20848899A JP20848899A JP4198833B2 JP 4198833 B2 JP4198833 B2 JP 4198833B2 JP 20848899 A JP20848899 A JP 20848899A JP 20848899 A JP20848899 A JP 20848899A JP 4198833 B2 JP4198833 B2 JP 4198833B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- time
- circuit
- compensation
- ripple
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 8
- 238000001514 detection method Methods 0.000 claims description 34
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 238000001914 filtration Methods 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 27
- 230000003111 delayed effect Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 11
- 230000007423 decrease Effects 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 6
- 230000001413 cellular effect Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の属する技術分野】
本発明は周波数シンセサイザの技術分野にかかり、特に、リップル電流を正確に補償できる周波数シンセサイザに関する。
【0002】
【従来の技術】
セルラー電話機は周波数マルチチャネルアクセス方式であり、使用周波数を空きチャネルに移行させるために、高速ロックアップが可能な周波数シンセサイザが必要となる。
【0003】
図6の符号101は、そのような周波数シンセサイザの従来技術のものであり、分数分周方式のPLL(Phase lock loop)回路が用いられている。
この周波数シンセサイザ101は、セルラー電話機の送受信回路を構成する半導体集積回路装置内に設けられており、発振器131、分周器132、基準クロック信号発生器133、位相比較器134、チャージポンプ回路135、ローパスフィルタ136、制御回路138を有している。発振器131内では、所定周波数の外部出力信号OUTが生成されており、その外部出力信号OUTは、分周器132と、この周波数シンセサイザ101が設けられた半導体集積回路装置内の他の回路とに出力されている。
【0004】
分周器132は、入力された外部出力信号OUTを分周し、比較信号を生成し、位相比較器134に出力しており、該位相比較器134は、分周器132から入力された比較信号と、基準クロック信号発生器133から入力された基準クロック信号の位相を比較し、位相差に応じた信号をチャージポンプ回路135に出力している。チャージポンプ回路135は、入力された位相差に応じた信号に基づいて、出力信号を供給させており、その出力信号は、ローパスフィルタ136を介して、制御信号として発振器131に出力されている。
【0005】
発振器131は、入力された制御信号により、外部出力信号OUTの周波数を変化させ、比較信号の位相が基準クロック信号の位相に一致するように動作する。その結果、外部出力信号OUTの周波数は、基準クロック信号の周波数を分周器132の分周値倍した値となる。
【0006】
上記分周器132は、制御回路138によって制御され、分周値が周期的に変化するように構成されており、例えば、基準クロック信号の周波数が200kHzのとき、分周値が、その7周期(35μsec)の期間は5000であり、1周期(5μsec)の期間は5001である場合、8周期を平均した平均分周値は5000.125(=5000+1/8)になる。従って、外部出力信号OUTの周波数は、基準クロック信号の平均分周値倍の、1000025kHzでロックされる。
【0007】
8周期中、6周期の分周値を4000、2周期の分周値を4001とすれば、平均分周値は4000.25となり、外部出力信号OUTの周波数は800.050MHzとなる。
【0008】
このように、平均分周値が小数点以下の桁まで値を有すれば、25kHzや12.5kHz等の狭いチャネル間隔で、800MHzや1GHz等の高周波を用いることが可能となる。
【0009】
しかし、上記のように分周値を周期的に変化させた場合、外部出力信号OUTが所望周波数にロックされた後でも、比較信号の位相と基準クロック信号の位相とは完全に一致せず、位相差が生じる。この位相差が原因となり、位相比較器134から出力される信号には、周期的に変化するリップル電流が含まれてしまう。
【0010】
位相比較器134から出力される信号に含まれるリップル電流は、外部出力信号OUTにスプリアス成分を発生させてしまい、セルラー電話機等の通信機の受信特性を悪化させるばかりでなく、送信の際の妨害成分となってしまうので、大変大きな問題となる。
【0011】
そこで、上述の周波数シンセサイザ101には、補償回路137が設けられている。補償回路137内には、補償電流の電流量が予め記憶されており、制御回路138から制御信号が補償回路137内に入力されると、その制御信号が入力されるタイミングで、チャージポンプ回路135の出力信号に、記憶された電流量の補償電流を重畳し、リップル電流をキャンセルすることができるようにされており、スプリアス成分のない外部出力信号OUTを出力できるようにされている。
【0012】
図7の符号a、bに、チャージポンプ回路135の出力信号に含まれるリップル電流、補償電流の波形を、それぞれ示す。リップル電流aは、図7に示すように周期的に変化し、補償電流bも、リップル電流aの変化に追従するように周期的に変化している。
【0013】
このとき、リップル電流aの大きさに等しく、逆極性の補償電流bを生成しても、リップル電流の発生時刻と補償電流の出力時刻とが一致しない場合には、図7の符号cに示すように、補償電流が重畳されたチャージポンプ回路の出力信号のリップル成分は0にはならず、スプリアス成分を正確にキャンセルすることができなくなるという問題が生じていた。
【0014】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、リップル電流を正確に補償できる技術を提供することにある。
【0015】
【課題を解決するための手段】
上記課題を解決するために、本発明の周波数シンセサイザは、電圧制御信号に応じて出力信号の周波数を制御する発振器と、周期的に変化する分周値に応じて上記出力信号を分周して比較信号を生成する分周器と、上記比較信号の位相と基準クロック信号の位相とを比較して位相差信号を生成する位相比較器と、上記位相差信号に応じた制御信号を生成するチャージポンプ回路と、上記制御信号に濾波処理を施して電圧制御信号として出力するローパスフィルタと、補償電圧データに応じて上記制御信号に補償電流を重畳する補償回路であって、リップル電流が最小、最大となる時点の上記電圧制御信号の電圧値に応じて上記補償電流を修正する補償回路と、上記電圧制御信号の電圧変化から、上記制御信号の出力時刻と上記補償電流の出力時刻との時間差を検出して検出信号を出力する検出回路と、上記制御信号の出力時刻と上記補償電流の出力時刻とが一致するように、上記検出信号に応答して上記チャージポンプ回路に供給される上記位相差信号又は上記補償回路に供給される補償電圧データの供給タイミングを調整する遅延回路とを有する。
請求項2に記載の発明は、請求項1に記載の周波数シンセサイザであって、上記検出回路は、上記分周値が周期的に変化する際の一周期内において、上記補償電流が重畳された電圧制御信号をリップル電流が最大又は最小となる時刻を挟んで2回検出することにより、上記制御信号の出力時刻と上記補償電流の出力時刻との時間差を検出する。
請求項3に記載の発明は、PLLと、該PLLが可変の分周比を有することによって導かれるリップルを補償するための補償用回路とを有する周波数シンセサイザにおいて、上記PLL内の位相比較器の出力に結合された第1の遅延回路と、上記補償用回路の出力のタイミングを調整するための第2の遅延回路と、上記リップルが最小、最大となる時点の上記PLL内のローパスフィルタの出力電圧に応じて上記ローパスフィルタの入力に供給される補償電流を修正する修正回路と、上記ローパスフィルタの出力電圧の変化に応答して上記リップルの出力時刻と上記補償電流の出力時刻との関係を検出して検出結果を出力する検出回路と、を更に有し、上記検出結果により上記第1の遅延回路又は上記第2の遅延回路の遅延量が制御されることにより、上記位相比較器の出力と上記補償用回路の出力とが同期される、周波数シンセサイザである。
請求項4に記載の発明は、請求項3に記載の周波数シンセサイザであって、上記分周比が周期的に変化するものである。
請求項5に記載の発明は、PLLが可変の分周比を有することによって周波数シンセサイザの出力に引き起こされるリップルを補償する方法であって、上記PLL内の位相比較器の出力を遅延させるステップと、リップル補償用回路の出力を遅延させるステップと、上記リップルが最小、最大となる時点の上記PLL内のローパスフィルタの出力電圧に応じて上記ローパスフィルタの入力に供給される補償電流を修正するステップと、上記ローパスフィルタの出力電圧の変化に応答して上記リップルの出力時刻と上記補償電流の出力時刻との関係を検出して検出結果を出力するステップと、上記検出結果に応答して上記位相比較器の出力と上記リップル補償用回路の出力の少なくとも1つに対する遅延を制御することによって上記位相比較器の出力と上記リップル補償用回路の出力とが同期されるステップとを有する方法である。
請求項6に記載の発明は、請求項5に記載のリップルを補償する方法であって、上記分周比が周期的に変化するものである。
【0016】
本発明は以上のように構成され、検出回路と遅延回路とを有しており、チャージポンプ回路の出力信号(制御信号)の出力時刻と、補償電流の出力時刻との時間差を検出回路で検出し、検出結果に基づいて、出力信号の出力時刻と、補償電流の出力時刻との一方又は両方を、遅延回路で遅延させている。
【0017】
従って、例えば出力信号が、補償電流よりも進んだ場合には、出力信号の出力時刻を遅延回路で遅延させることで、出力信号のタイミングを遅らせることができ、逆に、出力信号が、補償電流よりも遅れた場合には、遅延回路で補償電圧データの出力時刻を遅らせることで、補償電流のタイミングを遅らせることができるので、補償電流の出力時刻と、出力信号の出力時刻との間の時間差が減少するように修正することができる。
【0018】
こうして、出力時刻の時間差を検出回路で検出して、出力信号又は補償電流の出力時刻を遅延させ、出力時刻の時間差が小さくなるように出力信号や補償電流の出力時刻を修正した後に、修正された出力時刻で補償電流を出力した状態において、再度出力時刻間の時間差を検出し、出力信号又は補償電流の出力時刻を遅延させて、出力時刻間の時間差を再度修正する。かかる動作を複数回繰り返すと、最終的には出力信号と補償電流の出力時刻を一致させることができるので、正確にスプリアス成分をキャンセルすることが可能になる。
【0019】
なお、本発明では、リップル電流が最大又は最小になる時刻を挟んで、補償電流が重畳された出力信号を、検出回路で2回検出している。
リップル電流が、分数分周の一周期内で、負から正へと増加した後に、再び負へ減少する場合には、補償電流は、正から負へと減少した後に、再び正へと増加するように出力される。
【0020】
このとき、補償電流の出力時刻とリップル電流の出力時刻とが一致していれば、補償電流が重畳された出力信号は0になるが、補償電流の出力時刻がリップル電流の出力時刻よりも遅れると、当初は補償電流の絶対値がリップル電流の絶対値に比して大きいので、補償電流が重畳された出力信号は負になる。その後リップル電流が最大になる時刻以降は、リップル電流の絶対値が補償電流の絶対値に比して大きいので、補償電流が重畳された出力信号は正になる。従って、この場合、補償電流が重畳された出力信号は、リップル電流が最大になる時刻を挟んで、負から正へと極性が変化する。
【0021】
逆に、補償電流がリップル電流よりも進んでいると、補償電流が重畳された出力信号は、リップル電流が最大になる時刻を挟んで、極性が正から負へと変化する。
【0022】
従って、リップル電流が最大になる時刻を挟んで、補償電流が重畳されたリップル電流の極性を2回検出すると、補償電流の出力時刻と、リップル電流の出力時刻のうちどちらが進んでいるかを知ることができ、その検出結果に基づいて、遅延回路で補償電流又はリップル電流のいずれかを遅延させて、リップル電流の出力時刻に、補償電流の出力時刻を一致させるように動作させることができる。
【0023】
従って、補償電流が重畳された出力信号を検出し、リップル電流が0になるか否かを検出すれば、補償電流の出力時刻と、リップル電流の出力時刻との間に時間差があるか否かを検出することができる。
【0024】
【発明の実施の形態】
以下で図面を参照し、本発明の実施形態について説明する。
図1の符号1は、本発明の実施形態の周波数シンセサイザを示している。
この周波数シンセサイザ1は、セルラー電話機の送受信回路を構成する半導体集積回路装置内に設けられており、発振器31と、分周器32と、基準クロック信号発生器33と、位相比較器34と、チャージポンプ回路35と、ローパスフィルタ36と、分数分周制御回路38と、補償回路37と、遅延回路39と、検出回路40とを有している。
【0025】
発振器31は、外部出力信号OUTを出力しており、その外部出力信号OUTは、分周器32と、この周波数シンセサイザ1が設けられた半導体集積回路装置内の他の回路とに出力されている。
【0026】
上記分周器32は、分数分周制御回路38によって制御され、分周値が周期的に変化するように構成されており、入力された外部出力信号OUTをその分周値によって分周して、比較信号を生成するようにされている。
【0027】
分数分周制御回路38は、分周器32に接続されて分周比を制御するとともに、後述する第2の遅延部44を介して電流生成回路42に接続されており、後述する補償電流を規定する補償電圧データを内部に記憶している。
【0028】
基準クロック信号発生器33は、所定周波数の基準クロック信号を発生しており、その基準クロック信号と、上記比較信号とが位相比較器34に入力されている。
【0029】
位相比較器34は、比較信号の位相と基準クロック信号の位相とを比較して位相差を求め、その位相差を示す位相差信号を、遅延回路39の第1の遅延部43を介してチャージポンプ回路35に出力するようにされている。
【0030】
第1の遅延部43は、位相差信号を所定時間遅延させて、チャージポンプ回路35に出力するようにされている。その詳細な構成については後述する。
チャージポンプ回路35は、位相差信号が入力されると、位相差に応じた時間だけ、定電流を供給するように構成されている。
【0031】
ローパスフィルタ36は、チャージポンプ回路35から供給される定電流の高周波成分を除去し、制御信号として発振器31に出力するようにされている。
発振器31は、入力された制御信号に従い、比較信号の位相と基準クロック信号の位相との位相差を小さくする方向に外部出力信号OUTの周波数を変化させている。
【0032】
補償回路37は電圧生成回路41と電流生成回路42とを有している。電流生成回路42の出力は、チャージポンプ回路35の出力に接続されており、入力が電圧生成回路41に接続されている。
【0033】
電流生成回路42は、図示しない複数のコンデンサとDA変換器とを有しており、分数分周制御回路38に記憶された補償電圧データが入力されると、DA変換器でDA変換してアナログ電圧を生成し、このアナログ電圧を複数のコンデンサに印加し、補償電圧データに応じた大きさの補償電流を出力できるようにされている。
【0034】
この補償電圧データはパラレルデータであって、分数分周制御回路38から出力されると、第2の遅延部44で所定時間遅延された後に、電流生成回路42に供給されるようにされている。第2の遅延部44は、遅延回路39に設けられているが、その詳細な構成については後述する。
【0035】
補償電流制御回路45には、ディジタルデータが予め記憶されており、このディジタルデータは、電圧生成回路41のDAコンバータ88(図5参照)へ入力され、DAコンバータ88でDA変換されてアナログ電圧が生成されると、このアナログ電圧が、電流生成回路42内のDA変換器の動作基準電圧となるようにされている。
【0036】
電圧生成回路41は、図5(a)に示すように、演算器87とDAコンバータ88とを有している。演算器87は、その入力端子15が補償電流制御回路45の出力に接続されている。
【0037】
上記のような構成を有する周波数シンセサイザ1では、発振器31から、分周器32、位相比較器34、第1の遅延部43、チャージポンプ回路35、ローパスフィルタ36を順次介して発振器31へ、フィードバックループが形成される。
【0038】
この状態で周波数シンセサイザ1が動作を開始すると、フィードバックループはPLL動作をする。このとき、第1の遅延部43での遅延時間を最小時間としている。すると、分周器32から出力される比較信号の位相と、基準クロック信号の位相との誤差が小さくなり、小さくなった誤差が次回の動作でさらに小さくなることにより、動作開始時に比して徐々に誤差が小さくなるように動作する。
【0039】
上記した動作を繰り返すと、比較信号の位相を基準クロック信号の位相に一致させるようにすることができ、両者の位相がほぼ一致して、外部出力信号OUTの周波数が、平均分周値倍された基準クロック信号の周波数と一致すると、PLLループがロックした状態になる。
【0040】
電源を投入してからPLLループがロックするまでの間、補償電流制御回路45内に設定されたディジタルデータが、端子15(図5参照)を介して電圧生成回路41内の演算器87に出力され、DAコンバータ88でDA変換されてアナログ電圧が生成される。このアナログ電圧が、電流生成回路42内の図示しないDA変換器に入力され、DA変換器はこのアナログ電圧を動作基準電圧として動作する。
【0041】
他方、第2の遅延部44から補償電圧データが電流生成回路42に入力されると、電流生成回路42内の図示しないDA変換器でDA変換されて補償電圧が生成され、この補償電圧に応じた大きさの補償電流が生成されて、チャージポンプ回路35の出力信号に重畳される。
【0042】
なお、このとき、第2の遅延部44での遅延時間は、第1の遅延部43の遅延時間と同じ時間に設定されており、チャージポンプ回路35の出力信号と、補償電流との間で、第1、第2の遅延部43、44に起因する遅延時間差が生じないようにされている。
【0043】
このようにしてPLLループをロックさせた後に、本発明の周波数シンセサイザ1では、まず補償電流の電流量が、実際に発生しているリップル電流の電流量と一致するように、補償電流の電流量を修正している。以下でその詳細について説明する。
【0044】
本発明の電圧生成回路41は、図5(a)に示すように、上述した演算器87、DAコンバータ88に加えて、アンプ81、第1のスイッチ82、第2のスイッチ83、第1のコンデンサ84、第2のコンデンサ85及び比較器86を備えている。
【0045】
アンプ81は、その入力端子10がローパスフィルタ36の出力に接続され、その出力端子が第1、第2のスイッチ82、83をそれぞれ介して第1、第2のコンデンサ84、85の一端に接続されており、ローパスフィルタ36の出力信号を増幅し、その増幅出力電圧を第1、第2のコンデンサ84、85の一端に伝達するようにされている。
【0046】
第1、第2のコンデンサ84、85の一端は、比較器86の非反転入力、反転入力にそれぞれ接続されており、比較器86の出力は、演算器87の入力に接続されている。
【0047】
上記電圧生成回路41では、PLLループがロックするまでは第1、第2のスイッチ82、83はいずれもオフ状態にされている。PLLループがロックした後、リップル電流が最小になる時刻で第1のスイッチ82がオンされ、アンプ81の出力電圧で第1のコンデンサ84を充電する。アンプ81の出力電圧は、リップル電流が最小になる時刻において、補償電流が重畳された出力信号に応じた大きさの電圧である。そして、この電圧が第1のコンデンサ84の両端子間の電圧となる。充電が行なわれたら、第1のスイッチ82がオフされ、第1のコンデンサ84の両端子間の電圧が、比較器86の非反転入力+に入力される。
【0048】
次いで、リップル電流が最大になる時刻で、第2のスイッチ83をオンさせ、第2のコンデンサ85をアンプ81の出力電圧で充電する。第2のコンデンサ85の両端子間の電圧は、リップル電流が最大になる時刻において、補償電流が重畳された出力信号に応じた大きさの電圧になる。そして、この電圧が第2のコンデンサ85の両端子間の電圧となる。充電が行なわれたら、第2のスイッチ83がオフされ、第2のコンデンサ85の両端子間の電圧が、比較器86の反転入力−に入力される。
【0049】
このように、比較器86には、リップル電流が最小になる時刻、最大になる時刻のそれぞれについて、補償電流が重畳された出力信号に応じた大きさの電圧が入力される。比較器86は、この電圧を比較して、比較結果を演算器87に出力する。
【0050】
演算器87は、比較結果に基づいて、補償電流制御回路45から入力される所定のディジタルデータを増減させ、電流生成回路42内のDA変換器の動作基準電圧を増減させる。
【0051】
図2(a)の曲線a′、b′に、リップル電流、補償電流の波形をそれぞれ示す。図2(a)で、時刻t1はリップル電流が最小になる時刻であって、時刻t2はリップル電流が最大になる時刻である。
【0052】
補償電流が重畳された出力信号を検出し、時刻t2における電圧値が時刻t1における電圧値よりも大きいときには、補償電流の方がリップル電流よりも大きいことになるので、演算器87は、所定のディジタルデータを減じる。すると、電流生成回路42のDA変換器の動作基準電圧が減少して、補償電圧が減少する。補償電圧が減少することで補償電流も減少するので、リップル電流の大きさと補償電流の大きさとの誤差が小さくなる。
【0053】
他方、時刻t2における電圧値が、時刻t1における電圧値よりも小さいときには、補償電流の方がリップル電流よりも小さいことになるので、演算回路87は、所定のディジタルデータを増す。すると、補償電圧が増大して補償電流が増大するので、リップル電流の大きさと補償電流の大きさとの誤差が小さくなる。
【0054】
このように、リップル電流が最小、最大になる時刻t1、t2で、ローパスフィルタ36の出力電圧を検出してこれらの大小関係を比較し、比較結果に基づいて補償電流を増減させると、リップル電流と補償電流との誤差が小さくなる。かかる動作を複数回繰り返して、最終的に補償電流とリップル電流の大きさが等しくなるように補償電流を修正する。
【0055】
このようにして、補償電流とリップル電流の大きさが等しくなった状態における、補償電流が重畳された出力信号の波形を図2の曲線c′に示す。この曲線c′に示すように、補償電流とリップル電流の大きさを等しくしただけでは、リップル電流は完全にはキャンセルされていない。
【0056】
本発明の周波数シンセサイザ1には、図1に示すように、リップルスキュー検出回路46が設けられており、補償電流の大きさがリップル電流の大きさと等しくなった後に、リップルスキュー検出回路46を動作させている。
【0057】
リップルスキュー検出回路46は、図5(b)に示すように、アンプ90、比較器91、第3、第4のスイッチ92、93、第3、第4のコンデンサ94、95を有している。
【0058】
アンプ90は、その入力端子12がローパスフィルタ36の出力に接続され、出力が第3、第4のスイッチ92、93をそれぞれ介して第3、第4のコンデンサ94、95の一端に接続されており、ローパスフィルタ36の出力信号を増幅して、第3、第4のコンデンサ94、95に充電できるようにされている。
【0059】
第3、第4のコンデンサ94、95の一端は、比較器91の非反転入力、反転入力にそれぞれ接続されており、比較器91の出力端子13は補償電流制御回路45に接続されている。そして、第3、第4のコンデンサ94、95の両端子間の電圧を比較し、その比較結果を補償電流制御回路45に出力できるようにされている。
【0060】
かかるリップルスキュー検出回路46では、PLLループがロックして、補償電流の大きさがリップル電流の大きさと等しくなるまでは、第3、第4のスイッチ92、93はいずれもオフ状態にされている。
【0061】
図2(b)の符号d′に、補償電流の大きさがリップル電流の大きさと等しくなった後に、補償電流が重畳されたリップル電流の波形を示す。なお図中で、時刻t3は、リップル電流が最大になる時刻t2以前の時刻であり、時刻t4は、リップル電流が最大になる時刻t2以後の時刻である。
【0062】
補償電流の大きさがリップル電流の大きさと等しくなった後に、時刻t3で、第3のスイッチ92をオンさせて、アンプ90の出力電圧で、第3のコンデンサ94を充電する。このとき、アンプ90の出力電圧は、時刻t3において、補償電流が重畳された出力信号に応じた大きさの電圧であって、この電圧が、第3のコンデンサ94の両端子間の電圧となる。
【0063】
増幅されたローパスフィルタ36の出力信号で、第3のコンデンサ94を充電する。このとき、第3のコンデンサ94は、時刻t3で、補償電流が重畳された出力信号に応じた大きさの電圧で充電される。充電が行なわれたら、第3のスイッチ92がオフされる。すると、第3のコンデンサ94の両端子間の電圧が、比較器91の非反転入力+に入力される。
【0064】
次いで、時刻t4で第4のスイッチ93をオンさせて、第4のコンデンサ95を充電する。このとき、第4のコンデンサ95は、時刻t4で、補償電流が重畳された出力信号に応じた大きさの電圧で充電される。充電が行なわれたら、第4のスイッチ93がオフされる。すると、第4のコンデンサ95の両端子間の電圧が、比較器91の反転入力−に入力される。
【0065】
こうして、リップル電流が最大になる時刻t2の前後の時刻t3、t4でローパスフィルタ36の出力電圧を検出し、この出力電圧を比較器91で比較する。比較器91は、比較結果を補償電流制御回路45に出力する。
【0066】
比較器91の比較結果に基づいて、補償電流制御回路45が遅延制御信号を生成し、遅延回路39内に設けられた第1、第2の遅延部43、44にそれぞれ出力する。
【0067】
第1、第2の遅延部43、44の構成を図3、図4にそれぞれ示す。
第1の遅延部43は、図3に示すように、複数の遅延素子631〜638と、出力遅延素子65と、複数のスイッチ回路641〜648とを有している。ここでは遅延素子631〜638とスイッチ回路641〜648とを、それぞれ8個有しているものとし、また、遅延素子631〜638と出力遅延素子65の遅延時間は全て等しいものとする。
【0068】
遅延素子631〜638は直列接続されており、最前段の遅延素子631の入力端子は、位相比較器34の出力に接続されている。各遅延素子631〜638の出力は、スイッチ回路641〜648をそれぞれ介して出力遅延回路65の入力に接続されており、出力遅延回路65の出力端子67は、チャージポンプ回路35の入力に接続されている。そして、遅延素子631の入力端子66から位相差信号が入力されると、その位相差信号を各遅延素子631〜638で遅延して、スイッチ回路641〜648を介して出力遅延素子65に入力し、出力遅延素子65で遅延させた後に、チャージポンプ回路35に出力するように構成されている。
【0069】
スイッチ回路641〜648は、遅延制御信号に基づいていずれか1個がオンするように構成されており、オンするスイッチ回路641〜648を選択することで、出力遅延回路65の入力に接続される遅延素子631〜638を選択し、位相差信号の遅延時間を調整するように構成されている。
【0070】
例えば、スイッチ回路647のみをオンさせた場合には、7段目の遅延素子637の出力が出力遅延素子65に入力されるので、第1の遅延部43での遅延時間は、7個の遅延素子631〜637分の遅延時間と、1個の出力遅延素子65の遅延時間との合計、即ち、遅延素子8個分の遅延時間になる。
【0071】
この状態から、7段目のスイッチ回路647をオフさせて、前段のスイッチ回路646をオンさせると、6段目の遅延素子636の出力が出力遅延素子65に入力されるので、この場合の遅延時間は、6個の遅延素子631〜636分の遅延時間と、1個の出力遅延素子65の遅延時間との合計、即ち、遅延素子7個分の遅延時間になる。このため7段目のスイッチ回路647がオンしていた場合に比して、遅延時間が短くなる。
【0072】
逆に、7段目のスイッチ回路647がオンした状態から、7段目のスイッチ回路647をオフさせて、後段のスイッチ回路648をオンさせると、8段目の遅延素子638の出力が出力遅延素子65に入力されるので、この場合の遅延時間は、8個の遅延素子631〜638分の遅延時間と、1個の出力遅延素子65の遅延時間との合計、即ち、遅延素子9個分の遅延時間になる。このため7段目のスイッチ回路647がオンしていた場合に比して、遅延時間が長くなる。
【0073】
このように、いずれか1個のスイッチ回路64がオンしている状態で、その前段のスイッチ回路64のみをオンさせると、遅延時間を短くすることができ、逆に、後段のスイッチ回路64のみをオンさせると、遅延時間を長くすることができる。こうしてオンさせるスイッチ回路を切り替えることによって、遅延時間を調整することができる。
【0074】
他方、図4に示す第2の遅延部44は、遅延部78と、データ伝達部79とを有しており、データ伝達部79は、複数のデータ保持回路771〜778を有している。
【0075】
遅延部78の入力端子72は、位相比較器34の出力に接続されており、データ伝達部79の入力端子761〜768は分数分周制御回路38の出力に、出力端子801〜808は電流生成回路42の入力に、それぞれ接続されている。
【0076】
遅延部78は、第1の遅延部43と同じように、直列接続された遅延素子731〜738と、その出力にそれぞれ設けられたスイッチ回路741〜748と、出力遅延素子75とを有しており、遅延制御信号に基づいて、位相差信号を所定時間遅延させた後に、各データ保持回路771〜778へ一斉に出力するように構成されている。
【0077】
そして、各データ保持回路771〜778は、データ入力端子761〜768から入力されたパラレルデータの各ビットを一旦保持し、遅延部78で所定時間遅延された位相差信号が各データ保持回路771〜778に入力されると、パラレルデータの各ビットを、一斉に電流生成回路42へと出力するように構成されている。従って、第2の遅延部44は、遅延制御信号に基づいて、スイッチ回路741〜748のうちいずれか1個をオンさせることにより、第1の遅延部43と同様に、パラレルデータの各ビットの遅延時間を調整することができる。このように、第1、第2の遅延部43、44は、遅延制御信号に基づいて、各々の遅延時間を調整するように構成されている。
【0078】
図2(b)の時刻t3におけるローパスフィルタ36の出力電圧が、時刻t4におけるローパスフィルタ36の出力電圧よりも小さければ、補償電流がリップル電流よりも遅れており、時刻t3におけるローパスフィルタ36の出力電圧が、時刻t4におけるローパスフィルタ36の出力電圧よりも大きければ、補償電流がリップル電流よりも進んでいる。
【0079】
PLLループがロックし、補償電流とリップル電流の大きさが等しくなった状態においては、第1、第2の遅延部43、44では最前段の遅延素子631、731にそれぞれ接続された最前段のスイッチ回路641、741がオンしており、それぞれ遅延時間が最小になるように設定されている。
【0080】
図2(b)の曲線d′に示すように、時刻t3の方が時刻t4よりも小さいときには、補償電流がリップル電流よりも遅れている。この場合には、補償電流制御回路45から出力される遅延制御信号に基づいて、第1の遅延部43が、最前段のスイッチ回路641の次段のスイッチ回路642をオンさせることで、位相比較器34から出力される位相差信号の遅延時間を1個の遅延素子632の遅延時間分だけ増加させ、リップル電流を遅らせることができる。
【0081】
上述のリップル電流を遅らせた後の、補償電流が重畳された出力信号の波形を図2(c)の曲線e′に示す。補償電流の出力時刻とリップル電流の出力時刻との時間差が小さくなり、曲線e′の振幅が、図2(b)の曲線d′の振幅に比して小さくなっていることがわかる。
【0082】
他方、補償電流がリップル電流よりも進んでいる場合には、遅延制御信号に基づいて、第2の遅延部44が、最前段のスイッチ回路741の次段のスイッチ回路742をオンさせて、位相比較器34から出力される位相差信号の遅延時間を遅延素子732の1個分の遅延時間だけ増加させる。すると、分数分周制御回路38から出力される補償電圧データの遅延時間が増大するので、補償電流の遅延時間を増大させ、補償電流を遅らせることができる。この場合にも、それまで進んでいた補償電流が遅れるので、補償電流の出力時刻と、リップル電流の出力時刻との間の時間差を小さくすることができる。
【0083】
以上のように、時刻t3と時刻t4における、補償電流が重畳された出力信号の検出結果に応じて、リップル電流又は補償電流を遅延させることで、出力時刻の時間差が小さくなるように、補償電流又はリップル電流の出力時刻を修正する。
【0084】
こうして補償電流又はリップル電流の出力時刻を修正したら、再度時刻t3、t4における、補償電流が重畳された出力信号を検出し、その検出結果に応じて、遅延回路39がリップル電流、補償電流の一方又は両方を遅延させる。その検出結果に基づいて、出力時刻の時間差を再度修正する。かかる動作を複数回繰り返し、出力時刻の時間差を徐々に小さくして、時刻t3、t4における、補償電流が重畳された出力信号の大きさが同じになるようにし、補償電流の出力時刻とリップル電流の出力時刻とが同じになるようにする。
【0085】
その後、再び電圧生成回路41が、補償電流が重畳された出力信号を時刻t1、t2で検出し、その検出結果に基づいて補償電流の電流量を再度修正して、補償電流が重畳された出力信号が時刻t1、t2で一致するようにすると、最終的には、補償電流の出力時刻とリップル電流の出力時刻とが一致し、図2(d)の曲線f′に示すように、補償電流が重畳された出力信号がほぼ0になるので、リップル電流を正確にキャンセルすることができる。
【0086】
このようにして、補償電流が重畳された出力信号が、ほぼ0になるような補償電流が得られたら、それ以降は、補償回路37はこの補償電流を出力し続け、周波数シンセサイザ1は通常のPLL動作に移行する。
【0087】
なお、本実施形態では、時刻t3、t4の計2回、ローパスフィルタ36の出力電圧を検出することでリップル電流の出力時刻と補償電流の出力時刻との時間差の有無を検出しているが、本発明はこれに限らない。
【0088】
また、ローパスフィルタ36の出力電圧を検出した後に、第1、第2の遅延部43、44は、それぞれに設けられたスイッチ回路641〜648、741〜748のうち、それまでオンしていたスイッチ回路の前段又は後段のスイッチ回路をオンさせて、遅延素子1個分の遅延時間を増減できるように構成しているが、本発明はこれに限らず、例えばオンさせるスイッチ回路を、検出された出力電圧に応じて数段変えて、遅延素子複数個分の遅延時間を増減できるように構成してもよい。
【0089】
さらに、本実施形態では、補償電流がリップル電流よりも進んでいる場合には、第2の遅延部44での遅延時間を増加させて、補償電流の遅延時間を増加させるというように、進んでいる方の遅延時間を増加させることで、リップル電流の出力時刻と補償電流の出力時刻との時間差が小さくなるように制御しているが、本発明はこれに限らず、遅れているほうの遅延時間を減少させることで、リップル電流の出力時刻と補償電流の出力時刻との時間差が小さくなるように制御してもよい。一例として補償電流がリップル電流よりも進んでいる場合には、第1の遅延部43での遅延時間を減少させて、リップル電流の遅延時間を減少させればよい。
【0090】
【発明の効果】
リップル電流に補償電流を重畳する際に、補償電流の出力時刻とリップル電流の出力時刻とが一致した状態で、補償電流をリップル電流に重畳できるので、リップル電流を正確にキャンセルすることができる。
【図面の簡単な説明】
【図1】本発明の周波数シンセサイザを示すブロック図
【図2】(a):リップル電流と補償電流との関係を説明する波形図
(b):リップル電流と補償電流の大きさが一致した状態で、補償電流が重畳されたリップル電流を示す波形図
(c):リップル電流と補償電流との出力タイミングを合わせる動作後の、補償電流が重畳されたリップル電流を示す波形図
(d):最終的にリップル電流と補償電流との出力タイミングが一致した状態で、補償電流が重畳されたリップル電流を示す波形図
【図3】本発明の第1の遅延部を説明するブロック図
【図4】本発明の第2の遅延部を説明するブロック図
【図5】(a):本発明の補償電圧生成回路を説明する図
(b):本発明のリップルスキュー検出回路を説明する図
【図6】従来の周波数シンセサイザを示すブロック図
【図7】従来のリップル電流と従来の補償電流との関係を説明する波形図
【符号の説明】
1……周波数シンセサイザ 31……発振器 32……分周器 34……位相比較器 35……チャージポンプ回路 36……ローパスフィルタ
37……補償回路 38……分数分周制御回路 39……遅延回路 40……検出回路 43……第1の遅延部 44……第2の遅延部
Claims (6)
- 電圧制御信号に応じて出力信号の周波数を制御する発振器と、
周期的に変化する分周値に応じて上記出力信号を分周して比較信号を生成する分周器と、
上記比較信号の位相と基準クロック信号の位相とを比較して位相差信号を生成する位相比較器と、
上記位相差信号に応じた制御信号を生成するチャージポンプ回路と、
上記制御信号に濾波処理を施して電圧制御信号として出力するローパスフィルタと、
補償電圧データに応じて上記制御信号に補償電流を重畳する補償回路であって、リップル電流が最小、最大となる時点の上記電圧制御信号の電圧値に応じて上記補償電流を修正する補償回路と、
上記電圧制御信号の電圧変化から、上記制御信号の出力時刻と上記補償電流の出力時刻との時間差を検出して検出信号を出力する検出回路と、
上記制御信号の出力時刻と上記補償電流の出力時刻とが一致するように、上記検出信号に応答して上記チャージポンプ回路に供給される上記位相差信号又は上記補償回路に供給される補償電圧データの供給タイミングを調整する遅延回路と、
を有する周波数シンセサイザ。 - 上記検出回路は、上記分周値が周期的に変化する際の一周期内において、上記補償電流が重畳された電圧制御信号をリップル電流が最大又は最小となる時刻を挟んで2回検出することにより、上記制御信号の出力時刻と上記補償電流の出力時刻との時間差を検出する請求項1に記載の周波数シンセサイザ。
- PLLと、該PLLが可変の分周比を有することによって導かれるリップルを補償するための補償用回路とを有する周波数シンセサイザにおいて、
上記PLL内の位相比較器の出力に結合された第1の遅延回路と、
上記補償用回路の出力のタイミングを調整するための第2の遅延回路と、
上記リップルが最小、最大となる時点の上記PLL内のローパスフィルタの出力電圧に応じて上記ローパスフィルタの入力に供給される補償電流を修正する修正回路と、
上記ローパスフィルタの出力電圧の変化に応答して上記リップルの出力時刻と上記補償電流の出力時刻との関係を検出して検出結果を出力する検出回路と、
を更に有し、上記検出結果により上記第1の遅延回路又は上記第2の遅延回路の遅延量が制御されることにより、上記位相比較器の出力と上記補償用回路の出力とが同期される、周波数シンセサイザ。 - 上記分周比が周期的に変化するものである請求項3に記載の周波数シンセサイザ。
- PLLが可変の分周比を有することによって周波数シンセサイザの出力に引き起こされるリップルを補償する方法であって、
上記PLL内の位相比較器の出力を遅延させるステップと、
リップル補償用回路の出力を遅延させるステップと、
上記リップルが最小、最大となる時点の上記PLL内のローパスフィルタの出力電圧に応じて上記ローパスフィルタの入力に供給される補償電流を修正するステップと、
上記ローパスフィルタの出力電圧の変化に応答して上記リップルの出力時刻と上記補償電流の出力時刻との関係を検出して検出結果を出力するステップと、
上記検出結果に応答して上記位相比較器の出力と上記リップル補償用回路の出力の少なくとも1つに対する遅延を制御することによって上記位相比較器の出力と上記リップル補償用回路の出力とが同期されるステップと、
を有する方法。 - 上記分周比が周期的に変化するものである請求項5に記載のリップルを補償する方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20848899A JP4198833B2 (ja) | 1999-07-23 | 1999-07-23 | 周波数シンセサイザ、リップルを補償する方法 |
US09/620,740 US6356159B1 (en) | 1999-07-23 | 2000-07-20 | PLL frequency synthesizer with ripple current compensating circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20848899A JP4198833B2 (ja) | 1999-07-23 | 1999-07-23 | 周波数シンセサイザ、リップルを補償する方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001036403A JP2001036403A (ja) | 2001-02-09 |
JP2001036403A5 JP2001036403A5 (ja) | 2006-07-20 |
JP4198833B2 true JP4198833B2 (ja) | 2008-12-17 |
Family
ID=16557003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20848899A Expired - Fee Related JP4198833B2 (ja) | 1999-07-23 | 1999-07-23 | 周波数シンセサイザ、リップルを補償する方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6356159B1 (ja) |
JP (1) | JP4198833B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5803568B2 (ja) * | 2011-10-26 | 2015-11-04 | 富士通株式会社 | 位相同期回路及び位相同期回路制御方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2173659B (en) * | 1985-02-06 | 1988-06-08 | Plessey Co Plc | Frequency synthesisers |
US6141394A (en) * | 1997-12-22 | 2000-10-31 | Philips Electronics North America Corporation | Fractional-N frequency synthesizer with jitter compensation |
JP3895028B2 (ja) * | 1997-12-26 | 2007-03-22 | 日本テキサス・インスツルメンツ株式会社 | 周波数シンセサイザ |
-
1999
- 1999-07-23 JP JP20848899A patent/JP4198833B2/ja not_active Expired - Fee Related
-
2000
- 2000-07-20 US US09/620,740 patent/US6356159B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6356159B1 (en) | 2002-03-12 |
JP2001036403A (ja) | 2001-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8222933B2 (en) | Low power digital phase lock loop circuit | |
EP0727877B1 (en) | Fast frequency switching synthesizer | |
US8437441B2 (en) | Phase locked loop capable of fast locking | |
US8854102B2 (en) | Clock generating circuit | |
US8253462B2 (en) | Duty cycle correction method and its implementing circuit | |
JP3660638B2 (ja) | クロック抽出回路 | |
EP2847865B1 (en) | Transceiver using technique for improvement of phase noise and switching of phase lock loop (pll) | |
US8125253B2 (en) | System and method for dynamically switching between low and high frequency reference clock to PLL and minimizing PLL output frequency changes | |
JP2001298363A (ja) | 周波数シンセサイザ装置とそれを用いた移動無線機 | |
US20100259307A1 (en) | Semiconductor device | |
CN114499504A (zh) | 锁相环电路及其操作方法以及子范围控制电路 | |
JP2004530334A (ja) | フラクショナル補償法(fractionalcompensationmethod)を使用するフラクショナルn周波数シンセサイザ(fractional−nfrequencysynthesizer) | |
WO2007080918A1 (ja) | 位相比較回路およびそれを用いたpll周波数シンセサイザ | |
JP4357674B2 (ja) | 周波数シンセサイザ | |
US6967536B2 (en) | Phase-locked loop circuit reducing steady state phase error | |
EP2333972B1 (en) | Electronic circuit frequency generation | |
US7394322B2 (en) | Phase locked loop | |
JP4198833B2 (ja) | 周波数シンセサイザ、リップルを補償する方法 | |
JP3895028B2 (ja) | 周波数シンセサイザ | |
JP4392949B2 (ja) | 周波数シンセサイザ | |
KR100245579B1 (ko) | 디지탈 pll회로 | |
JP2666682B2 (ja) | Pll回路 | |
KR20060013204A (ko) | 위상변화가 없는 디지털 방식의 펄스 폭 제어 루프 회로 | |
US20050266816A1 (en) | PLL synthesizer | |
JP5803568B2 (ja) | 位相同期回路及び位相同期回路制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060602 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060602 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060602 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080403 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080408 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080605 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080605 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080708 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080904 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080904 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080930 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081002 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |