DE4127385C2 - Frequenzsyntheseanordnung mit Phasenregelschleife und mehrfacher fraktionärer Teilung und Verfahren zur Frequenzsynthese mittels einer solchen Anordnung - Google Patents

Frequenzsyntheseanordnung mit Phasenregelschleife und mehrfacher fraktionärer Teilung und Verfahren zur Frequenzsynthese mittels einer solchen Anordnung

Info

Publication number
DE4127385C2
DE4127385C2 DE4127385A DE4127385A DE4127385C2 DE 4127385 C2 DE4127385 C2 DE 4127385C2 DE 4127385 A DE4127385 A DE 4127385A DE 4127385 A DE4127385 A DE 4127385A DE 4127385 C2 DE4127385 C2 DE 4127385C2
Authority
DE
Germany
Prior art keywords
frequency
ref
fractional
division
synthesis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE4127385A
Other languages
English (en)
Other versions
DE4127385A1 (de
Inventor
Elie Brunet
Jean-Luc De Gouy
Thierry Ginestet
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson TRT Defense
Original Assignee
Thomson TRT Defense
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson TRT Defense filed Critical Thomson TRT Defense
Publication of DE4127385A1 publication Critical patent/DE4127385A1/de
Application granted granted Critical
Publication of DE4127385C2 publication Critical patent/DE4127385C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/68—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a base which is a non-integer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/667—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by switching the base during a counting cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/10—Indirect frequency synthesis using a frequency multiplier in the phase-locked loop or in the reference signal path

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

Die Erfindung bezieht sich auf eine Frequenzsyntheseanord­ nung mit Phasenregelschleife und mehrfacher fraktionärer Teilung sowie auf ein Verfahren zur Frequenzsynthese mittels einer Frequenzsyntheseanordnung gemäß den Oberbegriffen der Ansprüche 1 bzw. 6, wie sie etwa aus der FR 2 426 358 be­ kannt sind.
Eine Syntheseanordnung mit Phasenregelschleife enthält in herkömmlicher Weise, wie beispielsweise in dem Buch von U. L. ROHDE mit dem Titel "Digital PLL frequency synthetiziers - Theory and Design" 1983, Prentice Hall Inc., Englewood Cliffs, beschrieben ist, einen spannungsgesteuerten Oszil­ lator, einen Teiler mit variablem Teilungsfaktor, einen Phasenkomparator, einen Steuertaktgeber, der eine Bezugs­ frequenz FRef liefert, sowie gegebenenfalls ein Schleifen­ filter. Wenn die Regel-Wirkung der Schleife verwirklicht ist, ergibt sich die Ausgangsfrequenz FVCO des spannungs­ gesteuerten Oszillators mit einem am Teiler eingestellten Wert von M, mit M mal dem Wert der Bezugsfrequenz FRef. Wenn sich der am Teiler eingestell­ te Wert M ändert, ändern sich die synthetisch erhaltenen Frequenzen im Schritt der Bezugsfrequenz FRef innerhalb der Funktionsgrenzen des spannungsgesteuerten Oszillators.
Zur Erzielung eines Frequenzsyntheseschritts, der kleiner als FRef ist, ist es bekannt, in die Schleife einen Teiler mit einem Teilungsfaktor, der gleich einem Bruchteil von 1 ist und der nachfolgend als fraktionärer Teiler bezeichnet wird, einzuführen, der einen Frequenzschritt von a/Q mal der Bezugsfrequenz FRef ermöglicht, wobei Q der Quotient der Be­ zugsfrequenz durch den gewünschten Syntheseschritt ist, mit
0 ≦ a ≦ Q - 1.
Bei einem digitalen Phasensummiersystem wird der Haupttei­ lungsfaktor M bei jedem der Q Bezugszyklen um eine Einheit erhöht. Der Syntheseschritt ist daher gleich der Bezugsfre­ quenz geteilt durch Q.
Der Vorteil besteht darin, daß bei vergleichbaren Leistungen die Anzahl der am Teiler anzuzeigenden Schritte M herabge­ setzt wird und daß das Schleifenfilter eine höhere Grenzfre­ quenz hat, was das Ansprechverhalten der Schleife verbessert.
Die vorgenannte Anordnung eignet sich zwar für die Frequenz­ synthese, jedoch ist sie für Syntheseanordnungen ungeeignet, die mittels einer beispielsweise durch die Referenzfrequenz eingeführte Modulation frequenz- oder phasenmoduliert sind, da der maximale Takt dieser Modulation auf niedrige Werte begrenzt bleibt. Andererseits haben die Syntheselinien, die am Ausgang des Oszillators VCO erscheinen und hauptsächlich auf das Phasen-Jitter des Phasenkomparators zurückzuführen sind, relativ hohe Pegel, die diesen Syntheseanordnungen eine nur mittelmäßige spektrale Reinheit verleihen.
Wenn jedoch nicht mehr eine einzige fraktionäre Teilerstruk­ tur verwendet wird, sondern zwei derartige Strukturen zum Einsatz kommen, wie dies in der FR-A-2 426 358 beschrieben ist, kann die spektrale Reinheit von Syntheseanordnungen mit fraktionärer Teilung ganz wesentlich verbessert werden.
Für gewisse Anwendungen erscheint diese Verbesserung jedoch noch ungenügend; insbesondere erlaubt sie keine Verwendung solcher Syntheseanordnungen in Übertragungssystemen mit schneller Frequenzevasion.
Der Erfindung liegt die Aufgabe zugrunde, eine Frequenz­ syntheseanordnung bzw. ein Verfahren zur Frequenzsynthese anzugeben, mit denen die spektrale Reinheit weiter verbes­ sert werden kann und die in Übertragungssystemen mit schneller Frequenzsprungtechnik (Frequenzevasion) verwendet werden können.
Diese Aufgabe wird bei einer Frequenzsyntheseanordnung und bei einem Verfahren zur Frequenzsynthese der eingangs ge­ nannten Art durch die kennzeichnenden Merkmale der Ansprüche 1 bzw. 6 gelöst.
Weitere Einzelheiten der Erfindung ergeben sich anschließend aus der Beschreibung, in der auf die Zeichnung Bezug genom­ men ist. In der Zeichnung zeigen:
Fig. 1 ein Prinzipschaltbild einer Syntheseanordnung nach der Erfindung,
Fig. 2 den Aufbau einer Syntheseanordnung nach der Erfindung für einen Betrieb in einem Frequenz­ bereich zwischen 225 und 400 MHz,
Fig. 3A und 3B zwei Ausführungsformen einer Schleife mit fraktionärer Teilung zum Steuern eines ein­ gangsseitigen Teilers von Fig. 2 und
Fig. 4 ein Vergleichsdiagramm des theoretischen Pe­ gels der Syntheselinien, die mit der einfa­ chen fraktionären Synthese und der mehrfachen fraktionären Synthese erhalten werden.
Die in Fig. 1 dargestellte Syntheseanordnung nach der Erfin­ dung enthält eine Phasenregelschleife, die von einem span­ nungsgesteuerten Oszillator 1, einem programmierbaren Teiler 2 mit variablem Teilungsfaktor M, einem Phasenkomparator 3 und einem Schleifenfilter 4 gebildet ist; die Gruppe dieser vorgenannten Baueinheiten ist in der genannten Reihenfolge hintereinandergeschaltet. Ein Steuertaktgeber 5, der eine Referenzfrequenz FRef liefert, speist den Phasenkomparator 3, damit dann, wenn die Schleife auf die richtige Frequenz eingerastet ist, die Phasenabweichung zwischen dem vom Takt­ geber 5 und dem vom Teiler 2 gelieferten Signale festgestellt werden kann. Sie enthält ferner n fraktionäre Teilerstruktu­ ren 6 1 . . . 6 i bis 6 n, die jeweils einen Frequenzschritt ver­ wirklichen, der kleiner als die Frequenz FRef ist und die Form (a/Q) × FRef hat, wobei Q gleich der Division der Refe­ renzfrequenz durch den gewünschten Syntheseschritt ist und a eine ganze Zahl ist, für die gilt: 0 ≦ a ≦ Q - 1.
Indem für jede fraktionäre Division Zahlen Q1, Q2 . . . Qi . . . Qn, die keinen gemeinsamen Teiler haben, und a1 . . . an so gewählt werden, daß gilt:
0 ≦ a1 ≦ Q1 - 1
0 ≦ a2 ≦ Q2 - 1
. . .
0 ≦ an ≦ Qn - 1
ermöglicht die in Fig. 1 dargestellte Syntheseanordnung die Durchführung der Synthese der Frequenzen FVCO, so daß gilt:
und mit einem Syntheseschritt, der gleich dem Quotienten aus der Referenzfrequenz FRef und dem Produkt der ganzen Zahlen Q1, Q2 . . . Qn ist. Unter diesen Bedingungen wird der Teiler 2 für alle Q1-Referenzzyklen a1-mal, für alle Q2-Referenzzyk­ len a2-mal, . . . für alle Qi-Referenzzyklen ai-mal und für alle Qn-Referenzzyklen an-mal um eine Einheit weitergeschal­ tet.
Der Vorteil dieser Anordnung besteht darin, daß sie eine be­ trächtliche Verbesserung des Pegels der Syntheselinien um die Ausgangsfrequenz der Syntheseanordnung im Vergleich zu allen bisher bekannten Syntheseanordnungen mit fraktionärer Division ermöglicht. Bei dem Beispiel der Anwendung des vor­ stehend beschriebenen Prinzips auf die Verwirklichung einer Syntheseanordnung, die die Überdeckung eines Frequenzbandes zwischen 225 und 400 MHz ermöglicht und die in Fig. 2 darge­ stellt ist, in der Elemente, die mit denen von Fig. 1 über­ einstimmen, mit den gleichen Bezugszeichen bezeichnet sind, ist die Anzahl der fraktionären Teilerstrukturen 6 1 bis 6 4 beschränkt, und der Teiler 2 mit variablem Teilungsfaktor ist aus einem eingangsseitigen Teiler 2 1 und einem ausgangs­ seitigen Teiler 2 2 zusammengesetzt. Im Unterschied zu Fig. 1 enthält die Syntheseanordnung zwischen dem Oszillator 1 und dem Teiler 2 eine Multiplikationsschaltung 7 mit dem Multi­ plikationsfaktor 4.
In diesem Beispiel gilt für die Referenzfrequenz FRef = 10,5 MHz. Der eingangsseitige Teiler 2 1 ist ein variabler Teiler, dessen Teilungsfaktor einstellbar ist, indem jeder seiner vier Eingänge auf 0 oder 1 gestellt wird.
Jedes Element 6 1 bis 6 4 ist von einem Modulo-Qi-Addierer (Q: ganze Zahl) gebildet, der durch die ganzen Zahlen a1 ≦ Qi programmierbar ist.
In dem Beispiel haben die Restwerte Q1 der Addierer 6 1 bis 6 4 jeweils die Werte Q1 = 3, Q2 = 4, Q3 = 5 und Q4 = 7, was Zahlen sind, die keinen gemeinsamen Teiler haben.
Der Syntheseschritt ergibt sich somit zu
am Ausgang der Multiplikationsschaltung 7 mit dem Multipli­ kationsfaktor 4 und folglich mit 6,25 KHz für den Oszilla­ tor 1.
Durch Anwenden der Gleichung (1) ergibt sich:
und
Der kleinste Syntheseschritt, nämlich 25 KHz am Ausgang der Multiplikationsschaltung 7 mit dem Multiplikationsfaktor 4 (6,25 KHz) am Ausgang des Oszillators 1 ergibt sich durch die Operation:
nämlich:
1 × 2, 625 MHz + 4 × 2, 1 MHz + 2 × 3, 5 MHz + 2 × 1, 5 MHz - 21 MHz = 25 KHz
Ausführungsbeispiele der Modulo-3-Addierer 0, 1, 2 sowie der Modulo-7-Addierer 0, 1 . . . 6 für die Verwirklichung der Addie­ rer 6 1 bis 6 4 sind in den Fig. 3A und 3B dargestellt. Sie enthalten Addierschaltungen 8 1 bis 8 4 des Typs, der unter der Bezeichnung 74F283 bekannt ist und von den Firmen National- Semiconductor oder Motorola vertrieben werden. Diese Schal­ tungen werden durch die Zahlen ai mit Hilfe von Schnittstel­ len-Logikschaltungen 9 1 und 9 2 programmiert. Ein einem Aus­ gang der Teilerschaltungen 8 2 und 8 4 angeordnetes Register 10 1 bzw. 10 2 ermöglicht es, bei jedem Fortschaltschritt der Frequenz FRef den Teilerzustand für eine Erhöhung des Werts ai auf den nächsten Fortschaltschritt zu speichern.
Das Diagramm von Fig. 4 veranschaulicht die spektrale Rein­ heit, die mit einer Syntheseanordnung erhalten werden kann, die mit der mehrfachen fraktionären Synthese des oben in Fig. 2 dargestellten Typs arbeitet, wobei ein Vergleich mit der Synthese dargestellt ist, die mit einer Syntheseanord­ nung mit einfacher fraktionärer Synthese erhalten wird. Die­ ses Diagramm zeigt, daß für die Modulowerte Q1 = 3, Q2 = 4, Q3 = 5 und Q4 = 7 sowie einen Syntheseschritt Psyn = 25 KHz, der zu einer Referenzfrequenz FRef von 10,5 MHz führt, der theoretische Pegel der Linien um die synthetisch erzeugte Trägerfrequenz nacheinander um 40 dB abfällt, nämlich ein erstes Mal für F1 = Q1 × Q2 × Q3 × Psyn = 1,5 MHz, ein zweites Mal für F2 = Q1 × Q2 × Psyn = 300 KHz, ein drittes Mal für F3 = Q1Psyn = 75 KHz und schließlich ein viertes Mal für F4 = Psyn = 25 KHz. Bei einem Band der Synthese mit einfa­ cher fraktionärer Teilung bleibt der Pegel der Linien zwi­ schen dem Syntheseschritt 25 KHz und der synthetisch gebil­ deten Trägerfrequenz bei 0 dB, während mit der in Fig. 2 dargestellten Schleife von der Frequenz 1,5 MHz an ein schar­ fer Abfall um 40 dB erhalten wird.

Claims (10)

1. Frequenzsyntheseanordnung mit Phasenregelschleife und mehrfacher fraktionärer Teilung mit einer einzigen Pha­ seneinrastschleife, die von einem Referenztaktgeber (5) gesteuert wird, wobei die Anordnung einen spannungsge­ steuerten Oszillator (1), einen programmierbaren Teiler (2) mit variablem Teilungsfaktor M, einen Phasenkomparator (3), einen Schleifenfilter (4) und eine vorbestimmte Anzahl n von Strukturen (6 1 . . . 6 n) mit fraktionärer Teilung aufweist, die jeweils einen gewünschten Frequenzschritt Pi × FRef erge­ ben, der kleiner als die Referenzfrequenz FRef ist, dadurch gekennzeichnet, daß jede Struktur parallel mit dem program­ mierbaren Teiler (2) gekoppelt ist, damit zum Teilungsfaktor M Bruchteilsschritte Pi hinzugefügt werden, so daß das Ver­ hältnis zwischen der vom Oszillator (1) ausgegebenen Fre­ quenz FVCO und der Referenzfrequenz FRef durch den Oszil­ lator (1) und die Referenzfrequenz FRef in Abhängigkeit von den Bruchteilsschritten Pi durch die Beziehung
definiert ist.
2. Frequenzsyntheseanordnung nach Anspruch 1, dadurch gekennzeichnet, daß jede Struktur (6 1 . . . 6 n) mit frak­ tionärer Teilung das Produkt aus der Referenzfrequenz FRef und einer Bruchteilszahl Pi = ai/Qi mit 0 < ai < Qi bildet, wobei die Zahlen Qi ganze Zahlen ohne gemeinsamen Teiler sind.
3. Frequenzsyntheseanordnung nach Anspruch 2, dadurch ge­ kennzeichnet, daß sie einen Syntheseschritt aufweist, der gleich der Referenzfrequenz FRef geteilt durch das Produkt der Zahlen Qi ist.
4. Frequenzsyntheseanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die n Strukturen (6 1 . . . 6 n) mit fraktionärer Teilung jeweils einen programmierbaren Modulo-Qi-Teiler mit variablem Teilungsfaktor ai enthalten.
5. Frequenzsyntheseanordnung nach Anspruch 4, dadurch gekennzeichnet, daß der Teilungsfaktor M des programmier­ baren Teilers (2) der einzigen Schleife für jede der n Strukturen mit fraktionärer Teilung a1-mal für alle Modulo- Werte Qi jeder Struktur um eine Einheit erhöht wird.
6. Verfahren zur Frequenzsynthese mittels einer Frequenz­ syntheseanordnung mit Phasenregelschleife und mehrfacher fraktionärer Teilung mit einer einzigen Phaseneinrast­ schleife, die von einem Referenztaktgeber (5) gesteuert wird, wobei die Schleife einen spannungsgesteuerten Oszil­ lator (1), einen programmierbaren Teiler (2) mit variablem Teilungsfaktor M, einen Phasenkomparator (3), einen Schlei­ fenfilter (4) und eine vorbestimmte Anzahl n von Strukturen (6 1 . . . 6 n) mit fraktionärer Teilung enthält, die jeweils einen gewünschten Frequenzschritt Pi × FRef ergeben, der kleiner als die Referenzfrequenz FRef ist, dadurch gekenn­ zeichnet, daß das Verfahren wenigstens einen Schritt umfaßt, in dem dem Teilungsfaktor M parallel Bruchteilsschritte Pi hinzugefügt werden, die jeweils aus den Strukturen (6 i) stammen, wobei die Bruchteilsschritte Pi so gewählt sind, daß das Verhältnis zwischen der vom Oszillator (1) ausge­ gebenen Frequenz FVCO und der Referenzfrequenz FRef durch den Oszillator (1) und die Referenzfrequenz FRef in Abhän­ gigkeit von den Bruchteilsschritten Pi durch die Beziehung
definiert wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß jede Struktur mit fraktionierter Teilung (6 1 . . . 6 n) das Produkt aus der Referenzfrequenz FRef und einer Bruchteils­ zahl Pi = ai/Qi mit 0 < ai < Qi bildet, wobei die Zahlen Qi ganze Zahlen ohne gemeinsamen Teiler sind.
8. Verfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß der Syntheseschritt gleich der Referenzfrequenz FRef geteilt durch das Produkt der Zahlen Qi ist.
9. Verfahren nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, daß die n Strukturen mit fraktionierter Teilung (6 1 . . . 6 n) jeweils einen programmierbaren Modulo- Qi-Teiler mit einem variablen Teilungsfaktor ai aufweisen.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß der Teilungsfaktor M des programmierbaren Teilers (2) der einzigen Schleife von jeder der n Strukturen mit fraktio­ nierter Teilung a1-mal für alle Modulowerte Qi jeder Struk­ tur um eine Einheit erhöht wird.
DE4127385A 1990-08-21 1991-08-20 Frequenzsyntheseanordnung mit Phasenregelschleife und mehrfacher fraktionärer Teilung und Verfahren zur Frequenzsynthese mittels einer solchen Anordnung Expired - Lifetime DE4127385C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9010512A FR2748872B1 (fr) 1990-08-21 1990-08-21 Synthetiseur de frequence a boucle a verrouillage de phase a division fractionnaire multiple

Publications (2)

Publication Number Publication Date
DE4127385A1 DE4127385A1 (de) 1998-02-19
DE4127385C2 true DE4127385C2 (de) 2000-12-21

Family

ID=9399759

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4127385A Expired - Lifetime DE4127385C2 (de) 1990-08-21 1991-08-20 Frequenzsyntheseanordnung mit Phasenregelschleife und mehrfacher fraktionärer Teilung und Verfahren zur Frequenzsynthese mittels einer solchen Anordnung

Country Status (8)

Country Link
US (1) US6191657B1 (de)
BE (1) BE1010980A3 (de)
CA (1) CA2049582A1 (de)
DE (1) DE4127385C2 (de)
ES (1) ES2105919B1 (de)
FR (1) FR2748872B1 (de)
GB (1) GB2319371B (de)
IT (1) IT1277984B1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2785109B1 (fr) 1998-10-23 2001-01-19 Thomson Csf Compensation du retard du convertisseur analogique numerique dans les modulateurs sigma delta
FR2793972B1 (fr) 1999-05-21 2001-08-10 Thomson Csf Synthetiseur numerique a division coherente
US6977492B2 (en) * 2002-07-10 2005-12-20 Marvell World Trade Ltd. Output regulator
FR2880219B1 (fr) * 2004-12-23 2007-02-23 Thales Sa Procede et systeme de radiocommunication numerique, notamment pour les stations sol mobiles
KR100869227B1 (ko) * 2007-04-04 2008-11-18 삼성전자주식회사 프리 캘리브레이션 모드를 가진 위상동기루프 회로 및위상동기루프 회로의 프리 캘리브레이션 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2426358A1 (fr) * 1978-05-17 1979-12-14 Trt Telecom Radio Electr Synthetiseur de frequence a division directe a pas apres virgule

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1382417A (en) * 1971-03-16 1975-01-29 Goulder Mikron Ltd Digital processing system
GB1560233A (en) * 1977-02-02 1980-01-30 Marconi Co Ltd Frequency synthesisers
JPS5718129A (en) * 1980-07-07 1982-01-29 Nec Corp Pulse swallow frequency divider
FR2511564A1 (fr) * 1981-08-17 1983-02-18 Thomson Csf Synthetiseur de frequences a division fractionnaire, utilise pour une modulation angulaire numerique
GB2140232B (en) * 1983-05-17 1986-10-29 Marconi Instruments Ltd Frequency synthesisers
US4573176A (en) * 1983-11-18 1986-02-25 Rca Corporation Fractional frequency divider
GB2150775A (en) * 1983-12-02 1985-07-03 Plessey Co Plc Frequency synthesiser
FR2557401B1 (fr) * 1983-12-27 1986-01-24 Thomson Csf Synthetiseur de frequences a division fractionnaire, a faible gigue de phase et utilisation de ce synthetiseur
GB2173659B (en) * 1985-02-06 1988-06-08 Plessey Co Plc Frequency synthesisers
WO1986005045A1 (en) * 1985-02-21 1986-08-28 Plessey Overseas Limited Improvement in or relating to synthesisers
US4918403A (en) * 1988-06-03 1990-04-17 Motorola, Inc. Frequency synthesizer with spur compensation
US4816774A (en) * 1988-06-03 1989-03-28 Motorola, Inc. Frequency synthesizer with spur compensation
US5070310A (en) * 1990-08-31 1991-12-03 Motorola, Inc. Multiple latched accumulator fractional N synthesis
US5122767A (en) * 1991-01-10 1992-06-16 Northern Telecom Limited Saw device tapped delay lines

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2426358A1 (fr) * 1978-05-17 1979-12-14 Trt Telecom Radio Electr Synthetiseur de frequence a division directe a pas apres virgule

Also Published As

Publication number Publication date
DE4127385A1 (de) 1998-02-19
US6191657B1 (en) 2001-02-20
ITTO910511A1 (it) 1993-01-02
GB9117896D0 (en) 1997-11-19
FR2748872B1 (fr) 1998-11-27
IT1277984B1 (it) 1997-11-12
CA2049582A1 (en) 1997-10-12
ITTO910511A0 (de) 1991-07-02
ES2105919A1 (es) 1997-10-16
ES2105919B1 (es) 1998-05-16
BE1010980A3 (fr) 1999-03-02
FR2748872A1 (fr) 1997-11-21
GB2319371B (en) 1998-09-09
GB2319371A (en) 1998-05-20

Similar Documents

Publication Publication Date Title
DE69414989T2 (de) Digital phasenmodulierter Taktgeber ermöglichend reduzierte RF Interferenz
DE4192081C2 (de) Vorrichtung zur Frequenzsynthese unter Verwendung nicht ganzzahliger Frequenzteilungsverhältnisse
AT402246B (de) Bruchteils-n-synthese mit verriegelten speicherwerken und mit verringerung des restfehlers
DE69202531T2 (de) Phasenregelschleife.
DE69828300T2 (de) Digitale frequenzsynthese durch sequentielle annäherungen von bruchteilen
DE19922805C2 (de) Taktsignalsynthetisierer
EP0408983B1 (de) Frequenzsynthesizer
DE69420216T2 (de) Phasenregelschwingschaltung
DE69829166T2 (de) Fractional-n-frequenzsynthetisierer mit jitterkompensation
DE69635573T2 (de) Frequenzsynthetisierer
DE69616022T2 (de) Frequenzsynthetisierer
DE60122970T2 (de) Frequenzsynthesizer mit gebrochenem Teilverhältnis und Verfahren zur Phasenfehlerunterdrückung dafür
WO2000014879A2 (de) Digitaler pll-frequenzsynthesizer
DE19540198A1 (de) Frequenzsynthesizer
EP0364679B1 (de) Frequenzsynthesegerät
DE19807026A1 (de) Frequenzsynthese-Vorrichtung und -Verfahren
DE1964912C3 (de) Frequenz-Synthesizer
DE69737801T2 (de) Phasenregelkreisschaltung
DE60025873T2 (de) Frequenzsynthesierer und Oszillatorfrequenzsteuerung
DE4325728C2 (de) Teilerschaltung mit rationalem Verhältnis für einen Frequenzsynthesizer
DE60225426T2 (de) Fraktional-n-frequenzsynthesizer mit fraktional-kompensationsverfahren
DE69300291T2 (de) Frequenzregelschleife.
DE4127385C2 (de) Frequenzsyntheseanordnung mit Phasenregelschleife und mehrfacher fraktionärer Teilung und Verfahren zur Frequenzsynthese mittels einer solchen Anordnung
DE69316857T2 (de) Frequenzsynthetisierer
DE102008045042A1 (de) Regelschleifensystem

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
R071 Expiry of right
R071 Expiry of right