DE69731802T2 - Halbleiter-Speicherbauteil - Google Patents

Halbleiter-Speicherbauteil Download PDF

Info

Publication number
DE69731802T2
DE69731802T2 DE69731802T DE69731802T DE69731802T2 DE 69731802 T2 DE69731802 T2 DE 69731802T2 DE 69731802 T DE69731802 T DE 69731802T DE 69731802 T DE69731802 T DE 69731802T DE 69731802 T2 DE69731802 T2 DE 69731802T2
Authority
DE
Germany
Prior art keywords
film
capacitor
area
polysilicon layer
extending
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69731802T
Other languages
English (en)
Other versions
DE69731802D1 (de
Inventor
Masahiro 7-12 Yoshida
Hideyuki 7-12 Ando
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Application granted granted Critical
Publication of DE69731802D1 publication Critical patent/DE69731802D1/de
Publication of DE69731802T2 publication Critical patent/DE69731802T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

  • Die Erfindung betrifft eine Struktur eines Kondensators zum Speichern von Daten darin, der für die Verwendung in einem Halbleiterspeicherbauteil geeignet ist, und ein Verfahren zur Herstellung desselben.
  • In einem Halbleiterspeicherbauteil (beispielsweise einem DRAM (Dynamic Random Access Memory) wurde ein Kondensator vom Stapeltyp in großem Maße als Kondensator zum Speichern von Signalladung darin verwendet. Diese Art von Stapeltypkondensator ist ein Kondensator, der eine Struktur hat, bei der ein dielektrischer Film zwischen leitfähigen Schichten ausgebildet ist, die als Elektroden gestapelt sind. Ferner ist auch einer bekannt, bei dem jede Elektrode die Form einer Finne annimmt, um die Oberfläche des Kondensators zu vergrößern.
  • GB-A-2 244 862 offenbart einen Stapelkondensator zur Verwendung in einer DRAM-Zelle, der eine Speicherelektrode umfasst, die einen ersten Polysiliciumbereich, der mit einem Quellenbereich eines zugeordneten Transistors gekoppelt ist, so dass er sich parallel mit der Oberfläche des Substrats über den Sourcebereich erstreckt, einen Brückenpolysiliciumbereich, der sich in Aufwärtsrichtung bezüglich des Substrats erstreckt, und einen zweiten Polysiliciumbereich aufweist. Ein dielektrischer Film und eine Polysilicium-Plattenelektrode sind über der Speicherelektrode ausgebildet.
  • JP 08 204148 offenbart einen Speicherknoten, der mit einer Bodenwand-Elektrodenschicht, die auf einer Stoppschicht ausgebildet ist, eine Umfangswand-Elektrodenschicht, die aufrecht angeordnet ist, wie wenn sie um die Schicht herum geführt wäre, und eine obere Wandelektrode umfasst, die auf der Schicht ausgebildet ist, wie wenn sie einen Teil derselben abdecken würde, während diese Elektrodenschichten integriert sind. In solch einer Anordnung sind auf der Oberfläche der entsprechenden Elektrodenschichten ein Isolierfilm für den Kondensator und eine Plattenelektrodenschicht auf der Oberfläche dieses Films ausgebildet, um einen Speicherkondensator eines Speicherknoten, den isolierenden Film für den Kondensator und die Plattenelektrode zu bilden.
  • US 5,053,351 offenbart ein Stapelkondensator-Herstellungsverfahren, welches modifiziert ist, um einen dreidimensionalen Stapelkondensator aufzubauen, der im Folgenden als gestapelte E-Zelle oder SEC bezeichnet wird. Das SEC-Design definiert eine Kondensatorspeicherzelle, die in einem DRAM-Prozess verwendet wird. Die SEC ist aus einer Polysilicium-Speicherknotenstruktur aufgebaut, die einen im Querschnitt E-förmigen, oberen Abschnitt und einem unteren Abschnitt hat, der Kontakt mit einem aktiven Bereich über einen verdeckten Kontakt macht. Die Polysilicium-Speicherknotenstruktur wird mit Polysilicium überdeckt, wobei ein Dielektrikum dazwischen angeordnet ist, um einen kompletten SEC-Kondensator zu bilden.
  • US 5,354,705 offenbart ein Verfahren zur Herstellung leitfähiger Behälterstrukturen auf einem tragenden Substrat eines DRAM-Bauteils. Der Bauteil umfasst einen FET, eine Schicht, die die Wortleitungen oberhalb des FET enthält, und eine Kondensatorstruktur über der Schicht, die die Wortleitungen enthält.
  • JP 05 075056 A offenbart ein Verfahren zur Herstellung eines Halbleiterelements durch Ausbilden eines aufgesprühten Glasfilms ((SOG-Film), der eine raue Oberfläche unterhalb einer Speicheranode hat. Wenn eine Speicherzelle nach dem Abscheiden einer Isolierfilmschicht gebildet wird, wird der SOG-Film auf dem die Schichten isolierenden Schichtfilm ausgebildet. Dann wird ein Kontaktloch ausgebildet, und ein Speicherknoten wird ausgebildet.
  • JP 04 214666 offenbart ein Verfahren zur Herstellung eines Halbleiterelements, um eine Ladungsspeicherungskapazität einer Speicherzelle vom Stapeltyp in der begrenzten Zellenfläche zu erhöhen. Zu diesem Zweck wird ein Siliciumoxidfilm mit einer welligen und rauen Oberfläche auf einem Siliciumnitridfilm, der eine thermisch oxidierte Oberfläche hat, durch CVD unter Atmosphärendruck unter Verwendung von Tetraethoxysilan-Ozon als Material abgeschieden.
  • Es ist eine Aufgabe der vorliegenden Erfindung, eine Struktur und einen Bauteil und auch Verfahren zur Herstellung der Struktur und des Bauteils respektive bereitzustellen, worin die Struktur in der Lage ist, Soft-Fehler zu verhindern, die auf einer Verkleinerung der Fläche des finnenförmigen Kondensators vom Stapeltyp, die durch eine Miniaturisierung des Bauteils verursacht wird, beruhen, und der in der Lage ist, eine Menge an elektrischer Ladung zu speichern, die erforderlich ist, um Daten zu speichern oder zu halten, und worin ferner eine Vergrößerung des Geometrieverhältnisses (aspect ratio) des Kontaktlochs zur Ausbildung einer Bitleitung, welche auftritt, wenn die Dicke der Speicherzelle zunimmt, begrenzt wird.
  • Die Aufgabe der vorliegenden Erfindung wird durch den Halbleiterspeicherbauteil nach Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen charakterisiert.
  • Die vorliegende Erfindung und vorteilhafte Ausgestaltungen davon werden in der folgenden Beschreibung im Zusammenhang mit den beigefügten Zeichnungen beschrieben, in denen:
  • 1 eine Darstellung ist, die eine Konfiguration einer DRAM-Zelle entsprechend einem ersten Ausführungsbeispiel der vorliegenden Erfindung zeigt;
  • 2 eine Darstellung ist, die eine Anordnung der DRAM-Zelle in Draufsicht zeigt, die in 1 gezeigt ist;
  • 3 eine Darstellung ist, die eine Kondensatorstruktur zeigt, die in dem ersten Ausführungsbeispiel verwendet wird;
  • 4 eine Darstellung ist, die eine Konfiguration der Kondensatorstruktur in Draufsicht zeigt, die in 3 gezeigt ist;
  • 5 eine Darstellung ist, die eine Konfiguration einer DRAM-Zelle nach einem zweiten Ausführungsbeispiel der vorliegenden Erfindung zeigt;
  • 6 eine Darstellung ist, die eine Kondensatorstruktur zeigt, die in dem zweiten Ausführungsbeispiel verwendet wird;
  • 7 eine Darstellung ist, die eine Konfiguration der Kondensatorstruktur in Draufsicht zeigt, die in 6 gezeigt ist;
  • 8 eine Darstellung ist, die eine Konfiguration einer DRAM-Zelle nach einem dritten Ausführungsbeispiel der vorliegenden Erfindung zeigt;
  • 9 eine Darstellung ist, die eine Konfiguration einer DRAM-Zelle entsprechend einem vierten Ausführungsbeispiel der vorliegenden Erfindung zeigt;
  • 10 eine Darstellung ist, die eine Konfiguration einer DRAM-Zelle gemäß einem fünften Ausführungsbeispiel der vorliegenden Erfindung zeigt;
  • 11 eine Darstellung ist, die eine Konfiguration einer DRAM-Zelle nach einem sechsten Ausführungsbeispiel der vorliegenden Erfindung zeigt;
  • 12 eine Darstellung ist, die eine Konfiguration einer DRAM-Zelle nach einem siebten Ausführungsbeispiel der vorliegenden Erfindung zeigt;
  • 13 eine Darstellung ist, die eine Konfiguration einer DRAM-Zelle nach einem achten Ausführungsbeispiel der vorliegenden Erfindung zeigt;
  • 14 eine Darstellung ist, die ein Herstellungsverfahren zeigt, welches in dem ersten Ausführungsbeispiel der vorliegenden Erfindung verwendet wird;
  • 15 eine Darstellung ist, die ein anderes Herstellungsverfahren zeigt, das in dem ersten Ausführungsbeispiel verwendet wird und das dem in 14 gezeigten Herstellungsverfahren folgt;
  • 16 eine Darstellung ist, die ein weiteres Herstellungsverfahren zeigt, das in dem ersten Ausführungsbeispiel verwendet wird und das dem Herstellungsverfahren folgt, das in 15 gezeigt ist;
  • 17 eine Darstellung ist, die ein Herstellungsverfahren zeigt, welches in dem zweiten Ausführungsbeispiel der vorliegenden Erfindung verwendet wird;
  • 18 eine Darstellung ist, die ein anderes Herstellungsverfahren zeigt, das in dem zweiten Ausführungsbeispiel verwendet wird und das dem Herstellungsverfahren folgt, welches in 17 gezeigt ist;
  • 19 eine Darstellung ist, die ein Herstellungsverfahren zeigt, welches in dem dritten Ausfüh rungsbeispiel der vorliegenden Erfindung verwendet wird;
  • 20 eine Darstellung ist, die ein anderes Herstellungsverfahren zeigt, welches in dem dritten Ausführungsbeispiel verwendet wird und welches dem Herstellungsverfahren folgt, das in 19 gezeigt ist;
  • 21 eine Darstellung ist, die ein weiteres Herstellungsverfahren zeigt, welches in dem dritten Ausführungsbeispiel verwendet wird und das dem Herstellungsverfahren folgt, das in 20 gezeigt ist;
  • 22 eine Darstellung ist, die noch ein weiteres Herstellungsverfahren zeigt, welches in dem dritten Ausführungsbeispiel verwendet wird und welches dem Herstellungsverfahren folgt, das in 21 gezeigt ist;
  • 23 eine Darstellung ist, die ein Herstellungsverfahren zeigt, welches in dem vierten Ausführungsbeispiel der vorliegenden Erfindung verwendet wird;
  • 24 eine Darstellung ist, die ein anderes Herstellungsverfahren zeigt, welches in dem vierten Ausführungsbeispiel verwendet wird und welches dem Herstellungsverfahren folgt, das in 23 gezeigt ist;
  • 25 eine Darstellung ist, die ein Herstellungsverfahren zeigt, welches in dem fünften Ausführungsbeispiel der vorliegenden Erfindung verwendet wird;
  • 26 eine Darstellung ist, die ein anderes Herstellungsverfahren zeigt, das in dem fünften Ausführungsbeispiel verwendet wird und das dem Herstellungsverfahren folgt, das in 25 gezeigt ist;
  • 27 eine Darstellung ist, die ein weiteres Herstellungsverfahren zeigt, das in dem fünften Ausführungsbeispiel verwendet wird und das dem Herstellungsverfahren folgt, das in 26 gezeigt ist;
  • 28 eine Darstellung ist, die eine Modifikation des Herstellungsverfahrens zeigt, das in dem fünften Ausführungsbeispiel verwendet wird;
  • 29 eine Darstellung ist, die eine andere Modifikation des Herstellungsverfahrens zeigt, das in dem fünften Ausführungsbeispiel verwendet wird und das der Modifikation folgt, die in 28 gezeigt ist;
  • 30 eine Darstellung, die eine weitere Modifikation des Herstellungsverfahrens zeigt, das in dem fünften Ausführungsbeispiel verwendet wird und das der Modifikation folgt, die in 29 gezeigt ist;
  • 31 eine Darstellung ist, die noch eine weitere Modifikation des Herstellungsverfahrens zeigt, das in dem fünften Ausführungsbeispiel verwendet wird und das der Modifikation folgt, die in 30 gezeigt ist;
  • 32 eine Darstellung ist, die ein Herstellungsverfahren zeigt, das in dem sechsten Ausführungsbeispiel der vorliegenden Erfindung verwendet wird;
  • 33 eine Darstellung ist, die ein anderes Herstellungsverfahren zeigt, das in dem sechsten Ausführungsbeispiel verwendet wird und das dem Herstellungsverfahren folgt, das in 32 gezeigt ist;
  • 34 eine Darstellung ist, die eine Modifikation des Herstellungsverfahrens zeigt, welches in dem sechsten Ausführungsbeispiel verwendet wird;
  • 35 eine Darstellung ist, die eine andere Modifikation des Herstellungsverfahrens zeigt, das in dem sechsten Ausführungsbeispiel verwendet wird und das der Modifikation folgt, die in 34 gezeigt ist;
  • 36 eine Darstellung ist, die ein Herstellungsverfahren zeigt, das in dem siebten Ausführungsbeispiel der vorliegenden Erfindung verwendet wird;
  • 37 eine Darstellung ist, die ein anderes Herstellungsverfahren zeigt, das in dem siebten Ausführungsbeispiel verwendet wird und das dem Herstellungsverfahren folgt, das in 36 gezeigt ist;
  • 38 eine Darstellung ist, die ein weiteres Herstellungsverfahren zeigt, das in dem siebten Ausführungsbeispiel verwendet wird und das dem Herstellungsverfahren folgt, das in 37 gezeigt ist;
  • 39 eine Darstellung ist, die eine Modifikation des Herstellungsverfahrens zeigt, das in dem siebten Ausführungsbeispiel verwendet wird;
  • 40 eine Darstellung ist, die eine andere Modifikation des Herstellungsverfahrens zeigt, das in dem siebten Ausführungsbeispiel verwendet wird und das der Modifikation folgt, die in 39 gezeigt ist;
  • 41 eine Darstellung ist, die eine weitere Modifikation des Herstellungsverfahrens zeigt, das in dem siebten Ausführungsbeispiel verwendet wird und das der Modifikation folgt, die in 40 gezeigt ist;
  • 42 eine Darstellung ist, die eine noch weitere Modifikation des Herstellungsverfahrens zeigt, das in dem siebten Ausführungsbeispiel verwendet wird und das der Modifikation folgt, die in 41 gezeigt ist;
  • 43 eine Darstellung ist, die ein Herstellungsverfahren zeigt, das in dem achten Ausführungsbeispiel der vorliegenden Erfindung verwendet wird;
  • 44 eine Darstellung ist, die ein anderes Herstellungsverfahren zeigt, das in dem achten Ausführungsbeispiel verwendet wird und das dem Herstellungsverfahren folgt, das in 43 gezeigt ist;
  • 45 eine Darstellung ist, die eine Modifikation des Herstellungsverfahrens zeigt, das in dem achten Ausführungsbeispiel verwendet wird; und
  • 46 eine Darstellung ist, die eine andere Modifikation des Herstellungsverfahrens zeigt, das in dem achten Ausführungsbeispiel verwendet wird und das der Modifikation folgt, die in 45 gezeigt ist.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden im Folgenden im Einzelnen unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
  • Erstes Ausführungsbeispiel
  • 1 ist eine Darstellung, die eine Konfiguration einer DRAM-Zelle entsprechend einem ersten Ausführungsbeispiel der vorliegenden Erfindung zeigt. Die Zeichnung ist eine Querschnittsdarstellung einer Schnittfläche einer DRAM-Zelle, die aufgeschnitten und an einer Position gezeigt ist, die einen Bereich umfasst, in dem ein Transfertransistor und ein Kondensator ausgebildet sind. Übrigens sind im Einzelnen ein Speicherknoten 32, ein Kondensatornitridfilm 42 und eine Zellenplatte 44, die den Kondensator bilden, in den Zeichnungen schraffiert dargestellt. Andere Teile sind in den Zeichnungen nicht schraffiert.
  • 2 ist eine Draufsicht, die die Konfiguration der DRAM-Zelle entsprechend jedem Ausführungsbeispiel zeigt. Eine erste Wortleitung 18, ein Transfertransistor 20, ein Kondensatorbereich 34, ein Loch 30 zur Herstellung eines Kontakts mit dem Drain des Transfertransistors 20, ein Kontaktloch 40 für eine Bitleitung und die Bitleitung 46 sind prinzipiell in 2 gezeigt. Ferner sind eine Bitleitung 46 und eine zweite Wortleitung 24, die zur Steuerung einer anderen Speicherzelle verwendet wird, ebenfalls in 2 gezeigt. 1 ist äquivalent zu einer Schnittdarstellung einer Schnittfläche, die an einer Position entlang der Linie I-I von 2 geschnitten und gezeigt ist. Die Bitleitungen 46 sind jedoch in 1 weggelassen, um Komplexität der Darstellung zu vermeiden. Ferner ist eine Isolierschicht, die vorgesehen ist, um eine elektrische Isolierung zwischen den Bitleitungen zu liefern, in 1 weggelassen, während eine Zellenplatte, die als obere Elektrode des Kondensators verwendet wird, und eine Isolierschicht, die vorgesehen ist, um eine elektrische Isolierung zwischen den Bitleitungen zu liefern, in 2 weggelassen.
  • Das erste Anordnungsbeispiel, das in 1 gezeigt ist, ist ein Halbleiterspeicherbauteil, in dem ein Speicherknoten, der einen Kondensator bildet, elektrisch mit einer ersten leitfähigen Schicht über eine erste Öffnung oder Lochausbildung, die in einem Isolierfilm gebildet ist, verbunden ist. In dem vorliegenden Ausführungsbeispiel entspricht die erste leitfähige Schicht einem Drain-Bereich (Drain-Elektrode) 12, der durch Implantieren von Verunreinigungen in ein Si-Halbleitersubstrat 10 gebildet ist. Ähnlich ist ein Source-Bereich (Source-Elektrode) 14, der als eine zweite leitfähige Schicht verwendet wird, durch Einführen von Verunreinigungen in das Si-Halbleitersubstrat 10 ausgebildet. Ihre Leittähigkeitstypen werden beispielsweise mit dem Si-Halbleitersubstrat 10 als p-Schicht und die Drain- und Source-Bereiche 12 und 14 als n+-Schichten ausgebildet.
  • Ferner ist eine erste Wortleitung (Gate-Elektrode) 18 in einem Bereich auf dem Si-Halbleitersubstrat 10 zwischen dem Drain-Bereich 12 und dem Source-Bereich 14 durch einen Isolierfilm vorgesehen. Die Kontrolle der Kontinuität zwischen dem Drain-Bereich 12 und dem Source-Bereich 14 wird durch ein Signal durchgeführt, welches an die erste Wortleitung 18 angelegt wird. Auf diese Weise wird der Transfertransistor 20 mit dem Drain-Bereich 12, dem Source-Bereich 14 und der ersten Wortleitung 18 in dem Si-Halbleitersubstrat 10 ausgebildet. Übrigens ist auch eine zweite Wortleitung 24 zur Steuerung einer anderen Speicherzelle ebenfalls an dem oberen Teil von jedem der Feldoxidfilme 22 in 1 vorgesehen. Die einzelnen Transfertransistoren 20 sind elektrisch voneinander durch die Feldoxidfilme 22 getrennt. Jeder Speicherzellenbereich wird durch die Feldoxidfilme 22 definiert, so dass ein Transfertransistor in einem Speicherzellenbereich enthalten ist.
  • Jeder der Zwischenschicht-Isolatoren 26 ist auf seinem zugehörigen Transfertransistor 20 aufgetragen. Der Transfertransistor 20 ist mit dem Zwischenschicht-Isolator 26 abgedeckt. Ferner ist ein Nitrid-Stoppfilm 28, der bei der Herstellung benötigt wird, auf der oberen Oberfläche von jedem Zwischenschicht-Isolator 26 gestapelt. Ein Drain-Kontaktloch 30, das als erste Öffnung oder als erstes Loch verwendet wird, ist in dem Zwischenschicht-Isolator 26 und dem Nitrid-Stoppfilm 28 ausgebildet. Der Speicherknoten 32, der als untere Elektrode des Kondensators dient, ist in dem Drain-Kontaktloch 30 eingebettet. So ist der untere Teil des Speicherknotens 32 elektrisch mit dem oben erwähnten Drain-Bereich 12 verbunden.
  • Der Speicherknoten 32 hat eine Struktur, die einen auf dem Film sich erstreckenden Abschnitt 36, der sich zwischen dem Kondensatorbereich 34 an den Seiten oberhalb des Zwischenschicht-Isolators 26 (und dem Nitrid-Stoppfilm 28) erstreckt, und einen finnenförmigen Elektrodenabschnitt 38, der von dem auf dem Film sich erstreckenden Abschnitt 36 vorsteht. Wie oben beschrieben wurde, wird der Speicherknoten 32 in einem Zustand ausgebildet, in dem er mit dem Drain-Kontaktloch 30 verbunden ist. In der vorliegenden Erfindung wird der Speicherknoten 32 so ausgebildet, dass er eine Form annimmt, die über dem Drain-Bereich 12 ist, dass er von dem Drain-Kontaktloch 30 und einer Innenwandoberfläche des Drain-Kontaktlochs 30, das heißt einer freiliegenden Oberfläche von jedem Zwischenschicht-Isolator 26, frei oder zugänglich ist. So ist ein Abschnitt (im Folgenden als "becherförmiger Abschnitt" bezeichnet) des Speicherknotens 32, der in dem Drain-Kontaktloch 30 eingebettet ist, so konfiguriert, dass der Boden des becherförmigen Abschnittes, der einen U-förmigen Querschnitt hat, mit seinem zugehörigen Drain-Bereich 12 verbunden ist.
  • Ferner ist der Speicherknoten 32 so ausgebildet, dass er sich kontinuierlich von der Innenwandoberfläche des Drain-Kontaktlochs 30 zu dem oberen Bereich von jedem Zwischenschicht-Isolator 26 erstreckt. Ein Teil des Speicherknotens 32, der sich in dem oberen Bereich (Kondensatorbereich 34) des Zwischenschicht-Isolators 26 erstreckt, entspricht dem auf dem Film sich erstreckenden Abschnitt 26. Auf diese Weise ist der auf dem Film sich erstreckende Abschnitt 26 des Speicherknotens 32 mit einem Rand des becherförmigen Abschnittes verbunden, der in dem Drain-Kontaktloch 30 eingebettet ist.
  • Der finnenförmige Elektrodenabschnitt 38 ist ein Teil des Speicherknotens 32, der von der oberen Oberfläche des sich auf dem Film erstreckenden Abschnitts 36 vorsteht. Der finnenförmige Elektrodenabschnitt 38, der in der vorliegenden Erfindung verwendet wird, ist so vorgesehen, dass er einen Bereich einnimmt (entsprechend dem Bereich, der durch das Symbol p in 1 angedeutet ist), der kleiner als der Kondensatorbereich 34 ist.
  • Ferner ist die DRAM-Zelle nach dem ersten Ausführungsbeispiel ein Halbleiterspeicherbauteil, in dem die Bitleitung mit dem Source-Bereich 14 über das Bitleitungs-Kontaktloch 40 verbunden, das als zweite Öffnung oder als zweites Loch des Zwischenschicht-Isolators 26 ausgebildet ist. Derzeit hat der finnenförmige Elektrodenabschnitt 38, der in der vorliegenden Erfindung verwendet wird, eine Struktur, bei der er entfernt von dem sich auf dem Film erstreckenden Abschnitt 36 auf der Seite des Bitleitungs-Kontaktlochs 40 vorgesehen ist. Entsprechend ist kein finnenförmiger Elektrodenabschnitt 38 mit dem sich auf dem Film erstreckenden Abschnitt 36 des Speicherknotens 32 auf der zu dem Bitleitungs-Kontaktloch 40 gegenüberliegenden Seite verbunden. Somit ist kein finnenförmiger Elektrodenabschnitt 38 elektrisch mit der oberen Oberfläche des sich auf dem Film erstreckenden Abschnitts 36 nahe bei dem Bitleitungs-Kontaktloch 40 verbunden. Eine Innenwandoberfläche des becherförmigen Abschnitts des Speicherknotens 32 liegt von einem Teil davon frei, von dem der finnenförmige Elektrodenabschnitt 38 und der sich auf dem Film erstreckende Abschnitt 36 beabstandet sind.
  • Speziell beschrieben steht der finnenförmige Elektrodenabschnitt 38, der in der vorliegenden Erfindung Verwendet wird, von dem auf dem Film sich erstreckenden Abschnitt 36 vor, der auf der Seite gegenüber dem sich auf dem Film erstreckenden Abschnitt 36 vorgesehen ist, der auf der Seite des Bitleitungs-Kontaktlochs 40 ausgebildet ist, und er ist in der Form eines Daches oder einer Haube ausgebildet, die sich von dem sich auf dem Film erstreckenden Abschnitt 36 in Bezug auf die Richtung der Seite des Bitleitungs-Kontaktlochs 40 weg erstreckt.
  • 3 ist eine perspektivische Darstellung, die die Konfiguration oder Form des Speicherknotens 32 zeigt, um eine Kondensatorstruktur zu beschreiben, die in dem ersten Ausführungsbeispiel verwendet wird. Ein Querschnitt eines weggeschnittenen Bereichs, der bei einer Lage entlang der Linie I-I in 3 weggeschnitten und dargestellt ist, entspricht dem Querschnitt des Speicherknotens 32, der durch Herausnehmen des Speicherknotens 32 dargestellt wird, wie in 1 gezeigt ist.
  • Der Speicherknoten 32, der in der vorliegenden Erfindung verwendet wird, hat den becherförmigen Abschnitt (entsprechend einem Abschnitt, der mit einem Symbol a in 3 bezeichnet ist), den sich auf dem Film erstreckenden Abschnitt 36, der mit dem Rand des becherförmigen Abschnittes verbunden ist, und den finnenförmigen Elektrodenabschnitt 38, der von dem auf dem Film sich erstreckenden Abschnitt 36 vorsteht. Der finnenförmige Elektrodenabschnitt 38 ist mit einem Ende mit dem sich auf dem Film erstreckenden Abschnitt 36 verbunden, erstreckt sich in Aufwärtsrichtung (entsprechend der Y-Richtung in 3) bei Blickrichtung von seinem Verbindungsabschnitt und ist in einen L-förmigen Rahmen in der Richtung (entsprechend der X-Richtung in 3) im wesentlichen parallel zu der vertikalen Richtung gebogen, das heißt, zu der oberen Oberfläche des Substrats, nachdem es bis zu einem gewissen Maß an Höhe ausgedehnt worden ist. Ferner ist der finnenförmige Elektrodenabschnitt 38 in der Form der Haube geformt, die sich in horizontaler Richtung von dem L-förmigen Rahmen derart erstreckt, dass er von dem auf dem Film sich erstreckenden Abschnitt 36 unter Abstand ist. Eine Ausnehmung oder ein konkaver Abschnitt 38, der durch die Innenwandoberfläche des becherförmigen Abschnittes a ausgebildet ist, dessen Boden mit dem Drain-Bereich 12 verbunden ist, ist auf der Seite unterhalb des Haubenabschnitts (entsprechend einem Abschnitt, der durch ein Symbol b in 3 bezeichnet ist) angeordnet, der sich in horizontaler Richtung X erstreckt. Ferner ist das Bitleitungs-Kontaktloch 40 in der Richtung vorgesehen, in der sich der Haubenbereich b erstreckt. Ein vorderes Ende des Haubenbereichs b ist nicht mit dem sich auf dem Film erstreckenden Abschnitt 36 verbunden.
  • 4 ist eine Darstellung, die prinzipiell die Beziehung des Layouts zwischen dem Kondensatorbereich 34 und jedem Transfertransistor 20 zeigt, der in dem ersten Ausführungsbeispiel verwendet wird, und eine Konfiguration des Speicherknotens 32 in Draufsicht, um die Kondensatorstruktur zu beschreiben, die in dem ersten Ausführungsbeispiel verwendet wird.
  • Äußere Ränder des sich auf dem Film erstreckenden Abschnitts 36, die den Speicherknoten 32 bilden, definieren als Erstes den Kondensatorbereich 34. Ein Abschnitt 50 (entsprechend einem diago nal schraffierten Abschnitt in 4) wo der sich auf dem Film erstreckende Abschnitt 36 und der finnenförmige Elektrodenabschnitt 38 miteinander verbunden sind, liegt relativ zu dem Drain-Kontaktloch 30 auf der oberen Oberfläche des sich auf dem Film erstreckenden Abschnitts 36 auf der Seite, die dem sich auf dem Film erstreckenden Abschnitt 36 auf der Seite des Bitleitungs-Kontaktlochs 40 gegenüberliegt. Ein Ende des finnenförmigen Elektrodenabschnitts 38, dessen Querschnitt an einer Position entlang der Linie I-I in 3 L-förmig ist, ist mit dem Verbindungsabschnitt 50 verbunden. Das andere Ende des finnenförmigen Elektrodenabschnitts 38 erstreckt sich horizontal zwischen dem Bitleitungs-Kontaktloch 40 über das Kontaktloch 30 und den sich auf dem Film erstreckenden Abschnitt 36. Ein Bereich (entsprechend einem Bereich, der mit dem Symbol p in 4 bezeichnet ist), der von dem finnenförmigen Elektrodenabschnitt 38 eingenommen wird, wird als Bereich ausgebildet, der in dem Kondensatorbereich 34 vorgesehen ist und kleiner ist als der Kondensatorbereich 34.
  • Der finnenförmige Elektrodenabschnitt 38, der in der vorliegenden Erfindung verwendet wird, ist in Form einer Haube ausgebildet, die die Oberseite des Drain-Kontaktlochs 30. Wie aus der Querschnittsdarstellung von 1 und der Draufsicht von 4 zu verstehen ist, ist der Drain-Bereich 12 von jedem Transfer-Transistor 20 in einem Bereich angeordnet, der das Drain-Kontaktloch 30 umfasst. Ferner ist der Source-Bereich 14 von jedem Transfer-Transistor 20 in einem Bereich angeordnet, der das Bitleitungs-Kontaktloch 40 enthält. Wie oben beschrieben wurde, ist die erste Wortleitung 18 auf dem Substrat 10 angeordnet, so dass sie zwischen dem Drain-Bereich 12 und dem Source-Bereich 14 liegt. In 4 ist ein Teil der ersten Wortleitung 18 so dargestellt, dass sie in dem Kondensatorbereich 34 enthalten ist.
  • Der Kondensator-Nitridfilm 42, der als dielektrischer Film des Kondensators verwendet wird, wird auf der Oberfläche des Speicherknotens 32 ausgebildet, der die oben beschriebene Konfiguration hat und der von jedem Zwischenschicht-Isolator 26 frei ist. In der Anordnung des ersten Ausführungsbeispiels ist der Kondensator-Nitridfilm 42 auf den Innenwandoberflächen des becherförmigen Abschnitts a (oder konkaven Abschnitt 48), der oberen Oberfläche und den Seiten des sich auf dem Film erstreckenden Abschnitts 36 und der Oberfläche des finnenförmigen Elektrodenabschnittes 38 ausgebildet. Ferner ist ein leitfähiges Material auf der Oberfläche des Kondensator-Nitridfilms 42 aufgestapelt und wird als Zellenblatt 44 verwendet, die als obere Elektrode des Kondensators dient (siehe 1 und 3).
  • Der Kondensator ist somit aus dem Speicherknoten 32, dem Kondensator-Nitridfilm 42 und der Zellenplatte 44 zusammengesetzt. Als Nächstes wird eine Isolierschicht zur Verwirklichung einer elektrischen. Trennung von jeder Begleitung auf der oberen Seite der Zellenplatte 44 vorgesehen. Die Begleitung wird auf der oberen Oberfläche der Isolierschicht ausgebildet. Das Bitleitungs-Kontaktloch 44, das sich von der oberen Oberfläche der Isolierschicht zu der oberen Oberfläche des Substrats 10 erstreckt, wird auf der Isolierschicht ausgebildet, und jede Bitleitung wird in das Bitleitungs-Kontaktloch 40 so eingebettet, dass sie elektrisch mit dem Source-Bereich 14 verbunden ist.
  • Bei der Kondensatorstruktur, die in dem ersten Ausführungsbeispiel verwendet wird, wie oben beschrieben wurde, wird die Fläche des Kondensators durch den Oberflächenbereich des finnenförmigen Elektrodenabschnitts 38 erhöht. Mit dieser Erhöhung wird die elektrische Kapazität ("Kapazität Cs" genannt) des Kondensators ebenfalls groß.
  • Ferner hat der Kondensator, der in dem ersten Ausführungsbeispiel verwendet wird, eine Struktur, bei der der finnenförmige Elektrodenabschnitt 38 in dem Kondensatorbereich 34 ausgebildet ist, so dass er einen kleineren Bereich einnimmt als der Kondensatorbereich 34. Daher gibt es in dem Kondensatorbereich 34 den Bereich, in den sich der finnenförmige Elektrodenabschnitt 38 nicht erstreckt.
  • In dem Kondensatorbereich 34, in den sich der finnenförmige Elektrodenabschnitt 38 nicht erstreckt, ist die Dicke (entsprechend der Höhe von der Oberfläche des Substrats 10 zu der oberen Oberfläche der Zellenplatte 44 oder die Höhe von der Oberfläche des Substrats 10 zu der oberen Oberfläche der Isolierschicht, die auf der Zellenplatte 44 gestapelt ist, um jede Begleitung vorzusehen (von jeder Speicherzelle auf der Seite des Bitleitungs-Kontaktlochs 40 um die Dicke des finnenförmigen Elektrodenabschnitts 38 reduziert). Das heißt, dass die Dicke der Speicherzelle auf der Seite des Bitleitungs-Kontaktlochs dadurch reduziert werden kann, dass der Bereich angepasst wird, in dem sich der finnenförmige Elektrodenabschnitt 38 erstreckt. Daher kann die Tiefe des Begleitungs-Kontaktlochs 40 flach ausgebildet werden, und das Geometrieverhältnis (Tiefe-zu-Durchmesser) des Kontaktlochs 40 kann reduziert werden.
  • Um das Geometrieverhältnis des Bitleitungs-Kontaktlochs 40 zu reduzieren, ist es erwünscht, eine Trennung zwischen dem finnenförmigen Elektrodenabschnitt 38 und dem sich auf dem Film erstreckenden Abschnitt 36 auf der Seite des Bitleitungs-Kontaktlochs 40 zu erreichen und den Abschnitt, in dem sich der finnenförmige Elektrodenabschnitt erstreckt, in dem Kondensatorbereich 34 kleiner als die Größe des Kondensatorbereichs 34 im Falle der Kondensatorstruktur, die in den 1 und 3 gezeigt ist, auszubilden. Diese Konfiguration ermöglicht die Verminderung der Dicke der Speicherzelle (DRAM-Zelle) auf der Seite des Bitleitungs-Kontaktlochs 40.
  • Als Resultat wird eine Struktur erhalten, bei der die Ausbildung von jeder Bitleitung 36 leicht zu bewerkstelligen ist.
  • Gemäß der Kondensatorstruktur, die in dem ersten Ausführungsbeispiel verwendet wird, das oben beschrieben wurde, erhöht sich die elektrische Kapazität Cs des Kondensators, und das Geome trieverhältnis des Bitleitungs-Kontaktlochs 40 wird reduziert.
  • Ein Verfahren zur Herstellung der Kondensatorstruktur, die in dem ersten Ausführungsbeispiel verwendet wird, wird als Nächstes unter Bezugnahme auf die 14 bis 16 beschrieben. Die 14, 15 und 16 sind jeweils Querschnittsdarstellungen, die das Herstellungsverfahren für die Kondensatorstruktur zeigen, die in dem ersten Ausführungsbeispiel verwendet wird.
  • Wie in 14(A) gezeigt ist, werden ein Zwischenschicht-Isolator 26 und ein Nitrid-Stoppfilm 38 als Erstes nacheinander auf einen Si-Halbleitersubstrat 10 mit einem darin ausgebildeten Drain-Bereich 12 und einem Source-Bereich 14 aufgestapelt.
  • Als Material, welches für den Zwischenschicht-Isolator 26 verwendet wird, der in der vorliegenden Ausführungsform eingesetzt wird, wird ein undotierter Siliciumoxidfilm verwendet und durch ein CVD-Verfahren (Chemical Vapor Deposition) so ausgebildet, dass er eine Dicke im Bereich von 2000 Å bis 5000 Å hat. Ferner wird Siliciumnitrid als Material für den Nitrid-Stoppfilm 28 verwendet und durch das CVD-Verfahren so ausgebildet, dass er eine Dicke im Bereich von 100 Å bis 300 Å hat. Der Nitrid-Stoppfilm 28 dient als Ätz-Stopp und ist vorgesehen, um zu verhindern, dass der Zwischenschicht-Isolator 26 bei einem später durchzuführenden Ätzprozess geätzt wird. Übrigens wird ein Feldoxidfilm 22 zum Bilden eines Speicherzellenbereichs in dem Siliciumhalbleitersubstrat 10 vorher durch ein LOCOS-Verfahren (Local Oxidation process) so ausgebildet, dass die Dicke im Bereich von 4000 Å bis 6000 Å liegt.
  • Als Nächstes wird ein Drain-Kontaktloch 30 in dem Zwischenschicht-Isolator 26 ausgebildet, und der Nitrid-Stoppfilm 28 wird über dem Drain-Bereich 12 angeordnet, wie in 14(B) gezeigt ist.
  • Das Drain-Kontaktloch 30 wird durch normale Photolithographie und Ätzen gebildet. Das Drain-Kontaktloch 30 entspricht einem Loch, das von der oberen Oberfläche des Substrats 10 bis zur oberen Oberfläche des Nitrid-Stoppfilms 28 reicht. In dem vorliegenden Ausführungsbeispiel ist der Durchmesser des Drain-Kontaktlochs 30 etwa 0,5 μm.
  • Als Nächstes wird ein erster Speicherknotenfilm über der oberen Oberfläche des Nitrid- Stoppfilms 28 und dem Drain-Bereich 12 ausgebildet, der von dem Drain-Kontaktloch 30 her freigelegt oder zugänglich ist, wie in 14(C) gezeigt. Das Drain-Kontaktloch 30 wird durch normale Photolithographie und Ätzen gebildet. Das Drain-Kontaktloch 30 entspricht einem Loch, das von der oberen Oberfläche des Substrats 10 bis zur oberen Oberfläche des Nitrid-Stoppfilms 28 reicht. In dem vorliegenden Ausführungsbeispiel ist der Durchmesser des Drain-Kontaktlochs 30 etwa 0,5 μm.
  • Als Nächstes wird ein erster Speicherknotenfilm über der oberen Oberfläche des Nitrid-Stoppfilms 28 und dem Drain-Bereich 12 ausgebildet, der von dem Drain-Kontaktloch 30 her freigelegt oder zugänglich ist, wie in 14(C) gezeigt ist. Eine erste Polysiliciumschicht 52 wird als erster Spei cherknotenfilm verwendet.
  • Eine erste Polysiliciumschicht 52 wird als erster Speicherknotenfilm verwendet. Die erste Polysiliciumschicht 52 verwendet Polysilicium als Material und ist durch ein CVD-Verfahren so ausgebildet, dass sie in der Dicke im Bereich von 1000 Å bis 2000 Å liegt. Um die Leitfähigkeit der ersten Polysiliciumschicht 52 zu verbessern, wird As+ in die erste Polysiliciumschicht 52 bei Beschleunigungsenergien im Bereich von 30 KeV bis 60 KeV implantiert, so dass sie in der Dosis im Bereich von 4,0E15 cm–2 bis 6,0E15 cm–2 liegt. Ferner wird eine Glühbehandlung bei Temperaturen im Bereich von 800°C bis 1000°C während 20 bis 40 Minuten in einer Atmosphäre von N2 durchgeführt, um das implantierte As+ zu diffundieren.
  • Als Erstes wird ein erster Sacrifice-Film auf der oberen Oberfläche der ersten Polysiliciumschicht 52 ausgebildet, wie in 14(D) gezeigt ist.
  • Ein erster PSG-Film 54 wird als erster Sacrifice-Film verwendet. Der erste PSG-Film 54 benutzt PSG (Phosphor-Silicat-Glas) als Material und wird durch ein CVD-Verfahren so ausgebildet, dass er in der Dicke im Bereich von 1000 Å bis 2000 Å liegt. Ein Drain-Kontaktloch 30 wird mit dem ersten PSG-Film 54 abgedeckt oder ausgefüllt.
  • Als Nächstes werden der erste PSG-Film 54 und die erste Polysiliciumschicht 52 nach einem Muster ausgebildet, wie in 15(A) gezeigt ist.
  • Diese Ausbildung des Musters wird durch Verwendung normaler Photolithographie- und Ätz-Techniken durchgeführt. Eine Resistschicht wird als Erstes auf der oberen Oberfläche des ersten PSG-Films 54 ausgebildet, und eine Maske wird auf einem Bereich durch Photolithographie ausgebildet, der das Drain-Kontaktloch 30 umfasst. Als Nächstes wird die Maske dazu verwendet, den ersten PSG-Film 54 mit Hilfe einer Oxidfilm-Ätzvorrichtung zu ätzen. Danach wird die Maske verwendet, die erste Polysiliciumschicht 54 durch eine Polysilicium-Ätzvorrichtung zu ätzen.
  • Als Nächstes werden der mit einem Muster versehene erste PSG-Film 54 und die erste Polysiliciumschicht 52 mit einem zweiten Speicherknotenfilm abgedeckt, wie in 15(B) gezeigt ist.
  • Eine zweite Polysiliciumschicht 56 wird als zweiter Speicherknotenfilm verwendet. Die zweite Polysiliciumschicht 56 benutzt Polysilicium als Material und wird durch ein CVD-Verfahren so ausgebildet, dass sie in der Dicke im Bereich von 1000 Å bis 2000 Å liegt. Um die Leitfähigkeit der zweiten Polysiliciumschicht 56 zu verbessern, wird Phosphor in die zweite Polysiliciumschicht 56 bis zu einem Bereich von 4,0E20 cm–3 bis 6,0E20 cm–3 in der Phosphorkonzentration eindiffundiert. Ferner wird das Phosphorglas zum Abdecken der Oberfläche der zweiten Polysiliciumschicht 56 durch Nassätzen entfernt, indem eine Lösung von Fluorwasserstoffsäure verwendet wird.
  • Als Nächstes wird die zweite Polysiliciumschicht 56 nach einem Muster bearbeitet, um den er sten PSG-Film 54 freizulegen, wie in 15(C) gezeigt ist.
  • Die Musterbearbeitung wird unter Verwendung normaler Photolithographie- und Ätz-Techniken durchgeführt. Der Musterbildungsprozess entspricht einem Verfahren, bei dem die zweite Polysiliciumschicht 56 entfernt wird, um den ersten PSG-Film 54 auf der Ausbildungs- oder Definitionsseite des Bitleitungskontaktlochs 40 freizulegen. Das heißt, dass die zweite Polysiliciumschicht 56 so entfernt wird, dass ein Teil davon (der einem Bereich entspricht, der durch ein Symbol a in 15(B) angedeutet ist) übrig bleibt, der an eine Seitenfläche der ersten Polysiliciumschicht 52 an der Seite angrenzt, die der Definitionsseite des Bitleitungs-Kontaktlochs 40 gegenüberliegt, und sich auf der oberen Seite der ersten Polysiliciumschicht 52 erstreckt.
  • Der erste PSG-Film 54 wird entfernt, wie in 16(A) gezeigt ist.
  • In dem gegenwärtigen Verfahrensschritt wird der Teil des ersten PSG-Films 54, der bei dem vorhergehenden Musterbildungsschritt beigelegt wurde, geätzt wird, so dass der erste PSG-Film 54 entfernt wird. HF-Ätzen oder isotropes Trockenätzen kann vorzugsweise als Ätzvorgang verwendet werden. Ein Speicherknoten 32, der aus der ersten Polysiliciumschicht 52 und der zweiten Polysiliciumschicht 56 aufgebaut ist, wird entsprechend den oben erwähnten Verfahrensschritten ausgebildet.
  • Als Nächstes wird ein dielektrischer Film auf den Oberflächen der ersten und zweiten Polysiliciumschichten 52 und 56 ausgebildet, wie in 16(B) gezeigt ist.
  • In dem vorliegenden Ausführungsbeispiel wird ein Kondensator-Nitridfilm 42 als dielektrischer Film verwendet. Der Kondensator-Nitridfilm 42 verwendet Siliciumnitrid als Material und wird durch das CVD-Verfahren so ausgebildet, dass er in der Dicke im Bereich von 60 Å bis 80 Å liegt. Entsprechend dem vorliegenden Verfahrensschritt wird der Kondensator-Nitridfilm 42 auf den freiliegenden Oberflächen der ersten und zweiten Polysiliciumschichten 52 und 56 ausgebildet.
  • Als Nächstes wird ein Zellenplattenfilm auf dem Kondensator-Nitridfilm 42 ausgebildet, wie in 16(C) gezeigt ist.
  • In der vorliegenden Erfindung wird Polysilicium als Zellenplattenfilm verwendet und es wird durch das CVD-Verfahren so aufgetragen, dass er in der Dicke im Bereich von 1000 Å bis 2000 Å liegt. Da der Durchmesser des Drain-Kontaktlochs 30 und die Dicke der ersten Polysiliciumschicht 52, die als erster Speicherknotenfilm verwendet wird, so ausgebildet, dass sie 0,5 μm und 0,1 μm respektive in dem vorliegenden Ausführungsbeispiel einnehmen, wie oben erwähnt wurde, ist der Zellenplattenfilm innerhalb des Kontaktlochs eingebettet (entsprechend dem konkaven Abschnitt 38 in 3). Danach wird der Zellenplattenfilm einer Musterbehandlung unterworfen, indem normale Photolithographie- und Ätztechniken verwendet werden, um eine Zellenplatte 44 zu bilden.
  • Danach werden eine Isolierschicht, ein Bitleitungs-Kontaktloch 40, metallische Verbindungen (Bitleitungen) und ein Schutzfilm ausgebildet. Als Resultat wird ein Halbleiterspeicherbauteil zur Vollendung geführt.
  • Die Kondensatorstruktur (siehe 1), die in dem ersten Ausführungsbeispiel verwendet wird, kann nach den oben beschriebenen Herstellungsverfahren ausgebildet werden. Entsprechend den Herstellungsverfahren wird die zweite Polysiliciumschicht 56, die als zweiter Speicherknotenfilm verwendet wird, so nach einem Muster bearbeitet, dass der erste Sacrifice-Film auf der Definitionsseite des Bitleitungs-Kontaktlochs 40 freiliegt. Daher kann das Ätzmittel leicht herumkommen, und der erste PSG-Film 54, der als erster Sacrifice-Film verwendet wird, wird leicht in dem Verfahrensschritt zum Entfernen des gesamten ersten Sacrifice-Films weggeätzt.
  • Zweites Ausführungsbeispiel
  • 5 ist eine Darstellung, die eine Konfiguration einer DRAM-Zelle nach einem zweiten Ausführungsbeispiel der Erfindung zeigt. Die vorliegende Zeichnung ist eine Querschnittsdarstellung einer Schnittfläche der DRAM-Zelle, die bei einer Position einschließlich eines Bereichs, in dem Bitleitungen, ein Transfertransistor und ein Kondensator ausgebildet sind, weggeschnitten und dargestellt ist. Im Übrigen kann die Beschreibung der gleichen Elemente der Struktur, wie die, die in dem ersten Ausführungsbeispiel verwendet werden, weggelassen werden.
  • Ein finnenförmiger Elektrodenabschnitt 38 eines Speicherknotens 32, der in dem zweiten Ausführungsbeispiel verwendet wird, wird als Erstes bereitgestellt, so dass er von einem sich auf dem Film erstreckenden Abschnitt 36 vorsteht und einen Bereich einnimmt (entsprechend einem Bereich, der mit dem Symbol p in 5 bezeichnet ist), der in einem Kondensatorbereich 34 liegt und kleiner ist als der Kondensatorbereich 34 in einer Art und Weise ähnlich wie bei dem ersten Ausführungsbeispiel.
  • Die DRAM-Zelle entsprechend dem zweiten Ausführungsbeispiel ist ein Halbleiterspeicherbauteil, in dem eine Bitleitung elektrisch mit einem Source-Bereich 14 durch ein Bitleitungs-Kontaktloch 40 verbunden ist, das als eine zweite Öffnung oder Durchgang für einen Zwischenschicht-Isolator 26 gebildet ist. Gleichzeitig wird der finnenförmige Elektrodenabschnitt 38, der in dem vorliegenden Ausführungsbeispiel verwendet wird, in Form eines Daches ausgebildet, welches von einem sich auf dem Film erstreckenden Abschnitt 36 auf der Seite vorsteht, die dem sich auf dem Film erstreckenden Abschnitt 36 auf der Seite des Bitleitungs-Kontaktlochs 40 gegenüberliegt, und er ist mit dem sich auf dem Film erstreckenden Abschnitt 36 auf der Seite des Bitleitungs-Kontaktlochs 40 verbunden. Somit unterscheidet sich der finnenförmige Elektrodenabschnitt 38, der in dem zweiten Ausführungsbeispiel verwendet wird, von dem finnenförmigen Elektrodenabschnitt 38, der in dem ersten Ausführungsbeispiel verwendet wird, und er ist auch mit dem sich auf dem Film erstreckenden Abschnitt 36 des Speicher knotens 32 auf der Seite des Bitleitungs-Kontaktlochs 40 verbunden.
  • 6 ist eine perspektivische Darstellung, die die Konfiguration des Speicherknotens 32 zeigt, um die Kondensatorstruktur zu beschreiben, die in dem zweiten Ausführungsbeispiel verwendet wird. Ein Querschnitt einer Schnittfläche, die an einer Position entlang der Linie I-I in 6 weggeschnitten und dargestellt ist, entspricht einem Querschnitt des Speicherknotens 32, der in 5 gezeigt ist.
  • Der Speicherknoten 32, der in dem vorliegenden Ausführungsbeispiel verwendet wird, hat einen becherförmigen Abschnitt (der einem Abschnitt entspricht, der mit einem Symbol a in 6 bezeichnet ist), den sich auf dem Film erstreckenden Abschnitt 36, der mit dem Rand des becherförmigen Abschnittes verbunden ist, und dem finnenförmigen Elektrodenabschnitt 38, der von dem sich über den Film erstreckenden Abschnitt 36 vorsteht. Der finnenförmige Elektrodenabschnitt 38 ist mit einem Ende mit dem sich über den Film erstreckenden Abschnitt 36 verbunden. Der finnenförmige Elektrodenabschnitt 38 erstreckt sich in Aufwärtsrichtung (entsprechend einer Y-Richtung in 6) mit Blickrichtung von seinem Verbindungsabschnitt, und ist in der vertikalen Richtung gebogen, das heißt, in der Richtung, die der X-Richtung in 6 entspricht (parallel zu der oberen Oberfläche des Substrats, nachdem es auf ein gewisses Maß an Höhe ausgedehnt worden ist. Ferner erstreckt sich der finnenförmige Elektrodenabschnitt 38 in der horizontalen Richtung (entsprechend der X-Richtung in 6) in einem Zustand, bei dem er von dem sich über den Film erstreckenden Abschnitt 36 beabstandet ist, und er wird wieder nach unten entlang der vertikalen Richtung gebogen, so dass sein oberes Ende mit dem sich auf dem Film erstreckenden Abschnitt 36 verbunden ist. Auf diese Weise wird der finnenförmige Elektrodenabschnitt 38, der in dem vorliegenden Ausführungsbeireckt sich der finnenförmige Elektrodenabschnitt 38 in der horizontalen Richtung (entsprechend der X-Richtung in 6) in einem Zustand, bei dem er von dem sich über den Film erstreckenden Abschnitt 36 beabstandet ist, und er wird wieder nach unten entlang der vertikalen Richtung gebogen, so dass sein oberes Ende mit dem sich auf dem Film erstreckenden Abschnitt 36 verbunden ist. Auf diese Weise wird der finnenförmige Elektrodenabschnitt 38, der in dem vorliegenden Ausführungsbeispiel verwendet wird, in Form eines Daches (Abdeckung) ausgeführt, das mit dem sich auf dem Film erstreckenden Abschnitt 36 an zwei Punkten verbunden ist.
  • Ein Drain-Kontaktloch 30 ist mit diesem Abdeckungsabschnitt (entsprechend einem Abschnitt, der mit einem Symbol b in 6 bezeichnet ist) abgedeckt. Das heißt, dass eine Ausnehmung oder ein konkaver Abschnitt 38, der durch die Innenwandoberflächen des becherförmigen Abschnitts a, dessen Boden mit einem Drain-Bereich 12 verbunden ist, gebildet wird, so dass er auf der Seite unterhalb des Dachabschnitts b liegt, der sich in horizontaler Richtung X über das Drain-Kontaktloch 30 und den sich über den Film erstreckenden Abschnitt 36 erstreckt. Somit wird der Querschnitt (entsprechend einem Querschnitt an einer Position entlang der Linie I-I) des finnenförmigen Elektrodenabschnitts 38 in der Form eines umgedrehten U-förmigen Rahmens dargestellt.
  • 7 ist eine Darstellung, die prinzipiell die Anordnungsbeziehung zwischen dem Kondensatorbereich 34 und jedem Transfertransistor 20 zeigt, der in dem vorliegenden Ausführungsbeispiel verwendet wird, und eine Konfiguration in Draufsicht des Speicherknotens 32, um die Kondensatorstruktur zu beschreiben, die in dem zweiten Ausführungsbeispiel verwendet wird.
  • Äußere Ränder des sich auf dem Film erstreckenden Abschnittes 36, die den Speicherknoten 32 bilden, der in dem zweiten Ausführungsbeispiel verwendet wird, definieren als Erstes den Kondensatorbereich 34. Der sich auf dem Film erstreckende Abschnitt 36 und der finnenförmige Elektrodenabschnitt 38 sind miteinander an zwei Verbindungsabschnitten 50a und 50b verbunden (die den diagonal schraffierten Abschnitt in 7 entsprechen). Der Verbindungsabschnitt 50a liegt relativ zu dem Drain-Kontaktloch 30 auf der oberen Oberfläche des sich über den Film erstreckenden Abschnitts 36 auf der Seite gegenüber dem sich über den Film erstreckenden Abschnitt 36 auf der Seite des Bitleitungs-Kontaktlochs 40. Der Verbindungsabschnitt 50b liegt relativ zu dem Drain-Kontaktloch 30 auf der Oberfläche des sich über den Film erstreckenden Abschnitts 36 auf der Seite des Bitleitungs-Kontaktlochs 40. Beide Enden des finnenförmigen Elektrodenabschnitts 38, dessen Querschnitt ein umgekehrt U-förmiger Rahmen ist, sind mit diesen Verbindungsabschnitten 50a und 50b verbunden. Der zuvor erwähnte Dachabschnitt des finnenförmigen Elektrodenabschnitts 38 ist zwischen den Verbindungsabschnitten 50a und 50b in einem Zustand vorhanden, bei dem er von dem sich über den Film erstrekkenden Abschnitt 36 beabstandet ist. Ein Bereich, entsprechend einem Bereich (der mit dem Symbol p in 7 bezeichnet ist), der von dem finnenförmigen Elektrodenabschnitt 38 eingenommen wird, wird als Bereich ausgebildet, der innerhalb des Kondensatorbereichs 34 vorgesehen ist und kleiner ist als der Kondensatorbereich 34 in einer Weise ähnlich zu der Konfiguration nach dem ersten Ausführungsbeispiel.
  • In dem zweiten Ausführungsbeispiel ist der finnenförmige Elektrodenabschnitt 38 innerhalb des Kondensatorbereichs 34 ausgebildet, so dass er eine kleinere Fläche als der Kondensatorbereich 34 einnimmt. Das heißt, dass der Bereich, in den sich der finnenförmige Elektrodenabschnitt 38 nicht erstreckt, innerhalb des Kondensatorbereichs 34 vorhanden ist.
  • In dem Kondensatorbereich 34, in den sich kein finnenförmiger Elektrodenabschnitt 38 erstreckt, ist die Dicke jeder Speicherzelle um die Dicke des finnenförmigen Elektrodenabschnitts 38 reduziert. Das heißt, dass die Dicken der Speicherzelle auf der Seite des Bitleitungs-Kontaktlochs dadurch reduziert werden kann, dass der Bereich angepasst wird, in den sich der finnenförmige Elektrodenabschnitt 38 erstreckt. Somit kann, da das Bitleitungs-Kontaktloch 40 klein in seiner Tiefe gehalten werden kann, indem die Konfiguration des finnenförmigen Elektrodenabschnitts 38 angepasst wird, das Geometrieverhältnis (Tiefe-zu-Durchmesser) des Kontaktlochs 40 reduziert werden kann.
  • Um das Geometrieverhältnis des Bitleitungs-Kontaktlochs 40 zu reduzieren, kann ein Abschnitt des finnenförmigen Elektrodenabschnitts 38, der sich auf der Seite des Bitleitungs-Kontaktlochs 40 erstreckt, so konfiguriert werden, dass er in dem Bereich enthalten ist, in dem sich der sich auf dem Film erstreckende Abschnitt 36 erstreckt, wie in der Kondensatorstruktur, die in den 5 und 6 gezeigt ist. Diese Konfiguration ermöglicht die Reduktion der Dicke der Speicherzelle (DRAM-Zelle) auf der Seite des Bitleitungs-Kontaktlochs 40. Somit kann das Geometrieverhältnis des Bitleitungs-Kontaktlochs 40 reduziert werden, und jede Bitleitung 46 kann einfach ausgebildet werden.
  • Gemäß der Kondensatorstruktur, die in dem zweiten Ausführungsbeispiel verwendet wird, wie oben beschrieben wurde, erhöht sich somit die elektrische Kapazität Cs des Kondensators, und das Geometrieverhältnis des Bitleitungs-Kontaktlochs 40 wird reduziert.
  • Ein Verfahren zur Herstellung der Kondensatorstruktur, die in dem zweiten Ausführungsbeispiel verwendet wird, wird als Nächstes unter Bezugnahme auf die 17 und 18 beschrieben. Die 17 und 18 sind respektive Querschnittsdarstellungen, die Verfahren zur Herstellung der Kondensatorstruktur zeigen, die in dem zweiten Ausführungsbeispiel verwendet wird. Übrigens ist das Verfahren zur Herstellung der Kondensatorstruktur, die in dem zweiten Ausführungsbeispiel verwendet wird, unterschiedlich von dem, das bei dem ersten Ausführungsbeispiel verwendet wird, und zwar bezüglich der Musterausbildung bei der zweiten Polysiliciumschicht, die in dem ersten Ausführungsbeispiel verwendet wird. In dem zweiten Ausführungsbeispiel werden eine zweite Polysiliciumschicht 56, die an Seitenabschnitte einer ersten Polysiliciumschicht 52 und einen ersten PSG-Film 54 auf der Seite nahe bei dem Bitleitungs-Kontaktloch 40 angrenzen, eine zweite Polysiliciumschicht 56, die an Seitenabschnitte der ersten Polysiliciumschicht 52 und des ersten PSG-Films 54 auf der Seite entfernt von dem Bitleitungs-Kontaktloch 40 angrenzen, und ein Bereich (entsprechend einem Bereich, der mit einem Symbol b in 17(A) bezeichnet ist und ein Flussdiagramm äquivalent zu 15(B) zeigt), der zweiten Polysiliciumschicht 56, die sich linear zwischen den zweiten Polysiliciumschichten 56 angrenzend an diese Seitenabschnitte erstrecken, so nach einem Muster bearbeitet, dass sie stehen bleiben, wobei das Drain-Kontaktloch 30 zwischen den zweiten Polysiliciumschichten 56 liegt. Wie in 17(B) gezeigt ist, decken die verbleibenden Abschnitte die obere Oberfläche des ersten PSG-Films 54 und die beiden Seitenabschnitte ab, sie decken jedoch nicht die Seitenabschnitte des ersten PSG-Films 54 ab, die andere sind als diese Seitenabschnitte.
  • Als Nächstes werden die Abschnitte des ersten PSG-Films 54, die nicht mit der zweiten Polysiliciumschicht 56 überdeckt sind, einem Ätzvorgang unterworfen. Der erste PSG-Film wird durch diese Ätzung entfernt, wie in 17(C) gezeigt ist. Als Nächstes wird ein Kondensator-Nitridfilm 42 auf einer freiliegenden Oberfläche von jedem der ersten und zweiten Polysiliciumschichten 52 und 56 ausgebildet, wie in 18(A) gezeigt ist. Ein Zellenplattenfilm wird dann auf jedem Kondensator-Nitridfilm 42 ausgebildet und danach als Zellenplatte 44 herausgearbeitet, wie in 18(B) gezeigt ist.
  • Nach den oben beschriebenen Herstellungsverfahren kann die Kondensatorstruktur (siehe 5) hergestellt werden, die in dem zweiten Ausführungsbeispiel verwendet wird.
  • Drittes Ausführungsbeispiel
  • 8 ist eine Darstellung, die eine Konfiguration einer DRAM-Zelle entsprechend einem dritten Ausführungsbeispiel der vorliegenden Erfindung zeigt. Die vorliegende Zeichnung ist eine Querschnittsdarstellung einer Schnittfläche der DRAM-Zelle, die an einer Position einschließlich einem Bereich geschnitten und gezeigt ist, in dem Bitleitungen, ein Transfertransistor und ein Kondensator ausgebildet werden. Übrigens werden die gleichen Elemente der Struktur wie die, die in dem ersten Ausführungsbeispiel verwendet werden, nicht beschrieben.
  • Der finnenförmige Elektrodenabschnitt 38 eines Speicherknotens 32, der in dem dritten Ausführungsbeispiel verwendet wird, ist so vorgesehen, dass er von einem sich auf dem Film erstreckenden Abschnitt 36 vorsteht und der Belegungsbereich (entsprechend einem Bereich, der mit einem Symbol p in 8 gezeigt ist), der innerhalb eines Kondensatorbereichs 34 liegt und kleiner ist als der Kondensatorbereich 34.
  • Die DRAM-Zelle nach dem dritten Ausführungsbeispiel ist ein Halbleiterspeicherbauteil, bei dem eine Bitleitung elektrisch mit einem Source-Bereich 14 durch ein Bitleitungs-Kontaktloch 40 verbunden ist, welches für einen Zwischenschicht-Isolator 26 definiert ist. Dieses Mal ist der finnenförmige Elektrodenabschnitt 38, der in der vorliegenden Erfindung verwendet wird, und der Abstand von dem sich auf dem Film erstreckenden Abschnitt 36 auf der Seite des Bitleitungs-Kontaktlochs 40 in einer Art ähnlich wie bei dem ersten Ausführungsbeispiel vorgesehen. Wie in dem ersten Ausführungsbeispiel beschrieben wurde, kann der finnenförmige Elektrodenabschnitt 38 in Form einer Haube ausgeführt sein, die von dem sich auf dem Film erstreckenden Abschnitt 36 auf der Seite gegenüberliegend zu dem sich auf dem Film erstreckenden Abschnitt 36 auf der Seite des Bitleitungs-Kontaktlochs 40 vorsteht und sich von dem sich über den Film erstreckenden Abschnitt 36 in Richtung zu dem Begleitungs-Kontaktloch 40 erstreckt. Somit ist der Speicherknoten 32, der in dem dritten Ausführungsbeispiel verwendet wurde, in seiner Form identisch zu dem (siehe 3) in der Konfiguration des ersten Ausführungsbeispiels. Ferner ist die Anordnung des Speicherknotens 32 in Draufsicht ebenfalls identisch zu der (siehe 4) in der Konfiguration des ersten Ausführungsbeispiels.
  • Das dritte Ausführungsbeispiel hat eine Struktur, in der eine untere Oberfläche (entsprechend einer Oberfläche, die durch den Pfeil m in 8 beispielsweise dargestellt ist) des sich über den Film erstreckenden Abschnitts 36 unter Abstand von der unteren Oberfläche (entsprechend einer Fläche, die durch einen Pfeil n in 8 beispielsweise dargestellt ist) des Zwischenschicht-Isolators 26 liegt. Ferner ist auch der Kondensator-Nitridfilm 42 auf der unteren Oberfläche des sich über den Film erstreckenden Abschnitts 36 ausgebildet. Daher kann der Bereich eines Kondensators um den Bereich der unteren Oberfläche des sich über den Film erstreckenden Abschnitts 36 im Vergleich zu dem ersten Ausführungsbeispiel verbreitert werden. Daher wird die elektrische Kapazität Cs des Kondensators auch durch eine Vergrößerung in der Kondensatorfläche groß.
  • In der Kondensatorstruktur, die in dem dritten Ausführungsbeispiel verwendet wird, ist die Fläche, die von dem finnenförmigen Elektrodenabschnitt 38 eingenommen wird, kleiner als der Kondensatorbereich 34. Daher gibt es einen Bereich, in den sich kein finnenförmiger Elektrodenabschnitt 38 erstreckt, in dem Kondensatorbereich 34.
  • In dem Kondensatorbereich 34, in den sich kein finnenförmiger Elektrodenabschnitt 38 erstreckt, kann jede Speicherzelle in ihrer Dicke reduziert werden. Die Dicke der Speicherzelle auf der Seite des Bitleitungs-Kontaktlochs kann durch Einstellen des Bereichs, in den sich der finnenförmige Elektrodenabschnitt erstreckt, reduziert werden. Daher kann das Bitleitungs-Kontaktloch 40 in seiner Tiefe niedrig gehalten werden, so dass das Geometrieverhältnis (Tiefe-zu-Durchmesser) des Kontaktlochs 40 reduziert werden kann.
  • Wie in dem Fall der Kondensatorstruktur, die in den 8 und 3 gezeigt ist, ist es bevorzugt, eine Trennung zwischen dem finnenförmigen Elektrodenabschnitt 38 und dem sich über den Film erstreckenden Abschnitt 36 auf der Seite des Bitleitungs-Kontaktlochs 40 zu erreichen, und den Bereich, in dem sich die finnenförmige Elektrode erstreckt, innerhalb des Kondensatorbereichs 34 unterzubringen und ihn kleiner einzustellen als den Kondensatorbereich 34 mit dem Ziel, das Geometrieverhältnis des Bitleitungs-Kontaktlochs 40 zu reduzieren.
  • Somit wird gemäß der Kondensatorstruktur, die in dem dritten Ausführungsbeispiel verwendet wird, die elektrische Kapazität Cs des Kondensators groß, und das Geometrieverhältnis des Bitleitungs-Kontaktlochs wird klein.
  • Ein Verfahren zur Herstellung der Kondensatorstruktur, die in dem dritten Ausführungsbeispiel verwendet wird, wird als Nächstes unter Bezugnahme auf die 19 bis 22 beschrieben. Die 19 bis 22 sind Querschnittsdarstellungen, die respektive Verfahren zur Herstellung der Halbleiterstruktur zeigen, die in dem dritten Ausführungsbeispiel verwendet wird. Elemente der Struktur, die bei den Herstellungsverfahren, die bei dem ersten Ausführungsbeispiel verwendet werden, beschrieben wurden, sind mit den gleichen Bezugszeichen identifiziert, und die Beschreibung ihrer Materialien und Herstellungsverfahren kann daher weggelassen werden.
  • Wie in 19(A) gezeigt ist, werden ein Zwischenschicht-Isolator 26, ein Nitrid-Stoppfilm 28 und ein zweiter Sacrifice-Film zunächst nacheinander auf einen Si-Halbleitersubstrat 10 aufgestapelt, in dem ein Drain-Bereich 12 und ein Source-Bereich 14 ausgebildet sind.
  • Ein zweiter PSG-Film 58 wird als zweiter Sacrifice-Film in dem vorliegenden Ausführungsbeispiel verwendet. Der zweite PSG-Film 58 verwendet PSG als Material und wird durch ein CVD-Verfahren so ausgebildet, dass er in der Dicke im Bereich von 1000 Å bis 2000 Å liegt.
  • Als Nächstes wird ein Drain-Kontaktloch 30 in dem Zwischenschicht-Isolator 26, dem Nitrid-Stoppfilm 28 und dem zweiten PSG-Film 58 oberhalb des Drain-Bereichs 12 ausgebildet, wie in 19(B) gezeigt ist.
  • Gemäß diesem Verfahrensschritt wird ein Drain-Kontaktloch 30 zum Freilegen des Drain-Bereichs 12 durch eine Öffnung oder einen Durchgang definiert, der darin ausgebildet ist.
  • Als Nächstes wird ein erster Speicherknotenfilm (erste Polysiliciumschicht 52) über der oberen Oberfläche des zweiten PSG-Films 58 und des Drain-Bereichs 12 ausgebildet, der von dem Drain-Kontaktloch 30 her freiliegt, wie in 19(C) gezeigt ist.
  • Wie in dem ersten Ausführungsbeispiel beschrieben wurde, ist die erste Polysiliciumschicht 52 mit Verunreinigungen gefüllt und einer Wärmebehandlung unterworfen worden.
  • Als Nächstes wird ein erster Sacrifice-Film (erster PSG-Film 54) auf der oberen Oberfläche der ersten Polysiliciumschicht 52 ausgebildet, wie in 20(A) gezeigt ist. Der erste PSG-Film 54 ist auf der ersten Polysiliciumschicht 52 aufgestapelt, um das Drain-Kontaktloch 30 damit zu füllen.
  • Als Nächstes werden der erste PSG-Film 54 und die erste Polysiliciumschicht 52 nach einem Muster bearbeitet, wie in 20(B) gezeigt ist.
  • In dem vorliegenden Verfahrensschritt werden der erste PSG-Film 54 und die erste Polysiliciumschicht 52 in einem Bereich, der breiter als der Bereich ist, in dem das Drain-Kontaktloch 30 definiert ist, einer Bearbeitung nach einem Muster unterworfen, so dass sie stehen bleiben. Als Nächstes wird der bearbeitete erste PSG-Film 54 und die erste Polysiliciumschicht 52 mit einem zweiten Speicherknotenmaterialfilm überdeckt (zweite Polysiliciumschicht 56), wie in 20(C) gezeigt ist.
  • Die zweite Polysiliciumschicht 56 wird auf den Oberflächen des ersten PSG-Films 54, der ersten Polysiliciumschicht 52 und des Nitrid-Stoppfilms 28 aufgestapelt. Wie in dem obigen Verfahren beschrieben wurde, das bei dem ersten Ausführungsbeispiel verwendet wird, lässt man Phosphor in die zweite Polysiliciumschicht 56 eindiffundieren. Das Phosphorglas, das auf der Oberfläche der zweiten Polysiliciumschicht 56 ausgebildet ist, wird durch HF-Ätzen entfernt.
  • Als Nächstes wird die zweite Polysiliciumschicht 56 einer Musterbearbeitung unterworfen, um den ersten PSG-Film 54 freizulegen, wie in 21(A) gezeigt ist.
  • In dem vorliegenden Verfahrensschritt wird die zweite Polysiliciumschicht 56 entfernt, um den ersten PSG-Film 54 freizulegen, der auf der Definitionsseite des Bitleitungs-Kontaktlochs 40 liegt. Das heißt, dass die zweite Polysiliciumschicht 56 durch die oben beschriebene Musterbearbeitung entfernt wird, so dass ein Abschnitt (entsprechend einem Bereich, der mit einem Symbol a in 20(C) bezeichnet ist) der zweiten Polysiliciumschicht 56, der eine Seite der ersten Polysiliciumschicht 52 kontaktiert und sich auf der Oberseite der ersten Polysiliciumschicht 52 stehen bleibt.
  • Als Nächstes wird der erste PSG-Film 54 entfernt, wie in 21(B) gezeigt ist.
  • In dem vorliegenden Verfahrensschritt wird eine Ätzung von einem Abschnitt des ersten PSG-Films 54 durchgeführt, der von der zweiten Polysiliciumschicht 56 freigelegt wurde, um dadurch den ersten PSG-Film 54 insgesamt zu entfernen.
  • Als Nächstes wird der zweite PSG-Film 58 entfernt, wie in 21(C) gezeigt ist.
  • In dem vorliegenden Ausführungsbeispiel wird der gleiche PSG-Film sowohl für den ersten als auch für den zweiten PSG-Film 54 und 58 verwendet. In der Praxis wird der Verfahrensschritt, der in 21(C) gezeigt ist, gleichzeitig mit dem Verfahrensschritt ausgeführt, der in 21(B) gezeigt und oben beschrieben ist. Der erste und der zweite PSG-Film 54 und 58 können vorzugsweise durch HF-Ätzen oder durch isotropes Trockenätzen entfernt werden, wie oben bei dem Herstellungsverfahren beschrieben wurde, das in dem ersten Ausführungsbeispiel verwendet wird. So ermöglicht das Entfernen des zweiten PSG-Films 58 die Trennung zwischen den unteren Oberflächen der ersten und zweiten Polysiliciumschichten 52 und 56 und der oberen Oberfläche des Nitrid-Stoppfilms 28.
  • Als Nächstes wird der Kondensator-Nitridfilm 42 auf den Oberflächen der ersten und zweiten Polysiliciumschichten 52 und 56 ausgebildet, wie in 22(A) gezeigt ist.
  • Gemäß dem vorliegenden Verfahrensschritt wird der Kondensator-Nitridfilm 42 auf den freiliegenden Oberflächen der ersten und zweiten Polysiliciumschichten 52 und 56 ausgebildet.
  • Ein Zellenplattenfilm wird dann auf dem Kondensator-Nitridfilm 42 ausgebildet, wie in 22(B) gezeigt ist.
  • In dem vorliegenden Verfahrensschritt wird der Zellenplattenfilm so aufgebracht, dass er sowohl den Speicherknoten, der aus den ersten und zweiten Polysiliciumschichten 52 und 56 besteht, als auch den Kondensator-Nitridfilm 42 abdeckt. Danach wird der aufgestapelte Zellenplattenfilm nach Muster zu einer Zellenplatte bearbeitet.
  • Nach den oben beschriebenen Herstellungsverfahren kann die Kondensatorstruktur (siehe 8) hergestellt werden, die in dem dritten Ausführungsbeispiel verwendet wird. Da die zweite Polysilici umschicht 56, die für den oben erwähnten zweiten Speicherknotenfilm verwendet wird, wie beschrieben, einer Musterbehandlung in dem in 21(A) beschriebenen Verfahrensschritt unterworfen wird, kann durch die Verarbeitungsverfahren außerdem das Ätzmittel leicht herumkommen, und der erste PSG-Film 54, der als erster Sacrifice-Film verwendet wird, kann leicht in dem nachfolgenden Verfahrensschritt geätzt werden, wie in 21(B) gezeigt ist.
  • Viertes Ausführungsbeispiel
  • 9 ist eine Darstellung, die eine Konfiguration einer DRAM-Zelle gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung zeigt. Die vorliegende Zeichnung ist eine Querschnittsdarstellung einer Schnittfläche einer DRAM-Zelle, die an einer Position aufgeschnitten und dargestellt ist, die einen Bereich umfasst, in dem ein Transfertransistor und ein Kondensator ausgebildet sind. Im übrigen kann die Beschreibung der gleichen Elemente der Struktur, wie die, die in den entsprechenden, oben erwähnten Ausführungsbeispielen verwendet werden, weggelassen werden.
  • In der Kondensatorstruktur, die in dem vierten Ausführungsbeispiel verwendet wird, ist der Speicherknoten 52 identisch in seiner Form zu der der Kondensatorstruktur (siehe 5 und 6), die in dem zweiten Ausführungsbeispiel verwendet wurde. Die Kondensatorstruktur, die in dem vierten Ausführungsbeispiel verwendet wird, unterscheidet sich von der, die in dem zweiten Ausführungsbeispiel verwendet wird, dadurch, dass eine untere Oberfläche eines sich über den Film erstreckenden Abschnitts 36 unter Abstand von der oberen Oberfläche eines Zwischenschicht-Isolators 26 angeordnet ist (siehe 9). Wenn die Kondensatorstruktur in dieser Weise aufgebaut ist, kann die Fläche des Kondensators um den Oberflächenbereich der unteren Oberfläche des sich über den Film erstreckenden Abschnitts 36 vergrößert werden, wie in dem dritten Ausführungsbeispiel beschrieben wurde. So wird die elektrische Kapazität Cs des Kondensators groß im Vergleich zu der Kondensatorstruktur, die in dem zweiten Ausführungsbeispiel verwendet wird, infolge einer Vergrößerung der Kondensatorfläche.
  • Nach der ... (Lücke) kann das Bitleitungs-Kontaktloch 40 in seiner Tiefe flach gehalten werden, da im Bereich, in dem sich kein finnenförmiger Elektrodenabschnitt 38 erstreckt, so ausgebildet wird, dass er einem Bitleitungs-Kontaktloch 40 zugewandt ist. Daher kann das Bitleitungs-Kontaktloch 40 in Bezug auf sein Geometrieverhältnis reduziert werden.
  • Ein Verfahren zur Herstellung einer Kondensatorstruktur, die in dem vierten Ausführungsbeispiel verwendet wird, wird als Nächstes unter Bezugnahme auf die 23 und 24 beschrieben. Die 23 und 24 sind respektive Querschnittsdarstellungen, die Verfahren zur Herstellung der Kondensatorstruktur zeigen, die in dem vierten Ausführungsbeispiel verwendet wird. Im Übrigen ist das vierte Ausführungsbeispiel in anderen Verfahrensschritten identisch mit dem dritten Ausführungsbeispiel mit der Ausnahme, dass der Verfahrensschritt zum Entfernen der zweiten Polysiliciumschicht 56, der in dem dritten Ausführungsbeispiel ausgeführt wird, sich von dem unterscheidet, der in dem vierten Ausführungsbeispiel ausgeführt wird. Das vierte Ausführungsbeispiel unterscheidet sich von dem dritten Ausführungsbeispiel darin, wie die Musterbearbeitung in diesem Prozess der Materialentfernung durchgeführt wird.
  • Der Verfahrensschritt zum Entfernen der zweiten Polysiliciumschicht 56, der in dem vierten Ausführungsbeispiel verwendet wird, entspricht dem Verfahrensschritt der Musterbearbeitung der zweiten Polysiliciumschicht 56 neben den Seitenabschnitten einer ersten Polysiliciumschicht 52 und eines ersten PSG-Films 54 auf der Seite nahe bei dem Bitleitungs-Kontaktloch 40, einer zweiten Polysiliciumschicht 56 neben Seitenabschnitten der ersten Polysiliciumschicht 52 und eines ersten PSG-Films 54 auf der Seite weit weg von dem Bitleitungs-Kontaktloch 40 und eines Bereichs (entsprechend einem Bereich, der mit einem Symbol b in 23(A) bezeichnet ist, die ein Flussdiagramm äquivalent zu 20(C) zeigt, der zweiten Polysiliciumschicht 56, die sich linear zwischen den zweiten Polysiliciumschichten 56 neben diesen Seitenabschnitten erstreckt, so dass sie stehen bleiben, wobei das Drain-Kontaktloch 30 zwischen den zweiten Polysiliciumschichten 56 angeordnet ist. Die restlichen Abschnitte decken die obere Oberfläche des ersten PSG-Films 54 und die beiden Seitenabschnitte ab, und die Seitenabschnitte des ersten PSG-Films 54, die andere Seitenabschnitte als die oben beschriebenen Seitenabschnitte sind, werden nicht von der zweiten Polysiliciumschicht 56 abgedeckt (siehe 23(B)).
  • Als Nächstes werden die Abschnitte des ersten PSG-Films 54, die nicht mit der zweiten Polysiliciumschicht 56 abgedeckt sind, geätzt, wie in 23(C) gezeigt ist, um den ersten PSG-Film 54 zu entfernen. Danach wird der zweite PSG-Film 58 entfernt, wie in 24(A) gezeigt ist. Wie in dem dritten Ausführungsbeispiel beschrieben wurde, werden die ersten und zweiten PSG-Filme 54 und 58 gleichzeitig entfernt.
  • Als Nächstes wird ein Kondensator-Nitridfilm 42 auf einer freiliegenden Oberfläche von sowohl der ersten als auch der zweiten Polysiliciumschicht 52 und 56 ausgebildet, wie in 24(B) gezeigt ist. Ein Zellenplattenfilm wird dann auf jedem Kondensator-Nitridfilm 42 ausgebildet, und danach nach Muster zu einer Zellenplatte 44 bearbeitet, wie in 24(C) gezeigt ist.
  • Nach den oben beschriebenen Herstellungsverfahren kann eine Kondensatorstruktur (siehe 9) hergestellt werden, die in dem vierten Ausführungsbeispiel verwendet wird.
  • Fünftes Ausführungsbeispiel
  • 10 ist eine Darstellung, die eine Konfiguration einer DRAM-Zelle nach einem fünften Ausführungsbeispiel der vorliegenden Erfindung zeigt. Die vorliegende Zeichnung ist eine Querschnittsdarstellung einer Schnittfläche der DRAM-Zelle, die an einer Position geschnitten und dargestellt ist, die einen Bereich umfasst, in dem ein Transfertransistor und ein Kondensator ausgebildet sind. Im Übrigen kann die Beschreibung der gleichen Elemente der Struktur, wie die, die in den vorhergehenden entsprechenden Ausführungsbeispielen verwendet wurde, weggelassen werden.
  • Eine Kondensatorstruktur, die in dem fünften Ausführungsbeispiel verwendet wird, ist so konfiguriert, dass die Oberfläche des Speicherknotens 32 der Kondensatorstruktur, die in dem ersten Ausführungsbeispiel beschrieben wurde, Unregelmäßigkeiten hat. Vorsprünge und Vertiefungen oder Unregelmäßigkeiten werden prinzipiell auf der Oberfläche davon ausgebildet, auf der ein Kondensatornitridfilm 42 ausgebildet wird. Somit ist die Fläche des Kondensators der Kondensatorstruktur, die in dem fünften Ausführungsbeispiel verwendet wird, um die Unregelmäßigkeiten größer im Vergleich zu der der Kondensatorstruktur, die in dem ersten Ausführungsbeispiel verwendet wird. Folglich ist die elektrische Kapazität Cs des Kondensators in der Kondensatorstruktur, die in dem fünften Ausführungsbeispiel verwendet wird, aufgrund einer Vergrößerung in der Kondensatorfläche groß.
  • Ein Verfahren zur Herstellung der Kondensatorstruktur, die in dem fünften Ausführungsbeispiel verwendet wird, wird als Nächstes unter Bezugnahme auf die 25 bis 27 beschrieben. Die 25 bis 27 sind respektive Querschnittsdarstellungen, die Verfahren zur Herstellung der Kondensatorstruktur zeigen, die in dem fünften Ausführungsbeispiel verwendet wird. Im Übrigen werden Verfahrensschritte bis zu dem Verfahrensschritt, bei dem ein erstes Polysilicium ausgebildet wird und der später beschrieben wird, identisch mit denen, die in dem ersten Ausführungsbeispiel verwendet werden.
  • Wie in 14(A) gezeigt ist, werden ein Zwischenschicht-Isolator 26 und der Nitrid-Stoppfilm 28 als Erstes nacheinander auf dem Si-Halbleitersubstrat 10 aufgestapelt, in dem ein Drain-Bereich 12 und ein Source-Bereich 14 ausgebildet sind.
  • Als Nächstes wird das Drain-Kontaktloch 30 in dem Zwischenschicht-Isolator 26 ausgebildet, und der Nitrid-Stoppfilm 28 wird über dem Drain-Bereich 12 angeordnet, wie in 14(B) gezeigt ist.
  • Als Nächstes wird die erste Polysiliciumschicht 52 über der oberen Oberfläche des Nitrid-Stoppfilms 28 und dem Drain-Bereich 12 ausgebildet, der von dem Drain-Kontaktloch 30 offen oder freiliegt, wie in 14(C) gezeigt ist.
  • Ein Film mit rauer Oberfläche wird dann auf der oberen Oberfläche der ersten Polysiliciumschicht 52 ausgebildet, die auf der oberen Oberfläche des Nitrid-Stoppfilms 28 ausgebildet ist, wie in 25(A) gezeigt ist.
  • Eine mit rauer Oberfläche versehene Polysiliciumschicht 60, deren Oberfläche Vorsprünge und Vertiefungen oder Unregelmäßigkeiten hat, wird als Film mit rauer Oberfläche verwendet. Die eine raue Oberfläche aufweisende Polysiliciumschicht 60 kann durch Kontrolle der Herstellungs- oder Abscheidungsbedingungen (Temperatur und Druck) für die Polysiliciumschicht hergestellt werden. Beispielsweise wird das CVD-Verfahren bei einer Temperatur von 575°C und unter einem Druck von 0,20 Torr ausgeführt, so dass eine eine raue Oberfläche aufweisende Polysiliciumschicht ausgebildet werden kann, die in der Dicke im Bereich von 500 Å bis 2000 Å liegt. Ferner werden Verunreinigungen in die eine raue Oberfläche aufweisende Polysiliciumschicht 60 injiziert, um ihre Leitfähigkeit zu verbessern.
  • Als Nächstes wird ein erster PSG-Film 54 auf den oberen Oberflächen der eine raue Oberfläche aufweisenden Polysiliciumschicht 60 und der ersten Polysiliciumschicht 52 ausgebildet, wie in 25(B) gezeigt ist.
  • Der erste PSG-Film 54 wird so ausgebildet, dass er in der Dicke im Bereich von 1000 Å bis 2000 Å liegt, wie bei dem Herstellungsverfahren beschrieben wurde, welches in dem ersten Ausführungsbeispiel ausgeführt wird. Die Unregelmäßigkeiten der eine raue Oberfläche aufweisenden Polysiliciumschicht 60 werden auf der Oberfläche des ersten PSG-Films 54 nachgebildet, so dass dessen Oberfläche uneben gemacht wird.
  • Als Nächstes werden die eine raue Oberfläche aufweisende Polysiliciumschicht 60, der erste PSG-Film 54 und die erste Polysiliciumschicht 52 einer Musterbearbeitung unterworfen, wie in 25(C) gezeigt ist.
  • Andere Abschnitte werden durch diese Musterbearbeitung entfernt, so dass die eine raue Oberfläche aufweisende Polysiliciumschicht 60, der erste PSG-Film 54 und die erste Polysiliciumschicht 52 in einem Bereich, der breiter ist als der Bereich, in dem das Drain-Kontaktloch 30 definiert ist, stehen bleiben. In 25(C) sind die eine raue Oberfläche aufweisende Polysiliciumschicht 60 und die erste Polysiliciumschicht 52 als integrale Struktur ausgebildet und erscheinen beide als erste Polysiliciumschicht 52.
  • Als Nächstes werden die nach Muster bearbeitete, eine raue Oberfläche aufweisende Polysiliciumschicht 60, der erste PSG-Film 54 und die erste Polysiliciumschicht 52 mit einer zweiten Polysiliciumschicht 56 überdeckt, wie in 26(A) gezeigt ist.
  • Die Oberfläche der zweiten Polysiliciumschicht 56, die über der oberen Oberfläche des ersten PSG-Films 54 aufgelegt ist, hat eine Form, in der die Unregelmäßigkeiten des ersten PSG-Films 54 widergespiegelt werden.
  • Als Nächstes wird die zweite Polysiliciumschicht 56 einer Musterbearbeitung unterzogen, so dass der erste PSG-Film 54 freigelegt wird, wie in 26(B) gezeigt ist.
  • Diese Musterbearbeitung wird durchgeführt, um die zweite Polysiliciumschicht 56 auf der Definitionsseite eines Bitleitungs-Kontaktloches 40 zu entfernen. Das heißt, dass der Abschnitt einer anderen zweiten Polysiliciumschicht entfernt wird, so dass die zweite Polysiliciumschicht 56 übrig bleibt, die in einem Bereich angeordnet ist, der einem Bereich entspricht, der durch ein Symbol a in 26(A) bezeichnet ist.
  • Als Nächstes wird der erste PSG-Film 54 entfernt, wie in 26(C) gezeigt ist.
  • Das Entfernen des gesamten ersten PSG-Films 54 kann einen Abstand zwischen dem ersten Polysiliciumfilm 52 und dem zweiten Polysiliciumfilm 56 liefern.
  • Als Nächstes wird der Kondensator-Nitridfilm 42 auf den Oberflächen der eine raue Oberfläche aufweisenden Polysiliciumschicht 60 und den ersten und zweiten Polysiliciumschichten 52 und 56 ausgebildet, wie in 27(A) gezeigt ist.
  • Der Kondensator-Nitridfilm 42 wird so ausgebildet, dass er in der Dicke im Bereich von 60 Å bis 80 Å liegt. Der Kondensator-Nitridfilm 42 wird auf den ersten und zweiten Polysiliciumschichten 52 und 56 und der eine raue Oberfläche aufweisenden Polysiliciumschicht 60 ausgebildet, um die Unregelmäßigkeiten auf den Oberflächen der ersten und zweiten Polysiliciumschichten 52 und 56 und der eine raue Oberfläche aufweisenden Polysiliciumschicht 60 widerzuspiegeln.
  • Als Nächstes wird ein Zellenplattenfilm auf dem Kondensator-Nitridfilm 42 ausgebildet, wie in 27(B) gezeigt ist. Der aufgebrachte Zellenplattenfilm wird einer Musterbearbeitung unterworfen, so dass sich daraus eine Zellenplatte 44 ergibt.
  • Die Kondensatorstruktur, die in dem fünften Ausführungsbeispiel verwendet wird, kann entsprechend den oben beschriebenen respektiven Verfahren hergestellt werden. Die Kondensatorstruktur, die in dem fünften Ausführungsbeispiel verwendet wird, kann selbst durch ein anderes Herstellungsverfahren hergestellt werden, das als Nächstes beschrieben wird.
  • Ein anderes Verfahren zur Herstellung der Kondensatorstruktur, die in dem fünften Ausführungsbeispiel verwendet wird, wird als Nächstes unter Bezugnahme auf die 28 bis 31 beschrieben. Die 28 bis 31 sind respektive Querschnittsdarstellungen, die Modifikationen der Herstellungsverfahren zeigen, die für die Kondensatorstruktur verwendet werden, die in dem ersten Ausführungsbeispiel verwendet wird.
  • Ein Zwischenlagen-Isolator 26, ein Nitrid-Stoppfilm 28 und ein eine raue Oberfläche aufweisender Film werden als Erstes nacheinander auf einem Si-Halbleitersubstrat 10 aufgeschichtet, in dem ein Drain-Bereich 12 und ein Source-Bereich 14 ausgebildet sind.
  • Dieses Verfahren wird entsprechend den 28(A) bis 28(C) durchgeführt.
  • Der Zwischenlagen-Isolator 26 und ein SOG-Film 62 werden als Erstes nacheinander auf dem Si-Halbleitersubstrat 10 aufgebracht, das den Drain-Bereich 12 und den Source-Bereich 14 darin ausgebildet hat, wie in 28(A) gezeigt ist.
  • Der SOG (Spin-on-glass)-Film 62 wird auf den Zwischenschichten-Isolator 26 aufgebracht, so dass er in seiner Dicke im Bereich von 1000 Å bis 2000 Å liegt.
  • Als Nächstes wird der SOG-Film 62 geätzt, wie in 28(B) gezeigt ist.
  • Bei dem Verfahrensschritt, der in 28(B) gezeigt ist, wird die obere Oberfläche des SOG-Films 62 um etwa 200 Å bis 500 Å geätzt. Beispielsweise kann vorzugsweise Trockenätzen als Ätzmethode verwendet werden. Wenn beispielsweise der SOG-Film 62 auf dem Zwischenschicht-Isolator 26 mit 1000 Å aufgetragen ist, wird die Ätzzeit aus der Ätzrate von SOG abgeschätzt. Unter dieser Bedingung wird der SOG-Film 62 geätzt, so dass die obere Oberfläche davon um 300 Å abgetragen wird. Da SOG eine Oberfläche aufweist, die die Eigenschaft hat, nicht gleichförmig geätzt zu werden, kann ein eine raue Oberfläche aufweisender Film gebildet werden, dessen Oberfläche Vorsprünge und Vertiefungen oder Unregelmäßigkeiten hat.
  • Als Nächstes wird ein Nitrid-Stoppfilm 28 auf dem geätzten SOG-Film 62 ausgebildet, wie in 28(C) gezeigt ist.
  • Der Nitrid-Stoppfilm 28 wird so ausgebildet, dass er in der Dicke im Bereich von 100 Å bis 300 Å liegt. Die Form der Oberfläche des Nitrid-Stoppfilms 28 erhält ebenfalls Unregelmäßigkeiten, in dem die Unregelmäßigkeiten des SOG-Films 62 darauf widergespiegelt werden.
  • Das Drain-Kontaktloch 30 wird als Nächstes in dem Zwischenschicht-Isolator 26, dem SOG-Film 62 und dem Nitrid-Stoppfilm 28 ausgebildet, die oberhalb des Drain-Bereichs 12 vorgesehen sind, wie in 29(A) gezeigt ist.
  • Das Drain-Kontaktloch 30 wird so gebildet, dass der Drain-Bereich 12 durch seine Öffnung oder den Durchgang freigelegt wird.
  • Als Nächstes wird eine erste Polysiliciumschicht 52 über der oberen Oberfläche des Nitrid-Stoppfilms 28 und dem Drain-Bereich 12 ausgebildet, der durch das Drain-Kontaktloch 30 freigelegt ist, wie in 29(B) gezeigt ist.
  • Die Oberfläche der ersten Polysiliciumschicht 52, die über der oberen Oberfläche des Nitrid-Stoppfilms 28 aufgeschichtet ist, wird in eine Form gebracht, bei der Unregelmäßigkeiten auf der Oberfläche des Nitrid-Stoppfilms 28 widergespiegelt werden.
  • Als Nächstes wird ein erster PSG-Film 54 auf den oberen Oberflächen des Nitrid-Stoppfilms 28 und der ersten Polysiliciumschicht 52 ausgebildet, wie in 29(C) gezeigt ist.
  • Das Drain-Kontaktloch 30 wird mit dem ersten PSG-Film 54 überdeckt oder ausgefüllt. Die Oberfläche des ersten PSG-Films 54 wird in eine Form gebracht, auf der Unregelmäßigkeiten der ersten Polysiliciumschicht widergespiegelt werden.
  • Als Nächstes werden der erste PSG-Film 54 und die erste Polysiliciumschicht 52 einer Musterbearbeitung unterworfen, wie in 30(A) gezeigt ist.
  • Die Musterbearbeitung wird so ausgeführt, dass der erste PSG-Film 54 und die erste Polysiliciumschicht 52 in einem Bereich stehen bleiben, der breiter ist als der Bereich, in dem das Drain-Kontaktloch 30 ausgebildet ist, wobei andere Abschnitte entfernt werden.
  • Als Nächstes wird der bearbeitete, erste PSG-Film 54 und die erste Polysiliciumschicht 52 mit einer zweiten Polysiliciumschicht 56 überdeckt, wie in 30(B) gezeigt ist.
  • Die Oberfläche der zweiten Polysiliciumschicht 56 nimmt eine Form an, in der die Unregelmäßigkeiten des ersten PSG-Films 54 widergespiegelt worden sind.
  • Als Nächstes wird die zweite Polysiliciumschicht 56 einer Musterbearbeitung unterworfen, um den ersten PSG-Film 54 freizulegen, wie in 30(C) gezeigt ist.
  • Diese Musterbearbeitung wird durchgeführt, um die zweite Polysiliciumschicht 56 auf der Definitionsseite eines Bitleitungs-Kontaktloches zu entfernen. Das heißt, dass andere Abschnitte entfernt werden, so dass ein Bereich, der einem Bereich entspricht, der durch ein Symbol a bezeichnet und in 30(B) gezeigt ist, übrig bleibt.
  • Als Nächstes wird der erste PSG-Film 54 entfernt, wie in 31(A) gezeigt ist.
  • Nach diesem Bearbeitungsschritt ist der erste PSG-Film insgesamt entfernt, sodass ein Abstand zwischen den ersten und zweiten Polysiliciumschichten 52 und 56 gebildet wird.
  • Als Nächstes wird ein Kondensator-Nitridfilm 42 auf den Oberflächen der ersten und zweiten Polysiliciumschichten 52 und 56 ausgebildet, wie in 31(B) gezeigt ist.
  • Der Kondensator-Nitridfilm 42 ist auf den freiliegenden Oberflächen der ersten und zweiten Polysiliciumschichten 52 und 56 ausgebildet. Ferner nimmt die Oberfläche des Kondensator-Nitridfilms 42 eine Form an, in der die Unregelmäßigkeiten auf den Oberflächen der ersten und zweiten Polysiliciumschichten 52 und 56 widergespiegelt worden sind.
  • Als Nächstes wird ein Zellenplattenfilm auf dem Kondensator-Nitridfilm 42 ausgebildet, wie in 31(C) gezeigt ist. Der Zellenplattenfilm wird einer Musterbearbeitung unterworfen, um eine Zellenplatte 44 zu bilden.
  • Gemäß dem oben beschriebenen Verfahren wird die Kondensatorstruktur ausgebildet, die in dem fünften Ausführungsbeispiel verwendet wird.
  • Sechstes Ausführungsbeispiel
  • 11 ist eine Darstellung, die eine Konfiguration einer DRAM-Zelle nach einem sechsten Ausführungsbeispiel der vorliegenden Erfindung zeigt. Die vorliegende Zeichnung ist eine Querschnittsdarstellung einer Schnittfläche der DRAM-Zelle, die an einer Position geschnitten und gezeigt ist, die einen Bereich umfasst, in dem ein Transfertransistor und ein Kondensator ausgebildet sind. Übrigens kann die Beschreibung der gleichen Elemente der Struktur wie die, die in den oben erwähnten entsprechenden Ausführungsbeispielen verwendet werden, weggelassen werden.
  • Eine Kondensatorstruktur, die in dem sechsten Ausführungsbeispiel verwendet wird, ist so konfiguriert, dass die Oberfläche des Speicherknotens 32 der Kondensatorstruktur, die in dem zweiten Ausführungsbeispiel beschrieben wurde, rau ist. So werden Vorsprünge und Vertiefungen oder Unregelmäßigkeiten auf der Oberfläche von einem Abschnitt des Speicherknotens 32 ausgebildet, der von einem Zwischenschicht-Isolator 26 und einem Nitrid-Stoppfilm 28 exponiert worden ist. Ein Kondensator-Nitridfilm 42 wird auf der Oberfläche ausgebildet, die in dieser Weise mit Unregelmäßigkeiten versehen ist. So wird die Fläche des Kondensators der Kondensatorstruktur, die in dem sechsten Ausführungsbeispiel verwendet wird, durch die Unregelmäßigkeiten groß im Vergleich zu der Kondensatorstruktur, die in dem zweiten Ausführungsbeispiel verwendet wird. Daher ist die elektrische Kapazität Cs des Kondensators in der Kondensatorstruktur, die in dem sechsten Ausführungsbeispiel verwendet wird, aufgrund einer Erhöhung der Kondensatorfläche groß.
  • Ein Verfahren zur Herstellung der Kondensatorstruktur, die in dem sechsten Ausführungsbeispiel verwendet wird, wird als Nächstes unter Bezugnahme auf die 32 und 33 beschrieben. Die 32 und 33 sind respektive Querschnittsdarstellungen, die Verfahren zur Herstellung der Kondensatorstruktur zeigen, die in dem sechsten Ausführungsbeispiel verwendet wird. Übrigens ist das sechste Ausführungsbeispiel identisch mit den anderen Verfahrensschritten des fünften Ausführungsbeispieles mit der Ausnahme, dass der Verfahrensschritt der Musterbearbeitung der zweiten Polysiliciumschicht 56, der in dem fünften Ausführungsbeispiel beschrieben worden ist, sich von dem unterscheidet, der in dem sechsten Ausführungsbeispiel ausgeführt wird. Das sechste Ausführungsbeispiel unterscheidet sich einfach von dem fünften Ausführungsbeispiel darin, wie die Musterbearbeitung in diesem Verfahrensschritt durchgeführt wird.
  • Der Verfahrensschritt der Ausbildung der zweiten Polysiliciumschicht 56, der in dem sechsten Ausführungsbeispiel verwendet wird, in ein vorgegebenes Muster, entspricht einem Verfahrensschritt der Musterbearbeitung einer zweiten Polysiliciumschicht 56, die an Seitenabschnitte der ersten Polysiliciumschicht 52 angrenzt, und eines ersten PSG-Films 54 auf der Seite nahe bei dem Bitleitungs-Kontaktloch 40, einer zweiten Polysiliciumschicht 56, die an Seitenabschnitte der ersten Polysilicium schicht 52 und des ersten PSG-Films 54 auf der Seite entfernt von dem Bitleitungs-Kontaktloch 40 angrenzt, und eines Bereichs, entsprechend einem Bereich, der mit seinem Symbol b in 32(A) bezeichnet ist (die ein Flussdiagramm äquivalent zu 26(A) zeigt), der zweiten Polysiliciumschicht 56, der sich linear zwischen der zweiten Polysiliciumschicht 56 angrenzend an diesen Seitenabschnitte erstreckt, so dass sie mit einem Drain-Kontaktloch 30, das zwischen den zweiten Polysiliciumschichten 56 angeordnet ist, stehen bleiben. Wie in 32(B) gezeigt ist, bedecken die restlichen Abschnitte die obere Oberfläche des ersten PSG-Films 54 und die zwei Seitenabschnitte, und Seitenabschnitte des ersten PSG-Films 54, die andere sind als die oben beschriebenen Seitenabschnitte, sind nicht mit der zweiten Polysiliciumschicht 56 bedeckt.
  • Als Nächstes kann die Kondensatorstruktur, die in dem sechsten Ausführungsbeispiel verwendet wird, durch Entfernen des ersten PSG-Films 54 (siehe 32(C)) durch Ausbilden eines Kondensator-Nitridfilms 42 (siehe 33(A)) und Ausbilden einer Zellenplatte 44 (siehe 33(B)) in ähnlicher Weise wie die Herstellungsverfahrensschritte, die in dem oben erwähnten Ausführungsbeispiel verwendet wurden, ausgebildet werden.
  • Die Kondensatorstruktur, die in dem sechsten Ausführungsbeispiel verwendet wird, kann selbst mit einem anderen Herstellungsverfahren hergestellt werden, das als Nächstes beschrieben wird.
  • Ein anderes Verfahren zur Herstellung der Kondensatorstruktur, die in dem sechsten Ausführungsbeispiel verwendet wird, wird unter Bezugnahme auf die 34 und 35 beschrieben. Die 34 und 35 sind respektive Querschnittsdarstellungen, die Modifikationen der Herstellungsverfahren zeigen, die für die Kondensatorstruktur benutzt werden, die in dem sechsten Ausführungsbeispiel verwendet wird. Die Modifikationen sind im Übrigen identisch mit den Verfahrensschritten, die in dem fünften Ausführungsbeispiel beschrieben wurden, mit der Ausnahme, dass nur die Art und Weise der Musterbearbeitung der zweiten Polysiliciumschicht 56 in den Herstellungsschritten, die in dem fünften Ausführungsbeispiel verwendet werden, sich davon unterscheidet, was in dem sechsten Ausführungsbeispiel verwendet wird.
  • In dem Verfahrensschritt zur Formgebung der zweiten Polysiliciumschicht 56, die in dem sechsten Ausführungsbeispiel verwendet wird, in ein vorgegebenes Muster, werden eine zweite Polysiliciumschicht 56, die an Seitenabschnitte der ersten Polysiliciumschicht 52 und einen ersten PSG-Film 54 auf der Seite nahe bei dem Bitleitungs-Kontaktloch 40 angrenzt, eine zweite Polysiliciumschicht 56, die an Seitenabschnitte der ersten Polysiliciumschicht 52 und des ersten PSG-Films 54 auf der Seite entfernt von dem Bitleitungs-Kontaktloch 40 angrenzt, und ein Bereich (entsprechend einem Bereich, der mit einem Symbol b in 34(A) bezeichnet ist (der einen Verfahrensablauf äquivalent zu 30(b) zeigt), der zweiten Polysiliciumschicht 56, die sich linear zwischen den zweiten Polysiliciumschichten 56, die an diese Seitenabschnitte angrenzen, erstrecken, einer Musterbearbeitung unterworfen, so dass sie mit einem Drain-Kontaktloch 30, das zwischen den zweiten Polysiliciumschichten 56 angeordnet ist, stehen bleiben. Die restlichen Abschnitte bedecken die obere Oberfläche des ersten PSG-Films 54 und die zwei Seitenabschnitte, und Seitenabschnitte des ersten PSG-Films 54, die andere sind als die oben beschriebenen Seitenabschnitte, werden nicht mit der zweiten Polysiliciumschicht 56 abgedeckt (siehe 34(b)).
  • Daher kann die Kondensatorstruktur, die in dem sechsten Ausführungsbeispiel verwendet wird, durch Entfernen des ersten PSG-Films 54 (siehe 34(C)), Ausbilden eines Kondensator-Nitridfilms 42 (siehe 35(A)) und Ausbilden einer Zellenplatte 44), Ausbilden eines Kondensator-Nitridfilms 42 (siehe 35(A)) und Ausbilden einer Zellenplatte 44 (siehe 35(B)) ausgebildet werden.
  • Siebtes Ausführungsbeispiel
  • 12 ist eine Darstellung, die eine Konfiguration einer DRAM-Zelle nach einem siebten Ausführungsbeispiel der vorliegenden Erfindung zeigt. Die vorliegende Zeichnung ist eine Querschnittsdarstellung einer Schnittfläche einer DRAM-Zelle, die an einer Position weggeschnitten und dargestellt ist, die einen Bereich umfasst, in dem ein Transfertransistor und ein Kondensator ausgebildet sind. Übrigens kann die Beschreibung der gleichen Elemente der Struktur wie die, die in den entsprechenden vorgenannten Ausführungsbeispielen verwendet wurden, weggelassen werden.
  • Eine Kondensatorstruktur, die in dem siebten Ausführungsbeispiel verwendet wird, ist so konfiguriert, dass die Oberfläche des Speicherknotens 32 der Kondensatorstruktur, die in dem dritten Ausführungsbeispiel verwendet wird, rau ist. So werden Vorsprünge und Vertiefungen oder Unregelmäßigkeiten auf einem Abschnitt des Speicherknotens 32 ausgebildet, der von einem Zwischenschicht-Isolator 26 und einem Nitrid-Stoppfilm 28 exponiert worden ist. Ein Kondensator-Nitridfilm 42 wird auf der Oberfläche ausgebildet, die auf diese Weise mit Unregelmäßigkeiten versehen worden ist. So wird die Fläche des Kondensators der Kondensatorstruktur, die in dem siebten Ausführungsbeispiel verwendet wird, aufgrund der Unregelmäßigkeiten groß im Vergleich zu der Kondensatorstruktur, die in dem dritten Ausführungsbeispiel verwendet wird. Daher ist die elektrische Kapazität Cs des Kondensators durch die Vergrößerung der Kondensatorfläche groß.
  • Ein Verfahren zur Herstellung der Kondensatorstruktur, die in dem siebten Ausführungsbeispiel verwendet wird, wird als Nächstes unter Bezugnahme auf die 36 bis 38 beschrieben. Die 36 bis 38 sind respektive Querschnittsdarstellungen, die Verfahren zur Herstellung der Kondensatorstruktur zeigen, die in dem siebten Ausführungsbeispiel verwendet wird. Übrigens sind die Verfahrensschritte bis zu einem Verfahrensschritt der Ausbildung der ersten Polysiliciumschicht, der später beschrieben wird, identisch zu denen, die in dem dritten Ausführungsbeispiel verwendet werden.
  • Wie in 19(A) gezeigt ist, werden der Zwischenschicht-Isolator 26, der Nitrid-Stoppfilm 28 und der zweite PSG-Film 58 als Erstes nacheinander auf dem Si-Halbleitersubstrat 10 aufgeschichtet, in dem ein Drain-Bereich 12 und ein Source-Bereich 14 ausgebildet sind.
  • Als Nächstes wird das Drain-Kontaktloch 30 in dem Zwischenschicht-Isolator 26, dem Nitrid-Stoppfilm 28 und dem zweiten PSG-Film 58 oberhalb des Drain-Bereichs 12 ausgebildet, wie in 19(B) gezeigt ist.
  • Die erste Polysiliciumschicht 52 wird dann über der oberen Oberfläche des zweiten PSG-Films 58 ausgebildet, und der Drain-Bereich 12 wird von dem Drain-Kontaktloch 30 her freigelegt, wie in 19(C) gezeigt ist.
  • Als Nächstes wird eine eine raue Oberfläche aufweisende Polysiliciumschicht 60 auf der oberen Oberfläche der ersten Polysiliciumschicht 54 ausgebildet, die auf der oberen Oberfläche des zweiten PSG-Films 58 ausgebildet ist, wie in 36(A) gezeigt ist.
  • Die eine raue Oberfläche aufweisende Polysiliciumschicht 60 ist eine Polysiliciumschicht, deren Oberfläche Unregelmäßigkeiten hat, wie in dem fünften Ausführungsbeispiel beschrieben worden ist. Wie oben beschrieben wurde, wurden Verunreinigungen in die eine raue Oberfläche aufweisende Polysiliciumschicht 60 eingeführt, um die Leitfähigkeit zu verbessern.
  • Als Nächstes wird der erste PSG-Film 54 auf den oberen Oberflächen der eine raue Oberfläche aufweisenden Polysiliciumschicht 60 und der ersten Polysiliciumschicht 52 ausgebildet, wie in 36(B) gezeigt ist.
  • Die Oberfläche des ersten PSG-Films 54, die auf der oberen Oberfläche der eine raue Oberfläche aufweisenden Polysiliciumschicht 60 ausgebildet ist, nimmt eine Form an, in der Unregelmäßigkeiten auf der Oberfläche der eine raue Oberfläche aufweisenden Polysiliciumschicht 60 widergespiegelt worden sind.
  • Als Nächstes werden die eine raue Oberfläche aufweisende Polysiliciumschicht 6O, der erste PSG-Film 54 und die erste Polysiliciumschicht 52 in vorgegebene Muster bearbeitet, wie in 36(C) gezeigt ist. Andere Abschnitte werden durch diese Musterbearbeitung entfernt, so dass die eine raue Oberfläche aufweisende Polysiliciumschicht 60, der erste PSG-Film 54 und die erste Polysiliciumschicht 52 in einem Bereich übrig bleiben, der breiter ist als der Bereich, in dem das Drain-Kontaktloch 30 ausgebildet ist. In der Zeichnung sind die eine raue Oberfläche aufweisende Polysiliciumschicht 60 und die erste Polysiliciumschicht 52 als einstückige Struktur ausgebildet und beide sind als erste Polysiliciumschicht 52 gezeigt.
  • Als Nächstes werden die musterbearbeitete, eine raue Oberfläche aufweisende Polysilicium schicht 60, der erste PSG-Film 54 und die erste Polysiliciumschicht 52 mit einer zweiten Polysiliciumschicht 56 überdeckt, wie in 37(A) gezeigt ist.
  • Die Oberfläche der zweiten Polysiliciumschicht 56 nimmt eine Form an, in der Unregelmäßigkeiten auf der Oberfläche des ersten PSG-Films 54 widergespiegelt worden sind.
  • Als Nächstes wird die zweite Polysiliciumschicht 56 einer Bearbeitung in ein vorgegebenes Muster unterzogen, so dass der erste PSG-Film 54 freigelegt wird, wie in 37(B) gezeigt ist.
  • Diese Musterbearbeitung wird so durchgeführt, dass die zweite Polysiliciumschicht 56 auf der Definitionsseite eines Bitleitungs-Kontaktloches entfernt wird. Diese Musterbearbeitung ermöglicht ist, dass die zweite Polysiliciumschicht 56 nur in einem Bereich, der dem Bereich entspricht, der durch ein Symbol a in 37(A) bezeichnet ist, übrig bleibt, und sie ermöglicht das Entfernen der zweiten Polysiliciumschicht 56, soweit sie in einem anderen Bereich vorhanden ist.
  • Als Nächstes wird der erste PSG-Film 54 entfernt, wie in 37(C) gezeigt ist.
  • In diesem Verfahrensschritt wird der erste PSG-Film 54 insgesamt entfernt. Ein zweiter PSG-Film 58 wird gleichzeitig mit dem Entfernen des ersten PSG-Films 54 entfernt, wie in 38(A) gezeigt ist.
  • Als Resultat des Entfernens des zweiten PSG-Films 58 kommen die unteren Oberflächen der ersten und zweiten Polysiliciumschichten 52 und 56 in einen Zustand, bei dem sie von dem Nitrid-Stoppfilm 28 unter Abstand liegen.
  • Als Nächstes wird ein Kondensator-Nitridfilm 42 auf den Oberflächen der eine raue Oberfläche aufweisenden Polysiliciumschicht 60 und den ersten und zweiten Polysiliciumschichten 52 und 56 ausgebildet, wie in 38(B) gezeigt ist.
  • Die Oberfläche des Kondensator-Nitridfilms 42 nimmt eine Form an, in der Unregelmäßigkeiten auf den Oberfläche der eine raue Oberfläche aufweisenden Polysiliciumschicht 60 und der zweiten Polysiliciumschicht 56 widergespiegelt worden sind.
  • Als Nächstes wird ein Zellenplattenfilm auf dem Kondensator-Nitridfilm 42 ausgebildet, wie in 38(C) gezeigt ist. Danach wird der Zellenplattenfilm einer Musterbearbeitung unterzogen, um eine Zellenplatte 44 zu bilden.
  • Nach den oben beschriebenen Herstellungsverfahrensschritten kann die Kondensatorstruktur, die in dem siebten Ausführungsbeispiel verwendet wird, hergestellt werden. Die Kondensatorstruktur, die in dem siebten Ausführungsbeispiel verwendet wird, kann selbst durch ein anderes Herstellungsverfahren hergestellt werden, welches als Nächstes beschrieben wird.
  • Ein anderes Verfahren zur Herstellung der Kondensatorstruktur, die in dem siebten Ausführungsbeispiel verwendet wird, wird unter Bezugnahme auf die 39 bis 42 beschrieben. Die 39 bis 42 sind respektive Querschnittsdarstellungen, die Modifikationen der Herstellungsverfahren zeigen, die bei der Kondensatorstruktur benutzt werden, die in dem siebten Ausführungsbeispiel verwendet wird.
  • Wie in 39(A) gezeigt ist, werden ein Zwischenschicht-Isolator 26, ein SOG-Film 62, ein Nitrid-Stoppfilm 28 und ein zweiter PSG-Film 58 als Erstes nacheinander auf einem Si-Halbleitersubstrat 10 aufgeschichtet, in dem ein Drain-Bereich 12 und ein Source-Bereich 14 ausgebildet sind.
  • Der SOG-Film 62 kann auf der oberen Oberfläche des Zwischenschicht-Isolators 26 in einer Weise ähnlich wie bei den Verfahrensschritten (siehe 28(A) und 28(B)) ausgebildet werden, die in dem fünften Ausführungsbeispiel beschrieben worden sind.
  • Wie in 28(A) gezeigt ist, werden der Zwischenschicht-Isolator 26 und der SOG-Film 62 als Erstes nacheinander auf dem Si-Halbleitersubstrat 10 aufgeschichtet, in dem ein Drain-Bereich 12 und ein Source-Bereich 14 ausgebildet sind.
  • Als Nächstes wird die obere Oberfläche des SOG-Films 62 geätzt, so dass sie zu einer rauen Oberfläche wird, wie in 28(B) gezeigt ist.
  • Der Nitrid-Stoppfilm 28 und der zweite PSG-Film 58 werden dann nacheinander auf dem geätzten SOG-Film 62 aufgeschichtet, wie in 39(A) gezeigt ist.
  • Der bearbeitete SOG-Film 62 ist ein eine raue Oberfläche aufweisender Film, dessen Oberfläche unregelmäßig oder uneben ist. Daher nehmen die Oberflächen des Nitrid-Stoppfilms 28 und des zweiten PSG-Films 58, die nacheinander auf dem SOG-Film 62 ausgebildet werden, ebenfalls Formen an, in denen sich die unebenen Formen des SOG Films 62 widergespiegelt haben.
  • Als Nächstes wird ein Drain-Kontaktloch 30 in dem Zwischenschicht-Isolator 26, dem SOG-Film 62, dem Nitrid-Stoppfilm 28 und dem zweiten PSG-Film 58 oberhalb des Drain-Bereichs 12 ausgebildet, wie in 39(B) gezeigt ist.
  • Das Drain-Kontaktloch 30 ist an einer Position vorgesehen, an der der Drain-Bereich 12 durch seine Öffnung frei liegt.
  • Eine erste Polysiliciumschicht 52 wird über dem zweiten PSG-Film 58 und dem Drain-Bereich 12 ausgebildet, der von dem Drain-Kontaktloch 30 her freiliegt, wie in 39(C) gezeigt ist.
  • Die Oberfläche der ersten Polysiliciumschicht 52, die in einem Bereich liegt, der auf der oberen Oberfläche des zweiten PSG-Films 58 ausgebildet wurde, nimmt eine Form an, in der eine unregelmäßige oder unebene Form der Oberfläche des zweiten PSG-Films 58 widergespiegelt worden ist.
  • Als Nächstes wird ein erster PSG-Film 54 auf der oberen Oberfläche der ersten Polysiliciumschicht 52 ausgebildet, wie in 40(A) gezeigt ist.
  • Die Oberfläche des ersten PSG-Films 54 nimmt eine Form an, in der eine unebene Form der Oberfläche der ersten Polysiliciumschicht 52 widergespiegelt worden ist.
  • Sowohl der erste PSG-Film 54 als auch die erste Polysiliciumschicht 52 werden dann in ein vorgegebenes Muster bearbeitet, wie in 40(B) gezeigt ist.
  • Diese Musterbearbeitung wird durchgeführt, um den ersten PSG-Film 54 und die erste Polysiliciumschicht 52 in einem Bereich übrig zu lassen, der breiter ist als der Bereich, in dem das Drain-Kontaktloch 30 vorgesehen ist, und um andere Abschnitte zu entfernen.
  • Als Nächstes werden sowohl der erste PSG-Film 54 als auch die erste Polysiliciumschicht 52, die jeweils in ein vorgegebenes Muster bearbeitet worden sind, mit einer zweiten Polysiliciumschicht 56 überdeckt, wie in 40(C) gezeigt ist.
  • Die Oberfläche der zweiten Polysiliciumschicht 56 nimmt eine Form an, in der unebene Formen auf den Oberflächen der ersten und zweiten PSG-Filme 54 und 58 widergespiegelt worden sind.
  • Die zweite Polysiliciumschicht 56 wird dann in ein vorgegebenes Muster bearbeitet, um den ersten PSG-Film 58 freizulegen, wie in 41(A) gezeigt ist.
  • Diese Musterbearbeitung wird ausgeführt, um die zweite Polysiliciumschicht 56 auf der Definitionsseite eines Bitleitungs-Kontaktlochs zu entfernen. Somit wird die zweite Polysiliciumschicht 56, soweit sie in einem Bereich außer dem Bereich liegt, der mit einem Symbol a in 40(A) bezeichnet ist, entfernt, mit Ausnahme der zweiten Polysiliciumschicht 56, soweit sie in einem Bereich liegt, der mit einem Symbol a in 40(A) bezeichnet ist.
  • Als Nächstes wird der erste PSG-Film 54 entfernt, wie in 41(B) gezeigt ist.
  • Der zweite PSG-Film 58 wird dann entfernt, wie in 41(C) gezeigt ist.
  • Der zweite PSG-Film 58 kann gleichzeitig mit dem ersten PSG-Film 54 entfernt werden. Als Resultat des Entfernens des zweiten PSG-Films 58 können die unteren Oberflächen der ersten und zweiten Polysiliciumschichten 52 und 56 in einem Zustand gehalten werden, bei dem sie von dem Nitrid-Stoppfilm 28 unter Abstand sind.
  • Als Nächstes wird ein Kondensator-Nitridfilm 42 auf den freiliegenden Oberflächen der ersten und zweiten Polysiliciumschichten 52 und 56 ausgebildet, wie in 42(A) gezeigt ist.
  • Die Oberfläche des Kondensator-Nitridfilms 42 nimmt eine Form an, in der Unregelmäßigkeiten auf den Oberflächen der ersten und zweiten Polysiliciumschichten 52 und 56 widergespiegelt worden sind.
  • Als Nächstes wird ein Zellenplattenfilm auf dem Kondensator-Nitridfilm 42 ausgebildet, wie in 42(B) gezeigt ist. Danach wird der Zellenplattenfilm in ein vorgegebenes Muster bearbeitet, um eine Zellenplatte 44 zu bilden.
  • Nach den oben beschriebenen Herstellungsverfahrensschritten kann die Kondensatorstruktur hergestellt werden, die in dem siebten Ausführungsbeispiel verwendet wird. Die Kondensatorstruktur, die in dem siebten Ausführungsbeispiel verwendet wird und die entsprechend den vorstehenden Verfahrensschritten, die für die Modifikationen verwendet werden, hergestellt worden ist, nimmt eine Form an, die Unregelmäßigkeiten hat, die auf den unteren Oberflächenseiten der ersten und zweiten Polysiliciumschichten 52 und 56 ausgebildet sind. Folglich wird der Oberflächenbereich des Speicherknotens 32, der aus den ersten und zweiten Polysiliciumschichten 52 und 56 aufgebaut ist, weiter vergrößert. Somit wird die elektrische Kapazität Cs des Kondensators größer.
  • Achtes Ausführungsbeispiel
  • 13 ist eine Darstellung, die eine Konfiguration einer DRAM-Zelle entsprechend einem achten Ausführungsbeispiel der vorliegenden Erfindung zeigt. Die vorliegende Zeichnung ist eine Querschnittsdarstellung einer Schnittfläche der DRAM-Zelle, die an einer Position weggeschnitten und dargestellt ist, die einen Bereich umfasst, in dem ein Transfertransistor und ein Kondensator ausgebildet sind. Übrigens kann die Beschreibung der gleichen Elemente der Struktur wie die, die in den vorgenannten entsprechenden Ausführungsbeispielen verwendet werden, weggelassen werden.
  • Eine Kondensatorstruktur, die in dem achten Ausführungsbeispiel verwendet wird, ist so konfiguriert, dass die Oberfläche des Speicherknotens 32 der Kondensatorstruktur, die in dem vierten Ausführungsbeispiel beschrieben ist, rau ist. Das heißt, dass Vorsprünge und Vertiefungen oder Unregelmäßigkeiten auf einem Abschnitt des Speicherknotens 32 ausgebildet sind, der von dem Zwischenschicht-Isolator 26 und einem Nitrid-Stoppfilm 28 exponiert worden sind. Ein Kondensator-Nitridfilm 42 wird auf der Oberfläche ausgebildet, die auf diese Weise mit Unregelmäßigkeiten versehen ist. So wird die Fläche des Kondensators der Kondensatorstruktur, die in dem achten Ausführungsbeispiel verwendet wird, durch die Vorsprünge und Vertiefungen groß im Vergleich zu der Kondensatorstruktur, die in dem vierten Ausführungsbeispiel verwendet wird. So wird die elektrische Kapazität Cs des Kondensators der Kondensatorstruktur, die in dem achten Ausführungsbeispiel verwendet wird, durch Vergrößerung der Kondensatorfläche groß.
  • Ein Verfahren zur Herstellung der Kondensatorstruktur, die in dem achten Ausführungsbeispiel verwendet wird, wird als Nächstes unter Bezugnahme auf die 43 und 44 beschrieben. Die 43 und 44 sind respektive Schnittdarstellungen, die Herstellungsverfahren zeigen, die bei der Kondensatorstruktur benutzt werden, die in dem achten Ausführungsbeispiel verwendet wird. Die folgenden Verfahren, die in dem achten Ausführungsbeispiel verwendet werden, sind identisch mit denen, die in dem siebten Ausführungsbeispiel beschrieben wurden, mit der Ausnahme, dass nur die Art und Weise der Musterbearbeitung der zweiten Polysiliciumschicht 56 in den Herstellungsverfahrensschritten, die in dem siebten Ausführungsbeispiel verwendet werden, sich von den Herstellungsverfahren unterscheiden, die in dem achten Ausführungsbeispiel verwendet werden.
  • In dem Herstellungsschritt zur Bearbeitung der zweiten Polysiliciumschicht 56 in ein vorgegebenes Muster, wie er in dem achten Ausführungsbeispiel verwendet wird, werden eine zweite Polysiliciumschicht 56, die an Seitenabschnitte einer ersten Polysiliciumschicht 52 und einen ersten PSG-Film 54 auf der Seite nahe bei dem Bitleitungs-Kontaktloch 40 angrenzen, eine zweite Polysiliciumschicht 56, die an Seitenabschnitte der ersten Polysiliciumschicht 54 und den ersten PSG-Film 54 auf der Seite weit weg von dem Bitleitungs-Kontaktloch 40 angrenzt, und ein Bereich (entsprechend einem Bereich, der mit einem Symbol b in 43(A) bezeichnet ist, die einen Verfahrensablauf äquivalent zu 37(A) zeigt), der zweiten Polysiliciumschicht 56, die sich linear zwischen den zwei Polysiliciumschichten 56, die an diese Seitenabschnitte angrenzen, erstreckt, einer Musterbearbeitung unterzogen, so dass sie mit einem Drain-Kontaktloch 30 zwischen den zweiten Polysiliciumschichten 56 stehen bleiben. Die restlichen Abschnitte überdecken die obere Oberfläche des ersten PSG-Film 54 und die zwei Seitenabschnitte, und Seitenabschnitte des ersten PSG-Films 54, die andere sind als die oben beschriebenen Seitenabschnitte, werden nicht mit der zweiten Polysiliciumschicht 56 abgedeckt (siehe 43(B)).
  • Danach kann die Kondensatorstruktur, die in dem achten Ausführungsbeispiel verwendet wird, hergestellt werden durch Entfernen des ersten PSG-Films 54 (siehe 43(C)), Entfernen eines zweiten PSG-Films 48 (siehe 44(A)), Ausbilden eines Kondensator-Nitridfilms 42 (siehe 44(B)) und Ausbilden einer Zellenplatte 44 (siehe 44(C)).
  • Die Kondensatorstruktur, die in dem achten Ausführungsbeispiel verwendet wird, kann auch durch ein anderes Herstellungsverfahren hergestellt werden, welches als Nächstes beschrieben wird. Ein anderes Verfahren zur Herstellung einer Kondensatorstruktur, die in dem achten Ausführungsbeispiel verwendet wird, wird unter Bezugnahme auf die 45 und 46 beschrieben. Die 45 und 46 sind respektive Querschnittsdarstellungen, die Abwandlungen der Herstellungsverfahren zeigen, die für die Kondensatorstruktur benutzt werden, die in dem achten Ausführungsbeispiel verwendet wird. Die Modifikationen sind identisch mit denen, die in dem siebten Ausführungsbeispiel beschrieben wurden, mit der Ausnahme, dass nur die Art und Weise der Musterbearbeitung der zweiten Polysiliciumschicht in den Herstellungsverfahrensschritten, die in dem siebten Ausführungsbeispiel verwendet werden, anders sind als die Herstellungsverfahrensschritte, die in dem achten Ausführungsbeispiel verwendet werden.
  • Indem Verfahrensschritt der Herstellung der zweiten Polysiliciumschicht 56, die in dem achten Ausführungsbeispiel verwendet wird, in ein vorgegebenes Muster, werden eine zweite Polysilicium schicht 56, die an Seitenabschnitte der ersten Polysiliciumschicht 52 und an einen ersten PSG-Film 54 auf der Seite nahe bei dem Bitleitungs-Kontaktloch 40 angrenzt, eine zweite Polysiliciumschicht 56, die an Seitenabschnitte der ersten Polysiliciumschicht 52 und den ersten PSG-Film 54 auf der Seite weit weg von dem Bitleitungs-Kontaktloch angrenzt, und ein Bereich (entsprechend einem Bereich, der mit einem Symbol b in 45(A) bezeichnet ist, der ein Verfahren zum Ablauf äquivalent zu 40(C) zeigt) der zweiten Polysiliciumschicht 56, die sich linear zwischen den zweiten Polysiliciumschichten 56, die an diese Seitenabschnitte angrenzen, erstrecken, einer Musterbearbeitung so unterworfen, dass sie mit einem Drain-Kontaktloch 30 zwischen den zweiten Polysiliciumschichten 56 stehen bleiben (siehe 45(B)). Die restlichen Abschnitte überdecken die obere Oberfläche des ersten PSG-Films 54 und die zwei Seitenabschnitte, und Seitenabschnitte des ersten PSG-Films 54, die andere sind als die oben beschriebenen Seitenabschnitte, werden nicht mit der zweiten Polysiliciumschicht 56 abgedeckt (siehe 45(B)).
  • Danach kann die Kondensatorstruktur, die in dem achten Ausführungsbeispiel verwendet wird, hergestellt werden durch Entfernen des ersten PSG-Films 54 (siehe 45(C)), Entfernen eines zweiten PSG-Films 58 (siehe 46(A)), Ausbilden eines Kondensator-Nitridfilms 42 (siehe 46(B)) und Ausbilden eines Zellenplatte 44 (siehe 46(C)).
  • Die Kondensatorstruktur, die in dem achten Ausführungsbeispiel verwendet wird und die entsprechend den Herstellungsverfahrensschritten hergestellt wurde, die für die Modifikationen verwendet wurden, nimmt eine Form an, bei der Unregelmäßigkeiten selbst auf den unteren Oberflächenseiten der ersten und zweiten Polysiliciumschichten 52 und 56 ausgebildet sind. Folglich nimmt die Oberfläche des Speicherknotens 32, der aus den ersten und zweiten Polysiliciumschichten 52 und 56 aufgebaut ist, weiter zu. Als Resultat wird die elektrische Kapazität Cs des Kondensators größer.

Claims (12)

  1. Ein Halbleiterspeicher-Bauelement mit einem Stapeltypkondensator, umfassend: einen Transistor (20) mit einer ersten leitfähigen Schicht (12), einer zweiten leitfähigen Schicht (14) und einem ersten isolierenden Film (26); eine erste Öffnung (30), die in dem ersten isolierendem Film (26) ausgebildet ist, um die erste leitfähige Schicht (12) frei zu legen; eine zweite Öffnung (40), die in dem ersten isolierenden Film (26) ausgebildet ist, um die zweite leitfähige Schicht (14) freizulegen; ein Speicherknoten (32), der über die erste Öffnung (30), die in dem ersten isolierenden Film (26) ausgebildet ist, mit der ersten leitfähigen Schicht (12) verbunden ist, eine zweite Elektrode (44), die von dem Speicherknoten isoliert ist, um einen Kondensator mit dem Speicherknoten (32) zu bilden, und eine Bitleitung (46), die mit einer zweiten leitfähigen Schicht (14) über die zweite Öffnung (40), die in dem isolierendem Film (26) ausgebildet ist, verbunden ist, wobei der Speicherknoten (32) aus einem Abschnitt (36) besteht, der sich auf dem Film erstreckt, wobei der Abschnitt (36) einen Kondensatorbereich, der auf der Oberseite des isolierenden Films (26) plaziert ist, und einen vorspringenden finnenförmigen Elektrodenabschnitt (38) bildet, der sich nach oben erstreckt und teilweise den sich auf dem Film erstreckenden Abschnitt (36) abdeckt, wobei der finnenförmige Elektrodenabschnitt (38) so ausgebildet ist, dass er sich in Richtung der zweiten Öffnung (40) von dem sich auf dem Film erstreckenden Abschnitt (36) auf der Seite der zweiten Öffnung (40) in einem Abstand befindet, und sich dadurch innerhalb des Kondensatorbereiches befindet, um so einen kleineren Bereich als den Kondensatorbereich zu überdecken, die Bitleitung (46), die sich auf der Oberfläche einer zweiten isolierenden Schicht befindet, wobei die zweite isolierende Schicht die zweite Elektrode (44) abdeckt; und eine Wortleitung (18), die sich in einem Bereich auf dem Halbleitersubstrat (10) befindet.
  2. Das Bauelement nach Anspruch 1, worin der finnenförmige Elektrodenabschnitt (38) in der Form eines Daches ausgebildet ist, welches von dem sich auf dem Film erstreckenden Abschnitt (36) auf der gegenüberliegenden Seite der zweiten Öffnung (40) vorspringt und sich zu der zweiten Öffnung (40) weg von dem sich auf dem Film erstreckenden Abschnitt (36) erstreckt.
  3. Das Bauelement nach Anspruch 1, worin der finnenförmige Elektrodenabschnitt 38 in der Form eines Daches ausgebildet ist, welches von dem sich auf dem Film erstreckenden Abschnitt auf der gegenüberliegenden Seite der zweiten Öffnung (40) vorspringt, und auf der Seite der zweiten Öffnung (40) mit dem sich auf dem Film erstreckenden Abschnitt (36) verbunden ist.
  4. Das Bauelement nach den Ansprüchen 1 bis 3, worin der sich auf dem Film erstreckende Abschnitt (36) und der finnenförmige Elektrodenabschnitt (38) rauhe Oberflächen mit Vorsprüngen, Einschnitten bzw. Unregelmäßigkeiten haben.
  5. Das Bauelement nach Anspruch 1, worin der Kondensator umfasst eine erste Elektrode (32) mit einem sich auf dem Film erstreckenden Elektrodenabschnitt (36), der mit der ersten leitfähigen Schicht (12) über die erste Öffnung (30) verbunden ist und sich über dem ersten isolierenden Film (26) erstreckt, und einen Elektrodenabschnitt (p), der sich in einer Dachform erstreckt, die sich in einer ersten Richtung entsprechend der Richtung zur normalen einer Hauptoberfläche des ersten isolierenden Films (26) von dem sich auf dem Film erstreckenden Abschnitt (36) vorspringt und sich in einer zweiten Richtung normal zu der ersten Richtung erstreckt, und worin der Abstand (p) einer finnenförmigen Elektrode (38) kleiner ist als ein Abstand eines Kondensatorbereichs (34) und einen topfförmigen Abschnitt (a) hat, der in der ersten Drainöffnung (30) eingebettet ist und der so konfiguriert ist, dass der Boden des topfförmigen Abschnitts (a), der einen U-förmigen Querschnitt hat, mit der ersten leitfähigen Schicht (12) verbunden ist.
  6. Das Bauelement nach Anspruch 5, worin die Fläche der finnenförmigen Elektrode (38) von oben betrachtet, kleiner ist als die Fläche des Kondensatorbereichs (34) des Kondensators.
  7. Das Bauelement nach Anspruch 5, worin sich der dachförmig erstreckende Elektrodenabschnitt (b) in dem Kondensatorbereich (34) enthalten ist.
  8. Das Bauelement nach Anspruch 5, worin der sich dachförmig erstreckende Elektrodenabschnitt (b) nur von dem sich auf dem Film erstreckenden Elektrodenabschnitt (36) vorspringt, der gegenüber dem sich auf dem Film erstreckenden Elektrodenabschnitt (36) auf der Bereitstellungsseite der zweiten Öffnung (40) mit Bezug zur ersten Öffnung (30) plaziert ist.
  9. Das Bauelement nach Anspruch 5, worin der dachförmig sich erstreckende Elektrodenabschnitt (b) von dem sich auf den Elektrodenabschnitt (36) erstreckenden Film auf beiden Seiten der ersten Öffnung (30) vorspringt.
  10. Das Bauelement nach den Ansprüchen 1–9, worin der sich auf dem Film erstreckende Elektrodenabschnitt (36) von einer Oberfläche des ersten isolierenden Films (26) entfernt ist.
  11. Das Bauelement nach den Ansprüchen 1 bis 10, worin die erste (32) oder zweite (44) Elektrode zur Verfügung gestellt werden, in dem eine Oberfläche davon an den zweiten isolierenden Film (42) grenzt und parallel dazu eine Hauptoberfläche des Halbleiterspeicherbauelements konvexe oder konkave (48) Formen enthält.
  12. Das Bauelement nach den Ansprüchen 1 bis 10, worin der sich auf dem Film erstreckende Elektrodenabschnitt (36) oder der sich dachförmig erstreckende Elektrodenabschnitt (b) so zur Verfügung gestellt wird, dass eine Oberfläche davon, die an dem zweiten isolierenden Film (42) grenzt, eine konvexe und eine konkave Form enthält.
DE69731802T 1996-09-24 1997-09-11 Halbleiter-Speicherbauteil Expired - Fee Related DE69731802T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8252095A JPH1098163A (ja) 1996-09-24 1996-09-24 半導体記憶装置のキャパシタ構造及びその形成方法
JP25209596 1996-09-24

Publications (2)

Publication Number Publication Date
DE69731802D1 DE69731802D1 (de) 2005-01-05
DE69731802T2 true DE69731802T2 (de) 2005-12-08

Family

ID=17232470

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69731802T Expired - Fee Related DE69731802T2 (de) 1996-09-24 1997-09-11 Halbleiter-Speicherbauteil

Country Status (6)

Country Link
US (2) US6236078B1 (de)
EP (1) EP0831531B1 (de)
JP (1) JPH1098163A (de)
CN (1) CN1149677C (de)
DE (1) DE69731802T2 (de)
TW (1) TW360973B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19842704C2 (de) * 1998-09-17 2002-03-28 Infineon Technologies Ag Herstellverfahren für einen Kondensator mit einem Hoch-epsilon-Dielektrikum oder einem Ferroelektrikum nach dem Fin-Stack-Prinzip unter Einsatz einer Negativform
US6746877B1 (en) * 2003-01-07 2004-06-08 Infineon Ag Encapsulation of ferroelectric capacitors
US6800892B2 (en) * 2003-02-10 2004-10-05 Micron Technology, Inc. Memory devices, and electronic systems comprising memory devices
KR101100427B1 (ko) * 2005-08-24 2011-12-30 삼성전자주식회사 이온 전도층을 포함하는 불휘발성 반도체 메모리 장치와 그제조 및 동작 방법
KR101814576B1 (ko) * 2011-04-20 2018-01-05 삼성전자 주식회사 반도체 소자

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2642364B2 (ja) 1987-12-03 1997-08-20 富士通株式会社 半導体記憶装置及びその製造方法
JPH02312269A (ja) * 1989-05-26 1990-12-27 Toshiba Corp 半導体記憶装置およびその製造方法
US5196365A (en) * 1989-07-05 1993-03-23 Fujitsu Limited Method of making semiconductor memory device having stacked capacitor
US5164337A (en) * 1989-11-01 1992-11-17 Matsushita Electric Industrial Co., Ltd. Method of fabricating a semiconductor device having a capacitor in a stacked memory cell
KR930002292B1 (ko) * 1990-06-02 1993-03-29 삼성전자 주식회사 반도체 장치 및 그 제조방법
KR920001716A (ko) * 1990-06-05 1992-01-30 김광호 디램셀의 적층형 캐패시터의 구조 및 제조방법
US5236859A (en) * 1990-06-05 1993-08-17 Samsung Electronics Co., Ltd. Method of making stacked-capacitor for a dram cell same
KR930008583B1 (ko) * 1990-10-25 1993-09-09 현대전자산업주식회사 스택캐패시터 및 그 제조방법
JP2633395B2 (ja) * 1990-12-12 1997-07-23 シャープ株式会社 半導体メモリ素子の製造方法
US5219780A (en) * 1991-03-14 1993-06-15 Gold Star Electron Co., Ltd. Method for fabricating a semiconductor memory cell
US5053351A (en) * 1991-03-19 1991-10-01 Micron Technology, Inc. Method of making stacked E-cell capacitor DRAM cell
KR940011801B1 (ko) * 1991-03-23 1994-12-26 삼성전자 주식회사 고용량 캐패시터를 포함하는 반도체 장치 및 그의 제조방법
US5068199A (en) * 1991-05-06 1991-11-26 Micron Technology, Inc. Method for anodizing a polysilicon layer lower capacitor plate of a DRAM to increase capacitance
JPH0575056A (ja) * 1991-09-12 1993-03-26 Miyagi Oki Denki Kk 半導体素子の製造方法
US5340763A (en) * 1993-02-12 1994-08-23 Micron Semiconductor, Inc. Multi-pin stacked capacitor utilizing micro villus patterning in a container cell and method to fabricate same
US5354705A (en) * 1993-09-15 1994-10-11 Micron Semiconductor, Inc. Technique to fabricate a container structure with rough inner and outer surfaces
US5449635A (en) * 1993-12-28 1995-09-12 Goldstar Electron Co., Ltd. Method of fabricating a semiconductor memory
KR0140644B1 (ko) * 1994-01-12 1998-06-01 문정환 반도체 메모리장치 및 그 제조방법
KR0154161B1 (ko) * 1994-06-30 1998-10-15 김주용 반도체소자의 캐패시터 제조방법
JPH08204148A (ja) * 1995-01-30 1996-08-09 Sony Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
TW360973B (en) 1999-06-11
CN1149677C (zh) 2004-05-12
EP0831531A1 (de) 1998-03-25
EP0831531B1 (de) 2004-12-01
US6333226B1 (en) 2001-12-25
CN1185657A (zh) 1998-06-24
DE69731802D1 (de) 2005-01-05
JPH1098163A (ja) 1998-04-14
US6236078B1 (en) 2001-05-22

Similar Documents

Publication Publication Date Title
DE10235986B4 (de) Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben
DE102004031385B4 (de) Verfahren zur Herstellung von Stegfeldeffekttransistoren in einer DRAM-Speicherzellenanordnung, Feldeffekttransistoren mit gekrümmtem Kanal und DRAM-Speicherzellenanordnung
DE69014486T2 (de) Halbleiterspeicheranordnung mit Stapelkondensator und Verfahren zu ihrer Herstellung.
DE69835780T2 (de) Halbleiter-Speicherbauelement und Verfahren zu seiner Herstellung
DE4220497B4 (de) Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE69015135T2 (de) Verfahren zum Herstellen eines Kondensators für DRAM-Zelle.
DE19750918B4 (de) Halbleitereinrichtung mit Bitleitung und Kondensatorelektrode und zugehöriges Herstellungsverfahren
DE4016686C2 (de) Verfahren zum Herstellen eines Halbleiterspeichers
DE19549116C2 (de) Verfahren zur Herstellung von Halbleitereinrichtungen mit Kontaktlöchern für Bitleitungen und Speicherknoten
EP1179849A2 (de) Speicherzelle und Herstellungsverfahren
DE4201506C2 (de) Verfahren zur Herstellung von DRAM-Speicherzellen mit Stapelkondensatoren mit Flossenstruktur
DE4215203A1 (de) Speicherkondensator und verfahren zu dessen herstellung
DE4031411A1 (de) Verfahren zur herstellung eines halbleiters
DE4238801A1 (en) Dynamic random-access memory layout - has diffusion zones formed in common for two adjacent memory cells separated by channel zone at angle to word and bit lines
DE4424933A1 (de) Halbleiterspeichervorrichtung und Verfahren zur Herstellung derselben
DE4028488A1 (de) Halbleiterspeichervorrichtung und verfahren zu ihrer herstellung
DE3842474A1 (de) Stapelkondensator-dram und verfahren zur herstellung derselben
DE3910033A1 (de) Halbleiterspeicher und verfahren zu dessen herstellung
DE4213945A1 (de) Speicherkondensator und verfahren zu dessen herstellung
EP0875937A2 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE3543937C2 (de)
DE4426311A1 (de) Leiterbahnstruktur eines Halbleiterbauelementes und Verfahren zu ihrer Herstellung
DE4441153C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung
DE19845058A1 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE102005001904A1 (de) Halbleiterspeicher, Halbleiterbauteil und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee