DE69429741T2

DE69429741T2 - Analoge, selbstständige Prüfbusstruktur zum Testen integrierter Schaltungen auf einer gedruckten Leiterplatte

Info

Publication number: DE69429741T2
Application number: DE69429741T
Authority: DE
Inventors: Nai-Chi Lee
Original assignee: Koninklijke Philips Electronics NV
Current assignee: NXP BV
Priority date: 1993-05-24
Filing date: 1994-05-18
Publication date: 2002-09-05
Anticipated expiration: 2014-05-19
Also published as: US5717329A; KR100381079B1; EP0627631B1; US5731701A; JPH06331697A; TW256887B; DE69429741D1; EP0627631A2; EP0627631A3; US5581176A; US5705925A

Description

GEBIET DER ERFINDUNG

Die vorliegende Erfindung bezieht sich auf das Testen analoger Schaltungsmodule und, im Besonderen, analoger Schaltungsmodule auf einem Träger oder einer Leiterplatte.
Die vorliegende Erfindung stellt eine Verbesserung von US-Patent 5 107 208 dar. Das bekannte Schema eignet sich im Besonderen für das Zerlegen integrierter Schaltkreise in Teilmodule zu Testzwecken.
Die Erfindung bezieht sich ebenfalls auf den Bereich des Boundary Scans von Digitalschaltungen. Ein allgemeines Schema zum Testen von Digitalschaltungen auf einem Träger wurde in IEEE Std 1149.1-1990, "IEEE Standard Test Access Port and Boundary-Scan Architecture" vorgeschlagen. Durch dieses Schema besteht die Möglichkeit, Digitalschaltungen zur Prüfbarkeit zu entwerfen.
Ein weiteres digitales Testschema, bei welchem eine Divide and Conquer- Methode angewandt wird, geht aus "Design for Autonomous Test" v. E.J. McCluskey und S. Boaorgui-Nesbat, IEEE Transactions on Computers, Bd. C-30, Nr. 11, S. 886-875, 11/81, hervor.
Analogschaltungen müssen ebenfalls zur Prüfbarkeit entworfen werden. Die typische Analogschaltung ist schwerer zu testen als die typische Digitalschaltung, und zwar mit aus den folgenden Gründen. Analogmodule sind eng gekoppelt, wobei alles voneinander abhängig ist. Konstruktionsspielräume sind, im Vergleich zu den in Digitalschaltungen vorgesehenen, großen Sicherheitsspielräumen, bei Analogschaltungen eng. Analogschaltungen weisen komplexe Signalarten auf, was heißt, dass, im Gegensatz zu Digitalsignalen, welche unter Verwendung von Schieberegistern auf einfache Weise gemessen/gesteuert werden können, in der Regel ein Direktzugriff erforderlich ist, um Analogsignale zu messen oder zu steuern. Es besteht keine Möglichkeit, interne Zustände, wie zum Beispiel die Ladung von Kondensatoren, von Analogschaltungen zu halten, während die Digitalschaltungen Freigabesignale oder -taktimpulse vorsehen. Analogschaltungen sind gegenüber Eingangsrauschen und Ausgangslasteinflüssen empfindlich. Analogschaltungen weisen keine genau abgegrenzten I/O-Anschlusstypen auf. Ein Einzelanschluss kann mehreren Zwecken, wie zum Beispiel dem Laden/Entladen eines Kondensators sowie dem Messen von Schwellenspannungen, dienen, so dass eine Klassifizierung in "Eingang" oder "Ausgang" unwichtig erscheint. Im Gegensatz zu den einfachen Booleschen Gleichungen oder Hardware-Beschreibungssprachen, welche in der Digitalwelt verwendet werden, gibt es keine formale Spezifikation für Analogfunktionen. Es stehen, im Gegensatz zu Modellen "haftend an Logikpegel 0/1", welche bei Digitalschaltungen äußerst erfolgreich waren, jedoch in der Analogwelt nicht ausreichend sind, keine elementaren und universellen Fehlermodelle für Grenzwertfehler in Analogschaltungen zur Verfügung.
Es wurden einige Entwicklungen für Prüfbarkeitsschemen für Analog-/ Analog-Digital-Schaltkreise vorgestellt.
Bekannte Schemen weisen einige oder sämtliche der folgenden Nachteile auf:
- Sie sind nicht hierarchisch, d. h. sie lassen sich nicht gleichmäßig für Chip- und Leiterplattenebenen anwenden.
- Die Kontinuität eines normalen Signalwegs zwischen Teilmodulen (sei es bei einer Chip- oder einer Leiterplattenebene) ist nicht gewährleistet. Dieses bedeutet, dass nach Beendigung eines Einzeltests für Teilmodule noch ein zusätzlicher Test auf der nächst höheren Stufe erforderlich ist, um die richtige Verbindung zwischen Teilmodulen sicherzustellen.
- Die Anwendbarkeit jedes Schemas ist oftmals auf eine bestimmte Topologie oder eine bestimmte Klasse von Analogschaltungen beschränkt. Zum Beispiel besteht eine übliche Fehldarstellung von Analogschaltungen aus einer linearen Kette von Analogbausteinen, wobei jeder genau einen Eingang und einen Ausgang aufweist. Diese Fehldarstellung führt zu Testschemen, denen es an der allgemeinen Anwendbarkeit mangelt.
- Ein richtiger AC-Analogtest wird oftmals verhindert bzw. verzögert. Einige typische Vorgehensweisen sind:
- Analogteil von einem größtenteils digitalen Stromkreis so isolieren, dass ein Analogtest später von einem Anderen durchgeführt werden kann. Diese Vorgehensweise ist bei hauptsächlich analogen Stromkreisen oder in Fällen, in denen der Analogtest zu komplex ist, nicht realisierbar;
- Eingabe-/Ausgabeanschlüsse eines Analogbausteins (unter Verwendung von D/A und A/D-Umsetzern) in Digital umwandeln, so dass das Testen digital vorgenommen werden kann. In diesem Fall kann bei dem Analogbaustein ausschließlich ein DC (statischer) Test durchgeführt werden, wohingegen ein AC (dynamischer) Echtzeittest nicht durchführbar ist. Durch die für jeden I/O-Analoganschluss benötigten Umsetzer ist ebenfalls ein großer, zusätzlicher Platzbedarf erforderlich.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist Aufgabe der vorliegenden Erfindung, ein verbessertes, analoges Testschema vorzusehen.
Die Aufgabe der vorliegenden Erfindung wird erfüllt, indem Dreiwege- Analogschalter an bestimmten Anschlüssen von Schaltungsmodulen angeordnet werden. Die Schaltkreise können analog oder analog/digital sein. Die Dreiwege-Analogschalter sehen Verbindungen zwischen einem Testbus und den Anschlüssen vor und bieten damit die Möglichkeit, Signale an den Anschlüssen über den Testbus extern zu steuern und/oder zu messen.
In einem Ausführungsbeispiel sind die Schalter zwischen Pins eines integrierten Schaltkreises und inneren Eingängen und/oder Ausgängen eines Kernschaltkreises des integrierten Schaltkreises angeordnet.
In einem weiteren Ausführungsbeispiel sind die Schalter durch selbstständige Bauelemente dargestellt, welche von den ICs (integrierten Schaltkreisen), die zu prüfen und/oder zu beobachten sind, räumlich getrennt sind.

KURZBESCHREIBUNG DER ZEICHNUNG

Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im Folgenden näher beschrieben. Es zeigen:
Fig. 1 - einen Dreiwegeschalter nach dem Stand der Technik;
Fig. 2 - eine Analogschalterzelle;
Fig. 3 - ein IC-Gehäuse, welches einen Kernschaltkreis mit Analogschalterzellen aufweist, die an bestimmten Anschlussstellen des Gehäuses vorgesehen sind;
Fig. 4a - eine Testbahn auf einer Leiterplatte, welche mit Chips gemäß Fig. 3 bestückt ist;
Fig. 4b - eine zweite Testbahn auf der Leiterplatte von Fig. 4a.

AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE

Dem Sinne dieses Dokuments dienend, werden die folgenden Definitionen benutzt. Der Begriff "IC-Gehäuse" wird abwechselnd mit dem Wort "Chip" verwendet. Unter dem Wort "Träger" ist ein Medium zu verstehen, welches Schaltungsmodule trägt, die unter Anwendung der Erfindung getestet werden können. Leiterplatten stellen ein Beispiel eines Trägers dar. Unter dem Wort "Anschluss" ist eine elektrische Signalverbindung mit einem Modul, wie zum Beispiel ein Pin auf einem Chip oder ein Anschluss auf einer Leiterplatte, zu verstehen.
Fig. 1 zeigt den bekannten Schalter von U.S. Patent 5 107 208. Der Dreiwegeschalter 101 setzt sich aus zwei Übertragungsgattern T&sub1; und T&sub2; zusammen und ist zwischen zwei Teilmodulen A und B vorgesehen. Unter Steuerung von D-Flip-Flops 102 ermöglicht der Dreiwegeschalter eine Übertragung entlang einem von drei Wegen: i) einem normalen Datenweg von A zu B, ii) einem ersten Testweg von dem Testbus zu B oder iii) einem zweiten Testweg von A zu dem Testbus. Der Schalter kann die Zustände der nachstehenden Tabelle annehmen. TABELLE I
Die Flip-Flops werden wiederum durch Eingangsdatensignale an dem Anschluss, Data In' sowie deren Taktimpuls und Rücksetzeingänge gesteuert.
Wie in den bekannten Patent erläutert, kann der Dreiwegeschalter 101 sowohl drei als auch zwei Übertragungsgatter enthalten.
Fig. 2 zeigt eine Schaltzelle, in welche Elemente des Dreiwegeschalters von Fig. 1 integriert sind, die sich jedoch, entweder als selbstständiges Bauelement oder als Teil eines Schaltnetzes, welches einen Kernschaltkreis eines IC-Gehäuses umgibt, zur Dopplung an verschiedenen Stellen von Schaltungsmodulen bzw. Trägem eignet. Gehäuse 101 und 102 sind mit diesen von Fig. 1 identisch. Es sind vier Eingangsanschlüsse, IN, D_in, CLK und Reset vorgesehen, welche jeweils den folgenden Eingangsanschlüssen von Fig. 1 entsprechen: Eingang in Block 101 von Teilmodul A, Data In, Clock und Reset. Es sind zwei Ausgangsanschlüsse, OUT und D_out, vorhanden, welche jeweils dem Ausgang von Block 101 zu Teilmodul B und Data Out entsprechen. Es ist ein bidirektionaler Testanschluss entsprechend der Verbindung von Block 101 mit dem Testbus vorgesehen.
Fig. 3 zeigt ein IC-Gehäuse. Das IC-Gehäuse enthält einen Kernschaltkreis 304, welcher die Hauptfunktion des ICs übernimmt. Der Kernschaltkreis weist innere Eingänge und Ausgänge auf, welche über Schaltzellen gemäß Fig. 2 mit den Anschlüssen des Gehäuses verbunden sind. In diesem Fall sind sechs solche innere Eingänge und Ausgänge 310-315 dargestellt. Schaltzellen 301-303 sind jeweils zwischen inneren Eingängen 310- 312 und Anschlüssen IN3, IN2 und IN1 des IC-Gehäuses geschaltet. Schaltzellen 305, 306 und 307 sind jeweils zwischen inneren Ausgängen 313-315 und Anschlüssen OUT1, OUT2 und OUT3 des IC-Gehäuses geschaltet.
Die Anschlüsse D_In und D_Out der Zellen 301, 302, 303, 305, 306 und 307 sind sämtlich mit einem seriellen Bus D_In/D_Out verbunden, wobei D_Out jeder Zelle mit D_In einer nächsten Zelle verbunden ist. Die Anschlüsse Reset und CLK sind jeweils mit den Bussen Reset und CLK verbunden. Die Testanschlüsse der Zellen 301, 302 und 303 sind mit einer Testbusleitung ATBI verbunden. Die Testanschlüsse der Zellen 305, 306 und 307 sind mit einer Testbusleitung ATBO verbunden. ATBI und ATBO bilden zusammen einen Zweileitertestbus. Eine Person mit durchschnittlichem Fachwissen könnte weitere Testbusleitungen hinzufügen, um zusätzliche Testarten vorzusehen.
Die Zellen von Fig. 3 sind so vorgesehen, dass ein einzelner Eingangsanschluss und/oder ein einzelner Ausgangsanschluss gemäß einer, an D_In eingegebenen Testfolge gleichzeitig aktiviert werden können. Zum Beispiel bewirkt eine Verschiebung in einem Steuerungsablauf 00 00 01 00 00 11 an D_In, dass die Flip-Flops der Schaltzellen 301, 302, 303, 305, 306 und 307 gemäß der nachstehenden Tabelle geladen werden. TABELLE II
Dadurch wird Schaltzelle 303 so gesteuert, dass die Testbusleitung ATBI mit dem inneren Eingang 312 des Kernschaltkreises verbunden wird. Auch Schaltzelle 305 wird dadurch so gesteuert, dass die Testbusleitung ATBO mit dem inneren Ausgang 313 verbunden wird. Schaltzellen 301, 302, 306 und 307 werden so gesteuert, dass ihre normalen Bahnen vorgesehen und dabei ihre jeweiligen Anschlüsse IN mit ihren jeweiligen Anschlüssen OUT verbunden werden. Damit werden IN2, 1143, OUT2 und OUT3 jeweils mit den inneren Anschlüssen 311, 310, 314 und 315 des Kernschaltkreises verbunden. Es sei erwähnt, dass die Bitwerte für die jeweiligen, in Tabelle II aufgezeigten Schaltzellen den Werten Q&sub1; und Q&sub2; von Tabelle 1 entsprechen.
Falls erforderlich, können Testbusleitungen, im Besonderen dann, wenn mehr als zwei solche Leitungen vorhanden sind, mit weiteren Anschlüssen versehen werden.
In dem oben beschriebenen Ausführungsbeispiel sind die Schaltzellen 301- 303 und 305-307 in dem gleichen physikalischen Gehäuse (Chip) enthalten. Alternativ können die Schaltzellen 301-303 in einem Chip, der Kernschaltkreis 304 in einem anderen Chip und die Schaltzellen 305-307 in einem dritten Chip untergebracht sein. Das die Zellen 301-303 enthaltende Gehäuse wäre mit dem die Zellen 305-307 enthaltenden Gehäuse identisch, wobei das erste Gehäuse mit der Testbusleitung ATBI und das zweite Gehäuse mit der Testbusleitung ATBO verbunden wären. Dieses alternative Ausführungsbeispiel hätte den Vorteil, dass keinerlei Modifikationen in derzeitigen Standardchips erforderlich wären.
Fig. 4a zeigt einen Träger mit drei Chips, A, B und C, wie in Fig. 3 dargestellt. Jeder Chip enthält einen jeweiligen Kernschaltkreis. Die Chips sind über ihre Anschlüsse und Verknüpfungsschaltkreise miteinander verbunden. Unter dem Begriff "Verknüpfungsschaltkreise", wie hier verwendet, wird eine Schaltungsanordnung verstanden, welche Chips gemäß Fig. 3 miteinander verbindet. Der Begriff "Verknüpfungsschaltkreis" schließt einfache Leitungen, diskrete Bauelemente, wie zum Beispiel Widerstände und Kondensatoren, oder weitere, nicht in Fig. 3 dargestellte, integrierte Schaltkreise ein.
In Fig. 4a wird ein Datensignalweg hervorgehoben, bei welchem ein Inneneingang BI&sub1; zu dem Kernschaltkreis von Chip B vorgesehen ist, um Datensignale von der Testbusleitung ATBI aufzunehmen. Der Innenausgang BO&sub1; des Kernschaltkreises von Chip B ist so geschaltet, dass Datensignale der Testbusleitung ATBO zugeführt werden. Durch den auf diese Weise vorgesehenen Signalweg kann ein externes Prüfsignal dem inneren Knotenpunkt BI&sub1; direkt zugeführt werden. Das Signal am inneren Knotenpunkt BO&sub1; kann ebenfalls extern gemessen werden. Die Prüfbarkeit des Kernschaltkreises von Chip B wird daher verbessert.
Fig. 4b zeigt den gleichen Träger wie den in Fig. 4a dargestellten. In Fig. 4b dient dieser zum Testen des Verknüpfungsschaltkreises 401. Der hervorgehobene, für diesen Test verwendete Datensignalweg verläuft in der zu der in Fig. 4a dargestellten entgegengesetzten Richtung. Bei diesem Test wird der Ausgang der Schaltzelle BO&sub3; von Chip B gesteuert, um Testsignale von Testbusleitung ATBO aufzunehmen und diese Signale dem Verknüpfungsschaltkreis 401 zuzuführen. Eine der Eingangsschaltzellen CI&sub3; von Chip C wird gesteuert, um Datensignale von dem Verknüpfungsschaltkreis 401 aufzunehmen und diese der Testbusleitung ATBI zuzuführen. Durch den auf diese Weise vorgesehenen Signalweg besteht die Möglichkeit, ein externes Prüfsignal einem Eingang des Verknüpfungsschaltkreises 401 unmittelbar zuzuführen. Ein Signal an einem Ausgang von 401 kann ebenfalls extern gemessen werden. Die Prüfbarkeit des Verknüpfungsschaltkreises 401 wird daher verbessert.
Analog dazu könnten Schaltzellen gemäß der Erfindung zwischen Anschlüssen der Leiterplatte und dem Verknüpfungsschaltkreis der Leiterplatte angeordnet sein. In einem solchen Fall würde der Träger das System darstellen, an welches die Leiterplatten angeschlossen sind. Die Verknüpfungsschaltkreise würden dann Verbindungen zwischen Leiterplatten darstellen.

Claims

1. Integrierter Schaltkreis mit analoger Funktionalität, welcher in einem analogen Kernschaltkreis (304) angeordnet ist, wobei der integrierte Schaltkreis eine Vielzahl externe Pins (IN1, IN2, IN3, OUT1, OUT2, OUT3) aufweist, der integrierte Schaltkreis einen Testbus (ATBI, ATBO) und mindestens einen Dreiwegeschalter (301, 302, 303, 305, 306, 307), welcher zwischen dem analogen Kernschaltkreis (304), dem Testbus (ATBI, ATBO) und einem Anschluss (IN1, IN2, IN3, OUT1, OUT2, OUT3) zur Eingabe in bzw. Ausgabe aus dem analogen Kernschaltkreis geschaltet ist, vorsieht, der Dreiwegeschalter (301, 302, 303, 305, 306, 307) einen ersten, zweiten und dritten Zustand vorsieht, der Dreiwegeschalter (301, 302, 303, 305, 306, 307) Signale entlang einem normalen Weg zwischen dem Anschluss (IN1, IN2, IN3, OUT1, OUT2, OUT3) und dem analogen Kernschaltkreis in dem ersten Zustand überträgt, der Dreiwegeschalter (301, 302, 303, 305, 306, 307) Signale zwischen dem Testbus und dem analogen Kernschaltkreis in dem zweiten Zustand überträgt und der Dreiwegeschalter (301, 302, 303, 305, 306, 307) Signale zwischen dem Anschluss (IN1, IN2, IN3, OUT1, OUT2, OUT3) und dem Testbus in dem dritten Zustand überträgt, dadurch gekennzeichnet, dass der Anschluss (IN1, IN2, IN3, OUT1, OUT2, OUT3) durch einen ersten der externen Pins dargestellt ist, wobei der Dreiwegeschalter (301, 302, 303, 305, 306, 307) Signale zwischen einer Außenseite des integrierten Schaltkreises und dem analogen Kernschaltkreis oder dem Testbus in dem ersten bzw. dritten Zustand überträgt.

2. Integrierter Schaltkreis nach Anspruch 1, in welchem der Dreiwegeschalter (301, 302, 303) an einen Eingang (310, 311, 312) des analogen Schaltkreises (304) angeschlossen ist, wobei der Dreiwegeschalter (301, 302, 303) in dem ersten bzw. dritten Zustand dem analogen Kernschaltkreis (304) oder dem Testbus (ATBI, ATBO) Signale von der Außenseite des integrierten Schaltkreises zuführt.

3. Integrierter Schaltkreis nach Anspruch 1, in welchem der Dreiwegeschalter (305, 306, 307) an einen Ausgang (313, 314, 315) des analogen Kernschaltkreises (304) angeschlossen ist, wobei der Dreiwegeschalter (305, 306, 307) in dem ersten bzw. dritten Zustand der Außenseite des integrierten Schaltkreises Signale von dem analogen Kernschaltkreis (304) oder dem Testbus (ATBI, ATBO) zuführt.

4. Integrierter Schaltkreis nach Anspruch 2, wobei der Testbus eine erste und zweite Testbusleitung (ATBI, ATBO) aufweist, der Dreiwegeschalter (301, 302, 303) an die erste Testbusleitung (ATBI) gekoppelt ist, der integrierte Schaltkreis einen weiteren Dreiwegeschalter (305, 306, 307) aufweist, welcher zwischen dem analogen Kemschaltkreis (304), der zweiten Testbusleitung (ATBO) und einem zweiten der externen Pins (OUT1, OUT2, OUT3) gekoppelt ist, der weitere Dreiwegeschalter (305, 306, 307) einen ersten, zweiten und dritten Zustand vorsieht, der weitere Dreiwegeschalter in dem ersten Zustand Signale von dem analogen Schaltkreis (304) entlang einem normalen Weg zu dem zweiten der externen Pins (OUT1, OUT2, OUT3) überträgt, der weitere Dreiwegeschalter in dem zweiten Zustand Signale zwischen der zweiten Testbusleitung (ATBO) und dem analogen Kernschaltkreis (304) überträgt und der Dreiwegeschalter in dem dritten Zustand Signale von der zweiten Testbusleitung (ATBO) zu dem zweiten der externen Pins (OUT1, OUT2, OUT3) überträgt.

5. Integrierter Schaltkreis nach Anspruch 4, wobei dieser einen Datenbus (DIN, DOUT) aufweist, um Steuersignale zum Steuern der Zustände des Dreiwegeschalters (301, 302, 303) und des weiteren Dreiwegeschalters (305, 306, 307) zu übertragen.

6. Träger eines integrierten Schaltkreises, auf welchem eine große Anzahl integrierte Schaltkreise, einschließlich eines ersten und zweiten integrierten Schaltkreis nach einem der Ansprüche 1 bis 5, angeordnet ist, wobei der Träger mit mindestens einem Verknüpfungsschaltkreis (401) versehen ist, welcher an den ersten der externen Pins (BO3) des ersten integrierten Schaltkreises und den ersten der externen Pins (CI3) des zweiten integrierten Schaltkreises angeschlossen ist.

7. System mit einer großen Anzahl Leiterplatten, wobei ein erster integrierter Schaltkreis nach einem der Ansprüche 1 bis 5 auf einer ersten Leiterplatte, ein zweiter integrierter Schaltkreis nach einem der Ansprüche 1 bis 5 auf einer zweiten Leiterplatte angeordnet ist, das System mit mindestens einem Verknüpfungsschaltkreis versehen ist, welcher an den ersten der externen Pins des ersten integrierten Schaltkreises und den ersten der externen Pins des zweiten integrierten Schaltkreises angeschlossen ist.

8. Verfahren zum Testen eines Verknüpfungsschaltkreises (401) in einem System, welches einen ersten und zweiten integrierten Schaltkreis nach einem der Ansprüche 1 bis 5 sowie den Verknüpfungsschaltkreis (401) aufweist, welcher den ersten der externen Pins (BO3, C13) des ersten und zweiten integrierten Schaltkreises miteinander verbindet, wobei das Verfahren vorsieht:

- Schalten des Dreiwegeschalters in dem ersten und zweiten integrierten Schaltkreis in den zweiten bzw. dritten Zustand;

- Übertragen eines Eingangssignals von dem Testbus des zweiten integrierten Schaltkreises über den Dreiwegeschalter des zweiten integrierten Schaltkreises zu dem Verknüpfungsschaltkreis (401);

- Empfangen eines Ausgangssignals von dem Verknüpfungsschaltkreis (401) an dem Testbus des ersten integrierten Schaltkreises über den Dreiwegeschalter des ersten integrierten Schaltkreises.