DE69030359T2

DE69030359T2 - Anordnung zum Aufteilen und Testen von Submodulschaltkreisen von integrierten Schaltkreisen

Info

Publication number: DE69030359T2
Application number: DE1990630359
Authority: DE
Inventors: Nai Chi Lee
Original assignee: Philips Electronics NV
Current assignee: NXP BV
Priority date: 1989-12-19
Filing date: 1990-12-13
Publication date: 1997-10-02
Anticipated expiration: 2010-12-14
Also published as: EP0434137B1; DE69030359D1; EP0434137A2; EP0434137A3; JP3377097B2; JPH04110782A

Description

Die Erfindung bezieht sich auf eine Vorrichtung mit analogen elektronischen Schaltkreisen und einem Schaltkreis zum Testen der genannten Schaltkreise, wobei der genannte Schaltkreis einen Testbus mit einer Vielzahl von Leitern enthält und:
a) mindestens einen analogen Drei-Wege-Schalter (14, 15), wobei jeder Schalter folgendes enthält:
i) einen Ausgangsanschluß (16) zur Verbindung mit dem Eingang eines nachfolgenden Moduls (10);
ii) einen bidirektionalen Eingangs/Ausgangs-Anschluß zur Verbindung mit einem Testbus-Anschluß (18);
iii) einen Eingangsanschluß (12) zum Empfangen der Eingangsdaten von einem vorgeschalteten Modul (11);
b) Mittel zum Konfigurieren (19, 20) des mindestens einen analogen Drei-Wege-Schalters, damit dieser einen der folgenden Zustände annimmt:
i) einen ersten Zustand, in dem der Eingangsanschluß mit dem Ausgangsanschluß verbunden ist, so daß die Eingangsdaten das nachfolgende Modul erreichen;
ii) einen zweiten Zustand, in dem der Eingangs/Ausgangs-Anschluß mit dem Ausgangsanschluß verbunden ist, so daß die Testdaten das nachfolgende Modul erreichen; und
iii) einen dritten Zustand, in dem der Ausgang des vorgeschalteten Moduls mit dem Eingang des nachfolgenden Moduls und mit dem Eingangs/Ausgangs-Anschluß verbunden ist, so daß die Eingangsdaten den Testbus erreichen. in der Referenzschrift EP-A-333 241 wird ein System zum analogen Testen beschrieben, das mit einem parallelen Testbus ausgestattet ist und Schalter mit mehreren Positionen besitzt, die die Zuführung von Testsignalen zu den Makros, die Ausgabe von Ergebnissignalen von den Makros sowie den Betrieb der Makros bei Transparanz der Testeinrichtungen erlauben. In der Referenzschrift werden keine Schalterdetails auf der Ebene der elektronischen Bauelemente beschrieben. Außerdem werden für jeden Schalter zahlreiche Testleitungen benötigt, was angesichts der Komplexität der Vorrichtung zu einem extrem komplexen Verdrahtungsmuster führt. Ein besonderer Vorteil der vorliegenden Erfindung besteht darin, daß die Anzahl der Übertragungsgatter, die für die Realisierung des eigentlichen Schalters erforderlich sind, reduziert werden kann, während der Grad der Prüfbarkeit gesteigert wird.
Das Modul kann in seiner Gesamtheit getestet werden, indem bekannte elektrische Signale an die Eingangsanschlüsse des Modulschaltkreises angelegt werden und die Ausgangssignale an den Ausgangsanschlüssen beobachtet werden. Der Nachteil bei der Prüfung der Modulvorrichtung über externe Eingangs- und Ausgangsanschlüsse besteht darin, daß die Anzahl der erforderlichen Testfälle mit der Komplexität des Moduls exponentiell ansteigt. Signalmaskierungseffekte machen das Betreiben aller Submodule schwierig, und die Einschwingzeiten sind bei den Submodulen sehr unterschiedlich. Dies ist vor allem für analoge Schaltkreise von Bedeutung.
Es wurden verschiedene Techniken vorgeschlagen, um eine Strategie nach dem Prinzip "Teilen und Erobern" anzuwenden, indem das Modul in Submodule unterteilt wird, damit jedes Submodul wirksam von den anderen Submodulen getrennt und in seiner isolierten Lage getestet wird, um festzustellen, ob das jeweilige Submodul einwandfrei funktioniert.
Um Zugang zu den internen Anschlüssen der Submodule zu erhalten, die keine direkte Verbindung mit einem externen E/A-Pfad des Moduls haben, werden Schaltungstechniken bei dem einzelnen Modul angewendet.
Diese Techniken wurden für digitale und analoge Schaltungsmodule ebenso wie für Module mit gemischten analogen und digitalen Schaltungen eingesetzt. Eine solche Technik ist in einem Artikel mit dem Titel "Design for Testability for Mixed Analog/Digital ASICS", IEEE, 1988, Custom Integrated Circuits Conference, Seite 16.5.1 - 16.5.4, beschrieben. Bei dieser Technik wird ein gemischter analoger/digitaler ASIC-Chip in analoge und digitale Blöcke unterteilt und werden Multiplexer verwendet, die mit den internen Anschlüssen zwischen den Blöcken verbunden sind, so daß der interne Anschluß von den externen EIA-Flächen aus gesteuert oder beobachtet werden kann, je nachdem, welche Testmodus-Steuersignale den Multiplexern zugeführt werden.
In einer Abhandlung mit dem Titel "Design for Testability of Mixed Signal Integrated Circuits" von Kenneth Wagner und T.W. Williams, 1988 International Test Conference, Abhandlung 39.1 Seite 823 - 828, wird eine Technik für Makrotests auf einer integrierten Schaltung beschrieben. Das Schaltungsmodul ist in eine Reihe von Submodulen oder Makros unterteilt, die wiederum ihre eigenen spezifischen Funktionen definieren.
Bei der Aufteilung des Schaltungsmoduls werden analoge Makroeingänge isoliert und so gesteuert, daß die Makroausgänge über analoge Multiplexer beobachtet werden können. Die Multiplexer nehmen unerwünscht viel Leyoutfläche auf dem Modul in Anspruch und machen außerdem die Verlegung von zahlreichen zusätzlichen Leitungen von dem Multiplexer zu den verschiedenen internen Anschlüssen erforderlich. Auch die Anzahl der realisierbaren Testkonfigurationen ist begrenzt.

ZUSAMMENFASSUNG DER ERFINDUNG

Die vorliegende Erfindung hat zur Aufgabe, eine Anordnung zum Aufteilen eines Schaltungsmoduls in einzelne prüfbare Submodule zu schaffen.
Insbesondere hat die Erfindung zur Aufgabe, ein Schaltungsmodul mit Hilfe einer minimalen Anzahl von Schaltelementen aufzuteilen, um Layout-Fläche zu sparen.
Weiterhin hat die Erfindung zur Aufgabe, eine Anordnung zur dynamischen Aufteilung der Submodule innerhalb eines Schaltungsmoduls entsprechend der Sequenz der Dateneingabe in die Vorrichtung zu schaffen.
Diese und andere Aufgaben der Erfindung werden durch eine Vorrichtung mit analogen elektronischen Schaltungen und einem Schaltkreis zum Testen der genannten Schaltungen realisiert, wobei der genannte Schaltkreis folgendes enthält:
a) mindestens einen analogen Drei-Wege-Schalter, wobei jeder Schalter folgendes enthält:
i) einen Ausgangsanschluß zur Verbindung mit einem Eingang eines nachfolgenden Moduls;
ii) einen bidirektionalen Eingangs/Ausgangs-Anschluß zur Verbindung mit einem Testbus-Anschluß;
iii) einen Eingangsanschluß zum Empfangen der Eingangsdaten von einem vorgeschalteten Modul;
b) Mittel zum Konfigurieren des mindestens einen analogen Drei-Wege-Schalters, damit dieser einen der folgenden Zustände annimmt:
i) einen ersten Zustand, in dem der Eingangsanschluß mit dem Ausgangsanschluß verbunden ist, so daß die Eingangsdaten das Modul erreichen;
ii) einen zweiten Zustand, in dem der Eingangs/Ausgangs-Anschluß mit dem Ausgangsanschluß verbunden ist, so daß die Testdaten das Modul erreichen; und
iii) einen dritten Zustand, in dem der Eingangsanschluß mit dem Eingangs/Ausgangs-Anschluß verbunden ist, so daß die Eingangsdaten den Testbus erreichen. Zusätzliche Schaltungen werden zu dem Schaltungsmodul hinzugefügt, die das Modul in einzelne Submodule aufteilen. In einer ersten Ausführungsform der Erfindung ist der Schaltkreis dadurch gekennzeichnet, daß jeder Schalter weiterhin ein erstes und ein zweites Übertragungsgatter enthält, die an einem Ende miteinander verbunden sind. Wenn die Erfindung auf diese Weise ausgeführt wird, werden aus Übertragungsgattern bestehende analoge Schalter verwendet, um Zugang zu den normalen Signalpfaden zwischen den Modulen zu erhalten. Die Übertragungsgatter werden vorteilhafterweise in der Nähe eines internen Eingangsanschlusses eines Submoduls in dem Weg einer Signalleitung angeordnet, die den internen Anschluß mit einem anderen internen Ausgangsanschluß eines zweiten Submoduls verbindet. Die Übertragungsgatter sind außerdem mit einem Leiter eines Testbus verbunden.
Jedes der Submodule mit Anschlüssen, die zugewiesen oder beobachtet werden sollen, ist über ein Übertragungsgatter mit dem benachbarten Submodul verbunden. Eine Logischaltung ist vorgesehen, um den Schalter so einzustellen, daß entweder vorgegebene interne Anschlüsse mit einem Testbus-Leiter verbunden werden, der dem Eingangsanschluß eine zugewiesene Bedingung zuführt, oder daß der Leiter wird mit dem Eingangsanschluß verbunden, ohne die normalen Pfade durch das Modul zu stören, so daß eine Beobachtung der Signalbedingungen am Eingangsanschluß möglich ist.
Zusätzliche Eingangslausgangspfade können zu dem Schaltungs-Substrat des Moduls hinzugefügt werden, damit die Daten in die Logikschaltung hineingeschoben werden können und ein direkter Zugang zu einem der Testbus-Leiter möglich wird.

Kurze Beschreibung der Figuren

Figur 1 zeigt die Anordnung zum Testen implementiert zwischen zwei Submodulen 10 und 11 entsprechend einer bevorzugten Ausführungsform der Erfindung. Der analoge Schalter ist mit zwei Übertragungsgattern 14 und 15 ausgeführt.
Figur 2 zeigt eine Ausführung des analogen Schalters mit drei Übertragungsgattern, die im Vergleich zu dem Ausführungsbeispiel aus Figur 1 zusätzliche Testmöglichkeiten bietet.
Figur 3 zeigt ein Ausführungsbeispiel der Erfindung zur Schaffung einer reinen Beobachtungsfunktion zwischen zwei Schaltungs-Submodulen.
Figur 4 zeigt ein Ausführungsbeispiel, das eine reine Steuerfunktion für einen internen Anschluß eines Submoduls liefert.
Figur 5 zeigt eine spezielle Ausführungsform der Erfindung zum Aufteilen eines Schaltungsmoduls in zwei Submodule.
Figur 6 zeigt eine spezielle Ausführungsform der Erfindung zum Implementieren eines Testschemas für eine integrierte Schaltung eines Vorschaltgerätes für eine Leuchtstofflampe.

Beschreibung der bevorzugten Ausführungsform

Figur 1 zeigt in allgemeiner Form, wie zwei Submodule 10 und 11 von einem Schaltungsmodul mit einer Testanordnung der bevorzugten Ausführungsform aufgeteilt werden können. Bei den Submodulen 10 und 11 kann es sich um analoge Schaltungsblöcke handeln, die in Form eines einzigen Schaltkreises auf einer integrierten Schaltung vorgesehen sind. Durch die Aufteilung der integrierten Schaltung in die Submodule 10 und 11 können die Blöcke in einzelnen Abschnitten getestet werden. Die Submodule 10 und 11 verfügen im allgemeinen über einen Eingangsanschluß 16 und einen Ausgangsanschluß 13. Normalerweise haben solche Submodule mehr als einen Eingang und auch mehr als einen Ausgang.
Die Aufteilung erfolgt mit einem analogen Schalter 17, der neben einem Eingangsanschluß 16 eines Moduls 10 angeordnet ist. Der analoge Schalter 17 wird von einem Paar D-Flipflops 19 und 20 gesteuert.
Der analoge Schalter 17 umfaßt zwei Übertragungsgatter 14 und 15. In CMOS-Technologie können diese Übertragungsgatter durch parallelgeschaltete N-Kanal- und P-Kanal-Transistoren implementiert werden, deren Gate-Anschlüsse über einen Inverter verbunden sind. Diese bekannten Übertragungsgatter können so betrieben werden, daß 14 geschlossen ist und 15 geöffnet ist und damit der Ausgangsanschluß 13 vom Eingangsanschluß 16 getrennt ist, während der Eingangsanschluß 16 mit dem Bus-Leiter 18 verbunden wird. Ein Testsignal kann dann über die Testfläche 21 dem Eingangsanschluß 16 zugewiesen werden.
Wenn die beiden Übertragungsgatter 14 und 15 geschlossen gehalten werden, kann ein Signal vom Ausgangsanschluß 13 zu einem Testbus-Leiter 18 geleitet werden. Im normalen Betriebszustand sind der Eingangsanschluß 16 und der Ausgangsanschluß 13 miteinander verbunden, da 15 geschlossen und 14 geöffnet gehalten wird.
Es ist also offensichtlich, daß der analoge Schalter 17 sowohl eine Beobachtung des Eingangsanschlusses 16 erlaubt als auch das Zuweisen eines Steuersignals an den Eingangsanschluß 16 möglich macht.
Die dargestellte Konfiguration erlaubt die Überprüfung der Integrität des Zustandes des normalen Signalpfades 12. Dabei kann der Ausgangssignal vom Submodul 11 an der Testfläche 21 beobachtet werden, oder der Testfläche 21 kann ein gewünschtes Eingangssignal zugewiesen werden, und der Ausgangsanschluß 13 des Submoduls 10 kann über eine Fläcbe 23 beobachtet werden.
Die Steuerung des analogen Schalters 17 erfolgt durch die D-Flipflops 19 und 20. Die D-Flipflops 19 und 20 liefern an ihren Q-Ausgängen eine Aktivierungssignal an die Übertragungsgatter 14 und 15. Durch eine Programmierung der Flipflops 19 und 20 ist es also möglich, Anschluß 16 zu steuern oder Anschluß 13 zu beobachten.
Die Daten zum Herstellen eines Testzustandes werden einer Fläche 28 auf der integrierten Schaltung zugeführt. Fläche 26 wird ein Taktimpuls zugeführt, der die der Eingangsfläche 28 zugeführten seriellen Daten eintaktet. Durch Eintakten von zwei Eingangsdaten-Bits können die Übertragungsgatter 14 und 15 entsprechend der folgenden Tabelle eingestellt werden. TABELLE 1
Es ist zu beachten, daß Modus 3 in Tabelle 1 zeigt, daß bei einer Beobachtung von Ausgang 13 dieser Ausgang mit der üblichen Last am Eingangsanschluß 16 beobachtet wird. Die Gesamtlast am Ausgang 16 setzt sich zusammen aus der Parallelschaltung der normalen Last am Anschluß 16 und der zusätzlichen Last aufgrund der Testfläche 21 und der externen Meßinstrumente. Dieser Modus erlaubt jedoch weitgehend eine genaue Überwachung des Signals am Ausgangsanschluß 13 von Submodul 11 unter normalen Bedingungen.
Die beschriebene Ausführungsform mit zwei Übertragungsgattern stellt einen annehmbaren Kompromiß zwischen dem Einsparen von Layout-Fläche auf der Oberfläche der integrierten Schaltung und der Realisierung der Prüfbarkeit dar. Wie in Figur 2 dargestellt, kann auch ein drittes Übertragungsgatter 24 verwendet werden. Das dritte Ubertragungsgatter 24 erlaubt die Isolierung des Ausgangsanschlusses 13 vom Eingangsanschluß 16 während einer Beobachtungsfunktion. Das dritte Übertragungs gatter 24 kann das normale Ausgangssignal direkt in Nebenschluß zu dem Testbus- Leiter 18 führen, während die Übertragungsgatter 14 und 15 offen sind, so daß der Eingangsanschluß 16 wirksam vom Ausgangsanschluß 13 getrennt wird. Es ist jedoch zu beachten, daß die obige Ausführungsform mit zwei Übertragungsgattern vorgezogen wird, um Platz auf dem Substrat der integrierten Schaltung zu sparen, zumal die Prüf barkeit durch die Verwendung des Übertragungsgatters 24 nur unwesentlich verbessert wird.
Weitere Abwandlungen der Ausführungsform aus Figur 1 sind in den Figuren 3 und 4 dargestellt. Die in Figur 3 dargestellte vereinfachte Ausführung des erfindungsgemäßen Testschemas erlaubt die Beobachtung des Zustandes am Ausgangsanschluß 13 unter tatsächlichen Betriebsbedingungen. In Figur 4 kann dem Eingangsanschluß 16 ein Steuersignal von einer externen Testfläche 18 zugeführt werden, wenn der Ausgangsanschluß 13 getrennt ist.
Es muß darauf hingewiesen werden, daß die Ausführungsformen aus den Figuren 1, 2 und 3 die Prüfung des normalen Signalpfades 12 für jedes Submodul erlauben. Wenn die einzelnen Submodule einmal erfolgreich geprüft sind, ist daher die Kontinuität der Verbindungen zwischen den Submodulen gewährleistet.
Die Folge zum Testen der Submodule 10 und 11 ist in der nachstehenden Tabelle II aufgeführt, die zeigt, wie der Zustand der Flipflops 19 und 20 durch sequentielles Hereinschieben der Daten zum Ausführen der fünf genannten Funktionen eingestellt werden kann. Die beiden Flipflops 19 und 20 umfassen ein Zwei-Bit-Schieberegister, das einfach über den Dateneingang 28 programmiert werden kann, um die vier beschriebenen Funktionen zu implementieren. Ein Taktimpuls 26, der mit den Schieberegistern in Zusammenhang steht, wird zugeführt, um die einzelnen seriellen Datenbits hineinzuschieben. TABELLE II
Eine Rücksetz-Fläche 27 ist abgebildet, die mit den Rücksetzeingängen der Flipflops 19 und 20 verbunden ist. Durch die Rücksetzung wird der normale Funktionszustand einer Schaltung wiederhergestellt, bei dem die Übertragungsgatter 14 und 15 in den ungeschalteten Zustand gebracht werden, wobei das Übertragungsgatter 15 leitend ist und das Übertragungsgatter 14 nicht-leitend ist.
Die beschriebenen Prinzipien zum Aufteilen der Schaltkreise in einer integrierten Schaltung in Submodule mit Hilfe von analogen Drei-Wege-Schaltern sind in Figur 5 in einer realistischeren Konfiguration einer integrierten Schaltung dargestellt.
Figur 5 zeigt die wahrscheinlichen Verbindungen zwischen einem nachgeschalteten Submodul 10 und einem vorgeschalteten Submodul 11. Ein zweiter Ausgangsanschluß 13a ist in dem nachgeschalteten Submodul 10 vorgesehen und über den analogen Drei-Wege-Schalter 30 mit dem vorgeschalteten Submodul 11 verbunden. Der Eingang des analogen Schalters 30 ist mit dem Testbus-Leiter 31 verbunden. Der zweite Bus-Leiter 31 kann benutzt werden, um dem Eingang 16a einen Signalzustand zuzuweisen oder den Ausgang 13a des Submoduls 10 mit dem Bus-Leiter 31 zu verbinden - je nach Zustand des analogen Schalters 30. Die Schaltzustände des analogen Schalters 30 werden durch ein Paar D-Flipflops 32 gesteuert, die mit den oben beschriebenen D- Flipflops 19 und 20, welche den analogen Schalter 17 steuern, in Reihe geschaltet sind.
Es sind auch analoge Multiplexer 37 und 39 abgebildet, die ebenfalls jeweils aus zwei Übertragungsgattern bestehen. Mit diesen analogen Multiplexern kann die Anzahl der Schaltungsflächen für die integrierte Schaltung reduziert werden. Der analoge Multiplexer 37 erlaubt die Verbindung der Eingangsfläche 22 - je nach Zustand des D-Flipflops 33 - mit dem Testbus 18 oder einem Eingang 16 von Submodul 11. Die erforderlichen Eingangs- und Ausgangsflächen werden also auf ein Minimum begrenzt, was einem guten Entwurf der integrierten Schaltung entgegenkommt. Eine Eingangs-/Ausgangsfläche 21 ist dargestellt, die ebenfalls über einen analogen Multiplexer 38 verbunden werden kann. Dadurch kann die Eingangs/Ausgangs-Fläche 21 entweder mit dem Testbus-Leiter 31 oder mit einem Anschluß eines weiteren Submoduls verbunden werden, das nicht in dieser Figur dargestellt ist. Ein D-Flipflop 35 dient zur Steuerung des Schaltzustandes des analogen Multiplexers 38.
Durch die Verwendung größerer Multiplexer kann von einer Testfläche aus auf mehr als einen Testbus-Leiter zugegriffen werden. Zum Beispiel kann ein 4-zu- 1-Multiplexer entweder auf einen von drei Bus-Leitern zugreifen oder auf einen Anschluß eines Submoduls. In diesem Fall sind zwei Flipflops erforderlich, um den Schaltzustand des Multiplexers zu steuern.
Durch Abbildung weiterer Testfunktionen auf einen einzelnen Eingangs/- Ausgangs-Stift kann der zusätzliche Platzbedarf auf ein Minimum begrenzt werden. Es ist jedoch zu beachten, daß immer nur ein interner Ausgangsanschluß beobachtet werden kann, wenn solche Multiplexverfahren angewendet werden. Es kann also erforderlich sein, mehr als einen Testmodus für ein bestimmtes Submodul zuzuweisen.
Bei Verwendung des beschriebenen Testschemas ergibt sich der Flächenbedarf auf dem Substrat durch die analogen Schalter, die Multiplexer und die zusätzlichen E/A-Pfade auf dem Substrat. Fiir die Verlegung der Testbus- und Steuerleitungen für das Flipflop wird zusätzliche Kanalfläche benötigt. Für viele Applikationen bieten jedoch die Bauelemente, die diesen Platz auf dem Substrat beanspruchen, Vorteile im Vergleich zu anderen Techniken für die analoge Prüfung.
Bei der Anwendung der genannten Prinzipien ist offensichtlich, daß die Anzahl der Leiter N in dem Testbus proportional zu der Summe von der Anzahl interner Eingangsanschlüsse, die bei einem gegebenen Submodul gleichzeitig gesteuert werden müssen, und der Anzahl der internen Ausgangsanschlüsse M ist, die zur Prüfung eines Submoduls gleichzeitig beobachtet werden müssen.
Figur 6 zeigt schließlich eine spezielle Implementierung der Prinzipien der Erfindung für eine integrierte Schaltung, die als Vorschaltgeräte-Chip in einem Leuchtstofflampensystem dient. Diese allgemeine integrierte Schaltung veranschaulicht nur beispielhaft, wie integrierte Schaltungen im allgemeinen für eine Prüfung der Submodule aufgeteilt werden können.
In diesem besonderen Entwurf besteht der Vorschaltgeräte-Chip aus vier Submodulen. Diese umfassen das Treibermodul 69, das Steuermodul 66, das Stromversorgungsmodul 63 und das Schutzmodul 65. Bei der Aufteilung wurde die Tatsache genutzt, daß diese integrierte Schaltung bereits Unterteilungen in die vier Submodule enthält. Die analogen Drei-Wege-Schalter sind zur Steuerung ausgewählter interner Anschlüsse von jedem der vier Submodule vorgesehen. Bei der Festlegung der internen Anschlüsse, die gesteuert oder beobachtet werden sollen, kann nach der folgenden zusammenfassenden Tabelle III vorgegangen werden:

TABELLE III

Angesichts der Anzahl zu steuernder oder zu beobachtender interner Anschlüsse ergibt sich die Gesamtzahl der Leiter im Testbus aus der folgenden Tabelle: TABELLE IV
Diese Tabelle zeigt für jedes Modul, welche Eingänge gleichzeitig zugewiesen werden müssen und welche Ausgangsanschlüsse zu beobachten sind. Die Anzahl der erforderlichen Bus-Leiter für jeden der Tests aus Tabelle IV kann reduziert werden, wenn die Anschlüsse sequentiell beobachtet werden. Wenn bei der Prüfung des Schutzmoduls PRTCN nacheinander PMWMOFF, PPOFF, FSWP beobachtet werden, kann die Anzahl der Leiter auf drei reduziert werden, zwei zum Zuweisen von Steuersignalen auf VBEL, WIDTH und einer zur Beobachtung von PWMOFF, PPOFF und FSWP zu unterschiedlichen Zeiten. Dadurch wird allerdings die Prüfzeit für das Submodul PRTCTN verlängert, weil die Anschlüsse sequentiell beobachtet werden.
Die Anzahl der Leiter nimmt weitere Chipfläche auf dem Modul in Anspruch. Dieser Aspekt muß gegen das Einsparen von Testzeit abgewogen werden. Tabelle V zeigt eine Lösung, die als ein guter Kompromiß zwischen der Anzahl von Bus- Leitern und der Prüfzeit betrachtet werden kann.
Wie aus Tabelle V zu ersehen ist, sind die Leiter 46, 47 und 48 für die Steuerung von FSWP, PWMOFF, PPOFF angeschlossen, während der Leiter 45 im Modus Nummer 1 zur Beobachtung der Breite vorgesehen ist. Die restlichen Einträge der Tabelle zeigen drei weitere Testmodi, wobei die vier Leitungen des Bus benutzt werden, um die angegebenen Steuersignale "C" an den Steueranschlüssen zu implementieren, während gleichzeitig die angegebenen "O"-Signale an den Beobachtungs-Anschlüssen beobachtet werden.
Wenn jetzt entschieden wurde, welche Leiter des Busses bei einem Test mit Hilfe der analogen Schalter aus Figur 6 zu einem bestimmten Anschluß zu verlegen sind, ist es möglich, die in Tabelle V aufgeführten Anschlüsse entweder auf einen Ausgangs-Multiplexer 49 zur Beobachtung der Signale oder auf einen Eingangs-Multiplexer 43 zum Zuweisen von Steuersignalen für jeden der in Tabelle V aufgeführten Tests abzubilden. TABELLE V
Ein Multiplexer 43 ist dargestellt, der die normalen Eingangssignale OC (die einem festgestellten Überstrom-Zustand entsprechen), OV (die einem Überspannungs-Zustand entsprechen) und VLAMP (die der Spannung an der Leuchtstofflampe entsprechen) multiplext. Diese Stifte können während der Tests der integrierten Schaltung zusätzlich verwendet werden, um die drei erforderlichen Steuersignale einem der drei Testbus- Leiter 45, 46 und 47 zuzuführen.
Die Testbus-Leiter 45, 46, 47 und 48 sind mit entsprechenden Übertragungsgattern 61 und 62, 57, 58 und 59 zur Beobachtung oder Zuweisung einer Steuerbedingung an einem internen Anschluß der Submodule verbunden. Wie zu sehen ist, können die analogen Schalter 57, 58 und 59 die erforderliche Steuersignaleingabe von den Schaltungsflächen 40, 41 und 42 auf jedem der Eingänge FSWP, PWMOFF, PPOFF des Steuerungs-Submoduls 66 zuweisen.
Dieser Zuweisungszustand wird durch die Zustände der Flipflops 75 und 73 hergestellt, um sicherzustellen, daß die Schalter einen Zustand zur Schaffung?? dieser Bedingungen annehmen.
Der Multiplexer 49 erlaubt die Beobachtung eines internen Anschlußzustandes an jedem der Testbusse 46, 47 und 48. Der Multiplexer 49 wird unter der Steuerung des Flipflops 72 die Schaltungsfläche 50 mit dem Bus-Leiter 46 verbinden, die Schaltungsfläche 51 mit dem Bus-Leiter 47 und die Schaltungsfläche 52 mit der Bus- Leiter-Fläche 48. Ein analoger Multiplexer 55 ermöglicht die Verbindung der Schaltungsfläche 53 mit dem Leiter 45. Eine Schaltungsfläche 54 ermöglicht die Beobachtung des Busses 45 unter der Steuerung des Flipflops 71.
Wie zu sehen ist, sind die Schaltungsflächen 40, 41 und 42 und 50, 51, 52, 53 und 54 normale Signaleingangs- und Ausgangsanschlüsse für die integrierte Schaltung aus Figur 6. Durch die Verwendung der Multiplexer 43, 49, 55 und 56 wird daher die Stiftanzahl der Schaltung auf ein Minimum begrenzt.
Zusätzliche analoge Schalter 61 und 62 werden angeschlossen, um PRTCTN 65 vom Submodul CONTRL 66 und vom Stromversorgungs-Submodul 63 zu trennen. Diese Gatter werden durch die D-Flipflop-Schaltung 74 aktiviert. Es ist offensichtlich, daß die Flipflop-Schaltung 74 einen Vier-Bit-Ausgang liefert und die Flipflop- Schaltung 73 einen Drei-Bit-Ausgang zur Steuerung der entsprechenden analogen Schalter. Wie aus Tabelle V ersichtlich, können durch eine geeignete Einstellung der Flipflop-Schaltungen 73 und 74 die internen Anschlüsse WIDTH und VBEL über die Testbus-Leiter 45 und 46 entweder gesteuert oder beobachtet werden.
Wie bei den vorhergehenden Figuren beschrieben, werden drei zusätzliche Flächen zum Eintakten von Testmusterdaten in die Flipflops 71 bis 75 benutzt. Hierzu gehören die Dateneingangsfläche 28, eine Taktfläche 26 und eine Modus-Fläche 27 zum Rücksetzen der Flipflops. Im Rücksetzzustand wird die integrierte Schaltung auf normalen Betrieb zurückgestellt.
Somit wird anhand von mehreren Beispielen die Implementierung eines Testschemas für integrierte Schaltungen beschrieben. Das Testschema dient zum Testen, um Defekte in der integrierten Schaltung aufzuspüren. Dies ist nützlich, weil die integrierten Schaltungen dazu neigen können, daß das gleiche Submodul defekt ist. Durch frühzeitige Lokalisierung eines bestimmten defekten Submoduls können in einem frühen Stadium Korrekturen am Fertigungsprozeß vorgenommen werden. Darüber hinaus ist eine Verkürzung der Prüfzeit möglich. Dies ist der Fall, weil vor allem bei analogen Schaltungen eine Einschwingzeit für jeden Teil der gesamten Schaltung erforderlich ist. Durch Aufteilung der Schaltung können verschiedene Zeitschritte zum Prüfen von unterschiedlichen Bereichen genutzt werden und es muß nicht gewartet werden, bis eine Prüfzeit erreicht ist, die dem Modul mit der längsten erforderlichen Einschwingzeit entspricht.
Das System erlaubt die Durchführung unterschiedlicher Test während verschiedener Abschnitte des Fertigungsprozesses. Es ist zum Beispiel üblich, einen Wafer-Test durchzuführen, gefolgt von einem Pakettest bei der Herstellung integrierter Schaltungen. Aufgrund der beschriebenen Programmierbarkeit der D-Flipflops können verschiedene einzelne Tests vorgesehen werden.

Claims

1. Vorrichtung mit analogen elektronischen Schaltkreisen und einem Schaltkreis zum Testen der genannten Schaltkreise, wobei der genannte Schaltkreis einen Testbus mit einer Vielzahl von Leitern enthält und:

a) mindestens einen analogen Drei-Wege-Schalter (14, 15), wobei jeder Schalter folgendes enthält:

i) einen Ausgangsanschluß (16) zur Verbindung mit dem Eingang eines nachfolgenden Moduls (10);

ii) einen bidirektionalen Eingangs/Ausgangs-Anschluß zur Verbindung mit einem Testbus-Anschluß (18);

iii) einen Eingangsanschluß (12) zum Empfangen der Eingangsdaten von einem vorgeschalteten Modul (11);

b) Mittel zum Konfigurieren (19, 20) des mindestens einen analogen Drei-Wege-Schalters, damit dieser einen der folgenden Zustände annimmt:

i) einen ersten Zustand, in dem der Eingangsanschluß mit dem Ausgangsanschluß verbunden ist, so daß die Eingangsdaten das nachfolgende Modul erreichen;

ii) einen zweiten Zustand, in dem der Eingangs/Ausgangs-Anschluß mit dem Ausgangsanschluß verbunden ist, so daß die Testdaten das nachfolgende Modul erreichen; und

iii) einen dritten Zustand, in dem der Ausgang des vorgeschalteten Moduls mit dem Eingang des nachfolgenden Moduls und mit dem Eingangs/Ausgangs-Anschluß verbunden ist, so daß die Eingangsdaten den Testbus erreichen.

2. Vorrichtung nach Anspruch 1, wobei der genannte Schalter ein erstes und ein zweites Übertragungsgatter (14, 15) enthält, die an einem Ende miteinander verbunden sind, wodurch man drei Elektroden erhält, die den genannten Eingangsanschluß, den genannten Ausgangsanschluß bzw. den genannten bidirektionalen Eingangs/Ausgangs-Anschluß bilden.

3. Vorrichtung nach Anspruch 2, wobei der genannte Schalter weiterhin ein drittes Übertragungsgatter (24) enthält, das zwischen den Eingangsanschluß des Schalters und den Eingangs/Ausgangs-Anschluß des Schalters geschaltet ist.

4. Vorrichtung nach den Ansprüchen 1, 2 oder 3, wobei die Mittel zur Konfigurierung von mindestens einem Schalter eine Vielzahl von Flipflops (19, 20) enthalten, die jeweils mit mindestens einem genannten Übertragungsgatter verbunden sind, wobei die Flipflops in Reihe angeordnet sind, um auf einem Dateneingangs-Leiter (25) ein Datenbitmuster zu empfangen, wobei das erste und das zweite Übertragungsgatter innerhalb eines einzelnen Schalters mit einzelnen der Flipflops verbunden sind.

5. Vorrichtung nach Anspruch 4, wobei die genannten Flipflops D-Flipflops mit einem gemeinsamen Takteingang (26) sind.

6. Vorrichtung nach einem der Ansprüche 1 bis 5, bei der mehrere der genannten Schaltungen zwischen die jeweiligen Submodule der Schaltkreise geschaltet sind.

7. Vorrichtung nach einem der Ansprüche 1 bis 6, mit einer Vielzahl von Testleitungen (46 - 48) in dem genannten Testbus, die mit den Eingangs/Ausgangs- Anschlüssen der jeweiligen genannten Schalter verbunden sind.

8. Vorrichtung nach Anspruch 7, wobei die genannten Testleitungen wechselseitig getrennte Testflächen (40 - 42) haben.

9. Vorrichtungen nach einem der Ansprüche 1 bis 8, angeordnet auf einem einzigen Halbleitersubstrat.

10. Vorrichtung nach einem der Ansprüche 1 bis 9, und mit einem analogen Eingangs-Demultiplexer (37), der durch eine Signaleingangsfläche (22) der Vorrichtung gespeist wird, und mit Ausgängen, die mit einem bestimmten Testbus-Leiter und mit einem Eingang eines ersten Schaltungsmoduls verbunden sind, wobei die genannte Vorrichtung einen analogen Ausgangs-Multiplexer (39) hat, dessen Eingänge mit einem Ausgang eines zweiten Schaltungsmoduls und mit dem genannten bestimmten Testbus- Leiter verbunden sind und dessen Ausgang mit einer Signalausgangsfläche (23) der Vorrichtung verbunden ist, wobei das erste und das zweite Schaltungsmodul jeweils mit einem Eingang und einem Ausgang eines genannten Zwischenschalters verbunden sind.

11. Vorrichtung nach Anspruch 10 und mit entsprechenden genannten Schaltern an allen Eingängen und Ausgängen eines bestimmten Submoduls, um hierdurch eine vollständige Isolierung des betreffenden Submoduls zu erreichen.

12. Vorrichtung nach einem der Ansprüche 1 bis 11 und mit verschiedenen Teststeuerungs-Flipflops und mit einem Steuerdaten-Eingangspfad zum Empfangen von Steuerdaten für die genannten Teststeuerungs-Flipflops.

13. Vorrichtung nach Anspruch 12 und mit einer Rücksetzfläche (27) zum Empfangen eines Rücksetzsignals, um dadurch eine normale Konfiguration der genannten Schaltung herzustellen und einen Testzustand zu beenden.

14. Vorrichtung nach Anspruch 12 oder 13, wobei die genannten Flipflops in Reihe geschaltet sind, um ein Testdaten-Konfigurationssteuerungsmuster zu erhalten.

15. Vorrichtung nach Anspruch 12, 13 oder 14, wobei die genannten Flipflops über eine gemeinsame Testtaktfläche (26) getaktet werden.