DE69418283T2

DE69418283T2 - TFT mit niedriger parasitärer Kapazität

Info

Publication number: DE69418283T2
Application number: DE69418283T
Authority: DE
Inventors: Boer Willem Den; Mohshi Yang
Original assignee: OIS Optical Imaging Systems Inc
Current assignee: OIS Optical Imaging Systems Inc
Priority date: 1993-11-19
Filing date: 1994-11-17
Publication date: 1999-12-23
Anticipated expiration: 2014-11-18
Also published as: DE69418283D1; US5614427A; ATE179832T1; CA2135995C; EP0654828A2; EP0654828B1; CA2135995A1; EP0654828A3; US5414283A

Description

GEBIET DER ERFINDUNG

Die Erfindung betrifft eine TFT(Dünnfilmtransistor)-Anordnung in einer Aktivmatrix-Flüssigkristallanzeige (AMLCD) mit einer Vielzahl von TFTs, die in Form einer Matrix angeordnet sind, wobei jeder TFT eine Gate-Elektrode, einen Halbleiterfilm, eine Drain-Elektrode, eine Source-Elektrode und eine Pixelelektrode enthält, die auf einem isolierenden Substrat aufeinandergeschichtet sind. Insbesondere betrifft die Erfindung ein Pixel für eine Flüssigkristallanzeige, wie im Oberbegriff von Anspruch 1 angegeben.

HINTERGRUND DER ERFINDUNG

Aktivmatrix-Flüssigkristallanzeigevorrichtungen bestehen aus einer Matrix aus Flüssigkristall-Pixeln, die horizontal in Reihen und vertikal in Spalten angeordnet sind. Die individuellen Flüssigkristall-Bildelemente oder -Pixel enthalten erste und zweite einander gegenüberliegende Polarisatoren, ein Flüssigkristallmaterial, das zwischen den Polarisatoren angeordnet ist, und durchsichtige Elektroden, die auf einander entgegengesetzten Seiten des Flüssigkristallmaterials angebracht sind. Individuelle Pixel von Aktivmatrix-Flüssigkristallanzeigen sind vollständiger beschrieben in den US-Patenten Nr. 4,632,514, 5,150,235 und 5,161,041, deren Offenbarungen durch Bezugnahme hierin aufgenommen werden.
Elektronische Matrixanordnungen finden bedeutende Anwendung bei Aktivmatrix-Flüssigkristallanzeigen. Solche Aktivmatrix-Anzeigen enthalten allgemein X- und Y-Adreßleitungen, die vertikal und horizontal beabstandet sind und einander unter einem Winkel kreuzen, wodurch eine Vielzahl von Kreuzungspunkten gebildet wird. Zu jedem Kreuzungspunkt gehört ein Element, um selektiv adressiert zu werden. Diese Elemente können zum Beispiel Flüssigkristallanzeige-Pixel oder die Speicherzellen einer elektronisch adressierbaren Speicherzellenanordnung sein.
Zu jedem Element oder Pixel der Anordnung gehört allgemein irgendeine Form von Trennvorrichtung (z. B. ein Dünnfilmtransistor). Die Trennelemente ermöglichen, die individuellen Elemente oder Pixel selektiv zu adressieren, indem geeignete Lesepotentiale zwischen jeweiligen Paaren der X- und Y-Adreßleitungen angelegt werden.
Als Trennvorrichtungen in solchen Anordnungen haben Dünnfilm-Feldeffekttransistoren oder TFTs mit amorphem Halbleiter breite Verwendung gefunden. Aus abgeschiedenen Halbleitern wie z. B. amorphen Siliziumlegierungen gebildete Dünnfilmtransistoren sind für solche Anwendungen ideal geeignet, da sie sehr hohen Dunkelwiderstand zeigen und daher sehr niedrige Ströme im AUS-Zustand haben. Die Sperrströme sind so niedrig, daß sehr hohe Verhältnisse von EIN- zu AUS-Strom ermöglicht werden, um die nicht adressierten Anordnungspixel von den Pixeln zu trennen, die gerade adressiert werden.
Baulich enthalten Dünnfilmtransistoren (TFTs) allgemein im wesentlichen in derselben Ebene liegende Source- und Drain-Elektroden, ein Halbleitermaterial zwischen den Source- und Drain-Elektroden und eine Gate-Elektrode nahe am Halbleiter, die aber durch einen Gate-Isolator elektrisch davon getrennt ist. Der Stromfluß durch den Dünnfilmtransistor zwischen Source und Drain wird gesteuert, indem eine Spannung an die Gate-Elektrode angelegt wird. Die Spannung an der Gate-Elektrode erzeugt ein elektrisches Feld, das einen geladenen Bereich in der Nähe der Grenzfläche Halbleiter/Gate-Isolator ansammelt. Dieser geladene Bereich bildet einen stromleitenden Kanal im Halbleiter, durch den der Vorrichtungsstrom geleitet wird.
Fig. 1 und 2 zeigen einen konventionellen Dünnfilmtransistor vom linearen Typ, der in Verbindung mit einer Aktivmatrix-Flüssigkristallanzeige verwendet wird. Unter Bezugnahme auf Fig. 1 und 2 sind eine Vielzahl (nicht gezeigt) von TFTs 1 in Form einer Matrix auf einem durchsichtigen isolierenden Substrat 2 angeordnet. Gate-Elektroden 3 des Dünnfilmtransistors 1 sind durch eine Gate- Leitung 4 verbunden, die sich in der Reihenrichtung erstreckt. Drain-Elektroden 5 der Dünnfilmtransistoren 1 sind durch eine Drain-Leitung 6 verbunden, die sich in der Spaltenrichtung erstreckt. Eine Source-Elektrode 7 jedes Dünnfilmtransistors 1 ist mit einer durchsichtigen Pixelelektrode 8 verbunden, die unabhängig in einem Bereich gebildet ist, der von den Gate- und Drain-Leitungen 4 und 6 umgeben ist. Die Pixelelektrode 8 ist die durchsichtige, an eine Flüssigkristallschicht angrenzende Elektrode, die in Verbindung mit einer Gegenelektrode auf der anderen Seite der Flüssigkristallschicht selektiv die Flüssigkristall-Pixel ansteuert, wobei jeweilige Polarisatoren aktiviert werden, Lichtstrahlen durchzulassen oder zu absorbieren. Eine Elektrode, der ein Datensignal zugeführt wird, wird nachfolgend als Drain-Elektrode bezeichnet.
Wie speziell in Fig. 2 gezeigt, ist die aus Cr oder dergleichen bestehende Gate-Elektrode 3 auf dem durchsichtigen Glassubstrat 2 gebildet, und auf der Oberseite des Glassubstrats 2 einschließlich der Oberseite der Gate-Elektrode 3 ist ein aus Siliziumoxid oder Siliziumnitrid bestehender Gate-Isolationsfilm 9 gebildet. Auf dem Gate-Isolationsfilm 9 oberhalb der Gate-Elektrode 3 ist ein aus amorphem Silizium bestehender Halbleiterfilm 10 aufgeschichtet. Die Drain- und Source-Elektroden 5 und 7 sind auf dem Halbleiterfilm 10 gebildet. Die Drain- und Source-Elektroden sind um einen vorbestimmten Abstand voneinander getrennt, um einen Kanalteil 11 zu bilden. Die Drain- und Source-Elektroden 5 und 7 enthalten Kontaktschichten 5a bzw. 7a und Metallschichten 5b bzw. 7b und sind elektrisch mit dem Halbleiterfilm 10 verbunden.
Die Source-Elektrode 7 ist mit der durchsichtigen Pixelelektrode 8 verbunden, die aus Indium-Zinn-Oxid besteht (nachfolgend als "ITO" bezeichnet), wodurch das Pixel aus einer Flüssigkristallschicht, einander gegenüberliegenden Polarisatoren und einander gegenüberliegenden Elektroden (von denen eine die Pixelelektrode 8 ist) aufgebaut ist.
Der Dünnfilmtransistor vom linearen Typ in Fig. 1 und 2 hat leider eine relativ hohe Parasitärkapazität, die tendenziell Pixelflimmern, Bildbeibehaltung und Grauwert-Ungleichformigkeit verursacht. Die relativ hohe Parasitärkapazität (CGS) des in Fig. 1 und 2 gezeigten Dünnfilmtransistors vom linearen Typ läßt die Pixelspannung quer über dem Flüssigkristallmaterial um ungefähr 1-2 Volt abfallen, wenn das Spannungssignal an die Gate-Elektrode unterbrochen wird. Der Abfall oder die Verschiebung der Pixelspannung wird durch die folgende Gleichung bestimmt:
worin CST die Speicherkapazität ist, die parallel zu der Flüssigkristallkapazität CLC zu addieren ist. Der Parameter δVg ist die Gate-Impulshöhe. δVg kann verschoben werden, indem die Spannung auf der Gegenelektrode (auf der oberen Platte) eingestellt wird, um eine im wesentlichen reine Wechselspannung quer über dem Flüssigkristal(material zu erhalten. Da jedoch CLC von der Spannung quer über dem Flüssigkristallmateria) abhängt, kann δVg im allgemeinen nicht für jeden Graupegel verschoben werden, und für große Anzeigen kann es nicht über der gesamten Anzeigefläche verschoben werden. Die zurückbleibende Gleichspannungskomponente kann zu Pixelflimmern, Bildbeibehaltung, Grauwert-Ungleichförmigkeit und elektrochemischem Abbau des Flüssigkristallmaterials führen.
Wenn die Parasitärkapazität eines TFT vermindert wird, werden der Spannungsabfall und die entsprechende Gleichspannungskomponente quer über dem Flüssigkristall-Pixel kleiner. Dementsprechend ist der Spannungsabfall quer über dem Pixel proportional zu der Parasitärkapazität oder CGS des TFT. Der relativ hohe Spannungsabfall quer über dem oben erörterten Pixel nach dem Stand der Technik führt zu Pixelflimmern, Bildbeibehaltung und Grauwert-Ungleichförmigkeit in der Pixelanzeige. Flimmern resultiert aus einer kleinen Gleichspannungskomponente quer über den Pixelelektroden, die die Flüssigkristallschicht überspannen. Dementsprechend ist reine Wechselspannung quer über den Pixelelektroden ideal. Durch Vermindern von CGS oder der Parasitärkapazität zwischen den Gate- und Source-Elektroden eines TFT kann die Gleichspannungskomponente quer über den Pixelelektroden des TFT von Fig. 1 und 2 nach dem Stand der Technik im wesentlichen beseitigt oder vermindert werden, wodurch Pixelflimmern, Grauwert-Ungleichförmigkeit, Bildbeibehaltung und elektrochemischer Abbau des Flüssigkristallmaterials stark vermindert werden.
Daher besteht in der Technik Bedarf nach einem Dünnfilmtransistor (TFT) mit einer verminderten Parasitärkapazität CGS, zur Verwendung in Flüssigkristallanzeigen.
Fig. 3 und 4 zeigen einen in den US-Patenten Nr. 5,003,356 und 5,055,899 beschriebenen Versuch, die zwischen den Gate- und Source-Elektroden vorhandene Parasitär- oder Gate-Source-Kapazität CGS zu vermindern. Der Dünnfilmtransistor von Fig. 3 und 4 mit offenem Ring nach dem Stand der Technik enthält eine Gate-Elektrode 11, die auf einem Glassubstrat 12 gebildet ist, und einen aus Siliziumnitrid bestehenden Gate-Isolationsfilm 13 mit einer Dicke von ungefähr 3.000 A, der auf der Gate-Elektrode 11 aufgeschichtet ist. Auf dem Teil des Gate-Isolationsfilms 13, der der Gate-Elektrode 11 entspricht, ist ein Halbleiterfilm 14 aus amorphem Silizium (a-Si) aufgeschichtet. Die a-Si-Schicht 14 erstreckt sich seitlich mindestens bis an die seitlichen Umfangsränder der Gate-Elektrode 11. Auf dem Halbleiterfilm 14 ist eine teilweise kreisförmige Source-Elektrode 15 gebildet. Die Source-Elektrode 15 hat einen Durchmesser von ungefähr 4 um (Mikrometer).
Eine Drain-Elektrode 16 ist in einer Halbring- oder Halbkreisform auf dem Halbleiterfilm 14 gebildet, wobei sie die Source-Elektrode 15 nur teilweise umgibt, wodurch in einem teilweise ringförmigen Raum zwischen den Source- und Drain- Elektroden 15 und 16 ein Halbleiter-Kanalteil "L" gebildet wird. Wenn der Abstand zwischen den Source- und Drain-Elektroden eine Kanallänge L ist und die Länge eines Bogens, der im wesentlichen durch Zwischenstellen der Kanallänge L abgegrenzt wird, eine Kanalbreite W ist, ist die Kanalbreite W genügend größer als die Kanallänge L, da der Kanalteil so gebildet ist, daß er die Source-Elektrode 15 teilweise umgibt. Das Verhältnis von Kanallänge zu -breite ist daher kleiner als eins, wodurch für eine verminderte Parasitärkapazität CGS gesorgt wird. Die Source-Elektrode 15 ist nur teilweise von der Drain-Elektrode 16 umgeben, da die Source- und Drain-Elektroden im wesentlichen in derselben Ebene liegen und eine Öffnung im Drain 16 übriggelassen ist, damit sich die Pixelelektrode 19, 25 in elektrischen Kontakt mit der Source-Elektrode 15 erstrecken kann. Weiterhin dient die Gestaltung des in Fig. 3 und 4 gezeigten TFTs nach dem Stand der Technik mit einem offenen Ring dazu, die sichtbare Anzeigefläche der regelmäßig angeordneten Pixel 19 nicht übermäßig zu begrenzen, wodurch eine ziemlich große Anzeigefläche für jedes Pixel zur Verfügung steht. Die Drain-Elektrode 16 von Fig. 3-4 umgibt die Source-Elektrode 15 im wesentlichen nicht vollständig.
Im Stand der Technik sind eine Vielzahl (nicht gezeigt) der TFTs 18 mit offenem Ring von Fig. 3 und 4, die jeweils in der oben beschrieben Weise angeordnet sind, in Form einer Matrix auf dem Substrat 12 angeordnet. Die Source-Elektrode 15 jedes Dünnfilmtransistors 18 ist mit einer Pixelelektrode 19 verbunden, die aus einem durchsichtigen leitenden Stoff wie z. B. ITO besteht. Die Drain- Elektroden der TFTs 18, die in der Spaltenrichtung angeordnet sind, sind gemeinsam mit einer Drain-Leitung 20 verbunden, während die Gate-Elektroden 11 der Dünnfilmtransistoren 18, die in der Reihenrichtung angeordnet sind, gemeinsam mit einer Gate-Leitung 21 verbunden sind (jeder TFT hat daher eine Gate- Elektrode 11, die mit einer horizontal verlaufenden Gate-Leitung 21 verbunden ist, und eine Drain-Elektrode 16, die mit einer vertikal verlaufenden Drain-Leitung 20 verbunden ist). Zusätzlich sind eine Vielzahl (nicht gezeigt) von Pixelelektroden 19, die mit den Source-Elektroden 15 der TFTs 18 verbunden sind, in Form einer Matrix oberhalb des Glassubstrats 12 angeordnet.
Ein geradliniger Teil 25 der durchsichtigen Pixelelektrode 19 geht durch die Öffnung in der halbkreisförmigen Drain-Elektrode 16 hindurch. Daher überquert die Pixelelektrode (19, 25) die Drain-Elektrode 16 nicht, sondern erstreckt sich stattdessen durch die im Drain 16 geschaffene Öffnung. Das heißt, die an den geradlinigen Teil 25 der Pixelelektrode angrenzende Drain-Elektrode 16 ist entfernt, um zu verhindern, daß ein unnötiges elektrisches Feld an den Kanalteil angelegt wird.
Bei dem TFT mit offenem Ring von Fig. 3 und 4 nach dem Stand der Technik ist die Source-Elektrode 15 so gebildet, daß sie kleiner als die Drain-Elektrode 16 ist. Daher ist die Fläche, auf der sich die Source- und Gate-Elektroden 15 und 11 überlappen, erheblich kleiner als die, auf der sich die Drain- und Gate-Elektroden 16 und 11 überlappen. Dementsprechend wird die Parasitärkapazität oder CGS zwischen den Gate- und Source-Elektroden vermindert.
Die geometrische Gestaltung des Dünnfilmtransistors von Fig. 3 und 4 nach dem Stand der Technik mit einem offenen Ring vermindert zwar tatsächlich die Parasitärkapazität zwischen den Gate- und Source-Elektroden, der Dünnfilmtransistor mit offenem Ring von Fig. 3-4 hat aber auch Nachteile. Der TFT mit offenem Ring nach dem Stand der Technik ist sehr lichtempfindlich, und die Parasitärkapazität CGS des in Fig. 3-4 gezeigten TFT mit offenem Ring hat sich nicht so sehr vermindert, wie es wünschenswert wäre. Weiterhin werden der geradlinige Elektrodenteil 25 und die amorphe Silizium-Halbleiterschicht dieses TFT von der Gate-Elektrode nicht vollständig gegen das Hintergrundbeleuchtungssystem (nicht gezeigt) vom Gate abgeschirmt, so daß der Dünnfilmtransistor von Fig. 3-4 zu unerwünschter Lichtempfindlichkeit in bezug auf das Hintergrundbeleuchtungssystem (nicht gezeigt) der Flüssigkristallanzeige, das die Pixel und TFTs von der Unterseite des Gate 11 aus beleuchtet, neigt. Tatsächlich zeigt Fig. 3 die Ränder der Halbleiterschicht 14, die sich unterhalb der Ränder der Gate-Elektrode 11 erstrecken. Außerdem ist der EIN- Strom (Durchlaßstrom), ein wichtiger Parameter bei der Bestimmung, wie schnell sich das Pixel während des positiven Ladezyklus auflädt, dieses Transistors mit offenem Ring nach dem Stand der Technik unerwünscht niedrig. Schließlich liegt der in Fig. 3 und 4 gezeigte TFT mit offenem Ring auf der Gate-Leitung 21, wodurch die Anzeigefläche der Pixelelektrode 19 vermindert wird.
Die oben beschriebenen TFTs nach dem Stand der Technik sind sehr lichtempfindlich. Der Grund für diesen hohen Grad an Lichtempfindlichkeit ist, daß die Halbleiter-a-Si-Schichten lichtempfindlich sind und von den Gate-Elektroden des Standes der Technik nicht vollständig gegen die intensive Strahlung von Hinter grundbeleuchtungssystemen abgeschirmt werden, da sich die a-Si-Schichten nach dem Stand der Technik mindestens bis zum Umfang der Gate-Elektroden erstrecken.
Der Fachmann erkennt, daß in der Technik ein Bedürfnis nach einem Dünnfilmtransistor in einer Aktivmatrix-Flüssigkristallanzeige existiert, der eine verminderte Parasitärkapazität, eine verminderte Lichtempfindlichkeit und einen hohen EIN-Strom hat und der so angeordnet werden kann, daß die Anzeigeflächen der Pixelelektroden vergrößert werden.
Die JP-A-60 189 969 leidet unter den gleichen Problemen wie oben in bezug auf die US-A-5,003,356 dargelegt.
Ziel der Erfindung ist es, die oben beschriebenen Bedürfnisse und außerdem weitere Bedürfnisse, die sich dem Fachmann aus der folgenden detaillierten Beschreibung der Erfindung erschließen, zu erfüllen.
Dieses Ziel erreicht man durch ein Pixel für eine Flüssigkristallanzeige, wie im beigefügten Anspruch 1 angegeben.

ABRISS DER ERFINDUNG

Allgemein ausgedrückt erfüllt die Erfindung die oben beschriebenen Bedürfnisse in der Technik durch Schaffung eines Pixels für eine Flüssigkristallanzeige, mit einer Schicht aus Flüssigkristallmaterial, das zwischen zwei im Abstand angeordnete Substrate geschichtet ist, wobei jedes Substrat eine darauf befestigte Pixelelektrode aufweist und wobei eine der Pixelelektroden von Gate- und Drain- Leitungen umgeben ist und elektrisch mit einem Dünnfilmtransistor verbunden ist, wobei der Dünnfilmtransistor folgendes enthält:
eine Drain-Elektrode, die elektrisch mit einer Drain-Leitung verbunden ist, eine Gate-Elektrode, die elektrisch mit einer Gate-Leitung verbunden ist, und eine Source-Elektrode, die mit mindestens einem Teil der Drain-Elektrode im wesent lichen in derselben Ebene liegt und elektrisch mit der einen Pixelelektrode verbunden ist, wobei sich die Source-Elektrode auf einem Halbleiterfilm befindet und in allen seitlichen Richtungen von der Drain-Elektrode umgeben ist. Ein Teil der Drain-Elektrode ist zwischen der Source-Elektrode und einem Teil der Pixelelektrode angeordnet, und die Pixelelektrode ist über der Drain-Elektrode mit der Source-Elektrode verbunden.
Der Dünnfilmtransistor enthält weiterhin eine Passivierungs-Isolationsschicht, die ein Durchgangsloch enthält und auf einer Oberseite mindestens einer der Drain- und Source-Elektroden gebildet ist, und die eine Pixelelektrode ist durch das Durchgangsloch elektrisch mit der Source-Elektrode verbunden und überquert die Passivierungs-Isolationsschicht.
In einigen weiteren bevorzugten Ausführungsformen der Erfindung enthält der Dünnfilmtransistor weiterhin eine Gate-Isolationsschicht, die zwischen dem Halbleiterfilm und der Gate-Elektrode angeordnet ist, wobei die Gate-Isolationsschicht eine ungefähr 2.000 Å dicke Siliziumnitridschicht und eine ungefähr 1.600 Å dicke TaO-Schicht enthält:
In weiteren bevorzugten Ausführungsformen der Erfindung hat die Gate- Elektrode ohne die Gate-Leitung eine größere horizontale Oberfläche als die Halbleiterschicht.
Die Erfindung erfüllt die oben beschriebenen Bedürfnisse in der Technik weiterhin durch Schaffung einer Aktivmatrix-Flüssigkristallanzeige (AMLCD) gemäß Anspruch 1. In der Praxis enthält die Anzeige eine Vielzahl von Dünnfilmtransistoren, die in Form einer Matrix auf einem isolierenden Substrat angeordnet sind, wobei einer aus der Vielzahl von Dünnfilmtransistoren eine Drain-Elektrode, die elektrisch mit einer Drain-Leitung verbunden ist, eine Gate-Elektrode, die elektrisch mit einer Gate-Leitung verbunden ist, und eine Source-Elektrode enthält, die elektrisch mit einer durchsichtigen Pixelelektrode einer entsprechenden Pixelanzeige verbunden ist, wobei die Source- und Drain-Elektroden des einen Dünnfilmtransistors auf einem Halbleiterfilm gebildet sind und durch einen Kanal, der eine vorbestimmte Länge und Breite abgrenzt, voneinander getrennt sind.
Die Source-Elektrode des einen Dünnfilmtransistors liegt zentral auf dem Halbleiterfilm und ist im wesentlichen vollständig seitlich von der Drain-Elektrode umgeben. Die Pixelelektrode ist mit der Source-Elektrode verbunden, wie in Anspruch 1 beansprucht.
In einigen bevorzugten Ausführungsformen der Erfindung ist die Drain-Elektrode im wesentlichen ringförmig oder kreisförmig und grenzt einen inneren und einen äußeren Durchmesser ab, die Source-Elektrode ist im wesentlichen rund, und die Gate-Elektrode ist im wesentlichen rund und hat einen Durchmesser, der wesentlich größer als der Innendurchmesser der Drain-Elektrode ist, wodurch die Fehlausrichtungstoleranz der Source- und Drain-Elektroden in bezug auf die Gate-Elektrode vergrößert wird.
In weiteren bevorzugten Ausführungsformen der Erfindung ist die Gate-Leitung in einer Reihenrichtung angeordnet und ist die Drain-Leitung in einer Spaltenrichtung im wesentlichen senkrecht zu der Gate-Leitung angeordnet, wobei die Gate- und Drain-Leitungen einander schneiden und die Pixelanzeigefläche dazwischen abgrenzen. In weiteren bevorzugten Ausführungsformen der Erfindung liegt der Dünnfilmtransistor an einem Schnittpunkt der Gate- und Drain-Leitungen, wodurch die Größe der Pixelanzeigefläche vergrößert wird.
In einigen weiteren bevorzugten Ausführungsformen der Erfindung ist auf einer Oberseite mindestens einer der Drain- und Source-Elektroden eine Passivierungsschicht gebildet, wobei die durchsichtige Pixelelektrode elektrisch mit der Source verbunden ist und die Pixelanzeige an die Passivierungsschicht angeklebt ist und sie überquert und wobei die Pixelelektrode im wesentlichen aus Indium-Zinn- Oxid (ITO) besteht und die Passivierungsschicht im wesentlichen aus einem der Materialien Siliziumnitrid, Siliziumoxid und Kombinationen daraus besteht. In einigen anderen bevorzugten Ausführungsformen der Erfindung ist der Kanal ringförmig und hat eine Kanallänge von ungefähr 6 Mikrometer, und der Durchmesser der Source beträgt ungefähr 8 Mikrometer.
In einigen anderen bevorzugten Ausführungsformen der Erfindung besteht der Halbleiterfilm im wesentlichen aus amorphem Silizium und ist ungefähr 2.000 Å dick.
Die Erfindung wird nun anhand einiger Ausführungsformen beschrieben, wie in den folgenden Zeichnungen dargestellt.

IN DEN ZEICHNUNGEN

Fig. 1 ist eine Draufsicht auf den Aufbau einer Aktivmatrix-Flüssigkristallanzeige nach dem Stand der Technik, die einen konventionellen Dünnfilmtransistor vom linearen Typ verwendet, der eine relativ hohe Parasitärkapazität und hohe Lichtempfindlichkeit hat,
Fig. 2 ist eine Querschnittsansicht, die den linearen Dünnfilmtransistor von Fig. 1 entlang der Linie II-II in Fig. 1 zeigt und das Schichtsystem des Dünnfilmtransistors vom linearen Typ nach dem Stand der Technik zeigt,
Fig. 3 ist eine Draufsicht, die den Aufbau eines Dünnfilmtransistors mit offenem Ring nach dem Stand der Technik zeigt, der eine runde Source- und eine halbringförnige Drain-Elektrode verwendet, die die Source-Elektrode nur teilweise umgibt,
Fig. 4 ist eine Querschnittsansicht, die den in Fig. 3 gezeigten Dünnfilmtransistor mit offenem Ring entlang der Linie IV-IV in Fig. 3 zeigt und das Schichtsystem des Dünnfilmtransistors nach dem Stand der Technik zeigt,
Fig. 5 ist eine Querschnittsansicht einer ersten Ausführungsform des Dünnfilmtransistors gemäß der vorliegenden Erfindung, die die zentral angeordnete Source-Elektrode und die ring- oder kreisförmige Drain-Elektrode zeigt, die die zentrale Source-Elektrode vollständig umgibt,
Fig. 6 zeigt eine Aktivmatrix-Flüssigkristallanzeige in Kombination mit der ersten Ausführungsform des Dünnfilmtransistors der Erfindung, die insbesondere die Gate- und Drain-Leitungen, die jeweils elektrisch mit den Gate- und Drain- Elektroden des TFT von Fig. 5 verbunden sind, und die Pixelelektrode, die mit der Source des TFT von Fig. 5 verbunden ist, zeigt,
Fig. 7 ist eine ebene Draufsicht auf die erste Ausführungsform des Dünnfilmtransistors der Erfindung, die die Pixel- und Datenleitungen von Fig. 6 zeigt,
Fig. 8 ist eine ebene Draufsicht auf eine zweite Ausführungsform des Dünnfilmtransistors der Erfindung,
Fig. 9 ist eine ebene Draufsicht auf eine dritte Ausführungsform des Dünnfilmtransistors der Erfindung,
Fig. 10 ist eine Querschnittsansicht von oben der Source- und Drain-Elektroden der in Fig. 5 gezeigten ersten Ausführungsform des Dünnfilmtransistors der Erfindung,
Fig. 11 ist ein Ersatzschaltplan eines Dünnfilmtransistors der Erfindung, und
Fig. 12 ist eine Querschnittsansicht eines Flüssigkristallanzeige-Pixels zur selektiven Steuerung durch einen TFT der Erfindung.

DETAILLIERTE BESCHREIBUNG EINIGER AUSFÜHRUNGSFORMEN DER ERFINDUNG

Unter Bezugnahme auf die beigefügten Zeichnungen werden nun besondere Ausführungsformen von Dünnfilmtransistoren (TFTs) gemäß der Erfindung beschrieben.
Fig. 5 ist eine Querschnitts-Seitenansicht, die eine erste Ausführungsform des ringförmigen Dünnfilmtransistors der Erfindung zeigt. Eine Gate-Elektrode 30, die entweder aus Chrom (Cr), Aluminum (Al), Tantal (Ta) oder Kombinationen daraus besteht und eine Dicke von ungefähr 1.000-5.000 A (am meisten bevorzugt ungefähr 2.500 Å) hat, ist auf einem isolierenden Substrat 32 gebildet, das bevorzugt im wesentlichen aus einer durchsichtigen Glasplatte besteht. Auf der Oberseite des isolierenden Glassubstrats 32 einschließlich der Oberseite der Gate-Elektrode 30 ist ein Gate-Isolationsfilm 34 mit einer Dicke von ungefähr 3.000-4.000 Å (am meisten bevorzugt ungefähr 3.600 Å) gebildet. Der Gate- Isolationsfilm 34 besteht zum Beispiel aus Siliziumnitrid, Siliziumoxid, Tantaloxid oder Kombinationen daraus. Dieser Gate-Isolationsfilm 34 kann zwei Schichten enthalten (nicht gezeigt), zum Beispiel eine aus Siliziumnitrid und die andere aus Tantaloxid. Falls aus zwei Schichten bestehend, hat jede Gate-Isolationsfilm- Schicht am meisten bevorzugt eine Dicke von ungefähr 1.500-2.000 Å.
Wie in Fig. 5 gezeigt, ist auf dem Gate-Isolationsfilm 34, oberhalb der Gate- Elektrode 30 und einen Teil oberhalb der Gate-Elektrode 30 bedeckend, ein Halbleiterfilm 36 gebildet, der im wesentlichen aus zum Beispiel amorphem Silizium (a-Si) besteht und eine Dicke von ungefähr 1.000-3.000 Å (am meisten bevorzugt ungefähr 2.000 Å) hat. Die Ränder der Halbleiterschicht 36 erstrecken sich nicht bis zum seitlichen Umfang der Gate-Elektrode 30. Der Durchmesser der a-Si-Halbleiterschicht ist wesentlich kleiner als der Durchmesser der Gate- Elektrode, wodurch die Lichtempfindlichkeit des TFT dieser Ausführungsform vermindert wird.
Auf dem Halbleiterfilm 36 sind eine kreis- oder ringförmige Drain-Elektrode 38 und eine zentral angeordnete Source-Elektrode 40 gebildet. Die zentral angeordnete Source-Elektrode 40 ist bevorzugt im wesentlichen rund und ist im wesentlichen vollständig von der ringförmigen Drain-Elektrode 38 umgeben. Die Source- und Drain-Elektroden, 40 und 38, sind um einen vorbestimmten Abstand, der einen Kanalstreckenteil 41 bildet, voneinander getrennt.
Um die Drain- und Source-Elektroden 38 und 40 elektrisch mit dem Halbleiterfilm 36 aus amorphem Silizium zu verbinden, sind die Drain- und Source-Elektroden 38 und 40 mit Kontaktfilmen 42 bzw. 44 versehen. Jeder Kontaktfilm 42 und 44 besteht bevorzugt im wesentlichen aus einer Schicht, die bevorzugt aus amorphem Silizium besteht, das mit Fremdatomen (z. B. Phosphor) in hoher Konzentration dotiert ist und eine Dicke von ungefähr 500 Å hat. Jede Elektrode 38 und 40 besteht bevorzugt aus einem leitenden Metallmaterial wie z. B. Chrom. Die Drain- und Source-Elektroden selbst können ungefähr 1.000-5.000 Å dick sein, sind aber am meisten bevorzugt ungefähr 4.000 Å dick. Als Folge der verminderten Oberfläche der Halbleiterschicht 36 liegt ein Teil der Drain-Elektrode 38 im wesentlichen in derselben Ebene mit der Source-Elektrode 40, ein anderer Teil des Drain jedoch nicht.
Auf im wesentlichen der gesamten bloßliegenden Oberfläche oberhalb des isolierenden Substrats 32, auf dem die oben beschriebenen Filme in einer vorbestimmten Form aufgeschichtet worden sind, ist bevorzugt eine Passivierungs- und Isolationsschicht 46 aus Siliziumnitrid, Siliziumoxid oder einem anderen geeigneten Material abgeschieden. Die Passivierungsschicht 46 erstreckt sich bevorzugt über der Matrixanordnung, die das Pixel enthält, und den Gate- und Drain-Leitungen und hat Öffnungen nur für die Durchgangslöcher 48. Alternativ kann die Passivierungsschicht eine Öffnung für die Pixel 54 haben. Die im wesentlichen ringförmige Drain-Elektrode 38 ist bevorzugt vollständig mit dem Passivierungs-Isolationsfilm 46 bedeckt, wodurch sie von den anderen Elektroden isoliert ist. Die Dicke der Passivierungsschicht oder des Passivierungsfilms 46 auf den Drain- und Source-Elektroden 38 und 40 beträgt ungefähr 2.000- 8.000 Å (am meisten bevorzugt ungefähr 3.000 Å). Der Passivierungsfilm 46 schützt und passiviert den TFT-Kanal 41 und trennt die Elektroden elektrisch. Die Schicht 46 füllt Vertiefungen aus, die bei der Bildung der oben beschriebenen Dünnfilme erzeugt wurden, wodurch die Oberfläche oberhalb des isolierenden Substrats 32 im wesentlichen geglättet wird. Die Dicke des Passivierungs films kann konstant sein, wie in Fig. 5 gezeigt, oder sie kann variieren, um eine wesentlich glattere Oberfläche zu ergeben. Die Gegenwart der Passivierungs- Isolationsschicht 46 ermöglicht die Bildung einer Brücke über dem Kanal und der Drain-Elektrode 38, wobei die Pixelelektrode die über dem geschlossenen Ring gebildete Brücke überquert.
In einem Teil des Passivierungsfilms 46 oberhalb der Source-Elektrode 40 ist ein Durchgangsloch 48 gebildet, das sich durch den Passivierungsfilm 46 erstreckt. Auf der Oberseite der Passivierungsschicht oder des Passivierungsfilms 46 ist eine durchsichtige Pixelelektrode 50 gebildet, die elektrisch mit der Pixelanzeige verbunden ist und die im wesentlichen aus zum Beispiel ITO besteht und eine Dicke von ungefähr 1.000 Å hat. Die durchsichtige Pixelelektrode 50 erstreckt sich in das Durchgangsloch 48 hinein und ist daher elektrisch mit der Source- Elektrode 40 verbunden, wodurch die Source-Elektrode 40 leitend mit dem Pixel verbunden wird. Ein Teil 51 der durchsichtigen Pixelelektrode 50 überquert den Kanalteil 41 des Halbleiterfilms 36, der zwischen den Drain- und Source-Elektroden 38 und 40 gebildet ist. Der Teil 51 der durchsichtigen Pixelelektrode, der den Kanal 41 überquert, bildet einen Obenauf-Gate-Transistor, der weiter unten detaillierter beschrieben wird und schematisch in Fig. 11 gezeigt ist. Aufgrund des Vorhandenseins der Passivierungsschicht 50 liegt der Teil der Pixelelektrode 50, der oberhalb der Gate-Elektrode 30 angeordnet ist, im allgemeinen weder mit der Source- noch der Drain-Elektrode in derselben Ebene.
Wenn die Dicke des auf den Drain- und Source-Elektroden 38 und 40 gebildeten Passivierungs- und Isolationsfilms 46 äußerst klein ist, werden die Passivierungs- und Isollierungseigenschaften des TFT verschlechtert. Im Gegensatz dazu, wenn die Dicke des Films 46 äußerst groß ist, wird die elektrische Verbindung zwischen der Source-Elektrode 40 und der Pixelelektrode 50 durch das Durchgangsloch 48 ziemlich schwierig. Dementsprechend fällt die Dicke der Passivierungsschicht 46 bevorzugt in den Bereich von ungefähr 2.000-8.000 Å. Wenn die Dicke der Passivierungsschicht 46 größer wird, wird weiterhin die Bedeutung und Wirkung des durch den Überkreuzungsteil 51 gebildeten Obenauf-Gate- Transistors vermindert.
Da bei dem Dünnfilmtransistor von Fig. 5 mit dem oben beschriebenen Aufbau die Passivierungs-Isolationsschicht 46 auf der Drain-Elektrode 38 und einem Teil der Source-Elektrode 40 gebildet ist, ist die Pixelelektrode 50 mit einer Brücke über der Drain-Elektrode und dem Kanal 41 versehen, und weiterhin ist die Wahrscheinlichkeit eines Kurzschlusses zwischen den Drain- und Source- Elektroden 38 und 40 beträchtlich vermindert.
Unter nochmaliger Bezugnahme auf Fig. 5 wird nun erläutert, wie die in Fig. 5-7, 10 und 11 gezeigte erste Ausführungsform des TFT gemäß der Erfindung hergestellt wird.
Wie in Fig. 5 gezeigt, wird die Gate-Elektrode 30, die im wesentlichen aus einem Metallfilm (z. B. Chrom) mit einer Dicke von ungefähr 1.000-5.000 Å, am meisten bevorzugt ungefähr 2.500 Å, besteht, mittels Sputtern oder Aufdampfen auf der gereinigten Oberseite eines durchsichtigen isolierenden Substrats 32 abgeschieden. Der Metallfilm 30 wird dann durch Fotolithografie oder dergleichen strukturiert, um die Gate-Elektrode 30 zu bilden. Das isolierende durchsichtige Substrat 32 kann aus Glas, Quarz, Saphir oder dergleichen bestehen. Die Gate-Elektrode 30 kann im wesentlichen aus zum Beispiel Chrom, Titan, Wolfram, Tantal, Kupfer, Aluminium, Kombinationen daraus, oder dergleichen bestehen.
Auf der Oberfläche des isolierenden Substrats 32 wird dann durch plasmaverstärktes chemisches Aufdampfen (CVD) oder dergleichen der Gate-Isolationsfilm 34 gebildet, so daß er eine Dicke von ungefähr 3.000-4.000 Å hat und die Gate- Elektrode 30 bedeckt. Als Gate-Isolationsfilm 34 können ein Siliziumnitridfilm, Siliziumoxidfilm, Tantaloxidfilm oder Kombinationen daraus verwendet werden.
Nachfolgend werden der Halbleiterfilm 36 aus amorphem Silizium oder dergleichen und die Kontaktfilme 42 und 44 aus amorphem Silizium, das mit Fremd atomen in hoher Konzentration (z. B. ungefähr 1% Phosphor) dotiert ist, durch chemisches Plasma-Aufdampfen oder dergleichen kontinuierlich auf dem Gate- Isolationsfilm 34 gebildet oder aufgeschichtet, so daß sie eine Dicke von zum Beispiel ungefähr 2.000 Å bzw. ungefähr 500 Å haben. Der Halbleiterfilm 36 und die Kontaktfilme 42 und 44 werden durch Fotolithografie oder dergleichen strukturiert, um einen Teil oberhalb der Gate-Elektrode 30 zu bedecken. Als Material für den Halbleiterfilm 36 und die Kontaktfilme 42 und 44 kann anstelle des oben erwähnten amorphen Siliziums amorphes Siliziumkarbid (SiC), Tellur, Selen, Germanium, Cadmiumsulfid (CdS), Cadmiumselenid (CdSe) oder dergleichen verwendet werden.
Auf der gesamten noch vorhandenen Oberfläche wird dann durch Aufdampfen, Sputtern oder dergleichen ein relativ dicker Metallfilm mit einer Dicke von ungefähr 1.000-5.000 Å (am meisten bevorzugt ungefähr 4.000 Å) gebildet, so daß er die Kontaktfilme 42 und 44 bedeckt. Dieser Metallfilm wird dann durch Fotolithografie, Ätzen oder dergleichen strukturiert, um den Film und die Kontaktfilme 42 und 44 am Kanalteil 41 zu entfernen, wodurch die Drain- und Source- Elektroden 38 und 40 oberhalb der Gate-Elektrode 30 gebildet werden, die um einen vorbestimmten Kanalstreckenabstand 41 voneinander getrennt sind, wie in Fig. 5 gezeigt. Als Material für die Metallfilme der Drain- und Source-Elektroden 38 und 40 kann Chrom, Titan, Wolfram, Tantal, Kupfer, Aluminium, Molybdän oder dergleichen verwendet werden.
Als nächstes wird der Passivierungs-Isolationsfilm 46 auf und über dem isolierenden Substrat 32 gebildet, so daß er bevorzugt im wesentlichen mindestens die Drain-Elektrode 38 und die Source-Elektrode 40, bevorzugt jedoch die gesamte Oberfläche bedeckt. Die Passivierungsschicht 46 kann zum Beispiel aus Siliziumnitrid, einem Polyimid oder Siliziumoxid gebildet werden und wird bevorzugt durch plasmaverstärktes chemisches Aufdampfen abgeschieden. Die Dicke der Passivierungsschicht 46 auf den Drain- und Source-Elektroden beträgt bevorzugt ungefähr 2.000-8.000 Å. Der Teil 51 des Films 46, der den Kanal 41 bedeckt, kann jedoch eine größere Dicke haben als der Teil, der die Elektroden bedeckt, um die Wirkung des parasitären Obenauf-Gate-Transistors zu vermindern, der durch den Überkreuzungsteil 51 der Pixelelektrode 50 über dem Kanal 41 gebildet wird. Die vergrößerte Dicke kann durch Einstellungen im Beschichtungsprozeß erzielt werden. Danach wird durch Ätzen oder dergleichen das Durchgangsloch 48 im Passivierungs-Isolationsfilm 46 oberhalb eines Teils der Source-Elektrode 40 gebildet.
Schließlich wird die aus Material wie z. B. ITO, Zinnoxid oder Indiumoxid bestehende durchsichtige Pixelelektrode 50 auf der Oberseite des Passivierungsfilms 46 einschließlich des Durchgangslochs 48 auf eine Dicke von ungefähr 1.000 Å gesputtert und strukturiert. Mit dem oben beschriebenen Prozeß ist die Herstellung des Dünnfilmtransistors dieser Ausführungsform der Erfindung beendet.
Dementsprechend wird die Parasitärkapazität CGS des Dünnfilmtransistors dieser Ausführungsform aufgrund der geometrischen Gestaltung des TFT verbessert, bei der die Drain-Elektrode die Source-Elektrode im wesentlichen seitlich umgibt. Indem CGS vermindert wird, werden kleine Gleichstromkomponenten quer über dem Pixel (zwischen den einander gegenüberliegenden Pixelelektroden) vermindert, wodurch Flimmern, Bildbeibehaltung und Grauwert-Ungleichförmigkeit im Pixel wesentlich vermindert werden.
Wie in Fig. 6 und 7 gezeigt, werden eine Vielzahl von Dünnfilmtransistoren 52 der ersten, zweiten oder dritten Ausführungsformen der Erfindung in Form einer Matrix auf dem durchsichtigen isolierenden Substrat 32 angeordnet und als Schaltvorrichtungen für entsprechende Flüssigkristallanzeige-Pixel 54 verwendet, wobei jede Pixelanzeige 54 eine Flüssigkristallschicht, einander gegenüberliegende Polarisatoren und ein Paar einander gegenüberliegende Elektroden (von denen eine die Pixelelektrode 50 ist) enthält. Insbesondere sind eine Vielzahl von TFTs 52 in den Spalten- und Reihenrichtungen auf dem durchsichtigen Substrat angeordnet. Die Gate-Elektroden 30 der jeweiligen Dünnfilmtransistoren sind gemeinsam elektrisch mit leitenden Gate-Leitungen 56 in der Reihenrichtung verbunden. Die Drain-Elektroden 38 der jeweiligen TFTs sind gemeinsam elektrisch mit lei tenden Drain-Leitungen 58 in der Spaltenrichtung verbunden. Die Source-Elektroden 40 der TFTs 52 sind mit den durchsichtigen Pixelelektroden 50 verbunden, die sich von ihren jeweiligen Pixelanzeigen 54 aus nach den Durchgangslöchern 48 erstrecken, wodurch sie elektrisch sowohl mit den Source-Elektroden 40 als auch den Pixelanzeigen 54 verbunden sind. Die Pixelanzeigen 54 sind jeweils in einer Vielzahl von Bereichen angeordnet, die von den Gate- und Drain-Leitungen 56 und 58 umgeben sind, und sind elektrisch voneinander unabhängig. Die Ränder der Pixel 54 sind bevorzugt eng an die Gate- und Drain-Leitungen angrenzend angeordnet und können sie sogar etwas überlappen.
Unter nochmaliger Bezugnahme auf Fig. 6 und 7 wird ein gegenüberliegendes durchsichtiges Substrat 60 (bevorzugt auf der Betrachterseite des AMLCD), auf dessen gesamter Oberfläche eine entsprechende durchsichtige Pixelelektrode 62 gebildet ist, auf das Substrat 32 gelegt, auf dem dis Dünnfilmtransistoren 52 auf die oben beschriebene Weise in Form einer Matrix angeordnet sind, um ihnen gegenüber zu liegen. Eine Flüssigkristall-Anzeigevorrichtung erhält man durch versiegelndes Flüssigkristallmaterial 64 zwischen den einander gegenüberliegenden Substraten 60 und 32. Bei dieser Flüssigkristall-Anzeigevorrichtung entspricht jede durchsichtige Pixelelektrode 50 einem bildanzeigenden Pixel oder Bildelement der Aktivmatrix-Flüssigkristallanzeige.
Die oben beschriebene Aktivmatrix-Flüssigkristallanzeigevorrichtung wird auf die folgende Weise betrieben. Der Vielzahl von Gate-Leitungen 56 werden aufeinanderfolgend Abtastsignale zugeführt. Der Vielzahl von Drain-Leitungen 58 werden in Übereinstimmung mit dem Timing der Abtastsignale Datensignale zur Steuerung der EIN/AUS-Zustände der jeweiligen Pixel 54 zugeführt. Ein Dünnfilmtransistor 52, dessen Gate-Elektrode 30 ein Abtastsignal empfangen hat, wird auf EIN geschaltet, liest ein mit diesem Timing zugeführtes Datensignal und führt danach das Datensignal mittels einer Spannung der Pixelelektrode 50 zu, und in Übereinstimmung mit einer Potentialdifferenz zwischen den einander gegenüberliegenden Elektroden wird ein resultierendes elektrisches Feld an das Flüssigkristallmaterial 64 angelegt, das sich zwischen der Pixelelektrode 50, die das Datensignal empfangen hat, und der durchsichtigen Elektrode 62 des gegenüberliegenden Substrats 60 befindet. Der Ausrichtungszustand der Moleküle des Flüssigkristallmaterials 64 wird dann geändert, so daß Durchlassen und Abfangen von Licht in Übereinstimmung mit den Polarisatoren (nicht gezeigt) gesteuert werden.
Wie oben beschrieben, ist bei der Flüssigkristallanzeige dieser Ausführungsform, die auf Dünnfilmtransistoren gebildete Pixelelektroden aufweist, der Passivierungs-Isolationsfilm 46 eines bestimmten TFT auf mindestens einer Drain- Elektrode 38 des TFT gebildet, und die durchsichtige Pixelelektrode 50 ist auf dem resultierenden Aufbau gebildet. Daher kann ein Kurzschluß zwischen der durchsichtigen Pixelelektrode 50 und der Drain-Elektrode 38 verhindert werden. Aufgrund der Anordnung des Dünnfilmtransistors dieser Ausführungsform am Schnittpunkt der Drain- und Gate-Leitungen der Matrixanordnung kann außerdem der Abstand zwischen der Pixelanzeige und den Drain- und Gate-Leitungen, d. h. der Abstand A in Fig. 1, in der Praxis der Erfindung nahe an 0 eingestellt werden, wodurch die Pixelanzeigefläche vergrößert wird. Dementsprechend erhält man eine maximale wirksame Pixelanzeigefläche. In dieser Ausführungsform kann ein Pixelanzeige-Öffnungsverhältnis von ungefähr 53,5% oder mehr realisiert werden, im Gegensatz zu dem von ungefähr 50% bei konventionellen linearen TFT-Vorrichtungen wie der in Fig. 1 gezeigten.
Da der Verfahrensschritt, die durchsichtige Pixelelektrode 50 zu bilden, der letzte ist, und die Source-Elektroden aller angeordneten TFTs beim Abscheiden des durchsichtigen leitenden Films gemeinsam verbunden werden, bevor der Verfahrensschritt durchgeführt wird, die durchsichtigen Elektroden 50 individuell zu trennen, kann der Betrieb aller TFTs innerhalb einer kurzen Zeitspanne gemessen werden, indem die Sonde einer Meßvorrichtung mit einer Vielzahl von Gate- und Drain-Leitungen und dem durchsichtigen leitenden Film in Kontakt gebracht wird, während Prüfsignale zugeführt werden.
Fig. 8 und 9 zeigen zweite und dritte Ausführungsformen des Ring-TFT der Erfindung. Fig. 8 ist eine Draufsicht, die eine achteckige Source-Elektrode 40 zeigt, die vollständig von einer im wesentlichen ringförmigen achteckigen Drain- Elektrode 38 umgeben ist. Der Durchmesser der in Fig. 8 gezeigten Source- Elektrode 40 beträgt ungefähr 10 Mikrometer vor dem Ätzen und ungefähr 8 Mikrometer nach dem Ätzen des Elektrodenmaterials. Die Kanallänge 41 des in Fig. 8 gezeigten TFT beträgt wie bei allen in Fig. 5-11 gezeigten TFTs ungefähr 4 Mikrometer vor dem Ätzen und ungefähr 6 Mikrometer nach dem Ätzen. Die Kanalbreite W (siehe Fig. 10) kann wie bei allen in Fig. 5-11 gezeigten TFTs durch konventionelle mathematische Formeln bestimmt werden.
Fig. 9 zeigt einen Dünnfilmtransistor, der der oben beschriebenen, in Fig. 8 gezeigten zweiten Ausführungsform ähnlich ist, außer daß die Source-Elektrode 40 einen Inseldurchmesser von ungefähr 8 Mikrometer vor dem Ätzen und ungefähr 6 Mikrometer nach dem Ätzen hat. Wie man in Fig. 9 erkennt, ist die Breite der Pixelelektrode 50 dem Durchmesser der Source-Elektrode 40 im wesentlichen ähnlich, im Gegensatz zu der Ausführungsform von Fig. 8, bei der die Breite der Pixelelektrode 50 etwas kleiner als der Durchmesser der Source-Elektrode 40 ist. Alternativ können die TFTs von Fig. 8 und 9 statt achteckig auch elliptisch, sechseckig, kreisförmig oder rechteckig sein. Das Bezugszeichen 90 ist das Fotolack-Muster, das benutzt wird, um die a-Si- Halbleiterschicht zu strukturieren, und 36 ist die resultierende a-Si-Schicht.
Die resultierende Halbleiterschicht 36 in Fig. 8-9 hat einen äußeren seitlichen Rand ungefähr 0,5-2,0 um vom äußeren seitlichen Rand der Gate-Elektrode aus nach innen.
Fig. 10 ist eine Querschnittsansicht von oben, die die Querschnitte der Source- Elektrode 40 und Drain-Elektrode 38 der in Fig. 5-7 gezeigten ersten Ausführungsform der Erfindung zeigt. Wie man in Fig. 10 erkennt, umgibt die ring- oder kreisförmige Drain-Elektrode 38 die zentral angeordnete runde Source- Elektrode 40 vollständig. Da der Kanalteil 41 zwischen den Source- und Drain- Elektroden so gebildet ist, daß er die zentral angeordnete Source-Elektrode 40 vollständig umgibt, ist die Kanalbreite W genügend größer als die Kanallänge L. Daher ist das Verhältnis L/W der Kanallänge L zur Kanalbreite W wesentlich kleiner als eins. Wegen der geometrischen Gestaltung des TFT dieser Ausführungsform der Erfindung kann die Gate-Source-Parasitärkapazität CGS klein gemacht werden im Vergleich zu der Kapazität, die zwischen einer Pixelelektrode 50 und der gegenüberliegenden Pixelelektrode 62 durch das Flüssigkristallmaterial 64 erzeugt wird. Daher können die Einflüsse von Gate-Signalen auf die Source- Potentiale vermindert werden, wodurch Flimmern des Pixels vermindert wird. Da die Kanalbreite W vergrößert werden kann, kann außerdem eine hohe Ansteuerleistung dieses TFT realisiert werden. Durch Vermindern der Parasitärkapazität können die kleinen Gleichstromkomponenten quer über dem Pixel im wesentlichen beseitigt werden, und Flimmern, Bildbeibehaltung und Grauwert- Ungleichförmigkeit können stark vermindert, wenn nicht beseitigt werden.
Die Parasitärkapazität CGS des TFT vom Ring-Typ der ersten Ausführungsform der Erfindung ist durch die folgende Gleichung definiert:
CGS(max) = Π D1² In (D2/D1) C OX
Wie man aus dieser Gleichung erkennt, bestimmen die Variablen D1 und D2 (siehe Fig. 10), wobei D1 der Radius der zentralen runden Source-Elektrode 40 ist und D2 der Innenradius der Drain-Elektrode 38 ist, die Parasitärkapazität der Dünnfilmtransistoren der Erfindung. Durch Verändern von D1 und D2 (Ändern der Größe der Drain- und/oder Source-Elektroden) kann man die Parasitärkapazität eines gegebenen TFT auf einen gewünschten Wert feinabstimmen. Der Parameter COX stellt einfach die Gate-Isolationskapazität pro Einheitsfläche dar.
Die Dünnfilmtransistoren der oben beschriebenen Ausführungsformen der Erfindung haben außerdem eine wesentlich verminderte Lichtempfindlichkeit. Hintergrundbeleuchtungs-Aufbauten (nicht gezeigt) von Aktivmatrix-Flüssigkristallanzeigen sind unterhalb des Substrats 32 angeordnet und senden inten sive Strahlung auf das Pixel einschließlich des TFT aus. Wegen der Gestaltung der TFTs der oben beschriebenen Ausführungsformen der Erfindung, bei der die durchsichtige Pixelelektrode 50 die Drain-Elektrode 38 überquert, wird die Pixelelektrode 50 von den Source-, Gate- und Drain-Elektroden gegen die vom Hintergrundbeleuchtungs-Aufbau erzeugte Wärme und Strahlung abgeschirmt. Weiterhin ist die amorphe Siliziumschicht 36 lichtempfindlich und muß von der Gate-Elektrode gegen die Hintergrundbeleuchtung abgeschirmt werden. In diesen Ausführungsformen erstreckt sich die a-Si-Halbleiterschicht 36 nicht bis an den seitlichen Umfang der Gate-Elektrode 30 und ist daher nicht der Hintergrundbefeuchtungs-Strahlung ausgesetzt, wie es bei den oben erörterten TFTs nach dem Stand der Technik der Fall ist. Dementsprechend sind die TFTs dieser Ausführungsformen weniger lichtempfindlich. Daher haben die TFTs der Erfindung in bezug auf den in Fig. 3-4 gezeigten TFT mit offenem Ring außerdem den Vorteil, daß sie eine verminderte Lichtempfindlichkeit haben, wegen der geometrischen Gestaltung der Halbleiterschicht und der Gate-Elektrode sowie des Überkreuzungsaspekts, daß die Pixelelektrode die Drain-Elektrode überquert. Die Gate-Elektrode 30 hat eine größere horizontale Oberfläche als die Halbleiterschicht und schirmt daher die lichtempfindliche Halbleiterschicht wirksam gegen die Hintergrundbeleuchtungs-Sttahlung ab.
Der Dünnfilmtransistor der oben beschriebenen Ausführungsformen der Erfindung ist nicht so empfindlich gegen Fehlausrichtung wie TFTs nach dem Stand der Technik. Der Grund dafür ist, wie man in Fig. 5 erkennt, daß die Source- und Drain-Elektroden ungefähr 1-3 Mikrometer (pm) nach links oder rechts verschoben werden können, ohne die Umfangsfläche der Gate-Elektrode 30 freizumachen. Daher haben die TFTs der besonderen Ausführungsformen der Erfindung ein vergrößertes Spiel für Fehlausrichtung im Herstellungsprozeß. Die hier in Fig. 1-4 gezeigten TFTs nach dem Stand der Technik haben keine solche Fehlausrichtungstoleranz.
Der oben erwähnte Dünnfilmtransistor mit Obenauf-Gate, der durch die Überkreuzung 51 der Pixelelektrode 50 über dem ringförmigen Kanal 41 gebildet wird, wird wie folgt erörtert. Dort, wo der Teil 51 der Pixelelektrode 50 den Kanal 41 überquert, wird ein kleiner Obenauf-Gate-Transistor gebildet, wobei die Passivierungs-Isolatorschicht 46 als das Gate-Dielektrikum wirkt. Die Ersatzschaltung für diese Anordnung ist in Fig. 11 gezeigt. Nur wenn Vso (die in den nachfolgenden Beispielen erörterte Spannung zwischen Source und Drain) positiv und größer als die Schwellenspannung dieses Obenauf-Gate-Transistors ist, wird an der Grenzfläche der Passivierungsschicht 46 und der Halbleiterschicht 36 eine Anreicherungsschicht gebildet, und man beobachtet einen übermäßigen Reststrom. Dieser parasitäre Obenauf-Gate-TFT hat eine wesentlich höhere Schwelle als der Haupt-Ring-TFT, der durch die Source 40, den Drain 38, den Halbleiter 36 und das Gate 30 gebildet wird. Während normalem Betrieb von TFTs in einer Aktivmatrix-Flüssigkristallanzeige beträgt die höchste VSD ungefähr 10 Volt. Bei diesem Vso kann der Ring-TFT der oben beschriebenen Ausführungsformen der Erfindung durch ein VGS von ungefähr -5 Volt abgesperrt werden, und der Obenauf-Parasitärtransistor ist kein Sperrglied. Mit anderen Worten, der AUS-Strom (nachfolgend in den Beispielen erörtert) verhält sich für negative Spannung und normale positive Spannung (d. h. ungefähr 10 Volt) an der Source-Elektrode normal. Für größere positive Spannungen an der Source- Elektrode (d. h. ungefähr 20 Volt) beobachtet man jedoch einen vergrößerten AUS-Strom. Da die positive Spannung an der Source während normalem Betrieb von typischen Aktivmatrix-Flüssigkristallanzeigen auf ungefähr 10 Volt gehalten wird, ist der parasitäre Obenauf-Gate-Transistor, der durch die Überkreuzung 51 der Pixelelektrode 50 über den Kanal 41 gebildet wird, dem Betrieb des TFT der oben beschriebenen Ausführungsformen nicht abträglich.
Selbstverständlich können die TFTs der oben beschriebenen Ausführungsformen bedarfsweise weiter optimiert werden, indem die Schwellenspannung (Vth) des parasitären Obenauf-Gate-TFT vergrößert wird, zum Beispiel durch geeignete Wahl des Passivierungsschicht-Materials, durch Grenzflächen-Behandlungen und durch Vergrößern der Dicke der Passivierungsschicht.
Eine mögliche Modifizierung des Dünnfilmtransistors der oben beschriebenen Ausführungsformen der Erfindung wird wie folgt beschrieben. Ein Kontaktmetall (nicht gezeigt), das im wesentlichen aus einem leitenden Metallmaterial besteht, kann in dem oberhalb der Source-Elektrode 40 gebildeten Durchgangsloch 48 vergraben werden, und die durchsichtige Pixelelektrode 50 kann dann auf dem resultierenden Aufbau abgeschieden werden, wodurch die Source-Elektrode 40 elektrisch mit der durchsichtigen Pixelelektrode 50 verbunden wird. Das Kontaktmetall kann zum Beispiel Nickel, Gold, Silber, Chrom oder dergleichen enthalten und wird durch Elektrolyse-Plattierung im Durchgangsloch 48 gebildet. Bei dieser Modifizierung werden die Source- und Pixelelektroden 40 und 50 durch das Kontaktmetall (nicht gezeigt) miteinander verbunden. Daher kann eine elektrische Verbindung dazwischen sichergestellt werden. Diese Modifizierung ermöglicht eine einfachere elektrische Verbindung der Pixel- und Source-Elektroden und ist besonders nützlich, wenn die Dicke der Passivierungsschicht 46 auf mehr als ungefähr 400-500 Å vergrößert wird.
Eine zweite mögliche Modifizierung des ringförmigen TFT der oben beschriebenen Ausführungsformen der Erfindung ist die folgende. Die oben beschriebenen Ausführungsbeispiele der Erfindung zeigen die Passivierungs-Isolationsschicht 46 mit einer im wesentlichen konstanten Dicke quer über jedem der Filme der Source-Elektrode 40, der Halbleiterschicht 36 und der Drain-Elektrode 38. Alternativ kann die Passivierungsschicht 46 so auf den oben beschriebenen Filmen abgeschieden werden, daß deren Oberseite im wesentlichen eben definiert wird. Dadurch kann die Pixelelektrode 50 auf einer ebenen Oberseite der Passivierungsschicht 46 abgeschieden werden, wodurch die durchsichtige Pixelelektrode leichter und einfacher auf der Passivierungsschicht abgeschieden werden kann.
Fig. 12 zeigt eine Pixelanzeige 54 der Erfindung, mit der die Pixelelektrode 50 elektrisch verbunden ist. Die Pixelelektrode 50 erstreckt sich zwischen dem Pixel 54 und der Source-Elektrode 40 eines TFT der Erfindung. Eine gegenüberliegende Pixelelektrode 62 ist auf der entgegengesetzten Seite der Flüssigkristallschicht 64 angeordnet und ist auf dem unteren Substrat 60 befestigt. Polarisatoren 71 und 72 liegen auf einander entgegengesetzten Seiten des Pixels und können gekreuzt oder parallel sein, wodurch entweder eine normal weiße oder eine normal schwarze Anzeige geschaffen wird. Ausrichtungsfilme 74 und 75 richten das an die Filme 74 und 75 angrenzende Flüssigkristallmaterial 64 in vorbestimmten Richtungen aus (bevorzugt unter zueinander senkrechten Winkeln), wodurch bevorzugt eine verwundene nematische Flüssigkristallzelle geschaffen wird. Das Farbfilter kann zum Beispiel rot, grün oder blau sein. Das in Fig. 12 gezeigte Pixel 54 ist nur ein Pixel oder Teilpixel in der in Fig. 6 gezeigten Anordnung von LCD-Pixeln 54.
Die Erfindung wird nun wie folgt in bezug auf einige Beispiele beschrieben:

BEISPIELE

Vier Muster-Dünnfilmtransistoren wurden wie folgt hergestellt und geprüft: Der erste und der zweite TFT ("Typ A" und "Typ B") waren ringförmige Dünnfilmtransistoren gemäß der Erfindung. Der dritte ("TFT mit offenem Ring") war den ersten beiden ähnlich, außer daß ein Teil der Drain-Elektrode entfernt wurde, so daß die Pixelelektrode die Drain-Elektrode oder einen zwischen Source und Drain gebildeten Kanal nicht überquerte, wodurch der in Fig. 3-4 gezeigte TFT mit offenem Ring nach dem Stand der Technik simuliert wurde. Der vierte ("linearer TFT") war ein konventioneller TFT vom linearen Typ ähnlich dem in Fig. 1 und 2 gezeigten TFT, mit einem Schichtsystem ähnlich dem von "Typ A" und "Typ B".

BEISPIEL 1

Der gemäß der Erfindung gebildete erste TFT, "Typ A", wurde wie folgt gebildet. Dieser TFT hatte eine Querschnittsansicht ähnlich wie in Fig. 5 gezeigt, mit einem unteren isolierenden Substrat, auf dem eine Gate-Elektrode, eine Doppelschicht-Gate-Isolationsschicht, eine Halbleiterschicht, eine Kontaktschicht, Source- und Drain-Elektroden, eine Passivierungs-Isolatorschicht und eine durchsichtige Pixelelektrode gebildet wurden. Die Source-Elektrode war rund mit einem Durchmesser von 6 um, und die Drain-Elektrode war kreis- oder ringförmig und vollständig von der Source-Elektrode umgeben und lag teilweise im wesentlichen in derselben Ebene mit der Source-Elektrode. Die seitlichen Ränder der a-Si-Halbleiterschicht erstreckten sich nicht bis zum Rand der Gate-Elektrode. Die Kanallänge betrug 6 Mikrometer. Die Halbleiterschicht wurde aus amorphem Silizium gebildet und war 2.000 Å dick. Die Gate-Isolationsschicht war ein Doppelschichtsystem mit einer 1.600 Å dicken TaO-Schicht und einer 2.000 Å dicken Siliziumnitridschicht. Die Temperatur betrug 26ºC. Die Gate-Elektrode war ungefähr 2.500 Å dick, und die Source- und Drain-Elektroden waren ungefähr 4.000 Å dick. Die nachfolgende Tabelle 1 zeigt die resultierenden EIN- und AUS-Ströme und außerdem die Parasitärkapazität CGS dieses ringförmigen TFT vom "Typ A".

TABELLE 1

Ring-TFT "Typ A"

IEIN (+) (uA) 10,1
IEIN (-) (uA) 7,42
IAUS (+) (pA) 0,5
IAUS (-) (pA) 0,09
CGS (min) (fF) 33
CGS (max) (fF) 47
IAus (+) wurde mit VG = 20 V, VD = 10 V und VD = 0 V gemessen.
Das "+" bezieht sich auf positive VSD, und das "-" bezieht sich darauf, daß die Sonden zwischen den Source- und Drain-Elektroden vertauscht werden.
IAUS wurde gemessen bei VGS = -5 V, Vs = 10 V und VD = 0 V.
CGS (min) war die Parasitärkapazität, wenn der TFT AUS war, und CGS (max) war die Parasitärkapazität, wenn der TFT EIN war. Cos wurde mit einem Keithly 3330 LCZ-Meßgerät als Funktion von VGS gemessen. Das Meßgerät hatte eine Auflösung von 10&supmin;¹&sup5; F (1 fF).

BEISPIEL 2

Ein zweiter ringförmiger Dünnfilmtransistor ("Typ B") gemäß der Erfindung wurde wie folgt gebildet.
Der TFT vom "Typ B" dieses Beispiels hatte ebenfalls eine Querschnittsansicht ähnlich wie in Fig. 5 gezeigt. Die Kanallänge betrug 6 Mikrometer. Das Schichtsystem bzw. seine Dicke waren ähnlich wie im obigen Beispiel 1 beschrieben, die Temperatur betrug aber 27ºC. Der Hauptunterschied zwischen dem TFT dieses Beispiels und dem des Beispiels 1 war, daß die Source-Elektrode dieses Beispiels rund war und einen Durchmesser von 8 Mikrometer hatte. Daher wurden in den Beispielen 1 und 2 zwar ähnliche TFTs hergestellt, der Hauptunterschied ist aber, daß die zentrale runde Source-Elektrode des Beispiels 2 einen ungefähr 2 Mikrometer größeren Durchmesser als die des Beispiels 1 hatte. Beide TFTs der Beispiele 1 und 2 hatten runde zentral angeordnete Source-Elektroden und kreis- oder ringförmige Drain-Elektroden, die die Source-Elektroden vollständig umgaben. Die nachfolgende Tabelle 2 zeigt die Strom-, Spannungs- und Parasitärkapazitäts-Eigenschaften des TFT vom "Typ B" des Beispiels 2.

TABELLE 2

ringförmiger TFT "Typ B"

IEIN (+) (uA) 13,9
(EIN V) (uA) 11,2
IAUS (+) (pA) 1,15
IAUS (-) (pA) 1,47
CGS (min) (fF) 40
CGS (max) (fF) 60
Die oben aufgelisteten Parameter von Tabelle 2 wurden unter Verwendung der in Tabelle 1 aufgelisteten Spannungen und Sonden bestimmt.

BEISPIEL 3

Ein teilweise ringförmiger Dünnfilmtransistor ("TFT mit offenem Ring") wurde wie folgt gebildet. Der "TFT mit offenem Ring" wurde auf die gleiche Weise wie der TFT vom "Typ B" des Beispiels 2 gebildet, außer daß die Drain-Elektrode hufeisenförmig war, wobei das Source-Drain-Metall unter der in Fig. 5 gezeigten Überkreuzungsbrücke 51 entfernt war. Dieser "TFT mit offenem Ring" hatte zwar keinen Drain, der die Source vollständig oder im wesentlichen umgab, seine Drain-Elektrode umgab die Source aber in einem größeren Maß als in Fig. 3-4 gezeigt. Die Temperatur betrug 27ºC. Die nachfolgende Tabelle 3 zeigt die Strom-, Spannungs- und Parasitärkapazitäts-Eigenschaften des "TFT mit offenem Ring" des Beispiels 3.

TABELLE 3

"TFT mit offenem Ring"

IEIN (+) (uA) 10,7
IEiN (-) (uA) 9,4
IAUS (+) (pA) 1,6
IAUS (-) (PA) 0,18
CGS (min) (fF) 45
CGS (max) (fF) 76
Die oben aufgelisteten Parameter von Tabelle 3 wurden unter Verwendung der in Tabelle 1 aufgelisteten Spannungen und Sonden bestimmt.

BEISPIEL 4

Ein "linearer TFT" ähnlich dem in Fig. 1-2 gezeigten TFT wurde wie folgt hergestellt und geprüft. Dieser lineare TFT hatte einen Querschnitt mit einem unteren isolierenden Substrat, auf dem eine Gate-Elektrode, eine Doppelschicht- Gate-Isolationsschicht, eine Halbleiterschicht, eine Kontaktschicht, Source- und Drain-Elektroden, eine Passivierungs-Isolationsschicht und eine durchsichtige Pixelelektrode gebildet wurden. Die Kanallänge betrug 6 Mikrometer, und die Kanalbreite betrug 36 um. Die Halbleiterschicht war aus a-Si und 2.000 Å dick. Die Temperatur betrug 29ºC. Die Gate-Isolationsschicht enthielt eine 1.600 Å dicke TaO-Schicht und eine 2.000 Å dicke SiN-Schicht. Die nachfolgende Tabelle 4 zeigt die resultierenden EIN- und AUS-Ströme und außerdem die Parasitärkapazität CGS dieses "linearen TFT".

TABELLE 4

"linearer TFT"

IEIN (+) (pA) 12,4
IEIN (-) (uA) 12,3
IAUS (+) (pA) 0,09
IAUS (-) (PA) 0,09
CGS (min) (fF) 65
CGS (max) (fF) 115
Die oben aufgelisteten Parameter von Tabelle 4 wurden unter Verwendung der in Tabelle 1 aufgelisteten Spannungen und Sonden bestimmt.
Die nachfolgende Tabelle 5 vergleicht den Strom und die Parasitärkapazität der vier TFTs der Beispiele 1-4. TABELLE 5 "Vergleichsergebnisse"
Wie in obiger Tabelle 5 gezeigt, ist die Parasitärkapazität CGS der TFTs der besonderen Ausführungsformen der Erfindung ("Typ A" und "Typ B") wesentlich niedriger als die des "linearen TFT" und des "TFT mit offenem Ring". Der TFT vom "Typ A" hat die niedrigste CGS, sein EIN-Strom ist aber etwas kleiner als der des "Typ B". Daher hat "Typ B" mit ungefähr 22% Verminderung von CGS (max) in bezug auf den "offenen Ring" und beinahe 50% Verminderung von CGS (max) in bezug auf den "linearen TFT" die beste Leistung, wobei nur ungefähr 10% EIN-Strom IEIN (-) in bezug auf den "linearen TFT" geopfert werden, und mit ungefähr 15-20% Zunahme des EIN-Stroms in bezug auf den "TFT mit offenem Ring". Der EIN-Strom IEIN (-) ist der stets wichtige Parameter, der benutzt wird, um zu bestimmen, wie schnell das Pixel während des positiven Ladungszyklus aufgeladen wird. CGS (max), die Gate-Source-Kapazität im Ein-Zustand des TFT, bestimmt den Abfall oder die Verschiebung der Pixelspannung nach dem Ausschalten des Gate.
Wie man aus dem obigen erkennt, sind die TFTs der besonderen Ausführungsformen der Erfindung ("Typ A" und "Typ B") den beiden konventionellen Typen "linearer TFT" und "TFT mit offenem Ring" klar überlegen. Dies liegt daran, daß die TFTs der besonderen Ausführungsformen der Erfindung eine verminderte Parasitärkapazität in bezug auf den "linearen TFT" und "TFT mit offenem Ring" und bevorzugt einen vergrößerten EIN-Strom in bezug auf den "TFT mit offenem Ring" haben.
Anhand der obigen Offenbarung ergeben sich für den Fachmann viele andere Merkmale, Modifizierungen und Verbesserungen. Solche anderen Merkmale, Modifizierungen und Verbesserungen werden daher als Teil der Erfindung angesehen, deren Schutzbereich durch die nachfolgenden Patentansprüche zu bestimmen ist.

Claims

1. Pixel (54) für eine Flüssigkristallanzeige, mit einer Schicht aus Flüssigkristallmaterial (64), das zwischen zwei im Abstand angeordnete Substrate (32, 60) geschichtet ist, wobei jedes Substrat eine darauf befestigte Pixelelektrode aufweist und wobei eine (50) der Pixelelektroden von Gate- und Drain-Leitungen umgeben ist und elektrisch mit einem Dünnfilmtransistor (52) verbunden ist, wobei der Dünnfilmtransistor folgendes enthält:

eine Drain-Elektrode (38), die elektrisch mit einer Drain-Leitung (58) verbunden ist,

eine Gate-Elektrode (30), die elektrisch mit einer Gate-Leitung (56) verbunden ist, und eine Source-Elektrode (40), die mit mindestens einem Teil der Drain-Elektrode (38) im wesentlichen in derselben Ebene liegt und elektrisch mit der einen Pixelelektrode (50) verbunden ist, wobei sich die Source-Elektrode (40) auf einem Halbleiterfilm (36) befindet,

dadurch gekennzeichnet, daß die Source-Elektrode (40) in allen seitlichen Richtungen von der Drain-Elektrode (38) umgeben ist und daß ein Teil der Drain-Elektrode (38) zwischen der Source-Elektrode (40) und einem Teil der Pixelelektrode (50) angeordnet ist und die Pixelelektrode über der Drain-Elektrode mit der Source- Elektrode verbunden ist,

wobei auf einer Oberseite mindestens einer der Drain- und Source-Elektroden (38, 40) eine Passivierungs-Isolationsschicht (46) gebildet ist, die ein darin abgegrenztes Durchgangsloch (48) enthält, und wobei die eine Pixelelektrode (50) durch das Durchgangsloch elektrisch mit der Source-Elektrode verbunden ist und die Passivierungs-Isolationsschicht überquert.

2. Pixel nach Anspruch 1, bei dem die Drain-Elektrode (38) im wesentlichen ringförmig oder kreisförmig ist und einen inneren und einen äußeren Durchmesser abgrenzt und bei dem die Source-Elektrode (40) im wesentlichen rund ist.

3. Pixel nach Anspruch 1, bei dem die eine Pixelelektrode (50) durchsichtig ist und an die Passivierungsschicht (46) angeklebt ist.

4. Pixel nach Anspruch 3, bei dem die eine durchsichtige Pixelelektrode (50) im wesentlichen aus Indium-Zinn-Oxid (ITO) besteht und die Passivierungsschicht (46) im wesentlichen aus einem der Materialien Siliziumnitrid, Siliziumoxid und Kombinationen daraus besteht.

5. Pixel nach Anspruch 3, bei dem der Dünnfilmtransistor (52) eine Parasitärkapazität CGS (max) kleiner als ungefähr 65 fF und einen EIN-Strom IEIN (-) größer als ungefähr 7,0 uA hat, wenn VG = 20 Volt, VS = 0 und VD = 10 Volt.

6. Pixel nach Anspruch 5, bei dem der Dünnfilmtransistor (52) eine Parasitärkapazität CGS (max) kleiner als oder gleich ungefähr 60 fF und einen EIN-Strom IEIN (-) größer 10,5 uA hat.

7. Pixel nach Anspruch 3, bei dem der Dünnfilmtransistor (52) weiterhin eine Gate- Isolationsschicht (34) enthält, die zwischen dem Halbleiterfilm (36) und der Gate- Elektrode (30) angeordnet ist, wobei die Gate-Isolationsschicht eine Siliziumnitridschicht und eine TaO-Schicht enthält.

8. Pixel nach Anspruch 7, bei dem die TaO-Schicht ungefähr 1.600 Å dick ist und die Siliziumnitridschicht ungefähr 2.000 A dick ist.

9. Aktivmatrix-Flüssigkristallanzeige mit einer Vielzahl von Pixeln gemäß Anspruch 1.

10. Anzeige nach Anspruch 9, bei der die Drain-Elektrode (38) im wesentlichen ringförmig oder kreisförmig ist und einen inneren und einen äußeren Durchmesser abgrenzt und bei dem die Source-Elektrode (40) im wesentlichen rund ist.

11. Anzeige nach Anspruch 9, bei der die Gate-Leitung (56) in einer Reihenrichtung angeordnet ist, die Drain-Leitung (58) in einer Spaltenrichtung im wesentlichen senkrecht zu der Gate-Leitung angeordnet ist und bei der die Gate- und Drain-Leitungen einander schneiden und die Pixelanzeigefläche dazwischen abgrenzen.

12. Anzeige nach Anspruch 11, bei der sich der Dünnfilmtransistor (52) am Schnittpunkt der Gate- und Drain-Leitungen (56, 58) befindet, wodurch die Größe der Pixelanzeigefläche vergrößert wird.

13. Anzeige nach Anspruch 9, bei der die Pixelelektrode (50) durchsichtig ist und die Pixelanzeige an die Passivierungsschicht (46) angeklebt ist.

14. Anzeige nach Anspruch 13, bei der Pixelelektrode (50) im wesentlichen aus Indium-Zinn-Oxid (ITO) besteht und die Passivierungsschicht (54) im wesentlichen aus einem der Materialien Siliziumnitrid, Siliziumoxid und Kombinationen daraus besteht.

15. Anzeige nach Anspruch 9, bei der der Kanal (41) ringförmig ist und bei der die Source-Elektrode (40) rund ist und einen Durchmesser von ungefähr 5-12 um hat.

16. Anzeige nach Anspruch 15, bei der die Kanallänge ungefähr 6 um beträgt und der Source-Durchmesser ungefähr 8 um beträgt.

17. Anzeige nach Anspruch 9, bei der der Halbleiterfilm (36) im wesentlichen aus amorphem Silizium besteht und ungefähr 2.000 A dick ist.

18. Anzeige nach Anspruch 10, bei der die Gate-Elektrode (30) im wesentlichen rund ist und einen Durchmesser hat, der wesentlich größer als der Innendurchmesser der Drain-Elektrode (38) ist, wodurch die Fehlausrichtungstoleranz der Source- und Drain-Elektroden (40, 38) in bezug auf die Gate-Elektrode (30) vergrößert wird.

19. Anzeige nach Anspruch 9, bei der der Dünnfilmtransistor (52) eine Parasitärkapazität CGS (max) kleiner als ungefähr 65 fF und einen EIN-Strom IEIN (-) größer als ungefähr 7,0 uA hat, wenn VG = 20 Volt, VS = 0 Volt und VD = 10 Volt.

20. Anzeige nach Anspruch 19, bei der der Dünnfilmtransistor (52) eine Parasitärkapazität CGS (max) kleiner als oder gleich ungefähr 60 fF und einen EIN-Strom IEIN (-) größer als ungefähr 11,0 uA hat.

21. Pixel nach Anspruch 1 bei dem die Gate-Elektrode (30) ohne die Gate-Leitung (56) eine größere horizontale Oberfläche als die Halbleiterschicht (36) hat.

22. Pixel nach Anspruch 21, bei dem sich die Halbleiterschicht (36) nicht seitlich auf irgendeiner Seite zum Umfang der Gate-Elektrode (30) erstreckt und dadurch von der Gate-Elektrode vor Strahlung abgeschirmt wird, die von einer Hintergrundbeleuchtungseinrichtung ausgesandt wird.