DE69214776T2

DE69214776T2 - Elektronische Schaltung mit programmierbarer schrittweiser Energieverbrauchssteuerung

Info

Publication number: DE69214776T2
Application number: DE69214776T
Authority: DE
Inventors: Edward Allyn Burton; Farrell Ostler
Original assignee: Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1991-11-27
Filing date: 1992-11-19
Publication date: 1997-04-24
Anticipated expiration: 2012-11-20
Also published as: KR100270943B1; KR930010664A; EP0544362A2; TW299529B; EP0544362A3; EP0544362B1; JPH05250052A; US5757206A; DE69214776D1

Description

BEREICH DER ERFINDUNG

Diese Erfindung betrifft eine elektronische Anordnung mit einem ersten und einem zweiten Speiseknotenpunkt zum Empfangen einer ersten bzw. zweiten Speisespannung und mit einer zwischen dem ersten und dem zweiten Speiseknotenpunkt gekoppelten Schaltung. Die Anordnung umfaßt weiterhin ein mit der Schaltung gekoppeltes programmierbares Steuerungsmittel zum Steuern des Stromverbrauchs der Schaltung über die Speiseknotenpunkte.

BISHERIGER STAND DER TECHNIK

Viele elektronische Anordnungen, insbesondere die in der sogenannten PLD-(programmierbare Logikanordnung)Klasse, werden als Gattungsbausteine zur Implementierung von Logikfunktionen in größeren Systemen angeboten. Systeme haben im allgemeinen sowohl mit Leistungsfähigkeit, d.h. Betriebsgeschwindigkeit, und Stromverbrauch zu tun. Im allgemeinen sind hohe Geschwindigkeit und niedriger Stromverbrauch einander widersprechende Anforderungen, insbesondere bei programmierbaren Logik-Arrays (PLAs).
Typischerweise ist ein PLA funktionsmäßig aus einer programmierbaren UND-Ebene, gefolgt von einer festen oder programmierbaren ODER-Ebene aufgebaut. Jede dieser Ebenen umfaßt eine große Zahl von Logik-Gattern mit einer großen Zahl von Eingängen. Wegen der Erwägungen hinsichtlich Geschwindigkeit und Dichte sind diese Gatter üblicherweise in einer "festverdrahteten UND"- oder "festverdrahteten ODER"-Konfiguration ausgeführt, d.h. eine große Zahl paralleler Transistoren gegenüber einer Stromquelle (beispielsweise einem Widerstand).
"Festverdrahtete ODER/UND"-Konfigurationen sind durch Hochgeschwindigkeitsbetrieb und hohe Gatterdichten gekennzeichnet. Ihr Hauptnachteil ist hoher Stromverbrauch. Selbst CMOS-Ausführungen der gängigsten Architekturen geben etwa 500 mW pro Teil ab. Dies macht diesen PLD-Typ für eine Verwendung in batteriebetriebenen Anwendungen ungeeignet und erhöht die Nachfrage nach Wärmesteuerungsmerkmalen und hinsichtlich Stromversorgung.
Das US-Patent 4.645.953 von Wong beschreibt ein PLA mit programmierbaren Stromverbrauchssteuerungsmitteln. Das bekannte PLA umfaßt Stromquellen, jeweils zum Speisen des zugehörigen Produktgliedes des Array. Das PLA enthält auch ein programmierbares Steuerungsmittel zur Stromverbrauchsteuerung. Das programmierbare Steuerungsmittel besteht aus einer Schmelzsicherung zwischen jedem Produktglied und der zugehörigen Stromquelle. Wenn eine in dem PLA zu implementierende Boolsche Funktion die Teilnahme spezieller Produktglieder nicht benötigt, werden diese Glieder durch Durchbrennenlassen der entsprechenden Sicherungen deaktiviert. Auf diese Weise wird der Stromverbrauch durch dauerhaftes und selektives Trennen der Stromquelle von dem Produktglied verringert.
US-A-5045717 beschreibt eine Ruhestrom-Speiseschaltung für eine Mikroschaltung. Die Ruhestrom-Speiseschaltung verteilt zuvor bestimmte Ruheströme auf eine Vielzahl von funktionellen Schaltungsgebieten. Sie liefert eine Vielzahl geschalteter Stromquellen, die die Doppelfunktion der Schaltungsvoreinstellung und des Stromschaltens ausführen. Es wird die Verwendung einer Master-Stromquelle mitgeteilt, die über eine programmierbare Anordnung von Stromeinstellwiderständen gesteuert wird, um einen Masterstrom zu liefern, der in einer ersten Stromspiegelanordnung gespiegelt wird, um eine Vielzahl von Ausgangsströmen zu liefern, von denen jeder wieder in einem zweiten Stromspiegel gespiegelt wird, um eine weitere Vielzahl von Ruheströmen zu liefern.
Wenn der Kompromiß zwischen Laufzeit und Stromverbrauch in Händen eines Systemdesigners liegt, mit verfeinerten Details als im Fall der bekannten Technik, steht dem Designer ein weiteres Werkzeug zur Verfügung, um sich dem optimalen Gleichgewicht zwischen Geschwindigkeit und Energie anzunähern.

AUFGABE DER ERFINDUNG

Der Erfindung liegt daher die Aufgabe zugrunde, eine elektronische Anordnung zu verschaffen, die mehr Freiheitsgrade umfaßt als der Stand der Technik, um eine optimale Einstellung der Anordnung sowohl in Hinsicht auf die Geschwindigkeitsals auch Stromverbrauchkriterien herzustellen.

ZUSAMMENFASSUNG DER ERFINDUNG

Hierzu verschafft die Erfindung eine elektronische Anordnung gemäß den beigefügten Ansprüchen.
Eine schrittweise Änderung im Stromverbrauch ermöglicht es dem Benutzer, die Stromverbrauchsleistungsdaten der Anordnung in der Erfindung genauer zuzuschneiden als nach dem Stand der Technik möglich gewesen wäre. Außerdem kann der Hersteller diesen Produkttyp standardisieren, wobei es dem Benutzer überlassen wird, die Anordnung nach der Herstellung zu programmieren.
Zusätzlich zu den geschwindigkeitskritischen Teilen hat die Schaltung Teile, die hinsichtlich der Geschwindigkeit weniger kritisch sind, sowie redundante Teile. Individuelles Programmieren des Stromverbrauchs für jede Art ermöglicht es, die Geschwindigkeit/Stromverbrauch-Beziehung zu optimieren.
Ein PLA, beispielsweise ein feldprogrammierbares Gate-Array (FPGA) oder ein feldprogrammierbarer Logiksequenzierer (FPLS), enthält typischerweise sehr viele Logikgatter. Insbesondere auf diesem technischen Gebiet führt die Architektur der Erfindung zu erheblicher Verringerung des Stromverbrauchs bei nicht wesentlichem Verlust an Geschwindigkeit, indem die Gatter, je nachdem wie kritisch sie hinsichtlich der Geschwindigkeit sind, in Gruppen eingeteilt werden und der Stromverbrauch pro Gruppe individuell programmiert wird.
Man beachte, daß das Zuschneiden des Stromverbrauchs auf einer verfeinerten Unterteilung der Schaltungsteile basiert sein kann als eine Unterteilung in geschwindigkeitskritische, geschwindigkeitsunkritische und redundante Schaltungsteile. Man beachte auch, daß die Erfindung sich nicht auf PLAs beschränkt.

KURZE BESCHREIBUNG DER ZEICHNUNG

Die Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigen:
Fig. 1 ein erstes Beispiel einer Anordnung der Erfindung, die sich auf festverdrahtete ODER- oder festverdrahtete UND-Logiktypen bezieht (offene Kollektor/- Drain-Logik);
Fig. 2 ein zweites Beispiel einer Anordnung der Erfindung, die sich auf festverdrahtete ODER- oder festverdrahtete UND-Logiktypen bezieht;
Fig. 3 ein Beispiel einer Anordnung der Erfindung, die auf Stromschaltlogik beruht, und
Fig. 4 ein einfaches Beispiel für eine programmierbare Stromquelle zur Verwendung in der Erfindung.

AUSFÜHRLICHE BESCHREIBUNG FESTVERDRAHTETE LOGIK, ERSTES BEISPIEL

Fig. 1 zeigt eine Schaltung in einem PLA als erstes erfindungsgemäßes Beispiel. Das PLA verwendet sogenannte festverdrahtete Logik. Das Hochregelmittel 10 und das programmierbare Leistungsherunterregelmittel 20 sind zwischen dem Hochspannungsspeiseknotenpunkt VH und dem Niederspannungsspeiseknotenpunkt VL in Reihe geschaltet. Das Hochregelmittel 10 enthält eine Vielzahl von Schaltern S1-Sn, die jeweils von Eingangssignalen L1-Ln gesteuert werden. Das Herunterregelmittel 20 umfaßt Stromquellen I1-Im. Während das Herunterregelmittel 20 aktiv ist, d.h. Strom aus dem Ausgangsknotenpunkt 30 zum Speiseknotenpunkt VL zieht, liefert der Ausgangsknotenpunkt 30 eine Ausgangsspannung f(L1,..., Ln), die eine Funktion der Eingangssignale L1-Ln ist.
Die Natur der Ausgangsspannung f hängt auch von der Art der verwendeten Schalter S1-Sn ab. Beispielsweise können die Schalter S1-Sn jeweils einen Hauptstrompfad eines jeweiligen bipolaren npn-Transistors oder N-Kanal-FET enthalten. Steuerelektroden der Transistoren empfangen dann Eingangssignale L1-Ln. Dementsprechend wird eine Ausgangsspannung f(L1 ,... ,Ln) erzeugt, die die logische ODER- Funktion (festverdrahtetes ODER) der Eingangssignale L1-Ln darstellt. Alternativ können die Schalter S1-Sn jeweils einen Hauptstrompfad eines jeweiligen bipolaren pnp- Transistors oder P-Kanal-FET enthalten. Ausgangssignal f ist dann die logische NAND- Funktion (festverdrahtetes NAND; offener Kollektor/offene Drain-Logik) der Eingangssignale L1-Ln.
Um ein Ausgangssignal f zu liefern, das von den Eingangssignalen L1-Ln abhängt, muß das Leistungsherunterregelmittel 20 aktiv sein, d.h. das Leistungsherunterregelmittel 20 muß Strom vom Ausgangsknotenpunkt 30 ziehen. Wenn die Eingangssignale L1-Ln derart sind, daß der Knotenpunkt 30 zur hohen Spannung VH hochgeregelt wird, muß das Hochregelmittel 10 dem Herunterregelmittel 20 entgegenwirken.
In diesem Fall nimmt die Schaltung Leistung auf, da ein durch das Hochregelmittel 10 und das Herunterregelmittel 20 verlaufender Strompfad den Knotenpunkt VH mit dem Knotenpunkt VL verbindet. Die Menge der in dieser Situation aufgenommenen Leistung hängt stark von dem von dem Herunterregelmittel 20 abgezogenen Strom ab.
Wenn dieser Strom groß ist, ist die aufgenommene Leistung hoch. Die Zeit, die dem Herunterregelmittel zum Entladen des Knotenpunkts 30 zur Verfügung steht, wenn die Schalter S1-Sn geöffnet sind, ist jedoch gering. Das heißt, die von der abgebildeten Schaltung dargestellte Laufzeit ist für Übergänge beim Knotenpunkt 30 von einer hohen Spannung zu einer niedrigen Spannung kurz. Alternativ setzt eine niedrige Stromabziehfähigkeit des Herunterregelmittels 20 den Stromverbrauch herab, aber auf Kosten einer Zunahme der Laufzeit.
Bei der Erfindung wird das Leistungsherunterregelmittel 20 über Programmsignale P1-Pm programmiert. Das heißt, die Menge des aus dem Ausgangsknotenpunkt 30 gezogenen Stroms wird durch Selektion der geeigneterweise aktiven Stromquellen I1-Im festgelegt, entweder eine zur Zeit oder in einer geeigneten Kombination. Auf diese Weise stellt der Benutzer den Stromverbrauch der Schaltung genau in Schritten ein, je nachdem, wie zeitkritisch der Schaltungsbetrieb hinsichtlich der Zusammenwirkung mit anderen Teilen der Anordnung einzuschätzen ist.
Man beachte, daß eine Anzahl von N verschiedenen Stromquellen, die entweder individuell ein- oder individuell ausgeschaltet werden können, zu 2N verschiedenen Stromwerten führt. Dies paßt gut zu einer digitalen Steuerung der Stromquellen. Alternativ kann eine einzige Stromquelle (nicht abgebildet) verwendet werden, die über das dem Steuereingang der Quelle zugeführte Programmsignal allmählich zu steuern ist.
Man beachte auch, daß die dem Herunterregelmittel zugeführten Signale P1-Pm die zeitlichen und Stromverbrauchseigenschaften der abgebildeten Schaltung spezifizieren, aber nicht die implementierte Logikfunktion beeinflussen, wenn die abgebildete Schaltung aktiv sein soll. Nur durch Abschalten aller Stromquellen I1-Im wird die Schaltung funktionsmäßig aus der Anordnung entfernt.
In einem PLA können die Stromquellen, die funktionelle Teile der programmierbaren Logikgatter bilden, über das Leistungssteuerungsmittel individuell steuerbar sein. Alternativ können die programmierbaren Logikgatter in Abschnitten organisiert sein, und die Stromquellen können pro einzelnem Abschnitt gleichmäßig steuerbar sein.
Das Leistungssteuerungsmittel selbst kann ein programmierbares Logikgatter, ein zusätzliches PLA oder einen reservierten Teil des PLA enthalten, um die Informafion zur Steuerung des Stromverbrauchs zu speichern. Alternativ kann das Leistungssteuerungsmittel einen Speicher enthalten, z.B. ein EEPROM. Die Schaltung, deren Stromverbrauch durch das programmierbare Leistungssteuerungsmittel benutzergesteuert werden soll, kann in einer schnellen Technologie, wie einer Bipolartechnologie (ECL, festverdrahtete Logik) implementiert werden. Das Leistungssteuerungsmittel kann dann in einer Niedrigleistungstechnologie implementiert werden, beispielsweise mit FETs vom entgegengesetzten Leitungstyp. BiCMOS-Technologie kann zum Implementieren der Anordnung der Erfindung verwendet werden.

FESTVERDRAHTETE LOGIK, ZWEITES BEISPIEL

Fig. 2 zeigt das Komplement der Schaltung von Fig. 1. Die komplementäre Schaltung umfaßt jetzt eine Reihenschaltung aus einem programmierbaren Leistungshochregelmittel 50 und einem Herunterregelmittel 60 zwischen dem Hochspannungsspeiseknotenpunkt VH und dem Niederspannungsspeiseknotenpunkt VL. Das Herunterregelmittel 60 enthält eine Vielzahl von Schaltern S1-Sn, die jeweils von Eingangssignalen L1-Ln gesteuert werden. Das Hochregelmittel SO umfaßt Stromquellen 11-Im. Bei aktivem Hochregelmittel 50, das heißt, daß dem Ausgangsknotenpunkt 70 vom Speise-knotenpunkt VH aus Strom zugeführt wird, liefert der Knotenpunkt 70 eine Ausgangsspannung g(L1,..., Ln), die eine Funktion der Eingangssignale L1-Ln ist.
Wenn die Schalter S1-Sn jeweils einen Hauptstrompfad eines jeweiligen npn-Bipolartransistors oder N-Kanal-FET enthalten, stellt die Ausgangsspannung g die logische NOR-Funktion dar. Der npn-Bipolartransistor kann ein Schottky-geklemmter Transistor für ansteigende Schaltgeschwindigkeit sein.
Gleichartige Bemerkungen wie für das Leistungsherunterregelmittel 20 in Fig. 1 hinsichtlich der Einstellung des Stromverbrauchs gelten für das Leistungshochregelmittel 50. Mittels einer geeigneten Kombination aus aktiven Stromquellen I1-Im wird der Stromverbrauch bei den hinsichtlich der Zusammenwirkung mit anderen Teilen (nicht abgebildet) der Anordnung erforderlichen Geschwindigkeitsbedingungen zugeschnitten.

STROMSCHALTLOGIK

Fig. 3 gibt ein Transistorschaltbild eines Beispiels für eine Schaltung in emittergekoppelter Logik (ECL) in einer Anordnung der Erfindung wieder. Die Funktionsweise der Schaltung beruht auf Stromschaltlogik. Das gleiche Prinzip wird in sourcegekoppelter Logik (SCL) und in Strombetriebslogik (CML) verwendet. Man beachte, daß diese Schaltungstypen in stabilem Zustand Strom verbrauchen.
Im wesentlichen umfaßt die Schaltung ein Stromschaltteil 100, das in Reaktion auf Eingangssignale L1-Ln Strom zwischen Strompfad 110 und 120 schaltet. Eine programmierbare Stromquelle 130 ist in Reihe mit dem Stromschaltteil 100 zwischen Speiseknotenpunkten VH und VL angeordnet, um den schaltenden Teil 100 zu steuern.
Der Strompfad 110 umfaßt eine Parallelschaltung aus Kollektor-Emitter- Strecken von Bipolartransistoren S1-Sn, die über Eingangssignale L1-Ln gesteuert werden. Der Strompfad 120 stellt eine Bezugsstrecke dar und enthält einen Bezugstransistor 140, der von einem Bezugssignal VREF vorgespannt wird. Wenn sie mit npn-Transistoren implementiert wird, bietet diese Architektur die schnellste verfügbare Logik, weil die Transistoren beim Betrieb der Schaltung alle außerhalb ihres Sättigungsbereichs gehalten werden. Bei der abgebildeten Konfiguration ist das Ausgangssignal h(L1,..., Ln) die logische NOR-Funktion der Eingangssignale L1-Ln.
Die programmierbare Stromquelle 130 ist dem programmierbaren Leistungsherunterregelmittel 20 von Fig. 1 oder dem programmierbaren Leistungshochregelmittel 50 von Fig. 2 ähnlich. Wie bei den Beispielen von Fig. 1 und 2 für die festverdrahtete Logik besprochen worden ist, wird der von der programmierbaren Stromquelle 130 gelieferte Strom durch Selektieren einer Kombination zusammenwirkender Stromquellen I1-Im über Programmsignale P1-Pm zugeschnitten, wobei die Kombination bei den gegebenen Umständen hinsichtlich Geschwindigkeit und Stromverbrauch für diese spezielle Schaltung geeignet ist.

STROMQUELLENBEISPIEL

Fig. 4 gibt ein einfaches Beispiel für eine Ausführungsform für das programmierbare Leistungshochregelmittel 20 von Fig. 1, das programmierbare Leistungsherunterregelmittel 60 von Fig. 2 und die programmierbare Stromquelle 130 von Fig. 3. Im wesentlichen enthält jede der Stromquellen I1,..., Im einen Widerstand R1,...bzw. Rm. Ein weiterer Schalter C1-Cm ist mit jedem Widerstand R1-Rm in Reihe angeordnet. Öffnen oder Schließen weiterer Schalter C1-Cm in einem zuvor bestimmten Muster steuert den durch die programmierbaren Leistungsmittel 20 und 60 fließenden Gesamtstrom.
Vorzugsweise haben die Widerstände R1-Rm untereinander unterschiedliche Widerstandswerte, um möglichst viele verschiedene Gesamtstromwerte verfügbar zu haben.
Weitere Schalter C1-Cm umfassen jeweils beispielsweise einen Hauptstrompfad eines jeweiligen weiteren Transistors, der das jeweilige Programmsignal an seiner Steuerelektrode empfängt. Die Programmsignale werden von einer Steuereinheit geliefert (nicht abgebildet). Die Steuereinheit umfaßt beispielsweise ein RAM, ein ROM, ein EPROM oder EEPROM, oder ein Schieberegister zum Speichern der Programmsignale P1-Pm. Die Steuereinheit liegt beispielsweise in der elektronischen Anordnung oder ist eine Schaltung außerhalb der Anordnung. Die Steuersignale können beim Betrieb der Anordnung stationär sein. Alternativ können die Steuersignale während des Betriebs der Anordnung dynamisch sein, wodurch der Stromverbrauch der Schaltung beispielsweise in Abhängigkeit von der Verwendung der Schaltung während Subroutinen in einem von einem System, von dem das PLA ein funktioneller Teil ist, ausgeführten Programm angepaßt wird.
Bei einer anderen Ausführungsform umfassen weitere Schalter C1-Cm jeweils eine Schmelzsicherung oder Anti-Schmelzsicherung. Programmieren erfolgt durch irreversibles Setzen des Zustandes des betrachteten weiteren Schalters.
Es sei bemerkt, daß im Rahmen der Erfindung Hochregelmittel 10 in Fig. 1, Herunterregelmittel 60 in Fig. 2 und das Stromschaltteil 100 von Fig. 3 keine primäre logische ODER-, NOR-, UND- oder NAND-Funktion repräsentieren müssen, sondern auch von mehr allgemeiner Art sein können, wie z.B. UND-ODER-INVERTIEREN.

Claims

1. Elektronische Anordnung mit:

- einem ersten (VH) und zweiten (VL) Speiseknotenpunkt;

- einer zwischen den Speiseknotenpunkten (VH, VL) angeordneten Logikschaltung (10, 20); wobei die Logikschaltung (10, 20) umfaßt:

- zumindest einen Eingang (L&sub1;, L&sub2;, ...Ln) zum Empfangen eines Eingangslogiksignals;

- einen Ausgang (30) zum Liefern eines Ausgangslogiksignals in Reaktion auf das Eingangslogiksignal;

- Logikmittel (10), die mit dem Eingang verbunden und zwischen dem ersten Speiseknotenpunkt (VH) und dem Ausgang (30) angeordnet sind, um in Reaktion auf das Eingangslogiksignal den ersten Speiseknotenpunkt (VH) mit dem Ausgang (30) zu koppeln oder den Ausgang (30) von dem ersten Speiseknotenpunkt (VH) zu trennen;

- Stromquellenmittel (20) zwischen dem Ausgang (30) und dem zweiten Speiseknotenpunkt (VL) zum Ansteuern der Logikmittel (10) durch einen Strom; dadurch gekennzeichnet, daß

das Stromquellenmittel (20) programmierbar ist, um den Strom auf einen bestimmten von zumindest drei Pegeln einstellen zu können.

2. Anordnung nach Anspruch 1, wobei das Stromquellenmittel (20) eine Vielzahl parallel angeordneter Stromzweige (Ii...Im) umfaßt, wobei jeder einzelne Zweig eine jeweilige Stromquelle umfaßt und zumindest eine der jeweiligen Stromquellen unter Steuerung eines Programmsignals (P&sub1;, ...Pm) unabhängig modifizierbar ist.

3. Anordnung nach Anspruch 2, wobei erste und zweite der jeweiligen Stromquellen imstande sind, erste und zweite Ströme zu liefern, die zueinander unterschiedliche Größe haben.

4. Anordnung nach Anspruch 1, 2 oder 3, wobei die Logikschaltung (10, 20) als programmierbare Logikanordnung (PLD) implementiert ist.

5. Anordnung nach Anspruch 1, 2 oder 3, wobei die Logikschaltung (10, 20) als programmierbares Logik-Array (PLA) implementiert ist.