DE69029922T2 - Bi-CMOS-Schaltung - Google Patents

Bi-CMOS-Schaltung

Info

Publication number
DE69029922T2
DE69029922T2 DE69029922T DE69029922T DE69029922T2 DE 69029922 T2 DE69029922 T2 DE 69029922T2 DE 69029922 T DE69029922 T DE 69029922T DE 69029922 T DE69029922 T DE 69029922T DE 69029922 T2 DE69029922 T2 DE 69029922T2
Authority
DE
Germany
Prior art keywords
transistor
base
gate electrode
channel mos
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69029922T
Other languages
English (en)
Other versions
DE69029922D1 (de
Inventor
Toshiyuki Koreeda
Toru Nakamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu Fujitsu Electronics Ltd
Fujitsu Ltd
Original Assignee
Kyushu Fujitsu Electronics Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Fujitsu Electronics Ltd, Fujitsu Ltd filed Critical Kyushu Fujitsu Electronics Ltd
Publication of DE69029922D1 publication Critical patent/DE69029922D1/de
Application granted granted Critical
Publication of DE69029922T2 publication Critical patent/DE69029922T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
    • H03K19/0136—Modifications for accelerating switching in bipolar transistor circuits by means of a pull-up or down element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/09448—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET in combination with bipolar transistors [BIMOS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf eine Logikschaltung, und im besonderen auf eine Logikschaltung mit Bi-CMOS-Konstruktion, die zum Treiben einer kapazitiven Last verwendet wird.
    • BESCHREIBUNG DES STANDES DER TECHNIK
  • Bei dem Bi-CMOS-Prozeß, bei dem ein Teil eines MOS- Prozesses zu einem normalen Bipolarprozeß hinzugefügt ist und Bipolarelemente und MOS-Elemente zur gleichen Zeit gebildet werden, kann eine Logikschaltung mit hoher Leistung hergestellt werden, indem eine Bipolarschaltung, die die Vorteile der hochgenauen Analogverarbeitung und des leistungsstarken Treibens hat, und eine CMOS-Schaltung, die die Vorteile der Hochintegration und des niedrigen Energieverbrauchs hat, zusammen auf demselben IC-Chip gebildet werden.
  • FIG. 7 zeigt schematisch eine herkömmliche Logikschaltung, die einen durch den Bi-CMOS-Prozeß gebildeten Inverter darstellt. In der Figur ist Mn1 ein Eingangstransistor, der aus einem N-Kanal-MOS-Transistor gebildet ist, sind Q&sub1; und Q&sub2; pufferfreie Transistoren, die aus Bipolartransistoren gebildet sind, und ist Q&sub3; ein Ausgangstransistor, der aus einem Bipolartransistor gebildet ist. R&sub1; bis R&sub4; sind Widerstände und D&sub1;, D&sub2; Schottky-Sperrschichtdioden. C ist eine kapazitive Last, VIN ein Eingangssignal und VOUT ein Ausgangssignal. Um ein hohes Treibervermögen zu erhalten, umfassen bei einer Konstruktion wie dieser Q&sub1; und Q&sub3; normalerweise Transistoren mit Schottky-Sperrschichten, und alternativ sind die Bereiche von Q&sub2; und Q&sub3; vergrößert.
  • Bei der oben beschriebenen herkömmlichen Logikschaltung und besonders, wenn der Bereich des Transistors Q&sub3; vergrößert ist, um ein hohes Treibervermögen zu erhalten, ist es erforderlich, einen Strom zu erhöhen, der der Basis des Ausgangstransistors Q&sub3; zugeführt wird. Da jedoch der MOS- Transistor (Mn1) als Quelle des Basisstroms verwendet wird, kann dem Ausgangstransistor Q&sub3; keine ausreichende Menge des Basisstroms zugeführt werden. Daher besteht der Nachteil darin, daß der Ausgangstransistor Q&sub3; sehr langsam eingeschaltet wird, das heißt, die Ausbreitungsverzögerungszeit tPHL des Ausgangssignals VOUT nimmt zu.
  • Somit ist es eine Aufgabe der vorliegenden Erfindung, die Einschaltgeschwindigkeit des Ausgangstransistors Q&sub3; schneller zu machen und die Ausbreitungsverzögerungszeit tPHL des Ausgangssignals VOUT zu verkürzen.
  • US 4 845 386 offenbart eine Ausgangspufferschaltung, in der die Signalausbreitungszeit reduziert ist, indem die Basis eines Ausgangsbipolartransistors von einem Darlington- Paar gespeist wird.
  • EP 0 209 805 offenbart eine Bi-CMOS-Schaltung mit: einer Gatterschaltung, die einen Eingang und einen Ausgang hat und einen ersten, N-Kanal-MOS-Transistor umfaßt, der als Reaktion auf den logischen Zustand des Eingangssignals einund ausgeschaltet wird, und die der Basis eines Ausgangstransistors einen ersten Strom zuführt, wenn der erste Transistor eingeschaltet ist.
  • Gemäß der Erfindung umfaßt die Schaltung ferner eine aktive Pull-down-Stromzuführschaltung, deren Eingang mit der Gateelektrode des ersten Transistors verbunden ist, zum Zuführen eines aktiven Pull-down-Stroms zu der Basis des Ausgangstransistors, so daß der erste Strom und der aktive Pull-down-Strom der Basis des Ausgangstransistors zugeführt werden können, welche Stromzuführschaltung einen Zuführtransistor hat, der den aktiven Pull-down-Strom zu der Basis des Ausgangstransistors führt, wenn das Eingangssignal einen Übergang von einem niedrigen Zustand in einen hohen Zustand oder von einem hohen Zustand in einen niedrigen Zustand vollzieht, welcher Zuführtransistor durch eine Zuführspannung der Stromzuführschaltung betrieben wird.
  • Das Aktiv-Pull-down-Stromzuführmittel kann einen zweiten Transistor umfassen, der aus einem P-Kanal-MOS-Transistor gebildet ist und dessen Gateelektrode mit der Gateelektrode des ersten Transistors verbunden ist, einen dritten Transistor, der aus einem N-Kanal-MOS-Transistor gebildet ist und dessen Gateelektrode mit der Gateelektrode des zweiten Transistors verbunden ist, welcher dritte Transistor mit dem zweiten Transistor seriell verbunden ist, und einen vierten Transistor, der einen Bipolartransistor umfaßt und dessen Basis mit dem dritten Transistor verbunden ist und dessen Emitter mit der Basis des Ausgangstransistors verbunden ist.
  • Der zweite Transistor kann mit dem dritten Transistor im Bereich im wesentlichen identisch sein. Der zweite Transistor kann im Bereich auch größer als der dritte Transistor sein.
  • Das Aktiv-Pull-down-Stromzuführmittel kann auch einen zweiten Transistor umfassen, der aus einem P-Kanal-MOS- Transistor gebildet ist und dessen Gateelektrode mit der Gateelektrode des ersten Transistors verbunden ist, einen dritten Transistor, der aus einem N-Kanal-MOS-Transistor gebildet ist und dessen Gateelektrode mit der Gateelektrode des zweiten Transistors verbunden ist, welcher dritte Transistor mit dem zweiten Transistor seriell verbunden ist, einen vierten Transistor, der aus einem P-Kanal-MOS-Transistor gebildet ist, einen fünften Transistor, der aus einem N-Kanal-MOS-Transistor gebildet ist und dessen Gateelektrode mit der Gateelektrode des vierten Transistors verbunden ist, welcher fünfte Transistor mit dem vierten Transistor seriell verbunden ist, bei dem eine Leitung zwischen den zweiten und dritten Transistoren mit einer Leitung zwischen den vierten und fünften Transistoren verbunden ist, und einen sechsten Transistor, der aus einem Bipolartransistor gebildet ist und dessen Basis mit dem fünften Transistor verbunden ist und dessen Emitter mit der Basis des Ausgangstransistors verbunden ist.
  • Bei der vorliegenden Erfindung werden während der Einschaltübergangsperiode des ersten Transistors (der dem herkömmlichen Eingangstransistor Mn1 entspricht) die zweiten und dritten Transistoren eingeschaltet, und der vierte Transistor, der einen Bipolartransistor umfaßt, wird durch den Strom eingeschaltet, der durch die zweiten und dritten Transistoren fließt. Daher wird der Strom, der sowohl durch den ersten Transistor als auch durch den vierten Transistor fließt, der Basis des Ausgangstransistors zugeführt (der dem Transistor Q&sub3; entspricht), und die Einschaltgeschwindigkeit des Ausgangstransistors wird somit erhöht.
  • Vorzugsweise umfaßt die Gatterschaltung einen zweiten, P-Kanal-MOS-Transistor, der auch als Reaktion auf den logischen Zustand des Eingangssignals ein- und ausgeschaltet wird, welche Gatterschaltung der Basis des Ausgangstransistors einen ersten Strom zuführt, wenn die ersten und zweiten Transistor eingeschaltet sind; und in der die Aktiv- Pull-down-Stromzuführschaltung mit den Gateelektroden der ersten und zweiten Transistoren verbunden ist.
  • Alternativ kann die Gatterschaltung ferner zweite und dritte Transistoren enthalten, die einen P-Kanal-MOS-Transistor bzw. einen N-Kanal-MOS-Transistor umfassen, die als Reaktion auf den logischen Zustand des Eingangssignals einund ausgeschaltet werden und die der Basis eines zweiten Ausgangstransistors einen zweiten Strom zuführen, wenn die zweiten und dritten Transistoren eingeschaltet sind, wobei die Aktiv-Pull-down-Stromzuführschaltung der Basis des Ausgangstransistors den aktiven Pull-down-Strom zuführt, so daß der erste Strom und der aktive Pull-down-Strom der Basis des Ausgangstransistors zugeführt werden können, und in der ferner vorgesehen sind: eine zweite Aktiv-Pull-down-Stromzuführschaltung, deren Eingang mit den Gateelektroden der zweiten und dritten Transistoren verbunden ist, zum Zuführen eines zweiten aktiven Pull-down-Stroms zu der Basis des zweiten Ausgangstransistors, so daß der zweite Strom und der zweite aktive Pull-down-Strom der Basis des zweiten Ausgangstransistors zugeführt werden können, welche zweite Stromzuführschaltung einen zweiten Zuführtransistor hat, der den zweiten aktiven Pull-down-Strom zu der Basis des zweiten Ausgangstransistors führt, welcher zweite Zuführtransistor durch eine Zuführspannung der zweiten Stromzuführschaltung angetrieben wird, welcher aktive Pull-down-Strom, der durch die Aktiv-Pull-down-Stromzuführschaltung zugeführt wird, der Basis des Ausgangstransistors zugeführt wird, wenn das Eingangssignal einen Übergang von niedrig zu hoch vollzieht, und welcher zweite aktive Pull-down-Strom, der durch die zweite Aktiv-Pull-down-Stromzuführschaltung zugeführt wird, der Basis des zweiten Ausgangstransistors zugeführt wird, wenn das Eingangssignal einen Übergang von hoch zu niedrig vollzieht.
    • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die obigen und andere Aufgaben und Vorteile gehen aus der folgenden eingehenden Beschreibung zusammen mit den beiliegenden Zeichnungen hervor, in denen:
  • FIG. 1 eine schematische Ansicht ist, die eine Ausführungsform einer Bi-CMOS-Schaltung gemäß der vorliegenden Erfindung zeigt;
  • FIG. 2 ein Zeitlagendiagramm der Ausführungsform von FIG. 1 ist;
  • FIG. 3 eine schematische Ansicht ist, die einen Teil einer Bi-CMOS-Schaltung gemäß der vorliegenden Erfindung zeigt;
  • FIG. 4 ein Wellenformendiagramm der Ausgangssignale der Ausführungsform von FIG. 1 ist;
  • FIG. 5 eine schematische Ansicht ist, die eine zweite Ausführungsform der Bi-CMOS-Schaltung gemäß der vorliegenden Erfindung zeigt;
  • FIG. 6 eine schematische Ansicht ist, die eine dritte Ausführungsform der Bi-CMOS-Schaltung gemäß der vorliegenden Erfindung zeigt; und
  • FIG. 7 ein schematisches Diagramm einer herkömmlichen Logikschaltung ist.
    • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Unter eingehenderer Bezugnahme nun auf die Zeichnungen und anfangs auf FIG. 1 bis 4 ist eine bevorzugte Ausführungsform einer Bi-CMOS-Schaltung gezeigt, die gemäß der vorliegenden Erfindung konstruiert ist. Dieselben Bezugszeichen und -zahlen werden auf die entsprechenden Teile von FIG. 5 angewendet. Bezugszahl 1 bezeichnet einen Gatterteil, der als Inverter fungiert. Der Gatterteil 1 umfaßt pufferfreie Transistoren Q&sub1; und Q&sub2;, die jeweils aus einem Bipolartransistor gebildet sind, einen Ausgangstransistor Q&sub3;, der aus einem Bipolartransistor gebildet ist, und einen Eingangstransistor (ersten Transistor) Mn1, der aus einem N- Kanal-MOS-Transistor gebildet ist. Der logische Zustand eines Ausgangssignals VOUT des Inverters wird durch Einschalten entweder der pufferfreien Transistoren Q&sub1; und Q&sub2; seitens des hohen Pegels oder des Ausgangstransistors Q&sub3; seitens des niedrigen Pegels mit einer EIN/AUS-Operation des Eingangstransistors Mn1 bestimmt.
  • Das heißt, falls das Eingangssignal VIN in einem logisch niedrigen Zustand ist, wird der Eingangstransistor Mn1 ausgeschaltet und werden die pufferfreien Transistoren Q&sub1; und Q&sub2; eingeschaltet. Daher geht das Ausgangssignal VOUT in einen logisch hohen Zustand über. Falls das Eingangssignal VIN andererseits in einem logisch hohen Zustand ist, wird dann der Eingangstransistor Mn1 eingeschaltet, wird dem Ausgangstransistor Q&sub3; ein Basisstrom IB zugeführt, und deshalb wird der Ausgangstransistor Q3 eingeschaltet. Daher geht das Ausgangssignal VOUT in einen logisch niedrigen Zustand über.
  • Bezugszahl 2 ist eine Hilfstreiberschaltung gemäß der vorliegenden Erfindung. Zwischen einer Energiezuführung mit hohem Pegel VOUT und der Erde mit niedrigem Pegel Vss umfaßt die Hilfstreiberschaltung 2 einen P-Kanal-MOS-Transistor (zweiten Transistor) Mp1, einen N-Kanal-MOS-Transistor (dritten Transistor) Mn2 und einen Widerstand R&sub5;, die seriell verbunden sind. Die Hilfstreiberschaltung 2 umfaßt ferner einen Bipolartransistor Q&sub4; (vierten Transistor), dessen Basis mit der Leitung zwischen Mn2 und R&sub5; verbunden ist und dessen Emitter mit der Basis des Ausgangstransistors Q&sub3; verbunden ist.
  • Nun wird angenommen, daß der Bereich von Mp1 im wesentlichen derselbe wie jener von Mn2 ist. Dadurch wird die Einschaltgeschwindigkeit von Mn2 um die Differenz der Trägerbeweglichkeit (die Beweglichkeit von Elektronen µn ist etwa zwei- oder dreimal größer als die Beweglichkeit von Löchern µp) zwischen den zwei Transistoren (P-Kanal- und N- Kanal-MOS-Transistoren) schneller als jene von Mp1. Daher können, wenn das Eingangssignal VIN einen Übergang von einem niedrigen Zustand in einen hohen Zustand vollzieht, die Transistoren Mn2 und Mn2 beide sofort eingeschaltet werden. Wenn dies geschieht, fließt der Strom ID durch die Transistoren Mn1 und Mn2 und bewirkt, daß quer über den Widerstand R&sub5; eine Spannung V&sub1; erzeugt wird. Falls V&sub1; größer als der Gesamtwert der Basis-Emitter-Spannung VBE4 von Q&sub4; und der Basis-Emitter-Spannung VBE3 von Q3 ist (2 VBE = VBE3 + VBE4), wird dann Q&sub4; durch V&sub1; eingeschaltet, und der Emitterstrom IB' kann zu dem Basisstrom IB von Q&sub3; hinzuaddiert werden. Das heißt, der Gesamtstrom des Stroms IB", der durch Mn1 zugeführt wird, und des Stroms IB', der durch Q&sub4; zugeführt wird, kann als Basisstrom IB (IB = IB' + IB") von Q&sub3; verwendet werden, so kann der Basisstrom IB von Q&sub3; während der Niedrig-zu-Hoch-Übergangsperiode von VIN sofort erhöht werden. Daher kann die Einschaltgeschwindigkeit von Q&sub3; schneller gemacht werden, und die Hoch-zu-Niedrig-Übergangsgeschwindigkeit des Ausgangssignals VOUT wird schneller gemacht, und die Ausbreitungsverzögerungszeit tPHL des Ausgangssignals VOUT wird somit verkürzt. Der Strom IB' fungiert als aktiver Pull-down-Strom, macht das Einschalten von Q&sub3; tief und kann eine Verdrahtungsladekapazität, die mit VOUT verbunden ist, schnell herausziehen. Als Resultat kann eine Hochgeschwindigkeitsoperation erreicht werden.
  • Das Verkürzen von tPHL wird nachfolgend gemäß dem Zeitlagendiagramm von FIG. 2 beschrieben. Falls sowohl Mp1 als auch Mn2 übereinstimmend eingeschaltet werden, wenn das Eingangssignal VIN einen Niedrig-zu-Hoch-Übergang vollzieht, fließt dann der Strom ID durch die Transistoren Mn1 und Mn2. Der Strom ID bewirkt, daß die Basisspannung V&sub1; von Q&sub4; ansteigt. Falls die Spannung V&sub1; 2 VBE überschreitet, wird Q&sub4; eingeschaltet, und IB' fließt. Der Strom IB' wird zu dem Strom IB", der durch Mn1 fließt, hinzuaddiert. Als Resultat kann, da der Basisstrom IB von Q&sub3; um den Betrag von IB' erhöht wird, die Einschaltgeschwindigkeit von Q&sub3; schneller gemacht werden.
  • Wie oben in der Ausführungsform der vorliegenden Erfindung beschrieben, wird, wenn das Eingangssignal VIN einen Übergang von niedrig zu hoch vollzieht, der Basisstrom des Ausgangstransistors Q&sub3; durch Zuführen des Stroms von Q&sub4; der Hilfstreiberschaltung 2 erhöht. Daher kann die Einschaltge schwindigkeit von Q&sub3; schneller gemacht werden, und deshalb kann tPHL verkürzt werden.
  • Obwohl die oben beschriebene Ausführungsform auf einen Inverter angewendet ist, sei erwähnt, daß sie auch auf eine Logikschaltung angewendet werden kann, in der Eingangs- und Ausgangssignale VIN und VOUT in denselben logischen Zustand wechseln. In dem Fall ist der Bereich von Mn2 kleiner als jener von Mp1 gebildet, so daß die Einschaltgeschwindigkeit von Mn2 langsamer gemacht werden kann, wenn VIN einen Übergang von hoch zu niedrig vollzieht. Daher kann der Basis strom von Q&sub3; auf dieselbe Weise erhöht werden.
  • FIG. 3 zeigt schematisch eine andere Ausführungsform der Hilfstreiberschaltung 2 von FIG. 1. In dieser Ausführungsform ist eine Hilfstreiberschaltung 2' auf ihrer Eingangsseite mit einer Inverterstufe 3 versehen, die einen P- Kanal-MOS-Transistor Mp2 und einen N-Kanal-MOS-Transistor Mn3 umfaßt. Wenn das Eingangssignal VIN einen Übergang von hoch zu niedrig vollzieht, kann die Einschaltgeschwindigkeit von Mn2 langsamer gemacht werden. Der Basisstrom von Q&sub3; kann auf dieselbe Weise erhöht werden.
  • FIG. 4 zeigt die Wellenform des Ausgangssignals VOUT. VCC wurde auf 5,5 V, 5,0 V und 4,5 V eingestellt, und jede tPHL gemäß der vorliegenden Erfindung wurde mit jener der herkömmlichen Logikschaltung verglichen. Aus FIG. 4 geht hervor, daß mit der schnellen Einschaltgeschwindigkeit von Q&sub3; der Hoch-zu-Niedrig-Übergang gemäß der vorliegenden Erfindung schneller als jener der herkömmlichen Logikschaltung erfolgt.
  • Während die vorliegende Erfindung angewendet worden ist, um tPHL zu verbessern, sei erwähnt, daß sie auch anwendbar ist, um tPLH zu verbessern. FIG. 5 zeigt schematisch eine Bi-CMOS-Schaltung, auf die die vorliegende Erfindung angewendet wird, um tPLH zu verbessern. Dieselben Bezugszeichen werden auf dieselben Teile wie in FIG. 1 angewendet, und deshalb erfolgt keine detaillierte Beschreibung. In der Ausführungsform von FIG. 5 wird der Basisstrom IB von Q&sub4; zu dem Basisstrom IB. von Q&sub1; hinzuaddiert, so daß die Einschaltgeschwindigkeit von Q&sub2; schneller gemacht wird und die Ausbreitungsverzögerungszeit tPLH des Ausgangssignals VOUT verkürzt wird. Zusätzlich ist die vorliegende Erfindung anwendbar, um sowohl tPHL als auch tPLH zu verbessern. FIG. 6 zeigt schematisch eine Bi-CMOS-Schaltung, in der sowohl tPHL als auch tPLH gemäß der vorliegenden Erfindung verkürzt sind. Wie in FIG. 6 gezeigt, werden die Basisströme von Q&sub2; und Q&sub3; auf dieselbe Weise wie jene der Ausführungsformen von FIG. 1 und 5 erhöht, so kann sowohl tPHL als auch tPLH verkürzt werden.

Claims (10)

1. Bi-CMOS-Schaltung mit:
einer Gatterschaltung (1), die von einer hohen und niedrigen Zuführspannung (Vcc bzw. Vss) betriebsfähig ist und einen Eingang (Vin) und einen Ausgang (Vout) hat und einen ersten, N-Kanal-MOS-Transistor (Mn1) umfaßt, der als Reaktion auf den logischen Zustand des Eingangssignals (Vin) ein- und ausgeschaltet wird, und die der Basis eines Ausgangstransistors (Q&sub3;; Q&sub1;) einen ersten Strom (IB") zuführt, wenn der erste Transistor (Mn1) eingeschaltet ist;
einer aktiven Pull-down-Stromzuführschaltung (2), deren Eingang mit der Gateelektrode des ersten Transistors (Mn1) verbunden ist, zum Zuführen eines aktiven Pull-down Stroms (IB') zu der Basis des Ausgangstransistors (Q&sub3;; Q&sub1;) so daß der erste Strom (IB") und der aktive Pull-down-Strom (IB') der Basis des Ausgangstransistors (Q&sub3;; Q&sub1;) zugeführt werden können, welche Stromzuführschaltung (2) einen Zuführtransistor (Q&sub4;; Q&sub4;') hat, der den aktiven Pull-down-Strom (IB') zu der Basis des Ausgangstransistors (Q&sub3;; Q&sub1;) führt, wenn das Eingangssignal einen Übergang von einem niedrigen Zustand in einen hohen Zustand oder von einem hohen Zustand in einen niedrigen Zustand vollzieht;
dadurch gekennzeichnet, daß der Zuführtransistor (Q&sub4;; Q&sub4;') direkt durch die hohe Zuführspannung (Vcc) betrieben wird und durch eine Spannungsabfallstufe (Mp1, Mn2), die direkt durch das Eingangssignal (Vin) gesteuert wird, vorgespannt ist.
2. Bi-CMOS-Schaltung nach Anspruch 1, bei der die Spannungsabfallstufe umfaßt:
einen zweiten, P-Kanal-MOS-Transistor (Mp1), dessen Gateelektrode mit der Gateelektrode des ersten Transistors (Mn1) verbunden ist,
einen dritten, N-Kanal-MOS-Transistor (Mn2), dessen Gateelektrode mit der Gateelektrode des zweiten Transistors (Mp1) verbunden ist, welcher dritte Transistor (Mn2) mit dem zweiten Transistor (Mp1) seriell verbunden ist, und bei der ein vierter Transistor (Q&sub4;), welcher der Zuführtransistor ist, einen Bipolartransistor umfaßt, dessen Basis mit dem dritten Transistor (Mn2) verbunden ist und dessen Emitter mit der Basis des Ausgangstransistors (Q3) verbunden ist.
3. Bi-CMOS-Schaltung nach Anspruch 2, bei der der zweite Transistor (Mp1) mit dem dritten Transistor (Mn2) im Bereich im wesentlichen identisch ist.
4. Bi-CMOS-Schaltung nach Anspruch 2, bei der der zweite Transistor (Mp1) im Bereich größer als der dritte Transistor (Mn2) ist.
5. Bi-CMOS-Schaltung nach Anspruch 1, bei der das Aktiv-Pull-down-Stromzuführmittel umfaßt:
einen zweiten, P-Kanal-MOS-Transistor (Mp2), dessen Gateelektrode mit der Gateelektrode des ersten Transistors (Mn1) verbunden ist,
einen dritten, N-Kanal-MOS-Transistor (Mn3), dessen Gateelektrode mit der Gateelektrode des zweiten Transistors (Mp2) verbunden ist, welcher dritte Transistor (Mn3) mit dem zweiten Transistor (Mp2) seriell verbunden ist, und bei der die Spannungsabfallschaltung umfaßt:
einen vierten, P-Kanal-MOS-Transistor (Mp1),
einen fünften, N-Kanal-MOS-Transistor (Mn2), dessen Gateelektrode mit der Gateelektrode des vierten Transistors (Mp1) verbunden ist, welcher fünfte Transistor (Mp2) mit dem vierten Transistor (Mp1) seriell verbunden ist, bei der der gemeinsame Ausgang der zweiten und dritten Transistoren mit den Gateelektroden der vierten und fünften Transistoren verbunden ist, und
einen sechsten Transistor (Q&sub4;), welcher der Zuführtransistor ist, der einen Bipolartransistor umfaßt, und dessen Basis mit dem fünften Transistor (Mn2) verbunden ist und dessen Emitter mit der Basis des Ausgangstransistors (Q&sub3;) verbunden ist.
6. Bi-CMOS-Schaltung nach Anspruch 1, in der die Gatterschaltung ferner einen zweiten, P-Kanal-MOS-Transistor (Mp1') umfaßt, der als Reaktion auf den logischen Zustand des Eingangssignals (Vin) ein- und ausgeschaltet wird, welche Gatterschaltung der Basis des Ausgangstransistors (Q&sub1;) einen ersten Strom (IB") zuführt, wenn die ersten (Mn1') und zweiten (Mp1') Transistoren eingeschaltet sind; und in der
die Aktiv-Pull-down-Stromzuführschaltung mit den Gateelektroden der ersten und zweiten Transistoren (Mn1', Mp1') verbunden ist.
7. Bi-CMOS-Schaltung nach Anspruch 6, bei der die Aktiv-Pull-down-Stromzuführschaltung umfaßt:
einen dritten, P-Kanal-MOS-Transistor (Mp2), dessen Gateelektrode mit den Gateelektroden der ersten und zweiten Transistoren (Mn1', Mp1') verbunden ist,
einen vierten, N-Kanal-MOS-Transistor (Mn3), dessen Gateelektrode mit der Gateelektrode des dritten Transistors (Mp2) verbunden ist, welcher vierte Transistor (Mn3) mit dem dritten Transistor (Mp2) seriell verbunden ist, und bei der die Spannungsabfallschaltung umfaßt:
einen fünften, P-Kanal-MOS-Transistor (Mp1),
einen sechsten, N-Kanal-MOS-Transistor (Mn2), dessen Gateelektrode mit der Gateelektrode des fünften Transistors (Mp1) verbunden ist, welcher sechste Transistor mit dem fünften Transistor (Mp1) seriell verbunden ist, bei der der gemeinsame Ausgang der dritten und vierten Transistoren (Mp2, Mn3) mit den Gateelektroden der fünften und sechsten Transistoren (Mp1, Mn2) verbunden ist, und bei der ein siebter Transistor (Q&sub4;), welcher der Zuführtransistor ist, einen Bipolartransistor umfaßt, und dessen Basis mit dem sechsten Transistor (Mn2) verbunden ist und dessen Emitter mit der Basis des Ausgangstransistors (Q&sub1;) verbunden ist.
8. Bi-CMOS-Schaltung nach Anspruch 1, in der die Gatterschaltung ferner umfaßt:
zweite und dritte Transistoren (Mp1', Mn1'), die einen P-Kanal-MOS-Transistor bzw. einen N-Kanal-MOS-Transistor umfassen und als Reaktion auf den logischen Zustand des Eingangssignals (Vin) ein- und ausgeschaltet werden und die der Basis eines zweiten Ausgangstransistors (Q&sub1;) einen zweiten Strom (IB") zuführen, wenn die zweiten und dritten Transistoren eingeschaltet sind, in der
die Aktiv-Pull-down-Stromzuführschaltung der Basis des Ausgangstransistors (Q&sub3;) den aktiven Pull-down-Strom (IB') zuführt, so daß der erste Strom (IB") und der aktive Pull-down-Strom (IB') der Basis des Ausgangstransistors (Q&sub3;) zugeführt werden können, und in der ferner vorgesehen sind:
eine zweite Aktiv-Pull-down-Stromzuführschaltung, deren Eingang mit den Gateelektroden der zweiten und dritten Transistoren (Mp1', Mn1') verbunden ist, zum Zuführen eines zweiten aktiven Pull-down-Stroms (IB') zu der Basis des zweiten Ausgangstransistors (Q&sub1;), so daß der zweite Strom (IB") und der zweite aktive Pull-down-Strom (IB') der Basis des zweiten Ausgangstransistors (Q&sub1;) zugeführt werden können, welche zweite Stromzuführschaltung einen zweiten Zuführtransistor (Q&sub4;) hat, der den zweiten aktiven Pulldown-Strom (IB') zu der Basis des zweiten Ausgangstransistors (Q&sub1;) führt, welcher zweite Zuführtransistor (Q&sub4;) durch eine Zuführspannung (Vcc) der zweiten Stromzuführschaltung betrieben wird,
welcher aktive Pull-down-Strom, der durch die Aktiv-Pull-down-Stromzuführschaltung zugeführt wird, der Basis des Ausgangstransistors (Q&sub3;) zugeführt wird, wenn das Eingangssignal (Vin) einen Übergang von niedrig zu hoch vollzieht, und welcher zweite aktive Pull-down-Strom, der durch die zweite Aktiv-Pull-down-Stromzuführschaltung zugeführt wird, der Basis des zweiten Ausgangstransistors (Q&sub1;) zugeführt wird, wenn das Eingangssignal (Vin) einen Übergang von hoch zu niedrig vollzieht.
9. Bi-CMOS-Schaltung nach Anspruch 8, bei der die Spannungsabfallstufe umfaßt:
einen vierten, P-Kanal-MOS-Transistor (Mp1), dessen Gateelektrode mit der Gateelektrode des ersten Transistors (Mn1) verbunden ist,
einen fünften, N-Kanal-MOS-Transistor (Mn2), dessen Gateelektrode mit der Gateelektrode des vierten Transistors (Mp1) verbunden ist, welcher fünfte Transistor mit dem vierten Transistor seriell verbunden ist, und bei der ein sechster Transistor (Q4'), welcher der Zuführtransistor ist, einen Bipolartransistor umfaßt, und dessen Basis mit dem fünften Transistor (Mn2) verbunden ist und dessen Emitter mit der Basis des Ausgangstransistors (Q&sub3;) verbunden ist.
10. Bi-CMOS-Schaltung nach Anspruch 8, bei der das zweite Aktiv-Pull-down-Stromzuführmittel umfaßt:
einen vierten, P-Kanal-MOS-Transistor (Mp2), dessen Gateelektrode mit den Gateelektroden der zweiten und dritten Transistoren (Mp1', Mn1') verbunden ist,
einen fünften, N-Kanal-MOS-Transistor (Mn3), dessen Gateelektrode mit der Gateelektrode des vierten Transistors verbunden ist, welcher fünfte Transistor mit dem vierten Transistor seriell verbunden ist, und bei der das Spannungsabfallmittel umfaßt:
einen sechsten, P-Kanal-MOS-Transistor (Mp1),
einen siebten, N-Kanal-MOS-Transistor (Mn2), dessen Gateelektrode mit der Gateelektrode des sechsten Transistors (Mp1) verbunden ist, welcher siebte Transistor mit dem sechsten Transistor seriell verbunden ist, bei dem der gemeinsame Ausgang der vierten und fünften Transistoren (Mp2, Mn3) mit den Gateelektroden der sechsten und siebten Transistoren (Mp1, Mn2) verbunden ist, und bei dem ein achter Transistor (Q&sub4;), welcher der zweite Zuführtransistor ist, einen Bipolartransistor umfaßt, und dessen Basis mit dem siebten Transistor (Mn2) verbunden ist und dessen Emitter mit der Basis des zweiten Ausgangstransistors (Q&sub1;) verbunden ist.
DE69029922T 1989-11-02 1990-10-26 Bi-CMOS-Schaltung Expired - Fee Related DE69029922T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1286119A JP2820980B2 (ja) 1989-11-02 1989-11-02 論理回路

Publications (2)

Publication Number Publication Date
DE69029922D1 DE69029922D1 (de) 1997-03-27
DE69029922T2 true DE69029922T2 (de) 1997-05-28

Family

ID=17700179

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69029922T Expired - Fee Related DE69029922T2 (de) 1989-11-02 1990-10-26 Bi-CMOS-Schaltung

Country Status (5)

Country Link
US (1) US5124582A (de)
EP (1) EP0426547B1 (de)
JP (1) JP2820980B2 (de)
KR (1) KR930007566B1 (de)
DE (1) DE69029922T2 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5369309A (en) * 1991-10-30 1994-11-29 Harris Corporation Analog-to-digital converter and method of fabrication
US5994755A (en) 1991-10-30 1999-11-30 Intersil Corporation Analog-to-digital converter and method of fabrication
US5218243A (en) * 1991-11-20 1993-06-08 National Semiconductor Corporation Bicmos ttl output buffer circuit with reduced power dissipation
US5600150A (en) * 1992-06-24 1997-02-04 Robotic Vision Systems, Inc. Method for obtaining three-dimensional data from semiconductor devices in a row/column array and control of manufacturing of same with data to eliminate manufacturing errors
EP0629047A3 (de) * 1993-06-02 1995-03-29 Philips Electronics Nv BICMOS Ausgangstreiber für hohe Ausgangsströme und geringe Ausgangsspannungen.
US5489861A (en) * 1993-12-20 1996-02-06 National Semiconductor Corporation High power, edge controlled output buffer
US5793051A (en) * 1995-06-07 1998-08-11 Robotic Vision Systems, Inc. Method for obtaining three-dimensional data from semiconductor devices in a row/column array and control of manufacturing of same with data to eliminate manufacturing errors

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5830233A (ja) * 1981-08-17 1983-02-22 Fujitsu Ltd トランジスタ回路
JPS58111525A (ja) * 1981-12-25 1983-07-02 Hitachi Ltd タイミング検出回路
JPH0783252B2 (ja) * 1982-07-12 1995-09-06 株式会社日立製作所 半導体集積回路装置
US4704548A (en) * 1985-01-31 1987-11-03 Texas Instruments Incorporated High to low transition speed up circuit for TTL-type gates
JPS621191A (ja) * 1985-03-11 1987-01-07 Nec Ic Microcomput Syst Ltd 信号出力回路
JPS625722A (ja) * 1985-07-01 1987-01-12 Toshiba Corp インバ−タ回路
EP0209805B1 (de) * 1985-07-22 1993-04-07 Hitachi, Ltd. Halbleitereinrichtung mit bipolarem Transistor und Isolierschicht-Feldeffekttransistor
US4645952A (en) * 1985-11-14 1987-02-24 Thomson Components-Mostek Corporation High speed NOR gate
US4697103A (en) * 1986-03-10 1987-09-29 Quadic Systems, Inc. Low power high current sinking TTL circuit
JPS63193720A (ja) * 1987-02-06 1988-08-11 Toshiba Corp 論理回路
JPS63202126A (ja) * 1987-02-17 1988-08-22 Toshiba Corp 論理回路
US4975600A (en) * 1988-05-25 1990-12-04 Texas Instruments Incorporated Bicmos TTL output driver circuit
US4970414A (en) * 1989-07-07 1990-11-13 Silicon Connections Corporation TTL-level-output interface circuit
US4999523A (en) * 1989-12-05 1991-03-12 Hewlett-Packard Company BICMOS logic gate with higher pull-up voltage

Also Published As

Publication number Publication date
JP2820980B2 (ja) 1998-11-05
EP0426547A3 (en) 1991-12-18
KR910010866A (ko) 1991-06-29
EP0426547A2 (de) 1991-05-08
DE69029922D1 (de) 1997-03-27
JPH03147417A (ja) 1991-06-24
EP0426547B1 (de) 1997-02-12
US5124582A (en) 1992-06-23
KR930007566B1 (ko) 1993-08-12

Similar Documents

Publication Publication Date Title
DE3888863T2 (de) BIFET-Logik-Schaltung.
DE3781462T2 (de) Emittergekoppeltes logikgatter mit geschalteter impedanz.
DE3787181T2 (de) Pegelumwandlungsschaltung.
DE69313026T2 (de) Schnelle CMOS Ausgangspufferschaltungen
DE3779784T2 (de) Logische schaltung.
DE69210063T2 (de) Integrierte Halbleiter-Schaltungseinheit mit Detektionsschaltung für Substrat-Potential
DE69216773T2 (de) Ausgangspufferschaltung
DE69223213T2 (de) MOS-Ausgangsschaltung mit niedrigem Spannungshub zum Ansteuern einer ECL-Schaltung
EP0275941B1 (de) ECL-kompatible Eingangs-/Ausgangsschaltungen in CMOS-Technik
DE3627681A1 (de) Ausgangsschaltung
DE19525237A1 (de) Pegelschieberschaltung
DE2751881A1 (de) Monolithische digitale halbleiterschaltung mit mehreren bipolartransistoren
DE3851487T2 (de) Schneller CMOS-Ausgangspuffer mit niedriger Störspannung.
DE69802631T2 (de) Differentielle CMOS Logikfamilie
DE3910466A1 (de) Datenausgangs-pufferschaltung fuer byte-weiten speicher
DE69016962T2 (de) Dynamische Isolierschaltung für integrierte Schaltungen.
DE69612007T2 (de) Ausgangspuffer mit gemeinsam genutzten zwischenknoten
DE68917111T2 (de) BICMOS-Treiberschaltung für CMOS-logische Schaltungen hoher Dichte.
DE69222275T2 (de) BICMOS-Bus-Ausgangstreiber kompatibel mit einem Mischspannungssystem
DE3880239T2 (de) Verstärkerschaltung die eine Lastschaltung enthält.
DE3784285T2 (de) Integrierte komplementaere mos-schaltung.
DE68912739T2 (de) Befehlschaltung.
DE68910413T2 (de) Ausgangsschaltung.
DE69114079T2 (de) Konstantstromquellenschaltung vom Stromspiegeltyp mit geringer Abhängigkeit von der Versorgungsspannung.
DE69317249T2 (de) Automatische Steuerung der Schaltgeschwindigkeit einer Pufferschaltung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee