DE69124194T2

DE69124194T2 - Bustreiberschaltung

Info

Publication number: DE69124194T2
Application number: DE69124194T
Authority: DE
Inventors: Donald G Tipon
Original assignee: NCR International Inc
Current assignee: NCR International Inc
Priority date: 1990-11-05
Filing date: 1991-10-29
Publication date: 1997-09-04
Anticipated expiration: 2011-10-30
Also published as: US5179299A; EP0485102A2; EP0485102A3; EP0485102B1; JPH052558A; DE69124194D1

Description

Diese Erfindung betrifft Bustreiberschaltungen von der Art, die eine zum Empfangen von Dateneingangssignalen ausgelegte Eingangseinrichtung und einen Ausgangsknoten aufweist, der mit einem Datenübertragungsbus verbunden ist, der zum Datenübertragen in der Form von Signalen eines ersten und zweiten logischen Pegels ausgelegt ist.
Datenübertragungssysteme nach dem Stand der Technik, wie das System 100 in Fig. 1, enthalten oft einen mit einem Datenbus 104 gekoppelten Vorladetransistor 102 zum Vorladen des Busses 104 auf einen logischen H-Pegel (z. B. 5 Volt). Diese Lösung geht normalerweise davon aus, daß es schneller ist, die Busspannung vom logischen H-Pegel auf einen logischen L-Pegel (z. B. 0 Volt) herunterzuziehen, als umgekehrt. Pull-Down-Transistoren 106, 110 bzw. 114 mit ihrer jeweiligen Buslogik 108, 112 bzw. 116 werden betrieben, um die Busspannung durch Erzeugen von Leitwegen zur Masse auf den logischen L-Pegel herabzuziehen, wenn sie aktiviert sind.
Der Bus 104 wird auf einer logischen H-Spannung gehalten, wobei die Spannung nahezu unverzüglich an einem Eingang eines Invertierers 118 zur Verfügung steht. Der Bus 104 wird heruntergezogen, wenn eine logische L-Spannung an den Invertierer 118 angelegt werden sollte. Das Voraufladen kann folglich die Verarbeitungsgeschwindigkeit des Datenübertragungssystems erhöhen.
Ohne das Eingreifen eines Pull-Down-Vorgangs können jedoch wiederholte Vorladezyklen die Vorladespannung auf einen so hohen Pegel anheben, daß der Gesamtvorteil des Vorladens verloren geht, da die Zeit, um von der logischen H-Spannung auf die logische L-Spannung zu schalten, direkt proportional zur Vorladespannung ist. Selbst wenn kein wiederholtes Vorladen auftritt, kann die Busübergangszeit zum Wechseln vom logischen H-Spannungspegel zum logischen L-Spannungspegel und umgekehrt für einige Hochgeschwindigkeitsanwendungen immer noch unerwünscht lang sein.
Es ist eine Aufgabe der vorliegenden Erfindung, eine Bustreiberschaltung der spezifizierten Art vorzusehen, die ausgelegt ist, um eine hohe Datenübertragungsgeschwindigkeit auf dem Datenübertragungsbus vorzusehen.
Nach dem Stand der Technik gemäß US-A-4 029 971 ist eine Bustreiberschaltung vorgesehen mit einer zum Empfangen von Dateneingangssignalen ausgelegten Eingangseinrichtung, einem Ausgangsknoten, der mit einem Datenübertragungsbus verbunden ist, der zum Übertragen von Daten in Form von Signalen eines ersten und eines zweiten logischen Pegels ausgelegt ist, Klemmeinrichtungen, die ausgelegt sind, um zu verhindern, daß die Spannung auf dem Datenübertragungsbus den durch den ersten logischen Pegel und den zweiten logischen Pegel festgelegten Bereich überschreitet, einem ersten Transistor, der mit einer ersten Spannungsquelle, die den ersten logischen Pegel festlegt, und mit dem Datenübertragungsbus verbunden ist, einem zweiten Transistor, der mit einer zweiten Spannungsquelle, die den zweiten logischen Pegel festlegt, und mit dem Datenübertragungsbus verbunden ist, und einer Deaktivierungsleitung, die angeordnet ist, um die Treiberschaltung freizuschalten, wenn ein Freischaltsignal auf der Leitung anliegt. Die vorliegende Erfindung ist weiterhin dadurch gekennzeichnet, daß der erste Transistor ausgelegt ist, um als eine Klemmdiode zu wirken, um zu verhindern, daß die Spannung auf dem Datenübertragungsbus unter den zweiten logischen Pegel abfällt, entweder wenn ein Deaktivierungssignal auf der Deaktivierungsleitung anliegt oder wenn das Freischaltsignal auf der Deaktivierungsleitung anliegt und ein Signal auf einer Datenleitung auf dem L-Pegel ist, und dadurch, daß der zweite Transistor ausgelegt ist, um als eine Klemmdiode zu wirken, um zu verhindern, daß die Spannung auf dem Datenübertragungsbus über den ersten Spannungspegel ansteigt, entweder wenn das Deaktivierungssignal auf der Deaktivierungsleitung anliegt oder wenn das Freischaltsignal auf der Deaktivierungsleitung anliegt und das Signal auf der Datenleitung auf dem H-Pegel ist.
Es ist ersichtlich, daß es eine Bustreiberschaltung gemäß der Erfindung ermöglicht, eine Hochgeschwindigkeitsdatenübertragung zu erreichen, indem Spannungshübe auf dem Datenübertragungsbus begrenzt werden.
Um ein Beispiel zu geben, wird jetzt ein Ausführungsbeispiel der vorliegenden Erfindung unter Bezugnahme auf die beiliegenden Abbildungen beschrieben, in denen:
Fig. 1, wie vorstehend erwähnt, ein verallgemeinertes schematisches Diagramm eines Datenübertragungssystems nach dem Stand der Technik ist;
Fig. 2 ein detailliertes, schematisches Diagramm des bevorzugten Ausführungsbeispiels des gegenwärtig erfinderischen Datenübertragungssystems ist;
Fig. 3 ein elektrisches Gegenstück des schematischen Diagramms von Fig. 2 ist, wenn das DEAKTIVIERUNGS-Signal auf 0,0 Volt gesetzt ist; und
Fig. 4 ein elektrisches Gegenstück des schematischen Diagramms von Fig. 2 ist, wenn das DEAKTIVIERUNGS-Signal auf 5,0 Volt gesetzt ist.
Fig. 2 zeigt das bevorzugte Ausführungsbeispiel für einen Hochgeschwindigkeitsrechnerdatenbustreiber 200, der unter Verwendung der CMOS-Technologie realisiert ist, zum Übertragen von Datensignalen DATEN (über eine Dateneingangsleitung 206) in Form der logischen H- und logischen L-Spannung. Der Bustreiber ist über seinen Ausgangsknoten 238 mit einem Datenübertragungsbus (nicht dargestellt) verbunden. Alle Transistoren sind vom Sperrschichtfeldeffekttyp (JFET), wobei ein Blase am Gate ein P-Kanal-Bauteil anzeigt und das Fehlen einer Blase am Gate ein N-Kanal-Bauteil anzeigt. Der Datenbustreiber 200 wird in Verbindung mit Datenübertragungsvorgängen beschrieben.
Der Datenbustreiber 200 wird freigeschaltet (ihm wird das Übertragen von Daten ermöglicht), indem das DEAKTIVIERUNGS- Signal auf einer Leitung 202 auf 0,0 Volt gesetzt wird. In diesem Modus steuern Transistoren 218 (über eine Leitung 204) und 232 durch (sind leitend), während Transistoren 220 (verbunden mit VHO über eine Leitung 222) und 236 ausschalten (nicht leitend). In diesem Zustand verhält sich der Schaltkreis in Fig. 2 wie der Schaltkreis in Fig. 3, wobei der Schaltkreis in Fig. 3 hier nur aus pädagogischen Gründen verwendet wird.
Wenn das DATEN-Signal ein CMOS-logisches L-Signal (0,0 Volt) ist, während sich der Bustreiber 200 im freigeschalteten Zustand befindet, steuert ein Transistor 230 durch und ein Transistor 240 schaltet ab, wodurch 5,0 Volt an eine Leitung 234 angelegt werden. Dies steuert einen Transistor 242 durch und zieht den Ausgangsknoten 238 auf VLO (0,0 Volt), was der während der Datenübertragung durch den Treiber 200 ausgegebene L-Spannungspegel ist. Das logische L-DATEN-Signal steuert (über eine Leitung 208) ebenfalls einen Transistor 210 durch und schaltet einen Transistor 212 aus, wodurch 5,0 Volt an eine Leitung 214 angelegt werden. Die 5,0 Volt auf der Leitung 214 schalten einen Transistor 216 aus und steuern einen Transistor 226 durch. Dieses setzt eine Leitung 224 auf VHO (1,0 Volt), was der durch den Treiber 200 während der Datenübertragungen ausgegebene H-Spannungspegel ist und was ebenfalls die Vorladespannung ist. VLO und VHO stellen die auf dem Datenübertragungsbus verwendeten, logischen L-(0) und logischen H-(1) Spannungshubpegel dar, um die Schaltzeiten des Busses zu verkürzen.
VHO am Gate eines Transistors 228 reicht normalerweise nicht aus, um ihn zu aktivieren. Jedoch steuert der Transistor 228 durch, wenn die Spannung am Ausgangsknoten 238 (über eine Leitung 244) unter VHO - VT&sub2;&sub2;&sub8; abfällt, wobei VT&sub2;&sub2;&sub8; die Schwellspannung (zum Leiten) des Transistors 228 darstellt. Falls der Transistor 228 aktiviert wird, zieht er die Spannung bei 238 hoch, bis die Knotenspannung nicht länger niedrig genug ist, um ihn zum Leiten zu veranlassen. Folglich wirkt der Transistor 228 wie eine Klemmdiode, um sicherzustellen, daß negative Überschwinger (Spannungen unterhalb VLO) nicht auftreten. VHO und VLO werden natürlich so ausgewählt, daß der Transistor 228 nicht durchsteuert, bis die Spannung beim Ausgangsknoten 238 unter VLO abfällt.
Nimmt man an, daß der Datenbustreiber 200 immer noch im freigeschalteten Zustand ist, so wird, falls das DATEN- Signal auf dem CMOS-logischen H-Pegel ist, der Transistor 210 ausgeschaltet, während der Transistor 212 durchsteuert, was die Leitung 214 auf 0,0 Volt herabzieht. Die Spannung auf der Leitung 214 steuert den Transistor 216 durch und schaltet den Transistor 226 aus, was die Leitung 224 auf 5,0 Volt setzt. Die 5,0 Volt auf der Leitung 224 steuern den Transistor 228 durch, der VHO an den Ausgangsknoten 238 durchleitet. Das 5,0-Volt DATEN-Signal schaltet ebenfalls den Transistor 230 ab und steuert den Transistor 240 durch, der die Leitung 234 und den Ausgangsknoten 238 auf den gleichen Pegel setzt.
Beim bevorzugten Ausführungsbeispiel reicht VHO am Gate des Transistors 242 normalerweise nicht aus, um ihn zu aktivieren. Der Transistor 242 steuert jedoch durch, falls die Spannung am Ausgangsknoten 238 über VLO + VT&sub2;&sub4;&sub2; ansteigt. Falls der Transistor 242 aktiviert wird, zieht er die Spannung am Ausgangsknoten 238 herunter, bis die Knotenspannung nicht mehr hoch genug ist, um ihn zum Leiten zu veranlassen. Folglich wirkt der Transistor 242 wie eine Klemmdiode, um sicherzustellen, daß positive Überschwinger (Spannungen oberhalb VHO) nicht auftreten. VHO und VLO werden so gewählt, daß der Transistor 242 nicht durchsteuert, bis die Spannung beim Ausgangsknoten 238 über VHO ansteigt.
Der Datenbustreiber 200 wird durch Einstellen des Signals DEAKTIVIEREN auf 5,0 Volt deaktiviert (der Dreizustandsmodus). In diesem Zustand werden die Transistoren 218 und 232 abgeschaltet während die Transistoren 220 und 236 durchsteuern. Dies zwingt die Spannung auf der Leitung 224 dazu gleich VHO zu sein und die Spannung auf der Leitung 234 gleich der Spannung am Ausgangsknoten 238 zu sein. In diesem Zustand beeinflussen die Transistoren 210, 212, 216, 218, 220, 226, 230, 232, 236 und 240 den Betrieb des Bustreibers 200 nicht. Deshalb verhält sich ein deaktivierter Bustreiber 200 wie der in Fig. 4 dargestellte Schaltkreis.
Die Spannungen VHO und VLO sind so gewählt, daß, wenn die Datenbusspannung (am Knoten 238) über VHO (oder VLO - - VT&sub2;&sub4;&sub2;, wobei VT&sub2;&sub4;&sub2; die Schwellspannung des Transistors 242 ist) ansteigt, der Transistor 242 aktiviert wird, um den Ausgangsknoten 238 auf VHO herabzuziehen. Falls gleichfalls die Spannung am Ausgangsknoten 238 unter VLO (VHO - VT&sub2;&sub2;&sub8;) abfällt, wird der Transistor 228 aktiviert, um den Knoten 238 auf VLO hochzuziehen. Wenn folglich entweder der Datenbustreiber freigeschaltet oder deaktiviert ist, wirkt der Transistor 228 bzw. 242 wie eine Klemmdiode, um ein Überschwingen bzw. Unterschwingen von VHO bzw. VLO zu verhindern.
Änderungen und Modifikationen an der vorliegenden Erfindung sind innerhalb der Definition der Erfindung wie beansprucht möglich. Solche Änderungen schließen unter anderem einen invertierenden Datenbustreiber, Schaltkreisänderungen, die P-Kanaltransistoren verwenden, eine andere Anzahl von Klemmtransistoren, Transistor-Transistor-Logik (TTL) kompatible Treiber und Treiber ein, die Galliumarsenidtransistoren verwenden. Ebenso können VLO und VHO andere als offenbarte Werte annehmen.

Claims

1. Eine Bustreiberschaltung (200) mit einer zum Empfangen von Dateneingangssignalen ausgelegten Eingangseinrichtung und einem Ausgangsknoten (238), der mit einem Datenübertragungsbus verbunden ist, der zum Übertragen von Daten in Form von Signalen eines ersten und zweiten logischen Pegels ausgelegt ist, Klemmeinrichtungen (228, 242), die ausgelegt sind, um zu verhindern, daß die Spannung auf dem Datenübertragungsbus den durch den ersten logischen Pegel und den zweiten logischen Pegel festgelegten Bereich überschreitet, einem ersten Transistor (228), der mit einer ersten Spannungsquelle, die den ersten logischen Pegel festlegt, und mit dem Datenübertragungsbus verbunden ist, einem zweiten Transistor (242), der mit einer zweiten Spannungsquelle, die den zweiten logischen Pegel festlegt, und mit dem Datenübertragungsbus verbunden ist, einer Deaktivierungsleitung (202), die angeordnet ist, um die Treiberschaltung freizuschalten, wenn ein Freischaltsignal auf der Leitung (202) anliegt, dadurch gekennzeichnet, daß der erste Transistor (228) ausgelegt ist, um als eine Klemmdiode zu wirken, um zu verhindern, daß die Spannung auf dem Datenübertragungsbus unter den zweiten logischen Pegel abfällt, entweder wenn ein Deaktivierungssignal auf der Deaktivierungsleitung (202) anliegt oder wenn das Freischaltsignal auf der Deaktivierungsleitung (202) anliegt und ein Signal auf einer Datenleitung (206) auf dem L-Pegel ist, und dadurch, daß der zweite Transistor (242) ausgelegt ist, um als eine Klemmdiode zu wirken, um zu verhindern, daß die Spannung auf dem Datenübertragungsbus über den ersten Spannungspegel ansteigt, entweder wenn das Deaktivierungssignal auf der Deaktivierungsleitung (202) anliegt oder wenn das Freischaltsignal auf der Deaktivierungsleitung (202) anliegt und das Signal auf der Datenleitung (206) auf dem H-Pegel ist.

2. Eine Bustreiberschaltung gemäß Anspruch 1, gekennzeichnet durch einen dritten Transistor (226), der zwischen der ersten Spannungsquelle und dem Gate des ersten Transistors angeschlossen ist, und einen vierten Transistor (240), der zwischen dem Ausgangsknoten (238) und dem Gate des zweiten Transistors (242) angeschlossen ist.

3. Eine Bustreiberschaltung gemäß Anspruch 2, gekennzeichnet durch einen fünften Transistor (216), der zwischen einer dritten Spannungsquelle und dem Gate des ersten Transistors (228) angeschlossen ist, und einen sechsten Transistor (230), der zwischen der dritten Spannungsquelle und dem Gate des zweiten Transistors (242) angeschlossen ist, und dadurch, daß die Eingangseinrichtung an die Gates des vierten und sechsten Transistors (240, 230) und über eine Invertierereinrichtung (210, 212) mit den Gates des dritten und fünften Transistors (226, 216) gekoppelt ist.

4. Eine Bustreiberschaltung gemäß Anspruch 3, dadurch gekennzeichnet, daß der Spannungswert der dritten Spannungsquelle betragsmäßig größer als der Spannungswert der ersten Spannungsquelle ist.

5. Eine Bustreiberschaltung gemäß irgendeinem der vorhergehenden Ansprüche, gekennzeichnet durch eine Deaktivierungseinrichtung (218, 220, 232, 236), die ausgelegt ist, um die Bustreiberschaltung gegen ein Liefern des ersten logischen Pegelsignals und des zweiten logischen Pegelsignals auf den Datenübertragungsbus zu sperren, während die Klemmeinrichtungen (228, 242) in Betrieb gehalten werden.