DE112004002311T5

DE112004002311T5 - Stromübertragungslogikschaltung

Info

Publication number: DE112004002311T5
Application number: DE112004002311T
Authority: DE
Inventors: Pravas Pradhan; Jianhong Ju
Original assignee: Individual
Current assignee: Fairchild Semiconductor Corp
Priority date: 2003-11-24
Filing date: 2004-11-08
Publication date: 2006-09-28
Also published as: TW200525885A; US7154307B2; JP2007512769A; KR101069029B1; KR20070008524A; WO2005055540A2; JP4624362B2; CN1922839A; TWI351173B; WO2005055540A3; CN1922839B; US20050110529A1

Abstract

Übertragungsleitungstreibersystem für eine emittergekoppelte Übertragungslogikschaltung, Folgendes umfassend:
eine Übertragungsleitung, die mindestens einen ersten und einen zweiten Signalübertragungsleiter festlegt, wobei die Übertragungsleitung einen Kennwiderstand hat,
eine Einrichtung, um selektiv ungleiche Ströme durch den ersten bzw. zweiten Signalübertragungsleiter fließen zu lassen,
einen Abschlusswiderstand, der zwischen den distalen Enden des ersten und zweiten Signalübertragungsleiters angeschlossen ist,
eine Einrichtung, um Ströme am distalen Ende jeder Übertragungsleitung zu empfangen, wobei die empfangenen Ströme einander ungleich sind,
eine Einrichtung, um die ungleichen Ströme abzutasten.

Description

HINTERGRUND DER ERFINDUNG
Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf das Versenden von logischen Signalen über abgeschlossene Übertragungsleitungen und im Spezielleren auf das Versenden von Differenzsignalen über Übertragungsleitungen.
Hintergrundinformation
Logische (und analoge) Signale über Übertragungsleitungen zu übertragen und gleichzeitig die Wiedergabetreue durch Impedanzanpassung solcher Signal aufrechtzuerhalten, war jahrelang auf vielen technischen Gebieten, insbesondere in Kommunikations- und Computersystemen von Belang. Dieser Bereich gewann zunehmend an Bedeutung, weil Systemgeschwindigkeiten zu- und Verlustleistungen abnehmen.
In logischen und Computersystemen begannen Übertragungsleitungstreiber typischerweise damit, unipolare logische (Spannungs-) Signale über angepasste Übertragungsleitungen zu verschicken. Die Arten von Übertragungsleitungen, die in solchen Systemen verwendet werden, umfassen Eindraht- und paarverseilte Leitungen, verdrillte Zweidrahtleitungen, abgeschirmte verdrillte Zweidrahtleitungen, Flachkabel, Flachkabel mit einem Erdungsleiter, und Koaxialkabel. Der Abschlusswiderstand, der dem Kennwiderstand der Leitung entspricht, ist über das entfernt befindliche Ende der Übertragungsleitung zwischen den Signal- und Rückleitungen angeschlossen. Die Anpassung eliminiert im Wesentlichen Reflexionen oder Nachschwingen, wenn die Belastung der Empfangsschaltungsimpedanz eine oder mehrere Größenordnungen höher ist als der Kennwiderstand bei den Signalfrequenzen.
1 zeigt ein logisches Spannungssignal 10 aus dem Stand der Technik, das eine Übertragungsleitung 12 ansteuert. Wenn sie mit dem Leitungskennwiderstand Rt abgeschlossen ist, wird das Spannungssignal 10 im Wesentlichen über Rt wiederhergestellt 12.
Der Rückstrom trägt zu einem Rauschsignal Vn bei, wie es auch elektrostatisch und elektromagnetisch eingekoppelte Signale aus sich schnell verändernden Spannungs- und Stromsignalen in nahegelegenen Schaltungen tun. Die Verlustleistung, beispielsweise +3,3 V an einem 50 Ohm-Abschlusswiderstand, Geschwindigkeiten und Rauschen Vn, beschränken weiterhin die Einsätze von Steuerspannungssignalen.
Ältere, langsamere Systeme, die um eine 3 V- und 5 V-Logikschaltung herum aufgebaut waren, funktionierten beim Senden und Empfangen von 3 V- und 5 V-Signalen über angepasste Übertragungsleitungen gut. Aber da die Geschwindigkeiten zunahmen und mehr Schaltungsteile auf Chips untergebracht werden, wurden Schwierigkeiten bei der Steuerung/Regelung von Kapazität, Rauschen, Jitter und Leistungspegeln zu Themen, die andere Verfahren aus dem Boden schießen ließen.
Eine Verbesserung bestand darin, die Spannungssignalpegel zu senken und Differenzspannungssteuergeräte und -empfänger zu verwenden. Dieselben Probleme bleiben aber bestehen, wenn auch auf einem niedrigeren Niveau.
Man erkannte, dass Stromsteuerungs-/Regelungsverfahren eine Anzahl von Vorteilen im Hinblick auf Geschwindigkeit, Verlustleistung, Rauschen und Jitter haben können. 2 stellt einen Vorteil dar, wobei ein Treiber Vs mit einem Niederspannungsdifferenzsignal (LVDS – Low Voltage Differential Signal) mit einem Is-Treiber einer Stromübertragungslogik (CTL – Current Transfer Logic) verglichen wird. Die Analyse geht davon aus, dass das Empfangsende der Übertragungsleitung Spannung für den LVDS- und Strom für den CTL-Schaltkreis erfasst. In einem Fall führt der LVDS-Treiber zu 3,5 mA Strom in der Leitung oder einer Spannung am Treiber von 350 mV. Diese Pegel werden gebraucht, weil ein Spannungsverlust entlang der Leitung stattfindet und es sein kann, dass der Empfänger nur 100 mV empfängt. Die verlorenen 250 mV stellen eine Rauschschwelle am Treiber und eine von der Übertragungsleitung herrührende Dämpfung dar. Irgendwelche anderen Rauschbeiträge reduzieren diese Schwelle noch mehr. Was die Stromübertragungslogik CTL anbelangt, wird ein Strom Is verschickt, und unter der Annahme, dass die Übertragungsleitungen von guter Qualität sind, und unter Verwendung der ersten Kirchhoffschen (oder Ladungs-) Regel, wird dieser Gleichstrom auch beim Empfänger eingehen. So kann mit der CTL ein reduzierter Strom verwendet werden, was zu wesentlich geringerem Rauschen und zu wesentlich geringerer Verlustleistung führt. Darüber hinaus besteht ein Effekt des reduzierten Stroms von 2 darin, dass die dv/dt-Flanke bei der CTL kürzer ist als die dv/dt-Flanke bei Vs (bei demselben Gefälle), was zu einer höheren Geschwindigkeit bei der CTL-Schaltung führt, da die Signale ihren auf halbem Wege liegenden Punkt schneller erreichen. Überdies kann bei derselben Geschwindigkeit die di/dt-Flanke bei der CTL-Schaltung wesentlich langsamer 20 ausgelegt werden, was zu zusätzlich geringeren Rausch- und Jitter-Signalen führt.
Andere Probleme schränken das LVDS-System ein. Beispielsweise schickt am Empfänger das Niederspannungsdifferenzsignal LVDS einen Strom I durch den Abschlusswiderstand. Auslegungen aus dem Stand der Technik erfassen diese Spannung mit einem Hochleistungsverstärker. Die Anstiegsgeschwindigkeit (Slew Rate) des Spannungssignals ist aber durch I/C eingeschränkt, worin C erheblich sein kann, da es sich um die Kapazität handelt, die sich auf den durch den LVDS-Lösungsansatz erforderlichen Hochleistungsverstärker bezieht. Es hilft nicht, die Spannung am Abschlusswiderstand zu senken, da die Rauschschwelle am Empfänger gesenkt wird und ein Verstärker mit höherer Verstärkungsleistung die Kapazität effektiv erhöhen und Bandbreiten reduzieren wird (Kompromiss zwischen Verstärkung und Bandbreite).
Stromtreiber für Übertragungsleitungen sind bekannt, aber solche Systeme verwenden oftmals eine Spannungsabtastung am Abschlusswiderstand, und leiden als solche an vielen derselben Probleme, die mit hochleitungsfähigen Spannungsempfangsverstärkern verbunden sind.
Die Vorteile der Current Mode- oder emittergekoppelten Leitungssteuerung sind in den folgenden beiden Artikeln aus dem IEEE Journal of Solid-State Circuits, Band 26, Nr. 4, April 1991 und Band 34, Nr. 4, April 1999 mit dem Titel "Current-Mode Techniques für High-speed VLSI circuits with Application to Current Sense Amplifier for CMOS SRAMs" bzw. "A 1-Gb/s Bidirectional I/O Buffer Using the Current-Mode Scheme" erläutert. Es wird eine Stromabtastung diskutiert, bei der an Dioden angeschlossene Transistoren vorgespannt werden, um ein Nachschwingen in den Schaltungen zu dämpfen. Beide Artikel werden hier durch Bezug mit aufgenommen.
Das im Juli 2000 eingereichte, an Morano (Morano) erteilte US-Patent Nr. 6,476,642 B1 wendet einen Differenzstromtreiber an, um Signalbusse wie diejenigen die auf elektronischen Rückwandleiterplatten zu finden sind, anzusteuern. In 3 ist so eine Schaltung schematisch dargestellt Hier umfasst die Übertragungsleitung zwei Signalleitungen, wobei Morano einen Plusstrom I1 in eine Leitung einleitet und einen entsprechenden Minusstrom I1 aus der zweiten Leitung abzieht. Unter Verwendung einer komplexen Rückkopplungsbrückenschaltung werden diese Ströme sorgsam abgeglichen, um einen richtigen Betrieb sicherzustellen. Falls Ungleichgewichte auftreten, kann die Spannung an Rt versetzt sein, was den Abtastschaltungsbetrieb negativ beeinflussen kann.
Es besteht ein fortdauernder Bedarf, ein Stromsteuerungs-/Stromregelungssystem zu entwickeln, bei dem geringfügige Ströme verwendet werden, und bei dem die Ströme am Empfänger abgetastet und nur in logische Spannungssignale umgesetzt werden, wenn die Kapazitäten relativ wirkungslos sind. Es können verhältnismäßig geringfügigere Ströme verwendet werden, wodurch von der damit verbundenen niedrigeren Leistung und den damit verbundenen niedrigeren Spannungen profitiert wird.
ZUSAMMENFASSUNG DER ERFINDUNG
Angesichts der vorstehenden Hintergrunderläuterung stellt die vorliegende Erfindung ein Übertragungsleitungstreibersystem und Übertragungsleitungstreiberverfahren für eine Current Mode- oder emittergekoppelte Übertragungslogikschaltung bereit. Das erfindungsgemäße System stellt zwei Übertragungsleitungen bereit, die jeweils von unabgeglichenen oder ungleichen Stromquellen angesteuert werden. Die ungleichen Stromquellen werden im Ansprechen auf ein logisches Signal zwischen den beiden Übertragungsleitungen umgeschaltet. Die distalen Enden der Übertragungsleitungen nutzen gemeinsam einen Abschlusswiderstand, der zwischen ihren Signalübertragungsleitern angeordnet ist. Die ungleichen Ströme werden am distalen Ende abgetastet, und wenn die ungleichen Ströme zwischen den Übertragungsleitungen umgeschaltet werden, wird ein anderer logischer Zustand erfasst. Die emittergekoppelte Ansteuerung und Stromabtastung an den distalen Enden der Übertragungsleitungen stellen im Vergleich zur Spannungsabtastung zumindest Vorteile bei Geschwindigkeit, Leistung, Rauschen und Jitter bereit.
In bevorzugten Ausführungsformen erfolgt die Stromabtastung unter Verwendung von an Dioden angeschlossenen MOS-Transistoren, die mit einem Wellenwiderstand vorausgestattet sind, der sich nicht wesentlich auf den Übertragungsleitungsabschlusswiderstand auswirkt. Ein Teil des Stroms in jeder Übertragungsleitung wird vom Abschlusswiderstand durch die an Dioden angeschlossenen Transistoren abgezweigt. Wenn sich der logische Zustand des Eingangssignals ändert, ändern sich entsprechend auch die Ströme, wodurch der neue logische Zustand angezeigt wird.
Nach der Stromabtastung an den distalen Enden der Übertragungsleitungen werden in einer bevorzugten Ausführungsform die Ströme unabhängig voneinander verstärkt und zu einem Spannungssignal umgesetzt, das sich auf die Differenz zwischen den ungleichen Strömen bezieht. Die Umsetzung in ein Spannungssignal erfordert eine Systemkompatibilität mit typischen logischen Systemen. Jedoch findet die Umsetzung in ein Spannungssignal dann statt, wenn die Kapazitätseffekte die Geschwindigkeiten, Rauschschwellen oder den Jitter des empfangenen logischen Signals nicht wesentlich beeinflussen. In einer anderen Ausführungsform kann ein Differenzstrom abgetastet, verstärkt und dann zu einem Spannungssignal umgesetzt werden.
In der Praxis ergeben die ungleichen Ströme in den gemeinsam abgeschlossenen Übertragungsleitungen einen Strom, der gleich der Differenz zwischen den beiden durch die Abschirmungen oder Rückstrompfade der beiden Übertragungsleitungen fließenden Ströme ist. In einer Ausführungsform wird ein einzelnes paarverseiltes Kabel zur Signalübertragung verwendet. In diesem Fall gibt es nur das Adernpaar im Kabel und keine Abschirmung. Der erste Draht führt einen Vorwärtsstrom, der I entspricht, während der Rückstrom I/2 im zweiten Draht zurückfließt.
Den Fachleuten auf diesem Gebiet wird klar sein, dass, obwohl die folgende ausführliche Beschreibung mit Bezug auf veranschaulichende Ausführungsformen, die Zeichnungen und Gebrauchsverfahren vonstatten geht, die Erfindung nicht auf diese Ausführungsformen und Gebrauchsverfahren beschränkt sein soll. Vielmehr ist die vorliegende Erfindung von einem weiten Umfang und soll so definiert sein, wie in den begleitenden Ansprüchen dargelegt ist.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die nachstehende Erfindungsbeschreibung bezieht sich auf die begleitenden Zeichnungen:
Die 1 und 3 sind Schaltungsdiagramme von Leitungstreiberschaltungen aus dem Stand der Technik,
2 ist ein Signalvergleich zwischen einer LVDS- und CTL-Schaltung,
die 4A und 4B sind Blockschemata von bevorzugten Ausführungsformen der vorliegenden Erfindung,
5 ist eine schematische Darstellung eines Differenzstromleitungstreibers,
6 ist ein Schaltkreis, der die Stromabtastung darstellt, und
7 ist eine kombinierte schematische Darstellung einer Empfängerschaltung.
AUSFÜHRLICHE BESCHREIBUNG EINER VERANSCHAULICHENDEN AUSFÜHRUNGSFORM
4A zeigt ein Diagramm einer bevorzugten Ausführungsform der vorliegenden Erfindung. Ein Eingangssignal Vin steuert und wählt Ausgangsstromsignale Ia und Ib aus, die in die Übertragungsleitungen 50 und 52 eingeleitet werden. In einem logischen Zustand ist Ia ein Plusstrom, der in eine erste Übertragungsleitung 50 abgeht, und Ib ist ein Minusstrom, der aus einer zweiten Übertragungsleitung 52 eingeht. Im umgekehrten logischen Zustand ist Ia ein Minusstrom, der aus der ersten Übertragungsleitung 50 eingeht, und Ib ist ein Plusstrom, der in die zweite Übertragungsleitung 52 fließt. In einer anderen Ausführungsform ist es möglich, dass kein Strom in jede Übertragungsleitung eingeleitet wird.
Falls jede Übertragungsleitung einen Kennwiderstand von 50 Ohm hat, wird ein Widerstand Rt mit 100 Ohm an den distalen Enden der Signalleiter gesetzt und dient dazu, beide Leitungen abzuschließen. Festzuhalten ist, dass Ia und Ib zueinander nicht gleich sind, so dass es einen Rückstrom durch die Abschirmung gibt. Das sich der Rt auch an den distalen Enden beider Übertragungsleitungen befindet, werden beide Enden des Rt in dieser bevorzugten Ausführungsform auf irgendeine Plusspannung vorgespannt. Vorzugsweise beträgt in einem logischen Zustand Ia +1 mA und Ib –0,5 mA, woraufhin es in der Abschirmung einen Rückstrom Is von 0,5 mA gibt. Im umgekehrten logischen Zustand kommen immer noch 0,5 mA durch die Abschirmung zurück.
4B stellt eine andere bevorzugte Ausführungsform dar, die ein einzelnes paarverseiltes Kabel als Übertragungsleitung verwendet. Wie in 4A sind Ia und Ib zueinander nicht gleich, und in diesem Fall wird der Differenzstrom am Stromabtastempfänger 54 aufgenommen.
Im Gegensatz zu bekannten Spannungssignalabtastverfahren stellen die 4A und 4B ein Blockschema von Stromabtastschaltungen 54 und 56 dar. Die Verwendung einer Stromabtastschaltung eliminiert praktisch die negativen Auswirkungen der Kapazitätsvervielfachung hochverstärkender Spannungsempfangsverstärker. Die Stromabtastung ist in dieser bevorzugten Ausführungsform parallel mit dem Rt ausgelegt und wird nachstehend noch ausführlicher beschrieben. Eine Stromverstärkungsschaltung 56 empfängt den abgetasteten Strom, und schließlich liefert ein Strom-/Spannungs-Umsetzer (I/V- Umsetzer) 58 ein CMOS-Ausgangssignal, das mit standardmäßigen Rechnerschaltungen kompatibel ist. Die vorliegende Erfindung erzeugt ein Spannungssignal in gutem Abstand von den Abschluss- und Abtastschaltungen, wo die Kapazität relativ gering und unwirksam ist.
5 zeigt eine Stromtreiberschaltung, die sich nach der vorliegenden Erfindung verwenden lässt. Hier ist P1 aktiv, wenn V1 auf Tiefpegel ist, und I1, 1 mA, fließt über P1 als Ia ab. Wenn V2 auf Hochpegel ist, ist N2 aktiv, und I2, 0,5 mA, fließt über N2 als Minus-Ib ab. Wenn man die logischen Zustände von V1 und V2 umkehrt, fließt I2 als Minus-Ia und I1 als Plus-Ib ab. Typischerweise wird V2 für den vorstehenden Vorgang als logische Umkehrung von V1 ausgelegt. Wenn jedoch P1, P2, N1 und N2 unabhängig angesteuert werden (nicht gezeigt), ist es möglich, sie alle abzuschalten, wodurch kein Strom in den Übertragungsleitungen zurückbleibt. Der Leser sollte festhalten, dass die Nichtgleichtaktrückkopplungsschaltung (CMFB – Common Mode Feedback) dazu verwendet wird, den Gleichtaktpegel der Ausgangsspannung zu stabilisieren. Diese Schaltung ist typisch für einen Treiber der Art LVDS. CTL benötigt aufgrund des speziellen Empfängers, der am anderen Ende verwendet wird, keine CMFB. Auf diese Weise wird der durch die CMFB-Schaltung verbrauchte Strom eingespart, wodurch der Gesamtenergieverbrauch des Systems gesenkt wird.
6 ist eine schematische Darstellung einer Stromabtastschaltung nach einer bevorzugten Ausführungsform der vorliegenden Erfindung. Hier sind die beiden an Dioden angeschlossenen NMOS-Transistoren N3 und N4 so vorgespannt, dass sie I3 bzw. I4 von Strömen in den Übertragungsleitungen abziehen. N3 und N4 können entlang der diodenartigen Kurve vorgespannt sein (nicht gezeigt), um irgendeinen Schwellenwert zu überwinden und eine Impedanz zu bieten, die wesentlich größer ist als Rt, um den Abschluss der Übertragungsleitungen minimal zu beeinträchtigen. In einer bevorzugten Ausführungsform weisen N3 und N4 jeweils ca. 1 kOhm auf, obwohl auch andere Impedanzen verwendet werden können, wie im Stande der Technik bekannt ist. Wenn N3 und N4 ca. 2 kOhm über eine entsprechende 100 Ohm-Übertragungsleitung aufweisen, kann der Widerstand Rt gleich 105 Ohm oder geeignet höher oder niedriger ausgelegt werden, um einen richtigen Übertragungsleitungsabschlusswiderstand aufrechtzuerhalten. Wie im Stande der Technik bekannt ist, gibt es dann aber wahrscheinlich ein gewisses harmloses Nachschwingen aufgrund einer gewissen Impedanzfehlanpassung, selbst wenn Vorsorge getroffen wurde, die an Dioden angeschlossenen Transistoren in einem hohen Impedanz zustand zu halten. Beträgt beispielsweise der Rt 105 Ohm über eine 100 Ohm-Übertragungsleitung und die an Dioden angeschlossenen Transistoren weisen aus irgendeinem Verarbeitungsgrund eine sehr hohe Impedanz auf, wird die 5 Ohm-Fehlanpassung nur zu einem Reflexionsfaktor von weniger als ca. 2,5 Prozent führen.
Immer noch mit Bezug auf 6 wird angenommen, dass, wenn Ia 1 mA und Ib –0,5 mA beträgt, der Rückstrom 0,5 mA betragen wird. N3 und N4 können so ausgelegt werden, dass It 0,65 mA beträgt, wobei N3 I3 mit 0,35 mA und N4 I4 mit 0,15 mA abzieht. Der Unterschied zwischen I3 und I4, oder 0,2 mA, wird wie nachstehend noch erläutert abgetastet, um ein logisches Signal anzuzeigen. Der Minusanteil dieses logischen Signals wird abgetastet, wenn Ia und Ib die Strompegel austauschen, wenn das Eingangssignal zur Stromansteuerung den Zustand ändert. In diesem Zustand tauschen I3 und I4 die Strompegel, und ein Unterschied von 0,2 mA wird als logische Null erfasst. So resultiert eine logische Veränderung von Eins auf Null in einer Veränderung beim Strom von 0,4 mA.
7 zeigt eine ausführlichere vollständige Empfängerschaltungsimplementierung der Blöcke von 4, die am Abschlussschaltungsende der beiden Übertragungsleitungen 50 und 52 angeordnet ist. Wie gezeigt ist Rt vom Pin+ zum Pin– geschaltet, wobei Ia und Ib wie in 6 gezeigt die beiden Enden von Rt ansteuern. 7 ist eine ausführlichere schematische Darstellung der Stromabtastschaltung 54, der Stromverstärkungsschaltung 56, und der Strom-/Spannungs-Umsetzerschaltung (I/V-Schaltung) 58.
In 7 besteht die Stromabtastschaltung 54 aus einer an jedes Ende von Rt angeschlossenen Schaltung, wobei eine Stromquelle I5 und I6 jede Schaltung speist. Wie im Stande der Technik bekannt ist, werden diese Stromquellen typischerweise dadurch gebildet, dass PMOS-Transistoren auf die Plusarbeitsschiene 60 vorgespannt werden. Die Stromabtastschaltung für I3 umfasst N5 – N8. N7 und N8 und die Stromabtastschaltung für I4 umfassen N5' – N8'. N7 und N7' sind an Dioden angeschlossene NMOS-Transistoren, die sich mit N8 bzw. N8' gleiche Drainströme teilen. Da N7 und N8 denselben Drainstrom (I5) haben, ist die Gate-Source-Spannung für N7 und N8 gleich, vorausgesetzt, die Transistoren sind abgeglichen. Die Erläuterung für N5 – N7 im Hinblick auf I3 trifft direkt auch auf N5' – N7' im Hinblick auf I4 zu, und wird deshalb nachstehend nicht noch einmal wiederholt. N6 ist der an eine Diode angeschlossene Transistor, der mit N5 angeordnet ist, wodurch ein gesteuerter linearer Transistorwiderstand gebildet ist, um die entfernt vom Kniebereich angeordneten, an Dioden angeschlossenen Vorrich tungen vorzuspannen. Die Widerstandswerte von N5 und N5' werden durch die Gate-Spannung von N7 bzw. N7' gesteuert, die wiederum vom Strom in den an Dioden angeschlossenen Vorrichtungen N6 und N6' abhängt. Auf diese Weise wird die Strominformation aus dem Abtastelement (der an eine Diode angeschlossenen Vorrichtung) dazu verwendet, den Widerstandswert von N5 oder N5' so abzuändern, dass der effektive Stromunterschied zwischen den beiden Zweigleitungen erhöht werden kann. Der Widertandswert hat auch einen dämpfenden Effekt auf ein Hochfrequenzrauschen, das am Knoten A und Ab auftritt. In dieser Schaltungsanordnung steuern I5, N7 und N8 über Spiegelwirkung I3 und die Spannungsabfälle an N5 und N6 wie folgt. Derselbe Strom fließt durch N5 und N6, so dass deren Gate-Source-Spannung einander entsprechen und die Spannung an Pin+ über N7 gespiegelt wird. Auf diese Weise kann die Versatzspannung der an eine Diode angeschlossenen N6 kompensiert und die Impedanz von N6 gesteuert werden.
Die Gates von N9 und N10, die an den Drain N6 angeschlossen sind, mit A markiert, bilden einen Stromspiegel. Entsprechend spiegeln N11 und N12 den Strom in N6'. N10 und N12 sind so bemessen, dass sie verstärkte Ströme liefern, die von der I/V-Umsetzerschaltung über B und Bb abgetastet werden. Wenn sich I3 in einer bevorzugten Ausführungsform von 0,15 mA auf 0,35 mA verändert, wird diese Veränderung bei I9 und I10 über die Stromspiegelverstärkungsschaltung 56 reflektiert. I10 kann als verstärkte Version der I3-Veränderung ausgelegt werden, indem die Transistoren größenmäßig wie im Stande der Technik bekannt bemessen werden. Auch P9 ist als ein an eine Diode angeschlossener Transistor eingerichtet und kann vorgespannt werden (nicht gezeigt), und I10 spiegelt I9, kann aber durch eine entsprechende Dimensionierung von P10 verstärkt werden. Die Gate-Source-Spannungen von P9 und P10 sind gleich. Dies sorgt für die Stromverstärkung, so dass I10 eine verstärkte Version von I3 ist. Eine ähnliche Schaltung empfängt I4 und liefert eine verstärkte Version von I12.
Die Bezugszahl 58 in 7 zeigt eine Schaltung, die eine Spannungsumwandlung vollzieht. Die beiden Ausgänge B und Bb sind Eingänge zu den Gates von N13 bzw. N14. I13 und I14 sind Spiegel von I10 bzw. I12. P13 und P14 sind Stromspiegel. Es findet eine volle Differentialoperation unter Verwendung von B und Bb statt, wodurch ein Spannungsausgang bei C bereitgestellt wird, der N15 ansteuert, und P15 wirkt so, dass die logischen CMOS-Pegel von Schiene zu Schiene bereitgestellt werden.
Es sollte klar sein, dass die vorstehend beschriebenen Ausführungsformen hier als Beispiele wiedergegeben sind, und dass viele Varianten und Alternativen davon möglich sind. Dementsprechend sollte die vorliegende Erfindung im weiten Sinne als nur durch das definiert angesehen werden, was in den nachstehend angeführten Ansprüchen dargelegt ist.
ZUSAMMENFASSUNG
Es wird ein emittergekoppeltes logisches Übertragungssystem offenbart, das sich zum Ansteuern von Übertragungsleitungen eignet. In einer Ausführungsform ist eine paarverseilte Übertragungsleitung mit ihrem Leitungskennwiderstand abgeschlossen. Es wird ein Signal von zwei ungleichen Strömen gebildet, die vorzugsweise unterschiedliche Polaritäten sowie Größenordnungen haben und die Leitungen hinab angesteuert werden. Die ungleichen Ströme werden selektiv zwischen den beiden Leitungen umgeschaltet, wodurch ein logisches Signal einer Differenzstromansteuerung mit ungleichen Stromgrößen erzeugt wird. Die ungleichen Ströme werden empfangen und über an Dioden angeschlossene MOS-Transistoren vom distalen Ende jeder Leitung abgezweigt. Die MOS-Transistoren sind so vorgespannt, dass sie eine niedrige Impedanz aufweisen, die aber höher ist als die des Abschlusswiderstands. Die Ströme werden verstärkt und zu verwertbaren CMOS-Spannungspegeln umgesetzt. Bei einer andere Ausführungsform wird das Adernpaar durch zwei parallele Übertragungsleitungen ersetzt, die mit einem Widerstand abgeschlossen sind, der der Summe der Kennwiderstände jeder Leitung entspricht. Der Abschlusswiderstand ist zwischen den distalen Signalübertragungsleitern jeder Übertragungsleitung angeschlossen. Die Abschirmungen bzw. Rückwege für jede Leitung sind am distalen Ende und den proximalen (Treiber-) Enden der Leitung miteinander verbunden.

Claims

Übertragungsleitungstreibersystem für eine emittergekoppelte Übertragungslogikschaltung, Folgendes umfassend: eine Übertragungsleitung, die mindestens einen ersten und einen zweiten Signalübertragungsleiter festlegt, wobei die Übertragungsleitung einen Kennwiderstand hat, eine Einrichtung, um selektiv ungleiche Ströme durch den ersten bzw. zweiten Signalübertragungsleiter fließen zu lassen, einen Abschlusswiderstand, der zwischen den distalen Enden des ersten und zweiten Signalübertragungsleiters angeschlossen ist, eine Einrichtung, um Ströme am distalen Ende jeder Übertragungsleitung zu empfangen, wobei die empfangenen Ströme einander ungleich sind, eine Einrichtung, um die ungleichen Ströme abzutasten.
Übertragungsleitungstreibersystem für eine emittergekoppelte Übertragungslogikschaltung nach Anspruch 1, wobei die Einrichtung, um selektiv ungleiche Ströme durch den ersten bzw. zweiten Signalübertragungsleiter fließen zu lassen, umfasst: eine erste Stromquelle, die wählbar an den ersten Signalübertragungsleiter angeschlossen ist, und eine zweite Stromquelle, die wählbar an den zweiten Signalübertragungsleiter der ersten Übertragungsleitung angeschlossen ist, wobei die erste und die zweite Stromquelle von ungleichen Größenordnungen sind.
Übertragungsleitungstreibersystem für eine emittergekoppelte Übertragungslogikschaltung nach Anspruch 1, wobei die Einrichtung, um Ströme am distalen Ende jeder Übertragungsleitung zu empfangen, umfasst: eine erste Stromempfangsschaltung, die zwischen dem distalen Ende der ersten Übertragungsleitung und mindestens einem Rückwegleiter angeschlossen ist, und eine zweite Stromempfangsschaltung, die zwischen dem distalen Ende der zweiten Übertragungsleitung und mindestens einem Rückwegleiter angeschlossen ist.
Übertragungsleitungstreibersystem für eine emittergekoppelte Übertragungslogikschaltung nach Anspruch 1, wobei die erste und zweite Stromempfangsschaltung an Dioden angeschlossene MOS-Transistoren umfassen.
Übertragungsleitungstreibersystem für eine emittergekoppelte Übertragungslogikschaltung nach Anspruch 4, darüber hinaus eine Einrichtung umfassend, um jeden an eine Diode angeschlossenen MOS-Transistor so vorzuspannen, dass er eine niedrige Impedanz an den distalen Enden der Übertragungsleitungen aufweist, aber wobei diese niedrige Impedanz wesentlich höher ist als der Kennwiderstand der Leitung.
Übertragungsleitungstreibersystem für eine emittergekoppelte Übertragungslogikschaltung nach Anspruch 1, wobei die Einrichtung, um die ungleichen Ströme abzutasten, eine Einrichtung umfasst, um die Ströme in der ersten Empfangsschaltung mit dem Strom in der zweiten Empfangsschaltung zu vergleichen.
Übertragungsleitungstreibersystem für eine emittergekoppelte Übertragungslogikschaltung nach Anspruch 6, wobei die Einrichtung, um die Ströme in der ersten Empfangsschaltung mit dem Strom in der zweiten Empfangsschaltung zu vergleichen, umfasst: eine Differenzstromverstärkungsschaltung, die die Differenz der Ströme in der ersten und zweiten Empfangsschaltung verstärkt.
Übertragungsleitungstreibersystem für eine emittergekoppelte Übertragungslogikschaltung nach Anspruch 6, wobei die Differenzstromverstärkungsschaltung umfasst: eine erste Verstärkungsstromspiegelschaltung, die einen ersten Ausgangsstrom bereitstellt, eine zweite Verstärkungsstromspiegelschaltung, die einen zweiten Ausgangsstrom bereitstellt, und ein Strom-Spannungs-Umsetzerschaltung, die dazu eingerichtet ist, den ersten und zweiten Ausgangsstrom zu empfangen und einen Spannungsausgang bereitstellt, der proportional zur Differenz zwischen den Ausgängen der ersten und zweiten Verstärkungsstromspiegelschaltung ist.
Übertragungsleitungstreibersystem für eine emittergekoppelte Übertragungslogikschaltung nach Anspruch 1, wobei die Übertragungsleitung umfasst: eine erste Übertragungsleitung, die den ersten Signalübertragungsleiter festlegt und einen Kennwiderstand im Hinblick auf mindestens einen Rückwegleiter hat, eine zweite Übertragungsleitung, die den zweiten Signalübertragungsleiter festlegt und einen Kennwiderstand im Hinblick auf mindestens einen Rückwegleiter hat, wobei der mindestens eine Rückwegleiter an Masse gelegt ist.
Verfahren zum Übertragen von emittergekoppelten logischen Signalen über Übertragungsleitungen, das die folgenden Schritte umfasst: Festlegen einer Übertragungsleitung mit mindestens einem ersten und einem zweiten Signalübertragungsleiter, Festlegen eines Kennwiderstands im Hinblick auf mindestens den ersten und zweiten Signalübertragungsleiter, selektives Fließenlassen von ungleichen Strömen durch die beiden Signalübertragungsleiter, Bereitstellen eines Abschlusswiderstands zwischen den distalen Enden des mindesten einen ersten und zweiten Signalübertragungsleiters, Empfangen von Strömen aus dem distalen Ende der Übertragungsleitung, wobei die empfangenen Ströme zueinander ungleich sind, und Abtasten der ungleichen Ströme.
Verfahren zum Übertragen von emittergekoppelten logischen Signalen nach Anspruch 9, wobei das selektive Verschicken ungleicher Ströme durch die Signalübertragungsleiter die folgenden Schritte umfasst: wählbares Anschließen einer ersten Stromquelle an den ersten Signalübertragungsleiter, und selektives Anschließen einer zweiten Stromquelle an den zweiten Signalübertragungsleiter, wobei die erste und zweite Quelle von ungleichen Größenordnungen sind.
Verfahren zum Übertragen von emittergekoppelten logischen Signalen nach Anspruch 10, wobei das Empfangen von Strömen aus dem distalen Ende der Übertragungsleitung die folgenden Schritte umfasst: Empfangen eines ersten Stroms aus dem distalen Ende des ersten Signalübertragungsleiters, und Empfangen eines zweiten Stroms aus dem distalen Ende des zweiten Signalübertragungsleiters.
Verfahren zum Übertragen von emittergekoppelten logischen Signalen nach Anspruch 12, wobei der erste und zweite Strom von an Dioden angeschlossenen MOS-Transistoren empfangen werden.
Verfahren zum Übertragen von emittergekoppelten logischen Signalen nach Anspruch 13, darüber hinaus die Schritte des Vorspannens jedes an eine Diode angeschlossenen MOS-Transistors umfassend, so dass er eine niedrige Impedanz an den distalen Enden der Übertragungsleitungen aufweist, aber wobei die niedrige Impedanz wesentlich höher ist als der Kennwiderstand der Leitung.
Verfahren zum Übertragen von emittergekoppelten logischen Signalen nach Anspruch 10, wobei der Schritt des Abtastens der ungleichen Ströme den Schritt des Vergleichens des Stroms in der ersten Empfangsschaltung mit dem Strom in der zweiten Empfangsschaltung umfasst.
Verfahren zum Übertragen von emittergekoppelten logischen Signalen nach Anspruch 15, wobei der Schritt des Vergleichens der Ströme in der ersten Empfangsschaltung mit dem Strom in der zweiten Empfangsschaltung den Schritt des Verstärkens der Differenz der Ströme in der ersten und zweiten Empfangsschaltung umfasst.
Verfahren zum Übertragen von emittergekoppelten logischen Signalen nach Anspruch 15, wobei der Schritt des Verstärkens der Differenz die folgenden Schritte umfasst: erstes Spiegeln und Verstärken des Stroms in der ersten Empfangsschaltung und Bereitstellen eines ersten Ausgangsstroms, zweites Spiegeln und Verstärken des Stroms in der ersten Empfangsschaltung und Bereitstellen eines zweiten Ausgangsstroms, Empfangen des ersten und zweiten Ausgangsstroms, und Bereitstellen eines Spannungsausgangs, der proportional zur Differenz zwischen dem empfangenen ersten und zweiten Ausgangsstrom ist.
Verfahren zum Übertragen von emittergekoppelten logischen Signalen nach Anspruch 10, wobei der Schritt des Festlegens einer Übertragungsleitung die folgenden Schritte umfasst: Festlegen einer ersten Übertragungsleitung mit dem ersten Signalübertragungsleiter und einem Kennwiderstand im Hinblick auf mindestens einen Rückwegleiter, Festlegen einer zweiten Übertragungsleitung mit dem zweiten Signalübertragungsleiter und einem Kennwiderstand im Hinblick auf mindestens einen Rückwegleiter, wobei der mindestens eine Rückwegleiter an Masse gelegt ist.