1. Technisches Gebiet der Erfindung
-
Die Erfindung betrifft eine Ausgangstrennstufe bzw.
einen Ausgangspuffer und insbesondere einen Ausgangspuffer
eines integrierten Halbleiterschaltkreises mit einer TTL-
Schnittstelle.
2. Darlegung des Standes der Technik
-
Fig. 1 zeigt ein Schaltschema, das einen bekannten
Ausgangspuffer darstellt.
-
In Fig. 1 stellen eine Induktivität L und eine
Kapazität C, die mit einem Ausgangsanschluß O42 eines
Ausgangspuffers verbunden sind, eine Ersatzschaltung für eine
Signalübertragungsleitung mit einer charakteristischen Impedanz Z&sub0; dar,
welche an die der Leitung angepaßt ist. Der Ausgangspuffer
schaltet p- und n-Kanal-MOS-Transistoren P42 bzw. N41, die
mittels einer Treiberschaltung G41 mit Invertern 40 und 41
zwischen eine erste Stromquelle (nachstehend als VDD
bezeichnet) und den Ausgangsanschluß O42 bzw. mittels einer
Treiberschaltung G42 mit Invertern 42 und 43 zwischen eine zweite
Stromquelle (nachstehend als GND bezeichnet) und den
Ausgangsanschluß O42 geschaltet sind, komplementär zueinander als
Reaktion auf ein Eingangssignal I41 zum Treiben der Last durch
die Signalübertragungsleitung mit der charakteristischen
Impedanz Z&sub0;. In dem Ausgangspuffer für einen integrierten
Schaltkreis mit TTL-Schnittstelle mit einer Spannung der Stromquelle
von 5 Volt werden die geometrischen Abmessungen der p- und n-
Kanal-MOS-Transistoren in der Endstufe und der
MOS-Transistoren, welche die Treiberschaltungen G41 und G42 bilden, so
festgelegt, daß die Verzögerungszeit von dem Zeitpunkt, in dem
das Einganqssignal I41 abzufallen beginnt, bis zu dem
Zeitpunkt, in dem der Pegel am Ausgang 41 2 Volt gegen Masse
erreicht,
sowie die Verzögerungszeit von dem Zeitpunkt, in dem
das Eingangssignal 141 anzusteigen beginnt, bis zu dem
Zeitpunkt, in dem der Pegel am Ausgang 0,8 Volt gegen VDD
erreicht, den technischen Daten entsprechen.
-
Fig. 2 zeigt ein Schaltschema eines bekannten
Ausgangspuffers, der für bidirektionale Eingangs-/Ausgangs-Schaltungen
verwendet wird, wie z. B. für einen Datenbus. Der Unterschied
zwischen den Ausgangspuffern von Fig. 1 und 2 liegt darin, daß
der letztere Ausgangspuffer in der Lage ist, die p- und
n-Kanal-MOS-Transistoren P51 und N51 zwischen einem Steuerzustand,
in dem einer der beiden Transistoren leitend ist, und einem
Hochimpedanzzustand, in dem beide Transistoren nichtleitend
sind, umzuschalten. Der Unterschied im Schaltungsaufbau liegt
darin, daß in den Treiberschaltungen G51 bzw. G52 das
NOR-Gatter 51 bzw. das NAND-Gatter 53 eingesetzt werden und der
Zustand des Ausgangs O52 durch diese Gatter umgeschaltet wird.
Die Gatter 51 und 53 empfangen ein Steuersignal C51.
-
Wie oben erwähnt, muß am Ausgang des Ausgangspuffers
des integrierten Schaltkreises mit einer TTL-Schnittstelle,
die eine Spannungsquelle von 5,0 Volt aufweist, die Spannung
während der Anstiegszeit von 0,0 Volt auf 2,0 Volt und während
der Abfallzeit von 5,0 Volt auf 0,8 Volt verändert werden. Die
Spannungsänderung während der Abfallzeit ist etwa doppelt so
groß wie die während der Anstiegszeit.
-
Entsprechend der Beschleunigung von Systemen, in denen
integrierte Schaltkreise verwendet werden, ist eine
Beschleunigung des Ausgangspuffers gefordert worden. Demnach ist es
wünschenswert, am Ausgang für gleiche Anstiegs- und
Abfallverzögerungszeiten zu sorgen. Daher sollte der Ausgangswiderstand
des n-Kanal-MOS-Transistors in der Endstufe des
Ausgangspuffers halb so groß wie der des p-Kanal-MOS-Transistors in der
Endstufe sein. Wenn, wie bei O41-1 und O51-1 in Fig. 3
dargestellt, der Ausgangswiderstand des n-Kanal-MOS-Transistors in
der Endstufe des Ausgangspuffers gleich dem des p-Kanal-MOS-
Transistors, d. h. gleich der charakteristischen Impedanz der
Signalübertragungsleitung ist, tritt kein Unterschwingen auf,
während sich die Anstiegsverzögerungszeit verlängert. Wie bei
O41-2 und O51-2 in Fig. 3 dargestellt, treten ein
Unterschwingen
und eine Funktionsstörung aufgrund dieses Unterschwingens
auf, wenn der Ausgangswiderstand des n-Kanal-MOS-Transistors
in der Endstufe des Ausgangspuffers niedriger als der halbe
Ausgangswiderstand des p-Kanal-MOS-Transistors ist, d. h.
niedriger als die charakteristische Impedanz der
Signalübertragungsleitung.
-
Die US-Patentschrift US-A-4 952 818 beschreibt eine
symmetrische Gegentakt-Treiberschaltung für eine
Übertragungsleitung mit einem zwischen die Stromversorgung und den
Ausgangsanschluß geschalteten p-Kanal-MOS-Transistor und einem
zwischen den Ausgangsanschluß und Masse geschalteten n-Kanal-
MOS-Transistor, wobei die Transistoren in Abhängigkeit von
einem Eingangssignal komplementär zueinander leitend sind,
wobei der Ausgangswiderstand jedes Transistors gleich der
charakteristischen Impedanz der mit dem Ausgangsanschluß
verbundenen Signalübertragungsleitung ist.
-
Die japanische Offenlegungsschrift JP-A-112 424 von
1986 beschreibt symmetrische Gegentakt-Transistoranordnung,
die eine Ausgangspufferschaltung bildet und in der die Last
durch Änderung des Innenwiderstands der Pufferschaltung
angepaßt werden kann.
-
Die japanische Offenlegungsschrift JP-A-81 409 von 1989
beschreibt eine symmetrische Gegentakt-Pufferschaltung gemäß
dem Oberbegriff von Anspruch 1, die zur Rauschunterdrückung
einen zweiten Transistor aufweist, der jedem der ersten p- und
n-MOS-Transistoren zugeordnet ist, wobei der zweite Transistor
einschaltet, wenn der erste ausschaltet, und der zweite
Transistor ausschaltet, wenn der erste einschaltet.
-
Die vorliegende Erfindung ist in dem weiter unten
stehenden Anspruch 1 definiert, auf den hiermit verwiesen wird.
Vorteilhafte spezielle Ausführungsbeispiele werden in den
abhängigen Ansprüchen dargelegt.
-
Die Erfindung wird nachstehend anhand von Beispielen
unter Bezugnahme auf die Zeichnungen näher erläutert. Dabei
zeigen:
-
Fig. 1 ein Schaltschema, das einen bekannten
Ausgangspuffer darstellt;
-
Fig. 2 ein Schaltschema, das einen Ausgangspuffer für
eine bekannte bidirektionale Eingangs-/Ausgangs-Schaltung
darstellt;
-
Fig. 3 eine Wellenformdarstellung zur Erläuterung der
Arbeitsweise eines bekannten Ausgangspuffers;
-
Fig. 4 ein Schaltschema, das ein erstes
Ausführungsbeispiel eines erfindungsgemäßen Ausgangspuffers darstellt;
-
Fig. 5 ein Wellenform-Diagramm zur Erläuterung der
Arbeitsweise der vorliegenden Erfindung; und
-
Fig. 6 ein Schaltschema, das ein zweites
Ausführungsbeispiel eines erfindungsgemäßen Ausgangspuffers darstellt.
Ausführliche Beschreibung der bevorzugten Ausführungsbeispiele
-
Nachstehend werden anhand der Zeichnungen
Ausführungsbeispiele der vorliegenden Erfindung beschrieben.
-
Fig. 4 zeigt ein Schaltschema, das ein erstes
Ausführungsbeispiel eines erfindungsgemäßen Ausgangspuffers
darstellt.
-
In Fig. 4 stellen eine Induktivität L und eine Kapazi
tät C eine Ersatzschaltung für eine Signalübertragungsleitung
mit einer charakteristischen Impedanz Z&sub0; dar.
-
p- und n-Kanal-MOS-Transistoren P11 und N11, die eine
erste Ausgangsschaltung bilden, sind zwischen einer
Stromquelle VDD und Masse GND in Serie geschaltet. Die
MOS-Transistoren P11 und N11 haben jeweils einen Ausgangswiderstand, der
gleich der charakteristischen Impedanz Z&sub0; der
Signalübertragungsleitung ist. Die zusammengeschalteten Drainelektroden der
Transistoren sind mit der Signalübertragungsleitung verbunden.
Ein Eingangssignal I11 wird über eine Treiberschaltung G11 mit
in Serie geschalteten Invertern 11 und 12 bzw. eine
Treiberschaltung G12 mit in Serie geschalteten Invertern 13 und 14 an
die Steuerelektroden der MOS-Transistoren P11 bzw. N11
angelegt.
-
Andererseits ist ein n-Kanal-MOS-Transistor N12, der
eine zweite Ausgangsschaltung bildet, parallel zu dem n-Kanal-
MOS-Transistor N11 zwischen den Ausgangsanschluß O12 und Masse
GND geschaltet. Der Ausgangswiderstand des
n-Kanal-MOS-Transistors
N12 ist so voreingestellt, daß er gleich dem des
n-Kanal-MOS-Transistors N11 ist.
-
Ein Ausgangssignal einer Hilfstreiberschaltung G13, die
den n-Kanal-MOS-Transistor N12 nur dann in einen Durchlaßzu
stand bringt, wenn das Eingangssignal I11 ansteigt, wird an
die Steuerelektrode des n-Kanal-MOS-Transistors N12 angelegt.
Die Hilfstreiberschaltung G13 weist eine Serienschaltung von
Invertern 15, 16 und 17 zum Invertieren des Eingangssignals
I11 und ein NAND-Gatter 18, an welches das Ausgangssignal der
Inverterschaltung und das Eingangssignal I11 angelegt werden,
sowie einen Inverter 19 zu Invertieren des Ausgangssignals des
Gatters 18 auf.
-
Fig. 5 zeigt eine Wellenformdarstellung zur Erläuterung
der Arbeitsweise des Ausgangspuffers. Wenn sich das
Eingangssignal I11 von einem VDD-Pegel auf einen GND-Pegel ändert,
werden die Gate-Potentiale der MOS-Transistoren P11 und N11
durch die Treiberschaltungen G11 und G12 auf den GND-Pegel
geändert. Dementsprechend werden die p- und
n-Kanal-MOS-Transistoren P11 bzw. N11 ein- bzw. ausgeschaltet. Die
Signalübertragungsleitung wird durch den
p-Kanal-MOS-Transistor P11 so aufgeladen, daß das Ausgangssignal ansteigt. Am
Ausgangsanschluß O11 tritt jedoch kein Überschwingen auf, da
die Impedanz des Ausgangswiderstands des
p-Kanal-MOS-Transistors P11 an die der Signalübertragungsleitung angepaßt ist.
-
Wenn sich andererseits das Eingangssignal I11 vom GND-
Pegel auf den VDD-Pegel ändert, werden die Gate-Potentiale der
MOS-Transistoren P11 und N11 durch die Treiberschaltungen G11
und G12 auf den VDD-Pegel geändert. Dementsprechend werden die
p- und n-Kanal-MOS-Transistoren P11 und N11 aus- bzw.
eingeschaltet. Da das Gate-Potential des n-Kanal-MOS-Transistors
N12 durch die Hilfstreiberschaltung G13 gleichzeitig auf den
VDD-Pegel geändert wird, wird der n-Kanal-MOS-Transistor N12
eingeschaltet. Dadurch wird die Signalübertragungsleitung
durch die n-Kanal-MOS-Transistoren N11 und N12 schnell
entladen, so daß das Ausgangssignal ansteigt.
-
In der Hilfstreiberschaltung G13 fällt nach dem Anstieg
des Eingangssignals I11 das Ausgangssignal des Inverters 17
erst nach Ablauf einer durch die Inverter 15 bis 17
veranlaßten
Signalübertragungs-Verzögerungszeit ab, und das
Ausgangssignal des NAND-Gatters wird auf den VDD-Pegel invertiert. Das
Ausgangssignal des Inverters 19 wird auf den GND-Pegel
invertiert, und der n-Kanal-MOS-Transistor N12 wird ausgeschaltet.
-
Wenn das Eingangssignal auf eine solche Weise abfällt,
werden im Übergangszustand beide n-Kanal-MOS-Transistoren N11
und N12 eingeschaltet. Der n-Kanal-MOS-Transistor N12 wird
dann ausgeschaltet. Entsprechend ist die
Abfallverzögerungszeit gleich der Anstiegsverzögerungszeit, so daß ein
Unterschwingen des Ausgangssignals O11 reduziert werden kann.
-
In Fig. 6 ist ein Schaltschema eines zweiten
Ausführungsbeispiels der vorliegenden Erfindung dargestellt. Das
zweite Ausführungsbeispiel ist in der Grundstruktur im
wesentlichen identisch mit dem ersten Ausführungsbeispiel, mit der
Ausnahme, daß eine Treiberschaltung G21 zum Treiben eines p-
Kanal-MOS-Transistors P21 ein NOR-Gatter 21 sowie Inverter 20
und 22 aufweist und daß eine Treiberschaltung zum Treiben
eines n-Kanal-MOS-Transistors N21 ein NAND-Gatter 23 und einen
Inverter 24 aufweist. An die Treiberschaltungen wird ein
Steuersignal C21 angelegt.
-
Eine Hilfstreiberschaltung G23 zum Treiben eines
n-Kanal-MOS-Transistors N22 weist ein NAND-Gatter 28 mit drei
Eingängen und Inverter 25 bis 27 und 29 auf. An das NAND-Gatter
28 wird das Steuersignal C21 angelegt.
-
Dieses Ausführungsbeispiel arbeitet ähnlich wie das
erste Ausführungsbeispiel, wenn das Steuersignal C21 den
VDD-Pegel hat. Befindet sich das Steuersignal auf dem GND-Pegel,
dann sind alle MOS-Transistoren P21, N21 und N22
ausgeschaltet.
-
Wie oben erwähnt, wird die Impedanz des
Ausgangstransistors an die der Signalübertragungsleitung angepaßt, wenn der
Potentialpegel am Signalausgangsanschluß ansteigt. Wenn das
Potential abfällt, treibt die Treiberschaltung die
Signalübertragungsleitung mit dem halben Ausgangswiderstand. Nach Abfall
des Potentials wird die Impedanz der Treiberschaltung gleich
derjenigen der Signalübertragungsleitung. Daher können ein
Überschwingen und ein Unterschwingen am Ausgang so reduziert
werden, daß ein Hochgeschwindigkeitsbetrieb eingerichtet
werden kann.