DE2025740A1 - Sammelleitungsanordnung - Google Patents
SammelleitungsanordnungInfo
- Publication number
- DE2025740A1 DE2025740A1 DE19702025740 DE2025740A DE2025740A1 DE 2025740 A1 DE2025740 A1 DE 2025740A1 DE 19702025740 DE19702025740 DE 19702025740 DE 2025740 A DE2025740 A DE 2025740A DE 2025740 A1 DE2025740 A1 DE 2025740A1
- Authority
- DE
- Germany
- Prior art keywords
- transmitter
- gate
- transistor
- differential amplifier
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
- H03K19/0866—Stacked emitter coupled logic
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/04—Distributors combined with modulators or demodulators
- H04J3/047—Distributors with transistors or integrated circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Dc Digital Transmission (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
SIEMENS AKTIENGESELLSCHAFT München, den- ■·-
Witteisbacherplatz
70/2068 ■-
Die Erfindung bezieht sich auf eine Sammelleitungsanordnung mit an eine Sammelleitung angeschlossenen Sender-.
gatter und Empfangsgatter, bei der jeweils nur ein Sendergatter
Daten an die Sammelleitung abgibt.
Sammelleitungen sind Datensignalleitungen mit mehreren über die Leitung verteilten Sendern und Empfängern. Besondere
Steuersignale sorgen dafür, daß jeweils nur ein Sender Daten an die Sammelleitung abgibt. Eine logische
Verknüpfung mehrerer Sendersignale auf der Sammelleitung ist dabei nicht vorgesehen. Pig. 1 zeigt ein Beispiel
einer Sammelleitung mit angeschlossenen Sendern und Empfängern. Die Sender und Empfänger sind hier G-atterschaltungen.
Die Sender sollen als Sendergatter, die Empfänger als Empfangsgatter bezeichnet werden. In
Pig. 1 sind drei Sendergatter 1,2, 3 und vier Empfangsgatter 4t 5, 6, 7 vorgesehen. Die Dateneingänge der
Sendergatter 1, 2, 3 sind mit'DI1 D2, D3, die Steuereingänge
mit S1, S2, S3 benannt. Die Steuereingänge
der Empfangsgatter 4, 5, 6, 7 heißtn S4, S5, S6, S7.
Die Sammelleitung SL ist an ihren Enden mit einem Widerstand R abgeschlossen. Sind während eines Zeitschrittes
die Steuersignale S2 = S4 = "11S so ist der
Datenweg vom Sendergatter 2 zum Empfangsgatter 4 durchgeechaltet. Die Steuereingänge der Sendergatter
1 und 3 müssen während dieses Zeitschrittes "O" sein.
VPA 9/210/0019 Il/Hei -
10985 0/147 3
In einem folgenden Zeitschritt kann nach Auflösung der Verbindung vom Sendergatter 2 zum Empfangsgatter
4 eine neue Verbindung hergestellt werden.
Der große Vorteil einer derartigen Sammelleitungsanordnung
ist darin zu sehen, daß durch den Zeitmultiplexbetrieb ein und dieselbe Leitung für verschiedene
Datenwege benutzt werden kann. Sie ersetzt damit eine große Anzahl normaler Signalleitungen. Eine
große Effektivität der Sammelleitung ist aber nur dann gegeben, wenn ein häufiger Wechsel der Datenwege zwischen einer großen Anzahl von Sendern und
Empfängern möglich ist. Dafür müssen aber mehrere Voraussetzungen erfüllt sein. Zum Beispiel muß die
Sammelleitung mit Widerständen abgeschlossen sein, die in etwa dem Wellenwiderstand der Leitung entsprechen.
Außerdem sollen, die nichtsendenden Sendergatter und alle Empfangsgatter möglichst keine
ohmschei Last darstellen. Zu kleine Innenwiderstände
der Sendergatter führen zu Reflexionen oder gar zur völligen Sperrung der Sammelleitung an den
Einspeisestellen. Weiterhin sollen die kapazitiven Lasten, die durch die Sender- Empfangsgatter dargestellt
werden, möglichst klein und gleichmäßig über die Leitung verteilt sein.
Aufgrund der Kapazitäten der Sender- und Empfangegatter und deren ohmsche Widerstände ist der Wellenwiderstand
der Sammelleitung einer Streuung unterworfen, die bis zu ± 4056 ausmachen kann. Ein reflexionsfreier Abschluß der Sammelleitung ist deshalb
nicht möglich.
YPA 9/210/0019 ■- -3
109850/U73 -
-3 - : ■:■ ■:
Bisher wurden als Sendergatter für Sammelleitungen Gatter verwendet, bei denen einer der beiden logischen
Ausgangszustände zugleich den Ruhezustand (nichtsendendes Gatter) darstellt. Damit die nichtsendenden
Gatter das Signal auf der Leitung nicht stören können, muß sich der Ruhezustand durch einen
hohen Innenwiderstand am Ausgang auszeichnen. Für ein solches Sendergatter kann ein Ersatzschaltbild
angegeben werden, das aus einem Schalter und einer Spannungsquelle besteht. Im sendenden Zustand wird
bei Übertragung einer binären "1" zum Beispiel der Schalter geschlossen, so daß die Spannungsquelle
an der Sammelleitung liegt und dort eine Spannung einprägt. Soll eine Information der anderen Art,
zum Beispiel eine binäre "0" gesendet werden, dann
wird der Schalter geöffnet und es wird keine Spannung auf der Sammelleitung eingeprägt. Dieser
zweite Zustand, geöffneter Schalter, ist gleichzeitig der Ruhezustand, in dem das Sendergatter
nicht sendet.
Wird bei einem solchen Sendergatter von einer binären M1" auf eine binäre "0" geschaltet, also der Schalter
geöffnet, dann fließt zunächst ein Strom in der Sammelleitung weiter. Dieser Strom erzeugt zusammen mit
dem Wellenwiderstand der Leitung an der Send β stelle eine Spannung, die dieselbe Polarität hat, wie die
zuvor eingeprägte Spannung. Das bedeutet, daß der Spannungehub an der Send e stelle im Schaltaugenblick
verhältnismäßig klein ist. Erst wenn die Reflexionen auf der Sammelleitung abgeklungen sind, nimmt der
Spannungshub an der Send estelle seine normale Größe
en.
VPA 9/210/0019 - 4 -
109850/U73
In Fig. 2 ist der beschriebene Fall dargestellt. Das
Ersatzschaltbild des Sendergatters besteht aus dem Schalter SCH und der Spannungsquelle TJHL. Die Sammelleitung
SL ist an ihren Enden E mit dem Widerstand R abgeschlossen. Soll eine binäre "1" gesendet v/erden,
dann wird der Schalter SCH geschlossen und es liegt an der Sendesteile A die Spannung UHL. Wird eine
binäre "O" gesendet, dann wird der Schalter SCH wieder geöffnet und es bildet sich an der Sendestelle A
eine Spannung, die von dem noch fließenden Strom und dem Wellenwiderstand der Sammelleitung SL bestimmt
wird. Erst wenn kein Strom mehr fließt, nimmt die Sendestelle A die Spannung von etwa 0 YoIt an. Bas
bedeutet, daß im Schaltaugenblick der Spannungshub an der Sendestelle A verhältnismäßig klein ist» Ist
ein Empfangsgatter in der Nähe der Sendestelle A angeordnet, dann erhält es im Schaltaugenblick eine
verhältnismäßig hohe Spannung, die von ihm falsch interpretiert werden kann. Auf jeden Fall erhält das
Empfangsgatter die eine eindeutige Information kennzeichnende Spannung zu einem späteren Zeitpunkt, die
Laufzeit des Signales auf der Sammelleitung SL wird also erhöht.
Der Erfindung liegt deshalb die Aufgabe zugrunde, ein
Sendergatter anzugeben, bei dem der Spannungshub beim Schalten von der Information der einen Art auf die
Information der anderen Art möglichst groß ist. Diese Aufgabe wird gelöst durch ein Sendergatter, dessen mit
der Sammelleitung verbündender Ausgang drei mögliche
Ausgangszustände hat, wobei der Innenwiderstand dee Sendergatters bei zwei Ausgangszuständen einen kleinen
VPA 9/210/0019
109850/U7 3
Wert und bei dem dritten Ausgangszustand einen großen
Wert hat.
Durch die Trennung der pendenden Zustände des Sender—
gatters von seinem Ruhezustand ist es möglich, den Ausgang des sendenden Gatters für beide logische Zustände
nieder ohmig zu machen. In diesem Falle wird bei beiden logischen Zuständen an der Sendestelle
eine Spannung eingeprägt; der Spannungssprung an der Sendestelle im UmschaitaugenbUck wird somit
axlein durch das Sendergatter bestimmt.
Ein Ausführungsbeispiel ist in Fig. 3 dargestellt. Die Sammelleitung SL ist wiederum an ihren Enden E
von den Widerständen R abgeschlossen. An der Sendestelle A liegt der Ausgang des Sendergatters. Das Ersatzschaltbild
des Sendergatters besteht aus der Spannungsquelle UHL, der Spannungsquelle UN und dem Schalter
SCH. Durch den Schalter SCH können die drei möglichen Ausgangszustände des Sendergatters dargestellt werden.
Ist der Schalter in der Stellung 1, dann liegt an der
Sendestelle A die Spannung HL. In diesem Falle wird zum Beispiel ein binäre "1" ausgesendet. Soll eine binäre
"O" gesendet werden, dann wird der Schalter SCH in den Zustand 0 gebracht. Es liegt dann die Spannung UN
an der Sendestelle A. Wenn also eine Information ausgesendet wird (Ausgangszustand 1 und Ausgangszustand 2
des Sendergatters), wird an der Sendestelle A eine Spannung eingeprägt, der Innenwiderstand des Sendergatters
hat einen kleinen Wert. Wird überhaupt nicht gesendet, dann wird der Schalter SCH in die Stellung 2
gebracht und damit ist der dritte Ausgangszustand des Sendergatters eingestellt. Das Sendergatter hat in
?PA 9/21O/OO1l/ . .- 6 -
109850/1473
20257A0
diesem Falle einen hohen Innenwiderstand. Wird also das Sendergatter von dem AuBgangszustand 1 in den
Ausgangszustand 0 geschaltet, dann ist der Spannungshub an der Sendestelle A durch die Spannungsquellen UHL und UN "bestimmt. Es läuft dann also
auf der Sammelleitung SL ein Spannungssprung entlang,
der diesem Hub entspricht. An der Sammelleitung SL angeschlossene Empfangsgatter erhalten diesen Spannungssprung
nach einer kürzeren Laufzeit als bei der Schaltung nach Fig. 2.
Eine mögliche technische Realisierung dieses Sendergatters nach Pig. 3 ist in Fig. 4 gezeigt. Es wird
hier ein ECL-Schaltkreis verwendet. Dieser besteht aus einem Differenzverstärker mit Transistoren T2,
T3 und einem zum gesteuerten Transistor T2 des Differenzverstärkers
parallelgeschalteten gesteuerten Transistor T1. An den Ausgang des Differenzverstärker,
im Ausführungsbeispiel an dem Kollektor des Transistors T3» ist ein Emitterfolger Τβ angeschlossen. Der Emitter
des Emitterfolgers T6 ist mit der Sammelleitung SL
verbunden, er bildet also die Sendestelle A. An der Basis des ungesteuerten Transistors T3 des Differenz-Verstärkers
wird eine feste Spannung angelegt. Die Funktion eines derartigen ECL-Senaltkreises ist. bekannt
und wird darum hier nicht näher erläutert.
Diesem bekannten Schaltkreis wird noch ein zweiter Differenzverstärker, bestehend aus Transistoren T4 und
T5 und ein Eingangstransistor T7 eowie ein Basiswiderstand im Basiszweig des Transistors T6 hingng©-
fügt. Der Kollektor des ungesteuerten Transistors 3*5 des zweiten Differenzverstärkers ist mit der Basis des
VPA 9/? 10/0019 - T -■ ■
109850/1473
BAD ORIGINAL
Emitterfolgetransistors T6 verbunden, der Kollektor des gesteuerten Transistor Ϊ4 des zweiten Differenzverstärkers
liegt an dem Emitter des Transistors T3. Die Emitter der Transistoren T4, T5 des zweiten Differenzvez'stärkers
sind mit einer Stromquelle Q verbunden. An die Basis des gesteuerten Transistors T4 des zweiten
Differenzverstärkers ist eine konstante Stromquelle Q1 angeschlossen. Der Eingangstransistor T7 (Emitterfolger)
liegt mit seinem Kollektor an JNullpotential und
mit seinem Emitter über einen Widerstand an der Basis des gesteuerten Transistors T4 des zweiten Differenzverstärkers. Den Eingängen D1 bzw. D2 der Transistoren
T1 bzw. T2 werden die Daten, dem Eingang S des Transistors T7 das Steuersignal zugeführt.
Die drei Ausgangszustände des Sendergatters können entsprechend der folgenden Wahrheitstabelle gewonnen werden:
Ist das Steuersignal S=O und das Datensignal "0" oder "1", dann ist das Sendergatter in Ruhezustand, der
Innenwiderstand des Sendergatters ist hoch, der Ausgang ist gesperrt. Ist das Steuersignal und das Datensignal n0", dann wird eine binäre "0" ausgesendet, ist
das Steuersignal "1" und das Datensignal "1", dann wird eine binäre "1" ausgesendet. In beiden Fällen
ist der Innenwiderstand des Sendergatters niedrig.
Im Falle S = "1" ist der Transistor T5 gesperrt, ein Strom I fließt über den aus den Transistoren T*, T2 und T3
gebildeten Differenzverstärker. Damit arbeitet die Schaltung wie ein normales ECL-ODER-Gatter mit den Eingängen D1 und D2 und dem Ausgang A. In beiden Zuständen
von A fließt durch den Transistor T6 soviel Emitterstrom, daß der Innenwiderstand des Ausgangs klein
VPA 9/210/0019 - 8 -
109850/U73
ORIGINAL INSPECTED
bleibt (sendende Ausgangszuat&nde).
Im Falle S = "O" fließt, der Strom I über den Transistor
T5 und erzeugt an den Widerständen RG und RC1
einen Spannungsabfall. Damit wird der Transistor T6 des Emitterfolger gesperrt und der Ausgangsinnenwiderstand
nimmt große Werte an (nichtsendender Ausgangszustand des Gatters).
In Fig. 5 ist ein Impulsdiagramm dargestellt. Übereinander
angeordnet zeigt es die Ausgangsspannung UA über der Zeit t aufgetragen und die Spannungen
des Datensignales D und des Steuersignales S ebenfalls über der Zeit t aufgetragen. Die den Spannungen
entsprechenden Informationen "1" oder 11O"
sind in dem Impulsdiagramm eingetragen.
2 Patentansprüche
5 Figuren
5 Figuren
VPA 9/210/0019 - 9 ·-
10 9 8 5 0/1473
Claims (2)
1. Sammelleitungsanordnimg mit an eine Sammelleitung angeschlossenen
Sendergattern und Empfangsgattern, bei der jeweils nur ein Sendergatter Daten an die Sammelleitung
abgibt, g e k e η η ζ e i c h η e t durch ein Sendergatter,
dessen mit der Sammelleitung (SL) verbundener Ausgang (A) drei mögliche Ausgangszustände hat, wobei
der Innenwiderstand des Sendergatters bei zwei Ausgangszuständen einen kleinen Wert, beim dritten Ausgangszustand
einen großen Wert hat.
2. Sammelleitungsanordnung nach Anspruch 1, gekennzeichnet
durch ein Sendergatter mit einem ECL-Schaltungskreis,
der aus einem ersten Differenzverstärker (T2, 13) und aus einem an den Ausgang des ersten
Differenzverstärkers angeschlossenen Emitterfolger (T6) besteht, aus einem zweiten Differenzverstärker,
dessen ungesteuerter Transistor (T5) mit seinem Kollektor an der Basis des Emitterfolger-Transistors
(T6) liegt, dessen gesteuerter Transistor (T4) mit seinem Kollektor an die Emitter der Transistoren des
ersten Differenzverstärkers angeschlossen ist, aus
einem Eingangstransistor (T7) (Emitterfolger), dessen Basis das Steuersignal zugeführt wird und dessen
Emitter über einen Widerstand mit der Basis des gesteuerten Transistors (T4) des zweiten Differenzverstärkers
verbunden ist und aus einem zwischen den Ausgang des ersten Differenzverstärkers und der Basis
des Emitterfolger-Transistors (T6) angeordneten
Widerstand (RG').
YPA 9/210/0019
'109850/1473
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2025740A DE2025740C3 (de) | 1970-05-26 | 1970-05-26 | Sammelleitungsanordnung |
US00144074A US3780316A (en) | 1970-05-26 | 1971-05-17 | Data distribution line arrangement |
NL7106923A NL7106923A (de) | 1970-05-26 | 1971-05-19 | |
LU63213D LU63213A1 (de) | 1970-05-26 | 1971-05-24 | |
FR7118780A FR2093680A5 (de) | 1970-05-26 | 1971-05-25 | |
GB1684071A GB1354027A (en) | 1970-05-26 | 1971-05-25 | Electrical data transmission and gating systems |
BE767688A BE767688A (fr) | 1970-05-26 | 1971-05-26 | Ligne collectrice, notamment pour liaisons multiplex a repartition dansle temps |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2025740A DE2025740C3 (de) | 1970-05-26 | 1970-05-26 | Sammelleitungsanordnung |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2025740A1 true DE2025740A1 (de) | 1971-12-09 |
DE2025740B2 DE2025740B2 (de) | 1973-08-30 |
DE2025740C3 DE2025740C3 (de) | 1979-09-27 |
Family
ID=5772169
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2025740A Expired DE2025740C3 (de) | 1970-05-26 | 1970-05-26 | Sammelleitungsanordnung |
Country Status (7)
Country | Link |
---|---|
US (1) | US3780316A (de) |
BE (1) | BE767688A (de) |
DE (1) | DE2025740C3 (de) |
FR (1) | FR2093680A5 (de) |
GB (1) | GB1354027A (de) |
LU (1) | LU63213A1 (de) |
NL (1) | NL7106923A (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1543658A (en) | 1976-09-30 | 1979-04-04 | Solartron Electronic Group | Buffer circuit for a data highway |
US4167727A (en) * | 1977-07-08 | 1979-09-11 | Motorola, Inc. | Logic circuits incorporating a dual function input |
JPS5676654A (en) * | 1979-11-29 | 1981-06-24 | Fujitsu Ltd | Bus transmission system |
JPS5922414B2 (ja) * | 1980-10-08 | 1984-05-26 | 富士通株式会社 | ラインドライバ回路 |
JPS58209226A (ja) * | 1982-05-31 | 1983-12-06 | Fujitsu Ltd | セツト回路 |
JPS60134651A (ja) * | 1983-12-23 | 1985-07-17 | Fujitsu Ltd | 差動信号ドライバ |
US4751406A (en) * | 1985-05-03 | 1988-06-14 | Advanced Micro Devices, Inc. | ECL circuit with output transistor auxiliary biasing circuit |
US4703198A (en) * | 1986-07-07 | 1987-10-27 | Ford Motor Company | Bi-directional data transfer circuit that is directionally responsive to the impedance condition of an associated input/output port of a microcomputer |
JPH01226213A (ja) * | 1988-03-04 | 1989-09-08 | Mitsubishi Electric Corp | ドライバ回路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3207922A (en) * | 1961-10-02 | 1965-09-21 | Ibm | Three-level inverter and latch circuits |
US3247323A (en) * | 1961-10-11 | 1966-04-19 | Automatic Elect Lab | Gating circuit for a time division multiplex switching system |
US3450896A (en) * | 1964-11-21 | 1969-06-17 | Hitachi Ltd | Transistor switching circuit having compensating circuit |
-
1970
- 1970-05-26 DE DE2025740A patent/DE2025740C3/de not_active Expired
-
1971
- 1971-05-17 US US00144074A patent/US3780316A/en not_active Expired - Lifetime
- 1971-05-19 NL NL7106923A patent/NL7106923A/xx unknown
- 1971-05-24 LU LU63213D patent/LU63213A1/xx unknown
- 1971-05-25 FR FR7118780A patent/FR2093680A5/fr not_active Expired
- 1971-05-25 GB GB1684071A patent/GB1354027A/en not_active Expired
- 1971-05-26 BE BE767688A patent/BE767688A/xx unknown
Also Published As
Publication number | Publication date |
---|---|
DE2025740B2 (de) | 1973-08-30 |
GB1354027A (en) | 1974-06-05 |
NL7106923A (de) | 1971-11-30 |
FR2093680A5 (de) | 1972-01-28 |
BE767688A (fr) | 1971-11-26 |
US3780316A (en) | 1973-12-18 |
DE2025740C3 (de) | 1979-09-27 |
LU63213A1 (de) | 1972-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69718221T2 (de) | Treiberschaltungsvorrichtung | |
DE69012602T2 (de) | Gegenüber einer Metastabilität immune Flip-Flop-Anordnung. | |
DE2425218A1 (de) | Schaltkreis | |
DE2514462C3 (de) | Schaltungsanordnung zur Umwandlung eines Spannungspegels | |
DE2819524A1 (de) | Taktgesteuerte spannungsvergleichsschaltung | |
DE2025740A1 (de) | Sammelleitungsanordnung | |
DE2822835B2 (de) | Schaltungsanordnung zur Eliminierung koinzidenter Impulse | |
DE3886036T2 (de) | Hochgeschwindigkeits-digitaldatenübertragungssystem. | |
DE1537324B2 (de) | Stromuebernahmeschalter | |
DE2823383C3 (de) | Erzeugung 2↑n↑-stufiger Signale aus n binären Signalen sehr hoher Bitrate | |
DE1143045B (de) | Schaltungsanordnung zur UEbertragung von Daten in Zahlenform | |
DE2137127A1 (de) | Schaltungsanordnung zur automatischen Verstärkungsregelung eines Signal verstärker s | |
DE2248238C3 (de) | Flip-Flop-Schaltungsanordnung | |
DE2240428A1 (de) | Elektronisches signaluebermittlungstor | |
DE1299684B (de) | Anordnung zur stoerungsunempfindlichen UEbertragung von binaeren Signalen | |
DE1933052A1 (de) | Anordnung zur Datenuebertragung | |
DE1956515C3 (de) | Signalübertragungseinrichtung | |
DE2335296C2 (de) | Schaltungsanordnung zum Begrenzen der Schrittgeschwindigkeit bei einer Übertragung von Daten | |
DE1929144C (de) | Paritätsschaltung in ECL-Technik mit kurzer Laufzeit | |
DE2404637B2 (de) | Verknüpfungsglied in ECL-Technik zur ODER/UND Verknüpfung von Eingangssignalen | |
DE2346933A1 (de) | Vergleichsanordnung fuer spannungen mit schwellwertverhalten | |
DE2203689A1 (de) | Schmitt-Trigger mit einstellbarer Hysterese | |
DE1296183B (de) | Elektronischer Schalter zur zeitlichen Selektion von Signalen, die einen einstellbaren Schwellwert ueberschreiten | |
DE2021339B2 (de) | Anordnung zum Übertragen von binären Signalen über eine geringwertige Übertragungsleitung | |
CH588791A5 (en) | Voltage discriminator circuit with two input poles - has three voltage dividers for two differential amplifiers and logic circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
EHJ | Ceased/non-payment of the annual fee |