DE2025740A1

DE2025740A1 - Sammelleitungsanordnung

Info

Publication number: DE2025740A1
Application number: DE19702025740
Authority: DE
Inventors: Wilhelm Dipl.-Ing. 8000 München Wilhelm
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1970-05-26
Filing date: 1970-05-26
Publication date: 1971-12-09
Also published as: DE2025740B2; GB1354027A; NL7106923A; FR2093680A5; BE767688A; US3780316A; DE2025740C3; LU63213A1

Description

SIEMENS AKTIENGESELLSCHAFT München, den- ■·-

Witteisbacherplatz

70/2068 ■-

Sammelleitungsanordnung

Die Erfindung bezieht sich auf eine Sammelleitungsanordnung mit an eine Sammelleitung angeschlossenen Sender-. gatter und Empfangsgatter, bei der jeweils nur ein Sendergatter Daten an die Sammelleitung abgibt.

Sammelleitungen sind Datensignalleitungen mit mehreren über die Leitung verteilten Sendern und Empfängern. Besondere Steuersignale sorgen dafür, daß jeweils nur ein Sender Daten an die Sammelleitung abgibt. Eine logische Verknüpfung mehrerer Sendersignale auf der Sammelleitung ist dabei nicht vorgesehen. Pig. 1 zeigt ein Beispiel einer Sammelleitung mit angeschlossenen Sendern und Empfängern. Die Sender und Empfänger sind hier G-atterschaltungen. Die Sender sollen als Sendergatter, die Empfänger als Empfangsgatter bezeichnet werden. In Pig. 1 sind drei Sendergatter 1,2, 3 und vier Empfangsgatter 4t 5, 6, 7 vorgesehen. Die Dateneingänge der Sendergatter 1, 2, 3 sind mit'DI₁ D2, D3, die Steuereingänge mit S1, S2, S3 benannt. Die Steuereingänge der Empfangsgatter 4, 5, 6, 7 heißtn S4, S5, S6, S7. Die Sammelleitung SL ist an ihren Enden mit einem Widerstand R abgeschlossen. Sind während eines Zeitschrittes die Steuersignale S2 = S4 = "1¹S so ist der Datenweg vom Sendergatter 2 zum Empfangsgatter 4 durchgeechaltet. Die Steuereingänge der Sendergatter 1 und 3 müssen während dieses Zeitschrittes "O" sein.

VPA 9/210/0019 Il/Hei -

10985 0/147 3

In einem folgenden Zeitschritt kann nach Auflösung der Verbindung vom Sendergatter 2 zum Empfangsgatter 4 eine neue Verbindung hergestellt werden.

Der große Vorteil einer derartigen Sammelleitungsanordnung ist darin zu sehen, daß durch den Zeitmultiplexbetrieb ein und dieselbe Leitung für verschiedene Datenwege benutzt werden kann. Sie ersetzt damit eine große Anzahl normaler Signalleitungen. Eine große Effektivität der Sammelleitung ist aber nur dann gegeben, wenn ein häufiger Wechsel der Datenwege zwischen einer großen Anzahl von Sendern und Empfängern möglich ist. Dafür müssen aber mehrere Voraussetzungen erfüllt sein. Zum Beispiel muß die Sammelleitung mit Widerständen abgeschlossen sein, die in etwa dem Wellenwiderstand der Leitung entsprechen. Außerdem sollen, die nichtsendenden Sendergatter und alle Empfangsgatter möglichst keine ohmschei Last darstellen. Zu kleine Innenwiderstände der Sendergatter führen zu Reflexionen oder gar zur völligen Sperrung der Sammelleitung an den Einspeisestellen. Weiterhin sollen die kapazitiven Lasten, die durch die Sender- Empfangsgatter dargestellt werden, möglichst klein und gleichmäßig über die Leitung verteilt sein.

Aufgrund der Kapazitäten der Sender- und Empfangegatter und deren ohmsche Widerstände ist der Wellenwiderstand der Sammelleitung einer Streuung unterworfen, die bis zu ± 4056 ausmachen kann. Ein reflexionsfreier Abschluß der Sammelleitung ist deshalb nicht möglich.

YPA 9/210/0019 ■- -3

109850/U73 -

-3 - : ■:■ ■:

Bisher wurden als Sendergatter für Sammelleitungen Gatter verwendet, bei denen einer der beiden logischen Ausgangszustände zugleich den Ruhezustand (nichtsendendes Gatter) darstellt. Damit die nichtsendenden Gatter das Signal auf der Leitung nicht stören können, muß sich der Ruhezustand durch einen hohen Innenwiderstand am Ausgang auszeichnen. Für ein solches Sendergatter kann ein Ersatzschaltbild angegeben werden, das aus einem Schalter und einer Spannungsquelle besteht. Im sendenden Zustand wird bei Übertragung einer binären "1" zum Beispiel der Schalter geschlossen, so daß die Spannungsquelle an der Sammelleitung liegt und dort eine Spannung einprägt. Soll eine Information der anderen Art, zum Beispiel eine binäre "0" gesendet werden, dann wird der Schalter geöffnet und es wird keine Spannung auf der Sammelleitung eingeprägt. Dieser zweite Zustand, geöffneter Schalter, ist gleichzeitig der Ruhezustand, in dem das Sendergatter nicht sendet.

Wird bei einem solchen Sendergatter von einer binären ^M1" auf eine binäre "0" geschaltet, also der Schalter geöffnet, dann fließt zunächst ein Strom in der Sammelleitung weiter. Dieser Strom erzeugt zusammen mit dem Wellenwiderstand der Leitung an der Send β stelle eine Spannung, die dieselbe Polarität hat, wie die zuvor eingeprägte Spannung. Das bedeutet, daß der Spannungehub an der Send e stelle im Schaltaugenblick verhältnismäßig klein ist. Erst wenn die Reflexionen auf der Sammelleitung abgeklungen sind, nimmt der Spannungshub an der Send estelle seine normale Größe en.

VPA 9/210/0019 - 4 -

109850/U73

In Fig. 2 ist der beschriebene Fall dargestellt. Das Ersatzschaltbild des Sendergatters besteht aus dem Schalter SCH und der Spannungsquelle TJHL. Die Sammelleitung SL ist an ihren Enden E mit dem Widerstand R abgeschlossen. Soll eine binäre "1" gesendet v/erden, dann wird der Schalter SCH geschlossen und es liegt an der Sendesteile A die Spannung UHL. Wird eine binäre "O" gesendet, dann wird der Schalter SCH wieder geöffnet und es bildet sich an der Sendestelle A eine Spannung, die von dem noch fließenden Strom und dem Wellenwiderstand der Sammelleitung SL bestimmt wird. Erst wenn kein Strom mehr fließt, nimmt die Sendestelle A die Spannung von etwa 0 YoIt an. Bas bedeutet, daß im Schaltaugenblick der Spannungshub an der Sendestelle A verhältnismäßig klein ist» Ist ein Empfangsgatter in der Nähe der Sendestelle A angeordnet, dann erhält es im Schaltaugenblick eine verhältnismäßig hohe Spannung, die von ihm falsch interpretiert werden kann. Auf jeden Fall erhält das Empfangsgatter die eine eindeutige Information kennzeichnende Spannung zu einem späteren Zeitpunkt, die Laufzeit des Signales auf der Sammelleitung SL wird also erhöht.

Der Erfindung liegt deshalb die Aufgabe zugrunde, ein Sendergatter anzugeben, bei dem der Spannungshub beim Schalten von der Information der einen Art auf die Information der anderen Art möglichst groß ist. Diese Aufgabe wird gelöst durch ein Sendergatter, dessen mit der Sammelleitung verbündender Ausgang drei mögliche Ausgangszustände hat, wobei der Innenwiderstand dee Sendergatters bei zwei Ausgangszuständen einen kleinen

VPA 9/210/0019

109850/U7 3

Wert und bei dem dritten Ausgangszustand einen großen Wert hat.

Durch die Trennung der pendenden Zustände des Sender— gatters von seinem Ruhezustand ist es möglich, den Ausgang des sendenden Gatters für beide logische Zustände nieder ohmig zu machen. In diesem Falle wird bei beiden logischen Zuständen an der Sendestelle eine Spannung eingeprägt; der Spannungssprung an der Sendestelle im UmschaitaugenbUck wird somit axlein durch das Sendergatter bestimmt.

Ein Ausführungsbeispiel ist in Fig. 3 dargestellt. Die Sammelleitung SL ist wiederum an ihren Enden E von den Widerständen R abgeschlossen. An der Sendestelle A liegt der Ausgang des Sendergatters. Das Ersatzschaltbild des Sendergatters besteht aus der Spannungsquelle UHL, der Spannungsquelle UN und dem Schalter SCH. Durch den Schalter SCH können die drei möglichen Ausgangszustände des Sendergatters dargestellt werden. Ist der Schalter in der Stellung 1, dann liegt an der Sendestelle A die Spannung HL. In diesem Falle wird zum Beispiel ein binäre "1" ausgesendet. Soll eine binäre "O" gesendet werden, dann wird der Schalter SCH in den Zustand 0 gebracht. Es liegt dann die Spannung UN an der Sendestelle A. Wenn also eine Information ausgesendet wird (Ausgangszustand 1 und Ausgangszustand 2 des Sendergatters), wird an der Sendestelle A eine Spannung eingeprägt, der Innenwiderstand des Sendergatters hat einen kleinen Wert. Wird überhaupt nicht gesendet, dann wird der Schalter SCH in die Stellung 2 gebracht und damit ist der dritte Ausgangszustand des Sendergatters eingestellt. Das Sendergatter hat in

?PA 9/21O/OO1^l/ . .- 6 -

109850/1473

20257A0

diesem Falle einen hohen Innenwiderstand. Wird also das Sendergatter von dem AuBgangszustand 1 in den Ausgangszustand 0 geschaltet, dann ist der Spannungshub an der Sendestelle A durch die Spannungsquellen UHL und UN "bestimmt. Es läuft dann also auf der Sammelleitung SL ein Spannungssprung entlang, der diesem Hub entspricht. An der Sammelleitung SL angeschlossene Empfangsgatter erhalten diesen Spannungssprung nach einer kürzeren Laufzeit als bei der Schaltung nach Fig. 2.

Eine mögliche technische Realisierung dieses Sendergatters nach Pig. 3 ist in Fig. 4 gezeigt. Es wird hier ein ECL-Schaltkreis verwendet. Dieser besteht aus einem Differenzverstärker mit Transistoren T2, T3 und einem zum gesteuerten Transistor T2 des Differenzverstärkers parallelgeschalteten gesteuerten Transistor T1. An den Ausgang des Differenzverstärker, im Ausführungsbeispiel an dem Kollektor des Transistors T3» ist ein Emitterfolger Τβ angeschlossen. Der Emitter des Emitterfolgers T6 ist mit der Sammelleitung SL verbunden, er bildet also die Sendestelle A. An der Basis des ungesteuerten Transistors T3 des Differenz-Verstärkers wird eine feste Spannung angelegt. Die Funktion eines derartigen ECL-Senaltkreises ist. bekannt und wird darum hier nicht näher erläutert.

Diesem bekannten Schaltkreis wird noch ein zweiter Differenzverstärker, bestehend aus Transistoren T4 und T5 und ein Eingangstransistor T7 eowie ein Basiswiderstand im Basiszweig des Transistors T6 hingng©- fügt. Der Kollektor des ungesteuerten Transistors 3*5 des zweiten Differenzverstärkers ist mit der Basis des

VPA 9/? 10/0019 - T -■ ■

109850/1473

BAD ORIGINAL

Emitterfolgetransistors T6 verbunden, der Kollektor des gesteuerten Transistor Ϊ4 des zweiten Differenzverstärkers liegt an dem Emitter des Transistors T3. Die Emitter der Transistoren T4, T5 des zweiten Differenzvez'stärkers sind mit einer Stromquelle Q verbunden. An die Basis des gesteuerten Transistors T4 des zweiten Differenzverstärkers ist eine konstante Stromquelle Q1 angeschlossen. Der Eingangstransistor T7 (Emitterfolger) liegt mit seinem Kollektor an JNullpotential und mit seinem Emitter über einen Widerstand an der Basis des gesteuerten Transistors T4 des zweiten Differenzverstärkers. Den Eingängen D1 bzw. D2 der Transistoren T1 bzw. T2 werden die Daten, dem Eingang S des Transistors T7 das Steuersignal zugeführt.

Die drei Ausgangszustände des Sendergatters können entsprechend der folgenden Wahrheitstabelle gewonnen werden: Ist das Steuersignal S=O und das Datensignal "0" oder "1", dann ist das Sendergatter in Ruhezustand, der Innenwiderstand des Sendergatters ist hoch, der Ausgang ist gesperrt. Ist das Steuersignal und das Datensignal ⁿ0", dann wird eine binäre "0" ausgesendet, ist das Steuersignal "1" und das Datensignal "1", dann wird eine binäre "1" ausgesendet. In beiden Fällen ist der Innenwiderstand des Sendergatters niedrig.

Im Falle S = "1" ist der Transistor T5 gesperrt, ein Strom I fließt über den aus den Transistoren T*, T2 und T3 gebildeten Differenzverstärker. Damit arbeitet die Schaltung wie ein normales ECL-ODER-Gatter mit den Eingängen D1 und D2 und dem Ausgang A. In beiden Zuständen von A fließt durch den Transistor T6 soviel Emitterstrom, daß der Innenwiderstand des Ausgangs klein

VPA 9/210/0019 - 8 -

109850/U73

ORIGINAL INSPECTED

bleibt (sendende Ausgangszuat&nde).

Im Falle S = "O" fließt, der Strom I über den Transistor T5 und erzeugt an den Widerständen RG und RC¹ einen Spannungsabfall. Damit wird der Transistor T6 des Emitterfolger gesperrt und der Ausgangsinnenwiderstand nimmt große Werte an (nichtsendender Ausgangszustand des Gatters).

In Fig. 5 ist ein Impulsdiagramm dargestellt. Übereinander angeordnet zeigt es die Ausgangsspannung UA über der Zeit t aufgetragen und die Spannungen des Datensignales D und des Steuersignales S ebenfalls über der Zeit t aufgetragen. Die den Spannungen entsprechenden Informationen "1" oder ¹¹O" sind in dem Impulsdiagramm eingetragen.

2 Patentansprüche
5 Figuren

VPA 9/210/0019 - 9 ·-

10 9 8 5 0/1473

Claims

Pa t e η t a n s ρ r ü c he

1. Sammelleitungsanordnimg mit an eine Sammelleitung angeschlossenen Sendergattern und Empfangsgattern, bei der jeweils nur ein Sendergatter Daten an die Sammelleitung abgibt, g e k e η η ζ e i c h η e t durch ein Sendergatter, dessen mit der Sammelleitung (SL) verbundener Ausgang (A) drei mögliche Ausgangszustände hat, wobei der Innenwiderstand des Sendergatters bei zwei Ausgangszuständen einen kleinen Wert, beim dritten Ausgangszustand einen großen Wert hat.

2. Sammelleitungsanordnung nach Anspruch 1, gekennzeichnet durch ein Sendergatter mit einem ECL-Schaltungskreis, der aus einem ersten Differenzverstärker (T2, 13) und aus einem an den Ausgang des ersten Differenzverstärkers angeschlossenen Emitterfolger (T6) besteht, aus einem zweiten Differenzverstärker, dessen ungesteuerter Transistor (T5) mit seinem Kollektor an der Basis des Emitterfolger-Transistors (T6) liegt, dessen gesteuerter Transistor (T4) mit seinem Kollektor an die Emitter der Transistoren des ersten Differenzverstärkers angeschlossen ist, aus einem Eingangstransistor (T7) (Emitterfolger), dessen Basis das Steuersignal zugeführt wird und dessen Emitter über einen Widerstand mit der Basis des gesteuerten Transistors (T4) des zweiten Differenzverstärkers verbunden ist und aus einem zwischen den Ausgang des ersten Differenzverstärkers und der Basis des Emitterfolger-Transistors (T6) angeordneten Widerstand (RG').

YPA 9/210/0019

'109850/1473