DE60037948T2

DE60037948T2 - Ausgangspuffer für differenzielle Niederspannugssignale

Info

Publication number: DE60037948T2
Application number: DE60037948T
Authority: DE
Inventors: Mark W. Allen Morgan; Fernando D. Fairview Carvajal
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1999-02-24
Filing date: 2000-02-24
Publication date: 2009-02-05
Anticipated expiration: 2020-02-25
Also published as: DE60037948D1; ATE385627T1; JP2000252813A; US6246262B1; EP1032132B1; EP1032132A1

Description

Diese Erfindung bezieht sich im Allgemeinen auf das Gebiet der Ausgangspuffer in Hochgeschwindigkeitsanwendungen. Insbesondere bezieht sich die Erfindung auf eine Schaltungsanordnung im Ausgangspuffer eines differentiellen 3,3-V-Niederspannungs-Signalisierungsempfängers, die betreibbar ist, um einen Schaden zu verhindern, wenn der Empfänger einem Spannungspegel über seiner Versorgungsspannung ausgesetzt ist.
Die Verbraucher verlangen realistischere visuelle Informationen im Büro und Zuhause. Ihre Ansprüche lenken den Bedarf, Video-, 3D-Graphik- und photorealistische Bilddaten von der Kamera zu Personal-Computern und Druckern und über lokale Zugangsnetz-, Telephon- und Satellitensysteme zu Heim-Set-Top-Boxen und zu digitalen Video-Cam-Recordern zu bewegen. Die differentielle Niederspannungs-Signalisierung (LVDS) schafft eine Lösung für diesen Bedarf der Verbraucher in verschiedenen Anwendungen in den Bereichen Personal-Computer, Telekommunikation und Verbraucherelektronik/kommerzielle Elektronik. Sie ist eine preiswerte Lösung mit äußerst hoher Leistung, um diese digitalen Hochgeschwindigkeitsdaten sowohl über sehr kurze als auch über sehr lange Distanzen zu bewegen: auf einer Leiterplatte und über Faser- oder Satellitennetze. Ihre differentielle Signalisierungstechnologie mit niedrigem Hub erlaubt die Einkanal-Datenübertragung mit Hunderten von Megabits pro Sekunde (Mbit/s). Außerdem erzeugen ihre Treiberausgänge mit niedrigem Hub und in der Strombetriebsart niedriges Rauschen, das die FCC/CISPR-EMI-Anforderungen erfüllt, wobei sie eine sehr niedrige Leistungsaufnahme über die Frequenz bereitstellen.
Es gibt LVDS-Standards nach zwei Standard-Organisationen: ein skalierbarer kohärenter Schnittstellenstandard (SCI-LVDS) und ein Standard des American National Standards Institute/der Telecommunications Industry Association/der Electronic industries Association (ANSI/TIA/EIA-Standard). Im Interesse der Förderung eines breiteren Standards definieren diese Standards keine spezifische Prozesstechnologie, kein spezifisches Medium oder keine spezifischen Stromversorgungsspannungen. Dies bedeutet, dass die LVDS in CMOS, GaAs oder anderen anwendbaren Technologien implementiert werden kann, die von 5 Volt bis 3,3 Volt bis zu Stromversorgungen unter 3 Volt migrieren und über eine PCB oder ein Kabel übertragen, wobei sie dadurch einen breiten Anwendungsbereich bedienen. Folglich ist es eine wertvolle Eigenschaft der LVDS, dass die LVDS-Treiber und -Empfänger nicht von einer spezifischen Stromversorgung, wie z. B. 5 Volt, abhängen. Deshalb besitzt die LVDS einen leichten Migrationspfad zu niedrigeren Versorgungsspannungen, wie z. B. 3,3 Volt oder sogar 2,5 Volt, während die gleichen Signalisierungspegel und die gleiche Leistung aufrechterhalten werden.
Die gleiche wertvolle Eigenschaft der Treiber und der Empfänger, die von den Spezifikationen der Stromversorgungen unabhängig sind, schafft jedoch insofern einen Nachteil, als sich eine Schwierigkeit ergibt, wenn mehrere Empfänger mit mehreren Spannungen, die in einer LVDS-Anwendung integriert sind, für einen Bus zugänglich sind. Dies ist der Fall, wie er in 1 gezeigt ist, in der ein 3,3-V-LVDS-Empfänger 16 und ein 5-V-LVDS-Empfänger 22 denselben Bus 24 in einer LVDS-Anwendung, wie z. B. einem Telekommunikations-Router 10, verwenden. Wie erörtert worden ist, kann die Stromversorgung jedes Empfängers 16 und 22 irgendeine Kombination aus entweder 2,5, 3,3 oder 5 Volt sein, weil die LVDS-Technologiestandards keine spezifische Stromversorgungsspannung erfordern. Der Router 10 empfängt zwei Signale von den Treibern 12 und 18 von zwei (nicht gezeigten) Schaltern. Beide LVDS-Schalter 12 und 18 sind an zwei jeweilige LVDS-Busse 14 und 20 gekoppelt. Am entgegengesetzten Ende jedes LVDS-Busses 14 und 20 ist ein LVDS-Empfänger 16 und 22 an jeden jeweiligen Bus 14 und 20 gekoppelt. Der erste Empfänger 16 besitzt eine 3,3-V-Versorgungsspannung, während der zweite Empfänger 22 eine 5-V-Versorgungsspannung besitzt. Jeder LVDS-Empfänger 16 und 22 ist an einen Bus 24 im Router 10 gekoppelt und erzeugt Strom, um die am Bus 24 angebrachte Last anzusteuern. Für dieses spezielle Beispiel ist die Last ein Mikroprozessor 26. Im Betrieb, wenn ein Empfänger auf dem Bus 24 zugreift, geht der andere in eine Betriebsart mit hoher Impedanz und sperrt sich selbst vom Bus 24. Demgemäß lädt, wenn jeder Empfänger 16 und 22 den Bus 24 verwendet, seine Stromversorgung den Bus 24. Wenn folglich der 5-V-Empfänger 22 den Zugriff auf den Bus 24 gewinnt, steuert sein (nicht gezeigter) Ausgangspuffer den Bus 24 von Masse auf 5 V. Der erste Empfänger 16 mit der 3,3-V-Stromversorgung muss die Einwirkung von 5 Volt während der Betriebsart mit hoher Impedanz ohne die Leitung von Leckströmen, die in die interne Schaltungsanordnung des Empfängers 16 fließen, überstehen können. Zusammengefasst muss der Ausgangspuffer jedes Empfängers am Bus eine Einwirkung einer Spannung überstehen können, die wenigstens gleich der höchsten Versorgungsspannung irgendeines Empfängers am Bus ist, um die Leitung von Leckströmen zu verhindern, die vom Bus zum Empfänger fließen.
Die Konstruktion des Ausgangspuffers eines 3,3-V-LVDS-Empfängers 16 unter Verwendung von 5-Volt-Dickoxidtransistoren ist ein Zugang, um einen Schaden durch die Einwirkung der Versorgungsspannungen mit höherer Leistung zu verhindern. LVDS-Hochgeschwindigkeitsanwendungen, wie z. B. 400-Mbit/s-Anwendungen, verwendenden Herstellungsprozesse, die für Hochgeschwindigkeits-Mischsignal-Konstruktionen geeignet sind. Dennoch besitzt die Implementierung von Dickoxidtransistoren in Herstellungsprozessen, die für digitale Hochgeschwindigkeitsdaten geeignet sind, einen negativen Einfluss auf die Geschwindigkeit des Empfängers. Folglich ist die Implementierung von Dickoxidtransistoren keine annehmbare Lösung.
Wie in 2 veranschaulicht ist, beschreibt Davis im US-Patent Nr.5.455.732 eine Dreizustands-Ausgangspufferschaltung mit einer Schutzschaltung. Davis schafft einen eingebauten Schutz gegen Leistungsschienen-Verfälschung durch die an den Bus angelegten Spannungen, wenn sich der Puffer in seinem Zustand mit hoher Impedanz befindet. Insbesondere verwendet die Schaltung eine Pseudo-Leistungsschiene, die verwendet werden kann, um die Vorspannung am Volumen des Ausgangstransistors einzustellen und auf diese Weise das Auftreten eines Leckpfads zwischen dem Ausgangsknoten und einer Leistungsschiene über den Source-/Volumenübergang des Ausgangstransistors zu verhindern. Der NMOS-Transistor QN80 ist der Ausgangs-Pull-down-Transistor, der durch den Pull-down-Transistor-Treibertransistor QN60 angesteuert wird. Der Transistor QN70 ist die Pull-down-Transistor-Sperreinrichtung. Das Gate des Transistors QP10 ist an den Eingang gekoppelt. Der QN10 ist mit dem QP10 in Reihe geschaltet. Der QN50 ist mit dem QN10 in Reihe geschaltet. Der QP20, der QN20, der QN40, der QP50 und der QN70 sind in dieser Reihenfolge miteinander in Reihe geschaltet. Das Freigabesignal EB wird in die Gates der Transistoren QP50 und QN70 eingespeist; während das Freigabesignal E in die Gates der Transistoren QP20, QP30 und QN50 eingespeist wird. Die Source des QP30 ist an die Schaltung LINK+ gekoppelt. Die Funktion der LINK+ besteht darin, die Leistungsschiene mit hohem Potential freizugeben, um PV_CC Energie zuzufüh ren, die an V_CC zu koppeln ist, aber nur, wenn die Spannung der Leistungsschiene höher als die der Pseudoschiene PV_CC, der Schiene, die an den Knoten, der QP30 und LINK+ gemeinsam ist, gekoppelt ist, ist. Der Pull-up-Transistor QP40, der an den Drain des QP30 gekoppelt ist, ist an die Vergleichsschaltung COMP gekoppelt. Die von dem Knoten, der den Transistoren QP40 und QN80 gemeinsam ist, genommene Ausgangssignalleitung OUT ist an die Vergleichsschaltung COMP gekoppelt.
Diese Konstruktion enthält jedoch Transistoren mit einer niedrigeren Durchsteuer-Schwellenspannung, QN10, QN20 und QN40, die die Komplexität der Konstruktion und folglich die Kosten vergrößern. Außerdem ist während der Betriebsart mit hoher Impedanz, wenn der Ausgangspuffer vom Bus gesperrt ist, die an das Gate des QP40 angelegte Spannung V_CC minus eine Schwellenspannung von etwa 0,4 bis 0,5 Volt. Demgemäß ist ein Leckstrom über diesem Transistor QP40 vorhanden, wenn die Spannung an der Ausgangsleitung OUT größer als V_CC ist. Folglich beseitigt diese Konstruktion den Leckstrom nicht vollständig.
Außerdem ist es erforderlich, dass der QP10 ein Dickoxidtransistor ist, was leider einen negativen Einfluss auf die Geschwindigkeit des Empfängers besitzt, wobei dies folglich keine annehmbare Lösung für Hochgeschwindigkeitsanwendungen, wie z. B. 400-Mbit/s-Anwendungen, ist, für die Herstellungsprozesse verwendet werden, die für Hochgeschwindigkeits-Mischsignal-Konstruktionen geeignet sind.
3 veranschaulicht einen dritten Konstruktionszugang für die Implementierung des Ausgangspuffers in einem LVDS-Empfänger unter Verwendung einer ersten und einer zweiten Schottky-Diode S1 und S2, um die Leitung von Strom in den Ausgangspuffer zu verhindern. Zusätzlich zu den Dioden S1 und S2 enthält der Ausgangspuffer 100 mehrere p-Kanal-Transistoren QP100, QP102 und QP104, einen n-Kanal-Transistor QN100 und eine Stromquelle I₁. Der Transistor QP100 besitzt eine Source, die an eine erste Stromversorgungsschiene V_CC gekoppelt ist, ein Gate, das an einen Eingangsknoten IN gekoppelt ist, einen Drain, der an eine erste Diode S1 gekoppelt ist, und ein Backgate. Die erste Schottky-Diode S1 ist zwischen den Transistor QP100 und die Stromquelle I₁ gekoppelt. Der Transistor QP104 besitzt ein Gate, das an die Stromversorgungsschiene V_CC gekoppelt ist. Der Transistor QP102 besitzt ein Gate, das an die Source des Transistors QP104 und an den gemeinsamen Knoten der Schottky-Diode S1 und der Stromquelle I₁ gekoppelt ist. Die zweite Schottky-Diode S2 ist zwischen die erste Stromversorgungsschiene V_CC und die Backgates der Transistoren QP100, QP102 und QP104 gekoppelt, um den Ausgang anzusteuern. Der Ausgangsknoten OUT und die Drains der Transistoren QP102 und QP104 sind mit dem Drain des Transistors QN100 verbunden. Der Transistor QN100 besitzt ein Gate, das an den Eingangsknoten IN gekoppelt ist, und ein Backgate und eine Source, die an die zweite Stromversorgungsschiene GND gekoppelt sind.
Im Betrieb, wenn eine Spannung, die an einen an den Ausgangsknoten OUT gekoppelten Bus angelegt ist, größer als die Stromversorgungs-Referenzspannung V_CC ist, steuert der p-Kanal-Transistor QP104 durch. Demgemäß sperrt der p-Kanal-Transistor QP102, was verhindert, dass ein Strom in die erste Stromversorgungsschiene V_CC fließt. Um zu verhindern, dass die parasitären Backgate-Dioden der Transistoren QP100, QP102 und QP104 Strom durch die erste Stromversorgungsschiene V_CC leiten, wird eine Schottky-Diode S2 verwendet, um diesen Pfad vom Ausgangsknoten OUT zur ersten Stromversorgungsschiene V_CC zu blockieren. Außerdem blockiert die Schottky-Diode S1, dass die Spannung den Transistor QP100 und den Rest der Schaltungsanordnung innerhalb des Empfängers beschädigt. Die Diode S1 verhindert außerdem die Leitung von Strom in die Stromversorgungsschiene V_CC. Leider enthalten viele Herstellungsprozesse für die LVDS keine Implementierung der Schottky-Dioden-Konstruktion; folglich ist dieser Zugang nicht durchführbar. Die Herstellungsprozesse, die die Implementierung von Schottky-Dioden enthalten, leiden an einer Vergrößerung der Kosten, einer Zunahme der Chip-Fläche und einer Vergrößerung der Prozesskomplexität.
Lentini u. a. beschreiben im US-Patent Nr. 5.852.382 eine Dreizustands-CMOS-Ausgangspufferschaltung mit einer Schutzschaltung. 4 veranschaulicht den Ausgangspuffer 150, der die Volumenelektrode des Pull-up-Transistors an eine Leitung koppelt, deren Spannung immer die höchste zwischen der Versorgungsspannung der integrierten Schaltung und der Schaltung des externen Busses ist. Der Puffer 150 enthält einen Inverter 7, ein NOR-Gatter 5, ein NAND-Gatter 3, eine Hilfsschaltung 9, einen Pull-up-Transistor M15 und einen Pull-down-Transistor M16. Der Pull-up-Transistor M15 besitzt eine Volumenelektrode, die mit einer schaltbaren Volumenleitung 2 verbunden ist. Die Hilfsschaltung 9 hält die schaltbare Volumenleitung 2 solange mit der Versorgungsspannung V_DD verbunden, wie die Spannung des Ausgangsknotens O nicht höher als die Versorgungsspannung V_DD ist. Das NAND-Gatter 3 enthält eine Schaltungsanordnung, um die Spannung des Ausgangsknotens zur schaltbaren Volumenleitung zu übertragen, wenn die Spannung des Ausgangsknotens die Versorgungsspannung übersteigt. Diese Konstruktion begünstigt jedoch einen signifikanten Schaden an der integrierten Schaltung, wenn eine Spannung, die höher als 5 Volt ist, an den externen Bus angelegt wird. In der Betriebsart mit hoher Impedanz ist das Freigabe/Sperr-Signal E niedrig. Weil das Freigabesignal an das Gate des Transistors M11 gekoppelt ist, sind null Volt an das Gate angelegt. Falls hypothetisch eine Spannung, die höher als 5 Volt ist, an den externen Bus angelegt ist, wenn sich der Ausgangspuffer 150 in der Betriebsart mit hoher Impedanz befindet, wird die gleiche Spannung an die Source des M11 angelegt. Folglich erfährt der Transistor M11 eine Gate-Source-Spannung, die größer als 5 Volt ist. Insbesondere in einem Prozess, in dem die Gate-Spannung 5 Volt nicht übersteigen kann, wird M11 belastet und beschädigt. Selbst wenn diese Konstruktion den Leckstrom eliminiert, schützt sie die interne Schaltungsanordnung nicht vor der Einwirkung einer höheren Spannung, wobei sich folglich eine Beschädigung ergeben kann.
Schließlich gibt es vorhandene Konstruktionen, die 3-V-Transistoren und -Schaltungstechniken verwenden, um einen Schaden an der internen Schaltungsanordnung zu verhindern und um die Leitung von Leckströmen zu verhindern. Diese Techniken sind jedoch entweder zu langsam für LVDS-Anwendungen oder verwenden Komponenten, die in den meisten LVDS-Herstellungsprozessen infolge der zu dem Prozess hinzugefügten Kosten und der zu dem Prozess hinzugefügten Komplexität nicht verfügbar sind. Folglich gibt es einen Bedarf an einer Ausgangspufferkonstruktion eines LVDS-Empfängers, die die Beschädigung der internen Schaltungsanordnung des Empfängers verhindert, wenn er Busspannungen ausgesetzt ist, die höher als die Stromversorgungsspannung des Ausgangspuffers sind.
Die Erfindung schafft eine Dreizustands-CMOS-Pufferschaltung, mit:
einer Ausgangsstufe, die einen PMOS-Pull-up-Transistor enthält, der zwischen den Spannungsversorgungsanschlüssen der Pufferschaltung mit einem NMOS-Pull-down-Transistor in Reihe geschaltet ist,
einem Ausgangs-Port, der mit der Verbindung zwischen dem PMOS-Pull-up-Transistor und dem NMOS-Pull-down-Transistor verbunden ist,
einer Steuereingangsstufe, die so angeschlossen ist, dass sie Freigabesignale und Datensignale empfängt und die Ausgangsstufe in Übereinstimmung mit den Freigabe- und Datensignalen ansteuert, wobei zwischen den PMOS-Pull-up-Transistor und den Ausgangs-Port der Steuereingangsstufe eine Durchlassschaltung in Reihe geschaltet ist, um den PMOS-Pull-up-Transistor anzusteuern,
einer weiteren Treiberschaltung, die zwischen den PMOS-Pull-up-Transistor und den Ausgangs-Port der Steuereingangsstufe geschaltet ist, um den PMOS-Pull-up-Transistor anzusteuern,
einer Vorspannungsschaltung, die so angeschlossen ist, dass sie das Freigabesignal empfängt, und an jenen der Spannungsversorgungsanschlüsse, der stärker positiv ist, angeschlossen ist und eine Vorspannung erzeugen kann, die entweder gleich dem Freigabesignal oder der positiven Versorgungsspannung ist, je nachdem, welche von beiden größer ist, wobei die Vorspannungsschaltung so angeschlossen ist, dass sie die Vorspannung an das Substrat des PMOS-Pull-up-Transistors anlegt, und
einem Schalt-Schaltungskreis, der mit dem Ausgangs-Port der Pufferschaltung verbunden und so angeschlossen ist, dass er von der Vorspannungsschaltung die Vorspannung empfängt, und den am Ausgangs-Port der Pufferschaltung anliegenden Spannungspegel verwenden kann, um die Vorspannung, die an das Substrat des PMOS-Pull-up-Transistors angelegt wird, zu erhöhen, wenn die Pufferschaltung in ihrem gesperrten Zustand ist und der an ihrem Ausgangs-Port anliegende Spannungspegel die Vorspannung von der Vorspannungsschaltung übersteigt,
wobei der Schalt-Schaltungskreis mit der zusätzlichen Treiberschaltung so verbunden ist, dass er die zusätzliche Treiberschaltung dazu veranlasst, die an den PMOS-Pull-up-Transistor angelegte Sperrspannung zu erhöhen, wenn die Pufferschaltung gesperrt ist und der an ihrem Ausgangs-Port anliegende Spannungspegel die Vorspannung von der Vorspannungsschaltung übersteigt.
In der folgenden Beschreibung wird das Substrat des MOS-Transistors als das Backgate bezeichnet.
Ein Dreizustands-CMOS-Ausgangspuffer eines LVDS-Empfängers besitzt die Fähigkeit, eine Spannungsbeschädigung der internen Schaltungsanordnung des Empfängers und einen Leckstrom auf Grund einer Einwirkung einer Spannung, die höher als die Versorgungsspannung des LVDS-Empfängers ist, an einem gemeinsamen Bus zu verhindern. Der Ausgangspuffer enthält eine Endausgangsstufe, eine Halb-Durchgangsschaltung, eine Steuerschaltung, einen Inverter, eine Klemmschaltung und einen Schalt-Schaltungskreis. Die Endausgangsstufe enthält einen ersten Pull-up-Transistor, einen Klemmtransistor und einen Pull-down-Transistor, die zwischen einer Spannungsversorgung und Masse in Reihe geschaltet sind. Der Knoten, der dem ersten Pull-up-Transistor und dem Klemmtransistor gemeinsam ist, bildet einen Ausgangsknoten. Die Halb-Durch-lassschaltung ist mit der Endverstärkerstufe gekoppelt, wobei die Halb-Durchlassschaltung eine Ausbreitung der Ausgangsspannung, die den Ausgangspuffer beschädigen würde, blockiert, wenn die an den Ausgangsknoten angelegte Ausgangsspannung die Versorgungsspannung übersteigt.
Die Steuereingangsschaltung ist mit der Halb-Durchlassschaltung gekoppelt. Die Steuerschaltung wird mit einem Eingangsdatensignal, einem Freigabe/Sperr-Signal und einem komplementären Freigabe/Sperr-Signal versorgt, um die Endausgangsstufe zu aktivieren und zu deaktivieren. Der Inverter ist mit der Steuerschaltung gekoppelt. Die Klemmschaltung ist mit dem Inverter und der Endausgangsstufe gekoppelt, um den Pull-up-Transistor vollständig zu sperren, wenn der Ausgangspuffer freigegeben ist und das Eingangssignal hoch ist und wenn der Ausgangspuffer gesperrt ist.
Der Schalt-Schaltungskreis ist mit der Durchlassschaltung, der Klemmschaltung und dem Pull-up-Transistor gekoppelt, so dass der Schalt-Schaltungskreis dann, wenn der Ausgangspuffer gesperrt ist, die Klemmschaltung sperrt, bevor die Halb-Durchlassschaltung und der Pull-up-Transistor gesperrt werden, um den Ausgangspuffer und die Stromversorgungsschiene vor Spannungen zu schützen, die an einem Ausgangsknoten des Puffers anliegen, wenn die Spannung die Versorgungsspannung übersteigt. Die Backgate-Vorspannungsschaltung ist mit dem Backgate des Pull-up-Transistors, der Klemmschaltung und dem Schalt-Schaltungskreis gekoppelt. Die Backgate-Vorspannungsschaltung liefert die Versorgungsspannung, solange der Ausgangsknoten nicht höher als eine Versorgungsspannung ist. Die Backgate-Vorspannungsschaltung liefert die Ausgangsspannung an die Backgates der gekoppelten Transistoren, wenn der Ausgangsknoten höher als die Versorgungsspannung ist.
Ein ähnlicher Zugang ist in US 5451889 offenbart.
Ein technischer Vorteil der vorliegenden Erfindung ist, dass sie die Beschädigung auf Grund der an einen Bus gelieferten Spannungen verhindert, die höher als seine Versorgungsspannung sind. Dies vergrößert die Zuverlässigkeit und die Flexibilität des LVDS-Empfängers in LVDS-Anwendungen. Es macht den LVDS-Empfänger außerdem mit den Anforderungen moderner Anwendungen kompatibel.
Für ein vollständigeres Verständnis der vorliegenden Erfindung und ihrer Vorteile wird nun auf die folgende Beschreibung zusammengenommen mit der beigefügten Zeichnung Bezug genommen, in der gleiche Bezugszeichen gleiche Merkmale angeben und worin:
1 eine graphische Darstellung einer Router-Konfiguration unter Verwendung von LVDS-Empfängern ist;
2 ein Schema eines bekannten Ausgangspuffers mit einer Schutzschaltung ist;
3 ein Schema eines weiteren bekannten Ausgangspuffers für einen LVDS-Empfänger unter Verwendung von Schottky-Dioden ist;
4 ein weiteres Schema eines bekannten Ausgangspuffers mit einer Schutzschaltung ist;
5 ein Teilschema der Logikgatter und eines Blockschaltplans eines Ausgangspuffers für einen LVDS-Empfänger gemäß der vorliegenden Erfindung ist; und
6 ein ausführlicheres Schema nach 5 ist.
Herkömmliche Dreizustands-CMOS-Ausgangspufferschaltungen enthalten eine CMOS-Endtreiberstufe, die wiederum einen p-Kanal-MOSFET (p-Kanal-Pull-up) und einen n-Kanal-MOSFET (n-Kanal-Pull-down) enthält, die inzwischen eine Spannungsversorgungsleitung VCC und eine gemeinsame Masse (GND) in Reihe geschaltet sind. Die Schaltungen enthalten ferner eine Steuerschaltungsanordnung für die Aktivierung der CMOS-Endtreiberstufe; eine derartige Steuerschaltungsanordnung mischt das Eingangsdatensignal mit einem Freigabe/Sperr-Signal für die Aktivierung der Dreizustands-Betriebsart (oder der Betriebsart mit hoher Impedanz), in der beide MOSFETs der Endstufe gesperrt sind. In ihrer einfachsten Form enthält die Steuerschaltungsanordnung ein NAND-Gatter, an dessen Eingänge das Eingangsdatensignal und das Freigabe/Sperr-Signal angelegt sind und dessen Ausgang das Gate des p-Kanal-Pull-up ansteuert, und ein NOR-Gatter, an dessen Eingänge das Eingangsdatensignal und das komplementäre Freigabe/Sperr-Signal angelegt sind und dessen Ausgang das Gate des n-Kanal-Pull-down ansteuert.
5 veranschaulicht eine Ausführungsform eines Ausgangspuffers 200 gemäß der vorliegenden Erfindung. Der Dreizustands-Ausgangspuffer 200 enthält eine Steuerschaltung 222, eine Backgate-Vorspannungsschaltung 206, eine Halb-Durchlassschaltung 224, einen Schalt-Schaltungskreis 226, einen Pull-up-Transistor QP200, einen Klemmtransistor QN202, einen Pull-down-Transistor QN204, einen Inverter 208 und eine Pull-up-Transistorschaltung 210. Der Pull-up-Transistor QP200, der Klemmtransistor QN202 und der Pull-down-Transistor QN204 bilden die Endausgangsstufe des Ausgangspuffers 200. Die Steuerschaltung 222 enthält ein NAND-Gatter 202 und ein NOR-Gatter 204. Die Halb-Durchlassschaltung 224 enthält einen Transistor QN200. Der Schalt-Schaltungskreis 226 enthält einen Schalter 212 und einen Schalttransistor QP202. Zwischen eine Versorgungsspannung V_CC und eine gemeinsame Masse GND liegen der Pull-up-Transistor QP200, der Klemmtransistor QN202 bzw. der Pull-down-Transistor QN204 in Reihe geschaltet. Der Knoten 214, der dem Pull-up-Transistor QP200 und dem Klemmtransistor QN202 gemeinsam ist, bildet einen Ausgangsdatensignalknoten OUT.
Das NAND-Gatter 202 enthält die Eingänge des Eingangsdatensignals V_IN und des Freigabe/Sperr-Signals EN. Das NOR-Gatter 204 enthält die Eingänge des Eingangsdatensignals V_IN und des komplementären Freigabe/Sperr-Signals EN*. Der Ausgangsknoten des NAND-Gatters 202 ist an den Drain des Halb-Durchlasstransistors QN200 gekoppelt, während der Ausgangsknoten des NOR-Gatters 204 an das Gate des Pull-down-Transistors QN204 gekoppelt ist. Die Backgate-Vorspannungsschaltung 206 enthält die Eingänge von beiden Freigabe/Sperr-Signalen EN und EN*. Der Ausgang der Backgate-Vorspannungsschaltung 206 stellt die Backgate-Vorspannung für mehrere Transistoren im Ausgangspuffer 200 bereit, wie weiter erklärt wird. Der Transistor QN200 enthält ein Gate, das an die erste Stromversorgungsschiene V_CC gekoppelt ist, ein Backgate, das an die zweite Stromversorgungsschiene GND gekoppelt ist, und eine Source. Ein Schalttransistor QP202 enthält eine Source, die an die Source des QN200 gekoppelt ist, ein Gate, das an die erste Stromversorgungsschiene V_CC gekoppelt ist, einen Drain, der an einen Knoten 214 gekoppelt ist, und ein Backgate, das an den Ausgang der Backgate-Vorspannung 206 gekoppelt ist. Der Knoten 214 ist an einen Ausgangsknoten OUT gekoppelt. Der Pull-up-Transistor QP200 enthält ein Gate, das an die Source des Transistors QN200 gekoppelt ist, eine Source, die an die erste Stromversorgungsschiene V_CC gekoppelt ist, einen Drain, der an den Knoten 214 gekoppelt ist, und ein Backgate, das an den Ausgang der Backgate-Vorspannungsschaltung 206 gekoppelt ist. Der Klemmtransistor QN202 enthält ein Gate, das an die erste Stromversorgung V_CC gekoppelt ist, ein Backgate, das an die zweite Stromversorgungsschiene GND gekoppelt ist, einen Drain, der an den Knoten 214 gekoppelt ist, und eine Source. Der Pull-down-Transistor QN204 enthält einen Drain, der an die Source des Transistors QN202 gekoppelt ist, und ein Backgate und eine Source, die direkt gekoppelt sind und die an die zweite Stromversorgungsschiene GND gekoppelt sind. Eine Pull-up-Transistorschaltung 210 umfasst die Transistoren QP212 und QP204. Der Transistor QP204 enthält ein Backgate, das mit dem Ausgang der Backgate-Vorspannungsschaltung 206 verbunden ist, einen Drain, der an das Gate des Transistors QP200 gekoppelt ist, eine Source und ein Gate. Der Transistor QP212 enthält einen Drain, der an die Source des Transistors QP204 gekoppelt ist, ein Backgate, das an den Ausgang der Backgate-Vorspannungsschaltung 206 gekoppelt ist, eine Source, die an die erste Stromversorgungsschiene V_CC gekoppelt ist, und ein Gate. Der Inverter 208 ist zwischen das Gate des QP212 und den Ausgang des NAND-Gatters 202 gekoppelt. Der Schalt-Schaltungskreis 212 empfängt Eingaben vom Gate des QP204 und dem Ausgang der Backgate-Vorspannungsschaltung 206 und erzeugt eine Ausgabe am Knoten 214.
6 veranschaulicht die Konstruktion des in 5 dargestellten Puffers 200 ausführlicher. Spezifisch enthält das NAND-Gatter 202 die p-Kanal-Transistoren QP224 und QP226 und die n-Kanal-Transistoren QN218 und QN220. Das NAND-Gatter 202 legt die Stromversorgungs-Referenzspannung Vcc während der Betriebsart mit hoher Impedanz an das Gate des QN200 an. Die Transistoren QP224 und QP226 besitzen direkt gekoppelte Sources und Backgates, die an die Stromversorgungsschiene V_CC gekoppelt sind. Die Transistoren QP224 und QP226 enthalten außerdem direkt gekoppelte Drains, die an den Knoten 220 gekoppelt sind. Der Knoten 220 ist sowohl an den Drain des Transistors QN218 als auch an den Drain des Transistors QN200 gekoppelt. Der Transistor QN218 enthält eine Source und ein Backgate, das an die zweite Stromversorgungsschiene GND gekoppelt ist. Der Transistor QN220 enthält einen Drain, der an die Source des Transistors QN218 gekoppelt ist, ein Gate, das an das Gate des QP226 gekoppelt ist, und ein Backgate und eine Source, die direkt gekoppelt sind und die an die zweite Stromversorgungsschiene GND gekoppelt sind. Das Eingangsdatensignal V_IN ist mit den Gates der Transistoren QP224 und QN218 verbunden.
Das NOR-Gatter 204 enthält die p-Kanal-Transistoren QP220 und QP222 und die n-Kanal-Transistoren QN214 und QN216. Das NOR-Gatter 204 wird verwendet, um das Gate des Pull-Down-Transistors QN204 während der Betriebsart mit hoher Impedanz an Masse zu legen. Der Transistor QP220 besitzt einen Drain, ein Gate sowie ein Backgate und eine Source, die direkt gekoppelt sind und die an die erste Stromversorgungsschiene V_CC gekoppelt sind. Der Transistor QP222 besitzt eine Source, die an den Drain des Transistors QP220 gekoppelt ist, und ein Backgate, das an die erste Stromversorgungsschiene V_CC gekoppelt ist. Die Transistoren QN214 und QN216 enthalten direkt gekoppelte Drains, die mit der Source des Transistors QP222 verbunden sind, um den Ausgangsknoten 218 des NOR-Gatters 204 zu bilden. Die Transistoren QN214 und QN216 enthalten außerdem direkt gekoppelte Backgates und Sources, die mit der zweiten Stromversorgungsschiene GND verbunden sind. Das Eingangsdatensignal V_IN ist mit den Gates der Transistoren QN214 und QP222 verbunden.
Die Backgate-Vorspannungsschaltung 206 enthält die Transistoren QN212, QP216 und QP218. Der Transistor QN212 enthält einen Drain, der an das komplementäre Freigabe/Sperr-Signal EN* gekoppelt ist, ein Backgate, das an eine zweite Stromversorgungsschiene GND gekoppelt ist, ein Gate, das an die erste Stromversorgungsschiene V_CC gekoppelt ist, und eine Source, die an das Gate des Transistors QP216 und an die Source des Transistors QP218 gekoppelt ist. Der Transistor QP216 besitzt eine Source, die an die erste Stromversorgungsschiene V_CC gekoppelt ist, und ein Backgate und einen Drain, die direkt gekoppelt sind und die an den Backgate-Referenzknoten 216 gekoppelt sind. Der Transistor QP218 besitzt ein Backgate und einen Drain, die direkt gekoppelt sind und die ebenso mit dem Backgate-Referenzknoten 216 verbunden sind. Das Gate des Transistors QP218 ist mit dem Freigabe/Sperr-Signal EN verbunden, dem komplementären Freigabe/Sperr-Signal EN*, um spezifische Abschnitte der Schaltung freizugeben, damit sie bezüglich des Eingangsdatensignals V_IN arbeiten. Das Freigabe/Sperr-Signal EN ist an die Gates der Transistoren QP226 und QN220 gekoppelt; während das komplementäre Freigabe/Sperr-Signal EN* an die Gates der Transistoren QN216 und QP220 gekoppelt ist.
Der Inverter 208, der die Transistoren QP214 und QN206 umfasst, dient als ein Puffer, um zu verhindern, dass sich die Spannung zurück zum NAND-Gatter 202 ausbreitet. Der Transistor QP214 besitzt ein Backgate und eine Source, die direkt gekoppelt sind und die an die erste Stromversorgungsschiene V_CC gekoppelt sind. Der Transistor QP214 enthält ein Gate, das an den Knoten 220 gekoppelt ist, und einen Drain, der an das Gate des Transistors QP212 gekoppelt ist. Der Transistor QN206 enthält einen Drain, der an den Drain des Transistors QP214 gekoppelt ist, ein Gate, das an den Knoten 220 gekoppelt ist, und ein Backgate und einen Drain, die direkt gekoppelt sind und die an die zweite Stromversorgungsschiene GND gekoppelt sind.
Der Schalt-Schaltungskreis 226 enthält die p-Kanal-Transistoren QP206, QP208, QP210 und die n-Kanal-Transistoren QN208 und QN210. Der Transistor QN208 enthält einen Drain, der an das Gate des Transistors QP204 gekoppelt ist, ein Gate, das an die erste Stromversorgungsschiene V_CC gekoppelt ist, und ein Backgate und eine Source, die direkt gekoppelt sind und die an die zweite Stromversorgungsschiene GND gekoppelt sind. Der Transistor QP206 enthält ein Gate, eine Source, die an den Drain des Transistors QN208 gekoppelt ist, einen Drain, der an den Ausgangsknoten OUT gekoppelt ist, und ein Backgate, das an den Backgate-Referenzknoten 216 gekoppelt ist. Der Transistor QP208 enthält ein Backgate und eine Source, die direkt gekoppelt sind und die an die erste Stromversorgungsschiene V_CC gekoppelt sind, ein Gate und einen Drain. Der Transistor QP210 enthält eine Source, die an den Drain des Transistors QP208 gekoppelt ist, einen Drain und ein Gate, die direkt gekoppelt sind und die an das Gate des Transistors QP208 gekoppelt sind, und ein Backgate, das an die erste Stromversorgungsschiene V_CC gekoppelt ist. Der Transistor QN210 enthält ein Gate, das mit der ersten Stromversorgungsschiene V_CC verbunden ist, einen Drain, der an den Drain des QP210 gekoppelt ist, und ein Backgate und eine Source, die direkt gekoppelt sind und die an die zweite Stromversorgungsschiene GND gekoppelt sind.
Während des Betriebs, wenn der Ausgangspuffer 200 freigegeben ist, ist das Freigabe/Sperr-Signal EN hoch ("1"), während sein komplementäres Signal EN* tief ("0") ist. In diesem Zustand sind der Ausgangsknoten 220 des NAND-Gatters 202 und der Ausgangsknoten 218 des NOR-Gatters 204 bezüglich des Logikzustands des Eingangsdatensignals V_IN hoch oder tief. Wenn insbesondere das Eingangssignal V_IN = "0" ist, wird durch dieses an die Transistoren QP224 und QN218 angelegte Eingangssignal V_IN der Transistor QP224 durchgesteuert und der Transistor QN218 gesperrt. Der Transistor QP224 zieht den Knoten 220 auf die Stromversorgungs-Referenzspannung V_CC oder auf den Hochpegel. Durch das hohe Freigabe/Sperr-Signal EN, das an die Gates der Transistoren QP226 und QN220 angelegt ist, wird der Transistor QP226 gesperrt und der Transistor QN220 durchgesteuert. Durch das an die Transistoren QP222 und QN214 angelegte Eingangssignal V_IN wird der Transistor QP222 durchgesteuert und der Transistor QN214 gesperrt. Durch das komplementäre Freigabe/Sperr-Signal EN*, das an die Gates der Transistoren QP220 und QN216 angelegt ist, wird der Transistor QP220 durchgesteuert und der Transistor QN216 gesperrt. Die Transistoren QP220 und QP222 steuern den Knoten 218 auf den Hochpegel. Folglich ist der Ausgangsknoten 218 des NOR-Gatters 204 "1", wobei der Ausgangsknoten 220 des NAND-Gatters 202 "1" ist.
Weil sich der Knoten 220 auf dem Hochpegel befindet, wenn er an den n-Kanal-Feldeffekttransistor QN200 angelegt ist, sperrt der Transistor QN200. Der Knoten 220 legt einen Hochpegel an die Gates der Transistoren QP214 und QN206 an. Im Ergebnis sperrt der Transistor QP214 und steuert der Transistor QN206 durch. Der Transistor QN206 zieht das Gate des Transistors QP212 auf Masse, was den Transistor QP212 durchsteuert. Der Transistor QP212 steuert die Source des Transistors QP204 auf den Hochpegel, während der Transistor QN208 des Schalt-Schaltungskreises 226 eine Masse an das Gate des Transistors QP204 anlegt. Folglich steuert der Transistor QP204 durch. Der Transistor QP204 steuert das Gate des Transistors QP200 auf den Hochpegel, was diesen Transistor sperrt. Außerdem steuert der Transistor QP204 die Source des Transistors QP202 auf den Hochpegel, was diesen Transistor sperrt.
Das hohe ("1") Signal vom Knoten 218 des NOR-Gatters 204, das an das Gate des Transistors QN202 gekoppelt ist, steuert den Transistor QN204 durch. Im Ergebnis zieht der Transistor QN204 die Source des Transistors QN202 auf Masse, wobei der Transistor QN202 durchsteuert. Folglich wird der Ausgang OUT auf Masse gezogen.
Die Transistoren QP208, QP210, QN208 und QN210 sind während der Freigabe des Ausgangspuffers 200 immer durchgesteuert. Sie liefern eine Spannungsreferenz für den Schalter 226. Im Ergebnis ist die an das Gate des Transistors QP206 angelegte Spannung hoch, was diesen Transistor sperrt.
Bei einer Anstrengung, den Leckstrom vom Ausgang der Stromversorgungsreferenz V_CC zu verhindern, liefern die Transistoren QN212, QP216 und QP218 der Backgate-Vorspannungsschaltung 206 eine Backgate-Referenzspannung durch den Backgate-Referenzknoten 216. Während der Freigabe-Betriebsart sind die Transistoren QN212 und QP216 durchgesteuert. Der Transistor QP218 ist gesperrt. Folglich wird während der Freigabe-Betriebsart der Backgate-Referenzknoten 216 durch den Transistor QP216 auf den Hochpegel gesteuert. Der Backgate-Referenzknoten 216 ist mit den Backgates der Transistoren QP202, QP212, QP206 verbunden und steuert diese Backgates auf die Stromversorgungsspannung V_CC.
Umgekehrt ist, wenn der Ausgangspuffer 200 freigegeben ist und die Spannung am Eingangsdatensignal V_IN eine "1" ist, der Ausgangsknoten 218 des NOR-Gatters 204 "0", wobei der Ausgangsknoten 220 des NAND-Gatters 202 "0" ist. Wenn spezifisch das Eingangssignal V_IN = "1" ist, wird durch dieses an die Transistoren QP224 und QN218 angelegte Eingangssignal V_IN der Transistor QP224 gesperrt und der Transistor QN218 durchgesteuert. Durch das hohe Freigabe/Sperr-Signal EN, das an die Gates der Transistoren QP226 und QN220 angelegt ist, wird der Transistor QP226 gesperrt und der Transistor QN220 durchgesteuert. Folglich ziehen die Transistoren QN220 und QN218 den Knoten 220 auf Masse. Durch das an die Transistoren QP222 und QN214 angelegte Eingangssignal V_IN wird der Transistor QP222 gesperrt und der Transistor QN214 durchgesteuert. Durch das an die Gates der Transistoren QP220 und QN216 angelegte komplementäre Freigabe/Sperr-Signal EN* wird der Transistor QP220 durchgesteuert und der Transistor QN216 gesperrt. Folglich zieht der Transistor QP220 den Knoten 218 auf Masse. Der Tiefpegel am Knoten 218, der an den Transistor QN204 angelegt ist, sperrt den Transistor QN204. Der Transistor QN202 sperrt. Der Tiefpegel des Knotens 220 steuert den Transistor QN200 durch. Der Transistor QN200 legt einen Tiefpegel an das Gate des Transistors QP200 und an die Source des Transistors QP202 an. Der Transistor QP202 verbleibt gesperrt, während der Transistor QP200 durchsteuert, was den Ausgangsknoten OUT auf einen Hochpegel steuert.
Der Knoten 220 legt einen Tiefpegel an die Gates der Transistoren QP214 und QN206 an. Im Ergebnis steuert der Transistor QP214 durch und sperrt QN206. Der Transistor QP214 zieht das Gate des Transistors QP212 auf die Stromversorgungs-Referenzspannung V_CC, was den Transistor QP212 sperrt. Im Ergebnis sperrt der Transistor QP204.
Wie oben dargelegt worden ist, sind die Transistoren QP208, QP210, QN208 und QN210 während der Freigabe des Puffers 200 immer durchgesteuert. Sie liefern eine Spannungsreferenz für den Schalter 226. Im Ergebnis ist die an das Gate des Transistors QP206 angelegte Spannung hoch, was diesen Transistor gesperrt hält.
Nun wird angenommen, dass die Ausgangspufferschaltung gesperrt ist, d. h., sich in der Betriebsart mit hoher Impedanz befindet, wobei EN = "0", EN* = "1" gilt. Vorausgesetzt, dass die Spannung am Ausgangsknoten OUT kleiner als die Stromversorgungsspannung VCC plus die Schwellenspannung minus 300 mV ist, wird durch das an die Transistoren QP226 und QN220 angelegte Freigabe/Sperr-Signal EN der Transistor QP226 durchgesteuert und der Transistor QN220 gesperrt. Der Transistor QP226 steuert den Knoten 220 auf einen Hochpegel. Folglich ist während der Betriebsart mit hoher Impedanz der Ausgangsknoten 220 des NAND-Gatters 202 unabhängig vom Eingangssignal V_IN immer eine "1". Ebenso wird durch das an die Transistoren QP220 und QN216 angelegte komplementäre Freigabe/Sperr-Signal EN* der Transistor QP220 gesperrt und der Transistor QN216 durchgesteuert. Der Transistor QN216 zieht den Knoten 218 auf Masse. Während der Betriebsart mit hoher Impedanz verbleibt der Knoten 218 unabhängig vom Eingangssignal V_IN auf Masse.
Weil sich der Knoten 220 auf einem Hochpegel befindet, ist der Transistor QN200 gesperrt. Der Knoten 220 legt einen Hochpegel an die Gates der Transistoren QP214 und QN206 an. Im Ergebnis wird der Transistor QP214 gesperrt und steuert der Transistor QN206 durch. Der Transistor QN206 zieht das Gate des Transistors QP212 auf Masse, was den Transistor QP212 durchsteuert. Der Transistor QP212 steuert die Source des Transistors QP204 auf einen Hochpegel, während der Transistor QN208 des Schalt-Schaltungskreises 226 eine Masse an das Gate des Transistors QP204 anlegt. Folglich steuert der Transistor QP204 durch. Der Transistor QP204 steuert das Gate des Transistors QP200 auf einen Hochpegel, was diesen Transistor sperrt. Außerdem steuert der Transistor QP204 die Source des Transistors QP202 auf einen Hochpegel, was diesen Transistor sperrt.
Der Knoten 218 legt "0" an das Gate des Pull-down-Transistors QN204, was diesen Transistor sperrt. Im Ergebnis dessen, dass der Transistor QN204 sperrt, sperrt der Transistor QN202. Folglich sind die Endstufe des Ausgangspuffers 200, der Pull-up-Transistor QP200, der Klemmtransistor QN202 und der Pulldown-Transistor QN204 gesperrt. Der Ausgangsknoten OUT des Ausgangspuffers 30 befindet sich in einem Zustand mit hoher Impedanz.
Weil das Freigabe/Sperr-Signal EN an das Gate des Transistors QP218 angelegt ist, steuert der Transistor QP218 durch. Vorausgesetzt, dass die Spannung des Ausgangsknotens OUT zwischen der Stromversorgungsspannung V_CC und der Stromversorgungsspannung V_CC plus die Schwellenspannung minus 300 mV liegt, wird eine Spannung, die höher als die Stromversorgungsspannung V_CC ist, an den Drain und das Backgate des Transistors QP216 angelegt, was diesen Transistor sperrt. Das komplementäre Freigabe/Sperr-Signal EN* wird an den Drain des Transistors QN212 angelegt, wobei im Ergebnis der Transistor QN212 ein wenig durchsteuert, wobei er eine Source-Spannung besitzt, die um eine Schwellenspannung unter der Stromversorgungsspannung V_CC liegt. Folglich verbleibt der Backgate-Referenzknoten 216 auf der Stromversorgungsspannung V_CC. Der Backgate-Referenzknoten 216 ist mit den Backgates der Transistoren QP202, QP212, QP206 verbunden.
Vorausgesetzt, dass die an den Ausgangsknoten OUT angelegte Spannung um eine Schwellenspannung V_t über die Spannung V_CC der Stromversorgungsschiene minus 300 mV ansteigt, steuert der Transistor QP206 durch, weil die durch die Transistoren QP208, QP210, QN208 und QN210 gelieferte Referenzspannung immer um eine Schwellenspannung V_t unter V_CC liegt (etwa 300 mV für 3-V-Transistorprozesse). Im Ergebnis sperrt der Transistor QP204, was den Pull-up-Transistor QP200 während der Betriebsart mit hoher Impedanz gesperrt hält.
Weil das Freigabe/Sperr-Signal EN an das Gate des Transistors QP218 angelegt wird, steuert der Transistor QP218 durch. Vorausgesetzt, dass die Spannung des Ausgangsknotens OUT die Stromversorgungsspannung V_CC plus die Schwellenspannung minus 300 mV ist, wird eine Spannung, die höher als die Stromversorgungsspannung V_CC ist, an den Drain und das Backgate des QP216 angelegt, was diesen Transistor gesperrt hält. Das komplementäre Freigabe/Sperr-Signal EN* wird an das Gate des Transistors QN212 angelegt, wobei im Ergebnis der Transistor QN212 ein wenig durchsteuert, wobei er eine Source-Spannung besitzt, die um eine Schwellenspannung unter der Stromversorgungsspannung V_CC liegt. Folglich verbleibt der Backgate-Referenzknoten 216 auf der Stromversorgungsspannung V_CC. Der Backgate-Referenzknoten 216 ist mit den Backgates der Transistoren QP202, QP212, QP206 verbunden.
Unter der Voraussetzung, dass sich eine weitere Ausgangspufferschaltung an dem Bus befindet, der an den Ausgangsknoten OUT gekoppelt ist, der eine Ausgangsspannung liefert, die um eine Schwellenspannung höher als Vcc ist, wird die Ausgangsspannung an den Drain des QP202 angelegt. Die parasitäre Diode des QP202 leitet die Ausgangsspannung über ihren Drain zu ihrem Backgate, das an den Backgate-Referenzknoten 216 gekoppelt ist. Im Ergebnis erscheint die Spannung am Ausgangsknoten OUT am Backgate-Referenzknoten 216. Der Backgate-Referenzknoten legt diese Spannung in den Drain und das Backgate des Transistors QP218 an, der durchgesteuert ist. Der QP218 zieht die Spannung der Source des Transistors QN212 hoch zur Spannung am Ausgangsknoten. Der Transistor QN212 sperrt. Effektiv klemmt der Transistor QN212 die Ausgangsspannung vom Eintreten in den Rest der integrierten Schaltung, die an den Ausgangspuffer 200 gekoppelt ist, ab.
Als Zusammenfassung der Funktion der Backgate-Vorspannungsschaltung 206 liefern die Transistoren QN212 und QP218, wenn die Ausgangsspannung kleiner als die Stromversorgungsspannung Vcc plus die Schwellenspannung ist, eine Spannung, die zu jener äquivalent ist, die an das komplementäre Freigabe/Sperr-Signal EN* angelegt ist, die gleich der Stromversorgungsspannung Vcc ist, an den Backgate-Referenzknoten 216. Wenn die Ausgangsspannung über Vcc plus die Schwellenspannung ansteigt, wird die Ausgangsspannung an den Backgate-Referenzknoten 216 angelegt. Dies hält den Backgate-Referenzknoten 216 immer mit dem höchsten Potential, entweder der Stromversorgungs-Referenzspannung V_CC oder der Ausgangsspannung, verbunden und hält folglich die Transistoren QP202, QP212 und QP206 in dem Zustand gesperrt, in dem das Ausgangssignal über Vcc ansteigt.
Wie die an den Ausgangsknoten OUT angelegte Spannung um eine Schwellenspannung V_t über die Spannung V_CC der Stromversorgungsschiene ansteigt, steuert demgemäß der Transistor QP202 durch. Der Transistor QP202 legt die Ausgangsspannung an das Gate des Transistors QP200 und die Source des QN200 an, was den Transistor QN200 sperrt. Falls der Transistor QP204 nicht gesperrt worden ist, bevor der Transistor QP202 durchsteuert, würde sich ein Leckstrom durch den Transistor QP202 zur Stromversorgungsreferenz V_CC ausbreiten. Folglich verhindert das Sperren des Transistors QP204 vor dem Durchsteuern des Transistors QP202, dass sich ein kleiner Betrag des Leckstroms durch den Transistor QP204 zur Stromversorgungsreferenz V_CC ausbreitet. Außerdem blockiert das Sperren des Transistors QN200, dass sich die Ausgangsspannung durch QN200 zum Rest der Schaltungsanordnung ausbreitet. Folglich verhindert die Ausführungsform der vorliegenden Erfindung einen Schaden an der Schaltungsanordnung und das Fließen des Leckstroms durch die Stromversorgungsschiene V_CC, indem sie eine Ausgangsspannung über der Stromversorgungsspannung V_CC blockiert.
Die Fachleute auf dem Gebiet, auf das sich die Erfindung bezieht, werden erkennen, dass verschiedene Ersetzungen, Modifikationen und Ergänzungen an den beschriebenen Ausführungsformen vorgenommen werden können, ohne vom Umfang der Erfindung abzuweichen, wie er durch die Ansprüche definiert ist.

Claims

Dreizustands-CMOS-Pufferschaltung, mit: einer Ausgangsstufe, die einen PMOS-Pull-up-Transistor (QP200) enthält, der zwischen den Spannungsversorgungsanschlüssen der Pufferschaltung mit einem NMOS-Pull-down-Transistor (QN204) in Reihe geschaltet ist, einem Ausgangs-Port, der mit der Verbindung zwischen dem PMOS-Pull-up-Transistor und dem NMOS-Pull-down-Transistor verbunden ist, einer Steuereingangsstufe (202, 204), die so angeschlossen ist, dass sie Freigabesignale (EN) und Datensignale (V_IN) empfängt und die Ausgangsstufe in Übereinstimmung mit den Freigabe- und Datensignalen ansteuert, wobei zwischen den PMOS-Pull-up-Transistor und den Ausgangs-Port der Steuereingangsstufe eine Durchlassschaltung (224) in Reihe geschaltet ist, einer weiteren Treiberschaltung (208, 210), die zwischen den PMOS-Pull-up-Transistor und den Ausgangs-Port der Steuereingangsstufe geschaltet ist, um dem PMOS-Pull-up-Transistor anzusteuern, einer Vorspannungsschaltung (206), die so angeschlossen ist, dass sie das Freigabesignal empfängt, und an jenen der Spannungsversorgungsanschlüsse, der stärker positiv ist, angeschlossen ist und eine Vorspannung erzeugen kann, die entweder gleich dem Freigabesignal oder der positiven Versorgungsspannung ist, je nachdem, welche von beiden größer ist, wobei die Vorspannungsschaltung so angeschlossen ist, dass sie die Vorspannung an das Substrat des PMOS-Pull-up-Transistors anlegt, und einem Schalt-Schaltungskreis (226), der mit dem Ausgangs-Port der Pufferschaltung verbunden und so angeschlossen ist, dass er von der Vorspannungsschaltung die Vorspannung empfängt, und den am Ausgangs-Port der Pufferschaltung anliegenden Spannungspegel verwenden kann, um die Vorspannung, die an das Substrat des PMOS-Pull-up-Transistors angelegt wird, zu erhöhen, wenn die Pufferschaltung in ihrem gesperrten Zustand ist und der an ihrem Ausgangs-Port anliegende Spannungspegel die Vorspannung von der Vorspannungsschaltung übersteigt, wobei der Schalt-Schaltungskreis mit der zusätzlichen Treiberschaltung so verbunden ist, dass er die zusätzliche Treiberschaltung dazu veranlasst, die an den PMOS-Pull-up-Transistor angelegte Sperrspannung zu erhöhen, wenn die Pufferschaltung gesperrt ist und der an ihrem Ausgangs-Port anliegende Spannungspegel die Vorspannung von der Vorspannungsschaltung übersteigt.
Puffer nach Anspruch 1, der eine erste Stromversorgungs-Referenzspannung, eine zweite Stromversorgungs-Referenzspannung und einen mit einem Bus gekoppelten Ausgang besitzt, wobei der Bus eine Spannung besitzt, wobei der Dreizustands-CMOS-Ausgangspuffer umfasst: eine Endausgangsstufe, die einen Pull-up-Transistor, einen Klemmtransistor und einen Pull-down-Transistor, die zwischen einer Stromversorgungsschiene und Masse in Reihe geschaltet sind und einen gemeinsamen Ausgangsknoten zwischen dem Klemmtransistor und dem Pull-up-Transistor besitzen, enthält; eine Durchlassschaltung, die mit der Endausgangsstufe gekoppelt ist, wobei die Durchlassschaltung eine Ausbreitung der Busspannung, die den Ausgangspuffer beschädigen würde, blockiert, wenn die an den Ausgangsknoten angelegte Ausgangsspannung die erste Stromversorgungs-Referenzspannung übersteigt; eine Steuereingangsschaltung, die mit der Durchlassschaltung gekoppelt ist, wobei die Steuerschaltung mit einem Eingangsdatensignal, einem Freigabe/Sperr-Signal und einem komplementären Freigabe/Sperr-Signal versorgt wird, um die Endausgangsstufe zu aktivieren und zu deaktivieren; einen Inverter, der mit der Steuerschaltung gekoppelt ist; eine Klemmschaltung, die mit dem Inverter und der Endausgangsstufe gekoppelt ist, um den Pull-up-Transistor vollständig zu sperren, wenn der Ausgangspuffer freigegeben ist und das Eingangsdatensignal niedrig ist, und wenn der Ausgangspuffer gesperrt ist; einen Schalt-Schaltungskreis, der mit der Durchlassschaltung, der Klemmschaltung und dem Pull-up-Transistor gekoppelt ist, so dass der Schalt-Schaltungskreis dann, wenn der Ausgangspuffer gesperrt ist, die Klemmschaltung sperrt, bevor die Durchlassschaltung und der Pull-up-Transistor gesperrt werden, um den Ausgangspuffer und die erste Stromversorgung vor Spannungen zu schützen, die an dem Ausgangsknoten des Puffers anliegen und die erste Stromversorgungs-Referenzspannung übersteigen; und eine Backgate-Vorspannungsschaltung, die mit dem Backgate des Pull-up-Transistors, der Klemmschaltung und dem Schalt-Schaltungskreis gekoppelt ist, wobei die Backgate-Vorspannungsschaltung die erste Stromversorgungs-Referenzspannung liefert, solange der Ausgangsknoten nicht höher als eine Versorgungsspannung ist, und wobei die Backgate-Vorspannungsschaltung die Ausgangsspannung liefert, wenn der Ausgangsknoten höher als die erste Stromversorgungs-Referenzspannung ist.
Puffer nach Anspruch 1 oder Anspruch 2, wobei die Durchlassschaltung einen ersten Transistor aufweist, wobei der erste Transistor zwischen die Steuerschaltung und den Pull-up-Transistor geschaltet ist, wobei der erste Transistor ein Gate, das mit der ersten Stromversorgungs-Referenzspannung gekoppelt ist, und ein Backgate, das mit Masse gekoppelt, aufweist.
Pufferschaltung nach einem der Ansprüche 1 bis 3, wobei die Steuereingangsschaltung umfasst: ein erstes Logikgatter, dem ein Eingangsdatensignal und ein Freigabe/Sperr-Signal zugeführt wird, wobei das erste Logikgatter den Pull-up-Transistor ansteuert; und ein zweites Logikgatter, dem ein Eingangsdatensignal und ein komplementäres Freigabe/Sperr-Signal zugeführt wird, wobei das erste und das zweite Logikgatter in Reaktion auf das Freigabe/Sperr-Signal die Dreizustands-Betriebsart aktivieren, in der sowohl der Pull-up-Transistor als auch der Pulldown-Transistor deaktiviert sind.
Pufferschaltung nach Anspruch 4, wobei das erste Logikgatter einen Ausgangsknoten und wenigstens zwei Eingangsknoten enthält und ein NAND-Gatter aufweist, das einen ersten Transistor, einen zweiten Transistor, einen dritten Transistor und einen vierten Transistor besitzt, wobei der erste Transistor und der zweite Transistor zwischen die Spannungsversorgung und den Ausgangsknoten des ersten Logikgatters geschaltet sind, der dritte Transistor zwischen den vierten Transistor und das Paar aus dem ersten und dem zweiten Transistor, die miteinander gekoppelt sind, geschaltet ist, wobei der erste und der dritte Transistor mit einem Ersten der zwei Eingangsknoten verbunden sind und der zweite und der vierte Transistor mit dem Zweiten der zwei Eingangsknoten verbunden sind.
Pufferschaltung nach Anspruch 4 oder Anspruch 5, wobei das zweite Logikgatter einen Ausgangsknoten und wenigstens zwei Eingangsknoten enthält, wovon der Erste mit dem Eingangsdatensignal gekoppelt ist und der Zweite mit dem Freigabe/Sperrsignal gekoppelt ist, und ein NOR-Gatter aufweist, das einen ersten Transistor, einen zweiten Transistor, einen dritten Transistor und einen vierten Transistor besitzt, wobei der erste Transistor zwischen die Spannungsversorgung und den zweiten Transistor geschaltet ist, der dritte und der vierte Transistor zwischen den zweiten Transistor und Masse geschaltet sind, der zweite und der dritte Transistor mit dem ersten Eingangsknoten verbunden sind und der erste und der vierte Transistor mit dem zweiten Eingangsknoten verbunden sind.
Pufferschaltung nach einem der Ansprüche 2 bis 6, wobei die Klemmschaltung einen ersten Transistor und einen zweiten Transistor, die zwischen der Spannungsversorgung und einem Gate des Pull-up-Transistors in Reihe geschaltet sind, umfasst, wobei der erste Transistor und der zweite Transistor ein Backgate besitzen, das mit der Backgate-Vorspannungsschaltung gekoppelt ist.
Pufferschaltung nach einem der Ansprüche 1 bis 7, wobei der Schalt-Schaltungskreis umfasst: einen ersten Transistor, der zwischen die Klemmschaltung und den Ausgangsknoten geschaltet ist, wobei der erste Transistor ein Backgate, das mit der Backgate-Vorspannungsschaltung gekoppelt ist, und ein Gate besitzt; einen zweiten Transistor, der einen mit der Source des ersten Transistors gekoppelten Drain, ein mit der ersten Stromversorgungs-Referenzspannung gekoppeltes Gate sowie ein Backgate und eine Source, die direkt miteinander verbunden sind, besitzt, wobei das Backgate und die Source, die direkt miteinander verbunden sind, mit Masse verbunden sind; einen dritten Transistor, der ein Gate, einen mit dem Gate des ersten Transistors gekoppelten Drain sowie ein Backgate und eine Source, die direkt miteinander verbunden sind, besitzt, wobei das Backgate und die Source, die direkt miteinander verbunden sind, mit der ersten Stromversorgungs-Referenzspannung verbunden sind; einen vierten Transistor, der ein Gate und einen Drain, die direkt miteinander verbunden sind, ein Backgate, das mit der ersten Stromversorgungs-Referenzspannung verbunden ist, und eine Source, die mit dem Drain des dritten Transistors verbunden ist, besitzt; und einen fünften Transistor, der einen Drain, der mit dem Gate des vierten Transistors gekoppelt ist, ein Gate, das mit der ersten Stromversorgungs-Referenzspannung verbunden ist, sowie ein Backgate und eine Source, die direkt miteinander und mit Masse verbunden sind, besitzt.
Pufferschaltung nach einem der Ansprüche 1 bis 8, wobei die Vorspannungsschaltung umfasst: einen ersten Transistor, der einen Drain, der mit dem komplementären Freigabe/Sperr-Signal verbunden ist, ein Backgate, das mit Masse verbunden ist, sowie ein Gate und eine Source besitzt; einen zweiten Transistor, der ein Gate, das mit der Source des ersten Transistors verbunden ist, eine Source, die mit dem Gate des ersten Transistors verbunden ist, sowie ein Backgate und einen Drain, die direkt miteinander verbunden sind, um einen Vorspannungsausgangsknoten zu bilden, besitzt; und einen dritten Transistor, der eine Source, die mit dem Gate des zweiten Transistors verbunden ist, ein Gate, das mit dem Freigabe/Sperr-Signal verbunden ist, sowie ein Backgate und einen Drain, die direkt miteinander und mit dem Vorspannungsausgangsknoten verbunden sind, besitzt.