DE69029013T2

DE69029013T2 - Programmierbare Halbleiterspeicheranordnung

Info

Publication number: DE69029013T2
Application number: DE69029013T
Authority: DE
Inventors: Takao Akaogi
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 1989-07-11
Filing date: 1990-07-11
Publication date: 1997-05-28
Anticipated expiration: 2010-07-12
Also published as: EP0408002B1; EP0408002A2; JPH0344899A; JP2582439B2; DE69029013D1; EP0408002A3; US4998223A; KR930009542B1; KR910003677A

Description

Die vorliegende Erfindung betrifft eine (als RWM: Read/Write Memory (Schreib/Lesespeicher)) bezeichnete programmierbare Halbleiterspeichervorrichtung und insbesondere einen RWM mit einer Schaltungsanordnung zum Speichern eines Vorrichtungskennsignals.
Bei einem RWM kann allgemein zwischen einem RAM (Random Access Memory) und einem ROM (Read Only Memory) unterschieden werden. Ein programmierbarer ROM entspricht einem RWM. Bei einem programmierbarer ROM wird hinsichtlich dessen Struktur unterschieden zwischen einem bipolarartigen, einem FAMOS (Floating-gate Avalanche Injection MOS) oder einem MNOS (Metal Nitride Oxide Semiconductor); des weiteren wird der programmierbare ROM hinsichtlich seiner Anwendung unterteilt in einen Sicherung-ROM (programmierbarer ROM), einen EP-ROM (Erasable Programmable ROM (lösch- und programmierbarer ROM)), einen EEP-ROM (Electrically Erasable and Programmable ROM (elektrisch lösch- und programmierbarer ROM)) und einen EA-ROM (Electrically Alterable ROM (elektrisch veränderbare ROM)).
Ein RWM wird von einem Hersteller in einem unbeschriebenen Zustand, d.h. ohne gespeicherte Daten, geliefert, und ein Benutzer beschreibt mit Hilfe eines ROM- Schreibgeräts den RWM mit Daten. Ein ROM-Schreibgerät besitzt eine Funktionsweise, in der automatisch ein Zustand zum Schreiben von Daten in eine RWM-Vorrichtung eingestellt wird. Daher ist im allgemeinen geräteseitig eine Schaltung zum Speichern eines Eigenkenncodes und zum Ermöglichen des Auslesens des Eigenkenncodes beim Schreiben von Daten in den RWM vorhanden. Der Eigenkenncode umfaßt die zum Schreiben von Daten in den RWM notwendigen Bedingungen, wie z.B. Angaben zu der Hersteller-Speicherkapazität, der Schreibalgorithmusart und der Chipänderung des RWM.
Fig. 1 zeigt die Struktur einer bekannten RWM-Schaltung zur Erläuterung des Betriebs der RWM-Schaltung.
Ein RWM umfaßt allgemein eine erste bis k-te Speicherzellenanordnung 1-3 und Datenerfassungsschaltungen 4. Im Detail umfaßt ein RWM Bitleitungen B&sub1; bis Bm, Wortleitungen W&sub1; bis Wn und Wc, Speichertransistoren Q&sub1;&sub1; bis Qmn, Bitleitung- Auswahitransistoren Q1s bis Qms, Vorrichtungskenncode-Speichertransistoren Q1c bis Qkc und Busleitungen Bu1 bis Buk.
Bei einem Schreibvorgang des RWM wird ein Adressensignal zur Auswahl einer Wortleitung (z.B. W&sub1;) und einer Bitleitung (z.B. B&sub1;) ausgewählt, um einen bestimmten Speichertransistor Q&sub1;&sub1; anzuwählen, und Daten werden durch Anlegen eines "H"- oder "L"-Signals an den Speichertransistor Q&sub1;&sub1; eingeschrieben. Zum Auslesen von Daten wird auf dieselbe Art und Weise ein bestimmter Speichertransistor Q&sub1;&sub1; ausgewählt, wobei die gespeicherten Daten ausgegeben werden. Allgemein ist der Vorrichtungskenncode in mit der Bitleitung verbundene Vorrichtungskenncode- Speichertransistoren Q1c bis Qkc gespeichert. Gemäß dem in Fig. 1 gezeigten Stand der Technik sind für entsprechende Speicherzellenanordnungen Vorrichtungskenncode- Speichertransistoren Q1c bis Qkc vorhanden, und die Anzahl der Vorrichtungskenncodes umfaßt aufgrund der Verwendung von k Vorrichtungskenncode- Speichertransistoren Q1c bis Qkc k Bits. Bei einer derartigen Vorrichtung kann zum Auslesen des Vorrichtungskenncodes nur die alleinige Wortleitung Wc ausgewählt werden. Dadurch kann eine derartige Vorrichtung einfach gestaltet werden, so daß diese Vorrichtung weitverbreitet eingesetzt wird.
In Übereinstimmung mit der in letzter Zeit angestiegenden LSI-Integrationsdichte wird zur Steigerung der Leistungsfähigkeit im allgemeinen eine redundante Bitleitung bereitgestellt. Eine redundante Bitleitung wird geschaffen, indem mehrere überschüssige Bitleitungen in dem Speicher zur Verfügung gestellt werden. Es wird somit eine überschüssige Bitleitung ausgewählt, wenn in dem Speicher eine fehlerhafte Bit- oder Wortleitung oder Speicherzelle vorhanden ist und ein den fehlerhaften Abschnitt auswählendes Adressensignal in den Speicher eingegeben wird. Auf diese Weise kann eine fehlerhafte Vorrichtung wie eine fehlerfreie Vorrichtung verwendet werden. Bei Einsatz einer redundaten Bitleitung kann stets eine bestimmte Bitleitung durch eine überschüssige Bitleitung ersetzt werden. In diesem Fall wird anschließend die ersetzte Bitleitung nicht mehr verwendet. Ist der Vorrichtungskenncode-Speichertransistor Qic mit der ersetzten Bitleitung verbunden, so fehlt ein Element des in dem Vorrichtungskenncode-Speichertransistor Qic gespeicherten Vorrichtungskenncodes, z.B. das i-te Element des k-Bit-Codes, und kann daher nicht ausgelesen werden. Aus diesem Grund kann die Funktion des Vorrichtungskenncodes nicht vollständig ausgeführt werden. Daher kann bei Verwendung der Bitleitungsredundanz der Teil des Vorrichtungskenncodes, der in dem mit der redundanten Bitleitung verbundenen Vorrichtungskenncode-Speichertransistor gespeichert ist, nicht verwendet werden.
Aus Patent Abstracts of Japan, vol. 8, no. 282 (P-323), Dezember 1984, & JP-A-59 146 498, ist ein Halbleiterspeicher nach dem Oberbegriff des Anspruches 1 mit Bitleitungen, überschüssigen Bitleitungen und Busleitungen bekannt.
Die Druckschrift US-A-4,055,802 offenbart eine Vorrichtung mit dem Ziel, eine Technologie zur elektrischen Identifizierung einer Schaltungsanordnung zu schaffen. Eine Kathode einer Diode ist mit entsprechenden Eingangsleitungen (oder Ausgangsleitungen) eines ROM-Chips verbunden und auf der Anodenseite der Diode ist ein elektrischer Schalter angeordnet, um zwischen einer Verbindung mit dem Masseanschluß oder einem Emitteranschluß des Transistors umzuschalten. Nach Anlegen eines elektrischen Abfragesignals an die Eingangsleitungen tritt ein die jeweilige Schaltung kennzeichnendes einzigartiges Muster auf. Aus dieser Druckschrift ist somit ein Halbleiterspeicher mit Kenncode-Speichermitteln, die mit den Eingangs- oder Ausgangsleitungen verbunden sind, bekannt.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, einen verbesserten RWM zu schaffen, der in der Lage ist, den Vorrichtungskenncode zu speichern, und selbst bei Anwendung einer Bitleitungsredundanz ein einfaches Auslesen des Vorrichtungskenncodes ermöglicht.
Diese Aufgabe wird erfindungsgemäß durch eine programmierbare Halbleiterspeichervorrichtung nach Anspruch 1 gelöst.
Fig. 1 zeigt ein Schaltbild eines beispielhaften bekannten RWM,
Fig. 2 zeigt ein Schaltbild eines ersten Ausführungsbeispiels des erfindungsgemäßen RWM,
Fig. 3 zeigt ein Schaltbild eines zweiten Ausführungsbeispiels des erfindungsgemäßen RWM,
Fig. 4 zeigt ein anderes Ausführungsbeispiel des erfindungsgemäßen RWM,
Fig. 5 zeigt ein weiteres Ausführungsbeispiel des erfindungsgemäßen RWM, und
Fig. 6 zeigt nochmals ein weiteres Ausführungsbeispiel des erfindungsgemäßen RWM.
Fig. 2 zeigt das erste erfindungsgemäße Ausführungsbeispiel. In Fig. 2 sind diejenigen Teile, die dem in Fig. 1 gezeigten Stand der Technik entsprechen, mit denselben Bezugszeichen versehen, so daß auf eine detaillierte Beschriebung dieser Teile verzichtet werden kann.
Eine programmierbare Halbleiterspeichervorrichtung umfaßt Speicherzellenanordnungen 1, 2, 3, Datenerfassungsschaltungen 4 zum Schreiben von Daten in die Speicherzellenanordnungen 1, 2, 3 und zum Lesen von Daten aus den Speicherzellenanordnungen 1, 2, 3, Busleitungen Bu1 bis Buk, die mit einem gemeinsamen Knotenpunkt mehrerer die Speicherzellenanordnungen 1, 2, 3 bildenden Bitleitungen B&sub1; bis Bm und Bs1 bis Bsj verbunden sind, und mit den Busleitungen Bu1 bis Buk gekoppelte Mittel zum Speichern eines Kenncodes zum Identifizieren der programmierbaren Halbleiterspeichervorrichtung, wodurch der Kenncode extern ausgelesen werden kann.
Bei der vorliegenden Erfindung mit der oben beschriebenen Struktur wird selbst bei Anwendung einer Bitleitungsredundanz in einem RWM eine bestimmte überschüssige Bitleitung anstelle einer fehlerhaften Bitleitung ausgewählt. Der Vorrichtungskenncode wird im Gegensatz zu dem bekannten RWM nicht in mit den Bitleitungen verbundenen Vorrichtungskenncode-Speichertransistoren Q1c bis Qkc gespeichert, sondern in einer mit den Busleitungen Bu1 bis Buk verbundenen Speicherschaltung, die zwischen dem gemeinsame Knotenpunkt der Bitleitungen B&sub1; bis Bm und Bs1 bis Bsj und den Datenerfassungsschaltungen 4 angeordnet sind. Daher kann ein Vorrichtungskenncode richtig und ohne Störung ausgelesen werden, selbst wenn eine fehlerhafte Bitleitung beseitigt und stattdessen irgendeine überschüssige Bitleitung ausgewählt wird.
Die sich von den in Fig. 1 gezeigten Abschnitten in Fig. 2 unterscheidenden Teile sind wie folgt. Es sind überschüssige Bitleitungen Bs1 bis Bsj vorhanden, die mit den Bitleitungen B&sub1; bis Bm verbundenen Vorrichtungskenncode-Speichertransistoren Q1c bis Qkc wurden gestrichen und stattdessen sind nun Vorrichtungskenncode- Speichertransistoren Q1D bis QkD vorhanden, die mit Busleitungen Bu1 bis Buk verbunden sind. Die Anzahl der überschüssigen Bitleitungen ist nicht auf eine Bitleitung pro entsprechende Speicherzellenanordnung beschränkt. Gss bis Gsj bezeichnen Gateanschlüsse von Überschußbitleitung-Auswahltransistoren Qss bis Qsj. Nach Eingabe eines Adressensignals zur Auswahl einer fehlerhaften Bitleitung, z.B. der Bitleitung B&sub2;, an den Gateanschluß G2s, wird ein "H"-Signal zur Auswahl einer überschüssigen Bitleitung, z.B. der überschüssigen Bitleitung Bs1, an den Gateanschluß Gss angelegt, und die Bitleitung B&sub2; wird durch die überschüssige Bitleitung Bs1 ersetzt.
Bei der Herstellung eines RWM wird ein Vorrichtungskenncode in die Vorrichtungskenncode-Speichertransistoren Q1D bis QkD einprogrammiert.
Die Vorrichtungskenncode-Speichertransistoren Q1D bis QkD werden eingeschaltet, wenn ein die Schwellenspannung VTH übersteigendes "H"-Signal an deren Gateanschlüsse G1D bis GkD angelegt wird, und ausgeschaltet, wenn ein "L"-Signal kleiner als die Schwellenspannung VTH an deren Gateanschlüsse G1D bis GkD angelegt wird. Die Vorrichtungskenncode-Speichertransistoren Q1D bis QkD sind daher dem Anreicherungstyp zuzurechnen. Die Vorrichtungskenncode-Speichertransistoren Q1D bis QkD sind derart, daß deren Schwellenspannung VTH durch einen elektrischen Vorgang verändert werden kann. So sind beispielsweise die Transistoren Q1D bis QkD derart ausgebildet, daß sie gemäß einem elektrischen Vorgang zwei Schwellenspannungen aufweisen, wobei die eine Spannung V&sub1; höher als die Versorgungsspannung Vcc und die andere Spannung V&sub2; niedriger als die Versorgungsspannung Vcc ist. Es für die entsprechenden Vorrichtungskenncode- Speichertransistoren Q1D bis QkD von den Spannungen V&sub1; und V&sub2; abhängige und durch die Werte "0" und "1" bestimmte logische Codes vorgesehen. Liegt die Versorgungsspannung Vcc an den Gateanschlüssen G1D bis GkD an, so wird der Transistor mit der Schwellenspannung V&sub1; ausgeschaltet und der Transistor mit der Schwellenspannung V&sub2; eingeschaltet. Abhängig davon, ob die Schwellenspannung der Transistoren Q1D bis QkD auf V&sub1; oder V&sub2; festgelegt worden ist, können k Bits eines Vorrichtungskenncodes gespeichert werden, indem festgelegt wird, daß der logische Wert "0" der Spannung V&sub1; und der logische Wert "1" der Spannung V&sub2; entspricht. Umgekehrt können auch k Bits des Vorrichtungskenncodes gespeichert werden, indem der Spannung V&sub1; der logische Wert "1" und der Spannung V&sub2; der logische Wert "0" zugewiesen werden. D.h., daß der Vorrichtungskenncode aufgrund der Schwellenspannungen V&sub1; und V&sub2; der Vorrichtungskenncode-Speichertransistoren Q1D bis QkD programmiert werden kann.
An eine NICHT-UND-Schaltung 11 werden Adressensignale AD0 bis ADn und ein Kennsignal angelegt. Das Ausgangssignal der NICHT-UND-Schaltung 11 wird über einen Inverter 12 Gateanschlüssen G1s bis Gms von Bitleitung- Auswahltransistoren Q1s bis Qms und Gateanschlüssen Gss bis Gsj von Überschußbitleitung-Auswahltransistoren Qss bis Qsj zugeführt.
Nachfolgend wird die Betriebsweise der vorliegenden Erfindung erläutert.
Zum Schreiben und Lesen des Speichers wird wie bei dem bekannten RWM vorgegangen und ein Speichertransistor, z.B. der Transistor Q&sub1;&sub1;, wird ausgewählt und die zu speichernden Daten werden in den RWM eingegeben.
Zum Auslesen des Vorrichtungskenncodes wird, da das Kennsignal SGH einen hohen Pegel annimmt, über den Inverter 12 an sämtliche Gateanschlüsse G1s bis Gms der Bitleitung-Auswahltransistoren Q1s is bis Qms und an sämtliche Gateanschlüsse Gss bis Gsj der Überschußbitleitung-Auswahltransistoren Qss bis Qsj ein "L"-Signal angelegt. Somit werden alle Bitleitungen von den Busleitungen Bu1 bis Buk elektrisch getrennt. Anschließend wird die Versorgungsspannung Vcc an die Gateanschlüsse G1D bis GkD der Vorrichtungskenncode-Speichertransistoren Q1D bis QkD angelegt, so daß der Vorrichtungskenncode ausgelesen werden kann. Alternativ können zwischen dem gemeinsamen Knotenpunkt der die Speicherzellenanordnungen 1, 2, 3 bildenden Bitleitungen und überschüssigen Bitleitungen einerseits und den Drainanschlüssen der NMOS-Transistoren Q1D bis QkD andererseits NMOS-Transistoren angeordnet sein. Das Kennsignal kann zum Auslesen des Vorrichtungskenncodes an die Gateanschlüsse der NMOS-Transistoren angelegt werden.
Das zweite Ausführungsbeispiel
Fig. 3 zeigt das zweite Ausführungsbeispiel der vorliegenden Erfindung. Dieses Ausführungsbeispiel unterscheidet sich von dem in Fig. 2 gezeigten Ausführungsbeispiel darin, daß anstelle der in Fig. 2 gezeigten Vorrichtungskenncode- Speichertransistoren Q1D bis QkD Vorrichtungskenncode-Speichertransistoren Q1E bis QkE vorhanden sind und elektrische Schaltmittel S1E bis SkE auf einer Leitung vorhanden sind, die die Vorrichtungskenncode-Speichertransistoren Q1E bis QkE und die Busleitungen Bu1 bis Buk miteinander verbindet.
Die Vorrichtungskenncode-Speichertransistoren Q1E bis QkE unterscheiden sich von den Vorrichtungskenncode-Speichertransistoren Q1D bis QkD dadurch, daß die Schwellenspannung VTH nicht durch einen elektrischen Vorgang verändert werden kann. Die Transistoren Q1E bis QkE werden durch Anlegen eines "H"-Signals an ihre Gateanschlüsse G1E bis GkE eingeschaltet. Gemäß dem zweiten Ausführungsbeispiel ist die Schwellenspannung VTH geringer als die Versorgungsspannung Vcc oder entspricht dieser.
Gemäß dem zweiten Ausführungsbeispiel wird der Vorrichtungskenncode durch Verwendung elektrischer Schaltmittel S1E bis SkE programmiert. Die elektrischen Schaltmittel S1E bis SkE können sicherungsartig sein, so daß sie vor der Programmierung leitend sind und durch Zuführen eines Stroms wänrend der Programmierung schmelzen und dadurch unterbrochen bzw. nichtleitend werden. Ebenso können die elektrischen Schaltmittel S1E bis SkE auch derart sein, daß sie vor dem Programmieren nichtleitend sind und durch Zuführen eines Stromes beim Programmieren durch Verschmelzen leitend werden. Abhängig davon, ob die elektrischen Schaltmittel leitend (EIN) oder nichtleitend (AUS) sind, kann der Vorrichtungskenncode programmiert werden, indem dem EIN-Zustand der logische Wert "1" und dem AUS-Zustand der logische Wert "0" zugewiesen wird. Umgekehrt kann der Vorrichtungskenncode auch programmiert werden, indem dem AUS-Zustand der logische Wert "1" und dem EIN-Zustand der elektrischen Schaltmittel S1E bis SkE der logische Wert "0" zugewiesen wird. In diesem Fall umfaßt der Vorrichtungskenncode k Bits, da die Anzahl der elektrischen Schaltmittel k ist.
Nachfolgend wird die Betriebsweise erläutert. Zum Beschreiben oder Lesen des Speichers werden dieselben Vorgänge wie bei dem ersten Ausführungsbeispiel durchgeführt.
Zum Auslesen des Vorrichtungskenncodes wird an sämtliche Gateanschlüsse der Bitleitung-Auswahltransistoren Q1s bis Qms und an sämtliche Gateanschlüsse Gss bis Gsj der Überschußbitleitung-Auswahltransistoren ein "L"-Signal angelegt und sämtliche Bitleitungen werden von den Busleitungen Bu1 bis Buk getrennt. Anschließend wird durch Anlegen der Versorgungsspannung Vcc an die Gateanschlüsse G1E bis GkE der Vorrichtungskenncode-Speichertransistoren Q1E bis QkE der Vorrichtungskenncode abhängig von den EIN-und-AUS-Schaltmitteln S1E bis SkE programmiert.
Fig. 4 zeigt ein Ausführungsbeispiel, bei dem der Vorrichtungskenncode- Speichertransistor Q1E in einer Datenerfassungsschaltung 4 angeordnet ist. Ein Leseverstärker umfaßt Transistoren T&sub1;, T&sub2;, T&sub3;, T&sub4; und T&sub6;. Wenn in einer mit der Busleitung Bu1 verbundenen Speicherzelle keine Daten gespeichert werden, wird an die Busleitung Bu1 eine niedrige Spannung angelegt und der NMOS-Transistor T&sub3; ausgeschaltet, wodurch die NMOS-Transistoren T&sub4; und T&sub6; eingeschaltet werden, so daß über den NMOS-Transistor T&sub6; von einer Ausgangsleitung des Leseverstärkers Strom abgezweigt und die Spannung der Ausgangsleitung des Leseverstärkers erniedrigt wird. Demzufolgen werden Daten mit einem niedrigen Pegel aus der Zelle ausgelesen. Weist ein Kennsignal SGH einen hohen Pegel auf, so wird der PMOS-Transistor T&sub1; ausgeschaltet und der Betrieb des Leseverstärkers unterbrochen. Weist das an den Vorrichtungskenncode-NMOS-Speichertransistor Q1E anliegende Kennsignal SGH einen hohen Pegel auf, wird der Vorrichtungskenncode abhängig davon, ob der zwischen den Vorrichtungskenncode-Speichertransistor Q1E und der Ausgangsleitung des Leseverstärkers angeordnete Schalter S1E ein- oder ausgeschaltet ist, aus den Ausgangsanschluß des Leseverstarkers ausgelesen. D.h., daß an dem Ausgang des Leseverstärkers der logische Wert "0" bei einem offenen Schalter S1E und der logische Wert "1" bei einem geschlossenen Schalter S1E ausgegeben wird. Bei diesem Ausführungsbeispiel ist es notwendig, daß beim Auslesen des Vorrichtungskenncodes ein "L"-Signal an sämtliche Gateanschlüsse der Bitleitung-Auswahltransistoren und Überschußbitleitung-Auswahltransistoren sowie ein H"-Kennsignal SGH an den Gateanschluß des Vorrichtungskenncode-NMOS-Speichertransistors Q1E angelegt werden.
Fig. 5 zeigt ein Ausführungsbeispiel, bei dem ein Vorrichtungskenncode Schaltungselement in einem Ausgangspuffer angeordnet ist. Nimmt das Kennsignal SGH den "H"-Pegel an, wird der Vorrichtungskenncode ausgelesen. Ist der Schalter A an Vss und der Schalter B an das Signal SGH angeschlossen, so gibt ein Ausgangstransistor T&sub1;&sub9; über eine aus Transistoren T&sub1;&sub1;, T&sub1;&sub2;, T&sub1;&sub3; und T&sub1;&sub4; bestehende NICHT-ODER-Schaltung und eine aus Transistoren T&sub1;&sub5;, T&sub1;&sub6;, T&sub1;&sub7; und T&sub1;&sub8; bestehende NICHT-ODER-Schaltung ein "H"-Signal aus. D.h., daß der NMOS-Transistor T&sub1;&sub8; eingeschaltet wird und die Leitung L&sub1; einen niedrigen Pegel annimmt, wenn der Schalter B mit dem Kennsignal SGH, welches einen hohen Pegel aufweist, verbunden ist, so daß durch den Ausgabetransistor T&sub1;&sub9; ein "H"-Signal ausgegeben werden kann. Anschließend wird der Schalter A mit dem Kennsignal SGH und der Schalter B mit Vss verbunden, um "L"-Daten auszugeben. Daher wird der NMOS-Transistor T&sub1;&sub4; leitend und die Leitung L&sub2; nimmt einen niedrigen Pegel an, wodurch der NMOS-Transistor T&sub1;&sub7; nichtleitend und der PMOS-Transistor T&sub1;&sub6; leitend wird. Die Leitung L&sub1; nimmt somit einen hohen Pegel an und der Ausgangstransistor T&sub1;&sub9; gibt ein "L"-Signal aus. Weist das Kennsignal SGH einen niedrigen Pegel auf und ist der Schalter A mit Vss und der Schalter B mit SGH verbunden, werden beide NMOS-Transistoren T&sub1;&sub4; und T&sub1;&sub8; nichtleitend und das zum Auslesen des Vorrichtungskenncodes dienende Kennsignal SGH wird von einer Signalübertragungsleitung, die von dem Leseverstärkerausgang über die Leitungen L&sub1; und L&sub2; zu den Datenausgang reicht, getrennt. In diesem Fall wird der PMOS-Transistor T&sub1;&sub1; eingeschaltet und der PMOS- Transistor T&sub1;&sub2; wird nichtleitend und die Leitung L&sub2; nimmt einen "L"-Pegel an, falls am Ausgangsanschluß des Leseverstärkers ein "H"-Signal anliegt. Dadurch werden die PMOS-Transistoren T&sub1;&sub5; und T&sub1;&sub6; leitend, so daß die Leitung L&sub1; einen "H"-Pegel annimmt und der Ausgangstransistor T&sub1;&sub9; "L"-Daten ausgibt. Nimmt das Kennsignal SGH einen "L"-Pegel an, wird somit das Ausgangssignal des Leseverstärkers an dem Datenausgang bereitgestellt, nachdem das Ausgangssignal des Leseverstärkers invertiert worden ist. Bei diesem Ausführungsbeispiel wird das an der Ausgangsleitung auftretende Ausgangssignal der Datenerfassungsschaltung des Leseverstärkers an den Ausgangsanschluß des Leseverstärkers angelegt und der Vorrichtungskenncode wird über den Ausgangstransistor T&sub1;&sub9; an dem Datenausgang ausgelesen.
Wie in Fig. 6 gezeigt, kann anstelle des Ersatzes einer fehlerhaften Bitleitung durch eine überschüssige Bitleitung auch ein ganzer Abschnitt mit mehreren Bitleitungen durch einen überschüssigen Abschnitt ersetzt werden. Entsprechende Abschnitte 1 bis 4 entprechen dem Ausgang der Vorrichtung zur Erzeugung eines 4-Bit-Ausgangssignals. Ist ein Abschnitt 1 fehlerhaft, nimmt ein Signal SP1 einen Pegel "H" und entsprechend das Signal einen Pegel "L" an und der einem Ausgangsbit des 4-Bit- Ausagngssignals entsprechende Abschnitt 1 wird durch einen überschüssigen Abschnitt ersetzt. Im Detail wird an die Abschnitte 1 bis 4 und an den überschüssigen Abschnitt über einen Reihendecoder 13 und einen Spaltendecoder 14 sowie an eine Redundanz- Steuerschaltung 15, in der z.B. eine einer fehlerhaften Zelle entsprechende Adresse gespeichert ist, ein Adressensignal angelegt. Auf diese Weise wird ein Schalter 16 mit Vcc verbunden, wenn das der fehlerhaften Zelle entsprechende Adressensignal an der Redundanz-Steuerschaltung 15 anliegt. SPn nimmt somit einen hohen und über einen Inverter 17 einen niedrigen Pegel an, wodurch der überschüssige Abschnitt ausgewählt wird. Vorrichtungskenncode-Speichertransistoren sind, wie in Fig. 2 und 3 gezeigt, über elektrische Schaltmittel und Busleitungen entsprechend mit den Abschnitten 1 bis 4 und mit dem überschüssigen Abschnitt verbunden. Von der Datenerfassungsschaltung werden Daten D&sub1; bis D&sub4; ausgelesen. Die vorliegende Erfindung kann somit auf das in Fig. 6 gezeigte Ausführungsbeispiel angewendet werden, bei dem der fehlerhafte Bitleitungsabschnitt der entsprechenden Abschnitte 1 bis 4 durch einen überschüssigen Abschnitt ersetzt werden kann. Die vorliegende Erfindung ist ebenso auf den Fall anwendbar, wenn jeder der entsprechenden Abschnitte 1 bis 4 nur eine Bitleitung enthält.
Die in den Figuren 2 bis 6 gezeigten RWM-Ausführungsbeispiele verkörpern die vorliegende Erfindung. Die RWM-Schaltungsstruktur ist jedoch nicht auf diese Ausführungsbeispiele beschränkt, da auch andere RWM-Schaltungsstrukturen in den Bereich der vorliegenden Erfindung fallen. Da der RWM der vorliegenden Erfindung auch nützlich ist, wenn keine Bitleitungsredundanz besteht, fällt z.B. auch ein RWM, der keine überschüssigen Bitleitungen enthält, in den Bereich der vorliegenden Erfindung. Die mit der Busleitung verbundene Vorrichtungskenncode-Speicherschaltung kann auch aus anderen Mitteln zur Speicherung des Codes bestehen. Die Schaltungsstruktur der vorliegenden Erfindung ist nicht auf die in Fig. 2 und 3 gezeigten Ausführungsbeispiele beschränkt. Eine andere Schaltungsstruktur kann ebenfalls in den Bereich der vorliegenden Erfindung fallen. Bei den oben beschriebenen Ausführungsbeispielen umfaßt eine Zelle zur Speicherung der logischen Werte "1" oder "0" einen Transistor, beispielsweise einen Transistor Q1n; die Speicherzelle kann jedoch genauso auch mehrere Transistoren umfassen.
Wie oben beschrieben, kann erfindungsgemäß durch Programmieren mit Hilfe der mit der Busleitung verbundenen Vorrichtungskenncode-Speicherschaltung der Vorrichtungskenncode in dem RWM gespeichert werden, auch wenn in dem RWM eine Bitleitungsredundanz besteht. Somit kann der Vorrichtungskenncode ohne Beeinflussung durch eine Auswahl einer überschüssigen Bitleitung ausgelesen werden, selbst wenn eine fehlerhafte Bitleitung ausgewechselt und stattdessen die überschüssige Bitleitung ausgewählt wird.

Claims

1. Programmierbare Halbleiterspeichervorrichtung mit Bitleitungsredundanz, umfassend:

eine Speicherzellenanordnung (1, 2, 3);

mehrere mit der Speicherzellenanordnung verbundene Bitleitungen (B&sub1;, B&sub2;, ...),

mindestens eine überschüssige Bitleitung (Bs1, Bs2, ...), die zugeschaltet und benutzt wird, wenn die mehreren Bitleitungen (B&sub1;, B&sub2;, ...) eine fehlerhafte Bitleitung enthalten,

mindestens eine Busleitung (Bu1, Bu2, ...), die abhängig von einem Adressensignal (Gms, Gsj) mit einer der Bitleitungen (B&sub1;, B&sub2;, ...) oder der mindestens einen überschüssigen Bitleitung (Bs1, Bs2, ...) verbunden ist,

eine Datenerfassungsschaltung (4), die zum Auslesen von Daten aus der Speicherzellenanordnung mit der mindestens einen Busleitung verbunden ist, gekennzeichnet durch

mindestens ein Speichermittel (Q1E, Q2E, ...) zum Speichern eines Kenncodes zur Identifizierung der programmierbaren Halbleiterspeichervorrichtung, wobei das Speichermittel mit dem Ausgang der Datenerfassungsschaltung (4) verbunden ist, so daß der Kenncode extern ohne Bitverlust in dem Kenncode ausgelesen werden kann, falls fehlerhafte Bitleitungen (B&sub1;, B&sub2;, ...) durch überschüssige Bitleitungen (Bs1, Bs2, ...) ersetzt werden,

ein mit der Datenerfassungsschaltung (4) verbundenes Schaitmittel (T&sub1;, T&sub2;) zum Empfangen eines Kennsignals (SGH), welches angibt, daß der Kenncode aus dem Speichermittel (Q1E, Q2E, ..) ausgelesen worden ist, und zum Erzeugen des Kenncodes unabhängig von dem Eingangssignal der Datenerfassungsschaltung (4), wobei das Schaltmittel (T&sub1;, T&sub2;) die Datenerfassungsschaltung (4) derart beeinflußt, daß der Kenncode an dem Ausgang der Datenerfassungsschaltung (4) auftritt.

2. Programmierbare Halbleiterspeichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß sämtliche Wortleitungen (W1, W2, ...) der Speicherzellenanordnung (1, 2, 3) deaktiviert werden, wenn der Kenncode ausgelesen wird.

3. Programmierbare Halbleiterspeichervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet,

daß das Speichermittel einen Transistor mit einer ersten Schwellenspannung oder einer zweiten Schwellenspannung umfaßt, und

daß der Transistor leitend oder nichtleitend wird, wenn eine dem logischen Wert "1" bzw. "0" entsprechende Gatespannung an dem Transistor anliegt.

4. Programmierbare Halbleiterspeichervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Speichermittel einen Transistor (Q1E, Q2E, ...) umfaßt, der über eine zwischen den Drainanschluß Lind die Busleitung (Bu1, Bu2, ...) angeordnete Sicherung an die Busleitung (Bu1, Bu2, ...) angeschlossen ist.

5. Programmierbare Halbleiterspeichervorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Speichermittel in der Datenerfassungsschaltung (4) angeordnet ist.

6. Programmierbare Halbleiterspeichervorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Speichermittel in einer Ausgangspufferschaltung angeordnet ist.

7. Programmierbare Halbleiterspeichervorrichtung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, das das Schaltmittel den Gateanschluß eines Pull-up-Transistors steuert, um zu bestimmen, ob von der Datenerfassungsschaltung Daten oder der Kenncode ausgegeben werden.

8. Programmierbare Halbleiterspeichervorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet,

daß die Speicherzellenanordnung (1, 2, 3) in entsprechend mit den Bitleitungen verbundene Abschnitte und in mit den überschüssigen Bitleitungen verbundene überschüssige Abschnitte aufgeteilt ist, wobei eine der Bitleitungen und eine der überschüssigen Bitleitungen jedes Abschnitts mit einer der Busleitungen verbunden sind und jede Busleitung mit einem der Speichermittel verbunden ist, und

daß ein Schaltmittel zwischen dem entsprechenden Abschnitt und der Busleitung sowie zwischen dem überschüssigen Abschnitt und der Busleitung vorhanden ist, welches anstelle des entsprechenden Abschnitts den überschüssigen Abschnitt zuschaltet und mit der Busleitung verbindet.