-
Die Erfindung betrifft integrierte Schaltungen und
insbesondere die Art und Weise der Realisierung eines Komparators mit
Schwellenwert, der gegen Rauschen unempfindlich gemacht ist,
insbesondere gegen das Rauschen, das durch Änderungen der
Versorgungsspannung Vcc der integrierten Schaltung oder
Änderungen des elektrischen Massepotentials gebildet ist.
-
In einem Schwellenwertkomparator hängt die Schwelle, bei der
der Komparator in der einen oder in der anderen Richtung
kippt, mehr oder weniger von der Versorgungsspannung des
Komparators oder genauer gesagt von der Differenz zwischen
dieser Spannung und Masse ab. Es können jedoch Schwankungen der
Versorgungsspannung oder des Massepotentials auftreten (wobei
das letztere Potential mehr oder weniger gut in der
integrierten Schaltung verteilt ist). Diese Schwankungen, die als
Versorgungsspannungsrauschen bezeichnet werden können, sind
für den Betrieb des Komparators störend.
-
Beispielsweise gilt dies insbesondere für den Fall einer
Schaltung zum Zählen der Perioden eines
Wechselspannungssignals oder einer Schaltung zum Zählen der Durchgänge eines
periodischen Signals über eine vorbestimmte Schwelle. Der
Komparator wird dabei dazu benutzt, die Durchgänge über eine
vorbestimmte Schwelle festzustellen. Wenn sich jedoch die
Referenzspannung im Verlauf des Vergleichs ändert, besteht
die Gefahr, daß eine Doppelzählung dort erfolgt, wo nur ein
einziges Überschreiten der Schwelle festgestellt werden
sollte. Die Zählung wird daher falsch, was ein schwerwiegender
Nachteil ist.
-
Die vorliegende Erfindung hat zum Ziel, eine
Komparatorschaltung vorzuschlagen, die die Nachteile des Standes der Technik
nicht aufweist.
-
Nach der Erfindung wird ein gegen Rauschen geschützter
Schwellenwertkomparator mit einem Signaleingang zum Empfangen
eines Signals mit variablem Pegel vorgeschlagen, der
gekennzeichnet ist durch wenigstens eine Eingangskapazität, die mit
dem Signaleingang verbunden ist, zwei Invertierglieder mit
Schwellenwert, die jeweils einen mit dem Kondensator
verbundenen Eingang aufweisen, wobei diese Invertierglieder nahe
beieinanderliegende Kippschwellenwerte aufweisen, die einer
Eingangsspannung Vbias+v für den einen und Vbias-v' für den
anderen haben, wobei v und v' klein gegenüber der
Versorgungsspannung Vcc des Komparators sind, wobei die Ausgänge
der Invertierglieder an einen Kippeingang eines Flipflops vom
Typ RS bzw. an den Rückstelleingang dieses Flipflops
angeschlossen sind, so daß bei einer Änderung des Zustandes eines
der Invertierglieder als Folge des Überschreitens von Vbias+v
durch das Eingangssignall das Kippen des Flipflops und bei
einer Änderung des Zustandes des anderen Invertierglieds als
Folge der Rückkehr des Eingangssignals unter Vbias-v' das
Rücksetzen hervorgerufen wird.
-
Es wird bevorzugt, daß die Spannung Vbias durch den Ausgang
wenigstens eines dritten Invertierglieds festgelegt wird,
dessen Eingang mit seinem Ausgang verbunden ist, wobei dieser
Ausgang mit den Eingängen der zwei ersten Invertierglieder
verbunden ist, wobei jedes der drei Invertierglieder zwei in
Serie geschaltete Transistoren enthält und wobei die
geometrischen Abmessungen der Transistoren der Invertierglieder so
gewählt sind, daß das Verhältnis zwischen den geometrischen
Abmessungen des ersten Transistors und den Abmessungen des
zweiten Transistors beim ersten Invertierglied geringfügig
verschieden vom entsprechenden Verhältnis beim zweiten
Invertierglied sind, während das entsprechende Verhältnis beim
dritten Invertierglied zwischen den zwei ersten Verhältnissen
liegen.
-
Durch den herkömmlichen Ausdruck "Geometrie" eines
Transistors wird das Verhältnis von W/L zwischen seiner Kanalbreite
W und seiner Kanallänge L verstanden.
-
In einer praktischen vorteilhaften Ausführung der Erfindung
zählt jedes der drei Invertierglieder einen
N-Kanal-Transistor in Serie mit einem P-Kanal-Transistor. Der Eingang des
Invertierglieds kann beispielsweise vom Gate-Anschluß des
N-Kanal-Transistors gebildet werden. Der Gate-Anschluß des
P-Kanal-Transistors kann durch eine für alle Invertierglieder
gemeinsam vorgesehene Referenzspannung Vref gesteuert werden,
oder er kann an den Eingang des Invertierglieds angeschlossen
sein.
-
Die einfachste Schaltung zur Durchführung der Erfindung kann
für jedes Invertierglied einen P-Kanal-Transistor in Serie
mit einem N-Kanal-Transistor enthalten; die Gate-Anschlüsse
aller P-Transistoren (oder im Gegensatz dazu N) werden von
der gleichen Referenzspannung Vref gesteuert. Alle
P-Transistoren haben das gleiche Verhältnis von Kanallänge zu
Kanalbreite; die N-Transistoren der zwei ersten Invertierglieder
haben Verhältnisse von Kanalbreite zu Kanallänge, die sich
geringfügig voneinander unterscheiden, und das dritte
Invertierglied hat ein Verhältnis von Kanallänge zu Kanalbreite,
das zwischen demjenigen der zwei ersten Invertierglieder
liegt.
-
Schließlich besteht eine Ausführungsvariante darin, daß nicht
ein drittes Invertierglied zur Erzeugung einer Vorspannung
Vbias vorgesehen wird, sondern daß zwei "dritte
Invertierglieder" vorgesehen werden (die anschließend als drittes und
viertes Invertierglied bezeichnet werden), um zwei
Vorspannungen Vbias+v und Vbias-v' zu erzeugen, die jeweils an den
Eingang des ersten Invertierglieds bzw. des zweiten
Invertierglieds angelegt werden. In diesem Fall sind zwei
Kapazitäten vorgesehen, von denen die eine zwischen dem
Signaleingang und dem Eingang des ersten Invertierglieds und der
andere zwischen dem Signaleingang und dem Eingang des zweiten
Invertierglieds angeschlossen ist. Das erste Invertierglied
hat vorzugsweise Transistoren, die mit denen des dritten
Invertierglieds identisch sind; das zweite hat Transistoren,
die mit denen des vierten identisch sind, jedoch von denen
des ersten und des dritten verschieden sind, wobei die
Vorspannungen des dritten und des vierten Invertierglieds
geringfügig verschieden voneinander sind.
-
Weitere Merkmale und Vorteile der Erfindung ergeben sich aus
dem Lesen der anschließenden genauen Beschreibung unter
Bezugnahme auf die beigefügten Zeichnungen, in denen
-
Fig. 1 ein herkömmliches Schaltbild eines als Detektor für
das Überschreiten eines Pegels verwendeten
Komparators zum Zählen dieser Überschreitungen zeigt;
-
Fig. 2 ein Prinzipschaltbild eines Komparators nach der
Erfindung zeigt;
-
Fig. 3 eine bevorzugte Ausführungsform der Schaltung nach
der Erfindung zeigt;
-
Fig. 4 eine Variante dieser Ausführungsform zeigt;
-
Fig. 5 eine weitere Variante dieser Ausführungsform zeigt.
-
Das herkömmliche Schaltbild von Fig. 1 enthält einen
Signaleingang E, der dazu bestimmt ist, ein veränderliches Signal
zu empfangen, beispielsweise ein periodisches Wechselsignal;
beispielsweise soll gezählt werden, wie oft dieses Signal
einen Referenzpegel Vbias überschreitet. Es wird ein
Schwellenwertkomparator A verwendet. Der Signaleingang E ist mit
einem Kondensator C verbunden, der im übrigen auch mit dem
Eingang des Schwellenwertkomparators A verbunden ist. Der
Eingang des Komparators ist mittels einer festen
Gleichspannung Vbias vorgespannt, die die Vergleichsschwelle definiert.
Der Ausgang S des Komparators liefert jedesmal dann einen
logischen Pegel 1, wenn die Schwelle Vbias durch das
Eingangssignal überschritten wird.
-
Wie oben erläutert wurde, besteht die Gefahr einer Änderung
des Referenzpotentials Vbias, wenn sich die
Versorgungspotentiale (Vcc und Masse) der integrierten Schaltung ändern; dies
kann dann geschehen, wenn das Eingangssignal sehr nahe dem
Pegel Vbias liegt. Es besteht das Risiko der
Mehrfachzählungen für ein tatsächliches Überschreiten des Pegels Vbias
durch das Eingangssignal.
-
Fig. 2 zeigt ein theoretisches Schaltbild zur Erläuterung
einer Art und Weise, diesem Nachteil abzuhelfen.
-
In Fig. 2 ist der Eingang E durch einen Kopplungskondensator
C mit einem gemeinsamen Eingang E' der zwei Schwellenwert-
Invertierglieder I1 und I2 verbunden. Der Eingang E' wird
durch eine Spannung Vbias vorgespannt, jedoch sind die
Schwellenwerte der Invertierglieder I1 und I2 geringfügig
verschieden von Vbias: der Schwellenwert des Invertierglieds
I ist Vbias+v, und der des Invertierglieds I2 ist Vbias-v'.
Die Spannungen v und v' sind Spannungen, die klein gegen die
Versorgungsspannung Vcc sind. Sie könnten gleich sein (v=v'),
jedoch muß dies nicht der Fall sein.
-
Der Ausgang des Invertierglieds I1 ist direkt oder über in
Kaskade geschaltete Invertierglieder (in der Figur die
Invertierglieder 13, 14) an den Kippeingang S1 eines Flipflops B
vom Typ RS angeschlossen. Der Ausgang des Invertierglieds I2
ist an den Rücksetzeingang R1 dieses Flipflops über ein oder
mehrere in Kaskade geschaltete Invertierglieder (I5)
angeschlossen; die Anzahl der Invertierglieder zwischen I2 und
dem Eingang R1 ist von umgekehrter Parität bezüglich der
Anzahl der Invertierglieder, die in Kaskade zwischen dem
Eingang I1 und dem Eingang S1 liegen.
-
Das Flipflop B kippt unter dem Einfluß einer Zustandsänderung
seines Eingangs S1 nur dann, wenn der Wert des
Eingangssignals
Vbias+v überschreitet; der Zustand der Kippschaltung
wird anschließend nur dann wiederhergestellt, wenn sich der
Pegel am Rücksetzeingang R1 unter der Wirkung des Übergangs
der Eingangsspannung auf einen Wert unterhalb des Werts
Vbais-v' ändert.
-
Auch wenn die Versorgungsspannungen aufgrund der Anwesenheit
von Rauschen in der Versorgung oder in der Masse schwanken,
besteht nur ein sehr kleines Risiko von Fehlerfassungen der
Schwellenwertüberschreitung.
-
Fig. 3 zeigt eine bevorzugte Ausführungsform der Erfindung,
die es ermöglicht, diese Sicherheit gegen das Rauschen auf
eine äußerst einfache Weise zu bewerkstelligen.
-
In der Ausführung von Fig. 3, die dem Blockschaltbild von
Fig. 2 entspricht, ist der Kondensator C zwischen dem
Signaleingang E und dem gemeinsamen Eingang E' der zwei
Invertierglieder I1 und I2 angeschlossen, die jeweils von einer Gruppe
von zwei in Serie geschalteten Transistoren gebildet sind;
die Vorspannung Vbias wird von einem dritten Invertierglied
geliefert, dessen Eingang zu seinem Ausgang zurückgeführt
ist, wobei der Ausgang die Spannung Vbias liefert.
-
Genauer gesagt enthält das Invertierglied I1 einen P-Kanal-
MOS-Transistor T1in Serie mit einem N-Kanal-MOS-Transistor
T'1. Der P-Kanal-Transistor ist mit seinem Source-Anschluß an
Vcc gelegt, und der N-Kanal-Translstor ist mit seinem Source-
Anschluß an Masse gelegt; der Gate-Anschluß des
P-Kanal-Transistors T1 wird mittels einer Referenzspannung Vref gesteuert.
Der Gate-Anschluß des Transistors T'1 bildet den Eingang des
Invertierglieds; er ist an die Klemme E' angeschlossen. Das
Ausgangssignal des Invertierglieds wird von den miteinander
verbundenen Drain-Anschlüssen der Transistoren T1 und T'1
abgenommen. Es ist dieser Ausgang, der über weitere
Invertierglieder (I3, I4) oder keine weiteren Invertierglieder an
einen Eingang S1 des SR-Flipflops angeschlossen ist.
-
Das Invertierglied I2 ist genauso gebildet wie das
Invertierglied I1, nämlich mit Transistoren T2 und T'2. Wie noch zu
erkennen ist, unterscheidet sich das Invertierglied I2 vom
Invertierglied I1 durch die Abmessungen seiner Transistoren.
Das Ausgangssignal des Invertierglieds I2, das von den
vereinigten Drain-Anschlüssen der Transistoren T2 und T'2
abgegriffen wird, wird an den anderen Eingang R1 des Flipflops B
angelegt.
-
Das oben erwähnte dritte Invertierglied, das die Vorspannung
Vbias am Eingang E' einstellt, enthält einen Transistor T3
(P-Kanal) in Serie mit einem Transistor T'3 (N-Kanal)
zwischen der Versorgung Vcc und Masse. Der Gate-Anschluß des
Transistors T3 wird von der gleichen Referenzspannung Vref
wie die Gate-Anschlüsse der Transistoren T1 und T2 der
Invertierglieder I1 und I2 gesteuert. Der Gate-Anschluß des
Transistors T'3 ist an die vereinigten Drain-Anschlüsse von T3
und T'3 angeschlossen; er bildet gleichzeitig den Eingang und
den Ausgang des Invertierglieds, an dem automatisch die
Vorspannung Vbias erzeugt wird. Dieser Ausgang ist über einen
Transistor Q (der die Rolle eines Widerstandes spielt) an den
Eingang E' der Invertierglieder I1 und I2 angeschlossen. Q
ist beispielsweise ein N-Kanal-Transistor, dessen
Gate-Anschluß an Vcc gelegt ist und der ein kleines Verhältnis von
Kanalbreite zu Kanallänge hat (ein sogenannter "langer"
Transistor).
-
In dieser Schaltung wird die Vorspannung Vbias automatisch
durch die Spannung Vref und durch die Abmessungen der
Transistoren T3 und T'3 bestimmt: der Wert Vref (oder genauer
gesagt Vcc-Vref) prägt im Transistor T3 den Strom ein, der
der Geometrie des Transistors T3 für eine gegebene
Technologie proportional ist, d.h. für eine gegebene
Ladungsträgermobilität, eine gegebene Gate-Oxid-Dicke und eine gegebene
Schwellenspannung der Transistoren. Dieser Strom erzeugt beim
Fließen durch den Transistor T'3 eine Gate-Source-Spannung
Vbias, die diesem Strom proportional und der Geometrie des
Transistors T'3 umgekehrt proportional ist. Es ist somit zu
erkennen, daß Vbias dem Verhältnis der Geometrien der P- und
N-Transistoren des Invertierglieds proportional ist.
-
In den Invertiergliedern I1 und I2 neigen die an den P-Kanal-
Transistor angelegte Referenzspannung Vref und die an den N-
Kanal-Transistor angelegte Vorspannung Vbias dazu, ein
ähnliches Gleichgewicht zu erzeugen, bei dem der gleiche Strom
durch den P-Kanal-Transistor und den N-Kanal-Transistor
fließt, wenn die Verhältnisse zwischen den Geometrien des P-
Kanal-Transistors und des N-Kanal-Transistors in diesen
Invertiergliedern genau die gleichen wie bei den
Invertiergliedern T3, T'3 sind.
-
Wenn diese Geometrien modifiziert werden, kann dieses
Gleichgewicht nicht mehr verwirklicht werden, und es werden
Invertierglieder gebildet, die eine Kipp-Schwellenspannung haben,
die von der Spannung Vbias verschieden ist.
-
Genauer gesagt gilt, daß dann, wenn die Geometrien der
Transistoren T3 und T'3 in einem Verhältnis K3 =
(W3/L3)/(W'3/L'3) zueinander stehen, werden die Geometrien
von T' und T'1 in einem Verhältnis K1 = (W1/L1)/(W'1/L'1)
geringfügig über K3 und die Geometrien von T2 und T'2 in
einem Verhältnis K2 = (W2/L2)/(W'2/L'2) geringfügig kleiner als
K3 gewählt.
-
Diese Auswahl kann getroffen werden, indem auf die Breiten
(W) oder die Längen (L) des Kanals der N-Kanal-Transistoren
oder der P-Kanal-Transistoren eingewirkt wird. Am einfachsten
ist es beispielsweise, die Invertierglieder mit Ausnahme der
Kanalbreiten der N-Transistoren völlig identisch zu wählen.
-
In einem praktischen Ausführungsbeispiel wurde gefunden, daß
die Kanalbreiten der N-Transistoren in einem Verhältnis von
27/20 zwischen T1 und T3 und 17/20 zwischen T2 und T3 gut
passen.
-
In einer in Fig. 4 dargestellten abgewandelten Ausführung
sind die Invertierglieder von einem P-Kanal-Transistor in
Serie mit einem N-Kanal-Transistor zwischen Vcc und Masse
gebildet; anstatt daß der Gate-Anschluß des
P-Kanal-Transistors jedoch an eine Referenzspannungsquelle Vref angelegt
ist, die für alle drei Invertierglieder gemeinsam vorhanden
ist, ist sein Gate-Anschluß an den Gate-Anschluß eines N-
Kanal-Transistors, d.h. an den Eingang des Invertierglieds
angeschlossen. Die Arbeitsweise ist die gleiche, und der
Kippschwellenwert hängt dabei wieder von den Verhältnissen
der Geometrien der N-Kanal- und P-Kanal-Transistoren für die
verschiedenen Invertierglieder ab: das Verhältnis für das
dritte Invertierglied (T3, T'3) liegt zwischen den
entsprechenden Verhältnisses für die zwei ersten Invertierglieder
(T1, T'1 und T2, T'2).
-
In einer letzten abgewandelten Ausführung, die in Fig. 5
dargestellt ist, werden zur Festlegung einer Vorspannung Vbias+v
ein drittes Invertierglied und zur Festlegung einer
Vorspannung Vbias-v' ein viertes Invertierglied verwendet. Die eine
dieser Vorspannungen wird an den Eingang E' des ersten
Invertierglieds angelegt, und die andere wird an den Eingang E"
des zweiten Invertierglieds angelegt; die Eingänge dieser
zwei ersten Invertierglieder sind voneinander entkoppelt und
jeweils über einen entsprechenden Kondensator C', C" mit dem
Signaleingang E verbunden.
-
Die vier Invertierglieder sind in der gleichen Weise wie in
den bereits beschriebenen Ausführungen aufgebaut, wobei das
vierte Invertierglied einen P-Kanal-Transistor T4 in Serie
mit einem N-Kanal-Transistor T'4 enthält.
-
Das erste Invertierglied hat vorzugsweise geometrische
Abmessungen, die mit denen des dritten übereinstimmen, und das
zweite Invertierglied hat geometrische Abmessungen der
Transistoren, die mit denen des vierten übereinstimmen, jedoch
geringfügig unterschiedlich von denen des ersten und des
dritten Invertierglieds sind, wobei dieser Unterschied den
Unterschied zwischen den Vorspannungen und somit zwischen den
Kippschwellenwerten der Invertierglieder festlegt.