JPH01265718A - シュミットトリガ回路 - Google Patents

シュミットトリガ回路

Info

Publication number
JPH01265718A
JPH01265718A JP63095009A JP9500988A JPH01265718A JP H01265718 A JPH01265718 A JP H01265718A JP 63095009 A JP63095009 A JP 63095009A JP 9500988 A JP9500988 A JP 9500988A JP H01265718 A JPH01265718 A JP H01265718A
Authority
JP
Japan
Prior art keywords
voltage
input signal
circuit
threshold
threshold voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63095009A
Other languages
English (en)
Inventor
Shintaro Kawaguchi
慎太郎 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63095009A priority Critical patent/JPH01265718A/ja
Priority to US07/338,795 priority patent/US5003196A/en
Priority to KR1019890005086A priority patent/KR920003447B1/ko
Priority to EP89106948A priority patent/EP0338517A3/en
Publication of JPH01265718A publication Critical patent/JPH01265718A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/2893—Bistables with hysteresis, e.g. Schmitt trigger
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manipulation Of Pulses (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、入力信号電圧の変動に対する誤動作防止を
図るようにしたシュミツ１〜１〜リガ回路に関する。
（従来の技術） 一般に、シュミツト１〜リガ回路はアナログ回路とディ
ジタル回路との間のインターフェースに使用される。す
なわち、シュミットトリガ回路は、回路特有のヒステリ
シス電圧を利用して、緩慢に変化するアナログ電圧を急
峻に変化するディジタル波形に変換する。これにより、
アナログ電圧が持つ雑音と寄生発振信号等が除去される
。このような変換を行なうため、シュミット１へリカ回
路は高レベルと低レベルの２種類の閾値電圧との間にヒ
ステリシス特性を持たせて設計される。従って、シュミ
ットトリガ回路を設計する上で重要な条件は、２種類の
閾値電圧とヒステリシス電圧とを要求される値に設層す
ると同時にそれぞれの再現竹が良いことである。
第１図（マ従来のシュミツ１−１〜リガ回路の一例を示
す回路図である。図において、７１は入力信号ｖｉｎを
バイアスづる直流電圧源、７２．７３はそれぞれ上記入
力信号ｖｉｎを高レベル側の一定の閾値電圧ＶＡもしく
は低レベル側の一定の閾値電圧ＶＣと比較する演算増幅
器、１４は電源電圧Ｖ。０とアースとの間に複数個の抵
抗が直列接続されて構成され、上記２種類の閾値電圧Ｖ
Ａ及びＶＣを発生でる電圧分割回路、７５は上記両演算
増幅器７２．７３の各出力がセラ１へ入力Ｓ及びリセッ
ト人力Ｒして供給されるセラ１−・リセツ］〜型のＲＳ
Ｓフリップフロラ回路である。
このような回路において、入力信号ｖｉｎとして第８図
のタイミングチャー１−に示ずような信号を供給した場
合に、一方の演牌増幅器７２は入力信号ｖｉｎの電圧値
が高レベル側の閾値電圧ＶＡよりも高くなったとぎに゛
１″レベルの信号を出力し、それ以外のとぎは″○″レ
ベルの信号を出力する他方の演締増幅器７３は入力信号
７曲の電圧値がイバレベル側の閾値Ｎ斤ＶＣよりも低く
なったときに”　１　”しｌ＼ルの信号を出力し、それ
以外のとぎはパＯ“レベルの信号を出力する。従って、
フリップフロップ回路７５に供給されるセラｉ・信号Ｓ
及びリセット信号Ｒは第８図に示すように変化する。
これらの信号によってフリップフロップ回路７５がセラ
］・もしくはりセットされ、入力信号ｖｉｎがディジタ
ル信号５Ｏ（１℃に変換されてフリップフロップ回路７
５から出力される。
ところで、上記従来のシコミット１〜リガ回路において
、入力信号ｖ１１）としてＶＴＲのコン１〜Ｄ−ルバル
ス信号の再生出力信号を供給する場合について考えてみ
る。ＶＴＲにおけるコントロールパルス信号は、磁気テ
ープに記録する時の記録電流、テープの走行速度、テー
プ自体の特性の違い等により、再生出力信号のレベルが
変！ＩＪ　ｉる。また、その再生出力信号には機械的な
雑音にＪ：るノイズ、電源回路からの奇生発振信号やリ
ップル成分、電気回路にＪ５ける直流成分の変動、等が
重畳されている。従って、従来てはこのような点を考慮
して上記２種類の閾値電圧ＶＡ及びｖＣのレベルを設定
する必要がある。しかし、第９図のタイミングチャー１
−に示すように、コン［〜ロールパルス信号自体の再生
レベルどノイズの信号レベルが共に大きく、これに対し
て上記雨間１直電圧Ｖ△及びＶＣのレベルが低く設定さ
れているときには、実際にパルスのない期間にセラ１〜
信号Ｓもしくはリセット信号Ｒが演粋増幅器７２．７３
から誤って出力され、変換されたディジタル信号３ｏｕ
ｔには誤判別波形が生じる。他方、第１０図のタイミン
グチャートに示ずＪ：うに、コン１〜ロールパルス信号
自体の再生レベルとノイズの信号レベルが共に小ざく、
セット信号Ｓ及びリセット信号Ｒが全く発生ゼず、この
場合にもディジタル信号３’ｏｕ’ｔに誤判別波形が生
じる。
このように従来では、誤判別波形の出力が生じないよう
に２種類の閾値電圧レベルを設定する必要があるが、そ
の設定は非常に困難である。
（発明−が解決しようとする課題） このように従来のシュミツｊ〜１〜リカ回路では閾値電
圧の設定が困禦であり、入ツク信号の電圧が変動すると
誤動作するという問題がある。
この発明は上記のような事情を考慮してなされたもので
あり、その目的は、閾値電圧の設定が不要であり、かつ
入力信号の電圧が変動しても誤動作を起こずことのない
シュミツ［ヘトリガ回路を提供することにある。
［発明の構成１ （課題を解決するための手段） この発明のシュミツ１〜トリ力回路は、入力信号の最大
型Ｈを検、」」シ、保持する最大電圧検出手段と、人力
信号の最小電圧を検出し、保持する最小電圧検出手段と
、直列接続された３個以上の抵抗からなり、上記最大電
圧が一端に供給され、上記最小電圧値が他端に供給され
、これら□各抵抗の直列接続点から高レベル側の閾値電
圧並びに低レベル側の閾値電圧を発生ずる閾値電圧発生
手段と、上記入力信号の電圧と上記高レベル側の閾値電
圧とを比較する第１の電圧比較手段と、上記入力信号の
電圧と上記低レベル側の閾値電圧とを比較する第２の電
圧比較手段と、上記第１及び第２の電圧比較手段の出力
に基づいて制御されるフリップフロン１回路とを具備し
たことをＶｆＩ９２とする。
（作用） この発明のシュミットトリが回路では、入力信号の最大
電圧と最小電圧とが検出され、これら２種類の電圧を抵
抗結合することによって高レベル側及び低レベル側の閾
値電圧が形成される。このため、高レベル側及び低レベ
ル側の閾値電圧が入力信号の電圧変動に追随して変化し
、両開値電圧が常に最適な値に制御される。
（実施例） 以下、図面を参照してこの発明を実施例により説明する
。　。
第１図はこの発明に係るシュミツｌ−１−リガ回路を、
ＶＴＲのコントロールパルス信号の再生出力信号をディ
ジタル変換するための回路に実施した場合の構成を示す
回路図である。直流電圧源１１は、ＶＴＲのコントロー
ルパルス信号の再生出力信号である入力信号ｉ　ｎを電
圧ｖＢにバイアスするためのものである。この電圧ｖ［
３でバイアスされた入力信号ｖｉｎは最大電圧検出回路
１２及び最小Ｎ圧検出回路１３に供給されると共に、そ
れぞれコンパレータを構成する演算増幅器１４の非反転
入力端子及び演算増幅器１５の反転入力端子に供給され
る。
上記最小Ｎ圧検出回路１２及び最小電圧検出回路１３は
入力信号ｖｉｎの最大電圧及び最小電圧を検出し、保持
するものであり、両回路の出力端子間には直列接続され
た４個の抵抗１６〜１９からなる閾値電圧発生回路２０
が接続されている。従って、最大電圧検出回路１２で検
出、保持された最大電圧ＶＭＡＸは閾値電圧発生回路２
０内の抵抗１６の一端に供給され、最小電圧検出回路１
３で検出、保持された最小電圧ＶＭＩＮは閾値Ｎ圧発住
回路２０内の抵抗１９の一端に供給される。この閾値電
圧発生回路２０は、抵抗１６と１７の直列接続点から高
レベル側の閾値電圧ＶＡを発生し、かつ抵抗１８と１９
の直列接続点から低レベル側の閾値電圧ＶＣを発生する
。
そして、高レベル側の閾値電圧ＶＡは上記演算増幅器１
４の反転入力端子に供給され、低レベル側の閾値電圧ｖ
Ｃは上記演算増幅器１５の非反転入力端子に供給される
。上記両演算増幅器１４．１５の各出力は、ＲＳＳフリ
ップフロラ回路２１にセラミル入力Ｓ及びリセット人力
Ｒとして供給され、このフリップフロップ回路２１から
は変換されたディジタル信号５Ｏｕｔが出力される。
なお、上記閾値電圧発生回路２０内の４個の抵抗１６〜
１９は例えば全て同値であっても良く、あるいは必要に
応じて異ならせることもできる。
次に上記構成でなる回路の動作を説明する。
いま、第２図のタイミングチャートに示すように、コン
トロールパルス信号の再生出力信号としての入力信号ｖ
ｉｎの正負両極性のパルスのピーク電圧が大ぎい場合、
最大電圧検出回路１２で検出、保持される最大電圧ｖＭ
ＡＸは高く、最小電圧検出回路１３で検出、保持される
最小電圧ＶＩＶＩＩＮは低くなり、閾値電圧発生回路２
０で発生される高レベル側の閾値電圧ｖＡと低レベル側
のＲ値電圧ＶＣとの間の電圧、すなわちヒステリシス電
圧は比較的大きくなる。このとき、演算増幅器１４の出
力Ｓは入力信号ｖ曲の電圧が高レベル側の同値電圧ＶＡ
よりも高くなれば゛′１゛ルベル、それ以外のときには
″′Ｏ″レベルとなり、演算増幅器１５の出力Ｒは入力
信号ｖｉｎの電圧が低レベル側の閾値電圧ＶＣよりも低
くなれば゛１″レベル、それ以外のときには゛′Ｏ″レ
ベルになる。従って、入力信号ｖｉｎは正しくディジタ
ル信号３０ｕｔに変換される。
一方、第３図のタイミングチャートに示すように、コン
トロールパルス信号の再生出力信号としての入力信号ｖ
ｉｎの正負両極性のパルスのピーク電圧が小さい場合、
最大電圧検出回路１２で検出、保持される最大電圧ＶＭ
ＡＸは第２図の場合よりは低くなり、最小電圧検出回路
１３て検出、保持される最小電圧ＶＭｒＮは第２図の場
合よりは高くなる。このため、ヒステリシス電圧は第２
図の場合に比べて小さくなる。一般に、コン１〜ロール
パルス信号の再生出力信号の正負両極性のパルスのピー
ク電圧がｔＪ＼さくなるような場合には、ノイズ成分の
信号レベルも相対的に低下する。従って、この場合にも
図示のように入力信号ｖｉｎが正しいディジタル信号３
ｏｕｔに変換される。
このにうに上記実施例回路によれば、入力信号ｖｉｎの
ピークレベルに応じて２種の閾値電圧の値が自動的に設
定されるので閾値電圧の設定が不要であり、しかも入力
信号ｖｉｎのピークレベルに応じてヒステリシス電圧を
異ならせるようにしたので、入力信号が変動しても誤動
作を起こす恐れがない。
第４図は上記実施例回路の最大電圧検出回路１２の具体
的な構成を示す回路図である。この回路は、ベースに入
力信号■団が供給されるｎ　ｐ　ｎ　ｌ−ランジスタ３
１を介してコンデンサ３２を充電制御すると共に、コン
デンサ３２を定電流ｌ１３３の一定電流で放電制御する
ことにｊ；す、コンデンサ３２に入力信号ｖｉｎの最大
電圧ＶＭＡＸが生じるようにしだものである。
第５図は上記実施例回路の最小電圧検出回路１３の具体
的な構成を示す回路図である。この回路は、定電流源４
１の一定電流でコンデンサ４２を充電制御すると共に、
ベースに入力信号ｖｉｎが供給されるｐｎｐ＋−ランジ
スタ４３を介してこのコンデンサ４２を放電制御するこ
とにより、コンデンサ４２に入力信号＼１１１）の最小
電圧ＶＭＩＮが生じるようにしたものである。
第６図は上記実施例回路のＲＳフリップ７０ツブ回路２
１の具体的な構成を示す回路図である。この回路は入出
力端子間が交差接続された２個の２人力ＮＡＮＤグー１
〜５１．５２と、前記演算増幅器１４゜１５の出力Ｓ、
Ｒそれぞれを反転して上記各ＮＡＮＤゲー１へ５１．５
２に供給するインバータ５３．５４とから構成されてい
る。
なお、この発明は上記の実施例に限定されるものではな
く種々の変形が可能であることはいうまでもない。例え
ばト記実施例回路では、閾値電圧発生回路２０が直列接
続された４個の抵抗１６〜１９で構成される場合につい
て説明したが、これは抵抗１７と１８の代わりに１個の
抵抗を設けるようにしてもよい。また、最大電圧検出回
路１２及び最小電圧検出回路１３それぞれも例えばディ
ジタル回路等で構成するようにしてよい。
［発明の効宋コ 以上説明したようにこの発明によれば、閾値電圧の設定
が不要であり、かつ入力信号の電圧が変動しても誤動作
を起こすことのないシュミツ１−トリガ回路が提供でき
る。
【図面の簡単な説明】
第１図はこの発明の一実施例による構成を示ず回路図、
第２図及び第３図はそれぞれ上記実施例回路の動作を説
明するためのタイミングヂャート、第４図ないし第６図
はそれぞれ上記実施例回路の各部分の一具体例を示す回
路図、第１図は従来の回路図、第８図ないし第１０図は
それぞれ従来回路の動作を示ず′タイミングチャー１へ
である。 １１・・・直流電圧源、１２・・・最大電圧検出回路、
１３・・・最小電圧検出回路、１４．１５・・・演算増
幅器、１６へ・１９・・・抵抗、２０・・・閾値電圧発
生回路、２１・・・ＲＳＳフリップフロラ回路。 出願人代理人　弁理士　鈴　江　武　彦の　　　　ニ （′ｗ′）ト

Claims (1)

  1. 【特許請求の範囲】 　入力信号の最大電圧を検出し、保持する最大電圧検出
    手段と、 入力信号の最小電圧を検出し、保持する最小電圧検出手
    段と、 直列接続された３個以上の抵抗からなり、上記最大電圧
    が一端に供給され、上記最小電圧値が他端に供給され、
    これら各抵抗の直列接続点から高レベル側の閾値電圧並
    びに低レベル側の閾値電圧を発生する閾値電圧発生手段
    と、 上記入力信号の電圧と上記高レベル側の閾値電圧とを比
    較する第１の電圧比較手段と、 上記入力信号の電圧と上記低レベル側の閾値電圧とを比
    較する第２の電圧比較手段と、 上記第１及び第２の電圧比較手段の出力に基づいて制御
    されるフリップフロップ回路とを具備したことを特徴と
    するシユミットトリガ回路。
JP63095009A 1988-04-18 1988-04-18 シュミットトリガ回路 Pending JPH01265718A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP63095009A JPH01265718A (ja) 1988-04-18 1988-04-18 シュミットトリガ回路
US07/338,795 US5003196A (en) 1988-04-18 1989-04-17 Wave shaping circuit having a maximum voltage detector and a minimum voltage detector
KR1019890005086A KR920003447B1 (ko) 1988-04-18 1989-04-18 슈미트트리거회로
EP89106948A EP0338517A3 (en) 1988-04-18 1989-04-18 Schmitt trigger circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63095009A JPH01265718A (ja) 1988-04-18 1988-04-18 シュミットトリガ回路

Publications (1)

Publication Number Publication Date
JPH01265718A true JPH01265718A (ja) 1989-10-23

Family

ID=14125940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63095009A Pending JPH01265718A (ja) 1988-04-18 1988-04-18 シュミットトリガ回路

Country Status (4)

Country Link
US (1) US5003196A (ja)
EP (1) EP0338517A3 (ja)
JP (1) JPH01265718A (ja)
KR (1) KR920003447B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007282182A (ja) * 2006-03-15 2007-10-25 Toyota Central Res & Dev Lab Inc ２値化回路
JP2009200944A (ja) * 2008-02-22 2009-09-03 Oki Semiconductor Co Ltd ヒステリシスコンパレータ

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2231673B (en) * 1989-04-18 1993-01-27 Standard Telephones Cables Ltd Direct current meter circuit
NL8902225A (nl) * 1989-09-05 1991-04-02 Philips Nv Schakeling voor het detekteren van impulsen, en videorecorder voorzien van de schakeling.
JP2724006B2 (ja) * 1989-11-16 1998-03-09 オリンパス光学工業株式会社 ２値化回路
US5241251A (en) * 1990-05-21 1993-08-31 Asahi Kogaku Kogyo Kabushiki Kaisha Drive signal generating device
US5159340A (en) * 1990-08-31 1992-10-27 Hewlett-Packard Company Signal digitizer for bar code readers
GB2253960B (en) * 1991-02-21 1995-02-15 Gen Electric Co Ltd A duo-binary and/or binary data slicer
US5418656A (en) * 1991-11-05 1995-05-23 Sankyo Seiki Mfg. Co., Ltd. Drop-out detecting circuit
US5408694A (en) * 1992-01-28 1995-04-18 National Semiconductor Corporation Receiver squelch circuit with adjustable threshold
JP3159331B2 (ja) * 1992-03-31 2001-04-23 ソニー株式会社 信号入力判定装置及び比較回路
US5304864A (en) * 1992-08-07 1994-04-19 Rockwell International Corporation Analog maximum/minimum selector circuit
DE4227166C1 (ja) * 1992-08-17 1993-04-29 Siemens Ag, 8000 Muenchen, De
JPH0677787A (ja) * 1992-08-26 1994-03-18 Takayama:Kk 最小値回路
JPH0676090A (ja) * 1992-08-26 1994-03-18 Takayama:Kk 最大値回路
US5440254A (en) * 1992-10-20 1995-08-08 Exar Corporation Accurate low voltage detect circuit
US5878091A (en) * 1992-11-27 1999-03-02 Motorola, Inc. Apparatus and method for pattern adaptive offset restoration
SG49826A1 (en) * 1992-12-22 1998-06-15 Motorola Inc Clock signal conditioning circuit
US5303416A (en) * 1993-01-21 1994-04-12 Motorola, Inc. Method and apparatus for adjusting peak and valley acquisition rates of a signal received by a radio communication device
US5420798A (en) * 1993-09-30 1995-05-30 Macronix International Co., Ltd. Supply voltage detection circuit
WO1995009483A1 (en) * 1993-09-30 1995-04-06 Macronix International Co., Ltd. Improved supply voltage detection circuit
US5416512A (en) * 1993-12-23 1995-05-16 International Business Machines Corporation Automatic threshold level structure for calibrating an inspection tool
US5442313A (en) * 1994-05-27 1995-08-15 The Torrington Company Resolution multiplying circuit
JP3468592B2 (ja) * 1994-08-10 2003-11-17 富士通株式会社 クロック信号発生回路
US5631584A (en) * 1995-09-29 1997-05-20 Dallas Semiconductor Corporation Differential cross coupled peak detector
EP0782263A1 (en) * 1995-12-26 1997-07-02 Motorola, Inc. Edge detector with hysteresis
US5821790A (en) * 1996-04-24 1998-10-13 Paragon Electric Company, Inc. Power line synchronization conditioner
US5949597A (en) * 1996-04-24 1999-09-07 Tandberg Data Storage A/S Method and apparatus for data pulse qualification wherein the amplitude of a preceding pulse of opposite polarity is tracked
GB2313724B (en) * 1996-05-30 2000-06-28 Motorola Inc Voltage detector circuit
DE19702303A1 (de) * 1997-01-23 1998-07-30 Philips Patentverwaltung Schaltungsanordnung zum Erzeugen eines Ausgangssignals
US6104225A (en) * 1997-04-21 2000-08-15 Fujitsu Limited Semiconductor device using complementary clock and signal input state detection circuit used for the same
JPH11345447A (ja) * 1998-03-30 1999-12-14 Mitsubishi Electric Corp Ｖｉｓｓ信号検出回路
GB2336958B (en) * 1998-05-01 2003-04-23 Sgs Thomson Microelectronics Comparators
US6788792B1 (en) * 1998-06-26 2004-09-07 Yamaha Corporation Device for amplitude adjustment and rectification made with MOS technology
JP2000068747A (ja) * 1998-08-20 2000-03-03 Sony Corp 検波回路
FR2786631A1 (fr) * 1998-11-30 2000-06-02 Thomson Multimedia Sa Procede de conversion d'un signal analogique en un signal rectangulaire et dispositif pour la mise en oeuvre de ce procede
FR2806855B1 (fr) * 2000-03-21 2002-06-21 St Microelectronics Sa Demodulateur d'un signal alternatif module en amplitude
FR2835119B1 (fr) * 2002-01-24 2005-03-18 St Microelectronics Sa Demodulateur a large dynamique pour cartes a puce ou etiquettes sans contact
US7535262B2 (en) * 2004-10-19 2009-05-19 International Rectifier Corporation High voltage level shifting by capacitive coupling
JP2006129073A (ja) * 2004-10-28 2006-05-18 Sanyo Electric Co Ltd ヒステリシスコンパレータ及びそれを用いたリセット信号発生回路
TWI262371B (en) * 2004-11-23 2006-09-21 Niko Semiconductor Co Ltd PMW equipment with a power saving mode controlled by an output voltage feedback retardation circuit
CN1787350B (zh) * 2004-12-09 2010-05-05 尼克森微电子股份有限公司 具有省电模式的脉宽调制装置
EP1997226A1 (en) * 2006-03-10 2008-12-03 Nxp B.V. Pulse shaping circuit for crystal oscillator
JP4887928B2 (ja) * 2006-06-21 2012-02-29 株式会社デンソー 車両用通信システムの受信装置
EP1993209B1 (fr) * 2007-05-18 2010-11-03 Stmicroelectronics Sa Numériseur pour un système de réception numérique
US8415993B1 (en) * 2011-10-26 2013-04-09 Sand 9, Inc. Power-on reset circuit and method
KR20130135588A (ko) * 2012-06-01 2013-12-11 에스케이하이닉스 주식회사 파워 트래킹 회로 및 이를 포함하는 반도체 장치
US11863189B2 (en) * 2021-03-05 2024-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Input buffer circuit
CN116800229A (zh) * 2022-03-17 2023-09-22 澜起电子科技(上海)有限公司 毛刺去除电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55128919A (en) * 1979-03-28 1980-10-06 Hitachi Denshi Ltd Waveform shaping unit
JPS56115023A (en) * 1980-02-16 1981-09-10 Nec Corp Automatic threshold level controlling circuit

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3512010A (en) * 1967-09-25 1970-05-12 Sybron Corp Switching circuit with hysteresis
US4245192A (en) * 1978-10-19 1981-01-13 Lockheed Corporation Periodicity verification circuit
US4613770A (en) * 1980-09-29 1986-09-23 Consolidated Investments And Development Corp. Voltage monitoring circuit
JPS57142027A (en) * 1981-02-27 1982-09-02 Ricoh Co Ltd Pulse generating circuit
US4399414A (en) * 1981-06-16 1983-08-16 Bird David A Low-noise pulse conditioner
JPS59193617A (ja) * 1983-04-15 1984-11-02 Matsushita Electric Works Ltd デジタル信号受信回路
US4613769A (en) * 1984-08-13 1986-09-23 National Semiconductor Corporation Direct current coupled peak to peak detector circuit
US4631737A (en) * 1984-12-06 1986-12-23 Motorola, Inc. Self biasing direct coupled data limiter
JPS62130013A (ja) * 1985-12-02 1987-06-12 Matsushita Electric Ind Co Ltd 遅延装置
KR910009557B1 (ko) * 1987-03-31 1991-11-21 미쓰비시 뎅끼 가부시끼가이샤 동기신호 처리회로
GB8716144D0 (en) * 1987-07-09 1987-08-12 British Aerospace Comparator circuits
US4959558A (en) * 1988-03-31 1990-09-25 U.S. Philips Corporation Circuit arrangement for detecting cross-over by an alternating voltage of a fixed reference voltage level
US4926442A (en) * 1988-06-17 1990-05-15 International Business Machines Corporation CMOS signal threshold detector
US4891535A (en) * 1988-12-20 1990-01-02 Tektronix, Inc. Single supply ECL to CMOS converter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55128919A (en) * 1979-03-28 1980-10-06 Hitachi Denshi Ltd Waveform shaping unit
JPS56115023A (en) * 1980-02-16 1981-09-10 Nec Corp Automatic threshold level controlling circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007282182A (ja) * 2006-03-15 2007-10-25 Toyota Central Res & Dev Lab Inc ２値化回路
JP2009200944A (ja) * 2008-02-22 2009-09-03 Oki Semiconductor Co Ltd ヒステリシスコンパレータ

Also Published As

Publication number Publication date
EP0338517A3 (en) 1990-03-14
KR890016758A (ko) 1989-11-30
KR920003447B1 (ko) 1992-05-01
EP0338517A2 (en) 1989-10-25
US5003196A (en) 1991-03-26

Similar Documents

Publication Publication Date Title
JPH01265718A (ja) シュミットトリガ回路
JPH0332026B2 (ja)
JPS58500864A (ja) 電子点火装置又はその類似物に使用する雑音ブランカ回路
US5652836A (en) CPU reset circuit
EP0582289B1 (en) Transistor circuit for holding peak/bottom level of signal
EP0110601B1 (en) Trigger circuit
JPS59221026A (ja) デジタル信号受信回路
JPH0332113Y2 (ja)
US6304107B1 (en) Comparator metastability performance from an enhanced comparator detection circuit
JP3270221B2 (ja) 光信号受信回路
JPH0583007B2 (ja)
JPS59193617A (ja) デジタル信号受信回路
JPH0349168B2 (ja)
KR0120585B1 (ko) 스탠더드/롱 플레이(sp/lp) 판별회로
JP2603355B2 (ja) 集積回路装置
JPH0358614A (ja) 半導体装置
JPH0749421Y2 (ja) ピーク検出回路
JP2626023B2 (ja) 磁気ヘッドドライブ装置
SU1041984A1 (ru) Преобразователь разности напр жений
JPS6118462Y2 (ja)
JPH0349167B2 (ja)
JPH0467365B2 (ja)
JPS63193377A (ja) 振巾検出方式
JPS5825712A (ja) 増幅回路
JPH042963B2 (ja)