-
Die vorliegende Erfindung bezieht sich auf eine
integrierte Halbleiterschaltungsanordnung, zum Beispiel auf
eine Halbleiterverzögerungsschaltungsanordnung mit einer
Vielzahl von Inverterschaltungen, die kaskadiert sind.
-
Eine Halbleiterverzögerungsschaltungsanordnung wird für
ein optisches Plattensystem verwendet, zum Beispiel für ein
Laserplattensystem oder ein Kompaktplattensystem. Die
Halbleiterverzögerungsschaltungsanordnung wird zum Verzögern
eines detektierten Signals des optischen Plattensystems
eingesetzt, um eine Synchronisierung aufrechtzuerhalten,
selbst wenn die Mittelposition der optischen Platte
verschoben ist. Da nämlich die Mittelposition einer
optischen Platte bei einem Produktionsschritt nicht
vollkommen in der genauen Mitte der Platte gebildet werden kann,
muß in dem optischen Plattensystem eine
Halbleiterverzögerungsschaltung zur Synchronisierung vorgesehen sein. Es sei
angemerkt, daß die Halbleiterverzögerungsschaltungsanordnung
zum Beispiel durch eine Vielzahl von Inverterschaltungen
gebildet ist, die kaskadiert sind, und ein Eingangssignal
der Halbleiterverzögerungsschaltungsanordnung in
Übereinstimmung mit einem Wert einer Energieversorgungsspannung,
die an der Vielzahl von Inverterschaltungen in der
Halbleiterverzögerungsschaltungsanordnung anliegt, verzögert wird.
-
In letzter Zeit wird das Layoutmuster von
vorgeschlagenen Halbleiterverzögerungsschaltungsanordnungen durch die
Forderung nach einer hohen Integration immer mehr
miniaturisiert, und so sind Inverterschaltungen angrenzend aneinander
angeordnet. Transistoren desselben Leitfähigkeitstyps (P-
Kanal-Typ oder N-Kanal-Typ) der Vielzahl von
Inverterschaltungen in der Halbleiterverzögerungsschaltungsanordnung sind
dann so angeordnet, daß ihre Sourcezonen integral
miteinander gebildet sind, um eine gemeinsame Sourcezone zu bilden.
In diesem Fall ist eine Substratkontaktdiffusionszone, die
eine N&spplus;-Schicht oder P&spplus;-Schicht und ein entgegengesetzter
Leitfähigkeitstyp in bezug auf die gemeinsame Sourcezone ist
und eine höhere Verunreinigungsdichte als ein Substrat hat,
für die gemeinsame Sourcezone separat von der gemeinsamen
Sourcezone angeordnet. Die gemeinsame Sourcezone und die
Substratkontaktdiffusionszone sind durch
Aluminiumverdrahtungen mit Energiequellen verbunden.
-
Wenn jedoch ein spezieller Transistor in der obigen
Anordnung arbeitet, fließt ein Arbeitsstrom des Transistors
zu einer Aluminiumverdrahtung durch die gemeinsame
Sourcezone, das heißt, der Arbeitsstrom des Transistors fließt
nicht nur durch eine Sourcezone, welche die gemeinsame
Sourcezone des speziellen Transistors ist, sondern fließt
auch durch eine Sourcezone, die auch die gemeinsame
Sourcezone eines Transistors ist, der mit dem speziellen
Transistor benachbart ist. Dann können auf Grund eines
Kontaktwiderstandes zwischen der gemeinsamen Sourcezone und der
Aluminiumverdrahtung, etc., Sourcepotentiale der speziellen
und der benachbarten Transistoren, die die gemeinsame
Sourcezone haben, gegenseitig beeinflußt werden.
-
Ferner verlaufen in dem Layoutmuster der
vorgeschlagenen Haibleiterverzögerungsschaltungsanordnung Leitungen, die
die entsprechenden Source- und Drainzonen der p-Kanal-Typ-
und N-Kanal-Typ-Transistoren verbinden, parallel zueinander,
und eine Polysiliziumschicht, die eine Gateelektrode bildet,
und eine Aluminiumverdrahtung zum Verbinden der Drainzone
des entsprechenden Transistors sind durch Kombinieren
linearer Abschnitte gebildet. Deshalb kann ein Muster, das
eine einzelne Inverterschaltung bildet, viele unnütze
Abschnitte haben, wodurch das Gesamtmuster größer wird.
Außerdem weicht bei dem Layoutmuster der vorgeschlagenen
Halbleiterverzögerungsschaltungsanordnung das Tastverhältnis
einer Ausgangswellenform bei steigender Anzahl von
Umkehrreihen allmählich von dem Tastverhältnis einer ersten
Eingangswellenform ab. Diese Probleme bei der vorgeschlagen
nen Halbleiterverzögerungsschaltungsanordnung werden unter
Bezugnahme auf die beiliegenden Zeichnungen später
beschrieben.
-
Eine Aufgabe der vorliegenden Erfindung ist das
Vorsehen einer integrierten Halbleiterschaltungsanordnung,
die den Effekt hat, daß beim Fließen eines Arbeitsstromes zu
einem Transistor ein Sourcepotential eines anderen
Transistors, der an den ersten Transistor angrenzt und ihm
zugewandt ist, nie beeinflußt wird. Eine andere Aufgabe der
vorliegenden Erfindung besteht darin, eine integrierte
Halbleiterschaltungsanordnung mit einem miniaturisierten
Muster und einem reduzierten Layoutbereich, der so klein wie
möglich ist, vorzusehen. Außerdem besteht eine andere
Aufgabe der vorliegenden Erfindung darin, eine integrierte
Halbleiterschaltungsanordnung mit einem Tastverhältnis der
Ausgangswellenform vorzusehen, das gleich jenem einer ersten
Eingangswellenform ist.
-
Gemäß der vorliegenden Erfindung ist eine integrierte
Halbleiterschaltungsanordnung vorgesehen, die ein
Transistorenpaar desselben Leitfähigkeitstyps umfaßt, das Sourcezonen
hat, die eine gemeinsame Energieversorgungsspannung
empfangen, wobei die Sourcezonen angrenzend aneinander und
einander zugewandt angeordnet sind; und eine
Substratkontaktdiffusionszone, deren Leitfähigkeitstyp dem der
Sourcezonen entgegengesetzt ist, wobei sich die
Substratkontaktdiffusionszone zwischen den Sourcezonen erstreckt.
Deshalb beeinflussen die Sourcezonen einander nicht.
-
Die integrierte Halbleiterschaltungsanordnung kann eine
Vielzahl von Transistorenpaaren desselben Leitfähigkeitstyps
umfassen. Eine Substratkontaktdiffusionszone kann sich zu
entsprechenden Sourcezonen der Transistorenpaare in
angrenzenden Stufen und herausragend erstrecken, um sich
Kanalbildungszonen der Transistoren mit den entsprechenden
Sourcezonen zu nähern.
-
Ferner kann eine Ausführungsform der vorliegenden
Erfindung eine integrierte Halbleiterschaltungsanordnung
vorsehen, die eine erste Energieversorgungsleitung, eine
zweite Energieversorgungsleitung und eine Vielzahl von
Inverterschaltungen umfaßt. Die Inverterschaltungen sind
kaskadiert, und jede der Inverterschaltungen ist mit den
ersten und zweiten Energieversorgungsleitungen verbunden.
Jede der Inverterschaltungen ist durch einen Transistor des
ersten Leitfähigkeitstyps und durch einen Transistor des
zweiten Leitfähigkeitstyps gebildet. Ein Transistorenpaar
desselben Leitfähigkeitstyps hat Sourcezonen, die angrenzend
aneinander und einander zugewandt angeordnet sind. Der
Leitfähigkeitstyp der Substratkontaktdiffusionszone ist dem
der Sourcezonen entgegengesetzt, und sie hat eine höhere
Verunreinigungsdichte als das Substrat.
-
Die Substratkontaktdiffusionszone kann eine höhere
Verunreinigungsdichte als das Substrat haben. Der Transistor
des ersten Leitfähigkeitstyps kann ein P-Kanal-Typ-
Transistor sein, und der Transistor des zweiten
Leitfähigkeitstyps kann ein N-Kanal-Typ-Transistor sein, und die
erste Energieversorgungsleitung kann zum Anlegen einer
Energieversorgung mit hohem Potential an eine Sourcezone
jedes P-Kanal-Typ-Transistor der Inverterschaltungen
verwendet werden, und die zweite Energieversorgungsleitung
kann zum Anlegen einer Energieversorgung mit niedrigem
Potential an eine Sourcezone jedes N-Kanal-Typ-Transistors
der Inverterschaltungen verwendet werden.
-
Die Substratkontaktdiffusionszone zwischen den
Sourcezonen des Transistorenpaares kann einen Kontaktabschnitt zum
Verbinden einer Aluminiumverdrahtung enthalten. Die Breite
der Substratkontaktdiffusionszone zwischen den Sourcezonen
des Transistorenpaares kann kleiner als die minimale Breite
der Diffusion sein. Die Breite der
substratkontaktdiffusionszone zwischen den Sourcezonen des Transistorenpaares
kann kleiner als 4 Mikrometer sein.
-
Die vielzahl von Inverterschaltungen kann in vielen
Reihen angeordnet sein, geradzahlige Male sequentiell
geschlängelt und kaskadiert sein, die Anzahl von Stufen der
Inverterschaltungen in jeder Reihe kann ungerade sein. Die
Anzahl von stuf en der Inverterschaltungen in der letzten
Reihe kann gerade sein. Ein EINschalt-Widerstandswert des
Transistors des ersten Leitfähigkeitstyps kann sich von dem
des Transistors des zweiten Leitfähigkeitstyps
unterscheiden.
-
Zusätzlich kann eine Ausführungsform der vorliegenden
Erfindung eine integrierte Halbleiterschaltungsanordnung
vorsehen, die eine erste Energieversorgungsleitung, eine
zweite Energieversorgungsleitung und eine vielzahl von
Inverterschaltungen umfaßt. Die Inverterschaltungen sind
kaskadiert, und jede der Inverterschaltungen ist mit den
ersten und zweiten Energieversorgungsleitung verbunden,
und jede der Inverterschaltungen ist durch einen Transistor
des ersten Leitfähigkeitstyps und durch einen Transistor des
zweiten Leitfähigkeitstyps gebildet.
-
Source- und Drainzonen der Transistoren des ersten und
zweiten Leitfähigkeitstyps sind so angeordnet, daß
weiterungen von Leitungen, die die entsprechenden Source-
und Drainzonen der Transistoren des ersten und zweiten
Leittfähigkeitstyps verbinden, einander überschneiden, und
eine leitende Schicht mit Gateelektroden ist senkrecht zu
den Source- und Drainzonen angeordnet.
-
Eine Grundrißform eines Verdrahtungskontaktes, der für
jede der Source- und Drainzonen der Transistoren des ersten
und zweiten Leitfähigkeitstyps vorgesehen ist, kann
hexagonal sein. Die Verdrahtung zum gegenseitigen Verbinden der
Drainzonen der Transistoren des ersten und zweiten
Leitfähigkeitstyps kann gegenüber einer Krümmung der
leitenden Schicht mit den Gateelektroden der Transistoren
des ersten und zweiten Leitfähigkeitstyps gekrümmt sein. Die
Verdrahtung zum gegenseitigen Verbinden der Drainzonen der
Transistoren des ersten und zweiten Leitfähigkeitstyps kann
mit einer leitenden Schicht verbunden sein, die
entsprechende Gateelektroden einer Inverterschaltung der nächsten Stufe
hat.
-
Als Beispiel wird Bezug auf die bei liegenden
Zeichnungen genommen, in denen:-
-
Figur 1 eine Draufsicht ist, die ein Layout eines
einzelnen Inverterabschnittes einer vorgeschlagenen
Halbleiterverzögerungsschaltungsanordnung nach Stand der Technik
zeigt;
-
Fig. 2 eine Schnittansicht ist, die den einzelnen
Inverterabschnitt der
Halbleiterverzögerungsschaltungsanordnung zeigt, der in Fig. 1 dargestellt ist;
-
Fig. 3 eine Ansicht einer Ersatzschaltung ist, die den
einzelnen Inverterabschnitt der
Halbleiterverzögerungsschaltungsanordnung zeigt, der in Fig. 1 dargestellt ist;
-
Fig. 4 ein Blockdiagramm ist, das ein optisches
Plattensystem als Beispiel des Einsatzes der
Halbleiterverzögerungsschaltungsanordnung zeigt;
-
Fig. 5 eine Schaltungsansicht ist, die die in Fig. 4
gezeigte Halbleiterverzögerungsschaltungsanordnung
darstellt;
-
Fig. 6 eine Draufsicht ist, die ein Layout einer
Halbleiterverzögerungsschaltungsanordnung gemäß einer ersten
Ausführungsform der vorliegenden Erfindung zeigt;
-
Fig. 7 eine Draufsicht ist, die ein Layout der
Halbleiterverzögerungsschaltungsanordnung von Fig. 6 mit
einer ersten Aluminiumverdrahtungsschicht zeigt, die
hervorgehoben ist;
-
Fig. 8 eine Draufsicht ist, die ein Layout der
Halbleiterverzögerungsschaltungsanordnung von Fig. 6 mit
Kontakten zwischen den ersten und zweiten
Aluminiumverdrahtungsschichten zeigt, die hervorgehoben sind;
-
Fig. 9 eine Draufsicht ist, die ein Layout der
Halbleiterverzögerungsschaltungsanordnung von Fig. 6 mit den
ersten und zweiten Aluminiumverdrahtungsschichten zeigt, die
hervorgehoben sind;
-
Fig. 10 eine Ansicht einer Ersatzschaltung ist, die
einen Inverterabschnitt der
Halbleiterverzögerungsschaltungsanordnung zeigt, die in Fig. 8 dargestellt ist;
-
Fig. 11 eine Schnittansicht ist, die die
Halbleiterverzögerungsschaltungsanordnung längs einer Linie A-A von Fig.
8 zeigt;
-
Fig. 12 eine Schnittansicht ist, die die
Halbleiterverzögerungsschaltungsanordnung längs einer Linie B-B von Fig.
8 zeigt;
-
Fig. 13 eine schnittansicht ist, die einen Teil der
Halbleiterverzögerungsschaltungsanordnung gemäß einem
vorhergehenden vorschlag zeigt;
-
Fig. 14 eine schnittansicht ist, die einen Teil der
Halbleiterverzögerungsschaltungsanordnung zeigt, die die
vorliegende Erfindung verkörpert;
-
Fig. 15 eine Schaltungsansicht ist, die die
Halbleiterverzögerugsschaltungsanordnung zeigt, die die vorliegende
Erfindung verkörpert;
-
Fig. 16 eine Ansicht ist, die die Einzelheiten eines
Verbindungsabschnittes zwischen Inverterspalten zeigt, die
in Fig. 15 gezeigt sind;
-
Fig. 17 eine Draufsicht ist, die ein Layout einer
Halbleiterverzögerungsschaltungsanordnung gemäß einem
vorhergehenden Vorschlag zeigt;
-
Fig. 18 eine Draufsicht ist, die ein Layout einer
Halbleiterverzögerungsschaltungsanordnung gemäß einer
zweiten Ausführungsform der vorliegenden Erfindung zeigt;
-
Fig. 19 eine Draufsicht ist, die ein Layout der
Halbleiterverzögerungsschaltungsanordnung von Fig. 18 mit
hervorgehobenen Aluminiumverdrahtungsschichten zeigt;
-
Fig. 20a eine grafische Darstellung ist, die ein
Spektrum einer Eingangswellenform einer
Halbleiterverzögerungsschaltungsanordnung zeigt;
-
Fig. 20b eine grafische Darstellung ist, die ein
Spektrum einer Ausgangswellenform einer
Halbleiterverzögerungsschaltungsanordnung gemäß einem vorhergehenden
Vorschlag zeigt;
-
Fig. 20c eine grafische Darstellung ist, die ein
Spektrum einer Ausgangswellenform einer
Halbleiterverzögerungsschaltungsanordnung zeigt, die die vorliegende
Erfindung verkörpert;
-
Fig. 21 eine Ansicht ist, die eine Anordnung einer
mehrstufigen Inverterschaltung in einer
Halbleiterverzögerungsschaltungsanordnung gemäß einem vorhergehenden
Vorschlag zeigt;
-
Fig. 22 eine Schaltungsansicht ist, die die Anordnung
jeder Inverterschaltung von Fig. 21 zeigt;
-
Fig. 23 ein Diagramm zum Erläutern von Eingangs- und
Ausgangswellenformen von entsprechenden Punkten der
mehrstufigen Inverterschaltung von Fig. 21 ist;
-
Fig. 24 eine Ansicht ist, die eine Anordnung einer
mehrstuf igen Inverterschaltung in einer
Halbleiterverzögerungsschaltungsanordnung als Variante der Ausführungsformen
gemäß der vorliegenden Erfindung zeigt;
-
Fig. 25 ein Diagramm zum Erläutern von Eingangs- und
Ausgangswellenformen von entsprechenden Punkten der
mehrstufigen Inverterschaltung von Fig. 24 ist; und
-
Fig. 26 eine Draufsicht ist, die eine Anordnung eines
Teils der mehrstufigen Inverterschaltung zeigt, die in Fig.
24 dargestellt ist.
-
Für ein besseres Verstehen der bevorzugten
Ausführungsformen der vorliegenden Erfindung werden zuerst die Probleme
der verwandten Technik erläutert.
-
Figur 1 ist eine Draufsicht, die ein Layout eines
einzelnen Inverterabschnittes einer
Halbleiterverzögerungsschaltungsanordnung bei einem vorhergehenden Vorschlag
zeigt. Die Halbleiterverzögerungsschaltungsanordnung wird
für ein optisches Plattensystem verwendet und zum Verzögern
eines detektierten Signals des optischen Plattensystems
eingesetzt, um eine Synchronisierung aufrechtzuerhalten,
selbst wenn eine Mittelposition der optischen Platte
verschoben ist. Da nämlich die Mittelposition der optischen
Platte bei einem Produktionsschritt nicht vollkommen in der
genauen Mitte der Platte gebildet werden kann, muß in dem
optischen Plattensystem zur Synchronisierung eine
Halbleiterverzögerungsschaltungsanordnung vorgesehen sein. Es sei
angemerkt, daß die Halbleiterverzögerungsschaltungsanordnung
zum Beispiel durch eine Vielzahl von Inverterschaltungen
gebildet ist, die kaskadiert sind, und ein Eingangssignal
der Halbleiterverzögerungsschaltungsanordnung in
Übereinstimmung mit einem Wert einer Energieversorgungsspannung,
die der Vielzahl von Inverterschaltungen in der
Halbleiterverzögerungsschaltungsanordnung zugeführt wird, verzögert
wird.
-
Wie in Fig. 1 gezeigt, bilden ein N-Kanal-Transistor
Qn' und ein P-Kanal-Transistor Qp' die Inverterschaltung.
Figur 2 ist eine Schnittansicht, die den einzelnen
Inverterabschnitt der Halbleiterverzögerungsschaltungsanordnung
zeigt, der in Fig. 1 dargestellt ist. Bei einem P&supmin;-Typ-
Halbleitersubstrat 11' umfaßt der N-Kanal-Transistor Qn'
eine N&spplus;-Diffusionsschicht, die als Sourcediffusionszone 21'
und Draindiffusionszone 22' wirkt. Angrenzend an die
Sourcediffusionszone 21' befindet sich eine P&spplus;-Diffusionsschicht,
die als Substratkontaktdiffusionszone 31' wirkt. Solch eine
Anordnung ist zum Beispiel aus den Patentkurzfassungen von
Japan, Bd. 9, Nr. 8, (E-289) [1731], 12. Jan. 1985, und JP-
A-59 158 546, 8. Sept. 1984, bekannt. Bezugszeichen 4' ist
eine Polysiliziumschicht, die als gemeinsame Gateelektrode
in bezug auf den N-Kanal-Transistor Qn' und den P-Kanal-
Transistor Qp' (in Fig. 2 nicht gezeigt) wirkt.
Bezugszeichen 41' ist ein Aluminiumdraht für Eingangssignale, der mit
der Polysiliziumschicht 4' verbunden ist. Bezugszeichen 5'
ist ein Aluminiumdraht, der mit der Sourcediffusionszone 21'
und der Substratkontaktdiffusionszone 31' an entsprechenden
Kontaktabschnitten 51' und 52' verbunden ist. Der
Aluminiumdraht 5' ist zum Beispiel mit einer Energiequelle Vss mit
niedrigem Potential verbunden. Bezugszeichen 6' ist ein
Aluminiumdraht, der die Draindiffusionszone 22' des N-Kanal-
Transistors Qn' mit einer Draindiffusionszone (P&spplus;-Schicht)
23' des P-Kanal-Transistors Qp' an entsprechenden
Kontaktabschnitten 61' und 62' verbindet. Durch den Aluminiumdraht
6' werden Ausgangssignale der inverterschaltung aufgenommen.
Andererseits sind eine Sourcediffusionszone (P&spplus;-Schicht) 24'
und eine Substratkontaktdiffusionszone (N&spplus;-Schicht) 32', die
an die Zone 24' des P-Kanal-Transistors Qp' angrenzt, mit
einem Aluminiumdraht 7' über entsprechende Kontaktabschnitte
71' und 72' verbunden. Der Aluminiumdraht 7' ist zum
Beispiel mit einer Energiequelle Vcc mit hohem Potential
verbunden. Bezugszeichen 8' bezeichnet einen Isolierfilm,
wie einen Siliziumoxidfilm. Figur 3 ist eine Ansicht einer
Ersatzschaltung, die den einzelnen Inverterabschnitt der
Halbleiterverzögerungsschaltungsanordnung zeigt, der in Fig.
1 dargestellt ist.
-
Figur 1 zeigt nur das Layout des Abschnittes, der den
einzelnen Inverter in der
Halbleiterverzögerungsschaltungsanordnung bildet. In letzter Zeit wird solch ein
Layoutmuster einer HalbleiterverzögerungsschaltungSanordnung immer
mehr miniaturisiert. Als Resultat ist ein Inverter, zum
Beispiel der obengenannte, angrenzend an einen anderen
Inverter angeordnet. Transistoren desselben
Leitfähigkeitstyps (P-Kanal-Typ oder N-Kanal-Typ) sind dann so angeordnet,
daß ihre Sourcezonen integral miteinander gebildet sind, um
eine gemeinsame Sourcezone zu bilden. In diesem Fall ist
eine Substratkontaktdiffusionsschicht (Zone), die eine N&spplus;-
Schicht oder P&spplus;-Schicht und von entgegengesetztem
Leitfähigkeitstyp in bezug auf die gemeinsame Sourcezone ist und eine
höhere Verunreinigungsdichte als ein Substrat hat, für die
gemeinsame Sourcezone und separat von der gemeinsamen
Sourcezone angeordnet. Die gemeinsame Sourcezone und die
Substratkontaktdiffusionszone sind mit einer vorbestimmten
Energiequelle über eine Aluminiumverdrahtung verbunden.
-
Wenn jedoch ein Transistor in der obengenannten
Anordnung arbeitet, fließt ein Arbeitsstrom des Transistors
zu der Aluminiumverdrahtung über die obengenannte gemeinsame
Sourcezone. Dann ändert sich auf Grund eines
Kontaktwiderstandes zwischen der gemeinsamen Sourcezone und der
Aluminiumverdrahtung, etc., ein Sourcepotential des anderen
Transistors mit der gemeinsamen Sourcezone, so daß
Kennlinien, zum Beispiel eine Schwellenspannung, des anderen
Transistors beeinflußt werden können.
-
Es ist eine Aufgabe der vorliegenden Erfindung, solch
ein Problem zu lösen. Selbst wenn Sourcezonen eines
Transistorenpaares mit demselben Leitfähigkeitstyps angrenzend
aneinander und einander zugewandt angeordnet sind, sind die
Sourcezonen durch eine Substratkontaktdiffusionszone
getrennt, die in bezug auf die Sourcezonen einen
entgegengesetzten Leitfähigkeitstyps hat und eine höhere
Verunreinigungsdichte als das Substrat hat. Als Resultat beeinflußt
die Wirkung eines Arbeitsstromes, der zu einem Transistor
fließt, nie eine Source des anderen Transistors.
-
Ferner verlaufen gemäß dem obengenannten Layout die
Leitungen, die die entsprechenden Source- und Drainzonen der
P-Kanal- und N-Kanal-Transistoren verbinden, parallel
zueinander. Die Polysiliziumschicht mit den Gateelektroden
der entsprechenden Transistoren und die Aluminiumverdrahtung
zum Verbinden der Drainzonen der entsprechenden Transistoren
sind durch Kombinieren linearer Abschnitte gebildet.
Demzufolge kann ein Muster, das eine einzelne
Inverterschaltung bildet, oder mit anderen Worten, ein Bereich, der für
das Layout der Inverterschaltung benötigt wird, viele
unnütze Abschnitte haben, die das Gesamtmuster vergrößern.
-
Wenn eine besonders große Anzahl von
Inverterschaltungen, die zum Beispiel in vielen Stufen verbunden sind,
vorgesehen ist, tritt deshalb das Problem auf, daß sie den
allgemeinen Layoutbereich vergrößern, das heißt, die Anzahl
von Inverterschaltungen, die in einem Einheitsbereich
angeordnet werden können, ist ziemlich begrenzt.
-
Ausführungsformen der Erfindung können auch das obige
Problem lösen, so daß das Muster einer Inverterschaltung
miniaturisiert und verbessert werden kann, um den
Layoutbereich soweit wie möglich zu reduzieren, oder um die Anzahl
von Inverterschaltungen, die in einem Einheitsbereich
anzuordnen sind, soweit wie möglich zu erhöhen.
-
Figur 4 ist eine Blockansicht, die ein optisches
Plattensystem als Beispiel des Einsatzes der
Halbleiterverzögerungsschaltungsanordnung zeigt. Wie oben beschreiben,
wird eine Halbleiterverzögerungsschaltungsasnordnung für ein
optisches Plattensystem verwendet und zum Verzögern eines
detektierten Signals des optischen Plattensystems genutzt,
um eine Synchronisierung aufrechtzuerhalten, auch wenn eine
Mittelposition einer optischen Platte verschoben ist.
-
Wie in Fig. 4 gezeigt, ist ein optisches Plattensystem
grundsätzlich durch einen Aufnehmer 401, eine
Halbleiterverzögerungsschaltungsanordnung (Phasencontroller) 402,
einen FM-Detektionsabschnitt 403, einen
Synchronisierungssignalauswahlabschnitt 404 und einen Phasendifferenzdetektor
405 gebildet. Daten (zum Beispiel Videosignaldaten oder
Daten von akustischen Signalen), die auf einer optischen
Platte 400 gespeichert sind, werden durch den Aufnehmer 401
aufgenommen, und ein Ausgangssignal des Aufnehmers 401 wird
der Halbleiterverzögerungsschaltungsanordnung 402 zugeführt.
Ein Ausgangssignal der
Halbleiterverzögerungsschaltungsanordnung 402 wird dem FM-Detektionsabschnitt 403 zugeführt,
und ein Ausgangssignal des optischen Plattensystems, zum
Beispiel ein Videosignal oder ein akustisches Signal, wird
von dem FM-Detektionsabschnitt 403 ausgegeben. Es sei
angemerkt, daß ein Synchronisierungssignal durch den
Synchronisierungssignalauswahlabschnitt 404 über den FM-
Detektionsabschnitt 403 ausgewählt wird, und das
Ausgangssignal des Synchronisierungssignalauswahlabschnittes 404
wird dem Phasendifferenzdetektor 405 zugeführt. Dem
Phasendifferenzdetektor 405 wird auch ein Bezugssignal zugeführt,
und der Phasendifferenzdetektor 405 gibt ein
Spannungssteuersignal an die
Halbleiterverzögerungsschaltungsanordnung 402 aus, indem das Synchronisierungssignal von dem
Synchronisierungssignalauswahlabschnitt 404 und das
Bezugssignal verglichen werden.
-
Bei der obigen Beschreibung ist das Ausgangssignal des
Aufnehmers 401 ein frequenzinoduliertes Signal, das eine
Phasenschwankung von ± 27 us enthält, und diese
Phasenschwankung wird zum Beispiel durch eine Exzentrizität einer
Mittelposition bei der optischen Platte 400 hervorgerufen.
Die Mittelposition der optischen Platte kann nämlich bei
einem Produktionsschritt nicht vollkommen in der genauen
Mitte der Platte gebildet werden, so wird die
Halbleiterverzögerungsschaltungsanordnung 402 zum Verzögern des
Ausgangssignals von dem Aufnehmer 401 eingesetzt, um in
Übereinstimmung mit dem Spannungssteuersignal, das von dem
Phasendifferenzdetektor 405 ausgegeben wurde, eine Synchronisierung
aufrechtzuerhalten. Es sei angemerkt, daß die
Halbleiterverzögerungsschaltungsanordnung
402 zum Beispiel durch eine
Vielzahl von Inverterschaltungen gebildet ist, die
kaskadiert sind, und das Ausgangssignal des Aufnehmers 401
zum Synchronisieren durch das Synchronisierungssignal von
dem Synchronisierungssignalauswahlabschnitt 404 und das
Bezugssignal verzögert wird, in Übereinstimmung mit einem
Wert einer Energieversorgungsspannung, welcher das
Spannungssteuersignal ist, das der Vielzahl von
Inverterschaltungen in der Halbleiterverzögerungsschaltungsanordnung
zugeführt wird. Demzufolge wird das Ausgangssignal des
optischen Plattensystems, welches das Ausgangssignal des FM-
Detektionsabschnittes 403 ist, ohne Phasenschwankung in
einem stabilen Zustand gehalten. Bei der obigen Beschreibung
ist ein Verzögerungswert der
Halbleiterverzögerungsschaltungsanordnung 402 festgelegt, um ein Wert zu sein, der
größer als der Phasenschwankungsbereich (zum Beispiel ± 27
us) des frequenzmodulierten Signals ist, das von dem
Aufnehmer 401 aufgenommen wurde. Zum Beispiel ist der
Verzögerungswert der
Halbleiterverzögerungsschaltungsanordnung 402 auf 60 us festgelegt.
-
Figur 5 ist eine Schaltungsansicht, die die in Fig. 4
gezeigte Halbleiterverzögerungsschaltungsanordnung
darstellt. Wie in Fig. 5 gezeigt, ist die
Halbleiterverzögerungsschaltungsanordnung 402 durch eine Vielzahl von
Inverterschaltungen I&sub1; , I&sub2; , I&sub3; , ... , In-1 , In , In+1 , ...
gebildet. Zum Beispiel ist die
Halbleiterverzögerungsschaltungstungsanordnung 402 durch eine Vielzahl von Reihen R&sub1; , R&sub2; ,
R3 , ... gebildet, wobei jede der Reihen ein paar Hundert
Inverter enthält, und die
Halbleiterverzögerungsschaltungsanordnung 402 ist durch 24000 Stufen von Inverterschaltungen
gebildet, die kaskadiert sind.
-
Als nächstes werden bevorzugte Ausführungsformen der
vorliegenden Erfindung beschrieben.
-
Unten werden einige Ausführungsformen einer
Halbleiterverzögerungsschaltungsanordnung
gemäß der vorliegenden
Erfindung unter Bezugnahme auf die Zeichnungen beschrieben.
-
Figuren 6 bis 8 zeigen ein Layout einer
Halbleiterverzögerungsschaltungsanordnung gemäß einer Ausführungsform der
vorliegenden Erfindung. Bei der
Halbleiterverzögerungsschaltungsanordnung sind mehrstufige Inverterschaltungen, die P-
Kanal-Transistoren und N-Kanal-Transistoren umfassen,
kaskadiert. Die Verdrahtung (Aluminiumverdrahtung) zum
verbinden von entsprechenden Drainzonen einer vorbestimmten
verterschaltung ist nämlich mit einer leitenden Schicht
verbunden, zum Beispiel mit einer Polysiliziumschicht, die
entsprechende Gateelektroden einer Inverterschaltung der
nächsten Stufe hat. Auf diese Weise sind viele Inverter
aufeinanderfolgend in vielen Stufen, zum Beispiel 24000
Stufen, und in vielen Spalten verbunden, um eine
Verzögerungsschaltung, etc., zu bilden.
-
Figur 6 zeigt ein Layoutmuster, das Source- und
Draindiffusionszonen der P-Kanal-Transistoren und N-Kanal-
Transistoren enthält, die Inverterschaltungen bilden,
Polysiliziumschichten mit Gateelektroden der entsprechenden
Transistoren, und Substrat- (Energiequellen-)
Kontaktdiffusionsschichten (Zonen), die zwischen entsprechenden
Sourcezonen der P-Kanal-Transistoren angeordnet sind, die
benachbarte Inverter bilden, und zwischen entsprechenden
Sourcezonen der N-Kanal-Transistoren, die benachbarte
Inverter bilden.
-
In Fig. 6 sind nämlich die Bezugszeichen 21 und 22
Source- bzw. Drainzonen (beides P&spplus;-Diffusionsschichten) des
P-Kanal-Transistors, der einen vorbestimmten Inverter
bildet. Bezugszeichen 23 und 24 sind Source- bzw. Drainzonen
(beides N&spplus;-Diffusionsschichten) des N-Kanal-Transistors, der
den Inverter bildet. Bezugszeichen 51 ist eine
Polysiliziumschicht. Beide Randabschnitte 51' und 51'' der
Polysiliziumschicht dienen als Gateelektroden des P-Kanal-Transistors
und des N-Kanaltransistors. Bezugszeichen 52 ist eine
Polysiliziumschicht mit Gateelektroden von entsprechenden
Transistoren, die einen Inverter der nächsten Stufe bilden.
Die Polysiliziumschicht 52 ist mit einer
Aluminiumverdrahtung verbunden, die in Fig. 7, 8 und 11 als
Aluminiumverdrahtung der ersten Schicht bezeichnet ist, zum Verbinden
der Drainzonen 22 und 24 der entsprechenden Transistoren.
Bezugszeichen 62', 62'' und 62''' sind Aluminiumkontakte,
siehe zum Beispiel Fig. 11, zum Verbinden der
Aluminiumverdrahtung 62 mit den Drainzonen 22 und 24 und der
Polysiliziumschicht 52.
-
Bezugszeichen 31 und 32 sind
Substratkontaktdiffusionszonen (N&spplus;-Diffusionsschichten), die zwischen den
entsprechenden Sourcezonen der P-Kanal-Transistoren
angeordnet sind, die benachbarte Inverter bilden. Die
Substratkontaktdiffusionszone 31 ist angeordnet, um zwischen
den Sourcezonen 21 und 21' der P-Kanal-Transistoren zu
liegen, die in der Längsrichtung einander zugewandt sind, d.
h., die P-Kanal-Transistoren, die Inverter von benachbarten
Spalten bilden. Die Breite der Zone 31, d. h., ein
Oberflächenabstand der Sourcezonen 21 und 21', kann schmaler
als zum Beispiel die minimale Kanallänge von einem der
Transistoren sein, die den Inverter bilden (bei diesem
Beispiel die Kanallänge des P-Kanal-Transistors).
Bezugszeichen 22' und 53'' sind eine Drainzone bzw. eine
Gateelektrode des P-Kanal-Transistors, der den Inverter der
benachbarten Spalte bildet. Andererseits ist die Substrat
kontaktdiffusionsschicht 32 angeordnet, um zwischen den
Sourcezonen der P-Kanal-Transistoren zu liegen, die Inverter
von aufeinanderfolgenden Stufen bilden. Jeder Randabschnitt
der Zone 32 ragt heraus, um sich einer Kanalbildungszone,
die ein Abschnitt genau unter einer Gateelektrode 51' ist,
eines Transistors mit der entsprechenden Sourcezone zu
nähern, zum Beispiel des P-Kanal-Transistors mit der
Source-EP
89308798.1
zone 21. Bezugszeichen 61', 61'' und 32' sind
Aluminiumkontakte zum Verbinden der Sourcezonen 21 und 21' und
Substratdiffusionszonen 31 und 32 mit der Aluminiumverdrahtung, die
zum Beispiel in Fig. 7, 8 und 11 als Aluminiumverdrahtung 61
der ersten Schicht bezeichnet ist.
-
Ähnlich sind Bezugszeichen 41 und 42
Substratkontaktdiffusionszonen (P&spplus;-Diffusionsschichten), die zwischen den
Sourcezonen der N-Kanal-Transistoren angeordnet sind, die
benachbarte Inverter bilden. Die Zone 41 ist angeordnet, um
zwischen den Sourcezonen 23 und 23' der N-Kanal-Transistoren
zu liegen, die in der Längsrichtung einander zugewandt sind,
d. h., die N-Kanal-Transistoren, die Inverter von
benachbarten Spalten bilden. Die Breite der Zone 41, d. h., ein
Oberflächenabstand zwischen den Sourcezonen 23 und 23', kann
auch schmaler als die minimale Kanallänge von einem der
entsprechenden Transistoren sein, die den Inverter bilden
(bei dieser Ausführungsform die Kanallänge des P-Kanal-
Transistors). Bezugszeichen 24' und 54'' sind eine Drainzone
bzw. eine Gateelektrode des N-Kanal-Transistors, der jeden
der Inverter der benachbarten Spalten bildet. Andererseits
ist die Zone 42 angeordnet, um zwischen den Sourcezonen der
N-Kanal-Transistoren zu liegen, die Inverter von
benachbarten Stufen bilden. Jeder Randabschnitt der Zone 42 ragt
heraus, um sich einer Kanalbildungszone, die ein Abschnitt
genau unter einer Gateelektrode 51'' ist, des Transistors
mit der entsprechenden Sourcezone zu nähern, zum Beispiel
des N-Kanal-Transistors mit der Sourcezone 23. Die
Bezugszeichen 63', 63'' und 42' sind Aluminiumkontakte zum
Verbinden der Sourcezonen 23 und 23' und der
Substratkontaktdiffusionszonen 41 und 42 mit einer
Aluminiumverdrahtung, zum Beispiel einer Aluminiumverdrahtung 63 der ersten
Schicht in Fig. 7, 8 und 11.
-
Figur 7 zeigt zusätzlich zu dem in Fig. 6 gezeigten
Layoutmuster ein Layoutmuster der Aluminiumverdrahtung der
ersten Schicht. Wie in Fig. 7 gezeigte hat die
Aluminiumverdrahtung 62 zum Verbinden der Drainzonen von entsprechenden
Transistoren, die einen vorbestimmten Inverter bilden, mit
einer Polysiliziumschicht Gateelektroden eines Inverters der
nächsten Stufe, die Aluminiumverdrahtung 61 zum verbinden
der entsprechendem Sourcezonen von P-Kanal-Transistoren, die
entsprechende Inverter bilden, mit den
Substratkontaktdiffusionszonen (N&spplus;-Zonen) ist zwischen den Sourcezonen
angeordnet, und die Aluminiumverdrahtung 63 zum Verbinden
der Sourcezonen von N-Kanal-Transistoren von entsprechendem
Invertern mit den Substratkontaktdiffusionszonen (P&spplus;-Zonen)
ist zwischen den Sourcezonen angeordnet. Figur 8 zeigt
zusätzlich zu den in Fig. 7 gezeigten entsprechendem
Layoutmustern ein Layoutmuster eines Aluminiumkontaktes 71' zum
Verbinden der Aluminiumverdrahtung 61 der ersten Schicht mit
einer Aluminiumverdrahtung 71 der zweiten Schicht, siehe zum
Beispiel Fig. 9 und 11, und einen Aluminiumkontakt 72' zum
Verbinden der ersten Aluminiumverdrahtung 63 mit einer
Aluminiumverdrahtung 72, siehe zum Beispiel Fig. 9 und 11.
Figur 9 zeigt ein Layoutmuster der Aluminiumverdrahtungen
61, 62 und 63 der ersten Schicht und der
Aluminiumverdrahtungen 71 und 72 der zweiten Schicht.
-
Figur 10 zeigt eine Ersatzschaltung eines einzelnen
Inverterabschnittes des in Fig. 8 gezeigten Layoutmusters.
Ein Bezugszeichen Qp kennzeichnet einen P-Kanal-Transistor
und Qn einen N-Kanal-Transistor Figuren 11 und 12 sind
Schnittansichten, die die
Halbleiterverzögerungsschaltungsanordnung längs einer Linie A-A bzw. einer Linie B-B von
Fig. 8 zeigen. In Fig. 11 und 12 ist Bezugszeichen 11 ein P&supmin;
-Typ-Halbleitersubstrat, 12 eine N&supmin;-Typ-Mulde, 8 ein
Feldoxidfilm und 9 ein Zwischenschichtisolierfilm.
-
Figur 13 ist eine Schnittansicht, die einen Teil der
Halbleiterverzögerungsschaltungsanordnung gemäß einem
vorhergehenden Vorschlag zeigt, und Figur 14 ist eine
Schnittansicht, die einen Teil der
Halbleiterverzögerungsschaltungsanordnung zeigt, die die vorliegende Erfindung
verkörpert.
-
Wie in Fig. 13 bei der Verzögerungsschaltungsanordnung
des vorher vorgeschlagenen Typs gezeigt, beeinflussen sich
zwei P-Kanal-Transistoren Qp&sub1; und Qp&sub2; , deren Sourcezonen
als gemeinsame Sourcezone 21a der vorgeschlagenen
Halbleiterverzögerungsschaltungsanordnung gemeinsam gebildet
sind, durch die gemeinsame Sourcezone 21a gegenseitig.
-
Wenn nämlich der P-Kanal-Transistor Qp&sub1; arbeitet und
ein Strom von der Aluminiumverdrahtung 61 über die
gemeinsame Sourcezone 21a zu einer Drainzone 22' fließt, fließt der
Strom zu der Drainzone 22' der Transistoren Qp&sub1; von der
Aluminiumverdrahtung 61 nicht nur durch einen
Aluminiumkontakt 61'' und die gemeinsame Sourcezone 21a (gezeigt durch
Bezugszeichen i&sub0;&sub1;' in Fig. 13), sondern fließt von der
Aluminiumverdrahtung 61 auch durch einen Aluminiumkontakt
61' und die gemeinsame Sourcezone 21a (gezeigt durch
Bezugszeichen i&sub0;&sub2;' in Fig. 13).
-
Ähnlich fließt, wenn der P-Kanal-Transistor Qp&sub2;
arbeitet und ein Strom von der Aluminiumverdrahtung 61 über
die gemeinsame Sourcezone 21a zu einer Drainzone 22 fließt,
der zu der Drainzone 22 der Transistoren Qp&sub2; fließende Strom
von der Aluminiumverdrahtung 61 nicht nur durch den
Aluminiumkontakt 61' und die gemeinsame Sourcezone 21a
(gezeigt durch Bezugszeichen i&sub0;&sub1; in Fig. 13), sondern fließt
von der Aluminiumverdrahtung 61 auch durch den
Aluminiumkontakt 61'' und die gemeinsame Sourcezone 21a (gezeigt durch
Bezugszeichen i&sub0;&sub2; in Fig. 13). Es sei angemerkt, daß das
obige Transistorenpaar desselben Leitfähigkeitstyps
angrenzend aneinander und einander zugewandt angeordnet ist
und die Halbleiterverzögerungsschaltungsanordnung eine
Vielzahl von Paaren von Transistoren desselben
Leitfähigkeitstyps umfaßt. Deshalb wird ein Eingangssignal der
Halbleiterverzögerungsschaltung,
zum Beispiel ein Ausgangssignal
eines Aufnehmers in einem optischen Plattensystem, verzerrt.
-
Umgekehrt sind, wie in Fig. 14 gezeigt, bei der
Halbleiterverzögerungsschaltungsanordnung der vorliegenden
Ausführungsform Sourcezonen 21' und 21 von zwei P-Kanal-
Transistoren Qp&sub1; und Qp&sub2; durch eine
Substratkontaktdiffusionszone 31 separat gebildet. Es sei angemerkt, daß ein
Leitfähigkeitstyp der Substratkontaktdiffusionszone 31 jenem
der Sourcezonen 21 und 21' der zwei P-Kanal-Transistoren Qp&sub1;
und Qp&sub2; entgegengesetzt ist. Die
Substratkontaktdiffusionszone 31 ist nämlich ein N-Kanal-Typ (N&spplus;-Diffusionsschicht),
und jede der Sourcezonen 21 und 21' der zwei
P-Kanal-Transistoren Qp&sub1; und Qp&sub2; ist ein P-Kanal-Typ
(P&spplus;-Diffusionsschicht), der zur Substratkontaktdiffusionszone 31
entgegengesetzt ist. Deshalb werden die P-Kanal-Transistoren Qp&sub1; und
Qp&sub2; nicht gegenseitig beeinflußt.
-
Wenn nämlich der P-Kanal-Transistor Qp&sub1; arbeitet und
ein Strom von der Aluminiumverdrahtung 61 zu einer Drainzone
22' fließt, fließt der Strom, der zu der Drainzone 22' der
Transistoren Qp&sub1; fließt, nur von der Aluminiuinverdrahtung 61
durch einen Aluminiumkontakt 61'' und die Sourcezone 21'
(gezeigt durch Bezugszeichen i&sub0;&sub1;' in Fig. 14), und der Strom
fließt von der Aluminiumverdrahtung 61 nie durch einen
Aluminiumkontakt 61', die Sourcezone 21, 21' und die
Substratkontaktdiffusionszone 31 (gezeigt durch
Bezugszeichen i&sub0;&sub2;' in Fig. 14), da der Strom i&sub0;&sub2;' durch die
Substratkontaktdiffusionszone 31 blockiert wird.
-
Ähnlich fließt, wenn der P-Kanal-Transistor Qp&sub2;
arbeitet und ein Strom von der Aluminiuinverdrahtung 61 zu
einer Drainzone 22 fließt, der Strom, der zu der Drainzone
22 der Transistoren Qp&sub2; fließt, von der Aluminiumverdrahtung
61 nur durch einen Aluminiumkontakt 61' und die Sourcezone
21 (gezeigt durch Bezugszeichen i&sub0;&sub1; in Fig. 14), und der
Strom fließt von der Aluminiumverdrahtung 61 nie durch einen
Aluminiumkontakt 61'' und die Sourcezone 21', 21 und die
Substratkontaktdiffusionszone 31 (gezeigt durch
Bezugszeichen i&sub0;&sub2; in Fig. 14), da der Strom i&sub0;&sub2; durch die Substrat
kontaktdiffusionszone 31 blockiert wird.
-
Wie oben beschrieben, hat die
Halbleiterverzögerungsschaltungsanordnung der vorliegenden Ausführungsform den
Effekt, daß ein Arbeitsstrom, der zu einem Transistor
fließt, nie ein Sourcepotential des anderen Transistors
beeinflußt, der an den ersten Transistor angrenzt und ihm
zugewandt ist.
-
Figur 15 zeigt eine Ersatzschaltung der
Halbleiterverzögerungsschaltungsanordnung, bei der die vorliegende
Erfindung angewendet ist, in der die Bezugszeichen I&sub1; bis I&sub7;
Inverter bezeichnen und "C" einen IC-Chip. Figur 16 zeigt
die Einzelheiten eines Verbindungsabschnittes zwischen
Inverterspalten, die in Fig. 15 gezeigt sind. Der
Verbindungsabschnitt zwischen Invertern von benachbarten
Spalten ist durch Bezugszeichen 64 gekennzeichnet. Andere
Bezugszeichen stimmen mit jenen überein, die in den anderen
Figuren gezeigt sind.
-
Wie oben beschrieben, sind gemäß der vorliegenden
Ausführungsform die Source- und Drainzonen 21, 22 und 23, 24
des P-Kanal-Transistors und N-Kanal-Transistors, die eine
einzelne Inverterschaltung bilden, mit solch einer Neigung
geordnet, daß sich eine Leitung, die die Source- und
Drainzonen 21 und 22 verbindet, und eine Leitung, die die
Zonen 23 und 24 verbindet, gegenseitig Schneiden. Zum
Beispiel sind sie um 45º in einer vorbestimmten Richtung von
einer horizontalen Linie von Fig. 6 aus geneigt. Beide
Flächen der leitenden Schicht (Polysiliziumschicht) 51 mit
den Gateelektroden dieser Transistoren sind so gekrümmt, daß
die Gateelektroden 51' und 51'' zu einer Leitung, die die
Source- und Drainzonen 21 und 22 verbindet, und zu einer
Leitung, die die Zonen 23 und 24 verbindet, senkrecht sind.
Andererseits ist die Aluminiumverdrahtung 62 zum Verbinden
der Drainzonen 22 und 24 der entsprechenden Transistoren
gegenüber der Krümmung der Polysiliziumschicht 51 gekrümmt.
Gemäß der vorliegenden Ausführungsform ist nämlich ein
Layoutmuster der entsprechenden Bauelemente einer einzelnen
CMOS-Inverterschaltung wie oben erwähnt gebildet. Auf Grund
dessen wird ein Bereich, der für das Layout benötigt wird,
sowohl in den Längs- als auch in den seitlichen Richtungen
völlig reduziert. Als Resultat kann die Anzahl von
Invertern, die in einem begrenzten Chipbereich anzuordnen
sind, drastisch erhöht werden.
-
Zusätzlich zu dem Layoutmuster der entsprechenden
obengenannten Bauelemente können die Aluminiumkontakte, zum
Beispiel 61' und 63', für die Aluminiumverdrahtung 61 und 63
für die entsprechenden Sourcezonen und die Aluminiumkontak
te, zum Beispiel 62', 62'' und 62''', für die
Aluminiumverdrahtung 62, die für die entsprechenden Drainzonen und
Polysiliziumschichten vorgesehen ist, jeweils in einer
hexagonalen Form gebildet sein. Verglichen mit einem
Aluminiumkontakt, der denselben Kontaktbereich aber eine rechteckige
Form hat, kann der hexagonale Kontakt den Abstand zwischen
benachbarten Aluminiumkontakten reduzieren. Es sei
angemerkt, daß ein Konstruktionskriterium in bezug auf den
Abstand zwischen den Kontakten hauptsächlich entsprechend
einem Abstand zwischen davon herausragenden Abschnitten
bestimmt ist. Durch Kombinieren des obengenannten
Layoutmusters mit den hexagonalen Aluminiumkontakten kann ein
Gesamtlayoutbereich effektiv miniaturisiert werden.
-
Als nächstes wird der Grund dafür erläutert, daß die
Substratkontaktdiffusionszonen 31, 32, 41 und 42 gemäß der
vorliegenden Ausführungsform angeordnet worden sind.
-
Erstens sind die Substratkontaktdiffusionszone 32 (N&spplus;-
Schicht), die zwischen den Sourcezonen von P-Kanal-
Transistoren angeordnet ist, und die
Substratkontaktdiffusionszone
42 (P&spplus;-Schicht), die zwischen den Sourcezonen von
N-Kanal-Transistoren angeordnet ist, die die Inverter von
angrenzenden Stufen bilden, hervorstehend gebildet, wie oben
erwähnt, um sich den Kanalbildungszonen der Transistoren mit
entsprechenden Sourcezonen zu nähern. Zum Beispiel sind sie
hervorstehend gebildet, um sich den Kanalbildungszonen, die
Abschnitte genau unter den Gateelektroden 51' sind, der P-
Kanal-Transistoren mit den Sourcezonen 21 zu nähern, und den
Kanalbildungszonen, die Abschnitte genau unter den
Gateelektroden 51'' sind, der N-Kanal-Transistoren mit den
Sourcezonen 23. Die Substratkontakte 32 und 42 sind N&spplus;- oder
P&spplus;-Schichten mit demselben Leitfähigkeitstyp wie jenem des
entsprechenden Substrats (oder der Mulde) und haben eine
hohe Verunreinigungsdichte und einen niedrigen Widerstand.
Durch Positionieren der Substratkontakte 32 und 42 so nah
wie möglich an den Kanalbildungszonen des jeweiligen
Transistors können Potentialveränderungen in dem Substrat um
die Kanalbildungszonen mit Sicherheit unterdrückt werden,
wenn die entsprechenden Transistoren eingeschaltet werden.
Selbst wenn viele Inverter, die in vielen Stufen verbunden
sind, in einem begrenzten Bereich gemäß der oben erwähnten
Miniaturisierung des Layoutmusters angeordnet sind, können
deshalb die Diffusionszonen 32 und 42 die
Potentialveränderungen in dem Substrat, das einem Potential eines hinteren
Gates um die Transistoren entspricht, die eingeschaltet
worden sind, mit Sicherheit steuern, so daß mit Sicherheit
verhindert werden kann, daß die Kennlinien, zum Beispiel
Schwellenspannungen, von Transistoren, die Inverter der
nächsten Stufe bilden, beeinträchtigt werden. Das Anordnen
der Diffusionszonen 32 und 42 der obengenannten Formen
behindert nicht die Miniaturisierung des Layouts.
-
Da das Layoutmuster von jedem Inverter miniaturisiert
ist, wie oben erwähnt, sind die Transistoren, die
entsprechende Inverter bilden, dichter beieinander. Wenn
eine Spalte von Transistoren, die, wie oben erwähnt, in
vielen Stufen sequentiell verbunden sind (in der
Längsrichtung der Figuren), an einer vorbestimmten Position umkehrt,
um eine angrenzende Transistorspalte zu bilden, kommen sich
die jeweiligen Sourcezonen 21 und 21' der
P-Kanal-Transistoren, die in der Längsrichtung (seitlichen Richtung) einander
zugewandt sind, beachtlich nahe, und die Sourcezonen 23 und
23' der N-Kanaltransistoren kommen sich auch beachtlich
nahe. In diesen Fällen können die Sourcezonen 21 und 21'
oder 23 und 23' theoretisch ohne Problem einteilig gebildet
werden. In der Praxis jedoch kann ein Arbeitsstrom eines
arbeitenden Transistors, zum Beispiel des Transistors mit
der Sourcezone 21, zu der Aluminiumverdrahtung über eine
gemeinsame Sourcezone fließen, so daß sich ein
Sourcepotential der Sourcezone 21' des anderen Transistors auf Grund
eines Kontaktwiderstandes, etc., zwischen der Sourcezone und
der Aluminiumverdrahtung verändern kann. Als Resultat können
die Kennlinien, wie die Schwellenspannung, des Transistors
der angrenzenden Spalte mit der Sourcezone 21'
beeinträchtigt werden.
-
Obwohl die Sourcezonen von Transistoren in den
angrenzenden Spalten angeordnet sind, um in der
Längsrichtung einander zugewandt zu sein, wie oben erwähnt, sind
jedoch gemäß der vorliegenden Erfindung die
N&spplus;&supmin;Diffusionsschicht 31 und die P&spplus;-Diffusionsschicht 41, die jeweils eine
schmale Breite haben, um alle Sourcezonen von angrenzenden
Transistoren zu trennen, zwischen den Sourcezonen 21 und 21'
von entsprechenden P-Kanal-Transistoren und zwischen den
Sourcezonen 23 und 23' von entsprechenden
P-Kanal-Transistoren angeordnet. Dann fließt ein Strom für jeden Transistor
zu der Energiequellenverdrahtung (Aluminiumverdrahtung) nur
über einen Sourcekontakt des Transistors selbst, so daß ein
Arbeitsstrom, der zu einem Transistor fließt, den anderen
Transistor (d. h. seine Kennlinien) nicht beeinflussen kann.
-
Selbst wenn angrenzende Sourcezonen eng positioniert
sind, sind nämlich die Sourcezonen durch die
Substratkontaktdiffusionszone getrennt, die die N&spplus;-Schicht oder die P&spplus;-
Schicht mit einem entgegengesetzten Leitfähigkeitstyp in
bezug auf die Sourcezonen umfaßt und eine höhere
Verunreinigungsdichte als ein Substrat hat. Denn die vorliegende
Erfindung sieht die Kontaktdiffusionszone vor. In diesem
Fall kann die Breite der Kontaktdiffusionszone, d. h., ein
Abstand zwischen den zugewandten Sourcezonen, schmaler als
die minimale Länge eines Kanals sein, der in dem P-Kanal-
Transistor oder in dem N-Kanal-Transistor gebildet ist, wie
oben erwähnt.
-
Vorzugsweise beträgt der Abstand zwischen den
Sourcezonen, die getrennt sind, wie oben erwähnt, weniger als 4
Mikrometer, und der Abstand zwischen den Sourcezonen weniger
als die minimale Breite der Diffusion.
-
Figur 17 ist eine Draufsicht, die ein Layout einer
Halbleiterverzögerungsschaltungsanordnung eines
vorhergehenden Vorschlags zeigt, und Fig. 18 ist eine Draufsicht, die
ein Layout einer Halbleiterverzögerungsschaltungsanordnung
gemäß einer zweiten Ausführungsform der vorliegenden
Erfindung zeigt. Es sei angemerkt, daß die
Halbleiterverzögerungsschaltungsanordnung von Fig. 18 der vorgeschlagenen
Halbleiterverzögerungsschaltungsanordnung von Fig. 17
entspricht. Wenn die
Halbleiterverzögerungsschaltungsanordnungen, die in Fig. 17 und 18 gezeigt sind, verglichen
werden, hat die Halbleiterverzögerungsschaltungsanordnung
von Fig. 17 eine gemeinsame Sourcezone 121a, und die
Halbleiterverzögerungsschaltungsanordnung der vorliegenden
Ausführungsform (Fig. 18) hat für jeden Transistor eine
separate Sourcezone 121 und 121'. Die
Halbleiterverzögerungsschaltungsanordnung der vorliegenden Ausführungsform
hat nämlich eine Substratkontaktdiffusionszone 131, die
zwischen den Sourcezonen 121 und 121' vorgesehen ist, und
ein Leitfähigkeitstyp der Substratkontaktdiffusionszone 131
ist dem der Sourcezonen 121 und 121' der Transistoren
entgegengesetzt.
-
Die Halbleiterverzögerungsschaltungsanordnung der
vorliegenden Ausführungsform ist ähnlich der in Fig. 6 bis
12 gezeigten Ausführungsform, und die
Halbleiterverzögerungsschaltungsanordnung umfaßt eine Vielzahl von Inverter
schaltungen, die P-Kanal-Transistoren und
N-Kanal-Transistoren umfassen und in vielen Spalten kaskadiert sind.
-
In Fig. 18 sind die Bezugszeichen 121 und 123
Sourcezonen von P-Kanal- und N-Kanal-Transistoren, die eine
einzelne Inverterschaltung bilden, 122 und 124 Drainzonen
der P-Kanal- und N-Kanal-Transistoren, und 131 eine
Substratkontaktdiffusionszone (N&spplus;-Schicht), die zwischen den
Sourcezonen 121 des P-Kanal-Transistors und einer Sourcezone
121' eines P-Kanal-Transistors angeordnet ist, die sich in
der nächsten Spalte und angrenzend an die Sourcezone 121
befindet, um der Sourcezone 121 zugewandt zu sein. Die
Substratkontaktdiffusionszone 131 entspricht der
Substratkontaktdiffusionszone 31 der obengenannten ersten
Ausführungsform. Bezugszeichen 132 ist eine
Substratkontaktdiffusionszone (N&spplus;-Schicht), die zwischen sourcezonen von P-
Kanal-Transistoren angeordnet ist, die Inverter von
angrenzenden Stuf en bilden, und entspricht der
Substratkontaktdiffusionszone 32 der ersten Ausführungsform. Ähnlich
der Diffusionszone 32 ragt die Substratkontaktdiffusionszone
132 heraus, um sich Kanalbildungszonen, zum Beispiel
Abschnitte genau unter einer Gateelektrode 151', der P-
Kanal-Transistoren zu nähern.
-
Andererseits ist Bezugszeichen 141 eine
Substratkontaktdiffusionszone (P&spplus;-Schicht), die zwischen der Sourcezone
123 des N-Kanal-Transistors und einer Sourcezone eines N-
Kanal-Transistors angeordnet ist, die an die Sourcezone 123
angrenzend positioniert ist und der Sourcezone 123 zugewandt
ist. Die Substratkontaktdiffusionszone 141 entspricht der
Substratkontaktdiffusionszone 41 der ersten Ausführungsform.
Ferner ist Bezugszeichen 142 eine
Substratkontaktdiffusionszone (P&spplus;-Schicht), die zwischen Sourcezonen von N-Kanal-
Transistoren angeordnet ist, die Inverter von angrenzenden
Stufen bilden, und entspricht der
Substratkontaktdiffusionszone 42 der in Fig. 6 bis 12 gezeigten Ausführungsform.
Ähnlich der Diffusionszone 42 ragt die
Substratkontaktdiffusionszone 142 heraus, um sich Kanalbildungszonen, zum
Beispiel einem Abschnitt genau unter einer Gatee1ektrode
151'', der N-Kanal-Transistoren zu nähern.
-
Bezugszeichen 151 ist eine Polysiliziumschicht, deren
beide Enden Gateelektroden 151' und 151'' haben.
Bezugszeichen 152 ist eine ähnliche Polysiliziumschicht, die für
einen Inverter der nächsten Stufe angeordnet ist.
-
Figur 19 zeigt Layoutmuster von Aluminiumverdrahtungen
161, 162 und 163, die den Aluminiumverdrahtungen 61, 62 bzw.
63 der in Fig. 6 bis 12 gezeigten Ausführungsform
entsprechen, die bei dem Layoutmuster angeordnet sind, das
in Fig. 18 gezeigt ist. Bezugszeichen 161 ist nämlich eine
die Energiequelle verbindende Aluminiumverdrahtung, die auf
der Sourceseite von P-Kanal-Transistoren angeordnet ist, 162
ist eine Aluminiumverdrahtung zum Verbinden der Drainzonen
122 und 124 der P-Kanal- und N-Kanal-Transistoren, die einen
Inverter mit der Polysiliziumschicht bilden, die für einen
Inverter der nächsten Stufe angeordnet ist, und 163 ist eine
die Energiequelle verbindende Aluminiumverdrahtung, die auf
der Sourceseite von N-Kanal-Transistoren angeordnet ist.
-
Bezugszeichen 161', 161'' und 132' sind Kontakte zum
Verbinden der Sourcezonen 121 und 121' von P-Kanal-
Transistoren und der Substratkontaktdiffusionszonen 131 und
132 mit der Aluminiumverdrahtung 161. Bezugszeichen 162',
162'' und 162''' sind Kontakte zum Verbinden der Drainzone
122 des P-Kanal-Transistors, der Drainzone 124 des N-Kanal-
Transistors bzw. der Polysiliziumschicht 152 mit der
Aluminiumverdrahtung 162. Bezugszeichen 163' und 142' sind
Kontakte zum Verbinden der Sourcezone 123 des N-Kanal-
Transistors und der Substratkontaktdiffusionszonen 141 bzw.
142 mit der Aluminiumverdrahtung 163 (wobei eine Sourcezone
des N-Kanal-Transistors in der nächsten Spalte angrenzend an
die Sourcezone 123, um der Sourcezone 123 zugewandt zu sein,
natürlich mit der Aluminiumverdrahtung 163 verbunden ist).
-
Auch bei dieser Ausführungsform sehen die
Substratkontaktdiffusionszonen 131, 141 und 132, 142 dieselbe Wirkung
wie die Zonen 31, 41 und 32, 42 der in Fig. 6 bis 12
gezeigten Ausführungsform vor.
-
Gemäß der vorliegenden Ausführungsform beeinflußt eine
Wirkung eines Arbeitsstromes, der zu einem Transistor
fließt, nie ein Sourcepotential des anderen Transistors, der
an den ersten Transistor angrenzt und ihm zugewandt ist,
selbst wenn Sourcezonen von Transistoren desselben
Leitfähigkeitstyps angrenzend aneinander und einander
zugewandt angeordnet sind. Deshalb kann mit Sicherheit
verhindert werden, daß sich Kennlinien, zum Beispiel eine
Schwellenspannung, des anderen Transistors verändern.
-
Figur 20a ist eine Ansicht, die ein Spektrum einer
Eingangswellenorm einer
Halbleiterverzögerungsschaltungsanordnung zeigt, Fig. 20b ist eine Ansicht, die ein Spektrum
einer Ausgangswellenform einer
Halbleiterverzögerungsschaltungsanordnung eines vorher vorgeschlagenen Typs zeigt, und
Fig. 20c ist eine Ansicht, die ein Spektrum einer
Ausgangswellenform einer Halbleiterverzögerungsschaltungsanordnung
zeigt, die die vorliegende Erfindung verkörpert.
-
Es sei angemerkt, daß das Eingangssignal eine
frequenzmodulierte Welle ist, eine Trägerfrequenz des
Eingangssignals 8,5 MHz beträgt, und ein Modulationssignal des
Eingangssignals bei 3,58 MHz liegt. Ferner hat die
vorgeschlagene Halbleiterverzögerungsschaltungsanordnung
eine gemeinsame Sourcezone, wie in Fig. 13, 17 und
dergleichen gezeigt, und die
Halbleiterverzögerungsschaltungsanordnung der vorliegenden Ausführungsform hat eine
Substratkontaktdiffusionszone und getrennte Sourcezonen, wie
in Fig. 14, 18 und dergleichen gezeigt.
-
Wie in Fig. 20a gezeigt, hat ein Eingangssignal einer
Halbleiterverzögerungsschaltungsanordnung einige Spitzen bei
etwa 1,3 MHz, 4,9 MHz, 8,5 MHz, 12,1 MHz und 15,7 MHz.
-
Wie in Fig. 20b gezeigt, hat ein Ausgangssignal, das
von der Halbleiterverzögerungsschaltungsanordnung des vorher
vorgeschlagenen Typs verzögert und ausgegeben wurde, eine
vielzahl von Spitzen. Diese Spitzen des Ausgangssignals der
vorgeschlagenen Halbleiterverzögerungsschaltungsanordnung
enthalten die Spitzen des Eingangssignals, aber andere
Spitzen sind in dem Ausgangssignal auch enthalten. Umgekehrt
ist, wie in Fig. 20c gezeigt, ein Ausgangssignal, das von
der Halbleiterverzögerungsschaltungsanordnung der
vorliegenden Ausführungsform verzögert und ausgegeben wurde,
nahezu identisch mit dem in Fig. 20a gezeigten
Eingangssignal. Wenn nämlich das Spektrum von Fig. 20c mit dem von
Fig. 20b verglichen wird, enthält das Ausgangssignal der
vorliegenden Halbleiterverzögerungsschaltungsanordnung
wenige fremde Spitzen, da die
Halbleiterverzögerungsschaltungsanordnung der vorliegenden Ausführungsform eine
Substratkontaktdiffusionszone hat, die zwischen den
Sourcezonen eines Paares von Transistoren desselben
Leitfähigkeitstyps vorgesehen ist, und die Wirkung hat, daß ein
Arbeitsstrom, der zu einem Transistor fließt, nie ein
Sourcepotential des anderen Transistors des
Transistorenpaares beeinflußt, das angrenzend aneinander und einander
zugewandt angeordnet ist.
-
Als nächstes werden weitere Ausführungsformen der
vorliegenden Erfindung erläutert. Für ein besseres Verstehen
dieser bevorzugten Ausführungsformen werden zuerst die
Probleme der verwandten Technik erläutert.
-
Um eine Halbleiterverzögerungsschaltungsanordnung zu
bilden, sind im allgemeinen viele Stufen (zum Beispiel 24000
Stufen) von Inverterschaltungen auf einem Chip C angeordnet.
Wie in Fig. 21 gezeigt, sind viele Stufen von Invertern I&sub1;',
1&sub2;', I&sub3;', ... kaskadiert und sequentiell umgekehrt, um viele
Reihen zu bilden. Die Anzahl von Inverterschaltungen in
jeder Reihe, d. h., die Anzahl von Stufen jeder Reihe, ist
gerade. In Fig. 21 beträgt der Einfachheit halber die Anzahl
von Inverterschaltungen in jeder Reihe 4, z. B. umfaßt die
erste Reihe die Inverter I&sub1;' bis I&sub4;'. Jeder (zum Beispiel
I&sub1;') der Inverter ist als Inverterschaltung gebildet,
die einen P-Kanal-Transistor Qp und einen N-Kanal-Transistor
Qn umfaßt, wie in Fig. 22 gezeigt.
-
Figur 23 zeigt sich verändernde Zustände einer
Ausgangssignalwellenform bei jeder der Inverterschaltungen
der vielen Stufen, die in Fig. 21 gezeigt sind, wenn ein
Eingangssignal, das mit gekennzeichnet ist (ein
Abschnitt mit hohem Pegel und ein Abschnitt mit niedrigem
Pegel, die dieselbe Breite haben, d. h., sein Tastverhältnis
beträgt 50 %), dem Inverter I&sub1;' der ersten Stufe eingegeben
wird. Hier wird angenommen, daß β (Stromverstärkung) des P-
Kanal-Transistors (umgekehrtes Verhältnis zum EINschalt-
Widerstand des Transistors) von jedem Inverter kleiner als β
des N-Kanal-Transistors des Inverters ist. Im allgemeinen
ist, falls der P-Kanal-Transistor und der N-Kanal-Transistor
dasselbe Muster haben, β des P-Kanal-Transistors auf Grund
der Differenz der Beweglichkeit von Trägern der Transistoren
unvermeidlich kleiner als β des N-Kanal-Transistors des
Inverters.
-
Zuerst wird eine Ausgangswellenform des Inverters
I&sub1;' erläutert. Ein Abfall derselben ist um eine vorbestimmte
Zeit t nach einem Anstieg der Wellenform verzögert und
fällt zu jener Zeit abrupt ab. Da β des P-Kanal-Transistors
niedrig ist, steigt die Wellenform zu einer Zeit, die um
die vorbestimmte Zeit t nach einem Abfall der Wellenform
verzögert ist, sanft an, so daß seine ansteigende Wellenform
stumpf (allmählich) sein kann. Als nächstes wird eine
Ausgangswellenform des Inverters I&sub2;' erläutert. Die
Wellenform steigt aus demselben Grund zu einer Zeit, die um
die vorbestimmte Zeit t nach dem Abfall der Wellenform
verzögert ist, sanft an und fällt zu einer Zeit, die um die
vorbestimmte Zeit t nach einem zwischenpegelpunkt eines
Anstiegsabschnittes der Wellenform verzögert ist, abrupt
ab. Demzufolge wird ein Tastverhältnis der
Ausgangswellenform des Inverters I&sub2;' in der zweiten Stufe (gerade
Stufe) wieder das ursprüngliche Tastverhältnis. Als nächstes
wird eine Ausgangswellenform des Inverters I&sub3;'
erläutert. Sie fällt zu einer Zeit, die um die vorbestimmte
Zeit t nach einem Zwischenpegelpunkt des Anstiegsabschnittes
der Wellenform verzögert ist, abrupt ab, und sie steigt
zu einer Zeit, die um die vorbestimmte Zeit t nach dem
Abfall der Wellenform verzögert ist, stumpf an. Ferner
wird eine Ausgangswellenform des Inverters I&sub4;'
erläutert. Da eine Ausgangsverdrahtung des Inverters I&sub4;'
umkehrt und mit einem Eingang des Inverters I&sub5;' der nächsten
Reihe (zweite Reihe) verbunden ist, können ihre Länge und
ihr Bereich erweitert sein. Deshalb ist ihre
Verdrahtungskapazität erhöht und bewirkt eine hohe Ladung, so daß seine
ansteigende Wellenform extrem stumpf und groß wird (wobei
ihre Anstiegszeit um t nach dem Abfall der Wellenform
verzögert ist). Seine abfallende Wellenform wird auch leicht
stumpf. (Ihr Abfallpunkt ist um t nach einem
Zwischenpegelpunkt des ansteigenden Abschnittes der
Wellenform verzögert.) Verglichen mit der ersten
Eingangswellenform beeinflußt die Wellenform auf diese Weise
weitgehend eine Reduzierung des Tastverhältnisses einer
Seite mit hohem Pegel, besonders der ansteigende Abschnitt
der Wellenform (d. h., der erste Zyklus der Wellenform
) wird drastisch stumpf. Ähnlich fällt eine
Ausgangswellenform des Inverters I&sub5;' zu einer Zeit ab,
die um t nach einem Zwischenpegelpunkt des ansteigenden
Abschnittes der Wellenform verzögert ist, und steigt zu
einer Zeit stumpf an, die um t nach einem Zwischenpegelpunkt
des abfallenden Abschnittes der Wellenform verzögert
ist. Eine Ausgangswellenform des Inverters I&sub8;' der
letzten Stufe der zweiten Reihe steigt ähnlich wie die
Wellenform ziemlich stumpf an und fällt aus demselben
obengenannten Grund leicht stumpf ab, da ein Ausgang des
Inverters I&sub8;' umkehrt und mit einem Eingang des Inverters
I&sub9;' verbunden ist. Ähnlich zu der Wellenform wird auf
diese Weise der ansteigende Abschnitt der ersten
Eingangswellenform (der erste Zyklus der Wellenform
) ziemlich stumpf, und die Wellenform wird auf eine
Weise ähnlich jener der Wellenform beeinträchtigt, so
daß ihr Tastverhältnis auf der Seite des hohen Pegels weiter
abnehmen kann. Auf diese Weise werden die
Ausgangswellenformen und der Inverter I&sub9;' und I&sub1;&sub0;'
in der dritten Reihe zum Beispiel wie in der Figur gezeigt.
Da die Anzahl von Stufen ansteigt, weicht das Tastverhältnis
allmählich von dem ersten Tastverhältnis (50 %) ab.
-
Wie oben beschrieben, enthält gemäß der schon
vorgeschlagenen mehrstufigen Inverterschaltung jede Reihe
eine gerade Anzahl von Invertern, und ein Ausgang einer
Reihe wird umgekehrt und mit der nächsten Reihe verbunden.
Eine Ausgangswellenform des Inverters der letzten Stufe
jeder Reihe (I&sub4;' oder I&sub8;' bei dem obigen Beispiel) wird
immer auf derselben Seite in bezug auf die Signalwellenform
,die dem Inverter der ersten Stufe I&sub1;' eingegeben wird
(d. h., immer auf der ansteigenden Seite des obigen
Beispiels) ziemlich stumpf (weitgehend beeinträchtigt). Da
die Anzahl von Umkehrreihen ansteigt, weicht demzufolge das
Tastverhältnis einer Ausgangswellenform von dem
Tastverhältnis der ersten Eingangswellenform allmählich ab (wodurch
eine sekundäre harmonische Verzerrung verursacht wird).
Schließlich wird ein Problem verursacht, daß eine Wellenform
auf der Seite des hohen Pegels oder des niedrigen Pegels
fast verschwindet. Die obige Erläuterung erfolgte für den
Fall, daß in jedem Inverter β eines P-Kanal-Transistors
kleiner als β eines N-Kanal-Transistors ist. Falls β des P-
Kanal-Transistors größer als β des N-Kanal-Transistors ist,
zum Beispiel ein Layoutmuster des P-Kanal-Transistors größer
als ein Layoutmuster des N-Kanal-Transistors ist, wird eine
Ausgangswellenform des Inverters der letzten Stufe von jeder
Reihe immer auf derselben Seite (in diesem Fall auf der
abfallenden Seite in bezug auf die Signalwellenform ,
die dem Inverter der ersten Stufe I&sub1;' eingegeben wird),
weitgehend beeinträchtigt, wodurch dasselbe Problem wie oben
hervorgerufen wird.
-
Unten wird ein Beispiel einer Halbleiterverzögerungs
schaltungsanordnung einer weiteren Ausführungsform unter
Bezugnahme auf Fig. 24 bis 26 erläutert.
-
Figur 24 zeigt eine
Halbleiterverzögerungsschaltungsanordnung mit mehrstufigen Inverterschaltungen auf einem
Chip C gemäß einer Ausführungsform der vorliegenden
Erfindung. In Fig. 24 sind die mehrstufigen
Inverterschaltungen sequentiell umgekehrt (zweimal), um drei Reihen zu
bilden, und kaskadiert. Die Anzahl von Inverterschaltungen
in jeder Reihe ist ungerade (in diesem Fall drei). Wie in
Fig. 22 gezeigt, ist jeder Inverter als
CMOS-Inverterschaltung mit einem P-Kanal-Transistor und einem
N-Kanal-Transistor gebildet.
-
Figur 25 zeigt Wellenformen von jeweiligen Abschnitten
der in Fig. 24 gezeigten mehrstufigen Inverterschaltungen
Ähnlich zu dem Fall von Fig. 23 kennzeichnet eine
Eingangssignalwellenform mit einem Tastverhältnis von 50 %,
die einem Inverter I&sub1; der ersten Stufe eingegeben wird. Bei
jedem Inverter wird angenommen, daß β des P-Kanal-
Transistors kleiner als β des N-Kanal-Transistors ist.
-
Auf Grund dessen werden eine Ausgangswellenform des
Inverters I&sub1; und eine Ausgangswellenform dieselben wie
jene von Fig. 23 sein. Da die Ausgangsverdrahtung eines
Inverters I&sub3; bei der letzten Stufe der ersten Reihe
umgekehrt und mit dem Eingang eines Inverters I&sub4; der
nächsten Reihe (zweiten Reihe) verbunden wird, steigt eine
Ausgangswellenform des Inverters 13 ziemlich stumpf an
und fällt aus denselben Gründen, die unter Bezugnahme auf
Fig. 23 erläutert wurden, leicht stumpf ab. In diesem Fall
ist ihr Anstiegspunkt um eine Zeit t nach einem Abfallpunkt
der Wellenform verzögert, und ihr Abfallpunkt ist nach
einem Zwischenpegelpunkt eines Anstiegsabschnittes der
Wellenform um t verzögert. In bezug auf die erste
ngangswellenform verursacht die Wellenform auf
diese Weise eine Veränderung des Tastverhältnisses (eine
Reduzierung des Tastverhältnisses auf der Seite des hohen
Pegels), da der abfallende Abschnitt der Wellenform (d.
h., der zweite Zyklus der Wellenform ) ziemlich stumpf
wird. Ähnlich werden die Ausgangswellenformen und
der Inverter I&sub4; und I&sub5; in der zweiten Reihe um die
vorbestimmte Zeit t sequentiell verzögert, um wie jene zu
werden, die in Fig. 25 gezeigt sind. Da der Ausgang eines
Inverters 16 in der letzten Stufe der zweiten Reihe
umgekehrt und mit dem Eingang eines Inverter 17 der nächsten
Reihe (dritte Reihe) verbunden wird, steigt eine
Ausgangswellenform des Inverters 16 ziemlich stumpf an und fällt
aus denselben Gründen wie oben erwähnt leicht stumpf ab. Im
Gegensatz zu der Wellenform wird in bezug auf die erste
ngangswellenform der ansteigende Abschnitt der
Wellenform (d. h. der erste Zyklus der Wellenform ) in der
Wellenform weitgehend stumpf, um eine Veränderung des
Tastverhältnisses bei der Wellenform zu kompensieren.
Auf diese Weise wird durch sequentielles Umkehren und
verbinden der Inverter um geradzahlige Male und durch eine
ungeradzahlige Anordnung von Stufen von Invertern in jeder
Reihe (außer der letzte Reihe) eine Ausgangswellenform des
Inverters der letzten Stufe in jeder Reihe bezüglich der
ersten Eingangswellenform so, daß Abschnitte, die den
abfallenden und ansteigenden Abschnitten der Wellenform
entsprechen, bei demselben Einfluß abwechselnd
beeinträchtigt werden. Ein Tastverhältnis einer Ausgangswellenform des
Inverters der letzten Stufe (zum Beispiel I&sub6;) in einer
geraden Reihe, dessen Ausgangsseite mit einer gewendeten
Verdrahtung verbunden ist, ist immer gleich dem
Tastverhältnis der ersten Eingangswellenform (50 % in diesem Fall).
Das Tastverhältnis der Wellenform wird zum Beispiel 50 %
sein, d. h., (t1 = t2) an jedem Zwischenpegelpunkt. Da eine
Ausgangswellenform von jedem Inverter in der letzten Reihe
(dritte Reihe in diesem Fall) leicht stumpf ansteigt, kann
sich ein Tastverhältnis der Ausgangswellenform des ungeraden
Inverters von dem Tastverhältnis der Ausgangswellenform
schwach unterscheiden. Bei einer Ausgangswellenform des
Inverters der nächsten geraden Stufe kehrt jedoch ihr
Tastverhältnis zum ursprünglichen zurück. Anders als bei dem
Schaltungstyp, der in Fig. 23 gezeigt ist, ändert sich das
Tastverhältnis nicht allmählich, da die Anzahl von Stufen
von Invertern, die seguentiell umgekehrt und in vielen
Reihen verbunden sind, erhöht ist.
-
Bei der obigen Ausführungsform war in jedem Inverter β
des P-Kanal-Transistors kleiner als β des N-Kanal-
Transistors. Selbst wenn β des P-Kanal-Transistors größer
als β des N-Kanal-Transistors ist, wird derselbe Effekt wie
oben erreicht.
-
Figur 26 zeigt ein Layoutmuster der Verdrahtung zu
einem Inverter einer nächsten Stufe bei den in Fig. 24
gezeigten mehrstufigen Inverterschaltungen. In Fig. 26 ist
die V-förmige Verdrahtung (mit dem Bezugszeichen 211
gekennzeichnet), die in der rechten Reihe gezeigt ist, eine
Aluminiumverdrahtung zum gegenseitigen Verbinden von zwei
angrenzenden Invertern zum Beispiel in der obengenannten
ersten Reihe (d. h., zum Verbinden des Ausgangs eines
Inverters der vorhergehenden Stufe mit dem Eingang des
Inverters der nächsten Stufe). Bezugszeichen 212 ist eine
Aluminiumverdrahtung mit einem Umkehrabschnitt zum Verbinden
zum Beispiel eines Ausgangs des Inverters der letzten Stufe
der ersten Reihe mit einem Eingang des Inverters der ersten
Stufe der zweiten Reihe. Bezugszeichen 213 ist eine
Aluminiumverdrahtung zum gegenseitigen Verbinden von zum
Beispiel zwei benachbarten Invertern in der zweiten Reihe.
Die Verdrahtungslänge und der Layoutbereich der
Aluminiumverdrahtung 212 mit dem Umkehrabschnitt (der der umkehrenden
Verdrahtung zum Verbinden der Inverter 13 und 14 oder 16 und
17 der benachbarten Reihen entspricht) werden nämlich größer
als jene der Aluminiumverdrahtungen 211 und 213 zum
Verbinden von Invertern derselben Reihe, wie in Fig. 26
gezeigt.
-
In Fig. 26 sind die Bezugszeichen 221 und 222
Polysiliziumschichten mit Gateelektroden von P-Kanal- und N-Kanal-
Transistoren, die jeden Inverter bilden; 231 ist eine
Aluminiumverdrahtung für eine Energiequellenverbindung, die
auf der Seite der Sourcezone des P-Kanal-Transistors von
jedem Inverter angeordnet ist; 232 ist eine
Aluminiumverdrahtung für eine Energiequellenverbindung, die auf der
Seite der Sourcezone des N-Kanal-Transistors von jedem
Inverter angeordnet ist; 241 und 251 sind Kontakte zum
Verbinden von Sourcezonen von P-Kanal-Transistoren von
jeweiligen Invertern mit der Aluminiumverdrahtung 231; 242
und 252 sind Kontakte zum Verbinden von Drainzonen von P-
Kanal-Transistoren von jeweiligen Invertern mit der
Aluminiumverdrahtung 211, 212 oder 213; 243 und 253 sind
Kontakte zum Verbinden von Drainzonen von
N-Kanal-Transistoren von jeweiligen Invertern mit der Aluminiumverdrahtung
211, 212 oder 213; 254 ist ein Kontakt zum Verbinden der
Sourcezone des N-Kanal-Transistors von jedem Inverter mit
der Aluminiumverdrahtung 232; 261, 262 und 263 sind Kontakte
zum Verbinden der Aluminiumverdrahtung 211, 212 oder 213 (d.
h., die Ausgangsseite eines Inverters der vorhergehenden
Stufe) mit einer Eingangsseite (Polysiliziumschicht 221 oder
222) des Inverters der nächsten Stufe; 271 ist ein Kontakt
zum Verbinden einer Substratkontaktdiffusionszone, die auf
der Seite der Sourcezone des P-Kanal-Transistors von jedem
Inverter angeordnet ist, mit der Aluminiumverdrahtung 231;
und 272 ist ein Kontakt zum Verbinden einer
Substratkontaktdiffusionszone, die auf der Seite der Sourcezone des N-
Kanal-Transistors von jedem Inverter angeordnet ist, mit der
Aluminiumverdrahtung 232.
-
Gemäß der vorliegenden Ausführungsform kann ein
Tastverhältnis einer Ausgangswellenform des Inverters der
letzten Stufe im wesentlichen gleich einem Tastverhältnis
einer Signalwellenform sein, die dem Inverter der ersten
Stufe eingegeben wurde, selbst wenn Inverterschaltungen, bei
denen sich in jeder β des P-Kanal-Transistors und des N-
Kanal-Transistors voneinander unterscheiden, in vielen
Reihen und in vielen Stufen verbunden sind.
-
Viele, sehr verschiedene Ausführungsformen der
vorliegenden Erfindung können konstruiert werden, ohne den
Schutzumfang der vorliegenden Erfindung zu verlassen, und es
ist verständlich, daß die vorliegende Erfindung nicht auf
die speziellen Ausführungsformen begrenzt ist, die in dieser
Spezifikation beschrieben sind, außer wie in den beigefügten
Ansprüchen definiert.