DE2430947C2 - Halbleiterspeichereinheit - Google Patents
HalbleiterspeichereinheitInfo
- Publication number
- DE2430947C2 DE2430947C2 DE2430947A DE2430947A DE2430947C2 DE 2430947 C2 DE2430947 C2 DE 2430947C2 DE 2430947 A DE2430947 A DE 2430947A DE 2430947 A DE2430947 A DE 2430947A DE 2430947 C2 DE2430947 C2 DE 2430947C2
- Authority
- DE
- Germany
- Prior art keywords
- control electrodes
- charge
- semiconductor
- supply voltage
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 44
- 238000012546 transfer Methods 0.000 claims description 19
- 239000003990 capacitor Substances 0.000 claims description 11
- 230000005669 field effect Effects 0.000 claims description 8
- 239000000758 substrate Substances 0.000 description 14
- 239000002800 charge carrier Substances 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000013461 design Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
- H01L27/1057—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components comprising charge coupled devices [CCD] or charge injection devices [CID]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
- G11C11/4023—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh using field effect transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356017—Bistable circuits using additional transistors in the input circuit
- H03K3/356052—Bistable circuits using additional transistors in the input circuit using pass gates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
- Logic Circuits (AREA)
Description
Die Erfindung bezieht sich auf eine Halbleitcrspeichereinheii
mit zwei auf einem Halbleiterkörper integrierten kreuzgekoppelten Feldeffekttransistoren, deren
Sourceanschlüsse auf einem gemeinsamen Potential liegen, deren Gateanschlüsse mit dem Drainanschluß
des jeweils anderen Feldeffekttransistors verbunden sind und deren Drainanschlüsse an eine Versorgungs-Spannungsleitung
geführt sind, wobei die Drainanschlüsse als Schaltungsknoten dienen, die über Auswahltransistoren
adressierbar sind. Weiterhin bezieht sich die Erfindung auf eine Halbleiterspeichereinheit
mit einem Speicherkondensator und einem mit diesem verbundenen Auswahltransistor, die auf einem Halbleiterkörper
integriert sind.
Eine Halbleiterspeicheranordnung der zuerst genannten Art ist beispielsweise aus der DE-OS 21 42 721,
insbesondere Fig. 1, bekannt Die Stabilität einer solchen Speicherzelle, & h. ihre Fähigkeit, die eingespeicherte
Information im nichtadressierten Zustand beizubehalten, ist dann gewährleistet, wenn die Drainanschlüsse
der kreuzgekoppelten Feldeffekttransistoren über als MOS-Transistoren ausgebildete Lastelemente
an die Versorgungsspannungsleitung geführt sind. Um den Energieverbrauch hierbei niedrig zu halten, müssen
die Lastelemente jedoch an ihrer Source-Drain-Strecke omen viel größeren Widerstand aufweisen als die kreuzgekoppelten
Feldeffekttransistoren. Hierzu sind lange Kanalbereiche erforderlich, die den Flächenbedarf der
Halbleiterspeicheranordnung beträchtlich vergrößern.
Eine andere Haibleiterspeicheranordnung mit zwei kreuzgekoppelten Feldeffekttransistoren und zwei
Lastelementen ist aus der Fig. 3 der DE-OS 21 42 721 bekannt Hier bestehen die Lastelemente aus Ladungsübertragungs-Bauelementen
mit einer einzigen Sourcezone und eines gegenüber dem Halbleiterkörper isoliert angeordneten Gate, das den zu der Sourcezone benachbarten
Halbleiterbereich überdeckt Den Gateanschlüssen der Ladungsübei •ragungs-Baueiemente werden impulsartige
periodische Spannungssignale zugeführt, wodurch eine kontrollierte Übertragung elektrischer Ladungen
von ihren Sourcezonen, die mit den Schaltungsknoten zusammenfallen, zum Halbleiterkörper erfolgt,
um die Stabilität zu gewährleisten. Die Stärke des zwischen den Schaltungsknoten und dem Halbleiterkörper
fließenden Stroms ist von der Folgefrequenz der impulsartigen Spannungssignale abhängig. Die Lastelemente
sind also bei dieser Halbleiterspeicheranordnung zwischen den Schaltungsknoten und dem Potentialanschluß
des Halbleiterkörpers angeordnet. Dabei ist der Abtransport der Ladungen von den Schaltungsknoten dadurch
behindert, daß ein Teil der sich jeweils unterhalb der Gateelektroden der Ladungsübertragungs-Bauelemente
befindenden Ladungsträger bei jedem eintreffenden Spannungssignal wieder zum Schaltungsknoten zurückfließt.
Bei Halbleiterspeichereinheiten, die als vollständige Flipflops in sogenannter »dynamischer Technik« verwirklicht
sind, tritt das Problem auf, daß in gewissen Zeitabständen die gespeicherte Information erneuert
werden muß, da die dieser Information entsprechende Ladung über längere Zeitabstände infolge von Leckströmen
abzufließen beginnt. Die Kompensation dieses Abflusses erfolgt über die in herkömmlichen Speichereinheiten
verwendeten Lasttransistoren (vergl. R. H. Crawford in »MOSFET in Circuit Design«, Mac-Graw
Hill, New York, 1957, Seite 12 und 87).
Das gleiche Problem besteht auch bei Halbleiterspeichereinheiten der eingangs genannten Art, die einen
Speicherkondensator und einen mit diesem verbundenen Auswahltransistor enthalten, welche beide auf einem
Halbleiterkörper integriert sind.
Der Erfindung liegt die Aufgabe zugrunde, bei Halbleiterspeichereinheiten
der eingangs genannten Art eine Auffrischung der jeweils gespeicherten Information zu
bewirken, ohne die genannten Nachteile der herkömmlichen Speicheranordnungen in Kauf nehmen zu müssen.
Diese Aufgabe wird erfindungsgemäß durch eine Ausbildung der eingangs genannten Halbleiterspeicher-
Einheiten nach den kennzeichnenden Teilen der Patentansprüche
1 bzw. 4 gelöst
Der mit der Erfindung erzielbare Vorteil liegt insbesondere darin, daß wegen der Verbindung einer der
Steuerelektroden des Ladungsverschiebe-Bauelements mit dem Schaltungsknoten bzw. mit dem Verbindungspunkt des Speicherkondensators und des Auswahltransistors
ein Ladungstransport nur an den Punkten der Halbleiterspeichereinheit bzv. der Schaltung erfolgt, an
denen dies zur Auffrischung der gespeicherten Information tatsächlich notwendig ist. Dadurch kann die Verlustleistung
kleiner als bei üblichen Schaltungen in dynamischer Technik gehalten werden. Die die Ladungsverschiebe-Bauelemente
weniger Fläche als beispielsweise die Lasttransistoren großer Kanallänge benötigen,
die durch sie ersetzt werden, sind sie auch besser in integrierten Schaltungen hoher Packungsdichte einsetzbar.
Nachfolgend wird die Erfindung anhand der Zeichnung näher erläutert Dabei zeigt
F i g. 1 ein bekanntes Ladungsverschiebe-Bauelement,
F i g. 2 eine Schaltung einer die Merkmale der Erfindung
aufweisenden Speichereinheit in p-Kanal-MOS-Technik mit Ladungsverschiebe-Bauelementen,
F i g. 3 einen schemtatischen Querschnitt durch einen
Teil dieser Speichereinheit mit Ladungsverschiebe-Bauelementen, und
F i g. 4 ein weiteres Ausführungsbeispiel der Erfindung.
Die Funktionsweise von Ladungsverschiebe-Bauelementen ist an sich bekannt (»Electronics«, Mai 1970,
Seite 112; »Bell System Technical Journal«, 1970, Seite
587 und 593). Diese Funktionsweise soll im folgenden anhand der F i g. 1 näher erläutert werden:
Auf einem η-leitenden Halbleitersubstrat 1 sind mehrere Steuerelektroden 2,3 und 4 vorgesehen. Zwischen
den Steuerelektroden 2,3 und 4, die beispielsweise aufgedampft sind, und dem Halbleitersubstrat 1 befindet
sich eine Isolierschicht 5. Wenn für das Halbleitersubstrat 1 Silizium verwendet wird, besteht die Isolierschicht
vorzugsweise aus Siliziumdioxid. An die Steuerelektroden sind verschieden große Spannungen anlegbar.
Wenn nun an zwei benachbarten Steuerelektroden verschieden große Spannungen angelegt werden, entstehen
im Halbleitersubstrat 1 verschieden tiefe Potentialmulden. Werden diese Spannungen nacheinander an
die in einer Reihe angeordneten Elektroden angelegt, so verschieben sich die Potentialmulden längs der Halbleiteroberfläche.
Da die Minoritätsladungsträger, die schon vorher beispielsweise über einen pn-übergang in
das Halble^ersubstrat 1 injiziert wurden, immer in die
tiefste Potentialmulde abfließen, findet ein Ladungstransport entsprechend der Wanderung der Potentialmulden
längs der Oberfläche des Halbleitersubstrats 1 statt.
Bei dem in der Fig. 1 dargestellten Ladungsverschiebe-Bauelement
liegen verschieden große Spannungen an den Steuerelektroden 2 und 3, während die Steuerelektrode
4 auf Masse liegt. Wenn nun an der Steuerelektrode 3 eine größere negative Spannung liegt als an
der Steuerelektrode 2, dringt die Potentialmulde unterhalb der Steuerelektrode 3 tiefer in das Halbleitersubstrat
1 ein. Dies ist in der F i g. 1 durch eine Strichlinie 6 dargestellt. Dadurch fließen positive Ladungsträger aus
dem unterhalb der Steuerelektrode 2 gelegenen Bereich in den Bereich des Haib'eitersubstrats 1. der unterhalb
der Steuerelektrode 3 vorgesehen ist Die an der Steuerelektrode 2 liegende Spannung kann als »Speicherspannung«
bezeichnet werden, während die an der Steuerelektrode 3 liegende Spannung »Verschiebespannung*.
genannt wird. Entsprechend wird der unterhalb der Steuerelektrode 2 vorgesehene Bereich des Halbleitersubstrats
1 als »Speicher-Verarmungsbereich« bezeichnet während der unterhalb der Steuerelektrode 3 vorgesehene
Bereich des Halbleitersubstrats 1 »Ladungsverschiebe-Verarmungsbereich«
genannt wird. Schließlich wird der oberhalb der Strichlinie 6 am Rand des in der F i g. 1 dargestellten Bauelements vorgesehene Bereich
als »Schwellenwert-Verarmungsbereich« bezeichnet
Bei der vorliegenden Erfindung werden im Lastzweig von Speichereinheiten und Logikeinheiten Ladungsverschiebe-Bauelemente
eingesetzt. Anhand einer Speichereinheit in p-Kanai-MOS-Technik wird die Wirkungsweise
einer derartigen Einheit in der Schaltung an Hand der F i g. 2 und 3 näher erläutert:
In der Fig.2 sind vorgesehen Schalttransistoren 10,
11, Auswahltransistoren 12, 13, L-. lungsverschiebe-Bauelemente
14,15, eine Versorgungsspe r.nungsleitung
16 und Leitungen 17, 18. Die Schalttransistoren 10 und 11 bilden eine bistabile Kippstufe, so daß der eine
Schalttransistor im gesperrten und der andere Schalttransisti.:1
im leitenden Zustand ist. Die Spannung am Drain des gesperrten Schalttransistors sinkt ohne Lastelemente
infolge der unvermeidbaren parasitären Ströme ab, die beispielsweise als Sperrströme an pn-Übergänge
fließen. Diese Ströme führen elektrische Ladungen von diesem Punkt ab. Dieser Effekt kann daher
kompensiert werden, wenn elektrische Ladung von der Versorgungsspannungsleitung 16 zu diesem Knotenpunkt
nachgeliefert wird. Dies bedeutet im vorliegenden Fall einer p-Kanal-MCS-Technik, also bei Schalttransistoren
10, 11, die aus Feldeffekttransistoren mit einem p-leitenden Kanal bestehen, daß positive Ladung
über die Ladungsverschiebe-Bauelemente 14, 15 von diesem Knotenpunkt zur Versorgungsspannungsltkung
16 transportiert wird. Hierzu wird an die Leitung 18 eine so hohe Spannung gelegt, daß Ladungsträger vom Knotenpunkt
in die Potentialmulde unter der ersten Speicherelektrode 18' fließen (vergleiche F i g. 3).
Eine zweite Speicherelektrode 20' (Fig. 3} ist über eine Leitung 20 (beziehungsweise 21) ini· dem Knotenpunkt
des jeweiligen Zweiges der Kippstufe verbunden und erfüllt die folgende Funktion: Wenn beispielsweise
der Schaltl.-ansistor 11 gesperrt ist, liegt der Knotenpunkt auf einem so negativen Potential, daß sich unter
der zweiten Steuerelektrode 20' eine derart tiefe Potentialmulde ausbildet, t>aß ein Teil der Ladungsträger vom
Bereich unterhalb der ersten Steuerelektrode 18' zu dem Bereich unterhalb der zweiten Steuerelektrode 20'
in. n-ieitenden Halbleitersubstrat 1 weiterfiießt, wenn
die Spannung an der Leitung 18 abgeschaltet wird. Dieser Ladungsträgeranteil ist verhältnismäßig kS^in, da die
Spannung an der Oberfläche des Halbleitersubstrats 1 unterhalb der zweiten Steuerelektrode 20' positiver ist
als die Spannung "m Knotenpunkt. Daher fließen die
Ladungsträger in erster Linie nur infolge einer Diffusion in den Bereich unterhalb der zweiten Steuerelektrode
20'. Ist der Schalttransistor 11 dagegen leitend, so liegt
der Knotenpunkt auf einem so weit positiven Potential, daß unterhalb der zweiten Steuerelektrode 20' keine
Potentialmulde vorhanden ist. Daher fließt der größte Teil der Ladungsträger unterhalb der ersten Steuerelektrode
18' zu einem eindiffundierten p-leitenden Bereich
25 zurück. Ein Teil der Ladungsträger rekombiniert im Halbleitersubstrat 1, was einen verhältnismäßig kleinen
Strom zur Folge hat. Mit der Steuerelektrode 20' wird also erreicht, daß nur vom Drain (Bereich 25) des gesperrten
Schalttransistors 11 Ladungen zur Versorgungsspannungsleitung 16 fließen. Dagegen fließen
aber keine Ladungen vom Schalttransistor 11, wenn dieser
leitet, zur Versorgungsspannungsleitung 16, solange an eine dritte Steuerelektrode 17' ein Spannungsimpuls
angelegt ist.
Die Fig.3 stellt einen schematischen Querschnitt
durch einen Teil einer erfindungsgemäßen Speichereinheit dar. Im η-leitenden Halbleitersubstrat 1 sind p-leitende
Bereiche 25, 26 und 27 vorgesehen. Der Bereich
26 ist mit einer Elektrode 16' kontaktiert, die mit der Versorgungsspannungsleitung 16 verbunden ist. Der
Bereich 25 ist mit einer Elektrode 20" kontaktiert, die über die Leitung 20 mit der Steuerelektrode 20' verbunden
ist. Zwischen den Elektroden 16' und 20" sind auf einer Isolierschicht 5 aus Siliciumdioxid die Steuereiektroden
17', 18' und 20' vorgesehen. Die Bereiche 25, 26, die Elektroden 16', 20" und die Steuerelektroden 17',
18', 20' bilden das Ladungsverschiebe-Bauelement 15. Zwischen den Bereichen 25 und 27 ist auf der Isolierschicht
5 eine Elektrode 30' vorgesehen, die mit der Leitung 30 verbunden ist. Die Bereiche 25,27, die Elektrode
20" und eine mit einer auf Masse liegenden Leitung 31 verbundene Elektrode 3Γ auf dem Bereich 27
bilden zusammen mit der Elektrode 30' den Schalttransistor 11.
Ein großer Vorteil der erfindungsgemäßen Speichereinheit liegt darin, daß dank der Ladungsverschiebe-Bauelemente
nur im Zweig des gesperrten Schalttransistors (10 beziehungsweise 11) ein Strom fließt, dessen
Mittelwert zu dem durch die Foigefrequenz und die Amplitude der an die Leitungen 17 und 18 angelegten
Spannungsimpulse genau einstellbar ist. Daher ist die Verlustleistung einer solchen Speächereinheit im Gegensatz
zu Speichereinheiten in n-Kanal-MOS-Technik oder p-Kanal-MOS-Technik sehr klein, bei denen, wie
Versuche ergeben haben, infolge der quadratisch verlaufenden Stromspannungskennlinie der Lasttransistoren
eine hohe Verlustleistung auftritt. Der eingangs erwähnte Flächenbedarf kann noch weiter verringert werden,
wenn die Versorgungsspannungsleitung 16 mit der Leitung 17 oder mit der Leitung 18 zusammengefaßt
wird, so daß in diesem Fall nur die Leitung 17 oder die Leitung 18 als zusätzliche Leitung gegenüber einer
Speichereinheit in statischer Technik benötigt wird.
Die F i g. 4 zeigt ein weiteres Ausführungsbeispiel der
Erfindung, bei dem ein Ladungsverschiebe-Bauelement 40 zwischen der Versorgungsspannungsleitung 16 und
einem Speicherkondensator 42 beziehungsweise einen Auswahltransistor 43 liegt Der Speicherkondensator 42
ist auf seiner einen Seite geerdet. Der Auswahltransistor 43 ist weiterhin mit der auf einem Bezugspotential liegenden
Leitung 31 verbunden und wird über eine Leitung 41 angesteuert Dadurch wird entsprechend der am
Speicherkondensator 42 liegenden Spannung Ladung aus dem Speicherkondensator 42 gepumpt
In gleicher Weise wie in Speichereinheiten können auch in Logikeinheiten Ladungsverschiebe-Bauelemente
anstelle von Lasttransistoren in vorteilhafter Weise gemäß der vorliegenden Erfindung eingesetzt werden.
65
Hierzu 2 Blatt Zeichnungen
Claims (5)
1. Halbleiterspeichereinheit mit zwei auf einem Halbleiterkörper integrierten kreuzgekoppelten
Feldeffekttransistoren (10, 11), deren Sourceanschlüsse auf einem gemeinsamen Potential liegen,
deren Gateanschlüsse mit dem Drainanschluß des jeweils anderen Feldeffekttransistors verbunden
sind und deren Drainanschlüsse an eine Versorgungsspannungsleitung (16) geführt sind, wobei die
Drainanschlüsse als Schaltungsknoten dienen, die über Auswahltransistoren adressierbar sind, dadurch
gekennzeichnet, daß die Schaltungsknoten jeweils über ein Ladungsverschiebe-Bauele- is
ment (14,15) mit der Versorgungsspannungsleitung (16) verbunden sind, daß jedes der Ladungsverschiebe-Bauelemente
(14, 15) mit einer Mehrzahl von Steuerelektroden (17', 18', 20') verbunden ist, die auf
einer Grenzfläche des Halbleiterkörpers angeordnet und durch ei?.e elektrisch isolierende Schicht (5) von
dieser getrennt sind, daß eine der Steuerelektroden (20') jedes Ladungsverschiebe-Bauelements mit dem
Schaltungsknoten verbunden ist und daß die übrigen Steuerelektroden (17', 18') mit Taktleitungen (17,18)
beschaltet sind.
2. Halbleiterspeichereinheit nach Anspruch 1, dadurch gekennzeichnet, daß jeaes Ladungsverschiebe-Bauelement
(15) drei Steuerelektroden (17', 18', 20') aufweist, von denen die mittlere (20') mit dem
Schaltungsknoten verbunden ist
3. Halbleitf.Tspeichereinheit nach Anspruch 1 oder
2, dadurch gekennzeichnet, daß die Versorgungsspannungsleitung (16) mit eir.vr der Taktleitungen
(17,18) zusammengefaßt ist
4. Halbleiterspeichereinheit htX einem Speicherkondensator
(42) und einem mit diesem verbundenen Aiiswahltransistor (43), die auf einem Halbleiterkörper
integriert sind, dadurch gekennzeichnet, daß der Verbindungspunkt des Speicherkondensators
(42) und des Auswahltransistors (43) über ein Ladungsverschiebe-Bauelement
(40) mit einer Versorgungsspannungsleitung (16) verbunden ist, daß das Ladungsverschiebe-Bauelement (40) mit einer
Mehrzahl von Steuerelektroden versehen ist, die auf einer Grenzfläche des Halbleiterkörper angeordnet
und durch eine elektrisch isolierende Schicht von dieser getrennt sind, daß eine der Steuerelektroden
mit dem Verbindungspunkt verbunden ist und daß die übrigen Steuerelektroden mit Taktieitungen (17,
18) beschaltet sind.
5. Halbleiterspeichereinheit nach Anspruch 4, dadurch gekennzeichnet, daß der Speicherkondensator
(42) als MOS-Kondensator ausgebildet ist.
55
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2430947A DE2430947C2 (de) | 1974-06-27 | 1974-06-27 | Halbleiterspeichereinheit |
US05/590,275 US4035782A (en) | 1974-06-27 | 1975-06-25 | Charge coupled device circuit for use with a semiconductor Storage Unit or a semiconductor Logical Unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2430947A DE2430947C2 (de) | 1974-06-27 | 1974-06-27 | Halbleiterspeichereinheit |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2430947A1 DE2430947A1 (de) | 1976-01-15 |
DE2430947C2 true DE2430947C2 (de) | 1984-10-25 |
Family
ID=5919139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2430947A Expired DE2430947C2 (de) | 1974-06-27 | 1974-06-27 | Halbleiterspeichereinheit |
Country Status (2)
Country | Link |
---|---|
US (1) | US4035782A (de) |
DE (1) | DE2430947C2 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4316264A (en) * | 1980-01-08 | 1982-02-16 | Eliyahou Harari | Uniquely accessed RAM |
US4503550A (en) * | 1982-07-01 | 1985-03-05 | Rca Corporation | Dynamic CCD input source pulse generating circuit |
DE3235835A1 (de) * | 1982-09-28 | 1984-03-29 | Siemens AG, 1000 Berlin und 8000 München | Halbleiter-speicherzelle |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3662356A (en) * | 1970-08-28 | 1972-05-09 | Gen Electric | Integrated circuit bistable memory cell using charge-pumped devices |
FR2154395B1 (de) * | 1971-05-03 | 1974-06-28 | Ibm | |
US3792322A (en) * | 1973-04-19 | 1974-02-12 | W Boyle | Buried channel charge coupled devices |
-
1974
- 1974-06-27 DE DE2430947A patent/DE2430947C2/de not_active Expired
-
1975
- 1975-06-25 US US05/590,275 patent/US4035782A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE2430947A1 (de) | 1976-01-15 |
US4035782A (en) | 1977-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3736387A1 (de) | Nicht-fluechtige halbleiterspeichervorrichtung | |
DE2111979A1 (de) | Feldeffekt-Halbleitereinrichtung | |
DE2623507A1 (de) | Schaltungsanordnung fuer binaere schaltvariable | |
DE3031748A1 (de) | Elektrisch loeschbares und wiederholt programmierbares speicherelement zum dauerhaften speichern | |
DE2363089C3 (de) | Speicherzelle mit Feldeffekttransistoren | |
DE2655999A1 (de) | Speicherzelle mit transistoren, die mit verschiedenen schwellenwertspannungen arbeiten | |
DE2201028B2 (de) | Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens | |
CH641587A5 (de) | Bistabile kippstufe mit fixierbarem schaltzustand. | |
DE2504088A1 (de) | Ladungsgekoppelte anordnung | |
DE2142721A1 (de) | Integrierte bistabile Speicherzelle | |
DE2835692B2 (de) | Binäres logisches ODER-Glied für programmierte logische Anordnungen | |
DE2309616C2 (de) | Halbleiterspeicherschaltung | |
DE2430947C2 (de) | Halbleiterspeichereinheit | |
DE2152109C3 (de) | Speichermatrix mit einem Feldeffekt-Halbleiterbauelement je Speicherplatz | |
DE2128536C3 (de) | Halbleiteranordnung aus zwei Feldeffekttransistoren von gleichem Aufbau | |
DE2852117A1 (de) | Regenerationsschaltung | |
DE2702830C2 (de) | ||
DE2151898A1 (de) | Ladungstransporteinrichtung | |
DE3323799C2 (de) | ||
DE2751481C2 (de) | Lastimpedanz für eine statische Halbleiterspeicherzelle | |
DE2721812A1 (de) | Auswerteschaltung fuer eine ladungsverschiebeanordnung | |
DE2348984A1 (de) | Anordnung mit feldeffekttransistoren | |
DE2459023C3 (de) | Integrierbare, aus Isolierschicht-Feldeffekttransistoren gleicher Leitungsund Steuerungsart aufgebaute statische Schreib/Lesespeicherzelle | |
DE1938468C3 (de) | Dynamische Schaltungsanordnung | |
DE2044792A1 (de) | Feldeffekt-Transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |