JPS62247619A - インバ−タ遅延回路 - Google Patents
インバ−タ遅延回路Info
- Publication number
- JPS62247619A JPS62247619A JP61089918A JP8991886A JPS62247619A JP S62247619 A JPS62247619 A JP S62247619A JP 61089918 A JP61089918 A JP 61089918A JP 8991886 A JP8991886 A JP 8991886A JP S62247619 A JPS62247619 A JP S62247619A
- Authority
- JP
- Japan
- Prior art keywords
- inverters
- inverter
- connection
- fall
- rise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000694 effects Effects 0.000 abstract description 14
- 238000005452 bending Methods 0.000 description 13
- 230000003111 delayed effect Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 8
- 230000000630 rising effect Effects 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 102100023170 Nuclear receptor subfamily 1 group D member 1 Human genes 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Landscapes
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数段のインバータを直列接続して成る遅延
回路に係り、特に遅延する信号における位相変調の発生
を打ち消すのに好適なインバータの配列ζこ関するもの
である。
回路に係り、特に遅延する信号における位相変調の発生
を打ち消すのに好適なインバータの配列ζこ関するもの
である。
従来、複数段のインバータを直列接続して成る遅延回路
では、次段と異なる接続状態あるいは接続形態を有する
箇所において、遅延したい信号に及ぼす影響については
配慮されていなかつ念。なお、この種の回路として関連
するものには、例えば、特開昭56−120209が挙
げられる。
では、次段と異なる接続状態あるいは接続形態を有する
箇所において、遅延したい信号に及ぼす影響については
配慮されていなかつ念。なお、この種の回路として関連
するものには、例えば、特開昭56−120209が挙
げられる。
上記従来技術は、複数段のインバータを有する遅延回路
で、次段と異なる接続状態あるいは接続形態を有する箇
所での遅延する波形に及ぼす影響が配慮されておらず、
信号の立ち下がり、あるいは立ち上がりのいずれか一方
にのみ上記接続箇所における影響が現われる可能性があ
り、デユーティ比が変化するという問題があった。
で、次段と異なる接続状態あるいは接続形態を有する箇
所での遅延する波形に及ぼす影響が配慮されておらず、
信号の立ち下がり、あるいは立ち上がりのいずれか一方
にのみ上記接続箇所における影響が現われる可能性があ
り、デユーティ比が変化するという問題があった。
本発明の目的は、遅延する信号を立ち上がりと立ち下が
りで、同等に遅延することにある。
りで、同等に遅延することにある。
上記目的は、複数段のインバータの配列で次段と異なる
接続状態あるいは、次段と異々る接続形態を有する箇所
が、偶数個であり、かつ初段のインバータから数えて偶
数段目の後段に、上記接続箇所が存在する数と、同等な
数だけ、初段のインバータから数えて奇数段目の後段に
、上記接続箇所が存在するようにすることにより、達成
される。
接続状態あるいは、次段と異々る接続形態を有する箇所
が、偶数個であり、かつ初段のインバータから数えて偶
数段目の後段に、上記接続箇所が存在する数と、同等な
数だけ、初段のインバータから数えて奇数段目の後段に
、上記接続箇所が存在するようにすることにより、達成
される。
インバータは、入力信号を反転させ、かつ遅延する作用
を持つが、入力信号に対する立ち上がりと立ち下がりで
、遅延時間は異なる。そのため、インバータの数が問題
になる。さらに、本発明は複数段のインバータを使用し
ての遅延であり、回路上の面積縮小上、インバータの配
列は必ずしも直線ではなく、それに伴う接続状態、接続
形態が次段と異なる箇所、例えば、折り曲げ部分等での
遅延信号に対する影響を無視することはできなヘインバ
ータ初段から数えて、偶数段目後段あるいは、奇数段目
後段にのみ、上記接続箇所が存在すると、入力信号の立
ち下がり、あるいは立ち上がりのいずれか一方にのみ、
接続部分による影響が現われ、信号の位相変調をもたら
す原因となる。
を持つが、入力信号に対する立ち上がりと立ち下がりで
、遅延時間は異なる。そのため、インバータの数が問題
になる。さらに、本発明は複数段のインバータを使用し
ての遅延であり、回路上の面積縮小上、インバータの配
列は必ずしも直線ではなく、それに伴う接続状態、接続
形態が次段と異なる箇所、例えば、折り曲げ部分等での
遅延信号に対する影響を無視することはできなヘインバ
ータ初段から数えて、偶数段目後段あるいは、奇数段目
後段にのみ、上記接続箇所が存在すると、入力信号の立
ち下がり、あるいは立ち上がりのいずれか一方にのみ、
接続部分による影響が現われ、信号の位相変調をもたら
す原因となる。
つまり、初段のインバータから数えて、偶数段目後段と
奇数段目後段に、存在する上記接続箇所が等しいとき、
入力信号の立ち上がり、立ち下がりに対して等しい影響
を及ぼす。このことは入力信号の立ち上がり、立ち下が
りに同等な遅延をもたらし、デユーティ比の変化をなく
し、位相変調の発生を妨げる。また、本作用の説明によ
り、接続箇所は必ず偶数個でなくてはならない。入力信
号が通過する全インバータ数も考慮すると、偶数段の場
合は、入力信号波形と同等な波形で遅延された信号が得
られ、立ち上がり、立ち下がりで等しい遅延を受けてい
るが、奇数段の場合、遅延信号は入力信号に対して反転
して現われ、インバータ1段分、立ち上がり、あるいは
立ち下がりで、遅延量が、異なる。全インバータ数は、
本来、偶数段であることが理想的であると思われるが、
奇数段でも使用可能である。
奇数段目後段に、存在する上記接続箇所が等しいとき、
入力信号の立ち上がり、立ち下がりに対して等しい影響
を及ぼす。このことは入力信号の立ち上がり、立ち下が
りに同等な遅延をもたらし、デユーティ比の変化をなく
し、位相変調の発生を妨げる。また、本作用の説明によ
り、接続箇所は必ず偶数個でなくてはならない。入力信
号が通過する全インバータ数も考慮すると、偶数段の場
合は、入力信号波形と同等な波形で遅延された信号が得
られ、立ち上がり、立ち下がりで等しい遅延を受けてい
るが、奇数段の場合、遅延信号は入力信号に対して反転
して現われ、インバータ1段分、立ち上がり、あるいは
立ち下がりで、遅延量が、異なる。全インバータ数は、
本来、偶数段であることが理想的であると思われるが、
奇数段でも使用可能である。
以下、本発明の一実施例を第1図により説明する。第1
図は、インバータの直列接続回路を要所。
図は、インバータの直列接続回路を要所。
要所において、180°折り曲げた場合の実施例である
。折り曲げ箇所を4箇所とし、入力端子1より、信号を
入れ、出力端子3から遅延され比信号が取り出せる。4
,5,6.7は折り曲げ部分である。
。折り曲げ箇所を4箇所とし、入力端子1より、信号を
入れ、出力端子3から遅延され比信号が取り出せる。4
,5,6.7は折り曲げ部分である。
第2図は、第1図に示したインバータ配列を、直線に引
き伸ばしたものを、模式的にインバータの数にだけ着目
して書いた図である。
き伸ばしたものを、模式的にインバータの数にだけ着目
して書いた図である。
第2図より次のことが理解されるであろう。すなわち、
第1列目は、偶数個のインバータが属し、偶数段目後段
に折り曲げ部4が在る。第2列目は奇数個のインバータ
が属し、奇数段目後段に折り曲げ部5が存在する。第3
列目も奇数個のインバータが属し、偶数段目後段に折り
曲げ部6が存在する。第4列目も奇数個のインバータが
属し、奇数段目後段に折り曲げ部7が存在する。最終段
第5列目も、奇数個のインバータが属し、結果的に全イ
ンバータ数は偶数個から成るものとしである。
第1列目は、偶数個のインバータが属し、偶数段目後段
に折り曲げ部4が在る。第2列目は奇数個のインバータ
が属し、奇数段目後段に折り曲げ部5が存在する。第3
列目も奇数個のインバータが属し、偶数段目後段に折り
曲げ部6が存在する。第4列目も奇数個のインバータが
属し、奇数段目後段に折り曲げ部7が存在する。最終段
第5列目も、奇数個のインバータが属し、結果的に全イ
ンバータ数は偶数個から成るものとしである。
折り曲げ部はインバータ偶数段後段に2箇所、奇数段後
段に2箇所で本発明の所要条件を満念している。
段に2箇所で本発明の所要条件を満念している。
次に、第1図の本実施例の動作を第3図のタイムチャー
トにより説明する。
トにより説明する。
第6図のタイムチャートには、第1図に示す遅延回路の
入力端子1.端子8.9,10,11.12のそれぞれ
の′電位レベルの変化が示されている。先ず時刻txに
おいて、入力端子1の電位レベルが低電位レベルvLよ
り高電位レベルvHに変化すると、端子8では、ちょう
どインバータを奇数段通過した後なので、信号は反転し
、遅延時間TDA後vHからvLに立ち下がる。また時
刻t2では、入力端子1の電位レベルがvHからvLに
変化し、端子8ではTDi後vLからvHに立ち上がる
。ただし、TDA。
入力端子1.端子8.9,10,11.12のそれぞれ
の′電位レベルの変化が示されている。先ず時刻txに
おいて、入力端子1の電位レベルが低電位レベルvLよ
り高電位レベルvHに変化すると、端子8では、ちょう
どインバータを奇数段通過した後なので、信号は反転し
、遅延時間TDA後vHからvLに立ち下がる。また時
刻t2では、入力端子1の電位レベルがvHからvLに
変化し、端子8ではTDi後vLからvHに立ち上がる
。ただし、TDA。
TDMは、端子8までの全インバータ数による遅延時間
であり、Toi −’roA =Δtは、インバータ奇
数段通過時にのみ現われる立ち上がりと立ち下がりの遅
延時間の差である。次にインバータ1段と折り曲げ部4
8介した端子9では、信号は端子8の状態から反転し時
刻t1では、TDA後vLからVHに立ち上がり、時刻
t2では、TD≦後vHからvLに立ち下がる。ただし
、Toa + ’rniは、端子9までの全インバータ
による遅延量と折り曲げ部4による遅延量の和である。
であり、Toi −’roA =Δtは、インバータ奇
数段通過時にのみ現われる立ち上がりと立ち下がりの遅
延時間の差である。次にインバータ1段と折り曲げ部4
8介した端子9では、信号は端子8の状態から反転し時
刻t1では、TDA後vLからVHに立ち上がり、時刻
t2では、TD≦後vHからvLに立ち下がる。ただし
、Toa + ’rniは、端子9までの全インバータ
による遅延量と折り曲げ部4による遅延量の和である。
また、TDg ’rl)己=ΔTD4は、折り曲げ部
による立ち上がりと立ち下がりの遅延量の差である。
による立ち上がりと立ち下がりの遅延量の差である。
本件で問題となっているΔTD4は、折り曲げることに
よる回路の奇生容量増大で時定数が増し発生するのであ
るが、立ち上がりと立ち下がりで遅延時間に差をもちΔ
TD4として現われるのである。
よる回路の奇生容量増大で時定数が増し発生するのであ
るが、立ち上がりと立ち下がりで遅延時間に差をもちΔ
TD4として現われるのである。
第4図は、−例として、C−MOSインバータによる遅
延回路に本発明を適用した場合のICのレイアウト図を
示したものである。20は、AAを表わし、21は、拡
散層、22は、ポリシリコン、23はコンタクトを表わ
している。VDDは電源ラインであり、vDDにコンタ
クトをうっであるのがP−MOSであり、GNDにコン
タクトを打っているのがN−MOSである。122はゲ
ートであり、P−MOS、N−MOSにう九れたコンタ
クトはAlライン20で次段のゲートに接続されている
。
延回路に本発明を適用した場合のICのレイアウト図を
示したものである。20は、AAを表わし、21は、拡
散層、22は、ポリシリコン、23はコンタクトを表わ
している。VDDは電源ラインであり、vDDにコンタ
クトをうっであるのがP−MOSであり、GNDにコン
タクトを打っているのがN−MOSである。122はゲ
ートであり、P−MOS、N−MOSにう九れたコンタ
クトはAlライン20で次段のゲートに接続されている
。
第4図は、前記の折り曲げ部分のレイアウト図であるが
、折り曲げたことにより、Alライン20が2列目次段
のインバータに接続され、他と比べて長くなり、大ぎな
圃稙を占めていることがわかる。
、折り曲げたことにより、Alライン20が2列目次段
のインバータに接続され、他と比べて長くなり、大ぎな
圃稙を占めていることがわかる。
このことは、曲げの部分で奇生容量が大きくなっている
ことにつながるのである。
ことにつながるのである。
再び第6図に戻る。端子9では、上記理由lこより信号
のデユーティ比が変化している。端子10では、端子9
から偶数段のインバータを通過し、遅延信号のFALL
TIMEは、回復し、立ち上がり立ち下がりの傾きは元
に戻るが、デユーティ比の違いはそのままである。TD
I d トTDI gは端子10までのそれぞれ立ち上
がり立ち下がりでの遅延量である。
のデユーティ比が変化している。端子10では、端子9
から偶数段のインバータを通過し、遅延信号のFALL
TIMEは、回復し、立ち上がり立ち下がりの傾きは元
に戻るが、デユーティ比の違いはそのままである。TD
I d トTDI gは端子10までのそれぞれ立ち上
がり立ち下がりでの遅延量である。
端子11は、インバータ1段と折り曲げ部5を介して存
在し、今度は、入力信号に対して反転していない信号が
、1段のインバータと折り曲げ部5を通過した結果、時
刻tlでは、Tolj後、VHからvLに立ち下がり、
時刻t2では、TDI l後、VLからvHに立ち上が
る。TDIτ−TDII=Δtであり、このとき折り曲
げ部分での立ち上がりと立ち下がりでの遅延量の差は、
タイムチャートには現われず打ち消し合うのである。こ
れは、接続状態の異なる折り曲げ部を遅延信号が2度通
過し、かつ一方はインバータ偶数段目後段で折り曲げ、
もう一方は奇数段目後段で折り曲げた結果である。よっ
て端子11で、はぼデユーティ比が等しくなる。FAL
LTIMEの遅れとΔを分の遅延時間の差は、インバー
タを偶数段介すこと多こより、解消される。その動作は
端子12のタイムチャートで示される。TDl’zと’
rDt審は端子12までの全インバータと折り曲げによ
る遅延時間であり、TDI 2 = ’l Di 2と
なる。ここでデユーティ比は等しくなり本発明の効果が
得られる。続く折り曲げ部6.7の前後においても上記
説明と同様な動作がくり返され、出力端子3には、偶数
回の折り曲げと、折り曲げ前までの初段からのインバー
タ数が、偶数個の箇所と奇数個の箇所が同数となるよう
にインバータを配列したことにより、デユーティ比の変
化をもたらすことなく遅延された信号を取り出すことが
できる。
在し、今度は、入力信号に対して反転していない信号が
、1段のインバータと折り曲げ部5を通過した結果、時
刻tlでは、Tolj後、VHからvLに立ち下がり、
時刻t2では、TDI l後、VLからvHに立ち上が
る。TDIτ−TDII=Δtであり、このとき折り曲
げ部分での立ち上がりと立ち下がりでの遅延量の差は、
タイムチャートには現われず打ち消し合うのである。こ
れは、接続状態の異なる折り曲げ部を遅延信号が2度通
過し、かつ一方はインバータ偶数段目後段で折り曲げ、
もう一方は奇数段目後段で折り曲げた結果である。よっ
て端子11で、はぼデユーティ比が等しくなる。FAL
LTIMEの遅れとΔを分の遅延時間の差は、インバー
タを偶数段介すこと多こより、解消される。その動作は
端子12のタイムチャートで示される。TDl’zと’
rDt審は端子12までの全インバータと折り曲げによ
る遅延時間であり、TDI 2 = ’l Di 2と
なる。ここでデユーティ比は等しくなり本発明の効果が
得られる。続く折り曲げ部6.7の前後においても上記
説明と同様な動作がくり返され、出力端子3には、偶数
回の折り曲げと、折り曲げ前までの初段からのインバー
タ数が、偶数個の箇所と奇数個の箇所が同数となるよう
にインバータを配列したことにより、デユーティ比の変
化をもたらすことなく遅延された信号を取り出すことが
できる。
他の実施例として第5図に示すような配列に関しても、
本発明は全く同様に適用され、全く同様な効果が得られ
ることは明らかである。
本発明は全く同様に適用され、全く同様な効果が得られ
ることは明らかである。
なお、本発明の効果は、前記実施例1こ限定されるもの
ではなく、たとえば第4図のレイアクト図では、Al2
Oによって次段のインバータに接続されているが、ポリ
シリコンあるいは、拡散層等を用いた接続形状の場合で
も同様の効果が得られる。
ではなく、たとえば第4図のレイアクト図では、Al2
Oによって次段のインバータに接続されているが、ポリ
シリコンあるいは、拡散層等を用いた接続形状の場合で
も同様の効果が得られる。
t&N−MOSインバーターにおいても同様の効果が得
られる。
られる。
本発明によれば、複数段のインバータを直列接続して成
る遅延回路において、次段と異なる接続状態および接続
形態をもつとき、その前後におけるデユーティ比の変化
を解消できるので、遅延信号における位相変調の発生は
出力遅延信号では、生じることがない。
る遅延回路において、次段と異なる接続状態および接続
形態をもつとき、その前後におけるデユーティ比の変化
を解消できるので、遅延信号における位相変調の発生は
出力遅延信号では、生じることがない。
第1図は、本発明の一実施例のインバータ配列形式を示
した図、第2図は耳1図の折り曲げ部までのインバータ
数を模式的に示した図、第6図は第1図の回路の動作波
形を示すタイムチャート図、第4図は、第1図の折り曲
げ部のレイアウト図、8f!5図は、本発明の別の実施
例のインバータ配列形式を示した図である。 1・・・遅延回路の入力端子 2・・・インバータ 3・・・遅延回路の出力端子 11 図 ヌ 2 図 イI+七疋坦 13 国 14 回
した図、第2図は耳1図の折り曲げ部までのインバータ
数を模式的に示した図、第6図は第1図の回路の動作波
形を示すタイムチャート図、第4図は、第1図の折り曲
げ部のレイアウト図、8f!5図は、本発明の別の実施
例のインバータ配列形式を示した図である。 1・・・遅延回路の入力端子 2・・・インバータ 3・・・遅延回路の出力端子 11 図 ヌ 2 図 イI+七疋坦 13 国 14 回
Claims (1)
- 1、複数段のインバータを直列接続して成り、その段間
接続の形態が通常の形態をとる第1の接続個所と特別な
形態をとる第2の接続個所とが混在するようにしたイン
バータ遅延回路において、前記第2の接続個所の総数を
偶数個とし、かつ前記第2の接続個所は、第1段目のイ
ンバータから数えて偶数段目のインバータとその次段イ
ンバータとの間に存在する個数と、同じく第1段目のイ
ンバータから数えて奇数段目のインバータとその次段イ
ンバータとの間に存在する個数とが、等しくなるように
、配分されて成ることを特徴とするインバータ遅延回路
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61089918A JPS62247619A (ja) | 1986-04-21 | 1986-04-21 | インバ−タ遅延回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61089918A JPS62247619A (ja) | 1986-04-21 | 1986-04-21 | インバ−タ遅延回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62247619A true JPS62247619A (ja) | 1987-10-28 |
Family
ID=13984084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61089918A Pending JPS62247619A (ja) | 1986-04-21 | 1986-04-21 | インバ−タ遅延回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62247619A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01177713A (ja) * | 1988-01-08 | 1989-07-14 | Nec Corp | 半導体集積回路用遅延回路 |
JPH0267004A (ja) * | 1988-09-01 | 1990-03-07 | Fujitsu Ltd | 半導体集積回路装置 |
US5391904A (en) * | 1988-09-01 | 1995-02-21 | Fujitsu Limited | Semiconductor delay circuit device |
-
1986
- 1986-04-21 JP JP61089918A patent/JPS62247619A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01177713A (ja) * | 1988-01-08 | 1989-07-14 | Nec Corp | 半導体集積回路用遅延回路 |
JPH0267004A (ja) * | 1988-09-01 | 1990-03-07 | Fujitsu Ltd | 半導体集積回路装置 |
US5391904A (en) * | 1988-09-01 | 1995-02-21 | Fujitsu Limited | Semiconductor delay circuit device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5495197A (en) | Variable delay circuit | |
KR100187699B1 (ko) | 지연 회로 장치 | |
US5672990A (en) | Edge-trigger pulse generator | |
JPH1166854A (ja) | 半導体集積回路 | |
US6084453A (en) | Clock converting circuit | |
US6404256B2 (en) | Synchronous delay circuit | |
KR100430609B1 (ko) | 클록 신호로부터의 펄스 신호 생성 회로 | |
JPS63238713A (ja) | 遅延回路 | |
JPS62247619A (ja) | インバ−タ遅延回路 | |
US6456137B1 (en) | Semiconductor circuit, delay adjustment method therefor and layout method therefor | |
JPH01204518A (ja) | スイッチトキャパシタ回路網 | |
JPH04339410A (ja) | 周波数逓倍回路 | |
JPH0537300A (ja) | スイツチトキヤパシタ回路 | |
US7017135B2 (en) | Method of designing semiconductor integrated circuit utilizing a scan test function | |
US6469563B2 (en) | Circuit configuration for compensating runtime and pulse-duty-factor differences between two input signals | |
JP3237112B2 (ja) | 半導体集積回路及びそのスルーレート制御方法 | |
JPH08186480A (ja) | 半導体集積回路装置 | |
JP2605283B2 (ja) | カウンタ回路 | |
JPS5932897B2 (ja) | 集積回路 | |
JP2000183701A (ja) | 半導体集積回路及びそのデューティ劣化防止方法 | |
JP3266189B2 (ja) | 信号伝送装置 | |
JPH0750557A (ja) | 論理回路 | |
JPH0441630Y2 (ja) | ||
JPH02125519A (ja) | Cmosバッファ回路 | |
JPH0411046B2 (ja) |