DE60121685T2 - Herstellungsverfahren für integrierten Schaltkreis - Google Patents

Herstellungsverfahren für integrierten Schaltkreis Download PDF

Info

Publication number
DE60121685T2
DE60121685T2 DE60121685T DE60121685T DE60121685T2 DE 60121685 T2 DE60121685 T2 DE 60121685T2 DE 60121685 T DE60121685 T DE 60121685T DE 60121685 T DE60121685 T DE 60121685T DE 60121685 T2 DE60121685 T2 DE 60121685T2
Authority
DE
Germany
Prior art keywords
layer
polysilicon
field
integrated circuit
plated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60121685T
Other languages
English (en)
Other versions
DE60121685D1 (de
Inventor
Thomas J Fleetwood Krutsick
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agere Systems LLC
Original Assignee
Agere Systems Guardian Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agere Systems Guardian Corp filed Critical Agere Systems Guardian Corp
Publication of DE60121685D1 publication Critical patent/DE60121685D1/de
Application granted granted Critical
Publication of DE60121685T2 publication Critical patent/DE60121685T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66166Resistors with PN junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/8605Resistors with PN junctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

  • Technisches Gebiet
  • Diese Erfindung bezieht sich allgemein auf die Halbleiterverarbeitungstechnologie und insbesondere auf ein Verfahren zum Herstellen einer integrierten Schaltung einschließlich eines feldplattierten ohmschen Widerstands, um eine maximale Führung über den feldplattierten ohmschen Widerstand zu erzielen.
  • Hintergrund der Erfindung
  • Es sind verschiedene Verfahren zum Herstellen von ohmschen Widerständen auf einem Halbleitersubstrat bekannt. Die US-Patente 4.140.817, 5.548.268, 5.683.928, 5.976.392, 5.989.970, 6.069.398 und 6.093.596, von denen hier jedes durch Literaturhinweis eingefügt ist, offenbaren ein Verfahren zum Herstellen von ohmschen Widerständen.
  • In einer integrierten Schaltung kann ein Metall, das, etwa als Strang, über den Körper eines diffundierten ohmschen Widerstands mit Dickschichtwiderstand läuft, Änderungen im Widerstandswert des ohmschen Widerstands verursachen, wenn an den Strang eine Spannung angelegt wird. Die Spannung am Strang kann zum Invertieren, Abbauen oder Akkumulieren eines Bereichs des ohmschen Widerstands unterhalb des Stranges führen, was im ohmschen Widerstand zu Änderungen des Widerstandswerts führt. Durch wiederholtes Auftreten kann eine unerwünschte bleibende Änderung des Widerstandswerts eintreten.
  • Eine Lösung bestand darin, metallische Leiter nicht über ohmsche Widerstände zu führen, um das Problem zu vermeiden. Dieses Verfahren vergeudet jedoch wertvollen Bereich und führt dazu, dass ein Chip einer integrierten Schaltung bei der Anwendung dieses Verfahrens einen größeren Bereich einnimmt als ein Chip einer integrierten Schaltung, bei dem der Bereich über ohmschen Widerständen zur Führung metallischer Leiter genutzt wird.
  • Bei einer weiteren, in 18 veranschaulichten Lösung – siehe beispielsweise die britische Patentanmeldung GB2016208 – erstreckt sich über den Wider standskörper der Metallstrang, der mit einem ersten der Widerstandskontakte verbindet. Der als Feldplatte bekannte Metallfortsatz erstreckt sich nahezu bis zu dem Metall, das mit dem zweiten Widerstandskontakt verbindet, soweit es Anordnung, Konstruktion und Herstellungsregeln zulassen. Auf diese Weise liegt die an den ersten Widerstandskontakt angelegte Spannung auch an der Feldplatte über dem Widerstandskörper an. Der zweite Widerstandskontakt ist mit einem anderen Potential verbunden. Dort bleibt wegen an den ersten Kontakt und die Feldplatte angelegter Spannungen eine Änderung im Widerstandswert des ohmschen Widerstands bestehen, wobei aber die Spannung wenigstens bekannt ist. Eine Unzulänglichkeit beim Verwenden einer metallischen Feldplatte besteht darin, dass der Bereich über dem Widerstandskörper, abgesehen von den Kontaktbereichen, nicht verfügbar ist, um andere metallische Leiter in der gleichen Metallschicht als Kontakte zum ohmschen Widerstand zu führen. Selbstverständlich können metallische Leiter in höheren Metallschichten über den Widerstandskörper geführt werden, wie es im Gebiet bekannt ist.
  • Bei einer weiteren, in 19 veranschaulichten Lösung – siehe beispielsweise die japanische Patentanmeldung JP56021359 – ist über dem Widerstandskörper eine Polysilicium-Feldplatte vorgesehen. Der Metallstrang, der mit einem ersten der Widerstandskontakte verbindet, ist derart verlängert, dass er auch Kontakt mit der Polysilicium-Feldplatte hat. Beim Anwenden dieses Verfahrens ist ein Teil des Bereichs über dem Widerstandskörper verfügbar, um andere metallische Leiter in der gleichen Metallschicht als Kontakte zum ohmschen Widerstand zu führen. Das Metall, das mit dem ersten der Widerstandskontakte verbindet, stellt einen zweiten Kontakt mit der Polysilicium-Feldplatte her; daher ist der Kontaktbereich mit der Polysilicium-Feldplatte, wie auch jeder Bereich nahe beim Kontakt mit dem Polysilicium, aufgrund der Anordnung, der Konstruktion und der Herstellungsregeln nicht verfügbar, um andere metallische Leiter in der gleichen Metallschicht als Kontakte zum ohmschen Widerstand zu führen.
  • Es wird ein Feldplatten-Widerstand benötigt, der es ermöglicht, dass praktisch der gesamte Bereich über dem Widerstandskörper, den Anordnung, Konstruktion und Herstellungsregeln zulassen, verfügbar ist, um metallische Leiter in der gleichen Metallschicht als Kontakte zum ohmschen Widerstand zu führen.
  • Kurzbeschreibung der Zeichnung
  • 1 bis 16 sind eine Folge von Querschnittsansichten durch ein Halbleitersubstrat, die Schritte im Verfahren gemäß der vorliegenden Erfindung zum Herstellen einer integrierten Schaltung, einschließlich eines feldplattierten ohmschen Widerstands mit erweitertem Führungsbereich darüber, veranschaulichen;
  • 17 ist eine Draufsicht auf den feldplattierten ohmschen Widerstand von 16 mit erweitertem Führungsbereich darüber, die eine mögliche Führung von Strängen über den ohmschen Widerstand veranschaulicht;
  • 18 ist eine Querschnittsansicht eines ohmschen Widerstands des Standes der Technik, der eine metallische Feldplatte aufweist; und
  • 19 ist eine Querschnittsansicht eines ohmschen Widerstands des Standes der Technik, der eine Polysilicium-Feldplatte aufweist.
  • Zusammenfassung der Erfindung
  • Gemäß der Erfindung wird durch eine Folge von Verarbeitungsschritten eine integrierte Schaltung hergestellt, die einen feldplattierten ohmschen Widerstand mit einem darüber befindlichen erweiterten Bereich zur Führung metallischer Leiter umfasst, die in der gleichen Metallschicht ausgebildet sind, wobei sie Kontakte mit dem ohmschen Widerstand bildet. Ein ohmscher Widerstand, der einen Widerstandskörper und an jedem seiner Enden einen Kontaktbereich aufweist, wird in einem aktiven Bereich eines Halbleitersubstrats gebildet. Eine erste Schicht aus Isoliermaterial wird über dem ohmschen Widerstand gebildet, und durch die erste Schicht aus Isoliermaterial wird ein Fenster zum Widerstandskörper erzeugt, um einen ersten Kontaktbereich zu bilden. Über der ersten Isolierschicht wird eine Schicht aus Polysilicium gebildet, um eine Feldplatte zu definieren, wobei die Polysilicium-Feldplatte an den ersten Kontaktbereich des ohmschen Widerstands angrenzt und sich über den Widerstandskörper praktisch bis zum anderen Kontaktbereich erstreckt, soweit es Anordnung, Konstruktion und Herstellungsregeln zulassen. Über der Polysiliciumschicht wird eine zweite Isolierschicht gebildet. In der zweiten Isolierschicht werden Fenster erzeugt, um Zugang zur Polysilicium-Feldplatte und zum zweiten Kon taktbereich zu schaffen. Eine Metallschicht wird aufgebracht, und unerwünschtes Metall wird weggeätzt, um Leiter über der Polysilicium-Feldplatte eines feldplattierten ohmschen Widerstands zu erzeugen, der darüber einen erweiterten Bereich zur Führung metallischer Leiter aufweist, die in der gleichen Metallschicht ausgebildet sind, wobei sie Kontakte mit dem ohmschen Widerstand bildet.
  • Ausführliche Beschreibung
  • 1 bis 16 sind eine Folge von Querschnittsansichten durch einen Wafer oder ein Halbleitersubstrat 20, die Schritte des Herstellungsverfahrens für einen feldplattierten ohmschen Widerstand 22 veranschaulichen, der darüber einen Bereich zur Führung von Metallleitern aufweist, die in der gleichen Metallschicht ausgebildet sind, während Kontakte mit dem ohmschen Widerstand gebildet werden. In einer bevorzugten Ausführungsform ist Silicium das Halbleitersubstrat, aber die Erfindung ist nicht darauf beschränkt. Andere bekannte Halbleitersubstrate können verwendet werden. Obwohl die Herstellung eines ohmschen Silicium-Widerstands vom p-Typ veranschaulicht ist, ist die Erfindung nicht darauf beschränkt. Obwohl das hier offenbarte Verfahren die Herstellung eines feldplattierten ohmschen Widerstands veranschaulicht, der im Halbleitersubstrat mit Metallkontakten hergestellt wird, die in der ersten Metallschicht gefertigt werden, kann die Erfindung dazu dienen, feldplattierte ohmsche Widerstände mit Metallkontakten herzustellen, die in höheren Metallschichten gefertigt werden.
  • Wie in 1 gezeigt ist, wird im Halbleitersubstrat 20 eine Wanne oder ein aktiver Bereich 24 entwickelt, in dem der feldplattierte ohmsche Widerstand 22 herzustellen ist. Ein n+-Implantations-Schritt über den aktiven Bereich 24, gefolgt vom Wachstum einer etwa einen Mikrometer starken epitaktischen Siliciumschicht, wie etwa mittels eines Prozesses der Gasphasenabscheidung nach chemischem Verfahren, führt zu einer abgedeckten n+-Schicht 28 unter der resultierenden oberen Oberfläche 30 des Substrats 20. Größe und Form des aktiven Bereichs 24 hängen von der Größe des bzw. der hierin zu fertigenden feldplattierten ohmschen Widerstands bzw. Widerstände ab, ferner von der Anzahl von Vorrichtungen einschließlich darin enthaltener feldplattierter ohmscher Widerstände.
  • Ein Flächenätzschritt entfernt (nicht gezeigtes) Oxid von der oberen Oberfläche 30 des Substrats 20, sodass ein Zugang zum aktiven Bereich 24 erzielt wird. In die obere Oberfläche 30 des Substrats 20 werden Aussparungen 26, 32 und 34 eingeätzt, etwa durch einen Plasmaätzprozess. Es wird eine n+-Implantation in den Tiefkollektor ausgeführt, um einen Kontakt 36 innerhalb des aktiven Bereichs 24, jedoch außerhalb des ohmschen Widerstands 22, zu bilden. Der Kontakt 36 schafft einen elektrischen Zugang zur von der oberen Oberfläche 30 abgedeckten n-Schicht 28. In den Einschnitten wird zur Isolation durch irgendeinen bekannten Prozess, wie etwa einen vertieften, mehrfach gepufferten LOCOS-Prozess, Feldoxid aufwachsen gelassen. Gleichzeitig mit dem Aufwachsen des Oxids wird das n+-Implantat verteilt.
  • Wie in 2 veranschaulicht, wird eine (nicht gezeigte) strukturierte Maske aus Photolack auf die Teile der oberen Oberfläche 30 gelegt, bei denen keine Implantation erwünscht ist. Teile des aktiven Bereichs 24 werden mit einem p+-Dotiermittel, wie etwa wie mit Bor, jedoch nicht darauf beschränkt, implantiert, um den Widerstandskörper 38 zu bilden. Die Menge des implantierten p-Dotiermittels wird, wie im Gebiet bekannt, durch den Widerstandswert bestimmt, der für den ohmschen Widerstand 22 gewünscht wird. Der Photolack wird danach entfernt.
  • Eine weitere (nicht gezeigte) strukturierte Schicht aus Photolack wird dort auf die obere Oberfläche 30 gelegt, wo keine Implantation zur n+-Kontakt-Erweiterung erwünscht ist. Die Implantation zur n+-Kontakt-Erweiterung bildet, wie in 3 veranschaulicht, innerhalb des Kontakts 36 einen Kontaktbereich 36'. Der Kontaktbereich 36' besitzt wegen des n+-Implantats einen niedrigeren Widerstandswert als der Kontakt 36. Die Photolackschicht wird anschließend entfernt. Das Aufbringen, Strukturieren und Entfernen des Photolacks oder der Masken sind hier nicht immer besprochen. Ein Fachmann im Gebiet weiß von der Notwendigkeit solcher Schritte.
  • Ein Schritt der Polysilicium-Vorbereitung bringt auf die Oberfläche 30 des gesamten Substrats 20 eine Schicht aus Isoliermaterial wie etwa TEOS-Oxid auf. Die Oxidschicht 40 ist, wie in 4 gezeigt, normalerweise 350 Ångström dick. Eine Schicht 42 aus amorphem polykristallinem Silicium mit einer Dicke von etwa 600 Ångström kann durch einen Prozess der Gasphasenabscheidung nach chemischem Verfahren auf die Oxidschicht 40 aufgebracht werden. Eine strukturierte Maske wird über die Schicht 42 gelegt, und ein Emitter-Fenster 44 wird mittels eines Plasmaätzprozesses durch die amorphe polykristalline Siliciumschicht 42 und die Oxidschicht 40 bis zum Silicium des Widerstandskörpers 38 geätzt; dies dient der Vorbereitung auf das Ausbilden eines Kontakts als erstem Kontakt 46 mit dem Widerstandskörper 38.
  • 5 ist eine Querschnittsansicht des Substrats 20 nach einer – durch einen Prozess der Gasphasenabscheidung nach chemischem Verfahren erfolgenden – Flächenabscheidung einer normalerweise 3100 Ångström dicken Schicht 48 aus Polysilicium auf die amorphe polykristalline Siliciumschicht 42. Zusätzlich zum Bilden einer Schicht auf dem amorphen polykristallinen Silicium füllt die Schicht 48 aus Polysilicium das Fenster 44, sodass Kontakt mit dem Widerstandskörper 38 entsteht und der erste Widerstandskontakt 46 definiert wird. Als Teil einer Verarbeitung von dotiertem Emitter wird, wie in 6 gezeigt, in die Schicht 48 aus Polysilicium ein Dotiermittel vom p-Typ, wie etwa Bor, jedoch nicht darauf beschränkt, implantiert, um p-dotiertes Polysilicium zu bilden. Das Dotieren des Polysiliciums kann mittels anderer bekannter Verfahren erzielt werden. Der Implantationsschritt wird von der Erfindung nicht gefordert, trägt jedoch dazu bei, dass der feldplattierte ohmsche Widerstand 22 in einem vorhandenen Prozess hergestellt wird, ohne dass zusätzliche Verarbeitungsschritte zugefügt werden. Das Dotiermittel vom p-Typ bildet im Kontakt 46 einen erweiterten Kontaktbereich 46'. Der erweiterte Kontaktbereich 46' besitzt einen niedrigeren Widerstandswert als der Kontakt 46.
  • Nach dem Implantieren wird die Schicht 48 aus Polysilicium hart maskiert und dann mittels eines Plasmaätzprozesses geätzt. Beim Ätzen der Schicht 48 aus Polysilicium werden nicht nur unerwünschte Bereiche der Polysiliciumschicht 48 entfernt, sondern es werden auch unerwünschte Bereiche der amorphen polykristallinen Siliciumschicht 42 und der TEOS-Schicht 40 weggeätzt. Das verbleibende Polysilicium, das die Feldplatte 50 bildet, ist in 7 gezeigt. Der verbleibende Teil der Schicht 48 aus Polysilicium erstreckt sich im Wesentlichen über den gesamten Widerstandskörper 38. Das dotierte Polysilicium der Feldplatte 50 ergibt einen elektrischen Weg durch das dotierte Polysilicium im Fenster 44 und den erweiterten Kontaktbereich 46' zum Widerstandskörper 38. Während eines Wärmebehandlungs-Schrittes wird die amorphe polykristalline Siliciumschicht 42 in eine Schicht aus Polysilicium umgewandelt und mit der Schicht 48 aus Polysilicium vereinigt, wobei die Polysiliciumschicht 48' gebildet wird. Das Polysilicium 48' erstreckt sich im Wesentlichen über den gesamten Widerstandskörper 38, wobei es von ihm durch die Oxidschicht 40 beabstandet ist. Aufgrund der Anordnung, der Konstruktion und der Herstellungsregeln wird die Polysiliciumschicht 48' von dem Bereich (an der rechten Seite von 7) weggeätzt, in dem ein weiteres Fenster gebildet wird.
  • Ein weiterer Schritt, der von der Erfindung nicht gefordert wird, jedoch im vorhandenen Prozess enthalten ist, bildet Abstandshalter 52 um den Umfang der Polysilicium-Strukturen von (nicht gezeigten) Emitterkontakten und der Feldplatte 50, die aus der Polysiliciumschicht 48 oder 48' gebildet werden. Eine Schicht aus Isoliermaterial wie etwa TEOS-Oxid wird auf das gesamte Substrat 20 aufgebracht. Ein Trockenätzprozess entfernt das unerwünschte Isoliermaterial und hinterlässt, wie in 8 gezeigt, Abstandshalter 52 um den Umfang von Polysilicium-Strukturen. Der Abstandshalter 52 ist an der Oberfläche 30 normalerweise 1500 Ångström breit. Im vorhandenen Prozess wird der Abstandshalter 52 um den Umfang von Polysilicium-Strukturen platziert, um Metalloxid-Halbleiter-Vorrichtungen oder selbstanpassende Vorrichtungen unterzubringen, die auf dem gleichen Substrat hergestellt werden. Der Abstandshalter 52 passt den zweiten Widerstandskontakt 58 selbst an und erlaubt eine höhere Ausnutzung des Gebiets über dem Widerstandskörper 38. Obwohl dieser Schritt für die Erfindung nicht notwendig ist, trägt er zum Herstellen von feldplattierten ohmschen Widerständen 22 in einem vorhandenen Prozess bei, ohne dass Prozessschritte verändert oder hinzugefügt werden.
  • Ein in 9 veranschaulichter Oberflächenimplantations-Schritt implantiert im erweiterten Kontaktbereich 36' des Kollektorkontakts 36 ein Dotiermittel vom n-Typ, wie etwa Arsen oder Phosphor, jedoch nicht darauf beschränkt. Das Implantat verringert den Widerstandswert des erweiterten Kontaktbereichs 36' und des Kollektorkontakts 36. Eine (nicht gezeigte) Maske wird aufgebracht, um das Implantieren auf den n-Wannen-Kollektorkontakt zu begrenzen, was zu einem n+-Tiefkollektorkontakt führt, der sich bis zur abgedeckten Schicht 28 hinunter erstreckt.
  • Ein wiederum weiterer Schritt, der von der Erfindung nicht gefordert wird, jedoch im vorhandenen Prozess enthalten ist, ist eine in 10 veranschaulichte Basiserweiterungs-Implantation. Bei der Basiserweiterungs-Implantation wird in den Polysilicium-Strukturen von (nicht gezeigten) Emitterkontakten und der Feldplatte 50 erneut Dotiermittel vom p-Typ, wie etwa Bor, jedoch nicht darauf beschränkt, implantiert, um deren Widerstandswert zu verringern. Eine als 54 veranschaulichte Photolackmaske maskiert Bereiche, in denen das Implantieren zu verhindern ist. Wichtiger ist, dass im Bereich 56 im Widerstandskörper 38, wo ein zweiter Widerstandskontakt 58 gebildet wird, eine selbstanpassende p+-Implantation erzielt wird.
  • Wie im Gebiet bekannt, ist um den aktiven Bereich 24 zur Isolation von elektrischem und thermischem Rauschen ein Einschnitt 60 ausgebildet. Die Schritte sind nicht veranschaulicht, aber der endgültige Einschnitt 60 ist in 11 gezeigt. Beim Ausbilden des Einschnitts 60 wird eine Maske geformt, und der Einschnitt wird geätzt, etwa durch einen Plasmaätzprozess. Eine p+-Implantation bildet am Boden des Einschnitts 60 einen implantierten Bereich 62. Auf die Seitenwand des Einschnitts wird ein Oxid aufgebracht, und der Einschnitt wird mit Polysilicium gefüllt. Eine Wärmebehandlung bewirkt, dass das implantierte Dotiermittel in den Widerstandskörper 38 unter dem Fenster 44 diffundiert, wobei der Kontakt 46' gebildet wird.
  • Wie in 11 veranschaulicht, bringt ein Planarisierungs-Schritt eine oder mehrere Schichten aus Isoliermaterial wie etwa einem Oxid an, die insgesamt als dielektrische Schicht 66 veranschaulicht sind. In einer bevorzugten Ausführungsform sind eine Schicht aus TEOS, eine Schicht aus plasma-erweitertem TEOS und eine Schicht aus Bor-Phosphor-TEOS aufgebracht. Die Schicht 66 wird in einem Wärmebehandlungs-Schritt aufgeschmolzen, um ihre obere Oberfläche zu glätten.
  • Die dielektrische Schicht 66 wird maskiert und geätzt, etwa durch einen Trockenätzprozess, jedoch nicht darauf beschränkt, um, wie in 12 gezeigt, die Fenster 68, 70 und 72 zu öffnen. Fenster 68 öffnet zur Polysilicium-Feldplatte 50. Fenster 70 öffnet zum p+-Bereich 56. Fenster 72 öffnet zum Kollektorkontakt 36.
  • Wie in 13 veranschaulicht, kann in jedem der Fenster 68, 70 und 72 eine erste Sperrschicht 74, etwa aus Platinsilicid, jedoch nicht darauf beschränkt, ausgebildet. Auf das Substrat wird Platin aufgebracht und aufgeheizt, damit es mit Silicium reagiert, wo es mit ihm in Kontakt steht. Das nicht umgesetzte Platin wird weggeätzt, wie es im Gebiet bekannt ist. Die erste Sperrschicht 74 im Fenster 68 wird in der Feldplatte 50 gebildet. Die erste Sperrschicht 74 im Fenster 70 wird im dotierten Silicium im Bereich 56 gebildet, wobei ein zweiter Kontakt 76 zum ohmschen Widerstand 22 gebildet wird. Die erste Sperrschicht 74 im Fenster 72 wird im n+-dotierten Silicium des Kontakts 36 gebildet.
  • Wie in 14 veranschaulicht, wird eine zweite Sperrschicht 76, etwa aus Wolfram, jedoch nicht darauf beschränkt, auf die erste Sperrschicht 74 aufgebracht. Die zweite Sperrschicht 76 kann, wenn sie aus Wolfram besteht, durch einen Zerstäubungsprozess, jedoch nicht darauf beschränkt, aufgebracht werden, wie es im Gebiet bekannt ist. Es können zusätzliche oder weniger Sperrschichten aufgebracht werden.
  • Bei der Vorbereitung auf das Ausbilden von elektrischen Leitern oder Strängen wird, wie in 15 veranschaulicht, eine Metallschicht 80, etwa aus Aluminium oder Kupfer, jedoch nicht darauf beschränkt, auf die gesamte oberste Fläche aufgebracht, wie es im Gebiet bekannt ist. In der in 15 veranschaulichten Ausführungsform ist die Schicht 80 aus Metall die erste Metallschicht, jedoch ist die Erfindung nicht darauf beschränkt. Die Erfindung kann in einem Prozess mit mehrfachen Metall-Ebenen zum Herstellen von integrierten Schaltungen auf jede Metall-Ebene angewandt werden.
  • Unerwünschtes Metall in der Schicht 80 wird weggeätzt, wie es im Gebiet bekannt ist, sodass sich der feldplattierte ohmsche Widerstand 22 ergibt, über den sich Stränge erstrecken, wie in 16 und 17 veranschaulicht. Die Metallschicht 80 erzeugt eine Leitung 82 zu (nicht gezeigten) Emittern und zur Feldplatte 50, eine Leitung 84 zum zweiten Widerstandskontakt 58, eine Leitung 86 zum Kontakt 36 und Stränge 88, von denen über den Widerstandskörper 38 geführte Stränge 90 eine Teilmenge sind. Der in 15 veranschaulichte feldplattierte ohmsche Widerstand 22 stellt einen Teil einer integrierten Schaltung 98 dar, in der der ohmsche Widerstand 22 hergestellt ist. Dadurch ist der feldplattierte ohmsche Widerstand 22, der über dem Körper 38 des ohmschen Widerstands 22 einen erweiterten Bereich aufweist, verfügbar, um in der gleichen Metallschicht andere metallische Leiter über den Körper 38 des ohmschen Widerstands 22 zu führen, wobei sie die Kontakte zum ohmschen Widerstand bildet.
  • 17 ist eine Draufsicht auf den feldplattierten ohmschen Widerstand 22 von 16, die eine mögliche Führung von Leitern 90 über den Widerstandskörper 38 zeigt. Die Breite 92 des Widerstandskörpers 38 ist als schmaler als die Breite 94 des ersten Widerstandskontakts 46 und des zweiten Widerstandskontakts 58 an den Enden des Widerstandskörpers 38 veranschaulicht, obwohl die Erfindung nicht darauf beschränkt ist. Im Wesentlichen ist der gesamte Bereich über dem Widerstandskörper 38 zur Führung von Strängen oder metallischen Leitern verfügbar, die nur der Anordnung, der Konstruktion und den Herstellungsregeln unterworfen ist.
  • Ein auf diese Weise hergestellter feldplattierter ohmscher Widerstand 22 besitzt über dem Widerstandskörper 38 einen erweiterten Bereich zur Führung von elektrischen Leitern oder Strängen 90. Anordnung, Konstruktion und Herstellungsregeln können einschränkende Faktoren bei der Nutzung des Gebiets über dem Widerstandskörper 38 zur Führung von Leitern sein.
  • Die Erfindung kann in jedem bekannten Prozess hergestellt werden und ist in einem BICMOS-Prozess (komplementären bipolaren Prozess) leicht herzustellen. Hier sind nicht sämtliche Schritte des Prozesses inbegriffen, oder es sind nicht sämtliche Einzelheiten sämtlicher Schritte inbegriffen, jedoch ist eine für den Fachmann im Gebiet ausreichende Offenbarung enthalten. Die offenbarten Schritte sind die bei einem Polysilicium-Emitter-Prozess angewandten. Der feldplattierte ohmsche Polysilicium-Widerstand mit einem erweiterten Bereich für die Führung darüber kann in diesem Prozess ohne irgendwelche zusätzlichen Verarbeitungsschritte hergestellt werden. Ein feldplattierter ohmscher Polysilicium-Widerstand mit erweitertem Bereich für die Führung kann hergestellt werden, indem weniger als sämtliche Schritte im Polysilicium-Emitter-Prozess angewandt werden.
  • Obwohl die Erfindung als auf einem Siliciumsubstrat hergestellt beschrieben ist, ist die Erfindung nicht darauf beschränkt. Es kann jeder Halbleiter verwendet werden. Obwohl ein ohmscher Widerstand mit einem mit p-Typ-Dotiermittel dotierten Bereich beschrieben ist, ist die Erfindung nicht darauf beschränkt; die Erfindung kann dazu dienen, feldplattierte ohmsche Widerstände mit anderen Arten des Dotierens herzustellen.

Claims (10)

  1. Verfahren zum Herstellen einer integrierten Schaltung, die einen feldplattierten ohmschen Widerstand enthält, das die folgenden Schritte umfasst: Bilden eines ohmschen Widerstandes in einem aktiven Bereich eines Substrats, wobei der ohmsche Widerstand einen Widerstandskörper (38) mit proximalen Enden aufweist, die als erster Kontaktbereich (46) bzw. als zweiter Kontaktbereich (58) ausgebildet sind; Bilden einer ersten Schicht aus Isoliermaterial auf dem ohmschen Widerstand; Erzeugen eines Fensters (44) durch die erste Schicht aus Isoliermaterial (40) in der Nähe des ersten Kontaktbereichs (46); Bilden einer Schicht aus Polysilicium (48) auf der ersten Schicht aus Isoliermaterial (40), um eine erste Feldplatte zu definieren, wobei das Polysilicium (48) mit dem ersten Kontaktbereich (46) des ohmschen Widerstands in Kontakt ist, wobei sich die Feldplatte über den Widerstandskörper bis in die Nähe des zweiten Kontaktbereichs (58) erstreckt; Bilden einer zweiten Schicht aus Isoliermaterial (66) auf der Polysiliciumschicht (48); Erzeugen von Fenstern (68, 70) durch die zweite Schicht aus Isoliermaterial, um einen Zugang zu der Polysilicium-Feldplatte (48) und dem zweiten Kontaktbereich (58) zu schaffen; Aufbringen einer Metallschicht (80); und Wegätzen unerwünschten Metalls, um Leiter (90) auf der Polysilicium-Feldplatte zu schaffen, wobei die Leiter in derselben Metallschicht ausgebildet sind wie solche, die Kontakte (82, 84) mit dem ohmschen Widerstand bilden.
  2. Verfahren zum Herstellen einer integrierten Schaltung, die einen feldplattierten ohmschen Widerstand enthält, nach Anspruch 1, bei dem der Schritt des Bildens eines ohmschen Widerstandes in dem aktiven Bereich den folgenden Schritt umfasst: Dotieren eines Bereichs, um einen Widerstandskörper (38) zu bilden.
  3. Verfahren zum Herstellen einer integrierten Schaltung mit einem feldplattierten Widerstand nach Anspruch 1, bei dem der Schritt des Bildens einer ersten Schicht (40) aus Isoliermaterial das Ablagern einer Oxidschicht umfasst.
  4. Verfahren zum Herstellen einer integrierten Schaltung mit einem feldplattierten ohmschen Widerstand nach Anspruch 1, bei dem der Schritt des Erzeugens eines Fensters (44) durch die erste Schicht aus Isoliermaterial das Ätzen eines Fensters durch die erste Schicht aus Isoliermaterial umfasst.
  5. Verfahren zum Herstellen einer integrierten Schaltung mit einem feldplattierten ohmschen Widerstand nach Anspruch 1, bei dem der Schritt des Erzeugens von Fenstern (68, 70) durch die zweite Schicht aus Isoliermaterial das Ätzen von Fenstern durch die zweite Schicht aus Isoliermaterial umfasst.
  6. Verfahren zum Herstellen einer integrierten Schaltung mit einem feldplattierten ohmschen Widerstand nach Anspruch 2, bei dem der Schritt des Dotierens eines Bereichs für die Bildung eines Widerstandskörpers (38) den folgenden Schritt umfasst: Implantieren eines Dotierstoffs.
  7. Verfahren zum Herstellen eines feldplattierten ohmschen Widerstandes nach Anspruch 1, bei dem Schritt des Bildens einer Polysilicium-Feldplatte (48) die folgenden Schritte umfasst: Aufbringen einer Schicht aus Polysilicium auf der ersten Isolierschicht (40); und Ätzen des Polysiliciums, um eine Polysilicium-Feldplatte (48) zu bilden.
  8. Verfahren zum Herstellen einer integrierten Schaltung mit einem feldplattierten ohmschen Widerstand nach Anspruch 7, das ferner den folgenden Schritt umfasst: Bilden eines Abstandshalters (52) um den Umfang der Polysilicium-Feldplatte.
  9. Verfahren zum Herstellen einer integrierten Schaltung mit einem feldplattierten ohmschen Widerstand nach Anspruch 3, das ferner den folgenden Schritt umfasst: Implantieren eines Dotierstoffs in der Schicht aus Polysilicium (48) vor dem Ätzen des Polysiliciums, um eine Polysilicium-Feldplatte (48) zu bilden.
  10. Verfahren zum Herstellen einer integrierten Schaltung mit einem feldplattierten ohmschen Widerstand nach Anspruch 1, bei dem der Schritt des Aufbringens einer Metallschicht (80) den Schritt des Aufbringens eines ersten Metallniveaus bei der Fertigung der integrierten Schaltung umfasst.
DE60121685T 2000-08-30 2001-08-17 Herstellungsverfahren für integrierten Schaltkreis Expired - Lifetime DE60121685T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/650,606 US6458669B1 (en) 2000-08-30 2000-08-30 Method of manufacturing an integrated circuit
US650606 2000-08-30

Publications (2)

Publication Number Publication Date
DE60121685D1 DE60121685D1 (de) 2006-09-07
DE60121685T2 true DE60121685T2 (de) 2007-08-02

Family

ID=24609571

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60121685T Expired - Lifetime DE60121685T2 (de) 2000-08-30 2001-08-17 Herstellungsverfahren für integrierten Schaltkreis

Country Status (6)

Country Link
US (1) US6458669B1 (de)
EP (1) EP1184909B1 (de)
JP (1) JP4058710B2 (de)
KR (1) KR100847233B1 (de)
DE (1) DE60121685T2 (de)
TW (1) TW525299B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7439146B1 (en) * 2000-08-30 2008-10-21 Agere Systems Inc. Field plated resistor with enhanced routing area thereover
US20070096260A1 (en) * 2005-10-28 2007-05-03 International Business Machines Corporation Reduced parasitic and high value resistor and method of manufacture

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4140817A (en) 1977-11-04 1979-02-20 Bell Telephone Laboratories, Incorporated Thick film resistor circuits
SE7900379L (sv) * 1978-01-25 1979-07-26 Western Electric Co Halvledare-integrerad-krets
JPS5621359A (en) * 1979-07-31 1981-02-27 Fujitsu Ltd Semiconductor device
JPS56167360A (en) * 1980-05-26 1981-12-23 Mitsubishi Electric Corp Diffused resistance element in semiconductor device
JPS5799764A (en) * 1980-12-12 1982-06-21 Toshiba Corp Semiconductor device
JPS60231352A (ja) * 1984-04-28 1985-11-16 Fujitsu Ltd 半導体装置
US4786612A (en) * 1986-02-03 1988-11-22 Intel Corporation Plasma enhanced chemical vapor deposited vertical silicon nitride resistor
US5326726A (en) * 1990-08-17 1994-07-05 Analog Devices, Inc. Method for fabricating monolithic chip containing integrated circuitry and suspended microstructure
US5521576A (en) 1993-10-06 1996-05-28 Collins; Franklyn M. Fine-line thick film resistors and resistor networks and method of making same
JP2932940B2 (ja) 1994-06-08 1999-08-09 株式会社デンソー 薄膜抵抗体を有する半導体装置の製造方法
US5683928A (en) 1994-12-05 1997-11-04 General Electric Company Method for fabricating a thin film resistor
US5567644A (en) 1995-09-14 1996-10-22 Micron Technology, Inc. Method of making a resistor
US5976392A (en) 1997-03-07 1999-11-02 Yageo Corporation Method for fabrication of thin film resistor
US6069398A (en) 1997-08-01 2000-05-30 Advanced Micro Devices, Inc. Thin film resistor and fabrication method thereof

Also Published As

Publication number Publication date
EP1184909A3 (de) 2004-10-13
KR20020018164A (ko) 2002-03-07
EP1184909B1 (de) 2006-07-26
EP1184909A2 (de) 2002-03-06
DE60121685D1 (de) 2006-09-07
TW525299B (en) 2003-03-21
US6458669B1 (en) 2002-10-01
JP4058710B2 (ja) 2008-03-12
JP2002134625A (ja) 2002-05-10
KR100847233B1 (ko) 2008-07-18

Similar Documents

Publication Publication Date Title
DE69931747T2 (de) Herstellung eines leistungshalbleiterbauelementes
DE3509899C2 (de) MOS-Transistoranordnung mit veränderlicher Leitfähigkeit
DE3780369T2 (de) Verfahren zum herstellen einer halbleiterstruktur.
DE4340405C2 (de) Verfahren zur Herstellung einer Halbleitereinrichtung mit isolierender Trennschicht und Wannenbereich
DE3587231T2 (de) Verfahren zum herstellen einer dmos-halbleiteranordnung.
DE68911715T2 (de) Dünnfilm-Transistor zum Betrieb für hohe Spannungen und dessen Herstellungsverfahren.
DE19806838A1 (de) Vertikaler Siliciumcarbid-MOSFET und Verfahren zur Herstellung desselben
DE102007054222B4 (de) Halbleiterbauteil mit Trench-Transistoren und Verfahren zur Herstellung eines solchen Bauteils
DE3129539A1 (de) Bipolartransistor
DE4101130C2 (de) MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung
DE69936175T2 (de) Induktivität oder Leiterbahn mit geringem Verlust in einer integrierten Schaltung
DE69016840T2 (de) Verfahren zur Herstellung eines lateralen Bipolartransistors.
DE69027644T2 (de) Verfahren zur Herstellung eines bipolaren Transistors
DE3728849C2 (de) MIS (Metallisolatorhalbleiter)-Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE69022710T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung.
DE69017798T2 (de) Dünnfilm-MOS-Transistor, bei dem die Kanalzone mit der Source verbunden ist, und Verfahren zur Herstellung.
EP1415339B1 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
DE4401470A1 (de) Eine Bimos-Vorrichtung mit einem bipolaren Transistor und einem Mostriggertransistor und ein Verfahren zu deren Herstellung
EP1254482B1 (de) Verfahren zur Herstellung eines Bipolartransistors
DE60121685T2 (de) Herstellungsverfahren für integrierten Schaltkreis
EP1122796A2 (de) Vertikales Halbleiterbauelement mit Source-Down-Design und entsprechendes Herstellungsverfahren
EP1436842B1 (de) Bipolar-transistor und verfahren zum herstellen desselben
DE60127777T2 (de) Widerstand mit Feldplatte und mit darüber angeordnetem und erweiterten Leitweglenkungsgebiet
DE2535272A1 (de) Festkoerperbauelement-herstellungsverfahren
DE3015101C2 (de)

Legal Events

Date Code Title Description
8364 No opposition during term of opposition