DE69931747T2 - Herstellung eines leistungshalbleiterbauelementes - Google Patents

Herstellung eines leistungshalbleiterbauelementes Download PDF

Info

Publication number
DE69931747T2
DE69931747T2 DE69931747T DE69931747T DE69931747T2 DE 69931747 T2 DE69931747 T2 DE 69931747T2 DE 69931747 T DE69931747 T DE 69931747T DE 69931747 T DE69931747 T DE 69931747T DE 69931747 T2 DE69931747 T2 DE 69931747T2
Authority
DE
Germany
Prior art keywords
doped
substrate
gate
region
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69931747T
Other languages
English (en)
Other versions
DE69931747D1 (de
Inventor
Jikui Luo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of DE69931747D1 publication Critical patent/DE69931747D1/de
Application granted granted Critical
Publication of DE69931747T2 publication Critical patent/DE69931747T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

  • Die Erfindung bezieht sich auf Verfahren zur Herstellung einer Leistungshalbleiteranordnung mit einem Sourcebereich, der durch Verwenden einer Seitenwanderweiterung einer aufrechten Gatestruktur gebildet wird, und die besonders, aber nicht ausschließlich, ein Grabengate umfasst. Die Anordnung kann beispielsweise ein Leistungs-Feldeffekttransistor mit isoliertem Gate (hiernach als MOSFET bezeichnet) oder ein Bipolartransistor mit isoliertem Gate (hiernach als IGBT bezeichnet) sein. Die Erfindung bezieht sich auch auf Halbleiteranordnungen, die mit einem solchen Verfahren hergestellt werden.
  • In der Herstellung einer Grabengate-Leistungsanordnung mit einem Verfahren wie es in der United States Patentschrift US-A-5.378.655 (unsere Referenz PHB 33836) offenbart ist, wird eine aufrechte Gatestruktur an einer Hauptoberfläche eines Halbleitersubstrats gebildet und eine Seitenwanderweiterung (auch als „Spacer" bezeichnet) an aufrechten Seiten der Gatestruktur geschaffen, um eine Stufe mit einem angrenzenden Oberflächengebiet eines Substratbereichs eines ersten Leitfähigkeitstyps zu bilden. Der Substratbereich des ersten Leitfähigkeitstyps erstreckt sich angrenzend an die Gatestruktur, um der Anordnung einen Kanal aufnehmenden Abschnitt zu verschaffen, an den das Gate kapazitiv gekoppelt ist. In einer Ausführungsform umfasst die Seitenwanderweiterung dotiertes Halbleitermaterial des entgegengesetzten, zweiten Leitfähigkeitstyps, das von dem Gate durch isolierendes Material getrennt ist und das einen Sourcebereich der Anordnung schafft. Der Kanal aufnehmende Abschnitt bildet mit dem Sourcebereich einen pn-Übergang. Eine Sourceelektrode ist über der Stufe deponiert, um so das dotierte Halbleitermaterial der Seitenwanderweiterung und das angrenzende Oberflächengebiet des ersten Leitfähigkeitstyps zu kontaktieren.
  • In diesem Verfahren nach US-A-5.378.655 ist der Sourcebereich mit Hilfe der Spacer mit dem Grabengate selbstjustierend. Zwei Arten von Ausführungsformen werden offenbart. In der ersten Art ist der anfangs gebildete Spacer eine Ätzmaske auf einem Teil eines Oberflächenbereichs des zweiten Leitfähigkeitstyps in dem Substrat und freie Gebiete des Oberflächenbereichs werden dann weggeätzt, um einen restlichen Abschnitt des zweiten Leitfähigkeitstyps unter der Maske als Sourcebereich zu belassen. In der zweiten Art besteht der Spacer aus dotiertem Material (beispielsweise dotiertes polykristallines Silizium oder ein dotiertes Oxid oder Glas) und dient als Dotierstoff-Diffusionsquelle zum Diffundieren des zweiten Leitfähigkeitstyps in das Halbleitersubstrat, um den Sourcebereich zu bilden.
  • United States Patentschrift US-A-5.665.619 offenbart einen unterschiedlichen Grabengateanordnungs-Prozess, in dem ein Spacer (Seitenwanderweiterung) aus isolierendem Material (undotiertes Oxid) auf einem Abschnitt eines vorher gebildeten Sourcebereichs geschaffen wird, um so ein Kontaktfenster zu schaffen, das selbstjustierend zu der aufrechten isolierten Grabengate-Struktur ist. In dem Substrat wird dann durch eine Flächenimplantation eines Dotierstoffs des ersten Leitfähigkeitstyps ein hoch dotierter Abschnitt gebildet. Dieser hoch dotierte Abschnitt hat eine Dotierungskonzentration des ersten Leitfähigkeitstyps, die höher ist als die des Kanal aufnehmenden Abschnitts, aber niedriger als die leitfähigkeitsbestimmende Dotierstoffkonzentration des dotierten Halbleitermaterials des Sourcebereichs. Der Sourcebereich überdotiert die Enden des hoch dotierten Abschnitts, der sich zu einer flacheren Tiefe in dem Substrat erstreckt als der pn-Übergang zwischen dem Sourcebereich und dem Kanal aufnehmenden Abschnitt des Substratbereichs. An dem selbstjustierenden Kontaktfenster kontaktiert die Sourceelektrode den hoch dotierten Abschnitt des Substratbereichs des ersten Leitfähigkeitstyps und das angrenzende Oberflächengebiet des Sourcebereichs des zweiten Leitfähigkeitstyps. In den in US-A-5.378.655 offenbarten Anordnungen wird kein solcher separat geschaffener hoch dotierter Abschnitt des Substratbereichs beschrieben.
  • Eine Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung einer Grabengate-Leistungsanordnung zu schaffen, die einen Sourcebereich hat, die durch eine Seitenwanderweiterung an den Seiten einer aufrechten, isolierten Grabengate-Struktur definiert wird und die einen lokalisierten, hoch dotierten Abschnitt ihres Substratbereichs hat, der in einer selbstjustierenden Art bis in eine größere Tiefe in dem Halbleitersubstrat als der pn-Übergang zwischen dem Sourcebereich und dem Kanal aufnehmenden Abschnitt des Substratbereichs geschaffen wird.
  • Gemäß der vorliegenden Erfindung wird ein Herstellungsverfahren geschaffen, wie es in Anspruch 1 festgelegt ist.
  • Während der lokalisierte, hoch dotierte Abschnitt durch Einbringung eines Dotierstoffs gebildet wird, wird die Seitenwanderweiterung (die das dotierte Halbleitermaterial des Sourcebereichs enthält) verwendet, um das tieferliegende Gebiet des Substrats, wo das Gate aufgenommen wird, zu maskieren. Der Gate aufnehmende Abschnitt ist auf diese Weise gegen die hohe Dotierungskonzentration des lokalisierten, hoch dotierten Abschnitts geschützt, sodass die Kanalschwellenspannung der Anordnung nicht ungünstig beeinflusst wird. Ein solcher erfindungsgemäßer, selbstjustierender Prozess erlaubt, dass der lokalisierte, hoch dotierte Abschnitt des ersten Leitfähigkeitstyps bis in eine größere Tiefe in dem Halbleitersubstrat als der pn-Übergang zwischen dem Sourcebereich und dem Kanal aufnehmenden Abschnitt des Substratbereichs geschaffen wird. Diese Gestaltung verbessert den Stromfluss von tief in dem Substratbereich zur Sourceelektrode. Dabei schafft die Sourceelektrode einen effektiven ohmschen Kontakt zu dem Substratbereich und parasitäre bipolare Transistorwirkung in der Anordnung wird reduziert und so die Robustheit der Anordnung verbessert.
  • Das größere Tiefenverhältnis zwischen dem genannten lokalisierten, hoch dotierten Abschnitt und dem genannten pn-Übergang wird mit Hilfe des mit dem Sourcebereich, der das dotierte Halbleitermaterial der Seitenwanderweiterung an den aufrechten Seiten der Gatestruktur umfasst, in Zusammenhang stehenden Auf- und Abwärts erreicht. So wird der lokalisierte, hoch dotierte Abschnitt des Substratbereichs durch Einbringen von Dotierstoff über den Substratbereich, der an den unteren Abschnitt der Stufe angrenzt, gebildet, während diese Stufe (die Seitenwanderweiterung) als eine Maske verwendet wird, die das dotierte Halbleitermaterial für den Sourcebereich umfasst.
  • Entsprechend wird die Tiefe des lokal geschaffenen, hoch dotierten Abschnitts in dem Halbleitersubstrat in Bezug auf dieses angrenzende Oberflächengebiet auf dem Abwärts-Niveau bestimmt, wohingegen die Dicke des Sourcebereichs in Bezug auf das Aufwärts-Niveau des dotierten Halbleitermaterials der Seitenwanderweiterung bestimmt wird. Dies erlaubt die Realisierung einer Anordnung mit einer sehr flachen Tiefe für den pn-Übergang zwischen dem Sourcebereich und dem Kanal aufnehmenden Abschnitt, während man dotiertes Halbleitermaterial hoher Leitfähigkeit in der Stufe verwendet, um einen hohen Widerstand in dieser flachen Source zu vermeiden. Es erlaubt auch, die Tiefe des Kanal aufnehmenden Abschnitts des Substratbereichs selbst flach zu machen. Ein flacher Kanal aufnehmender Abschnitt bedeutet, dass die Anordnung mit einer kurzen Kanallänge und einem niedrigen On-Widerstand gemacht werden kann.
  • Außerdem erlaubt das Verfahren die Realisierung einer sogar größeren Tiefe für den lokalisierten, hoch dotierten Abschnitt des Substratbereichs. Durch passendes Designen der Stufe gemäß der Erfindung kann der lokalisierte, hoch dotierte Abschnitt bis zu einer größeren Tiefe in dem Halbleitersubstrat geschaffen werden als der Kanal aufnehmende Abschnitt oder beispielsweise sogar bis zu einer größeren Tiefe in dem Halbleitersubstrat als der untere Teil des Grabengates. Diese Gestaltungen erlauben, dass die Durchbruchspannung der Anordnung durch den Avalanche-Durchbruch eines tiefen pn-Übergangs zwischen diesem lokalisierten, hoch dotiertem Abschnitt und dem tieferliegenden Substratabschnitt des zweiten Leitfähigkeitstyps bestimmt wird, anstatt durch den Avalanche-Durchbruch eines pn-Übergangs zwischen dem flachen Substratbereich und dem tieferliegenden Substratabschnitt oder durch den Durchbruch an einer unteren Ecke des Grabens, wie es anders mit einigen Grabengate-Anordnungsdesigns vorkommen kann.
  • Verschiedene bevorzugte erfindungsgemäße Merkmale sind in den Ansprüchen 2 bis 10 festgelegt.
  • Diese und andere vorteilhafte erfindungsgemäße Merkmale sind in der Zeichnung dargestellt und werden im Folgenden anhand von Ausführungsbeispielen der Erfindung näher beschrieben. Es zeigen:
  • 1 bis 10 Querschnittsansichten von Transistorzellgebieten eines Halbleitersubstrats an aufeinander folgenden Schritten in der Herstellung einer Grabengate-Halbleiteranordnung durch ein Verfahren gemäß der vorliegenden Erfindung; und
  • 11 und 12 eine Querschnittsansicht der Transistorzellgebiete von 7 an aufeinander folgenden Schritten in einem modifizierten, auch erfindungsgemäßen Herstellungsverfahren.
  • Die Zeichnung ist rein schematisch und nicht maßstabsgetreu, wobei insbesondere einige relative Abmessungen und Proportionen von Abschnitten der Zeichnung der Deutlichkeit halber stark vergrößert oder in der Größe reduziert dargestellt sind. Gleiche Abschnitte haben in den verschiedenen Fertigungsschritten und modifizierten und verschiedenen Ausführungsformen im Allgemeinen gleiche Bezugszeichen.
  • 10 illustriert ein Ausführungsbeispiel einer zellularen Leistungshalbleiteranordnung mit einem Grabengate 11. In den Transistorzellgebieten dieser Anordnung trennt ein Kanal aufnehmender Abschnitt 15a eines Substratbereichs 15 eines ersten Leitfä higkeitstyps (d.h. p-leitend in diesem Beispiel) Source- und Drainbereiche 13 beziehungsweise 14 eines entgegengesetzten zweiten Leitfähigkeitstyps (n-leitend in diesem Beispiel). Das Gate 11 befindet sich in einem Graben 20, der sich durch die Bereiche 13 und 15 in einen tieferliegenden Abschnitt des Drainbereichs 14 erstreckt. Das Anlegen eines Spannungssignals an das Gate 11 in dem eingeschalteten Zustand der Anordnung dient auf bekannte Weise dazu, einen leitenden Kanal 12 in dem Bereichsabschnitt 15a zu induzieren und zum Steuern des Stromflusses in diesem leitenden Kanal 12 zwischen den Source- und Drainbereichen 13 und 14. Der Sourcebereich 13 ist angrenzend an die obere Hauptoberfläche 10a des Anordnungssubstrats angeordnet und wird von einer Sourceelektrode 33 kontaktiert. Als Beispiel zeigt 10 eine vertikale Anordnungsstruktur, in welcher der Bereich 14 ein durch eine Epitaxieschicht mit hohem spezifischen Widerstand auf einem Substratbereich 14a mit hoher spezifischer Leitfähigkeit gebildeter Drain-Driftbereich sein kann. Dieser Substratbereich 14a kann denselben Leitfähigkeitstyp (n-leitend in diesem Beispiel) haben, um einen vertikalen MOSFET zu schaffen, oder er kann den entgegengesetzten Leitfähigkeitstyp (p-leitend in diesem Beispiel) haben, um einen vertikalen IGBT zu schaffen. Der Substratbereich 14a wird an der unteren Hauptoberfläche 10b des Anordnungssubstrats durch eine Elektrode 34 kontaktiert, die im Falle eines MOSFET die Drainelektrode genannt wird und im Falle eines IGBT die Anodenelektrode genannt wird. Typischerweise besteht das Anordnungssubstrat aus monokristallinem Silizium und das Gate 11 besteht typischerweise aus leitendem polykristallinen Silizium.
  • Die Anordnung von 10 wird mit einem Verfahren hergestellt, das im Überblick aus den folgenden Schritten besteht:
    • • Bilden einer aufrechten, isolierten Grabengate-Struktur 11, 21, 22 an einer Hauptoberfläche 10a eines Halbleitersubstrats 10 (5), eines Substratbereichs 15' eines ersten Leitfähigkeitstyps, der sich angrenzend an die isolierte Grabengate-Struktur 11, 21, 22 erstreckt, um den Kanal aufnehmenden Abschnitt 15a der Anordnung zu schaffen,
    • • Schaffen einer Seitenwanderweiterung 30 an aufrechten Seiten der isolierten Grabengate-Struktur 11, 21, 22, um eine Stufe mit einem angrenzenden Oberflächengebiet 10a' des Bereichs 15' zu bilden, wobei die Seitenwanderweiterung 30 dotiertes Halbleitermaterial 13a des entgegengesetzten, zweiten Leitfähigkeitstyps umfasst, das von dem Gate 11 durch isolierendes Material 22 getrennt ist und das den Sourcebereich 13 schafft (7),
    • • Bilden eines lokalisierten, hoch dotierten Abschnitts 15b durch Einbringen von Dotierstoff 46 des ersten Leitfähigkeitstyps über das genannte angrenzende Oberflächengebiet 10a' in das Halbleitersubstrat 10, während die Seitenwanderweiterung 30 mit dem dotierten Halbleitermaterial 13a verwendet wird, um einen tieferliegenden Bereich des Substrats 10 zu maskieren (7), und
    • • Deponierung von Elektrodenmaterial für die Sourceelektrode 33 über der Stufe, um das dotierte Halbleitermaterial 13a der Seitenwanderweiterung 30 und das angrenzende Oberflächengebiet 10a' des ersten Leitfähigkeitstyps zu kontaktieren (10).
  • Es ist der hoch dotierte Abschnitt 15b des Substratbereichs 15, der durch die Sourceelektrode 33 an dem genannten angrenzenden Oberflächengebiet 10a' kontaktiert wird. Dieser hoch dotierte Abschnitt 15b hat eine Dotierungskonzentration (P+) des ersten Leitfähigkeitstyps, die höher ist als das (P) des Kanal aufnehmenden Abschnitts 15a, aber niedriger als die leitfähigkeitsbestimmende Dotierungskonzentration (N++) des dotierten Halbleitermaterials 13a der Seitenwanderweiterung 30, welche den Sourcebereich 13 schafft. Der hoch dotierte Abschnitt 15b wird bis in eine größere Tiefe in dem Halbleitersubstrat 10 geschaffen als der pn-Übergang 18 zwischen dem Sourcebereich 13 und dem Kanal aufnehmenden Abschnitt 15a des Substratbereichs 15, und ist vorzugsweise sogar tiefer (wie in 7 bis 10 illustriert ist) als der pn-Übergang 19a zwischen dem Kanal aufnehmenden Abschnitt 15a und dem tieferliegenden Drainbereich 14.
  • In einer typischen Ausführungsform kann die Dotierungskonzentration (P+) des hoch dotierten Abschnitts 15b beispielsweise 1018 bis 1019 Boratome cm–3 sein, die (P) des Kanal aufnehmenden Abschnitts 15b kann beispielsweise 1016 bis 1017 Boratome cm–3 sein und die leitfähigkeitsbestimmende Konzentration (N++) des dotierten Halbleitermaterials 13a der Seitenwanderweiterung 30 kann beispielsweise 1020 bis 1022 Phosphor- oder Arsenatome cm–3 sein. In einer solchen Ausführungsform kann die Tiefe (unter dem Oberflächengebiet 10a') des hoch dotierten Abschnitts beispielsweise 1,5 μm bis 3 μm sein, während die des Source-pn-Übergangs 18 und des Drain-pn-Übergangs 19a mit dem Kanal aufnehmenden Abschnitt 15a beispielsweise 0,1 μm bis 0,6 μm beziehungsweise 1,9 m bis 2,0 μm sein kann. Die Tiefe des Grabens 20 kann beispielsweise 1,5 μm bis 3,0 μm sein. Das Grundmaterial des Sourcebereichs 13 in der Anordnung von 10 besteht aus dotiertem polykristallinen Siliziummaterial 13a, das auf der Substratoberfläche 10a (6) deponiert ist. Die Höhe der dotierten Seitenwanderweiterung 30 (Material des Sourcebereichs 13a), die über der Oberfläche 10a beibehalten wird, kann beispielsweise 0,5 μm bis 1,5 μm sein. Diese Gestaltung erlaubt die Realisierung einer Anordnung mit einer sehr flachen Tiefe für den pn-Übergang 18 zwischen dem Sourcebereich 13 und dem Kanal aufnehmenden Abschnitt 15a, während man dotiertes Halbleitermaterial 13a hoher Leitfähigkeit in der Stufe verwendet, um einen hohen Widerstand in diesem flachen Sourcebereich 13 zu vermeiden. Also kann die Anordnung mit einer kurzen Kanallänge 12 und so mit einem niedrigen On-Widerstand zwischen den Source- und Drainbereichen 13 und 14 gemacht werden. Außerdem kann die Durchbruchspannung der Anordnung durch den Avalanche-Durchbruch des tiefen pn-Übergangs 19b zwischen dem tiefen, lokalisierten, hoch dotierten Abschnitt 15b und dem tieferliegenden Bereich 14 bestimmt werden, anstatt durch den Avalanche-Durchbruch des durch den Kanal aufnehmenden Abschnitt 15a gebildeten flacheren pn-Übergangs 15a bestimmt werden.
  • Aufeinanderfolgende Schritte in der Herstellung der Transistorzellen werden nun mit Bezug auf die Sequenz der 1 bis 10 als Beispiel für eine spezielle Ausführungsform beschrieben. In dieser Ausführungsform werden selbstjustierende Techniken verwendet und reduzieren so die Erfordernis separater Maskenjustierungen. Tatsächlich ist die Ausführungsform von 1 bis 10 so designt, dass alle aufeinander folgende Maskierungsschritte in den in 3 bis 10 gezeigten Zellgebieten auf eine selbstjustierende Weise von der in 2 geschaffenen Maske bestimmt werden können. Diese Selbstjustierung erlaubt einen reproduzierbar nahen Abstand der Transistorzellen, beispielsweise mit einem Zellenrastermaß von weniger als 5 μm, d.h. mit einem Abstand von 5 μm (oder weniger) zwischen den Zentren benachbarter Gräben 20.
  • In der Zeichnung wird kein Grundriss der zellularen Layout-Geometrie gezeigt, da das Verfahren der 1 bis 10 für ziemlich unterschiedliche bekannte Zellgeometrien verwendet werden kann. So können die Zellen beispielsweise eine quadratische Geometrie haben, wie in 14 von US-A-5.378.655 gezeigt, oder sie können eine dicht gepackte sechseckige Geometrie oder eine längliche Streifengeometrie haben. In jedem Fall erstreckt sich der Graben 20 (mit seinem Gate 11) um die Grenze jeder Zelle herum. 10 zeigt nur einige Zellen, aber typischerweise umfasst jede Anordnung viele tausend dieser parallelen Zellen zwischen den Elektroden 33 und 34. Das aktive Zellgebiet der Anordnung kann um die Peripherie des Substrats 10 herum durch verschiedene bekannte periphere Abschlusskonfigurationen (auch nicht gezeigt) begrenzt werden. Solche Konfigurationen enthalten normalerweise vor den Schritten der Transistorzellenherstellung die Bildung einer dicken Oxidschicht an dem peripheren Gebiet der Substratoberfläche 10. Außerdem können verschieden bekannte Schaltungen (wie z.B. Gatesteuerschaltungen) mit der Anordnung in einem Gebiet des Substrats 10 zwischen dem aktiven Zellgebiet und dem peripheren Abschlusskonfigurationen integriert werden. Typischerweise können ihre Schaltungselemente mit ihrem eigenen Layout in diesem Schaltungsgebiet herstellt werden, wobei sie einige der selben Maskierung- und Dotierungsschritte, wie sie für die Transistorzellen verwendet werden, verwenden.
  • 1 illustriert eine frühe Phase in der Herstellung, in dem ein p-dotierter Bereich 15' in dem niedrig p-dotierten Bereich 14 des Substrats 10 durch Implantation von Akzeptor-Dotierstoffionen 45, beispielsweise Bor, gebildet wird. Vor Implantieren der Ionen 45 kann eine dünne Schicht 50 aus Siliziumdioxid auf die Siliziumsubstratoberfläche 10a aufgewachsen werden. Die Implantation wird in dem aktiven Zellgebiet, das durch ein Fenster in der dicken Feldoxidschicht (nicht gezeigt) definiert wird, durchgeführt. In dieser Phase (und/oder während und/oder nach der Deposition weiterer Schichten wie z.B. der Schichten 51 und 52) kann auch ein Aufheizschritt durchgeführt werden, um das Implantat auszuheilen und möglicherweise auch, um den implantierten Dotierstoff in die gewünschte Tiefe für den Bereichsabschnitt 15a in dem Substrat 10 zu diffundieren.
  • Wie in 2 illustriert, wird nun eine dünne Schicht 51 aus Siliziumnitrid auf die dünne Schicht 50 aus Siliziumdioxid deponiert, gefolgt von einer dickeren Schicht 52 aus Siliziumdioxid. Typischerweise kann die Nitridschicht 51 eine Dicke in dem Bereich von 0,1 μm bis 0,2 μm haben, während die Oxidschicht 52 eine Größenordnung dicker ist, beispielsweise 1,0 μm bis 1,5 μm. Unter Verwendung bekannter Fotolithografie wird nun eine Fotolackmaske 60 auf die dicke Oxidschicht 52 aufgebracht. In dem Fall einer Anordnung mit einer rechteckigen Zellgeometrie hat diese Fotolackmaske ein dicht gepacktes rechteckiges Punktmuster. Sie hat Fenster 61, die das Layout-Muster für das Grabengate 11 der Anordnung definieren. Wie in 2 mit gestrichelten Umrissen illustriert ist, werden die Schichten 52, 51 und 50 an diesen Fenstern 61 in dem Fotolackmuster 60 weggeätzt. Auf diese Weise wird ein gitterförmiges Fenster 62 in die Schichten 50, 51 und 52 geätzt, das eine Maske 65 aus isolierendem Material an der Hauptoberfläche 10a des Substrats 10 bildet. Diese Maske 65 (50, 51, 52) umfasst eine dickere zweite Schicht 52 eines zweiten Materials (Siliziumdioxid) auf einer dünneren ersten Schicht 51 eines oxidationsmaskierenden ersten Materials (Siliziumnitrid). Das Fenster 62 in dieser Maske 65 wird nun verwendet, um die aufrechte isolierte Graben-Gatestruktur 11, 21 und 23 zu bilden.
  • Zuerst wird der Graben 20 an dem Fenster 62 in das Substrat 10 geätzt. Die Fotolackmaske 60 kann noch immer während dieser Grabenätzphase, die direkt nach dem Ätzen des Fensters 62 weitergehen kann, vorhanden sein. Der Graben 20 wird in den Drainbereich 14 geätzt, d.h. auf eine Tiefe größer als die Dicke der Region 15'. Nach dem Entfernen der Fotolackmaske 60 wird das Siliziumsubstrat 10 einer Oxidationsbehandlung ausgesetzt, um eine dünne Siliziumdioxidschicht 21 an den offen Flächen des Grabens 20 zu bilden. Das Grabengatematerial wird nun in bekannter Weise durch Deponieren dotierten polykristallinen Siliziummaterials 11' geschaffen, um die oxidierten Gräben 20 und die Fenster 62 zu füllen und die Oberfläche der Maske 65 (50, 51, 52) abzudecken. Das deponierte Siliziummaterial 11' wird dann von der Oberfläche der Maske 65 (50, 51, 52) zurückgeätzt, bis es nur in dem Graben 20 und dem Fenster 62 zurückbleibt. Die resultierende Struktur ist in 3 illustriert.
  • Die dicke Oxidschicht 52 wird nun entfernt, bevor die dünnere Schicht 51 des oxidationsmaskierenden Materials (Siliziumnitrid) verwendet wird, eine Oxidationsbehandlung zu maskieren, die eine isolierende Schicht 22 aus Siliziumdioxid an einem oberen Teil 11a des dotierten Silizium-Gatematerials 11' bildet. Wie in 4 illustriert, wird dieser obere Teil 11a des Gatematerials 11' vorzugsweise von den Seiten des Fensters 62 zurückgeätzt, um das dotierte Silizium-Gatematerial 11' aufrecht innerhalb des Fensters 62 übrig zulassen, bevor die isolierende Schicht 22 durch Oxidation gebildet wird. Dieses Rückätzen legt die Polysiliziumseitengebiete des oberen Teils 11a frei, wo es lokal die Maskierungsschicht 21 glättet und so in der folgenden Oxidationsbehandlung das sanfte und zuverlässige Wachsen der Oxidschicht 22 bis zu einer ausreichenden Dicke an diesem Seitengebiet fördert. Typischerweise kann von dem oberen Teil 11a eine Dicke zwischen 0,1 μm und 0,2 μm mit Hilfe dieser Rückätzbehandlung entfernt werden.
  • Wie in 5 illustriert ist, wird nun eine Oxidationsbehandlung durchgeführt, um eine isolierende Deckschicht 22 aus Siliziumdioxid über dem Gate 11 in dem Graben 20 zu bilden. Die Siliziumsubstratgebiete zwischen den Gräben 20 sind durch die Siliziumnitridschicht 51 gegen Oxidation geschützt. Die resultierende Struktur ist in 5 illustriert. Die Dicke der isolierenden Deckschicht 22 kann beispielsweise in dem Bereich von 0,1 μm bis 0,2 μm liegen.
  • Nach dem Wegätzen der Schichten 50 und 51 von der Oberfläche 10a wird auf der aufrechten isolierten Grabengate-Struktur 11, 21, 22 und auf dem Substratbereich 15' an der freien Oberfläche 10a dotiertes Silizium-Sourcematerial 13' deponiert. Die resul tierende Struktur ist in 6 illustriert. Die Dicke des deponierten Sourcematerials 13' kann in dem Bereich von beispielsweise 0,5 μm bis 1,5 μm liegen. Die Donatoren-Dotierstoffkonzentration dieses Sourcematerials 13' kann in dem Bereich von beispielsweise 1020 cm–3 bis 1022 cm–3 liegen.
  • Die Schicht des deponierten Sourcematerials 13' wird nun zurückgeätzt, um nur das Material 13a als eine Seitenwanderweiterung 30 an den Seiten der aufrechten isolierten Grabengate-Struktur 11, 21, 22 zurückzulassen. Diese dotierten Seitenwanderweiterungen 30 sind in 7 illustriert. Die Seitenwanderweiterungen 30 werden nun als eine Implantationsmaske über den tieferliegenden Gebieten des Substrats 10 verwendet, während Dotierungsionen 46 (beispielsweise Bor) in das Substrat 10 implantiert werden, um den lokalisierten hoch dotierten Abschnitt 15b des Substratbereichs 15 zu bilden. Typischerweise kann für diese Implantation eine Dosis von 1014 bis 5 × 1015 cm–2 an Bor-Ionen verwendet werden. Die Implantationsdosis reicht nicht aus, um die Donatoren-Konzentration der Seitenwanderweiterung 30, die mindestens das Substrat des Sourcebereichs 13 schaffen sollen, überzudotieren. Entweder vor, während oder nach dieser Implantation kann das Substrat 10 auf eine Diffusionstemperatur des Dotierstoffs aufgeheizt werden, um etwas des Dotierstoffs von der Seitenwanderweiterung 30 in das Substrat 10 zu diffundieren. Auf diese Weise kann der pn-Übergang 18 des Sourcebereichs 13 von der Grenzfläche des deponierten dotierten Materials 13a und der Hauptoberfläche 10a des Substrats 10 wegbewegt werden. Durch Wegbewegen von dieser Grenzfläche kann ein pn-Übergang höherer Qualität erreicht werden. Die Temperatur, bei welcher der implantierte Dotierstoff 46 in dem Substrat 10 ausgeheilt wird, kann auch so sein, dass sie einige Diffusion des pn-Übergangs 18, wie auch des implantierten lokalisierten Abschnitts 15b verursacht. Wie in 7 illustriert ist, wird der lokalisierte, hochdotierte Abschnitt 15b vorzugsweise auf eine Tiefe in dem Substrat 10 implantiert und/oder diffundiert, die größer ist als die Tiefe des durch den Bereich 15' gebildeten pn-Übergangs 19a. Der Kanal aufnehmende Abschnitt 15a des Substratbereichs 15 wird durch den übrig bleibenden Abschnitt dieses Bereichs 15' gebildet.
  • 8 und 9 illustrieren zwei optionale Behandlungen, die vor der Deposition des Source-Elektrodenmaterials durchgeführt werden können. Wie in 8 illustriert ist, kann das dotierte polykristalline Material 13a an der Seitenwanderweiterung 30 etwas zurückgeätzt werden, um so ein peripheres Gebiet des in dem Substrat 10 gebildeten dotierten Sourceabschnitts 13b freizulegen. Außerdem kann, wie in 9 gezeigt wird, ein Sili zid bildendes Metall 55 (beispielsweise Wolfram) deponiert werden, um einen niederohmigen Silizidkontakt sowohl zu dem dotierten Halbleitermaterial 13a der Seitenwanderweiterung 30 als auch zu dem angrenzenden Oberflächengebiet 10a' des hoch dotierten Abschnitts 15b (und dem peripheren Gebiet des dotierten Sourceabschnitts 13b, wenn frei) zu bilden. Da Wolfram nicht mit Siliziumdioxid reagiert, bildet es nur mit diesen Siliziumbereichen 13a und 10a' Silizid und schafft so einen sehr niedrigen Schichtwiderstand für diese Kontakte. Abschließend wird eine dicke Schicht des Hauptelektrodenmaterials (beispielsweise Aluminium) deponiert, um die Sourceelektrode 33 zu bilden.
  • Dieser Prozess der 1 bis 10 ist besonders geeignet zur Herstellung von Anordnungen mit einem kleinen Rastermaß und mit flachen Source- und Substratübergängen 18 und 19a. Das deponierte polykristalline N++ -Silizium 13a wirkt direkt als ein Sourcebereich der Anordnung, wie auch als eine Implantationsmaske für den tiefen hoch dotierten Substratabschnitt 15b. Der Prozess beseitigt einen Source-Implantationsschritt und spart auch einen Fotolithografieschritt zum Definieren des tiefen Substratabschnitts 15b.
  • 7 bis 10 illustrieren, dass der hoch dotierte Abschnitt 15b sich tiefer als der pn-Übergang 19a des Kanal aufnehmenden Abschnitts 15a erstreckt, sich aber nicht über den unteren Teil des Grabengates 11 hinaus erstreckt. Um einen vorzeitigen Durchbruch an einer unteren Ecke des Grabens 20 zu vermeiden, kann es vorteilhaft sein, den hoch dotierten Abschnitt 15b über das untere Ende des Grabengates 11 hinaus zu erweitern. Dies kann in der Ausführungsform der 1 bis 10 durch Verwenden einer höheren Stufe für die Seitenwanderweiterung 30 und für die aufrechte isolierte Gatestruktur 11, 21, 22 und Verwenden einer höheren Implantationsdosis und -energie für die Dotierionen 46 erreicht werden. 11 und 12 illustrieren eine andere Situation, in der eine höhere Stufe geschaffen werden kann. In diesem Fall wird der Sourcebereich 13 durch Ätzen in die Hauptoberfläche 10a des Substrats 10 durch einen Substratbereich 13'' des Substrats 10 gebildet.
  • In diesem modifizierten Prozess wird die aufrechte isolierte Grabengate-Struktur 11, 21, 22 so gebildet, dass sie sich durch einen n-leitenden Bereich 13' des Substrats 10 wie auch durch den p-leitenden Bereich 15' erstreckt. Der Oberflächenbereich 13'' kann durch Implantion und/oder Diffusion von Phosphor oder Arsen in das Substrat 10 zu einer Konzentration von mindestens 5 × 1020 cm–3 gebildet werden. Zunächst wird eine Seitenwanderweiterung 31 aus Siliziumdioxid an den aufrechten Seiten der isolierten Graben gate-Struktur 11, 21, 22 geschaffen. Diese Siliziumdioxid-Seitenwanderweiterung 31 kann unter Verwendung von Prozessschritten, die gleich den in US-A-5.378.655 beschriebenen sind, gebildet werden. Diese Siliziumdioxid-Seitenwanderweiterung 31 bedeckt ein Gebiet 13a des Oberflächenbereichs 13''. Die Struktur ist in 11 illustriert.
  • Wie in 12 illustriert ist, wird die Siliziumdioxid-Seitenwanderweiterung 31 nun während des Ätzens in die Oberfläche 10a des Substrats 10 durch die Dicke des Oberflächenbereichs 13'' als Ätzmaske verwendet. Auf diese Weise wird ein niedrigeres Oberflächengebiet 10a' gebildet, das den p-leitenden Bereich 15' freilegt. Das an die aufrechte isolierte Grabengate-Struktur 11, 21, 22 angrenzende Gebiet 13a des Oberflächenbereichs 13'' wird durch die Siliziumdioxid-Seitenwanderweiterung 31 maskiert und wird so beibehalten, um den Sourcebereich 13 der Anordnung zu bilden.
  • 12 illustriert auch die Phase der Dotierstoffeinbringung zur Bildung des lokalisierten hoch dotierten Abschnitts 15b. Dieser kann durch Implantation von Bor-Ionen 46 in einer ähnlichen Weise zu der von 7 beeinflusst werden. Aber in der Situation von 12 umfasst die abgestufte Seitenwanderweiterung 30 sowohl den dotierten Sourcebereich 13a als auch den Siliziumdioxid-Maskierungsabschnitt 31. Diese Stufe kann eine beträchtliche Höhe haben, was eine tiefere Implantation des Bereichsabschnitts 15b erlaubt. So illustriert 12 als Beispiel, dass der hoch dotierte Abschnitt 15b bis in eine größere Tiefe in dem Substrat 10 geschaffen wird als der untere Teil des Grabens 20. In diesem modifzierten Prozess wird die Siliziumdioxid-Seitenwanderweiterung 31 zurückgeätzt (oder sogar völlig weggeätzt), bevor die Sourceelektrode 33 deponiert wird, um sowohl den Sourcebereich 13a als auch den Substratbereich 15 zu kontaktieren.
  • Es wird deutlich sein, dass im Rahmen der vorliegenden Erfindung viele Varianten und Modifikationen möglich sind. 1 illustriert die bevorzugte Situation, in welcher der p-leitende Bereich 15' für den Kanal aufnehmenden Abschnitt 15a in dem Substrat 10 vor der aufrechten isolierten Grabengate-Struktur 11, 21, 22 geschaffen wird. Aber ein modifizierter Prozess, in dem dieser Bereich 15' in dem Substrat nach der isolierten Grabengate-Struktur 11, 21, 22 geschaffen wird, ist möglich.
  • In 5 wird die isolierende Deckschicht 22 durch Oxidieren des oberen Teils 11a des Gateelektrodenmaterials 11' gebildet. Aber eine isolierende Deckschicht 22 über einem Grabengate 11 kann alternativ durch Deposition von Siliziumdioxid oder eines anderen isolierenden Materials gebildet werden. Üblicherweise wird das leitfähige Gate 11 wie oben beschrieben aus dotiertem polykristallinem Silizium gebildet. Aber in speziellen Anordnungen können andere bekannte Gatetechnologien verwendet werden. So können beispielsweise andere Materialien für das Gate verwendet werden, wie z.B. eine dünne Metallschicht, die mit dem polykristallinen Siliziummaterial ein Silizid bildet. Alternativ kann das gesamte Gate 11 aus einem Metall anstatt aus polykristallinem Silizium sein. 10 illustriert die bevorzugte Situation, in der das leitende Gate 11 durch eine dielektrische Schicht 21 kapazitiv an den Kanal aufnehmenden Bereichsabschnitt 15a gekoppelt ist. Aber sogenannte Schottky-Gatetechnologien können alternativ verwendet werden, in denen eine dielektrische Gate-Schicht 21 nicht vorhanden ist und in denen das leitende Gate 11 aus Metall ist, das eine Schottky-Barriere mit dem niedrig dotierten, Kanal aufnehmenden Abschnitt 15a bildet. Das Schottky-Gate 11 wird durch eine an der Schottky-Barriere vorhandenen Verarmungsschicht kapazitiv an den Kanal aufnehmenden Abschnitt 15a gekoppelt. Die isolierende Abdeckschicht 22 wird auf diesem Schottky-Gate 11 geschaffen, um die gewünschte aufrechte Grabengate-Struktur 11, 22 zu bilden.
  • Die Ausführungsformen der 1 bis 10 und der 11 und 12 sind beide für Grabengate-Anordnungen, für welche die Erfindung besonders vorteilhaft ist. Aber die vorliegende Erfindung kann auch für die Herstellung von Planar-/Oberflächen-Gateanordnungen verwendet werden, in denen das leitende Gate 11' eine planare Schicht auf einer Gateisolationsschicht 21' auf der Hauptoberfläche 10a des Anordnungssubstrats 10 ist. Eine isolierende Deckschicht 22' befindet sich oben auf dem Gate 11' und über den Seitenwänden des Gates 11'. In diesem Fall werden die aufrechten Seiten der planaren Gatestruktur 11', 21', 22' an der Hauptoberfläche 10a durch die isolierende Deckschicht 22' gebildet, die sich über die Seitenwände des Gates 11' erstreckt. Es ist an diesen aufrechten Seiten, dass die Seitenwanderweiterung 13a' mit dem dotierten Sourcematerial geschaffen wird. Diese Seitenwanderweiterung 13a' mit dem dotierten Sourcematerial wird anschließend verwendet, um die Dotierstoffeinbringung 46 zum Schaffen des tiefen Substratabschnitts 15b gemäß der vorliegenden Erfindung zu maskieren.
  • Das spezielle oben beschriebene Beispiel ist eine n-Kanal-Anordnung, in der die Bereiche 13 und 14 n-leitend sind, die Bereichsabschnitte 15a und 15b p-leitend sind und ein Elektronen-Inversionskanal 12 durch das Gate 11 in den Bereichsabschnitt 15a induziert wird. Bei Verwendung von Dotierstoffen des entgegengesetzten Leitfähigkeitstyps kann eine p-Kanal-Anordnung mit einem erfindungsgemäßen Verfahren hergestellt werden, in welcher die Bereiche 13 und 14 p-leitend sind, die Bereichsabschnitte 15a und 15b n- leitend sind und ein Löcher-Inversionskanal 12 durch das Gate 11 in den Bereichsabschnitt 15a induziert wird.

Claims (10)

  1. Verfahren zur Herstellung einer Leistungshalbleiteranordnung mit einem kapazitiv an einen Kanal aufnehmenden Abschnitt (15a) eines Substratbereichs eines ersten Leitfähigkeitstyps gekoppelten Gate, worin eine aufrechte Gatestruktur auf einer Hauptoberfläche eines Halbleitersubstrats gebildet wird, wobei der Substratbereich des ersten Leitfähigkeitstyps sich angrenzend an die Gatestruktur erstreckt, um den Kanal aufnehmenden Abschnitt zu schaffen, eine Seitenwanderweiterung an den aufrechten Seiten der Gatestruktur geschaffen wird, um eine Stufe mit einem angrenzenden Oberflächengebiet des Substratbereichs des ersten Leitfähigkeitstyps zu bilden, wobei die Seitenwanderweiterung dotiertes Halbleitermaterial des entgegengesetzten, zweiten Leitfähigkeitstyps umfasst, das von dem Gate durch isolierendes Material getrennt ist und das einen Sourcebereich der Anordnung schafft, wobei der Sourcebereich einen pn-Übergang (18) mit dem Kanal aufnehmenden Abschnitt bildet, und eine Sourceelektrode über der Stufe deponiert wird, um so das dotierte Halbleitermaterial der Seitenwanderweiterung und das angrenzende Oberflächengebiet des ersten Leitfähigkeitstyps zu kontaktieren, wobei das Verfahren dadurch gekennzeichnet ist, dass der Substratbereich auch einen lokalisierten, hoch dotierten Abschnitt (15b) umfasst, der durch Einbringen eines Dotierstoffes des ersten Leitfähigkeitstyps über das genannte angrenzende Oberflächengebiet in das Halbleitersubstrat gebildet wird, während die Seitenwanderweiterung mit dem dotierten Halbleitermaterial verwendet wird, ein tieferliegendes Gebiet des genannten Substrats zu maskieren, wobei der hoch dotierte Abschnitt eine Dotierungskonzentration des ersten Leitfähigkeitstyps hat, die höher ist als die des Kanal aufnehmenden Abschnitts, aber niedriger als die die Leitfähigkeit bestimmende Dotierstoffkonzentration des dotierten Halbleitermaterials der Seitenwanderweiterung, welche den Sourcebereich schafft, und der hoch dotierte Abschnitt bis zu einer größeren Tiefe in dem Halbleitersubstrat geschaffen wird als der pn-Übergang zwischen dem Sourcebereich und dem Kanal aufnehmenden Abschnit des Substratbereichs und durch die Sourceelektrode an dem genannten angrenzenden Oberflächengebiet kontaktiert wird.
  2. Verfahren nach Anspruch 1, weiter dadurch gekennzeichnet, dass die Gatestruktur ein Grabengate umfasst, dass an einem Fenster in einer Maske an der Hauptoberfläche des Halbleitersubstrats gebildet wird, wobei die Maske eine dickere zweite Schicht (52) eines zweiten Materials auf einer dünneren ersten Schicht (51) eines oxidationsmaskierenden ersten Materials umfasst, und das Grabengate aus dotiertem Gate-Halbleitermaterial besteht, nach Entfernen der zweiten Schicht von der Maske eine isolierende Deckschicht durch Oxidation an einem oberen Abschnitt des dotierten Gate-Halbleitermaterials gebildet wird und die Stufe mit der Seitenwanderweiterung nach dem Entfernen der ersten Schicht gebildet wird.
  3. Verfahren nach Anspruch 2, weiter dadurch gekennzeichnet, dass das dotierte Gate-Halbleitermaterial von Seiten des Fensters in der Maske zurückgeätzt wird, um das dotierte Gate-Halbleitermaterial aufrecht innerhalb des Fensters zu lassen, bevor die isolierende Deckschicht durch Oxidation an dem oberen Abschnitt gebildet wird.
  4. Verfahren nach Anspruch 1, 2 oder 3, weiter dadurch gekennzeichnet, dass dotiertes Source-Halbleitermaterial des zweiten Leitfähigkeitstyps auf der Gatestruktur und auf dem Substratbereich des ersten Leitfähigkeitstyps an genannter Hauptoberfläche deponiert wird und zurückgeätzt wird, um die Seitenwanderweiterung als den Sourcebereich zu belassen.
  5. Verfahren nach Anspruch 4, weiter dadurch gekennzeichnet, dass Dotierstoff von dem dotierten Source-Halbleitermaterial der Seitenwanderweiterung durch Erhitzen des Halbleitersubstrats auf eine Diffusionstemperatur des Dotierstoffs in das Halbleitersubstrat diffundiert wird, um so den pn-Übergang zwischen dem Sourcebereich und dem Kanal aufnehmenden Abschnitt von der Grenzfläche des deponierten dotierten Halbleitermaterials und der Hauptoberfläche des Halbleitersubstrats wegzubringen.
  6. Verfahren nach einem der vorhergehenden Ansprüche, weiter dadurch gekennzeichnet, dass das dotierte Halbleitermaterial der Seitenwanderweiterung Silizium umfasst, das Halbleitersubstrat mindestens angrenzend an die genannte Hauptoberfläche Silizium umfasst und ein Silizid bildendes Metall deponiert wird, um einen niederohmigen Kontakt sowohl zu dem dotierten Halbleitermaterial der Seitenwanderweiterung als auch zu dem angrenzenden Oberflächengebiet des hoch dotierten Abschnitts zu bilden, bevor ein Hauptelektrodenmaterial für die Sourceelektrode deponiert wird.
  7. Verfahren nach einem der vorhergehenden Ansprüche, weiter dadurch gekennzeichnet, dass das dotierte Halbleitermaterial der Seitenwanderweiterung durch Ätzen in die genannte Hauptoberfläche des Substrats durch einen Oberflächenbereich des zweiten Leitfähigkeitstyps, der an die genannte Hauptoberfläche angrenzt, während ein an die Gatestruktur angrenzendes Gebiet des genannten Oberflächenbereichs maskiert wird, gebildet wird, um den Sourcebereich zu bilden.
  8. Verfahren nach Anspruch 7, weiter dadurch gekennzeichnet, dass das Maskierungsmuster, welches das genannte Gebiet des genannten Oberflächenbereichs maskiert, um den Sourcebereich zu bilden, als Abschnitt der Seitenwanderweiterung vorhanden ist, wenn die Einbringung des Dotierstoffs zur Bildung des lokalisierten hoch dotierten Abschnitts herbeigeführt wird.
  9. Verfahren nach einem der vorhergehenden Ansprüche, weiter dadurch gekennzeichnet, dass der lokalisierte, hoch dotierte Abschnitt bis in eine größere Tiefe des Halbleitersubstrats hinein geschaffen wird als der Kanal aufnehmende Abschnitt.
  10. Verfahren nach einem der vorhergehenden Ansprüche, weiter dadurch gekennzeichnet, dass der Dotierstoff des genannten ersten Leitfähigkeitstyps zur Bildung des lokalisierten hoch dotierten Abschnitts in das Halbleitersubstrat implantiert wird, während die Seitenwanderweiterung als Implantationsmaske über dem tieferliegenden Gebiet des Substrats verwendet wird.
DE69931747T 1998-07-11 1999-07-02 Herstellung eines leistungshalbleiterbauelementes Expired - Fee Related DE69931747T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB9815021.2A GB9815021D0 (en) 1998-07-11 1998-07-11 Semiconductor power device manufacture
GB9815021 1998-07-11
PCT/EP1999/004706 WO2000003427A1 (en) 1998-07-11 1999-07-02 Semiconductor power device manufacture

Publications (2)

Publication Number Publication Date
DE69931747D1 DE69931747D1 (de) 2006-07-20
DE69931747T2 true DE69931747T2 (de) 2007-06-14

Family

ID=10835317

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69931747T Expired - Fee Related DE69931747T2 (de) 1998-07-11 1999-07-02 Herstellung eines leistungshalbleiterbauelementes

Country Status (7)

Country Link
US (1) US6251730B1 (de)
EP (1) EP1036411B1 (de)
JP (1) JP2002520851A (de)
KR (1) KR100562001B1 (de)
DE (1) DE69931747T2 (de)
GB (1) GB9815021D0 (de)
WO (1) WO2000003427A1 (de)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9928285D0 (en) * 1999-11-30 2000-01-26 Koninkl Philips Electronics Nv Manufacture of trench-gate semiconductor devices
JP4906184B2 (ja) * 2000-11-17 2012-03-28 オンセミコンダクター・トレーディング・リミテッド 絶縁ゲート型半導体装置の製造方法
US6610143B2 (en) 2001-01-16 2003-08-26 Semiconductor Components Industries Llc Method of manufacturing a semiconductor component
GB0103715D0 (en) * 2001-02-15 2001-04-04 Koninkl Philips Electronics Nv Semicondutor devices and their peripheral termination
JP4932088B2 (ja) 2001-02-19 2012-05-16 ルネサスエレクトロニクス株式会社 絶縁ゲート型半導体装置の製造方法
EP1393362B1 (de) * 2001-04-28 2011-12-14 Nxp B.V. Verfahren zur Herstellung einer Halbleiteranordnung mit Graben-Gate
GB0117949D0 (en) * 2001-07-24 2001-09-19 Koninkl Philips Electronics Nv Trench-gate semiconductor devices and their manufacture
US6822288B2 (en) * 2001-11-20 2004-11-23 General Semiconductor, Inc. Trench MOSFET device with polycrystalline silicon source contact structure
US6753228B2 (en) * 2002-10-15 2004-06-22 Semiconductor Components Industries, L.L.C. Method of forming a low resistance semiconductor device and structure therefor
KR100498476B1 (ko) * 2003-01-11 2005-07-01 삼성전자주식회사 리세스 채널 ｍｏｓｆｅｔ 및 그 제조방법
JP2004228466A (ja) * 2003-01-27 2004-08-12 Renesas Technology Corp 集積半導体装置およびその製造方法
KR100500473B1 (ko) * 2003-10-22 2005-07-12 삼성전자주식회사 반도체 소자에서의 리세스 게이트 트랜지스터 구조 및형성방법
US7400014B2 (en) * 2004-04-20 2008-07-15 International Rectifier Corporation ACCUFET with schottky source contact
US20080041426A1 (en) * 2004-06-07 2008-02-21 Hansen Arne H Device for Washing Vehicle Wheels
US7465986B2 (en) * 2004-08-27 2008-12-16 International Rectifier Corporation Power semiconductor device including insulated source electrodes inside trenches
US7667264B2 (en) * 2004-09-27 2010-02-23 Alpha And Omega Semiconductor Limited Shallow source MOSFET
US8283723B2 (en) * 2005-02-11 2012-10-09 Alpha & Omega Semiconductor Limited MOS device with low injection diode
US8093651B2 (en) * 2005-02-11 2012-01-10 Alpha & Omega Semiconductor Limited MOS device with integrated schottky diode in active region contact trench
US8362547B2 (en) 2005-02-11 2013-01-29 Alpha & Omega Semiconductor Limited MOS device with Schottky barrier controlling layer
US7285822B2 (en) * 2005-02-11 2007-10-23 Alpha & Omega Semiconductor, Inc. Power MOS device
US7948029B2 (en) 2005-02-11 2011-05-24 Alpha And Omega Semiconductor Incorporated MOS device with varying trench depth
AT504998A2 (de) * 2005-04-06 2008-09-15 Fairchild Semiconductor Trenched-gate-feldeffekttransistoren und verfahren zum bilden derselben
KR100791773B1 (ko) * 2006-12-27 2008-01-04 동부일렉트로닉스 주식회사 트랜치 게이트 모스 소자 제조 방법
US8564057B1 (en) 2007-01-09 2013-10-22 Maxpower Semiconductor, Inc. Power devices, structures, components, and methods using lateral drift, fixed net charge, and shield
US8330186B2 (en) * 2008-07-30 2012-12-11 Maxpower Semiconductor, Inc. Lateral devices containing permanent charge
WO2008086366A2 (en) * 2007-01-09 2008-07-17 Maxpower Semiconductor, Inc. Semiconductor device
WO2008097642A1 (en) * 2007-02-08 2008-08-14 International Rectifier Corporation Mosfet device having improved avalanche capability
US8884367B2 (en) 2007-02-08 2014-11-11 International Rectifier Corporation MOSgated power semiconductor device with source field electrode
KR100818111B1 (ko) * 2007-03-15 2008-03-31 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
KR100992742B1 (ko) * 2007-06-15 2010-11-05 이태복 전력용 반도체 소자의 제조 방법
EP2248159A4 (de) 2008-02-14 2011-07-13 Maxpower Semiconductor Inc Halbleiterbauelementestrukturen und diesbezügliche prozesse
EP2248158A4 (de) 2008-02-14 2011-06-22 Maxpower Semiconductor Inc Edge-bestimmung mit verbesserter durchschlagspannung
US20090242973A1 (en) * 2008-03-31 2009-10-01 Alpha & Omega Semiconductor, Ltd. Source and body contact structure for trench-dmos devices using polysilicon
US7911021B2 (en) * 2008-06-02 2011-03-22 Maxpower Semiconductor Inc. Edge termination for semiconductor devices
US7910439B2 (en) * 2008-06-11 2011-03-22 Maxpower Semiconductor Inc. Super self-aligned trench MOSFET devices, methods, and systems
US20100308400A1 (en) * 2008-06-20 2010-12-09 Maxpower Semiconductor Inc. Semiconductor Power Switches Having Trench Gates
US8310001B2 (en) 2008-07-15 2012-11-13 Maxpower Semiconductor Inc. MOSFET switch with embedded electrostatic charge
WO2010014281A1 (en) * 2008-07-30 2010-02-04 Maxpower Semiconductor Inc. Semiconductor on insulator devices containing permanent charge
US7960783B2 (en) * 2008-08-25 2011-06-14 Maxpower Semiconductor Inc. Devices containing permanent charge
WO2010065428A2 (en) * 2008-12-01 2010-06-10 Maxpower Semiconductor Inc. Mos-gated power devices, methods, and integrated circuits
US7989293B2 (en) * 2009-02-24 2011-08-02 Maxpower Semiconductor, Inc. Trench device structure and fabrication
US8319278B1 (en) 2009-03-31 2012-11-27 Maxpower Semiconductor, Inc. Power device structures and methods using empty space zones
US8847307B2 (en) 2010-04-13 2014-09-30 Maxpower Semiconductor, Inc. Power semiconductor devices, methods, and structures with embedded dielectric layers containing permanent charges
WO2010120704A2 (en) * 2009-04-13 2010-10-21 Maxpower Semiconductor Inc. Power semiconductor devices, methods, and structures with embedded dielectric layers containing permanent charges
US20110108912A1 (en) * 2009-11-09 2011-05-12 Hamilton Lu Methods for fabricating trench metal oxide semiconductor field effect transistors
CN102201366B (zh) * 2010-03-23 2013-03-27 科轩微电子股份有限公司 具有肖特基二极管的沟槽式功率半导体结构及其制造方法
US7994001B1 (en) * 2010-05-11 2011-08-09 Great Power Semiconductor Corp. Trenched power semiconductor structure with schottky diode and fabrication method thereof
CN102299108B (zh) * 2010-06-22 2014-03-26 茂达电子股份有限公司 重叠沟槽式栅极半导体组件及其制作方法
US8252648B2 (en) * 2010-06-29 2012-08-28 Alpha & Omega Semiconductor, Inc. Power MOSFET device with self-aligned integrated Schottky and its manufacturing method
TWI458022B (zh) * 2010-07-23 2014-10-21 Great Power Semiconductor Corp 低閘極電荷的溝槽式功率半導體製造方法
JP5738094B2 (ja) * 2010-09-14 2015-06-17 セイコーインスツル株式会社 半導体装置の製造方法
US8754472B2 (en) 2011-03-10 2014-06-17 O2Micro, Inc. Methods for fabricating transistors including one or more circular trenches
CN102956488B (zh) * 2011-08-23 2015-02-04 上海华虹宏力半导体制造有限公司 功率晶体管的制作方法
CN102956489B (zh) * 2011-08-23 2015-04-08 上海华虹宏力半导体制造有限公司 沟槽晶体管的制造方法
CN102956491B (zh) * 2011-08-23 2015-02-04 上海华虹宏力半导体制造有限公司 功率晶体管的制造方法
CN102956487B (zh) * 2011-08-23 2014-12-10 上海华虹宏力半导体制造有限公司 隔离型功率晶体管的制造方法
JP5562917B2 (ja) 2011-09-16 2014-07-30 株式会社東芝 半導体装置及びその製造方法
US8669611B2 (en) 2012-07-11 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for power MOS transistor
US9130060B2 (en) 2012-07-11 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having a vertical power MOS transistor
US8809948B1 (en) 2012-12-21 2014-08-19 Alpha And Omega Semiconductor Incorporated Device structure and methods of making high density MOSFETs for load switch and DC-DC applications
US8753935B1 (en) 2012-12-21 2014-06-17 Alpha And Omega Semiconductor Incorporated High frequency switching MOSFETs with low output capacitance using a depletable P-shield
US8951867B2 (en) * 2012-12-21 2015-02-10 Alpha And Omega Semiconductor Incorporated High density trench-based power MOSFETs with self-aligned active contacts and method for making such devices
US9105494B2 (en) 2013-02-25 2015-08-11 Alpha and Omega Semiconductors, Incorporated Termination trench for power MOSFET applications
CN104701169A (zh) * 2013-12-06 2015-06-10 上海华虹宏力半导体制造有限公司 一种抗闩锁的沟槽型绝缘栅双极型晶体管的制造工艺方法
EP3264470A1 (de) * 2016-06-29 2018-01-03 ABB Schweiz AG Graben-leistungs-mosfet mit kurzem kanal
CN114496785B (zh) * 2022-04-18 2022-08-02 深圳芯能半导体技术有限公司 一种t型底部保护的沟槽型碳化硅mosfet及其制备方法
CN115207128B (zh) * 2022-09-09 2023-01-13 深圳芯能半导体技术有限公司 一种沟槽侧壁栅抗负压碳化硅mosfet及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0294477A (ja) * 1988-09-30 1990-04-05 Toshiba Corp 半導体装置及びその製造方法
JP2606404B2 (ja) * 1990-04-06 1997-05-07 日産自動車株式会社 半導体装置
KR940002400B1 (ko) * 1991-05-15 1994-03-24 금성일렉트론 주식회사 리세스 게이트를 갖는 반도체장치의 제조방법
US5268586A (en) * 1992-02-25 1993-12-07 North American Philips Corporation Vertical power MOS device with increased ruggedness and method of fabrication
GB9207860D0 (en) 1992-04-09 1992-05-27 Philips Electronics Uk Ltd A semiconductor component
US5300447A (en) * 1992-09-29 1994-04-05 Texas Instruments Incorporated Method of manufacturing a minimum scaled transistor
GB9306895D0 (en) * 1993-04-01 1993-05-26 Philips Electronics Uk Ltd A method of manufacturing a semiconductor device comprising an insulated gate field effect device
US5567634A (en) 1995-05-01 1996-10-22 National Semiconductor Corporation Method of fabricating self-aligned contact trench DMOS transistors
US5684319A (en) * 1995-08-24 1997-11-04 National Semiconductor Corporation Self-aligned source and body contact structure for high performance DMOS transistors and method of fabricating same
JP3279151B2 (ja) * 1995-10-23 2002-04-30 トヨタ自動車株式会社 半導体装置及びその製造方法
GB9700923D0 (en) 1997-01-17 1997-03-05 Philips Electronics Nv Semiconductor devices

Also Published As

Publication number Publication date
DE69931747D1 (de) 2006-07-20
EP1036411B1 (de) 2006-06-07
JP2002520851A (ja) 2002-07-09
WO2000003427A1 (en) 2000-01-20
GB9815021D0 (en) 1998-09-09
EP1036411A1 (de) 2000-09-20
KR20010023861A (ko) 2001-03-26
KR100562001B1 (ko) 2006-03-22
US6251730B1 (en) 2001-06-26

Similar Documents

Publication Publication Date Title
DE69931747T2 (de) Herstellung eines leistungshalbleiterbauelementes
DE69735349T2 (de) Graben-dmos-transistor mit leichtdotierter wanne
DE60035144T2 (de) MOS-Gate-Leistungsbauelement hoher Dichte und dessen Herstellungsverfahren
DE69936090T2 (de) Graben-MOSFET mit verbesserten Durchbruchspannung- und Anschaltwiderstand-Charakteristiken und Verfahren zur Herstellung
DE69030415T2 (de) Verfahren zur Herstellung eines DMOS Transistors
DE102009044474B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE60125784T2 (de) Graben-mosfet-struktur mit geringer gate-ladung
DE69309565T2 (de) Feldeffekttransistor mit Graben mit niedrig dotiertem epitaktischen Gebiet an dessen Oberflächenbereich
DE102007061191B4 (de) Halbleiterbauelement mit einem Halbleiterkörper
DE102007054222B4 (de) Halbleiterbauteil mit Trench-Transistoren und Verfahren zur Herstellung eines solchen Bauteils
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE60127696T2 (de) Graben-dmos-transistor mit schwach-dotierter source-struktur
DE60219300T2 (de) Halbleiteranordnungen mit graben-gateelektrode und verfahren zu deren herstellung
DE10393852T5 (de) Trench-MOSFET mit implantiertem Drain-Drift-Bereich und Verfahren zur Herstellung desselben
DE10392617T5 (de) Niedrigsspannungs-Leistungsbauteil mit hoher Dichte und einem Grabengate mit gleichmäßig dotiertem Kanal und dessen Randabschlußtechnik
EP0993049A1 (de) Vertikaler Feldeffekttransistor mit ringförmigem Graben-Gate und Verfahren zu dessen Herstellung
DE69434268T2 (de) Intergrierte Struktur einer Hochgeschwindigkeits-MOS-Technologe-Leistungsvorrichtung und zugehöriges Herstellungsverfahren
DE102006029701B4 (de) Halbleiterbauteil sowie Verfahren zur Herstellung eines Halbleiterbauteils
DE69924338T2 (de) Verfahren zur herstellung von halbleiterbauelementen mit einem graben-gate
DE112010001315T5 (de) LDMOS mit selbstausgerichteter vertikaler LDD und rückseitiger Drain
EP1625614B1 (de) Verfahren zur herstellung eines bipolartransistors
DE102006049043B4 (de) Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19641838A1 (de) Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen
DE102014115321A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mittels einer Ausrichtungsschicht
DE19750221A1 (de) Halbleiterbauteil mit MOS-Gatesteuerung sowie Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: EISENFUEHR, SPEISER & PARTNER, 10178 BERLIN

8327 Change in the person/name/address of the patent owner

Owner name: NXP B.V., EINDHOVEN, NL

8339 Ceased/non-payment of the annual fee