JP2932940B2 - 薄膜抵抗体を有する半導体装置の製造方法 - Google Patents
薄膜抵抗体を有する半導体装置の製造方法Info
- Publication number
- JP2932940B2 JP2932940B2 JP6126115A JP12611594A JP2932940B2 JP 2932940 B2 JP2932940 B2 JP 2932940B2 JP 6126115 A JP6126115 A JP 6126115A JP 12611594 A JP12611594 A JP 12611594A JP 2932940 B2 JP2932940 B2 JP 2932940B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- film resistor
- contact hole
- thin film
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
- H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、薄膜抵抗体を有する半
導体装置の製造方法に関する。
導体装置の製造方法に関する。
【０００２】
【従来の技術】従来、ＣｒＳｉ化合物等の薄膜抵抗体を
ＩＣ回路上に集積化したものが種々提案されている。
(1) このものの代表的な製造方法について概略説明す
る。まず、図４（Ａ）に示すように、半導体基板１に、
図に示すような半導体素子を形成した後、基板１の表面
に酸化膜２を形成する。そして、ダミーコンタクトホー
ルをウェットエッチングにより形成（図４（Ｂ））し、
基板１の表面を熱酸化する（図４（Ｃ））。この時、ダ
ミーコンタクトホールには薄い酸化膜２ａが形成され
る。その後、薄膜抵抗体としてのＣｒＳｉＮ膜３および
バリヤメタルとしてのチタンタングステン（ＴｉＷ）膜
４を形成（図４（Ｄ））し、さらにホトレジスト５を堆
積してマスクを形成した後、抵抗領域を残すようにＴｉ
Ｗ膜４をパターニングし、さらにＣｒＳｉＮ膜３をプラ
ズマドライエッチング法にてエッチングする（図５
（Ａ））。そして、ホトレジストを形成してコンタクト
ホール内の薄い酸化膜２ａをウェットエッチングにより
除去し、コンタクトホールを形成する（図５（Ｂ））。
最後に、図５（Ｃ）に示すように、Ａｌ電極６および保
護膜７を形成し、半導体装置を構成する。
ＩＣ回路上に集積化したものが種々提案されている。
(1) このものの代表的な製造方法について概略説明す
る。まず、図４（Ａ）に示すように、半導体基板１に、
図に示すような半導体素子を形成した後、基板１の表面
に酸化膜２を形成する。そして、ダミーコンタクトホー
ルをウェットエッチングにより形成（図４（Ｂ））し、
基板１の表面を熱酸化する（図４（Ｃ））。この時、ダ
ミーコンタクトホールには薄い酸化膜２ａが形成され
る。その後、薄膜抵抗体としてのＣｒＳｉＮ膜３および
バリヤメタルとしてのチタンタングステン（ＴｉＷ）膜
４を形成（図４（Ｄ））し、さらにホトレジスト５を堆
積してマスクを形成した後、抵抗領域を残すようにＴｉ
Ｗ膜４をパターニングし、さらにＣｒＳｉＮ膜３をプラ
ズマドライエッチング法にてエッチングする（図５
（Ａ））。そして、ホトレジストを形成してコンタクト
ホール内の薄い酸化膜２ａをウェットエッチングにより
除去し、コンタクトホールを形成する（図５（Ｂ））。
最後に、図５（Ｃ）に示すように、Ａｌ電極６および保
護膜７を形成し、半導体装置を構成する。
【０００３】上記のようにダミーコンタクトホールを形
成している理由は、コンタクトホール形成時のレジスト
浮きの問題をなくすためである。すなわち、ダミーコン
タクトホールを形成せずに、コンタクトホールを図５
（Ａ）の工程の後に形成する場合、まずホトレジスト８
を図６（Ａ）に示すように形成する。この場合、その前
の工程にて行われるＣｒＳｉＮ膜３のエッチング時に表
面荒れが生じているため、そのホトレジスト８の密着性
が低下し、ホトレジスト８が剥がれ等により浮いた状態
になる。このため、コンタクトホールをウェットエッチ
ングにより形成するために厚い酸化膜２をエッチングす
ると、図６（Ｂ）に示すようにコンタクトホールが広が
り、コンタクトホールがｐ−ｎ接合上にかかるようにな
ってしまう。
成している理由は、コンタクトホール形成時のレジスト
浮きの問題をなくすためである。すなわち、ダミーコン
タクトホールを形成せずに、コンタクトホールを図５
（Ａ）の工程の後に形成する場合、まずホトレジスト８
を図６（Ａ）に示すように形成する。この場合、その前
の工程にて行われるＣｒＳｉＮ膜３のエッチング時に表
面荒れが生じているため、そのホトレジスト８の密着性
が低下し、ホトレジスト８が剥がれ等により浮いた状態
になる。このため、コンタクトホールをウェットエッチ
ングにより形成するために厚い酸化膜２をエッチングす
ると、図６（Ｂ）に示すようにコンタクトホールが広が
り、コンタクトホールがｐ−ｎ接合上にかかるようにな
ってしまう。
【０００４】このため、ＣｒＳｉＮ膜３の形成前に予め
コンタクトホールの形成部分の酸化膜を薄く（約２００
０Å）しておき、その後のコンタクトホールの形成時に
上記したレジスト浮きの問題をなくすようにしている。
このようなダミーコンタクトホールの形成と、その後の
コンタクトホールの形成を行うことは、工程数の増加を
招くため好ましくなく、従ってコンタクトホールを先に
形成しておき、その後にＣｒＳｉＮ膜３の形成を行うよ
うにできれば工程の簡素化を図ることができる。
コンタクトホールの形成部分の酸化膜を薄く（約２００
０Å）しておき、その後のコンタクトホールの形成時に
上記したレジスト浮きの問題をなくすようにしている。
このようなダミーコンタクトホールの形成と、その後の
コンタクトホールの形成を行うことは、工程数の増加を
招くため好ましくなく、従ってコンタクトホールを先に
形成しておき、その後にＣｒＳｉＮ膜３の形成を行うよ
うにできれば工程の簡素化を図ることができる。
【０００５】(2) また、上記のようにコンタクトホール
をウェットエッチングではなく、ドライエッチングによ
り形成することが考えられている。これは、配線パター
ンの微細化への対応として、コンタクトホールの微細化
を行うためである。この場合、ドライエッチング後に、
そのまま電極を形成しようとすると、ステップカバレッ
ジが悪く、ときには配線に断線が生じることがある。そ
の対策として、９００°Ｃ前後でアニールしてコンタク
トホール上部に丸みを付けて電極のステップカバレッジ
を改善することが考えられる。
をウェットエッチングではなく、ドライエッチングによ
り形成することが考えられている。これは、配線パター
ンの微細化への対応として、コンタクトホールの微細化
を行うためである。この場合、ドライエッチング後に、
そのまま電極を形成しようとすると、ステップカバレッ
ジが悪く、ときには配線に断線が生じることがある。そ
の対策として、９００°Ｃ前後でアニールしてコンタク
トホール上部に丸みを付けて電極のステップカバレッジ
を改善することが考えられる。
【０００６】しかしながら、そのアニールによりＣｒＳ
ｉＮ膜３の特性が変化してしまうという問題が発生する
ことが分かった。すなわち、図７に示すように、室温２
５°Ｃの時の抵抗値Ｒ25に対する温度Ｔの時の抵抗値変
化量ΔＲが、ΔＲ／Ｒ25＝α（Ｔ−２５）＋β（Ｔ−２
５）2 で表されるが、その温度係数α、βが図に示すよ
うに、５００°Ｃ以上において変化し、ＴＣＲが変動し
てしまうという問題が生じる。
ｉＮ膜３の特性が変化してしまうという問題が発生する
ことが分かった。すなわち、図７に示すように、室温２
５°Ｃの時の抵抗値Ｒ25に対する温度Ｔの時の抵抗値変
化量ΔＲが、ΔＲ／Ｒ25＝α（Ｔ−２５）＋β（Ｔ−２
５）2 で表されるが、その温度係数α、βが図に示すよ
うに、５００°Ｃ以上において変化し、ＴＣＲが変動し
てしまうという問題が生じる。
【０００７】このため、このようなドライエッチングに
よるコンタクトホールの形成に対しても、コンタクトホ
ール形成後にＣｒＳｉＮ膜３の形成を行う必要がある。
(3) このようにコンタクトホール形成後にＣｒＳｉＮ膜
３を形成するようにした場合、ＣｒＳｉＮ膜３をエッチ
ングする方法としては、ウェットエッチングとドライエ
ッチングの２種類の方法が考えられるが、ウェットエッ
チングではＣｒＳｉＮ膜３のエッチングバラツキが大き
いという問題があるため、ドライエッチングを行う方法
が有望である。
よるコンタクトホールの形成に対しても、コンタクトホ
ール形成後にＣｒＳｉＮ膜３の形成を行う必要がある。
(3) このようにコンタクトホール形成後にＣｒＳｉＮ膜
３を形成するようにした場合、ＣｒＳｉＮ膜３をエッチ
ングする方法としては、ウェットエッチングとドライエ
ッチングの２種類の方法が考えられるが、ウェットエッ
チングではＣｒＳｉＮ膜３のエッチングバラツキが大き
いという問題があるため、ドライエッチングを行う方法
が有望である。
【０００８】しかしながら、通常のプラズマを使ったド
ライエッチングでは、薄膜抵抗体形成時に素子領域のコ
ンタクト部分（コンタクト領域）にダメージが入る、具
体的にはプラズマを使った通常のドライエッチングは、
プラズマとラジカルによる物理的エッチングと化学的エ
ッチングの両方によるものとなるため、そのプラズマが
コンタクホールにより露出した素子領域に衝突し、素子
欠陥を生じさせることがある。この素子欠陥により、電
極とのコンタクトが不十分となり、オープン等の接触不
良を生じる。
ライエッチングでは、薄膜抵抗体形成時に素子領域のコ
ンタクト部分（コンタクト領域）にダメージが入る、具
体的にはプラズマを使った通常のドライエッチングは、
プラズマとラジカルによる物理的エッチングと化学的エ
ッチングの両方によるものとなるため、そのプラズマが
コンタクホールにより露出した素子領域に衝突し、素子
欠陥を生じさせることがある。この素子欠陥により、電
極とのコンタクトが不十分となり、オープン等の接触不
良を生じる。
【０００９】
【発明が解決しようとする課題】本発明は上記問題に鑑
みてなされたもので、コンタクトホール形成後に薄膜抵
抗体の形成を行い、上記従来のようなダミーコンタクト
ホールの形成をなくして工程の簡素化を図るとともに、
コンタクト領域へのダメージを与えずに薄膜抵抗体を形
成することを第１の目的とする。
みてなされたもので、コンタクトホール形成後に薄膜抵
抗体の形成を行い、上記従来のようなダミーコンタクト
ホールの形成をなくして工程の簡素化を図るとともに、
コンタクト領域へのダメージを与えずに薄膜抵抗体を形
成することを第１の目的とする。
【００１０】また、コンタクトホールをドライエッチン
グにより形成し、その後にコンタクト領域へダメージを
与えずに薄膜抵抗体の形成を行い、上記工程の簡素化に
加えて微細パターンへの薄膜抵抗体の集積化を図ること
を第２の目的とする。
グにより形成し、その後にコンタクト領域へダメージを
与えずに薄膜抵抗体の形成を行い、上記工程の簡素化に
加えて微細パターンへの薄膜抵抗体の集積化を図ること
を第２の目的とする。
【００１１】
【課題を解決するための手段】本発明は上記目的を達成
するため、請求項１に記載の発明においては、半導体基
板(1) 内に半導体素子を形成する工程と、前記半導体基
板(1) の表面に絶縁膜(2) を形成する工程と、この絶縁
膜にコンタクトホールを形成し、前記半導体素子のコン
タクト領域の表面を露出させる工程と、前記半導体素子
の表面が露出した前記コンタクトホール内を含み、前記
絶縁膜(2) 上に薄膜抵抗体(3) を形成する工程と、この
薄膜抵抗体(3) をケミカルドライエッチングすることに
より、前記コンタクトホール内に形成された前記薄膜抵
抗体(3) を除去すると共に、前記薄膜抵抗体(3) をパタ
ーニングする工程と、前記コンタクトホールを介した前
記半導体素子および前記薄膜抵抗体(3) に電極(6) を形
成する工程とを有することを特徴としている。
するため、請求項１に記載の発明においては、半導体基
板(1) 内に半導体素子を形成する工程と、前記半導体基
板(1) の表面に絶縁膜(2) を形成する工程と、この絶縁
膜にコンタクトホールを形成し、前記半導体素子のコン
タクト領域の表面を露出させる工程と、前記半導体素子
の表面が露出した前記コンタクトホール内を含み、前記
絶縁膜(2) 上に薄膜抵抗体(3) を形成する工程と、この
薄膜抵抗体(3) をケミカルドライエッチングすることに
より、前記コンタクトホール内に形成された前記薄膜抵
抗体(3) を除去すると共に、前記薄膜抵抗体(3) をパタ
ーニングする工程と、前記コンタクトホールを介した前
記半導体素子および前記薄膜抵抗体(3) に電極(6) を形
成する工程とを有することを特徴としている。
【００１２】請求項２に記載の発明では、請求項１に記
載の発明において、前記コンタクトホールを形成する工
程は、ウェットエッチングによりコンタクトホールを形
成する工程であることを特徴としている。請求項３に記
載の発明では、請求項１に記載の発明において、前記コ
ンタクトホールを形成する工程は、ドライエッチングに
よりコンタクトホールを形成する工程であることを特徴
としている。
載の発明において、前記コンタクトホールを形成する工
程は、ウェットエッチングによりコンタクトホールを形
成する工程であることを特徴としている。請求項３に記
載の発明では、請求項１に記載の発明において、前記コ
ンタクトホールを形成する工程は、ドライエッチングに
よりコンタクトホールを形成する工程であることを特徴
としている。
【００１３】請求項４に記載の発明においては、半導体
基板(1) 内に半導体素子を形成する工程と、前記半導体
基板(1) の表面に絶縁膜(2) を形成する工程と、この絶
縁膜(2) にドライエッチングによりにコンタクトホール
を形成し、前記半導体素子のコンタクト領域の表面を露
出させる工程と、前記コンタクトホールの上部に丸みを
付けるためにアニール処理を行う工程と、このアニール
処理後に前記半導体素子の表面が露出した前記コンタク
トホール内を含み、前記絶縁膜(2) 上に薄膜抵抗体(3)
を形成する工程と、この薄膜抵抗体(3) をケミカルドラ
イエッチングすることにより、前記コンタクトホール内
に形成された前記薄膜抵抗体(3) を除去すると共に、前
記薄膜抵抗体(3) をパターニングする工程と、前記コン
タクトホールを介した前記半導体素子(1) および前記薄
膜抵抗体(3)に電極(6) を形成する工程とを有すること
を特徴としている。
基板(1) 内に半導体素子を形成する工程と、前記半導体
基板(1) の表面に絶縁膜(2) を形成する工程と、この絶
縁膜(2) にドライエッチングによりにコンタクトホール
を形成し、前記半導体素子のコンタクト領域の表面を露
出させる工程と、前記コンタクトホールの上部に丸みを
付けるためにアニール処理を行う工程と、このアニール
処理後に前記半導体素子の表面が露出した前記コンタク
トホール内を含み、前記絶縁膜(2) 上に薄膜抵抗体(3)
を形成する工程と、この薄膜抵抗体(3) をケミカルドラ
イエッチングすることにより、前記コンタクトホール内
に形成された前記薄膜抵抗体(3) を除去すると共に、前
記薄膜抵抗体(3) をパターニングする工程と、前記コン
タクトホールを介した前記半導体素子(1) および前記薄
膜抵抗体(3)に電極(6) を形成する工程とを有すること
を特徴としている。
【００１４】請求項５に記載の発明においては、半導体
基板(1) 内に半導体素子を形成する工程と、前記半導体
基板(1) の表面に絶縁膜(2) を形成する工程と、この絶
縁膜(2) にコンタクトホールを形成し、前記半導体素子
のコンタクト領域の表面を露出させる工程と、前記半導
体素子の表面が露出した前記コンタクトホール内を含
み、前記絶縁膜(2) 上に薄膜抵抗体(3) を形成する工程
と、前記薄膜抵抗体(3) 上にバリヤメタル(4) を形成す
る工程と、このバリヤメタル(4) 上にマスク(5) を形成
する工程と、このマスク(5) を用いて前記バリヤメタル
(4) をウェットエッチングによりパターニングする工程
と、前記薄膜抵抗体(3) を前記マスク(4) を用いてケミ
カルドライエッチングすることにより、前記コンタクト
ホール内に形成された前記薄膜抵抗体(3) を除去すると
共に、前記薄膜抵抗体(3) をパターニングする工程と、
前記コンタクトホールを介した前記半導体素子および前
記薄膜抵抗体(3) に電極(6) を形成する工程とを有する
ことを特徴としている。
基板(1) 内に半導体素子を形成する工程と、前記半導体
基板(1) の表面に絶縁膜(2) を形成する工程と、この絶
縁膜(2) にコンタクトホールを形成し、前記半導体素子
のコンタクト領域の表面を露出させる工程と、前記半導
体素子の表面が露出した前記コンタクトホール内を含
み、前記絶縁膜(2) 上に薄膜抵抗体(3) を形成する工程
と、前記薄膜抵抗体(3) 上にバリヤメタル(4) を形成す
る工程と、このバリヤメタル(4) 上にマスク(5) を形成
する工程と、このマスク(5) を用いて前記バリヤメタル
(4) をウェットエッチングによりパターニングする工程
と、前記薄膜抵抗体(3) を前記マスク(4) を用いてケミ
カルドライエッチングすることにより、前記コンタクト
ホール内に形成された前記薄膜抵抗体(3) を除去すると
共に、前記薄膜抵抗体(3) をパターニングする工程と、
前記コンタクトホールを介した前記半導体素子および前
記薄膜抵抗体(3) に電極(6) を形成する工程とを有する
ことを特徴としている。
【００１５】請求項６に記載の発明では、請求項５に記
載の発明において、さらに、前記バリヤメタル(4) のパ
ターニング工程の後に、前記薄膜抵抗体(3) 上をライト
エッチングする工程を有し、このライトエッチング後に
前記薄膜抵抗体(3) をケミカルドライエッチングするこ
とを特徴としている。請求項７に記載の発明では、請求
項１乃至６のいずれか１つに記載の発明において、前記
薄膜抵抗体(3) を形成する工程は、Ｃｒ及びＳｉを含む
化合物からなる薄膜抵抗体(3) を形成する工程であるこ
とを特徴としている。
載の発明において、さらに、前記バリヤメタル(4) のパ
ターニング工程の後に、前記薄膜抵抗体(3) 上をライト
エッチングする工程を有し、このライトエッチング後に
前記薄膜抵抗体(3) をケミカルドライエッチングするこ
とを特徴としている。請求項７に記載の発明では、請求
項１乃至６のいずれか１つに記載の発明において、前記
薄膜抵抗体(3) を形成する工程は、Ｃｒ及びＳｉを含む
化合物からなる薄膜抵抗体(3) を形成する工程であるこ
とを特徴としている。
【００１６】なお、上記各カッコ内の符号は、後述する
実施例記載の具体的構成との対応関係を示すものであ
る。
実施例記載の具体的構成との対応関係を示すものであ
る。
【００１７】
【発明の作用効果】請求項１に記載の発明においては、
半導体基板内に半導体素子を形成し、この半導体基板の
表面に絶縁膜を形成する。そして、この絶縁膜にコンタ
クトホールを形成したのち、半導体素子の表面が露出し
たコンタクトホール内を含み、その絶縁膜上に薄膜抵抗
体を形成する。さらに、ケミカルドライエッチングによ
り、コンタクトホール内に形成された薄膜抵抗体を除去
すると共に、この薄膜抵抗体をパターニングし、その
後、コンタクトホールを介した半導体素子および薄膜抵
抗体に電極を形成する。
半導体基板内に半導体素子を形成し、この半導体基板の
表面に絶縁膜を形成する。そして、この絶縁膜にコンタ
クトホールを形成したのち、半導体素子の表面が露出し
たコンタクトホール内を含み、その絶縁膜上に薄膜抵抗
体を形成する。さらに、ケミカルドライエッチングによ
り、コンタクトホール内に形成された薄膜抵抗体を除去
すると共に、この薄膜抵抗体をパターニングし、その
後、コンタクトホールを介した半導体素子および薄膜抵
抗体に電極を形成する。
【００１８】従って、コンタクトホール形成後に薄膜抵
抗体のパターニングを行うようにしているから、従来の
ようなダミーコンタクトホールの形成をなくして工程の
簡素化を図ることができ、しかも薄膜抵抗体をケミカル
ドライエッチングによりパターニングしているから、コ
ンタクト領域へのダメージを与えずに薄膜抵抗体の形成
を行うことができる。
抗体のパターニングを行うようにしているから、従来の
ようなダミーコンタクトホールの形成をなくして工程の
簡素化を図ることができ、しかも薄膜抵抗体をケミカル
ドライエッチングによりパターニングしているから、コ
ンタクト領域へのダメージを与えずに薄膜抵抗体の形成
を行うことができる。
【００１９】なお、上記コンタクトホールの形成は、請
求項２に記載のようにウェットエッチングにより行う、
あるいは請求項３に記載のようにドライエッチングによ
り行うことができる。また、請求項４に記載の発明にお
いては、ドライエッチングでコンタクトホールを形成
し、その後アニール処理してコンタクトホールの上部に
丸みを付け、このアニール後に薄膜抵抗体をケミカルド
ライエッチングによりパターニングするようにしてい
る。
求項２に記載のようにウェットエッチングにより行う、
あるいは請求項３に記載のようにドライエッチングによ
り行うことができる。また、請求項４に記載の発明にお
いては、ドライエッチングでコンタクトホールを形成
し、その後アニール処理してコンタクトホールの上部に
丸みを付け、このアニール後に薄膜抵抗体をケミカルド
ライエッチングによりパターニングするようにしてい
る。
【００２０】従って、上記工程の簡素化に加え、ドライ
エッチングによるコンタクトホールの形成にて微細パタ
ーンへの薄膜抵抗体の集積化を可能とすることができ
る。また、その際、コンタクトホールの上部に丸みを付
けるためのアニール後に薄膜抵抗体を形成しているか
ら、アニールによる薄膜抵抗体の特性変化を防ぐことが
できる。さらに、ケミカルドライエッチングによる薄膜
抵抗体のパターニングにてコンタクト領域へのダメージ
を与えずに薄膜抵抗体の形成を行うことができる。
エッチングによるコンタクトホールの形成にて微細パタ
ーンへの薄膜抵抗体の集積化を可能とすることができ
る。また、その際、コンタクトホールの上部に丸みを付
けるためのアニール後に薄膜抵抗体を形成しているか
ら、アニールによる薄膜抵抗体の特性変化を防ぐことが
できる。さらに、ケミカルドライエッチングによる薄膜
抵抗体のパターニングにてコンタクト領域へのダメージ
を与えずに薄膜抵抗体の形成を行うことができる。
【００２１】請求項５に記載の発明においては、薄膜抵
抗体上にバリヤメタルを形成するとともに、マスクを用
いてバリヤメタルをウェットエッチングによりパターニ
ングし、さらに薄膜抵抗体をケミカルドライエッチング
によりパターニングするようにしている。従って、バリ
ヤメタルを介在させた薄膜抵抗体と電極との接続を行う
ことができる。
抗体上にバリヤメタルを形成するとともに、マスクを用
いてバリヤメタルをウェットエッチングによりパターニ
ングし、さらに薄膜抵抗体をケミカルドライエッチング
によりパターニングするようにしている。従って、バリ
ヤメタルを介在させた薄膜抵抗体と電極との接続を行う
ことができる。
【００２２】その際、請求項６に記載の発明において
は、バリヤメタルのパターニング工程の後に、薄膜抵抗
体上をライトエッチングし、このライトエッチング後に
薄膜抵抗体をケミカルドライエッチングするようにして
いる。従って、バリヤメタルのエッチング残りによる導
通不良等を確実になくした薄膜抵抗体の形成を行うこと
ができる。
は、バリヤメタルのパターニング工程の後に、薄膜抵抗
体上をライトエッチングし、このライトエッチング後に
薄膜抵抗体をケミカルドライエッチングするようにして
いる。従って、バリヤメタルのエッチング残りによる導
通不良等を確実になくした薄膜抵抗体の形成を行うこと
ができる。
【００２３】なお、上記の薄膜抵抗体を形成する工程と
しては、請求項７に記載の発明のように、Ｃｒ及びＳｉ
を含む化合物からなる薄膜抵抗体を形成する工程とする
ことができる。
しては、請求項７に記載の発明のように、Ｃｒ及びＳｉ
を含む化合物からなる薄膜抵抗体を形成する工程とする
ことができる。
【００２４】
【実施例】以下、本発明を図に示す実施例について説明
する。図１、図２は本発明の第１実施例を示す薄膜抵抗
体を有する半導体装置の製造方法を示す各工程毎の断面
図である。まず、図１（Ａ）に示すように、シリコンの
半導体基板１に、図に示すような半導体素子を形成した
後、基板１の表面に絶縁膜としてのシリコン酸化膜２を
形成する。そして、コンタクトホールをウェットエッチ
ングにより形成する（図１（Ｂ））。このウェットエッ
チングは、通常のウェットエッチングと同様、ＨＦ：Ｎ
Ｈ4 Ｆ＝１：６のエッチング液を用いて行う。次に、薄
膜抵抗体としてのＣｒＳｉＮ膜３をスパッタリングにて
約１５０Å堆積し、さらにバリヤメタルとしてのＴｉＷ
膜４を形成する（図１（Ｃ））。そして、ホトレジスト
５を形成した後、抵抗領域を残すようにＴｉＷ膜４をウ
ェットエッチングによりパターニングする（図１
（Ｄ））。
する。図１、図２は本発明の第１実施例を示す薄膜抵抗
体を有する半導体装置の製造方法を示す各工程毎の断面
図である。まず、図１（Ａ）に示すように、シリコンの
半導体基板１に、図に示すような半導体素子を形成した
後、基板１の表面に絶縁膜としてのシリコン酸化膜２を
形成する。そして、コンタクトホールをウェットエッチ
ングにより形成する（図１（Ｂ））。このウェットエッ
チングは、通常のウェットエッチングと同様、ＨＦ：Ｎ
Ｈ4 Ｆ＝１：６のエッチング液を用いて行う。次に、薄
膜抵抗体としてのＣｒＳｉＮ膜３をスパッタリングにて
約１５０Å堆積し、さらにバリヤメタルとしてのＴｉＷ
膜４を形成する（図１（Ｃ））。そして、ホトレジスト
５を形成した後、抵抗領域を残すようにＴｉＷ膜４をウ
ェットエッチングによりパターニングする（図１
（Ｄ））。
【００２５】続いて、ＣｒＳｉＮ膜３を、ホトレジスト
５およびＴｉＷ膜４をマスクとしてケミカルドライエッ
ングによりパターニングする（図２（Ａ））。具体的に
は、ＣＦ4 と酸素をケミカルドライエッチング装置とよ
ばれるドライエッチング装置にそれぞれ流量４０ＳＣＣ
Ｍ、３６０ＳＣＣＭ導入し、圧力３０Ｐａ、パワー５０
０Ｗでプラズマを発生させ、エッチング時間２６０秒
で、酸化膜２上のＣｒＳｉＮ膜３をエッチングする。
５およびＴｉＷ膜４をマスクとしてケミカルドライエッ
ングによりパターニングする（図２（Ａ））。具体的に
は、ＣＦ4 と酸素をケミカルドライエッチング装置とよ
ばれるドライエッチング装置にそれぞれ流量４０ＳＣＣ
Ｍ、３６０ＳＣＣＭ導入し、圧力３０Ｐａ、パワー５０
０Ｗでプラズマを発生させ、エッチング時間２６０秒
で、酸化膜２上のＣｒＳｉＮ膜３をエッチングする。
【００２６】なお、通常のドライエッチングは、プラズ
マとラジカルによる物理的エッチングと化学的エッチン
グの両方によるものであるのに対して、ケミカルドライ
エッチングはラジカルによる化学反応を用いた化学的エ
ッチングによるものである。そして、ホトレジスト５を
除去した後、図２（Ｂ）に示すように、コンタクトホー
ルを介して半導体素子とＣｒＳｉＮ膜３等を電気的に接
続する、配線としてのＡｌ電極６および保護膜（例え
ば、ＰＳＧ膜とプラズマ窒化膜の２層構造のもの）７を
形成し、半導体装置を構成する。
マとラジカルによる物理的エッチングと化学的エッチン
グの両方によるものであるのに対して、ケミカルドライ
エッチングはラジカルによる化学反応を用いた化学的エ
ッチングによるものである。そして、ホトレジスト５を
除去した後、図２（Ｂ）に示すように、コンタクトホー
ルを介して半導体素子とＣｒＳｉＮ膜３等を電気的に接
続する、配線としてのＡｌ電極６および保護膜（例え
ば、ＰＳＧ膜とプラズマ窒化膜の２層構造のもの）７を
形成し、半導体装置を構成する。
【００２７】従って、この第１実施例によれば、コンタ
クトホール形成後に薄膜抵抗体としてのＣｒＳｉＮ膜３
をケミカルドライエッング法によりエッチングしている
から、そのケミカルドライエッングによる化学反応にて
コンタクト領域へのダメージなくＣｒＳｉＮ膜３の形成
を行うことができる。次に、本発明の第２実施例につい
て説明する。
クトホール形成後に薄膜抵抗体としてのＣｒＳｉＮ膜３
をケミカルドライエッング法によりエッチングしている
から、そのケミカルドライエッングによる化学反応にて
コンタクト領域へのダメージなくＣｒＳｉＮ膜３の形成
を行うことができる。次に、本発明の第２実施例につい
て説明する。
【００２８】この第２実施例は、配線パターンの微細化
への対応として、コンタクトホールの加工をドライエッ
チングにより行うようにしたものである。すなわち、図
１（Ｂ）に示す工程に代えて、図３（Ａ）に示す工程に
より、コンタクトホールをドライエッチングにより形成
する。例えば、ＣＨＦ3 / Ｃ2 Ｆ 6 / Ｈｅ系ガスを用
い、ガス流量、ＲＦパワーを適宜設定してプラズマエッ
チングする。
への対応として、コンタクトホールの加工をドライエッ
チングにより行うようにしたものである。すなわち、図
１（Ｂ）に示す工程に代えて、図３（Ａ）に示す工程に
より、コンタクトホールをドライエッチングにより形成
する。例えば、ＣＨＦ3 / Ｃ2 Ｆ 6 / Ｈｅ系ガスを用
い、ガス流量、ＲＦパワーを適宜設定してプラズマエッ
チングする。
【００２９】さらに、このエッチング後、９００°Ｃ前
後でアニールし、図３（Ｂ）に示すように、コンタクト
ホール上部に丸みを付ける。この丸みによりＡｌ電極６
のステップカバレッジを良好にすることができる。この
後は、図１（Ｃ）以降に示した工程を行う。この第２実
施例によれば、上記第１実施例と同様、ダミーコンタク
トの形成をなくして工程の簡素化を図ることができると
ともに、コンタクトホールの加工をドライエッチングに
より行って配線パターンの微細化を図ることができ、さ
らにＣｒＳｉＮ膜３の形成前にコンタクトホールのアニ
ールをしているため、そのアニールでＣｒＳｉＮ膜３の
特性が変化するのを防止することができる。
後でアニールし、図３（Ｂ）に示すように、コンタクト
ホール上部に丸みを付ける。この丸みによりＡｌ電極６
のステップカバレッジを良好にすることができる。この
後は、図１（Ｃ）以降に示した工程を行う。この第２実
施例によれば、上記第１実施例と同様、ダミーコンタク
トの形成をなくして工程の簡素化を図ることができると
ともに、コンタクトホールの加工をドライエッチングに
より行って配線パターンの微細化を図ることができ、さ
らにＣｒＳｉＮ膜３の形成前にコンタクトホールのアニ
ールをしているため、そのアニールでＣｒＳｉＮ膜３の
特性が変化するのを防止することができる。
【００３０】次に、第３実施例について説明する。上記
第１又は第２実施例に対し、図１（Ｄ）に示すＴｉＷ膜
４をウェットエッチングにてパターニングを行った後、
図２（Ａ）のＣｒＳｉＮ膜３をケミカルドライエッチン
グした時、ＣｒＳｉＮ膜３のドライエッチングが酸化膜
２まで到達せずエッチングすべき領域にＣｒＳｉＮ膜３
が残ってしまい、導通不良を生じるという問題が生じ
た。この問題について検討してみると、ＴｉＷ膜４のウ
ェットエッチング時にエッチング残りが生じ（Ｔｉまた
はＷの酸化物が残っているものと推定される）、これに
よりその後のＣｒＳｉＮ膜３のエッチングがうまくいか
ず、ＣｒＳｉＮ膜３が残ってしまったことに起因してい
ることが判明した。
第１又は第２実施例に対し、図１（Ｄ）に示すＴｉＷ膜
４をウェットエッチングにてパターニングを行った後、
図２（Ａ）のＣｒＳｉＮ膜３をケミカルドライエッチン
グした時、ＣｒＳｉＮ膜３のドライエッチングが酸化膜
２まで到達せずエッチングすべき領域にＣｒＳｉＮ膜３
が残ってしまい、導通不良を生じるという問題が生じ
た。この問題について検討してみると、ＴｉＷ膜４のウ
ェットエッチング時にエッチング残りが生じ（Ｔｉまた
はＷの酸化物が残っているものと推定される）、これに
よりその後のＣｒＳｉＮ膜３のエッチングがうまくいか
ず、ＣｒＳｉＮ膜３が残ってしまったことに起因してい
ることが判明した。
【００３１】そこで、この第３実施例では、図１（Ｄ）
と、図２（Ａ）の工程の間に、ライトエッチング工程を
付加している。すなわち、Ｈ2 Ｏ2 / Ｈ2 Ｏ/ ＮＨ4 Ｏ
Ｈ＝１００：１００：５のエッチング液を用い、１５秒
間の浸漬によりライトエッチングを行う。このライトエ
ッチング工程により、ＴｉＷ膜４のエッチング残渣を除
くことができる。従って、ＣｒＳｉＮ膜３のドライエッ
チングを確実に酸化膜２まで到達させることができ、上
記した導通不良の問題を解決することができた。
と、図２（Ａ）の工程の間に、ライトエッチング工程を
付加している。すなわち、Ｈ2 Ｏ2 / Ｈ2 Ｏ/ ＮＨ4 Ｏ
Ｈ＝１００：１００：５のエッチング液を用い、１５秒
間の浸漬によりライトエッチングを行う。このライトエ
ッチング工程により、ＴｉＷ膜４のエッチング残渣を除
くことができる。従って、ＣｒＳｉＮ膜３のドライエッ
チングを確実に酸化膜２まで到達させることができ、上
記した導通不良の問題を解決することができた。
【００３２】なお、上述した第１〜第３実施例におい
て、薄膜抵抗体としては、ＣｒＳｉＮ膜３を用いるもの
を示したが、ＣｒＳｉ膜等のその他のＣｒ及びＳｉを含
む化合物からなる薄膜でもよい。また、バリヤメタルと
しては、ＴｉＷ膜４以外の、チタンを主成分とするチタ
ン合金等のチタン系材料を用いるようにしてもよい。
て、薄膜抵抗体としては、ＣｒＳｉＮ膜３を用いるもの
を示したが、ＣｒＳｉ膜等のその他のＣｒ及びＳｉを含
む化合物からなる薄膜でもよい。また、バリヤメタルと
しては、ＴｉＷ膜４以外の、チタンを主成分とするチタ
ン合金等のチタン系材料を用いるようにしてもよい。
【図１】本発明の第１実施例を示す薄膜抵抗体を有する
半導体装置の製造方法のうちＴｉＷ膜４をパターニング
するまでの各工程を示す断面図である。
半導体装置の製造方法のうちＴｉＷ膜４をパターニング
するまでの各工程を示す断面図である。
【図２】図１に続き、半導体装置を構成するまでの各工
程を示す断面図である。
程を示す断面図である。
【図３】本発明の第２実施例を示す部分的な工程を示す
断面図である。
断面図である。
【図４】従来の薄膜抵抗体を有する半導体装置の製造方
法のうちＴｉＷ膜４をパターニングするまでの各工程を
示す断面図である。
法のうちＴｉＷ膜４をパターニングするまでの各工程を
示す断面図である。
【図５】図４に続き、半導体装置を構成するまでの各工
程を示す断面図である。
程を示す断面図である。
【図６】従来の製造方法によりコンタクトホールを形成
する場合の問題点を説明するための説明用の断面図であ
る。
する場合の問題点を説明するための説明用の断面図であ
る。
【図７】アニールによりＣｒＳｉＮ膜３の特性が変化し
てしまうという問題点を説明するためのアニール温度と
温度係数の関係を示す特性図である。
てしまうという問題点を説明するためのアニール温度と
温度係数の関係を示す特性図である。
１ 半導体基板 ２ 絶縁膜としての酸化膜 ３ 薄膜抵抗体としてのＣｒＳｉＮ膜 ４ バリヤメタルとしてのＴｉＷ膜 ６ Ａｌ電極 ７ 保護膜 １
フロントページの続き (56)参考文献 特開 平３−12960（ＪＰ，Ａ) 特開 平５−90501（ＪＰ，Ａ) 特開 平５−29547（ＪＰ，Ａ) 特開 昭63−96948（ＪＰ，Ａ) 特開 平５−55469（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 27/04 H01L 21/822
Claims (7)
- 【請求項１】 半導体基板内に半導体素子を形成する工
程と、 前記半導体基板の表面に絶縁膜を形成する工程と、 この絶縁膜にコンタクトホールを形成し、前記半導体素
子のコンタクト領域の表面を露出させる工程と、前記半導体素子の表面が露出した前記コンタクトホール
内を含み、 前記絶縁膜上に薄膜抵抗体を形成する工程
と、 この薄膜抵抗体をケミカルドライエッチングすることに
より、前記コンタクトホール内に形成された前記薄膜抵
抗体を除去すると共に、前記薄膜抵抗体をパターニング
する工程と、 前記コンタクトホールを介した前記半導体素子および前
記薄膜抵抗体に電極を形成する工程とを有することを特
徴とする薄膜抵抗体を有する半導体装置の製造方法。 - 【請求項２】 前記コンタクトホールを形成する工程
は、ウェットエッチングによりコンタクトホールを形成
する工程であることを特徴とする請求項１に記載の薄膜
抵抗体を有する半導体装置の製造方法。 - 【請求項３】 前記コンタクトホールを形成する工程
は、ドライエッチングによりコンタクトホールを形成す
る工程であることを特徴とする請求項１に記載の薄膜抵
抗体を有する半導体装置の製造方法。 - 【請求項４】 半導体基板内に半導体素子を形成する工
程と、 前記半導体基板の表面に絶縁膜を形成する工程と、 この絶縁膜にドライエッチングによりにコンタクトホー
ルを形成し、前記半導体素子のコンタクト領域の表面を
露出させる工程と、 前記コンタクトホールの上部に丸みを付けるためにアニ
ール処理を行う工程と、 このアニール処理後に前記半導体素子の表面が露出した
前記コンタクトホール内を含み、前記絶縁膜上に薄膜抵
抗体を形成する工程と、 この薄膜抵抗体をケミカルドライエッチングすることに
より、前記コンタクトホール内に形成された前記薄膜抵
抗体を除去すると共に、前記薄膜抵抗体をパターニング
する工程と、 前記コンタクトホールを介した前記半導体素子および前
記薄膜抵抗体に電極を形成する工程とを有することを特
徴とする薄膜抵抗体を有する半導体装置の製造方法。 - 【請求項５】 半導体基板内に半導体素子を形成する工
程と、 前記半導体基板の表面に絶縁膜を形成する工程と、 この絶縁膜にコンタクトホールを形成し、前記半導体素
子のコンタクト領域の表面を露出させる工程と、前記半導体素子の表面が露出した前記コンタクトホール
内を含み、 前記絶縁膜上に薄膜抵抗体を形成する工程
と、 前記薄膜抵抗体上にバリヤメタルを形成する工程と、 このバリヤメタル上にマスクを形成する工程と、 このマスクを用いて前記バリヤメタルをウェットエッチ
ングによりパターニングする工程と、 前記薄膜抵抗体を前記マスクを用いてケミカルドライエ
ッチングすることにより、前記コンタクトホール内に形
成された前記薄膜抵抗体を除去すると共に、前記薄膜抵
抗体をパターニングする工程と、 前記コンタクトホールを介した前記半導体素子および前
記薄膜抵抗体に電極を形成する工程とを有することを特
徴とする薄膜抵抗体を有する半導体装置の製造方法。 - 【請求項６】 半導体基板内に半導体素子を形成する工
程と、 前記半導体基板の表面に絶縁膜を形成する工程と、 この絶縁膜にコンタクトホールを形成し、前記半導体素
子のコンタクト領域の表面を露出させる工程と、 前記半導体素子の表面が露出した前記コンタクトホール
内を含み、前記絶縁膜の上に薄膜抵抗体を形成する工程
と、 前記薄膜抵抗体上にバリヤメタルを形成する工程と、 このバリヤメタル上にマスクを形成する工程と、 このマスクを用いて前記バリヤメタルをウェットエッチ
ングによりパターニン グする工程と、 前記薄膜抵抗体を前記マスクを用いてケミカルドライエ
ッチングすることにより、前記コンタクトホール内に形
成された前記薄膜抵抗体を除去すると共に、前記薄膜抵
抗体をパターニングする工程と、 前記コンタクトホールを介した前記半導体素子および前
記薄膜抵抗体に電極を形成する工程とを有する半導体装
置の製造方法であって、 前記バリヤメタルのパターニング工程の後に、前記薄膜
抵抗体上をライトエッチングする工程を有し、このライ
トエッチング後に前記薄膜抵抗体をケミカルドライエッ
チングすることを特徴とする薄膜抵抗体を有する半導体
装置の製造方法。 - 【請求項７】 前記薄膜抵抗体を形成する工程は、Ｃｒ
及びＳｉを含む化合物からなる薄膜抵抗体を形成する工
程であることを特徴とする請求項１乃至６のいずれか１
つに記載の薄膜抵抗体を有する半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6126115A JP2932940B2 (ja) | 1994-06-08 | 1994-06-08 | 薄膜抵抗体を有する半導体装置の製造方法 |
| DE19520768A DE19520768B4 (de) | 1994-06-08 | 1995-06-07 | Verfahren zur Herstellung einer Halbleitervorrichtung mit Dünnfilmwiderstand |
| US08/774,796 US5989970A (en) | 1994-06-08 | 1996-12-30 | Method for fabricating semiconductor device having thin-film resistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6126115A JP2932940B2 (ja) | 1994-06-08 | 1994-06-08 | 薄膜抵抗体を有する半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07335831A JPH07335831A (ja) | 1995-12-22 |
| JP2932940B2 true JP2932940B2 (ja) | 1999-08-09 |
Family
ID=14927013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6126115A Expired - Fee Related JP2932940B2 (ja) | 1994-06-08 | 1994-06-08 | 薄膜抵抗体を有する半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5989970A (ja) |
| JP (1) | JP2932940B2 (ja) |
| DE (1) | DE19520768B4 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1566831A2 (en) | 2004-02-18 | 2005-08-24 | Ricoh Company, Ltd. | Semiconductor device and method for manufacturing it |
| US7335967B2 (en) | 2004-03-23 | 2008-02-26 | Ricoh Company, Ltd. | Semiconductor device |
| US7358592B2 (en) | 2004-03-02 | 2008-04-15 | Ricoh Company, Ltd. | Semiconductor device |
| US7425753B2 (en) | 2004-09-30 | 2008-09-16 | Ricoh Company, Ltd. | Semiconductor device |
| US7550819B2 (en) | 2004-02-19 | 2009-06-23 | Ricoh Company, Ltd. | Metal thin-film resistance element on an insulation film |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6165862A (en) * | 1997-08-29 | 2000-12-26 | Denso Corporation | Method of producing a thin film resistor |
| KR100252223B1 (ko) * | 1997-08-30 | 2000-04-15 | 윤종용 | 반도체장치의 콘택홀 세정방법 |
| US6770564B1 (en) * | 1998-07-29 | 2004-08-03 | Denso Corporation | Method of etching metallic thin film on thin film resistor |
| JP4075228B2 (ja) * | 1998-09-09 | 2008-04-16 | 株式会社デンソー | 半導体装置の製造方法 |
| US7201305B1 (en) * | 1999-02-16 | 2007-04-10 | Correa Manuel A | Postal outgoing and reply envelope form system |
| US6703666B1 (en) * | 1999-07-14 | 2004-03-09 | Agere Systems Inc. | Thin film resistor device and a method of manufacture therefor |
| TW424301B (en) * | 1999-10-02 | 2001-03-01 | Taiwan Semiconductor Mfg | Manufacturing method for dual damascene |
| JP3627617B2 (ja) | 2000-04-06 | 2005-03-09 | 株式会社デンソー | 高融点金属の加工方法及びこの金属を用いた半導体装置の製造方法 |
| US6458669B1 (en) | 2000-08-30 | 2002-10-01 | Agere Systems Guardian Corp. | Method of manufacturing an integrated circuit |
| JP4141407B2 (ja) | 2003-06-11 | 2008-08-27 | 株式会社リコー | 半導体装置の製造方法 |
| US7999352B2 (en) | 2004-02-19 | 2011-08-16 | Ricoh Company, Ltd. | Semiconductor device |
| US8269312B2 (en) * | 2008-06-05 | 2012-09-18 | Rohm Co., Ltd. | Semiconductor device with resistive element |
| US8426745B2 (en) * | 2009-11-30 | 2013-04-23 | Intersil Americas Inc. | Thin film resistor |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56114319A (en) * | 1980-02-14 | 1981-09-08 | Fujitsu Ltd | Method for forming contact hole |
| US4510178A (en) * | 1981-06-30 | 1985-04-09 | Motorola, Inc. | Thin film resistor material and method |
| US4591821A (en) * | 1981-06-30 | 1986-05-27 | Motorola, Inc. | Chromium-silicon-nitrogen thin film resistor and apparatus |
| JPS59214240A (ja) * | 1983-05-09 | 1984-12-04 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4700465A (en) * | 1984-01-27 | 1987-10-20 | Zoran Corporation | Method of selectively making contact structures both with barrier metal and without barrier metal in a single process flow |
| JPS60261101A (ja) * | 1984-06-08 | 1985-12-24 | 日本電信電話株式会社 | 膜抵抗素子及びその製造方法 |
| JPS6138368A (ja) * | 1984-07-31 | 1986-02-24 | 株式会社東芝 | ヒ−トポンプシステム |
| JPS6396948A (ja) * | 1986-10-06 | 1988-04-27 | ゾ−ラン コ−ポレ−シヨン | バリア金属を用いる接点構造体及びその製造方法 |
| JPS63119549A (ja) * | 1986-11-07 | 1988-05-24 | Matsushita Electronics Corp | 半導体素子の製造方法 |
| JPS63227047A (ja) * | 1987-03-17 | 1988-09-21 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS63229717A (ja) * | 1987-03-19 | 1988-09-26 | Matsushita Electric Ind Co Ltd | エツチング方法 |
| US4878770A (en) * | 1987-09-09 | 1989-11-07 | Analog Devices, Inc. | IC chips with self-aligned thin film resistors |
| JPH01255264A (ja) * | 1988-04-05 | 1989-10-12 | Seiko Instr Inc | 半導体装置の製造方法 |
| US4948743A (en) * | 1988-06-29 | 1990-08-14 | Matsushita Electronics Corporation | Method of manufacturing a semiconductor device |
| JPH0220364A (ja) * | 1988-07-08 | 1990-01-23 | Canon Inc | 印刷装置 |
| EP0350961B1 (en) * | 1988-07-15 | 2000-05-31 | Denso Corporation | Method of producing a semiconductor device having thin film resistor |
| JP2762473B2 (ja) * | 1988-08-24 | 1998-06-04 | 株式会社デンソー | 半導体装置の製造方法 |
| JP2626060B2 (ja) * | 1989-06-10 | 1997-07-02 | 株式会社デンソー | 半導体装置及びその製造方法 |
| JP3024143B2 (ja) * | 1989-06-19 | 2000-03-21 | ソニー株式会社 | 半導体装置の製法 |
| US5128745A (en) * | 1989-07-05 | 1992-07-07 | Seiko Instruments, Inc. | Semiconductor device with thin film resistor |
| JPH03104118A (ja) * | 1989-09-19 | 1991-05-01 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2870933B2 (ja) * | 1990-02-21 | 1999-03-17 | 株式会社デンソー | 半導体装置の製造方法 |
| JPH0444260A (ja) * | 1990-06-08 | 1992-02-14 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0444259A (ja) * | 1990-06-08 | 1992-02-14 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5211807A (en) * | 1991-07-02 | 1993-05-18 | Microelectronics Computer & Technology | Titanium-tungsten etching solutions |
| JPH0529547A (ja) * | 1991-07-19 | 1993-02-05 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JPH0582519A (ja) * | 1991-09-19 | 1993-04-02 | Nec Corp | 半導体装置の配線及びその製造方法 |
| JP3026656B2 (ja) * | 1991-09-30 | 2000-03-27 | 株式会社デンソー | 薄膜抵抗体の製造方法 |
| JP2903910B2 (ja) * | 1991-12-03 | 1999-06-14 | 株式会社デンソー | 抵抗素子の抵抗調整方法 |
| DE69427501T2 (de) * | 1993-04-05 | 2002-05-23 | Denso Corp | Halbleiteranordnung mit Dünnfilm-Widerstand |
| JP2734344B2 (ja) * | 1993-08-20 | 1998-03-30 | 株式会社デンソー | 半導体装置の製造方法 |
| US5420063A (en) * | 1994-04-11 | 1995-05-30 | National Semiconductor Corporation | Method of producing a resistor in an integrated circuit |
-
1994
- 1994-06-08 JP JP6126115A patent/JP2932940B2/ja not_active Expired - Fee Related
-
1995
- 1995-06-07 DE DE19520768A patent/DE19520768B4/de not_active Expired - Lifetime
-
1996
- 1996-12-30 US US08/774,796 patent/US5989970A/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1566831A2 (en) | 2004-02-18 | 2005-08-24 | Ricoh Company, Ltd. | Semiconductor device and method for manufacturing it |
| US7550819B2 (en) | 2004-02-19 | 2009-06-23 | Ricoh Company, Ltd. | Metal thin-film resistance element on an insulation film |
| US7358592B2 (en) | 2004-03-02 | 2008-04-15 | Ricoh Company, Ltd. | Semiconductor device |
| US7335967B2 (en) | 2004-03-23 | 2008-02-26 | Ricoh Company, Ltd. | Semiconductor device |
| US7615844B2 (en) | 2004-03-23 | 2009-11-10 | Ricoh Company, Ltd. | Semiconductor device |
| US7425753B2 (en) | 2004-09-30 | 2008-09-16 | Ricoh Company, Ltd. | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US5989970A (en) | 1999-11-23 |
| DE19520768A1 (de) | 1995-12-14 |
| JPH07335831A (ja) | 1995-12-22 |
| DE19520768B4 (de) | 2006-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2932940B2 (ja) | 薄膜抵抗体を有する半導体装置の製造方法 | |
| US4440804A (en) | Lift-off process for fabricating self-aligned contacts | |
| EP1463067B1 (en) | Method of forming an integrated circuit thin film resistor | |
| US6818539B1 (en) | Semiconductor devices and methods of fabricating the same | |
| KR100847365B1 (ko) | 잔류물 제거시 보조하기 위한 등방성 저항기 보호 식각 | |
| JPS61214538A (ja) | 配線構造体の製造方法 | |
| JPH07202124A (ja) | 半導体装置の製造方法 | |
| JPH10163200A (ja) | 半導体装置 | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JP2001291706A (ja) | 高融点金属の加工方法及びこの金属を用いた半導体装置の製造方法 | |
| KR100220796B1 (ko) | 반도체 기판의 범프 에어리어 형성방법 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JP2761334B2 (ja) | 半導体装置の製法 | |
| EP0053484B1 (en) | A method for fabricating semiconductor device | |
| JPH05243217A (ja) | 半導体装置の製造方法 | |
| JP2823727B2 (ja) | コンタクト形成方法 | |
| JPS60115255A (ja) | 半導体装置の製造方法 | |
| JPS62281356A (ja) | 半導体装置の製造方法 | |
| JPH04286324A (ja) | 低抵抗コンタクト製造方法 | |
| JPH05144814A (ja) | 半導体集積回路装置の製造方法 | |
| JPS60227440A (ja) | 半導体装置の製造方法 | |
| JPH0917792A (ja) | 半導体装置の製造方法 | |
| JPS59181614A (ja) | 半導体装置の製造方法 | |
| JPH03203321A (ja) | 半導体集積回路の製造方法 | |
| JPH02199865A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |