DE3015101C2 - - Google Patents

Description

Die Erfindung bezieht sich auf ein Verfahren zur selbstregistrierenden Herstellung einer integrierten Schaltung mit einem Feldeffekt­ transistor mit isolierter Gate-Elektrode entsprechend dem Oberbegriff des Patentanspruchs 1.

Es ist bei der Herstellung von Feldeffekttransistoren all­ gemein üblich, die Source- und Drainzonen und die isolier­ te Gate-Elektrode selbstregistrierend in bezug aufeinander anzubringen. Ein derartiger Vorgang bietet nämlich sehr wichtige Vorteile: Die auf diese Weise erhaltenen Transi­ storen können klein sein, weil nur geringe Ausricht­ toleranzen berücksichtigt zu werden brauchen, während die Hochfrequenzeigenschaften im allgemeinen infolge der ge­ ringen parasitären Überlappungskapazi­ täten zwischen der Gate-Elektrode und den Source- und Drainzonen günstig sind.

Bei einem sehr häufig angewandten MOST-Ver­ fahren werden die Source- und Drainzonen in den Halblei­ terkörper unter Verwendung der Gate-Elektrode als Maske eindiffundiert. Die Gate-Elektrode besteht dabei gewöhn­ lich aus polykristallinem Silizium.

Dieses Verfahren weist jedoch den Nachteil auf, daß die Kanallänge des Transistors - d. h. der Abstand zwischen der Source- und der Drainzone - völlig durch die Präzision, mit der mit Hilfe der üblichen Photoätz­ techniken ein Maskenmuster in einer Photolackschicht ko­ piert werden kann, und durch die Genauigkeit bestimmt wird, mit der anschließend das Muster in der Photolack­ schicht in das polykristalline Material geätzt werden kann. Diese Genauigkeit ist oft geringer als erwünscht wäre. Außerdem finden diese kritischen Schritte gewöhn­ lich in einer Stufe statt, in der die Oberfläche des Halbleiterkörpers nicht mehr flach, sondern infolge des bereits angebrachten, die aktiven Gebiete umgebenden Feldoxids stark profiliert ist, was ebenfalls eine große Beschränkung in bezug auf die in reproduzierbarer Weise erzielbare Kleinstabmessung mit sich bringt.

In der US-PS 40 23 195 ist ein Feldeffekttransistor mit iso­ lierter Gate-Elektrode beschrieben, in dem die Oberfläche des Halbleiterkörpers mit einem über einen Teil seiner Dicke in den Halbleiterkörper versenkten Oxidmuster über­ zogen ist, das Öffnungen aufweist, die in dem Halbleiter­ körper eine Anzahl von Mesas definieren, die das Kanal­ gebiet und Kontaktgebiete der Source- und der Drainzone des Transistors bilden, wobei die Source- und Drainzonen, ausgenommen an den Stellen der Mesas, völlig unter dem versenkten Oxidmuster liegen. Die Gate-Elektrode darf sich außerhalb des Kanalgebietes bis oberhalb des Oxid­ musters und bis oberhalb der Source- und Drainzonen er­ strecken, weil durch die Dicke des versenkten Oxidmusters die parasitären Überlappungskapazitäten zwischen den Source- und Drainzonen einerseits und den auf dem Oxid­ muster liegenden Teilen der Gate-Elektrode andererseits verhältnismäßig gering sind. Während der Herstellung dieses bekannten Transistors wird das Anbringen der Gate- Elektrode daher keine kritischen Ausrichtschritte erfor­ dern. Dagegen wird die Anbringung des versenkten Oxid­ musters nach dem in der genannten Patentschrift beschrie­ benen Verfahren wohl einen kritischen Ausrichtschritt in bezug auf die bereits im Halbleiterkörper angebrachten Source- und Drainzonen erfordern, weil die Oxidations­ maske und die Diffusionsmaske, für die verschiedene Mas­ kierungsschichten verwendet werden, nicht selbstregis­ trierend sind. Dadurch müssen bei diesen bekannten Tran­ sistoren Ausrichttoleranzen berücksichtigt werden, die eine Beschränkung in bezug auf die in reproduzierbarer Weise erzielbaren Kleinstabmessungen mit sich bringen.

Insbesondere wenn der Transistor vom n-Lei­ tungstyp ist, wobei die Source- und Drainzonen vom n-Typ sind und der Halbleiterkörper vom p-Typ ist, ist es er­ wünscht, unter dem versenkten Oxidmuster neben dem Tran­ sistor eine kanalunterbrechende p-Zone mit einer die des Halbleiterkörpers überschreitenden Dotierungskonzentra­ tion anzubringen, um parasitäre Kanalbildung unter dem versenkten Oxid, die z.B., falls der Transistor einen Teil einer integrierten Schaltung bildet, unerwünschte Verbindungen zwischen verschiedenen Schaltungselementen herstellen kann, zu vermeiden. Bei dem in der obengenann­ ten US-Patentschrift 40 23 195 beschriebenen Verfahren wird eine derartige kanalunterbrechende Zone durch Implantation ei­ ner geeigneten Verunreinigung unter Verwendung einer ge­ sonderten Photolackschicht als Implantationsmaske erhal­ ten. Oft ist es aber sowohl im Zusammenhang mit der Ein­ fachheit des Verfahrens als auch im Zusammenhang mit der Gedrängtheit der herzustellenden Halbleiteranordnung wünschenswert, die kanalunterbrechende Zone ebenfalls auf selbstregistrierende Weise in bezug auf die anderen zu bildenden Zonen anzubringen.

Ein Verfahren, bei dem das versenkte Oxidmus­ ter und die Source- und Drainzonen teilweise, und zwar von der Source- zu der Drainzone hin, selbstregistrierend angebracht werden, dadurch, daß die gegen Oxidation maskierende Nitridschicht auch als Dotierungsmaske verwen­ det wird, ist in der US-PS 40 43 848 beschrieben. Dabei werden in der Nitridschicht zunächst Fenster angebracht, über die in dem Halbleiterkörper dotierte Zonen angebracht werden, um die Source- und Drainzonen des Transistors zu erhalten. Nach diesem Dotierungsschritt wird die Nitrid­ schicht durch Ätzen derart weit entfernt, daß nur noch Nitridflecke über dem Kanalgebiet des Transistors und über den Kontaktgebieten der Source- und Draingebiete verblei­ ben, wonach, mit diesen Nitridflecken als Oxidationsmaske, mit Hilfe thermischer Oxidation das versenkte Oxidmuster angebracht wird.

Die Nitridmaske über dem Kanalgebiet ist daher nicht völlig selbstregistrierend in bezug auf die bereits defi­ nierten Source- und Drainzonen des Transistors, und zwar nicht selbstregistrierend in der Richtung quer zu der Stromrichtung. Oft und insbesondere bei sehr kleinen Ab­ messungen und großen Packungsdichten wäre eine vollstän­ dige Selbstregistrierung erwünscht. Außerdem wird bei die­ sem bekannten Verfahren keine kanalunterbrechende Zone verwendet. Eine derartige kanalunterbrechende Zone ist oft erwünscht und wird dann vorzugsweise auch selbstregi­ strierend in bezug auf die anderen anzubringenden Teile der herzustellenden Anordnungen angebracht.

Ein ähnliches Verfahren, bei dem jedoch wohl eine kanal­ unterbrechende Zone unter dem versenkten Oxidmuster ange­ bracht wird, ist in der niederländischen Offenlegungsschrift 77 04 636 beschrieben.

In der Nitridschicht werden bei diesem bekannten Verfahren zunächst Diffusionsfenster für die Source- und Drainzonen gebildet; dann wird nach der Diffusionsbehandlung eine Maske mit einer die Diffusionsfenster umgebenden Öffnung für die kanalunterbrechende Zone angebracht. Dieses Ver­ fahren ist ebenfalls nicht selbstregistrierend.

Aus der US-PS 36 98 966 ist ein Verfahren zur Herstellung eines Feldeffekttransistors bekannt, bei dem in einem er­ sten Schritt unter Verwendung einer Nitridmaske in Form eines Streifens das Feldoxid rings um das aktive Gebiet er­ zeugt wird. Nach der Erzeugung dieses verhältnismäßig dicken Feldoxids werden dann unter Verwendung eines Teils der Nitridmaske die Source- und Drain-Zonen eindiffundiert, die durch Oberflächenzonen gebildet wer­ den. Zwar wird über einem Teil dieser Zonen ein ebenfalls teilweise versenktes Oxidmuster angebracht; dieses zweite Muster weist jedoch eine Dicke auf, die viel geringer ist als die Dicke des Feldoxids. Außerdem läßt dieses zweite Oxidmuster Teile der vordiffundierten Zonen frei, die später als Kontaktbereiche verwendet werden. Bei diesem bekannten Verfahren werden keine kanalunterbrechenden Zonen angebracht und für die Kontaktbereiche ist eine zusätzliche Nitridschicht erforderlich.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs beschriebenen Art so auszugestalten, daß es praktisch völlig selbstregistrierend ist und mit ihm auf reproduzierbare Weise Halbleiterstrukturen sehr kleiner Abmessungen und großer Dichte erhalten werden können, die eine flache Oberfläche aufweisen, und daß gleichzeitig mit den Source- und Drainzonen unter dem Feldoxid Zonen von weiteren Schaltungs- und Verbindungselementen gebildet werden können.

Die Aufgabe wird erfindungsgemäß durch die im kennzeich­ nenden Teil des Patentanspruchs 1 genannten Merkmale ge­ löst.

Bei dem erfindungsgemäßen Verfahren wird daher die Nitrid­ schicht zunächst als Maske für die kanalunterbrechende Zone, dann als Maske für die Source- und Drainzonen des Transistors und schließlich als Oxidationsmaske verwendet. Dabei wird die Maske für die kanalunterbrechende Zone in Form eines Streifens angebracht, dessen Breite zugleich die Breite des Transistors definiert. Diese Maske wird als Dotierungsmaske für die kanalunterbrechende Zone und als Oxidationsmaske für die Bildung der Oxidschicht neben oder rings um die Maske verwendet.

Diese Oxidschicht kann mittels einer leichten thermischen Oxidationsbehandlung erhalten werden. In einer nächsten Stufe werden in dem Nitridstreifen Öffnungen vorgesehen, die die Source- und Drainzonen mit zwischen ihnen dem noch von Nitrid bedeckten Kanalgebiet definieren. Für die Bil­ dung dieser Öffnungen (Diffusions- oder Implantations­ fenster) ist kein kritischer Ausrichtschritt erforderlich, weil sich diese Öffnungen über die ganze Breite des Strei­ fens erstrecken dürfen und seitlich von der genannten Oxidschicht begrenzt werden. Nach dem Dotierungsschritt wird das versenkte Oxidmuster unter Verwendung derselben Nitridmaske angebracht. Dieser ganze Vorgang ist daher praktisch vollständig selbstregistrierend ohne kritische Ausrichtschritte. Der Vorgang ist dadurch besonders ein­ fach und gestattet kleine Abmessungen für die unterschied­ lichen Elemente und im Falle einer integrierten Schaltung eine hohe Packungsdichte.

Die Erfindung ist von besonderer Bedeutung bei der Herstellung komplexer integrierter Schaltungen, in denen die Schaltungselemente miteinander durch Verbindungsmuster auf verschiedenen Pegeln verbunden werden. Bei dem erfindungsgemäßen Verfahren erfordert die Anbringung des unteren Pe­ gels in Form eines Musters von Zonen vom zweiten Leitungs­ typ keine zusätzlichen Verfahrensschritte und erfolgt außerdem auf selbstregistrierende Weise. Dadurch, daß wei­ ter dieses Verbindungsmuster völlig unter dem - verhält­ nismäßig dichten - versenkten Oxidmuster vergraben ist, können ohne Bedenken auf dem versenkten Oxidmuster weitere leitende Verbindungen, die die Zonen unter dem versenkten Oxidmuster kreuzen, angebracht werden, weil infolge der verhältnismäßig großen Dicke des Oxids die parasitären Kapazitäten verhältnismäßig klein sind.

Zur Durchführung des Verfahrens nach der Erfindung kann von einem n-leitenden Körper ausgegangen werden, in dem die Source- und die Drainzone als p-leitende Zonen ange­ bracht werden. Vorzugsweise wird ein Halbleiterkörper aus p-leitendem Silicium verwendet und die Oberflächenzonen mit einer n-Typ-Verunreinigung dotiert, die aus der durch As und Sb gebildeten Gruppe gewählt wird. Der Gebrauch dieser Verunreinigungen ergibt den Vorteil, daß infolge der verhältnismäßig niedrigen Diffusionsgeschwindigkeit im Vergleich zu z. B. Phosphor oder Bor untiefe Zonen und da­ durch geringe parasitäre Überlappungskapazitäten zwischen diesen Zonen und der isolierten Gate-Elektrode erhalten werden.

Nach dem Anbringen des versenkten Oxidmusters kann die gegen Oxidation maskierende Nitridschicht mit­ tels einer maskenlosen Ätzbehandlung entfernt werden, wonach über dem Kanalgebiet eine dünne Oxidschicht als Gate-Dielektrikum gebildet werden kann. Die Kontakt- Mesas werden, wie aus der Figurbeschreibung hervorgehen wird, mittels einer einfachen Ätzbehandlung mit Hilfe einer nichtkritischen Maske freigelegt. Die Öffnungen in dieser Maske dürfen größer als die Kontakt-Mesas sein, weil durch den selbstregistrierenden Effekt doch Kontaktöffnungen erhalten werden, die gleich groß wie die Kontakt-Mesas sind, was insbesondere bei sehr klei­ nen Abmessungen sehr vorteilhaft ist. Dann können Kontak­ te gebildet werden.

Eine Ausführungsform der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher be­ schrieben. Es zeigt

Fig. 1 einen Schnitt durch einen Teil einer Halbleiteranordnung mit einem durch das Verfahren nach der Erfindung hergestellten Transistor,

Fig. 2 eine Draufsicht auf die Anordnung nach Fig. 1, und

Fig. 3 bis 11 die Anordnung nach den Fig. 1 und 2 in Draufsicht und im Querschnitt während einer Anzahl Stufen in deren Herstellung.

Im nachstehenden Ausführungsbeispiel wird die Herstellung einer integrierten Schaltung mit mehreren derartiger Transistoren beschrieben. Da es insbesondere in komplexen integrierten Schaltungen erwünscht ist, ei­ ne möglichst große Anzahl von Schaltungselementen pro Volumeneinheit oder Oberflächeneinheit des Halbleiter­ körpers unterbringen zu können, bietet die Erfindung, mit deren Hilfe Schaltungselemente völlig oder wenigstens praktisch völlig selbstregistrierend hergestellt werden können, gerade für derartige komplexe integrierte Schal­ tungen besondere Vorteile. Nur zur Illustrierung der Er­ findung ist eine Anordnung in den Fig. 1 und 2 dar­ gestellt, die beispielsweise nur zwei Feldeffekttransis­ toren mit isolierten Gate-Elektroden, eine sogenannte diffundierte Unterführung und eine Anzahl die Unter­ führung kreuzender Leiterbahnen enthält. In praktischen Ausführungen wird naturgemäß die Anzahl von Elementen viel größer sein, aber zur Illustrierung der Prinzipien der Erfindung reicht das hier dargestellte Ausführungs­ beispiel aus.

Die Anordnung enthält einen Halbleiterkörper 1 aus Silizium, der im hier zu beschreibenden Ausführungs­ beispiel im wesentlichen völlig von einem ersten Lei­ tungstyp ist, aber der naturgemäß auch eine andere Kon­ figuration aufweisen kann, wobei nur ein einziges Ober­ flächengebiet, in dem die dargestellten Elemente ange­ bracht werden, vom ersten Leitungstyp ist und innerhalb des Halbleiterkörpers von Teilen vom zweiten entgegen­ gesetzten Leitungstyp begrenzt wird. Für die anzubringen­ den Schaltungselemente wird der Körper 1 an der Ober­ fläche 2 mit einer Anzahl von Oberflächenzonen 3 bis 9 vom zweiten Leitungstyp, die Source- und Drainzonen der Feldeffekttransistoren T₁ und T₂, eine diffundierte Un­ terführung und Kontaktzonen bilden, und mit einem Muster 10 aus Siliziumoxid versehen, das über einen Teil seiner Dicke in den Körper 1 versenkt ist. Das Muster 10 - für dessen Anbringung dieselbe Maskierungsschicht wie für die Anbringung der Zonen 4, 5, 6 und 8 verwendet wird, wie aus Nachstehendem noch hervorgehen wird - erstreckt sich über den Oberflächenzonen 4, 5, 6 und 8 und über angren­ zenden nichtwirksamen Gebieten des Halbleiterkörpers. Aus diesem Grunde sind diese Zonen in der Draufsicht nach Fig. 2 mit gestrichelten Linien angegeben.

Wie sich aus Fig. 2 erkennen läßt, erstreckt sich das versenkte Oxidmuster 10 über praktisch die ganze Oberfläche und weist nur eine Anzahl verhältnismäßig kleiner Öffnungen 11 auf, die mesaförmige Gebiete 12 (nach­ stehend auch als Mesas bezeichnet) definieren (siehe Fig. 1). An den Stellen dieser Mesas (die die Kanalgebiete der Transistoren T₁ und T₂ und Kontaktgebiete 3, 7 und 9 de­ finieren) kommen die n-leitenden Zonen 4, 6 und 8 von un­ terhalb des versenkten Oxidmusters 10 zum Vorschein und erstrecken sich zu der Oberfläche 2 des Halbleiterkörpers. Über den Mesas, die die Kanalgebiete der Transistoren T₁, T₂ bilden, ist eine dünne Siliziumoxidschicht 13 als Gate-Dielektrikum angebracht. Auf der Schicht 13 befin­ den sich die Gate-Elektroden 14, 15 der Transistoren. Die Zonen der Transistoren und diese Gate-Elektroden sind durch das Muster 10 voneinander getrennt. Infolge der verhältnismäßig großen Dicke des Musters 10 ist die Streukapazität zwischen den Gates 14, 15 und den darunter­ liegenden Zonen verhältnismäßig gering, so daß die An­ bringung der Gates keinen genauen Ausrichtschritt erfor­ dert.

Beispielsweise enthalten die Transistoren als Hauptelektrodengebiet eine gemeinsame praktisch völlig unter dem Muster 10 liegende Zone 5. Die anderen Haupt­ elektrodengebiete der Transistoren, die durch die Zonen 4 und 6 gebildet werden, sind über die in den Kontakt-Mesas angebrachten n-leitenden Kontaktzonen 3 bzw. 7 mit den Kontakten oder Leiterstreifen 16 bzw. 17 verbunden. Der Kontakt 17 bildet zugleich einen Anschluß der diffun­ dierten Unterführung 8, die auf der anderen Seite über die Zone 9 vom zweiten Leitungstyp mit dem Anschluß 18 verbunden ist. Auf dem Oxidmuster 10 sind noch zwei Lei­ terbahnen 19 und 20 dargestellt, die die Unterführung 8 kreuzen und durch die verhältnismäßig dicke Oxidschicht 10 von ihr getrennt sind. Die Kontakte und Leiterbahnen 14 bis 20 können mit weiteren in den Figuren nicht mehr dargestellten Schaltungselementen verbunden sein.

Wie sich weiter aus Fig. 1 erkennen läßt, be­ findet sich in dem Halbleiterkörper 1 unter dem versenk­ ten Oxidmuster 10 und außerhalb des aktiven Gebietes der Schaltung (d. h. das Gebiet, in dem Schaltungselemente und diffundierte Verbindungen liegen) eine Zone 21, die denselben Leitungstyp wie, aber eine höhere Dotierungs­ konzentration als der Halbleiterkörper 1 aufweist. Be­ kanntlich kann mittels einer derartigen höher dotierten Zone die Bildung parasitärer Kanäle unter dem versenkten Oxidmuster 10, die durch unerwünschte Verbindungen zwi­ schen den Schaltungselementen hergestellt werden können, vermieden werden.

Im vorliegenden Ausführungsbeispiel wird die Herstellung einer Halbleiteranordnung mit Feldeffekttran­ sistoren vom n-Kanaltyp beschrieben; naturgemäß sind jedoch die Prinzipien des Herstellungsverfahrens auch auf Anordnungen vom p-Kanaltyp anwendbar. Wegen mehrerer nachstehend noch zu erwähnender Vorteile sind jedoch Anordnungen vom n-Kanaltyp den Anordnungen vom p-Kanal­ typ vorzuziehen.

Für die Herstellung der in den Fig. 1 und 2 gezeigten Anordnung wird von einem Halbleiterkörper 1 aus p-leitendem Silizium mit einem üblichen spezifischen Wi­ derstand von etwa 6 bis 8 Ω · cm und einer Dicke von etwa 300 bis 400 µm ausgegangen (Fig. 3).

Mittels thermischer Oxidation wird die Ober­ fläche 2 mit einer verhältnismäßig dünnen Schicht 22 aus Siliziumoxid mit einer Dicke von etwa 50 nm überzo­ gen. Dadurch, daß über den Halbleiterkörper 1 ein Ge­ misch von NH₃ und SiCl₃ bei einer Temperatur von etwa 800°C geführt wird, wird auf der Siliziumoxidschicht 21 eine Schicht aus Siliziumnitrid mit einer Dicke von etwa 150 nm abgelagert. Aus dieser Schicht wird durch photo­ lithographisches Ätzen eine erste Maske in Form eines Streifens 23 gebildet. Dieser Streifen, der im hier ge­ zeigten Beispiel ganz gerade ist, aber naturgemäß auch eine andere Konfiguration mit z. B. einer Krümmung aufwei­ sen kann, bedeckt nur denjenigen Teil des Körpers 1, in dem die Schaltungselemente, wie die Transistoren T₁ T₂, Kontaktzonen und die Unterführung 8 in einem späteren Herstellungsschritt angebracht werden.

Dabei ist es wichtig, noch zu bemerken, daß die Abmessungen der herzustellenden Schaltungselemente T₁ und T₂, der Kontaktzonen und der Unterführung 8 in einer Richtung bereits in dieser Stufe des Verfahrens de­ finiert sind, und zwar durch die Breite des Streifens 23, wie aus dem Nachstehenden noch hervorgehen wird.

Die Maske 23 kann auf an sich bekannte Weise z. B. dadurch erhalten werden, daß über die Nitrid­ schicht bei einer Temperatur von etwa 1100°C Wasserdampf geführt wird, wodurch auf dem Nitrid eine dünne Silizium­ oxidschicht gebildet wird. Auf dieser Oxidschicht kann eine Ätzmaske, die aus einer Photolackschicht besteht, angebracht werden, mit deren Hilfe dann durch Plasma­ ätzen aus der Nitridschicht der Streifen 23 gebildet wird. Anschließend kann die Photolackschicht wieder entfernt werden.

Unter Verwendung des Siliziumnitridstreifens 23 als Ätzmaske wird dann die Oxidschicht 22 einer Ätz­ behandlung unterworfen, wodurch die die aktiven Gebiete umgebenden Oberflächenteile des Halbleiterkörpers rings um den Streifen 23 frei zu liegen kommen (Fig. 3, 4). In diesen frei liegenden Teilen wird dann durch Diffusion oder Implantation von Boratomen die Zone 21 a erzeugt, aus der nach dem Erzeugen des versenkten Oxidmusters 10 die kanalunterbrechende Zone 21 gebildet werden wird. Die Zo­ nen 21, 21 a sind genau in bezug auf die aktiven Gebiete des Halbleiterkörpers ausgerichtet, die von dem (den) Streifen 23 definiert sind.

Während der Erzeugung der Zonen 21 a kann auf der Oberfläche 2 des Halbleiterkörpers 1 eine borhaltige Glasschicht gebildet werden. Diese Schicht kann wieder mit Hilfe einer maskenlosen Ätzbehandlung entfernt wer­ den, wonach der Halbleiterkörper einer Oxidationsbehand­ lung während etwa 35 Minuten bei einer Temperatur von et­ wa 1000°C unterworfen wird, wobei der Halbleiterkörper von dem Nitridstreifen 23 gegen Oxidation maskiert wird. Durch diese Oxidationsbehandlung werden die frei liegen­ den Oberflächenteile des Halbleiterkörpers rings um den Nitridstreifen 23 wieder mit einer Schicht 24 aus Silizium­ oxid mit einer Dicke von etwa 0,3 µm abgeschlossen (siehe Fig. 5). Die Anordnung wird danach mit einer Photolack­ schicht abgedeckt, in der auf bekannte Weise Fenster an­ gebracht werden, über die die Siliziumnitridschicht einer maskierten Ätzbehandlung unterworfen werden kann. Das An­ bringen dieser Fenster 25 (in der Draufsicht nach Fig. 6 mit gestrichelten Linien angegeben) erfordert keinen kritischen Ausrichtschritt, trotz der sehr geringen Brei­ te des Nitridstreifens 23, weil die Fenster 25, wie aus Fig. 6 ersichtlich ist, zu beiden Seiten des Nitridstrei­ fens 23 aus dem Nitridstreifen über die Oxidschicht 24 hinausragen dürfen.

Die in den Fenstern 25 freigelegten Teile des Nitridstreifens 23 werden anschließend z. B. durch Plas­ maätzen entfernt. Diese Ätzbehandlung kann selektiv er­ folgen, so daß das ebenfalls in den Fenstern 25 frei­ liegende Siliziumoxid der Schicht 24 nicht oder wenig­ stens in viel geringerem Maße als das Siliziumnitrid an­ gegriffen wird.

Nach dem Ätzen des Nitrids kann die Photomaske entfernt werden. Die freiliegenden Teile der dünnen Sili­ ziumoxidschicht 22, die vor dem Nitrid auf der Oberfläche 2 angewachsen war, können mittels einer maskenlosen Ätz­ behandlung entfernt werden. Dabei wird zwar ein Teil der Oxidschicht 24 gleichfalls entfernt, aber dies wird nicht bedenklich sein, weil die Schicht 24 viele Male dicker als die Schicht 22 ist und die maskierenden Eigenschaften der Schicht 24 nicht oder nahezu nicht durch eine geringe Herabsetzung der Dicke beeinträchtigt zu werden brauchen.

Aus der Siliziumnitridschicht ist nun eine zweite Maske gebildet, die, wie in der Draufsicht nach Fig. 7 dargestellt ist, eine Anzahl von Flecken 26 ent­ hält. Die zweite Nitridmaske 26 bildet zusammen mit der Siliziumoxidschicht 24 eine dritte Maske, die den größ­ ten Teil der Oberfläche bedeckt und Öffnungen 27 auf­ weist, die in der Draufsicht nach Fig. 7 schraffiert dargestellt sind. Es sei bemerkt, daß mit Hilfe dersel­ ben Photolackschichtmaske zugleich zwei Masken erhalten sind, und zwar eine Dotierungsmaske 24, 26 und eine Oxi­ dationsmaske 26.

Über die Fenster 27 wird eine Verunreinigung, im vorliegenden Falle Arsen, in den Halbleiterkörper mit einer Dosis von etwa 10¹⁵/cm² z. B. durch Ionenimplantation eingeführt, wodurch die n-leitenden Zonen 4 a, 5 a, 6 a und 8 a erhalten werden. Ein Schnitt durch die Anordnung in dieser Stufe des Verfahrens ist in Fig. 8 dargestellt.

Bevor das versenkte Oxidmuster 10 erzeugt wird, wird in einem folgenden Schritt die genannte erste Oxid­ schicht 24 durch eine selektive maskenlose Ätzbehandlung entfernt, wobei das Siliziumnitrid nicht oder nahezu nicht angegriffen wird. Dieser Schritt wird durchgeführt, um ein versenktes Oxidmuster 10 mit einer möglichst gleichmä­ ßigen Dicke zu erhalten. Nach dieser Ätzbehandlung ist auf der Oberfläche 2 nur noch die Oxidationsmaske vorhan­ den, die durch die Siliziumnitridflecke 26 gebildet wird, wie in der Draufsicht nach Fig. 9 dargestellt ist. Der Halbleiterkörper wird dann während etwa 30 Minuten bei einer Temperatur von etwa 750°C einer Nachheizbehandlung unterworfen, um die während der Ionenimplantation ent­ standenen Beschädigungen in der Kristallstruktur des Si­ liziums zu beseitigen.

Das Oxidmuster 10 kann durch Oxidation der nicht von dem Nitrid 26 maskierten Oberflächenteile er­ zeugt werden. Die Oxidation wird in einem sauerstoffhaltigen Milieu bei einer Temperatur von etwa 1100°C durch­ geführt, bis die Dicke des Oxids etwa 2 µm beträgt. Wäh­ rend dieser Oxidation diffundiert die As-Verunreinigung tiefer in den Halbleiterkörper hinein und bildet, wie im Schnitt in Fig. 10 dargestellt ist, unter dem versenkten Oxidmuster 10 die n-leitenden Zonen 4 bis 6 und 8. Die Dicke der Zonen ist unter den gegebenen Bedingungen zwischen etwa 0,5 und 1 µm gelegen. Dabei sei bemerkt, daß die Diffusionskonstante von As in einkristallinem Silizium verhältnismäßig niedrig ist. Überraschender­ weise wurde aber gefunden, daß bei einer passenden Wahl der Dotierungsstoffkonzentration und/oder der Temperatur die Diffusion von As-Atomen in den Halbleiterkörper doch soviel schneller als die Oxidation vor sich geht, daß n- leitende Zonen erhalten werden können, die einen genügend niedrigen spezifischen Widerstand aufweisen und sich seit­ lich entlang der Ränder des Oxidmusters bis zu der Ober­ fläche der Mesas 12 erstrecken. Messungen haben ergeben, daß der Quadratwiderstand der Zonen 4 bis 6 und 8 etwa 74 Ω beträgt, was für viele Anwendungen genügend niedrig ist. Die Tiefe der Zonen 4, 5, 6, 8 beträgt, vom Rande des versenkten Oxidmusters 10 her, etwa 0,5 bis 1 µm. Die geringe Tiefe, die im Vergleich zu z. B. Zonen, die weiter unter gleichen Bedingungen mit P- oder mit p-Typ-Verunrei­ nigungen, wie B, dotiert sind, sehr klein ist, weist wichtige Vorteile auf, wie u. a. geringe Streukapazitäten zwischen den isolierten Gate-Elektroden und den Zonen. Außerdem können dadurch zusätzlich kleine und kompakte Strukturen erhalten werden.

Während der Oxidation diffundieren die in den Zonen 21 a angebrachten B-Atome auch tiefer in den Halb­ leiterkörper 1 hinein und bilden unter dem Oxidmuster die kanalunterbrechenden Zonen 21.

Nach der Oxidationsbehandlung werden die noch verbleibenden Teile 26 der Siliziumnitridschicht mittels einer selektiven Ätzbehandlung entfernt.

Die nun freiliegenden Teile der Siliziumoxid­ schicht 22 können an den Stellen der noch anzubringenden Gate-Elektroden als eine Gate-Isolierung benutzt werden. Vorzugsweise wird jedoch die Oxidschicht 22 mit Hilfe ei­ ner maskenlosen Ätzbehandlung entfernt. Dabei wird auch eine dünne Schicht des Oxidmusters 10 entfernt werden, aber dies braucht nicht bedenklich zu sein, weil diese entfernte Schicht sehr viel dünner als das Muster 10 sein wird.

Dann wird durch thermische Oxidation in den Mesas das Gate-Dielektrikum in Form einer neuen Oxid­ schicht 28 angebracht (siehe Schnitt Fig. 11), die eine Dicke von z. B. etwa 80 nm aufweist. An den Stellen der Kontaktmesas wird diese Oxidschicht wieder mittels einer sogenannten Tauchätzbehandlung entfernt, wobei zugleich wieder eine dünne Schicht örtlich von dem versenkten Oxidmuster 10 entfernt werden kann, ohne daß die Eigen­ schaften dieses Musters beeinträchtigt werden. Die Mesas an den Stellen der Kanalgebiete der Transistoren werden während dieser Ätzbehandlung von einer Photolackschicht 29 maskiert. Die Anbringung der Maske 29, die sich bis oberhalb des versenkten Oxidmusters erstrecken darf, erfordert keinen kritischen Ausrichtschritt. Nachdem die Schicht 28 örtlich weggeätzt worden ist, können durch Ab­ lagerung und anschließende Ätzung eines geeigneten Lei­ termaterials die isolierten Gate-Elektroden 14, 15 über den Mesas 12 und die Kontakte 16, 17, 18 angeordnet werden. Zu­ gleich können auch die die Unterführung 8 kreuzenden Lei­ ter 19 und 20 gebildet werden. Als Leitermaterial kann z. B. dotiertes polykristallines Silizium verwendet wer­ den, das bekanntlich ein Material ist, das allgemein bei der Herstellung von Feldeffekttransistoren mit isolierten Gate-Elektroden angewendet wird. Die vorher angebrachten Kontaktzonen 3, 7, 9, können dann gegebenenfalls wegge­ lassen werden. Die n-leitenden Bahnen 14, 16, 17 können dann ohmsche Kontakte mit den n-leitenden Zonen 4, 6 und 8 und einen pn-Übergang mit dem p-leitenden Substrat bil­ den, daß in den Mesas 12 auch an die Oberfläche 2 grenzt. Auch kann das polykristalline Silizium bei der Ablagerung eigenleitend (undotiert) sein und nachher zur Herabset­ zung des Widerstandes n-dotiert werden, wobei an den Stellen der Kontakte die Verunreinigung über das poly­ kristalline Material in den Halbleiterkörper eindiffun­ diert. In einer anderen Ausführungsform kann, weil bei dem Verfahren nach der Erfindung die Gate-Elektroden 14, 15 nicht als Dotierungsmaske für die Anbringung der Source- und Drainzonen der Transistoren verwendet werden, statt polykristallinem Silizium auch mit Vorteil ein Metall mit einem niedrigeren spezifischen Widerstand als polykristallines Silizium, z. B. Al, gewählt werden. In diesem Falle müssen vor der Anbringung des Aluminiums die n-leitenden Kontaktzonen 3, 7, 9 durch Dotierung der Kontaktmesas mit einer n-Typ-Verunreinigung, wie Phos­ phor, angebracht werden.

Die Anordnung ist dann grundsätzlich fertig, wobei gegebenenfalls über das Ganze noch eine Glasschicht als Passivierungsschicht angebracht werden kann. Das hier beschriebene Verfahren ist einfach und weist, weil es völlig oder wenigstens praktisch völlig selbstregis­ trierend ist, große Vorteile auf. Insbesondere können die Abmessungen der Elemente klein und kann ihre Packungsdichte sehr groß sein. Für die Breite des Ni­ tridstreifens 23 kann der Mindestwert, der mit Hilfe be­ kannter photolithographischer Techniken erreicht werden kann, gewählt werden. Ein Wert für diese Breite beträgt z. B. 5 µm, was bei einem 2 µm dicken Oxidmuster eine Breite von 3 µm der Kanalgebiete der Transistoren und der diffundierten Zonen 4, 5, 6, 8 ergibt.

Ein weiterer wichtiger Aspekt des hier be­ schriebenen Verfahrens besteht darin, daß zugleich mit den Source- und Drainzonen der Transistoren auch diffun­ dierte Unterführungen 8 gebildet werden können, wodurch eine vollständige Verbindungsschicht erhalten wird. Die Streukapazitäten zwischen der Unterführung 8 und den Lei­ terbahnen 19, 20 sind dabei infolge des dicken Oxidmusters 10 sehr niedrig.

Claims (5)

1. Verfahren zur selbstregistrierenden Herstellung einer integrierten Schaltung mit einem Feldeffekttransistor mit isolierter Gate-Elektrode, bei dem ein Siliciumkörper, von dem wenigstens ein an eine Oberfläche grenzendes Teilgebiet vom einen Leitungstyp ist, unter Verwendung einer Maskierungsschicht aus einem von Sili­ ciumoxid verschiedenen Material, die das darunterliegende Material des Halbleiterkörpers gegen Oxidation maskiert, mit einer Anzahl von Oberflächenzonen vom zweiten Leitungs­ typ versehen wird, aus denen die Source- und die Drainzone des Transistors gebildet werden, wonach dieser Körper mit Hilfe einer Oxidationsbehandlung mit einem wenigstens über einen Teil seiner Dicke in den Siliciumkörper versenkten Oxidmuster versehen wird, das sich über die Oberflächenzonen und über den angrenzenden Teilen des Siliciumkörpers erstreckt, wobei das Oxidmuster eine Anzahl von Öffnungen aufweist, die mesaför­ mige Gebiete des Halbleiterkörpers definieren, die das Kanal­ gebiet des Transistors und Kontaktgebiete der Zonen, die in den mesaförmigen Gebieten neben dem versenkten Oxidmuster an die Oberfläche des Körpers grenzen, bilden, dadurch gekennzeichnet, daß, bevor die Oberflächenzonen gebildet werden, aus der genannten Maskierungsschicht eine erste Maske in Form eines Streifens gebildet wird, der die Oberflächenteile des Halb­ leiterkörpers, an denen die Oberflächenzonen, die Kontakt­ gebiete und das Kanalgebiet erzeugt werden, bedeckt und die genannten angrenzenden Teile des Halbleiterkörpers freiläßt, und daß unter Verwendung dieser ersten Maske als Dotierungs­ maske in den angrenzenden Teilen des Halbleiterkörpers eine Dotierung vom einen Leitungstyp angebracht und unter Ver­ wendung derselben Maske als Oxidationsmaske die angrenzenden Teile mit einer ersten Oxidschicht mit einer Dicke von höchstens etwa 0,5 µm versehen werden, wonach die erste Maske einer selektiven Ätzbehandlung unterworfen wird, wobei sich quer über die gan­ ze Breite des Streifens erstreckende Teile der ersten Maske an den Stellen der anzubringenden Source- und Drainzonen und weiterer Oberflächenzonen, die als leitende Verbindungen zwischen verschiedenen Schaltungselementen dienen, entfernt werden und aus der ersten Maske eine zweite Maske erhalten wird, die das Kanalgebiet des Transistors und die Kontakt­ gebiete der Zonen bedeckt und die zusammen mit der ersten Siliciumoxidschicht eine dritte Maske bildet, die Fenster über Teilen des Halbleiterkörpers aufweist, an denen die Oberflächenzonen angebracht werden, wonach für diese Ober­ flächenzonen über die genannten Fenster in die freiliegenden Teile des Halbleiterkörpers eine Verunreinigung vom zweiten Leitungstyp eingeführt wird, dann die erste dünne Oxidschicht entfernt wird, wonach das versenkte Oxidmuster, das eine verhältnismäßig dicke Oxidschicht enthält, mit Hilfe einer Oxidationsbehandlung erzeugt wird, wobei der Halbleiter­ körper örtlich von der zweiten Maske gegen Oxidation maskiert wird, und wobei die in den Halbleiterkörper eingeführten Ver­ unreinigungen vom zweiten und vom ersten Leitungstyp weiter in den Halbleiterkörper eindiffundieren und die genannten Ober­ flächenzonen vom zweiten Leitungstyp bzw. in den angrenzenden Teilen des Halbleiterkörpers kanalunterbrechende Zonen vom gleichen Leitungstyp wie der Halbleiterkörper und mit einer höheren Do­ tierungskonzentration bilden, wonach die verbleibenden Teile der gegen Oxidation maskierenden Maskierungsschicht, die die zweite Maske bilden, völlig entfernt werden und in den auf diese Weise freigelegten Öffnungen im versenkten Oxidmuster eine isolierte Gate-Elektrode des Feldeffekttransistors und Kontak­ te für die Oberflächenzonen angebracht werden.

2. Verfahren nach Anspruch 1, dadurch ge­ kennzeichnet, daß ein Halbleiterkörper aus p-leitendem Silizium verwendet wird, und daß die Oberflächenzonen mit einer n-Typ-Verunreinigung dotiert werden, die aus der durch As und Sb gebildeten Gruppe gewählt wird.

3. Verfahren nach Anspruch 2, dadurch gekennzeich­ net, daß als Verunreinigung As in einer Dosis von min­ destens 5 · 10¹⁴ Atomen/cm² verwendet wird.

4. Verfahren nach einem oder mehreren der vor­ stehenden Ansprüche, dadurch gekennzeichnet, daß nach der Anbringung des versenkten Oxidmusters in den Mesas an den Stellen der Oberflächenzonen Kontaktzonen vom zweiten Leitungstyp über die Öffnungen im versenkten Oxidmuster angebracht werden.

5. Verfahren nach einem oder mehreren der vor­ stehenden Ansprüche, dadurch gekennzeichnet, daß als Maskierungsschicht, aus der die erste und die zweite Mas­ ke gebildet werden, eine Siliziumnitridschicht verwendet wird.