DE60121257T2

DE60121257T2 - Schieberegister und elektronisches Gerät

Info

Publication number: DE60121257T2
Application number: DE60121257T
Authority: DE
Inventors: Patent Dpt. Minoru Hamura-shi Kanbara; Patent Dpt. Dvpt. Div. Kazuhiro Hamura-shi Sasaki; Katsuhiko Dvpt Div. Patent Dpt. Hamura-shi Morosawa
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2000-05-31
Filing date: 2001-05-30
Publication date: 2007-06-06
Anticipated expiration: 2021-05-31
Also published as: USRE40673E1; CN1326178A; HK1042369B; CN1213394C; HK1042369A1; EP1160796A2; TW514926B; DE60121257D1; DE60138429D1; KR20020004821A; US20020003964A1; EP1684310A1; EP1160796A3; EP1160796B1; US6611248B2; KR100393750B1; EP1684310B1

Description

Die vorliegende Erfindung bezieht sich auf ein Schieberegister und eine elektronische Vorrichtung, wie beispielsweise eine Anzeigeeinheit oder eine Bilderzeugungsvorrichtung, die dieses Schieberegister als einen Treiber verwendet.
In einer Flüssigkristallanzeige vom Typ mit aktiver Matrix, wie beispielsweise einer TFT-Flüssigkristallanzeige, wird jede Linie bzw. Zeile aus Anzeigepixeln, angeordnet in einer Matrixform, ausgewählt, und Anzeigedaten werden in eine Pixel-Kapazität der ausgewählten Pixel geschrieben, um dadurch eine erwünschte Anzeige zu erhalten.
In der TFT-Flüssigkristallanzeige werden ein Gate-Treiber für ein serielles Ausgeben eines Gattersignals für eine Pixelauswahl zu einem Gate des TFT, der als eine Pixelumschaltvorrichtung arbeitet, und ein Drain-Treiber zum Ausgeben eines Drain-Signals, das als Bilddatenwert der Gatterauswahlperiode parallel dient, verwendet. Da der Drain-Treiber, der gewöhnliche Bewegungsbilddaten ausgibt, durch mehrere komplexe Transistoren gebildet und unter einer hohen Geschwindigkeit angesteuert werden muss, wird ein Treiber angewandt, der aus monokristallinem Silizium oder Polysilizium besteht, der die Größe der Transistoren verringern kann und eine hohe Mobilität besitzt.
Ein Beispiel einer Schaltung zum Ansteuern einer Flüssigkristallanzeige ist in KR-B-242 244 und dem entsprechenden US-Dokument US-B1-6 300 928, auf der der Oberbegriff des Anspruchs 1 basiert, beschrieben. Die Ansteuerschaltung weist ein Schieberegister auf, das mehrere Stufen besitzt.
Ein anderes Beispiel eines Schieberegisters, das zum Ansteuern einer Flüssigkristallanzeige verwendet werden soll, ist in der DE-A-199 50 860 beschrieben. Dieses Dokument beschreibt insbesondere, wie eine Beziehung zwischen Kanalbreiten unterschiedlicher Transistoren die Spannungen einer Schaltung beeinflusst.
Andererseits kann, da die Struktur des Gate-Treibers nicht sehr kompliziert ist, da die Drain-Elektrode und der Gate-Treiber eine niedrige Ansteuerfrequenz haben, er theo retisch durch einen Treiber angesteuert werden, der aus TFTs aus amorphem Silizium besteht, allerdings noch nicht in die praktische Benutzung umgesetzt worden ist.
Unter den Gate-Treibern, die durch mehrere TFTs aus amorphem Silizium gebildet sind, sind Treiber vorhanden, die eine Schwellwertcharakteristik jedes TFT besitzen, die mit der Zeit verschoben wird, oder diese verursachen nachteilig einen fehlerhaften Betrieb in einer Umgebung unter hoher Temperatur.
Es ist eine Aufgabe der vorliegenden Erfindung, ein Schieberegister zu schaffen, das einen korrekten Schaltungsbetrieb auch bei einer hohen Temperatur erreichen kann und einen stabilen Betrieb über eine lange Zeitperiode beibehalten kann.
Dies wird durch die Merkmale des unabhängigen Anspruchs gelöst.
Weitere Merkmale und Vorteile der vorliegenden Erfindung sind Gegenstand der abhängigen Ansprüche.
Die Erfindung kann vollständiger anhand der nachfolgenden, detaillierten Beschreibung verstanden werden, die in Verbindung mit den beigefügten Zeichnungen vorgenommen wird, in denen:
1 zeigt eine perspektivische Ansicht, die eine äußere Erscheinungsstruktur einer digitalen Standbildkamera gemäß einer ersten Ausführungsform der vorliegenden Erfindung darstellt;
2 zeigt ein Schaltungsdiagramm der digitalen Standbildkamera, die in 1 dargestellt ist;
3 zeigt ein Blockdiagramm, das eine Schaltungsstruktur eines Anzeigebereichs, dargestellt in 2, darstellt;
4 zeigt eine Ansicht, die eine Schaltungsstruktur eines Schieberegisters, verwendet als ein Gate-Treiber, darstellt;
5 zeigt eine vergrößerte Ansicht, die die Struktur jeder Stufe des Schieberegisters, dargestellt in 4, darstellt;
6 zeigt eine Draufsicht eines TFT, der das Schieberegister bildet;
7 zeigt eine Querschnittsansicht, vorgenommen entlang der Linie VII-VII des TFT, dargestellt in 6;
8 zeigt ein Zeitdiagramm, das die Betriebsweise des Schieberegisters, dargestellt in 4, darstellt;
9 zeigt eine Ansicht, die die Schaltungsstruktur eines anderen Schieberegisters darstellt;
10 zeigt ein Blockdiagramm, das die Schaltungsstruktur eines Fotosensors, aufgebaut durch einen Doppel-Gate-Transistor, darstellt;
11 zeigt eine Ansicht, die die Schaltungsstruktur eines Schieberegisters, verwendet als einen Gate-Treiber, gezeigt in 3, darstellt;
12 zeigt ein Zeitdiagramm, das die Betriebsweise des Schieberegisters, dargestellt in 11, darstellt;
13 zeigt eine Ansicht, die eine andere Schaltungsstruktur des Schieberegisters, verwendet als der Gate-Treiber, gezeigt in 3, darstellt;
14 zeigt ein Zeitdiagramm, das die Betriebsweise des Schieberegisters, dargestellt in 13, zeigt;
15 zeigt eine Ansicht, die eine noch andere Schaltungsstruktur des Schieberegisters, verwendet als der Gate-Treiber, gezeigt in 3, darstellt;
16 zeigt ein Zeitdiagramm, das die Betriebsweise des Schieberegisters, dargestellt in 15, zeigt;
17 zeigt ein anderes Zeitdiagramm, das die Betriebsweise des Schieberegisters, dargestellt in 15, zeigt;
18 zeigt eine Ansicht, die eine noch andere Schaltungsstruktur des Schieberegisters, verwendet als der Gate-Treiber, gezeigt in 3, darstellt;
19 zeigt ein Zeitdiagramm, das die Betriebsweise des Schieberegisters, dargestellt in 18, zeigt;
20 zeigt eine Ansicht, die die Schaltungsstruktur eines Schieberegisters, verwendet als einen Gate-Treiber, dargestellt in 3, in einer zweiten Ausführungsform gemäß der vorliegenden Erfindung, darstellt;
21 zeigt ein Zeitdiagramm, das einen Vorwärts-Betrieb des Schieberegisters, dargestellt in 20, darstellt;
22 zeigt ein Zeitdiagramm, das einen Rückwärts-Betrieb des Schieberegisters, dargestellt in 20, zeigt;
23A zeigt eine Ansicht, die einen Vorwärts-Abbildungs-Zustand der digitalen Standbildkamera in der zweiten Ausführungsform gemäß der vorliegenden Erfindung dar stellt, und 23B zeigt eine Ansicht, die ein Anzeigezustand eines Anzeigebereichs darstellt;
24A zeigt eine Ansicht, die einen Rückwärts-Abbildungs-Zustand der digitalen Standbildkamera in der zweiten Ausführungsform gemäß der vorliegenden Erfindung darstellt, und 24B zeigt eine Ansicht, die einen Anzeigezustand des Anzeigebereichs darstellt;
25 zeigt ein anderes Zeitdiagramm, das den Vorwärts-Betrieb des Schieberegisters, dargestellt in 20, darstellt;
26 zeigt ein noch anderes Zeitdiagramm, das den Rückwärts-Betrieb des Schieberegisters, dargestellt in 20, darstellt;
27 zeigt eine Ansicht, die eine weitere Schaltungsstruktur des Schieberegisters in der zweiten Ausführungsform gemäß der vorliegenden Erfindung darstellt;
28 zeigt ein Zeitdiagramm, das einen Vorwärts-Betrieb des Schieberegisters, gezeigt in 27, darstellt;
29 zeigt ein Zeitdiagramm, das einen Rückwärts-Betrieb des Schieberegisters, gezeigt in 27, darstellt;
30 zeigt eine Ansicht, die eine noch weitere Schaltungsstruktur des Schieberegisters in der zweiten Ausführungsform gemäß der vorliegenden Erfindung darstellt;
31 zeigt ein Zeitdiagramm, das den Vorwärts-Betrieb des Schieberegisters, dargestellt in 27, darstellt; und
32 zeigt ein Zeitdiagramm, das den Rückwärts-Betrieb des Schieberegisters, dargestellt in 27, darstellt.
Erste Ausführungsform
Bevorzugte Ausführungsformen gemäß der vorliegenden Erfindung werden nun unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. 1 zeigt eine Ansicht, die eine äußere Erscheinungsstruktur einer digitalen Standbildkamera gemäß dieser Ausführungsform darstellt. Wie in der Figur dargestellt ist, ist diese digitale Kamera aus einem Kamerahauptgehäuse-Bereich 201 und einem Objektiveinheit-Bereich 202 aufgebaut.
Der Kamerahauptgehäuse-Bereich 201 umfasst einen Anzeigebereich 210 und eine Modus-Einstelltaste 212a in dem vorderen Teil davon. Die Modus-Einstelltaste 212a ist eine Taste, die zum Umschalten zwischen einem Aufzeichnungsmodus zum Aufnehmen eines Bilds und zum Aufzeichnen davon in einem später beschriebenen Speicher und einem Wiedergabemodus zum Wiedergeben des aufgezeichneten Bilds verwendet wird. Der Anzeigebereich 210 ist aus einer Flüssigkristallanzeige gebildet. Dieser Bereich arbeitet als ein Suchfinder zum Anzeigen eines Bilds, das durch ein Objektiv 202a vor einer Bildaufnahme in dem Aufzeichnungsmodus (Überwachungsmodus) erfasst ist, und funktioniert als eine Anzeige zum Anzeigen eines aufgezeichneten Bilds in dem Wiedergabemodus. Der Aufbau des Anzeigebereichs 210 wird später im Detail beschrieben.
Der Kamerahauptgehäuse-Bereich 201 umfasst auf der oberen Fläche davon eine Stromversorgungstaste 211, eine Verschlusstaste 212b, eine "+" Taste 212c, eine "–" Taste 212d und einen seriellen Eingangs-/Ausgangsanschluss 213. Die Stromversorgungstaste 211 wird zum Ein-/Ausschalten der Stromversorgung der digitalen Standbildkamera unter Durchführen eines Gleitvorgangs verwendet. Die Verschlusstaste 212b, die "+" Taste 212c und die "–" Taste 212d bilden den Tasteneingabebereich 212 zusammen mit der vorstehend beschriebenen Moduseinstelltaste 212a.
Die Verschlusstaste 212b wird zum Anweisen der Aufzeichnung eines Bilds in dem Aufzeichnungsmodus und zum Anweisen einer Bestimmung eines Auswahlinhalts in dem Wiedergabemodus verwendet. Die "+" Taste 212c und die "–" Taste 212d werden dazu verwendet, Bilddaten, die auf dem Anzeigebereich 210 angezeigt werden sollen, von den Bilddaten, die in dem Bildspeicher in dem Aufzeichnungsmodus aufgezeichnet sind, auszuwählen, oder um Zustände zum Zeitpunkt einer Aufzeichnung/Wiedergabe einzustellen. Der serielle Eingangs-/Ausgangsanschluss 213 ist ein Anschluss, in den ein Kabel eingesetzt wird, um Daten in Bezug auf die externe Vorrichtung (beispielsweise einen Personalcomputer oder einen Drucker) zu senden/zu empfangen.
Der Objektiveinheit-Bereich 202 umfasst das Objektiv 202a zum Bilden eines Bilds, das auf einer hinteren Flächenseite der Zeichnung aufgenommen wird. Der Objektiveinheit-Bereich 202 ist so befestigt, um für ein Schwenken um 360 Grad um eine Welle, die mit dem Kamerahauptgehäuse-Bereich 201 verbunden ist, in der vertikalen Richtung geeignet zu sein.
2 zeigt ein Blockdiagramm, das eine Schaltungsstruktur der digitalen Standbildkamera gemäß dieser Ausführungsform darstellt. Wie in der Figur dargestellt ist, umfasst diese digitale Standbildkamera: eine CCD (Charge Coupled Device) – Abbildungsvorrichtung 220; einen A/D (Analog/Digital)-Wandler 221; eine CPU (Central Processing Unit) 222; einen ROM (Read Only Memory) 223; einen RAM (Random Access Memory) 224; eine Kompressions-/Erweiterungsschaltung 225; einen Bildspeicher 226; den vorstehend beschriebenen Anzeigeabschnitt 210; den Tasteneingabebereich 212; und den seriellen Eingangs-/Ausgangs-Anschluss 213. Diese Elemente sind miteinander über einen Bus 230 verbunden. Die CCD-Bilderzeugungsvorrichtung 220 und der A/D-Wandler 221 sind auch miteinander über eine zugeordnete Leitung verbunden. Ein Winkelsensor 240, angezeigt durch eine unterbrochene Linie, ist nicht in dieser Ausführungsform vorhanden (siehe die später beschriebene zweite Ausführungsform).
Die CCT-Abbildungsvorrichtung 220 besitzt eine Mehrzahl von Abbildungspixeln, gebildet in der Matrix, und wandelt fotoelektrisch ein Lichtstrahlbild, gebildet durch das Bilderzeugungsobjektiv 202a, um, um ein elektrisches Signal entsprechend der Intensität des Lichts jedes Pixels auszugeben. Der A/D-Wandler 221 wandelt ein analoges, elektrisches Signal, ausgegeben von der CCD-Bilderzeugungsvorrichtung 220, in ein digitales Signal, das ausgegeben werden soll, um. Die CPU 222 steuert eine Schaltung in jedem Bereich der digitalen Standbildkamera unter Ausführen eines Programms, das in dem ROM 223 gespeichert ist, entsprechend zu einer Eingabe von dem Tasteneingabebereich 212. Der ROM 223 speichert ein Programm, ausgeführt durch die CPU 222, ebenso wie festgelegte Daten. Der RAM 224 wird als ein Arbeitsbereich verwendet, wenn ein Programm durch die CPU 222 ausgeführt wird. In dem RAM 224 ist ein VRAM-Bereich zum Entwickeln von Bilddaten, um auf dem Anzeigebereich 210 angezeigt zu werden, vorgesehen. Die Kompressions-/Erweiterungs-Schaltung 225 komprimiert Bilddaten, die durch die CCD-Bilderzeugungsvorrichtung aufgenommen sind, wenn die Verschlusstaste 212 betätigt ist, und wandelt sie in ein digitales Signal durch den A/D-Wandler 221 um und zeichnet diese Bilddaten in dem Bildspeicher 226 auf. Die Kompression-/Erweiterungsschaltung 225 erweitert Bilddaten, die komprimiert sind und in dem Bildspeicher 226 aufgezeichnet sind, wenn ein Befehl zum Anzeigen des aufgenommenen Bilds von dem Tasteneingabebereich 212 ausgegeben wird. Der Bildspeicher 226 ist durch ein nicht flüchtiges Speichermedium, wie beispielsweise einen Flash-Speicher, aufgebaut, von dem keine Daten gelöscht werden können, und zeichnet Bilddaten, aufgenommen und komprimiert so, wie dies vorstehend beschrieben ist, auf. Der Bildspeicher 226 kann so gebildet sein, um von der digitalen Standbildkamera abnehmbar zu sein.
3 zeigt ein Blockdiagramm, das die Struktur einer Flüssigkristallanzeige darstellt, die den Anzeigebereich 210 bildet. Wie in der Figur dargestellt ist, besitzt die Flüssigkristallanzeige eine Steuereinheit 150, einen Anzeigebereich 151, einen Gate-Treiber und einen Drain-Treiber 153. Von der Steuereinheit 150 wird eine Steuersignalgruppe Gcnt zu dem Gate-Treiber 152 zugeführt, während eine Steuersignalgruppe Dcnt und Anzeigedaten zu dem Drain-Treiber 153 zugeführt werden.
Die Steuereinheit 150 erzeugt Steuersignalgruppen Gcnt und Dcnt entsprechend einem Steuersignal von der CPU 222 und führt sie zu dem Gate-Treiber 152 und dem Drain-Treiber jeweils zu. Weiterhin liest die Steuereinheit 150 Bilddaten, entwickelt in dem VRAM-Bereich in dem RAM 224, und führt sie zu dem Drain-Treiber 153 als Anzeigedaten (Daten) entsprechend zu einem Steuersignal von der CPU 222 zu.
Der Anzeigebereich 151 ist durch Abdichten eines Flüssigkristalls in einem Paar von Substraten gebildet und eine Mehrzahl von TFTs 161 für ein aktives Ansteuern ist in der Matrix auf einem Substrat 19 mit einer a-Si-Schicht, die für eine Halbleiterschicht verwendet wird, gebildet. In jedem TFT 161 ist ein Gate mit einer Gateleitung GL verbunden, ein Drain ist mit einer Drain-Leitung DL verbunden und eine Source ist ähnlich mit jeder der Pixelelektroden, gebildet in der Matrix, verbunden. Eine gemeinsame Elektrode, an der eine vorbestimmte Spannung Vcom angelegt ist, ist auf dem anderen Substrat gebildet, und die gemeinsame Elektrode, jede Pixelelektrode und das Flüssigkristall dazwischen bilden eine Pixelkapazität 162. Wenn der Ausrichtungszustand des Flüssigkristalls durch eine elektrische Ladung, angesammelt in der Pixelkapazität 162, variiert, steuert der Anzeigebereich 151 eine Menge an Licht, die übertragen werden soll, und zeigt dann ein Bild an.
Der Gate-Treiber 152 ist durch ein Schieberegister gebildet, das entsprechend einer Steuersignalgruppe Gcnt von der Steuereinheit 150 arbeitet. Der Gate-Treiber 152 wählt sequenziell die Gateleitung GL aus, um eine vorbestimmte Spannung entsprechend zu der Steuersignalgruppe Gcnt von der Steuereinheit 150 auszugeben. Das Schieberegister, das den Gate-Treiber 152 bildet, wird später im Detail beschrieben.
Der Drain-Treiber 153 ruft sequenziell Anzeigedaten (Daten) von der Steuereinheit 150 entsprechend zu der Steuersignalgruppe Dcnt von der Steuereinheit ab. Wenn Anzeigedaten (Daten) entsprechend zu einer Leitung angesammelt sind, gibt der Drain-Treiber 153 diese Daten zu der Drain-Leitung DL entsprechend zu der Steuersignalgruppe Dcnt von der Steuereinheit 150 aus und akkumuliert sie in der Pixelkapazität 162 über den TFT 161 (EIN-Zustand), verbunden mit der Gateleitung GL, ausgewählt durch den Gate-Treiber 152.
Der Gate-Treiber 152, dargestellt in 3, wird nun im Detail beschrieben. 4 zeigt ein Schaltungsdiagramm, das die gesamte Struktur des Gate-Treibers 152 darstellt. Unter der Annahme, dass eine Anzahl von Stufen des Gate-Treibers 152, angeordnet in der Bilderzeugungsvorrichtung (eine Zahl der Gateleitungen GL), n ist, ist der Gate-Treiber 152 durch n Stufen RS(1) bis RS(n) zum Ausgeben von Gattersignalen, einer Dummy-Stufe RS(n + 1) und einer Dummy-Stufe RS(n + 2) zum Steuern der Stufe RS(n) und dergleichen gebildet. 4 stellt die Struktur dar, in der n eine gerade Zahl nicht geringer als 2 ist.
Als ein Steuersignal Gcnt von der Steuereinheit wird ein Signal CK1 zu den ungerade nummerierten Stufen RS(1), RS(3), ..., RS(2t – 1) zugeführt. Ein Signal CK2 wird zu den gerade nummerierten Stufen RS(2), RS(4), ..., RS(2t) zugeführt. Eine konstante Spannung Vss wird von der Steuereinheit zu jeder Stufe zugeführt. Das hohe Niveau der Signale CK1 und CK2 entspricht +15 (V) und das niedrige Niveau derselben entspricht –15 (V). Weiterhin entspricht das Niveau der konstanten Spannung Vss –15 (V).
Zu der ersten Stufe RS(1) wird ein Startsignal Dst von der Steuereinheit zugeführt. Das hohe Niveau und das niedrige Niveau des Startsignals Dst entsprechen +15 (V) und –15 (V) jeweils. Ausgangssignale OUT1 bis OUTn – 1 werden von den jeweiligen vorhergehenden Stufen RS(1) bis RS(n – 1) zu der zweiten und den darauf folgenden Stufen RS(2) bis RS(n) zugeführt. Weiterhin wird zu jeder Stufe RS(k) (k: eine wahlweise ganze Zahl von 1 bis n) ein Ausgangssignal OUT(k + 1) (allerdings ein Reset-Signal Dend in dem Fall der letzten Stufe RS(n)) von der folgenden Stufe RS(k + 1) als ein Reset-Impuls zugeführt. Die Ausgangssignale OUT1 bis OUTn der jeweiligen Stufen RS(1) bis RS(n) werden zu einer Mehrzahl von Gateleitungen GL der Bilderzeugungsvorrichtung 1 zugeführt.
5 zeigt eine Ansicht, die die Schaltungsstruktur der jeweiligen Stufen RS bis RS(n) des Gatter-Treibers 152 darstellt. Wie in der Figur dargestellt ist, besitzt jede Stufe 6 TFTs (Thin Film Transistors) 21 bis 26 als eine Grundstruktur. Jeder der TFTs 21 bis 26 ist durch einen Feldeffekttransistor vom n-Kanal-MOS-Typ gebildet. Zusätzlich wird ein Siliziumnitritfilm für einen Gate-Isolationsfilm verwendet und ein amorpher Siliziumfilm wird für eine Halbleiterschicht verwendet.
Eine Gate-Elektrode und die Drain-Elektrode des TFT 21 in jeder Stufe RS(k) sind mit einer Source-Elektrode des TFT 25 in jeder vorhergehenden Stufe RS(k – 1) verbunden und die Source-Elektrode des TFT 21 ist mit der Gate-Elektrode des TFT 22 in derselben Stufe, der Gate-Elektrode des TFT 25 und der Drain-Elektrode des TFT 24, verbunden. Die Drain-Elektrode des TFT 22 ist mit der Source-Elektrode des TFT 23 und der Gate-Elektrode des TFT 26 verbunden, und die konstante Spannung Vss wird zu der Source-Elektrode des TFT 22 und der Source-Elektrode des TFT 24 zugeführt. Eine Versorgungsspannung Vdd wird zu der Gate-Elektrode und der Drain-Elektrode des TFT 23 zugeführt; das Signal CK1 zu der Drain-Elektrode des TFT 25 in der ungrade nummerierten Stufe; und das Signal CK2, die Drain-Elektrode TFT 25 in der gerade nummerierten Stufe. Die Source-Elektrode des TFT 25 in jeder Stufe ist mit der Drain-Elektrode des TFT 26 verbunden und die konstante Spannung Vss wird zu der Source-Elektrode des TFT 26 zugeführt. Ein Ausgangssignal OUTk + 1 der nächsten Stufe wird zu der Gate-Elektrode des TFT 24 eingegeben.
6 zeigt ein schematisches Blockdiagramm, das ein Beispiel eines Transistors vom invertierten Stagger-Typ, geeignet angelegt, um die jeweiligen TFTs 21 bis 26 des Schieberegisters gemäß der Ausführungsform der vorliegenden Erfindung aufzubauen, darstellt, und 7 zeigt eine Querschnittsansicht, die entlang der Linie VII-VII in 6 vorgenommen ist.
Der Transistor vom invertierten Stagger-Typ ist gebildet durch: eine Gate-Elektrode 72, die auf einem isolierenden Substrat 19 gebildet ist, das aus z. B. Glas in dem Anzeigebereich 151 (3) hergestellt ist; einem Gate-Isolationsfilm 16, der auf der Gate-Elektrode 72 und dem isolierenden Substrat 19 vorgesehen ist; einer Halbleiterschicht 61, die so vorgesehen ist, um gegenüberliegend zu der Gate-Elektrode 72 zu liegen und aus z. B. amorphem Silizium besteht; Blockisolationsfilme 64a, 64b und 64c, die parallel so angeordnet sind, um voneinander auf der Halbleiterschicht 61 getrennt zu sein; eine Störstellen-Dotierschicht 69a, die sich über einen Endbereich des Blockisolationsfilms 64a in der Richtung der Kanallänge erstreckt und auf der Halbleiterschicht 61 vorgesehen ist; eine Störstellen-Dotierschicht 69b, die sich über den anderen Endbereich des Blockisolationsfilms 64a in der Kanallängenrichtung und einem Ende des Blockisolationsfilms 64b in der Kanallängenrichtung erstreckt und auf der Halbleiterschicht 61 vorgesehen ist; eine Störstellen-Dotierschicht 69c, die sich über den anderen Endbereich des Blockisolations films 64b in der Kanallängenrichtung und einen Endbereich des Blockisolationsfilms 64c in der Kanallängenrichtung erstreckt, ist auf der Halbleiterschicht 61 vorgesehen; eine Störstellen-Dotierschicht 69d, die sich über den anderen Endbereich des Blockisolationsfilms 64c in der Kanallängenrichtung erstreckt und auf der Halbleiterschicht 61 vorgesehen ist; eine Source-Elektrode 65, die auf jeder Störstellen-Dotierschicht 69a, der Störstellen-Dotierschicht 69b, der Störstellen-Dotierschicht 69c und der Störstellen-Dotierschicht 69d vorgesehen ist; eine Drain-Elektrode 66; eine Source-Elektrode 67; eine Drain-Elektrode 68; und einem Zwischenschichtisolationsfilm 15, gebildet so, um den Gate-Isolationsfilm 16, die Blockisolationsfilme 64a, 64b und 64c, die Source-Elektroden 65 und 67 und die Drain-Elektroden 66 und 68 abzudecken.
Die Gate-Elektrode 72, die Source- und Drain-Elektroden 65 bis 68 sind aus einem Material hergestellt, das aus Chrom, einer Chromlegierung, Aluminium und einer Aluminiumlegierung ausgewählt ist. Die Störstellen-Dotierschichten 69a, 69b, 69c und 69d sind aus amorphem Silizium hergestellt, in dem Störstellenionen vom n-Typ dotiert sind. Die Halbleiterschicht 61 besitzt eine Einzelschichtstruktur, die in einem Bereich existiert, der durch Schraffierung in der Form eines Gitters angezeigt ist.
Die Beschreibung wird nun auf die Wirkungen der jeweiligen TFTs 21 bis 26 dieses Schieberegisters gerichtet. Da jede Stufe im Wesentlichen dieselbe Struktur besitzt, wird die erste Stufe RS(1) beispielhaft angegeben.
Das Startsignal Dst wird zu dem Gate und dem Drain (Elektrode) des TFT 21 zugeführt. Die Source (Elektrode) des TFT 21 ist mit dem Gate (Elektrode) des TFT 25, mit dem Gate des TFT 22 und der Source des TFT 24 verbunden. Der TFT 25 wird eingeschaltet, wenn sich ein Knoten einer Verdrahtung Ca(1) zwischen TFT 25 und der Source des TFT 21 auf einem hohen Pegel befindet. Das Taktsignal CK1 wird zu dem Drain des TFT 25 zugeführt und der TFT 25 selbst wird eingeschaltet. Weiterhin wird dieses Signal als das Ausgangssignal OUT1 dieser Stufe RS(1) ausgegeben, wenn sich der TFT 26 in dem AUS-Zustand befindet.
Die Versorgungsspannung Vdd wird zu dem Gate und der Source des TFT 23 zugeführt. Wenn das Source-Potenzial ausreichend niedrig in Bezug auf die Versorgungsspannung Vdd ist, wird der TFT 23 eingeschaltet und gibt die Versorgungsspannung Vdd von der Source aus. Die Spannung, ausgegeben von der Source des TFT 23, wird zu dem Drain des TFT 22 zugeführt und der TFT 23 arbeitet als eine Last, so dass die Versor gungsspannung Vdd zu dem TFT 22 zugeführt wird. Der TFT 22 wird eingeschaltet, wenn sich der Knoten der Verdrahtung Ca(1) zwischen dem TFT 22 und der Source des TFT 21 auf dem hohen Pegel befindet. Der TFT 22 gibt dann die Versorgungsspannung Vdd, zugeführt durch den TFT 23, von der Verdrahtung der Referenzspannung Vss ab, die eine niedrigere Spannung ist.
Wenn sich der TFT 22 in dem AUS-Zustand befindet, ist der TFT 26 durch die Versorgungsspannung Vdd, zugeführt über den TFT 23, eingeschaltet und stellt den Spannungspegel des Ausgangssignals OUT1 als die Referenzspannung Vss ein. Weiterhin ist, wenn sich der TFT 22 in dem EIN-Zustand befindet, der TFT 2fi abgeschaltet, und der Spannungspegel des Taktsignals CK1 wird der Spannungspegel des Ausgangssignals OUT1 zu diesem Zeitpunkt. Der TFT 24 wird durch ein Ausgangssignal OUT2 einer darauf folgenden Stufe RS(2) eingeschaltet und das Potenzial des Knotens der Verdrahtung Ca zwischen der Source des TFT 21 und dem Gate des TFT 25 und dem Gate des TFT 22 ändert sich zu der Referenzspannung Vss.
Die Struktur der ungerade nummerierten Stufen RS(2t + 1) (t: eine ganze Zahl von 1 bis n/2) ohne die erste Stufe ist dieselbe wie diejenige der ersten Stufe RS(1) mit der Ausnahme, dass das Ausgangssignal OUT(2t) der vorhergehenden Stufe RS(2t) zu dem Gate und dem Drain des TFT 21 zugeführt wird. Die Struktur der gerade nummerierten Stufen RS(2t + 2) (t: eine ganze Zahl von 0 bis n/2) ist dieselbe wie die in der ersten Stufe RS(1) mit der Ausnahme, dass ein Ausgangssignal OUT(2t + 1) der vorhergehenden Stufe RS(2t + 1) zu dem Gate und dem Drain des TFT 21 zugeführt wird und das Taktsignal CK2 zu dem Drain des TFT 25 anstelle des Taktsignals CK1 zugeführt wird. Weiterhin kann, obwohl das Reset-Signal Dend, zugeführt zu dem Gate des TFT 24 der letzten Dummy-Stufe RS(n + 2), von der Steuereinheit 150 zugeführt wird, ein Ausgangssignal OUT3 der dritten Stufe RS(3) beim nächsten Abtasten anstelle davon verwendet werden.
Es wird nun eine Beschreibung in Bezug auf das spezifische Design jeder Stufe des Schieberegisters angegeben, insbesondere wie die relative Dimension der TFTs 21 bis 26 eingestellt werden soll.
In der Halbleiterschicht 61 jedes der TFTs 21 bis 26 wird der Kanalbereich, in dem der elektrische Drain-Strom fließt, als ein Rechteck bestimmt, das zwei benachbarte Seiten, definiert durch eine Kanallänge L₁ und eine Kanalbreite W₁, besitzt, ein Rechteck, das zwei benachbarte Seiten, definiert durch eine Kanallänge L₂ und die Kanalbreite W₁ be sitzt, und ein Orthogon, das zwei angrenzende Seiten, definiert durch eine Kanallänge L₃ und die Kanalbreite W₁, besitzt. Dabei müssen, in Bezug auf einen optimalen Wert für einen später beschriebenen Wert (W/L) der jeweiligen TFTs 21 bis 26, alle TFTs 21 bis 26 die grob unterschiedlich zueinander sind, nicht dieselbe Struktur wie diejenige haben, die in den 6 und 7 dargestellt ist, und eine Anzahl von Kanalbereichen der Halbleiterschichten 61 kann als eine Kanallänge L₄, eine Kanallänge L₅, ..., erhöht werden. Weiterhin kann, in dem Fall eines TFT, der einen kleinen Wert (W/L) besitzt, eine Anzahl der drei Kanalbereiche, gebildet durch die Länge L₁ zu der Kanallänge L₃, auf zwei oder weniger reduziert werden.
Der elektrische Drain-Strom Ids, der durch diesen Transistor fliesst, kann durch die folgende Formel ausgedrückt werden. Ids ∝ (W1/L1 + W1/L2 + W1/L3) = Σ(W/L)hierbei wird, wenn L₁ = L₂ = L₃ eingesellt ist, Σ(W/L) = 3W₁/L₁ erhalten.
In der vorliegenden Erfindung wird der relative Wert des Werts Σ(W/L) jedes der TFTs 21 bis 26 optimiert, um das Schieberegister zu realisieren, das auch nicht in einer Umgebung unter hoher Temperatur fehlerhaft arbeitet. In der folgenden Beschreibung ist der Wert Σ(W/L) vereinfacht und als der Wert (W/L) geschrieben. Deshalb bedeutet der Wert (W/L) Σ(W/L), wie dies vorstehend beschrieben ist, wenn dort eine Mehrzahl von Kanalbereichen vorhanden ist. Hierbei wird ein Signal auf einem Spannungsniveau, dessen hohes Niveau und niedriges Niveau sich leicht von einander unterscheiden, von der Außenseite zu den Drains des TFT 21 und des TFT 25 zugeführt, und dieses Signal muss von deren Source ausgegeben werden. Demzufolge ist der Wert (W/L) oder deren Größe in einem gegebenen Bereich beschränkt.
Hierbei wird zu dem TFT 25 das Taktsignal CK1 oder das Taktsignal CK2 zugeführt, das eine große Spannungsdifferenz zwischen dem niedrigen Pegel und dem hohen Pegel besitzt, und Pegelausgangssignale OUT1 bis OUTn (hoher Pegel) müssen als Gate-Signale ausgegeben werden, die Rechteckquellen mit niedrigem Rauchen haben. Deshalb muss der Pegel der Ausgangssignale OUT1 bis OUTn ausreichend in einer kurzen Zeitperiode erhöht werden. Dementsprechend muss der Bootstrap-Effekt erzeugt werden, um zu bewirken, dass der hohe elektrische Drain-Strom in einer kurzen Zeitperiode fließt. Deshalb ist, da (W/L) gilt, ein größerer Wert erwünscht. Zusätzlich ist, da die parasitären Kapazitäten zwischen dem Gate und der Source und zwischen dem Gate und dem Drain des TFT 25 erhöht werden müssen, um den größeren Bootstrap-Effekt zu erhalten, die relativ größere Größe des Transistors für den TFT 25 erwünscht.
Andererseits ist es, obwohl das Startsignal Dst, das eine große Spannungsdifferenz zwischen dem niedrigen Pegel und dem hohen Pegel besitzt, oder ein Ausgangssignal der vorherigen Stufe zu dem TFT 21 zugeführt und zu der Verdrahtung Ca zugeführt wird, nicht notwendig, das Potenzialniveau des Knotens der Verdrahtung Ca in einer kurzen Zeitperiode zu erhöhen, wie dies später beschrieben werden wird. Deshalb ist ein beträchtlich großer Wert für den TFT 25 erforderlich, allerdings muss der Wert für den TFT 21 nicht wie der Wert (W/L) für den TFT 25 erhöht werden. Demzufolge kann, wenn der TFT 21 für den Gate-Treiber der Flüssigkristallanzeige verwendet wird, dieser TFT dann arbeiten, wenn sein Wert ungefähr 1/3 desjenigen des TFT 25 ist.
Da sowohl der TFT 23 als auch der TFT 22 zum Umschalten des TFT 26 verwendet werden und keine Ausgangssignale zuführen müssen, muss der hohe elektrische Drain-Strom nicht in einer kurzen Zeitperiode fließen, und eine steile und große Potenzialänderung, wie beispielsweise diejenige bei dem Bootstrap-Effekt, wird nicht in jedem Anschluss beobachtet. Deshalb ist der Einfluss des fehlerhaften Betriebs des Schieberegisters auch dann klein, wenn der Wert (W/L) jedes der TFTs 23 und 22 kleiner als derjenige jedes der TFTs 21 und 25 eingestellt wird. Es ist allerdings bevorzugt, dass der TFT 23 einen Wert (W/L) größer als 1/20 des Werts des TFT 25 besitzt, und es ist noch weiter erwünscht, dass der TFT 23 einen Wert (W/L) besitzt, der nicht geringer als 1/5 des Werts des TFT 25 ist.
Da der Einfluss des TFT 22 auf die Ausgangssignale OUT1 bis OUTn am kleinsten ist, ist es erwünscht, dass der Wert (W/L) des TFT 22 der kleinste Wert unter den Werten (W/L) der anderen TFTs 21 und 23 bis 26 ist.
Die Spannung des TFT 26 muss erzwungenermaßen von dem hohen Pegel zu der Referenzspannung Vss geändert werden, die sich auf dem niedrigen Pegel befindet, so dass der elektrische Brain-Strom schnell fließen kann, wenn die Ausgangssignale OUT1 bis OUTn von dem EIN-Pegel (hoher Pegel) zu dem AUS-Pegel (niedriger Pegel) umgeschaltet werden. Demzufolge ist der größere Wert (W/L) für den TFT 26 erwünscht.
Obwohl es erwünscht ist, dass die Gate-Spannung des TFT 25 in der AUS-Pegel-Periode auf einem konstanten, niedrigen Pegel ist, kann das Rauschen nachteilig zu dem Gate-Signal (niedriger Pegel der Ausgangssignale OUT1 bis OUTn) in der AUS-Pegel- Periode hinzugefügt sein, das zu der Gate-Leitung GL, aufgrund eines elektrischen Leckagestroms des TFT 25, zugeführt wird, das erzeugt wird, da die Gate-Spannung des TFT 25 entsprechend einer Amplitude des niedrigen Pegels und des hohen Pegels des Taktsignals CK1 oder CK2 oszilliert. Weiterhin beeinflusst, da die AUS-Pegel-Periode jeder Gate-Leitung GL überwiegend länger als die EIN-Pegel-Periode ist, die vorstehend beschriebene Wirkung stark die Flüssigkristallanzeige. Es ist deshalb erwünscht, den Wert (W/L) des TFT 26 gleich zu oder oberhalb desjenigen des TFT 25 einzustellen, um das Rauschen, das zu der Gate-Leitung GL während der AUS-Pegel-Periode hinzugefügt ist, zu unterdrücken und die Spannung mit niedrigem Pegel zu stabilisieren.
Der TFT 21 stellt den TFT 25 auf den EIN-Pegel (hohen Pegel) ein, wogegen der TFT 24 den TFT 25 auf den AUS-Pegel (niedrigen Pegel) einstellt. Demzufolge ist es erwünscht, dass der Wert (W/L) des TFT 24 im Wesentlichen gleich zu demjenigen des TFT 21 ist.
Um die Fehlfunktion des Schieberegisters gerade unter Bedingungen mit hoher Temperatur zu verhindern, ist es erwünscht, die Werte (W/L) der TFTs 21 bis 26 so hoch wie möglich einzustellen. Allerdings erhöht sich der gesamte Bereich des Schieberegisters, wenn die Werte der TFTs 21 bis 26 höher eingestellt werden. Deshalb kann, unter Berücksichtigen der Umgebungsbedingungen für die Benutzung oder unter Berücksichtigung der Schaltungsanordnung, ein Einstellen jedes Werts (W/L) in dem vorstehend beschriebenen Zustandsbereich ausreichen. Die Beziehung zwischen dem Wert (W/L) jedes der TFTs 21 bis 26 und der Haltbarkeitstemperatur wird weiterhin entsprechend der später beschriebenen Ausführungsform berücksichtigt werden.
Eine Beschreibung der Betriebsweise des Schieberegisters gemäß dieser Ausführungsform wird nun vorgenommen. 8 zeigt ein Zeitdiagramm, das die Betriebsweise des Schieberegisters, dargestellt in 4, darstellt.
In einer Zeitperiode von einem Zeitpunkt T0 bis zu einem anderen Zeitpunkt T1 wird, wenn das Startsignal Dst auf den hohen Pegel ansteigt, der TFT 21 der ersten Stufe RS(1) eingeschaltet, und dieses Signal wird von dem Drain des TFT 21 zu der Source ausgegeben. Als eine Folge steigt das Knotenpotenzial der Verdrahtung Ca(1) der ersten Stufe RS(1) auf den hohen Pegel an. Demzufolge steigen die Gate-Spannungen des TFT 25 und des TFT 22 auf den hohen Pegel an, wodurch die TFTs 25 und 22 eingeschaltet werden. Weiterhin wird, wenn der TFT 22 eingeschaltet ist, die Versorgungsspannung Vdd, zugeführt über den TFT 23, nicht länger zu dem Gate des TFT 26 zugeführt und der TFT 26 wird abgeschaltet. Es kann verständlich werden, dass, in dieser Periode, da sich das Taktsignal CK1 auf dem niedrigen Pegel befindet, der Pegel des Ausgangssignals OUT1 auf dem niedrigen Pegel verbleibt.
Darauffolgend wird, zu dem Zeitpunkt T1, wenn sich das Taktsignal CK1 zu dem hohen Pegel hin ändert, dieses Signal von dem Drain des TFT 25 der ersten Stufe RS(1) zu der Source ausgegeben und der Pegel des Ausgangssignals OUT1 variiert zu dem hohen Pegel hin. Zu diesem Zeitpunkt erreicht das Potenzial, da das Potenzial der Verdrahtung Ca(1) auf eine hohe Spannung aufgrund des Bootstrap-Effekts ansteigt, eine Sättigungs-Gate-Spannung des TFT 25, und das Ausgangssignal OUT1 besitzt das Potenzial im Wesentlichen gleich zu demjenigen des Taktsignals CK1 auf dem hohen Pegel. Danach nähert sich, wenn das Taktsignal CK1 auf den niedrigen Pegel in einer Periode von dem Zeitpunkt T1 zu dem nächsten Zeitpunkt T2 hin abfällt, das Ausgangssignal OUT1 dem niedrigen Pegel an.
Weiterhin wird, in der Periode von dem Zeitpunkt T1 zu dem nächsten Zeitpunkt T2, der TFT 21 der zweiten Stufe RS(2) durch das Ausgangssignal OUT1 der ersten Stufe RS(1) eingeschaltet, das auf den hohen Pegel angestiegen ist, und das Potenzial des Knotens der Verdrahtung Ca(2) erreicht den hohen Pegel. Als eine Folge werden der TFT 25 und der TFT 22 der zweiten Stufe RS(2) eingeschaltet und der TFT 26 wird abgeschaltet.
Darauf folgend wird, zu dem Zeitpunkt T2, wenn sich das Taktsignal CK2 zu dem hohen Pegel ändert, dieses Signal von dem Drain des TFT 25 der zweiten Stufe RS(2) zu der Source ausgegeben und der Pegel des Ausgangssignals OUT2 ändert sich zu dem hohen Pegel hin. Zu diesem Zeitpunkt erreicht, da das Potenzial des Knotens der Verdrahtung Ca(2) auf eine hohe Spannung aufgrund des Bootstrap-Effekts ansteigt, es die Sättigungs-Gate-Spannung des TFT 25 und das Ausgangssignal OUT2 hat das Potenzial im Wesentlichen gleich zu demjenigen des Taktsignals CK2 auf dem hohen Pegel. Weiterhin wird, wenn das Ausgangssignal OUT2 auf dem hohen Pegel zu dem Gate des TFT 24 der ersten Stufe RS(1) zugeführt wird, der TFT 24 in der ersten Stufe RS(1) eingeschaltet und die Spannung mit hohem Pegel des Knotens der Verdrahtung Ca(1) wird die Referenzspannung Vss. Danach nähert sich, wenn das Taktsignal CK2 auf dem niedrigen Pegel in einer Periode von dem Zeitpunkt T2 zu dem nächsten Zeitpunkt T3 abfällt, das Ausgangssignal OUT2 dem niedrigen Pegel an.
Zusätzlich wird, in einer Periode von dem Zeitpunkt T2 zu dem nächsten Zeitpunkt T3, der TFT 21 der dritten Stufe RS(3) durch das Ausgangssignal OUT2 der zweiten Stufe RS(2) eingeschaltet, das zu dem hohen Pegel hin angestiegen ist, und das Potenzial des Knotens in der Verdrahtung Ca(3) ändert sich zu dem hohen Pegel hin. Demzufolge werden die TFTs 25 und 22 der dritten Stufe RS(3) eingeschaltet und der TFT 26 wird ausgeschaltet.
Darauf folgend wird zu dem Zeitpunkt T3, wenn sich das Taktsignal CK1 zu dem hohen Pegel hin ändert, dieses Signal von dem Drain des TFT 25 der dritten Stufe RS(3) zu der Source ausgegeben, und der Pegel des Ausgangssignals OUT3 variiert zu dem hohen Pegel hin. Zu diesem Zeitpunkt erreicht, da das Potenzial der Verdrahtung Ca(3) zu der hohen Spannung aufgrund des Bootstrap-Effekts ansteigt, es die Sättigungs-Gate-Spannung des TFT 25, und das Ausgangssignal OUT3 besitzt das Potenzial im Wesentlichen gleich zu demjenigen des Taktsignals CK1 auf dem hohen Pegel. Zusätzlich wird, wenn das Ausgangssignal OUT3 auf dem hohen Pegel zu dem Gate des TFT 24 der zweiten Stufe RS(2) zugeführt wird, der TFT 24 in der zweiten Stufe RS(2) eingeschaltet und die Spannung mit hohem Pegel der Verdrahtung CA(2) wird als die Referenzspannung Vss eingestellt. Darauf folgend steigen die Ausgangssignale OUT1 bis OUTn der jeweiligen Stufen ähnlich sequenziell auf den hohen Pegel in einer Abtastperiode Q bis zu dem Zeitpunkt Tn (nächster Zeitpunkt T0) an. Wie vorstehend beschrieben ist, wird das Potenzial auf hohem Pegel jedes der Ausgangssignale OUT1 bis OUTn nicht stufenweise verringert, sogar dann, wenn es zu der nächsten Stufe verschoben ist. Weiterhin steigt das Startsignal Dst auf den hohen Pegel nach der einen Abtastperiode Q an und der vorstehend erwähnte Vorgang wird danach in den Stufen RS(1) bis RS(n) wiederholt.
Obwohl der Knoten der Verdrahtung Ca(n) auf dem hohen Pegel nach der Ausgabe des Ausgangssignals OUTn auf dem hohen Pegel in der letzten Stufe RS(n) der Gate-Leitung GL verbleibt, wird der TFT 24 der letzten Stufe RS(n) durch das Ausgangssignal OUTn + 1 der Dummy-Stufe RS(n + 1) eingeschaltet, die damit beginnt, durch das Ausgangssignal OUTn angesteuert zu werden, und der Knoten der Verdrahtung Ca(n) ändert sich so, dass er die Referenzspannung Vss besitzt. Ähnlich wird der TFT 24 der Dummy-Stufe RS(n + 1) durch das Ausgangssignal OUTn + 2 der Dummy-Stufe RS(n + 2) einge schaltet und der Knoten der Verdrahtung Ca(n + 1) variiert so, um die Referenzspannung Vss zu haben. Weiterhin ändert sich der Knoten der Verdrahtung Ca(n + 2) der Dummy-Stufe RS(n + 2) von dem hohen Pegel zu der Referenzspannung Vss, wenn das Reset-Signal Dn auf dem hohen Pegel zu dem TFT 24 der Dummy-Stufe RS(n + 2) zugeführt wird.
Obwohl das vorstehend beschriebene Schieberegister idealerweise entsprechend dem Zeitdiagramm, das in 8 dargestellt ist, arbeitet, wird die Möglichkeit einer Fehlfunktion des Schieberegisters höher, wenn die Temperatur ansteigt, da sich die Charakteristik der TFTs 21 bis 26 ändert, wenn die Temperatur ansteigt. Das bedeutet, dass sich die Möglichkeit eines Auftretens einer Fehlfunktion oder eines gesperrten, normalen Betriebs erhöht, so dass sich das Potenzial der Verdrahtung Ca, die sich in dem floatierenden Zustand zwischen dem Gate des TFT 25 und der Source des TFT 21 befindet, synchron zu dem Taktsignal CK1 oder CK2 erhöht, und die TFTs 25 und 22 werden eingeschaltet.
Es wird nun eine Beschreibung darüber vorgenommen, wie eine Fehlfunktion des vorstehend erwähnten Schieberegisters eine elektronische Vorrichtung unter Verwendung dieses Schieberegisters beeinflusst. Obwohl das vorstehend beschriebene Schieberegister als ein Treiber für, z. B., eine Flüssigkristallanzeige oder eine Bilderzeugungsvorrichtung verwendet wird, wird der Fall, bei dem das Schieberegister in der Flüssigkristallanzeige verwendet wird, nachfolgend erläutert.
Der Gate-Treiber 152, an den das Schieberegister entsprechend dieser Ausführungsform sequenziell angelegt ist, wählt die Gate-Leitung GL entsprechend der Steuersignalgruppe Gcnt von der Steuereinheit aus und gibt eine vorgegebene Spannung aus. Diese Steuersignalgruppe Gcnt umfasst die Taktsignale CK1 und CK2, das Startsignal Dst, die Versorgungsspannung Vdd und die Referenzspannung Vss, die vorstehend beschrieben sind.
Es wird nun eine Beschreibung nachfolgend darüber vorgenommen, wie die Betriebsweise der Flüssigkristallanzeige in dem Fall variiert, bei dem der Gate-Treiber 152, an den das vorstehende Schieberegister angelegt ist, normal arbeitet, und in dem Fall, in dem derselbe fehlerhaft arbeitet. In der folgenden Beschreibung wird angenommen, dass das Pixel-TFT 161 und der Drain-Treiber 153 in dem Anzeigebereich 151 normal ohne irgendeine Fehlfunktion arbeiten.
Wenn der Gate-Treiber 152 normal arbeitet, wird der Pegel der Spannung, ausgegeben zu der Gate-Leitung GL von einer Mehrzahl von Stufen, mit Ausnahme einer Stufe, die im Wesentlichen das Signal unter hohem Pegel ausgeben sollte, so unterdrückt, dass er niedriger als derjenige einer Schwellwertspannung des Pixel-TFT 161 ist. Das Signal auf dem hohen Pegel wird zu den Gate-Leitungen GL eines nach dem anderen durch die Ausgangssignale, sequenziell zugeführt von den jeweiligen Stufen des Gate-Treibers 152, ausgegeben und der Pixel-TFT 161 für die entsprechende eine Leitung wird eingeschaltet.
Der Drain-Treiber 153 ruft Bilddaten, zugeführt von der Steuereinheit, entsprechend jeder Leitung ab und gibt ein entsprechendes Signal zu jeder Drain-Leitung entsprechend einer Auswahl der Gate-Leitung GL aus. Das Signal, ausgegeben zu der Drain-Leitung DL auf diese Art und Weise, wird in die Pixel-Kapazität 162 über den Pixel-TFT 161 geschrieben, der sich in dem EIN-Zustand befindet. Weiterhin ändert sich der Orientierungszustand des Flüssigkristalls entsprechend so, wie das Signal, das in die Pixel-Kapazität geschrieben ist, variiert, und eine Menge an Licht, die abgegeben werden soll, wird eingestellt, um dadurch ein Bild auf einem Bildschirm der Flüssigkristallanzeige anzuzeigen.
Andererseits nähert sich, wenn der Gate-Treiber 152 fehlerhaft so arbeitet, wie dies vorstehend beschrieben ist, die Spannung, ausgegeben zu der Gate-Leitung GL von einer Stufe, die im Wesentlichen nicht das Signal unter dem hohen Pegel ausgeben sollte, der Schwellwertspannung des Pixel-TFT 161 oder übersteigt sie, und der Pixel-TFT 161 kann unabsichtlich bewirken, dass elektrischer Drain-Strom fließt. In diesem Fall wird das Signal, ausgegeben von dem Drain-Treiber 153 zu der Drain-Leitung DL, auch in die Pixelkapazität 162 geschrieben, in der ein Signal über den Pixel-TFT 161 geschrieben werden sollte, ebenso wie in die Pixelkapazität 162, in der ein Signal im Wesentlichen geschrieben werden sollte. Als eine Folge unterscheidet sich der Orientierungszustand des Flüssigkristalls von dem wahren Orientierungszustand und ein Bild, angezeigt auf der Flüssigkristallanzeige, wird gegenüber einem Bild unterschiedlich, das primär angezeigt werden sollte.
Wie vorstehend beschrieben ist, kann, in dem Schieberegister gemäß dieser Ausführungsform, durch Einstellen des Werts (W/L) jedes der TFTs 21 bis 26 in einem Bereich der vorstehend beschriebenen Zustände, das Schieberegister normal für eine lange Zeit, sogar unter Bedingungen mit hoher Temperatur, arbeiten. Deshalb kann, zum Beispiel, in der Flüssigkristallanzeige, in der dieses Schieberegister als der Gate-Treiber 152 ange wandt wird, das Rauschen des Ausgangssignals, zugeführt zu dem Pixel-TFT 161 der Flüssigkristallanzeige, verringert werden, und Daten, die nicht wesentlich in die Pixelkapazität 162 geschrieben werden sollten, können davor bewahrt werden, dass sie geschrieben werden. Dies verbessert die Güte eines Bilds, das auf der Flüssigkristallanzeige angezeigt ist.
Wenn sich der Wert (W/L) jedes der TFTs 21 bis 26 erhöht, kann das Schieberegister normal sogar unter Bedingungen mit hoher Temperatur arbeiten. Allerdings wird ein Bereich des Schieberegisters groß. Weiterhin wird, da der Anzeigebereich 151 und der Gate-Treiber 152 auf demselben Substrat 19 in der vorstehend beschriebenen Flüssigkristallanzeige gebildet sind, ein Bereich der Flüssigkristallanzeigevorrichtung relativ klein. Insbesondere dann, wenn die TFTs 21 bis 26 TFTs aus amorphem Silizium sind, wird, da eine Größe des Transistors groß verglichen mit derjenigen in dem Fall der Polysilizium TFTs oder der Transistoren aus monokristallinem Silizium ist, dessen Einfluss notwendigerweise groß. Deshalb ist die Größe des Werts (W/L) jedes der TFTs 21 bis 26 begrenzt. Die bevorzugte Balance der Betriebsstabilität des Schieberegisters und des Werts (W/L) jedes der TFTs 21 bis 26 wird in der später beschriebenen Ausführungsform betrachtet.
In Fällen, in denen der Wert (W/L) des TFT 21 auf 120 festgelegt ist und der Wert (W/L) des TFT 25 auf 320 festgelegt ist, wie dies in Tabelle 1 dargestellt ist, wurden die Schieberegister (A) bis (J), die unterschiedliche Werte (W/L) der TFTs 22 bis 24 und 26 haben, als das Schieberegister des Gate-Treibers 152, beschrieben in der vorstehenden Ausführungsform, erzeugt. In dieser Hinsicht wird der W/L des TFT 21 als 120 bestimmt, da das Schieberegister mit dem Wert (W/L) des TFT 21, der 60 ist, als ein Vergleichsbeispiel eine niedrige Ansteuerfähigkeit besitzt und dessen untere Grenze der Temperatur, bei der die Fehlfunktion auftritt, niedriger als diejenige des Schieberegisters mit dem Wert (W/L) des TFT 21 ist, die 120 ist. Hierbei sind die Werte (W/L) der TFTs 21 und 25 aus dem Grund, der vorstehend erwähnt ist, festgelegt.
Dabei ist es erwünscht, dass das Schieberegister normal in der Umgebung mit einer Temperatur arbeitet, die nicht mehr als 65° beträgt.
TABELLE 1
Hierbei sind die Kanallängen L aller der TFTs 21 bis 26 in der Tabelle auf 9 μm eingestellt. Ein wesentlicher Unterschied gegenüber dem Schieberegister, das die Kanallängen L besitzt, die alle 9 μm sind, wurde nicht erhalten, obwohl die Kanallängen L der TFTs 25 und 26 auf 12 μm eingestellt wurden und die Kanallängen L der verbleibenden TFTs 21 bis 24 auf 9 μm eingestellt wurden.
Zehn Typen von Schieberegistern, angezeigt als (A) bis (J) in Tabelle 1, wurden unter den verschiedenen Temperaturzuständen betrieben, und deren Temperarturcharakteristika wurden bestimmt. Tabelle 2 stellt dieses Ergebnis dar. In Tabelle 2 stellt "G" das Schieberegister dar, das normal für eine lange Zeitdauer unter dieser Temperaturbedingung arbeitete, und "NG" stellt dar, dass die Fehlfunktion auftrat, wenn das Schieberegister für eine lange Zeitperiode unter dieser Temperaturbedingung betrieben wurde oder das Schieberegister nicht arbeitete.
TABELLE 2
Anhand dieses Ergebnisses können die folgenden Dinge abgeleitet werden.
Wie anhand von (A), (B) und (C) in den Tabellen 1 und 2 ersichtlich ist, kann der Wert (W/L) des TFT 26 gleich zu oder größer als der Wert (W/L) des TFT 25 eingestellt werden, um das Schieberegister normal bis zu der Temperatur von 65°C zu betreiben. Wenn der Wert (W/L) des TFT 26 größer als der Wert (W/L) des TFT 25 eingestellt ist, kann das Schieberegister normal bis zu 90°C in Abhängigkeit von den Werten (W/L) der TFTs 23 und 22 arbeiten, was bevorzugter ist.
Wie anhand von (A), (D) und (E) in den Tabellen 1 und 2 ersichtlich ist, kann der Wert (W/L) des TFT 23 größer als 1/20 des Werts (W/L) des TFT 25 eingestellt werden, um das Schieberegister normal bis zu 65°C zu betreiben. Wenn der Wert (W/L) des TFT 23 auf ungefähr 1/5 des Werts (W/L) des TFT 25 eingestellt ist, kann das Schieberegister normal bis zu 90°C arbeiten, was bevorzugter ist.
Wie anhand von (A), (F), (G) und (H) in den Tabellen 1 und 2 ersichtlich ist, kann ein Einstellen des Werts (W/L) des TFT 23 so, dass er größer als der Wert (W/L) des TFT 22 ist, für den normalen Betrieb des Schieberegisters bis zu 65°C ausreichen. Wenn der Wert (W/L) des TFT 23 so erhöht wird, dass er ungefähr das Zweifache des Werts (W/L) des TFT 22 ist, kann das Schieberegister normal bis zu 90°C arbeiten, was bevorzugter ist.
Wie anhand von (A), (I) und (J) in den Tabellen 1 und 2 ersichtlich ist, kann ein Einstellen des Werts (W/L) des TFT 24 so, dass er größer als 2/3 des Werts (W/L) des TFT 21 ist, für den normalen Betrieb des Schieberegisters bis zu 65°C ausreichen. Wenn der Wert (W/L) des TFT 24 auf ungefähr 4/3 desjenigen des TFT 21 erhöht wird, kann das Schieberegister vorzugsweise normal bis zu 90°C arbeiten.
Weiterhin kann, wenn der Wert (W/L) des TFT 21 kleiner als der Wert (W/L) jedes der TFTs 25 und 26 und größer als der Wert (W/L) jedes des TFTs 23 und 22 eingestellt wird und der Wert (W/L) des TFT 24 kleiner als der Wert (W/L) jeweils der TFTs 25 und 26 eingestellt wird und größer als der Wert (W/L) jedes der TFTs 23 und 22 eingestellt wird, der normale Betrieb einfach erreicht werden, und die Lebensdauer ist in der Umgebung unter der Temperatur von 80°C lang.
Die vorliegende Erfindung ist nicht auf die vorstehend beschriebene Ausführungsform beschränkt, und verschiedene Modifikationen und Anwendungen sind möglich. Eine Modifikation der vorstehend beschriebenen Ausführungsform, die bei der vorliegenden Erfindung angewandt werden kann, wird nun nachfolgend beschrieben.
Obwohl die jeweiligen Stufen RS(1), RS(2), ..., des Schieberegisters durch die sechs TFTs 21 bis 26 in der vorstehend beschriebenen Ausführungsform gebildet sind, wurden die ähnlichen Vorteile mit sieben Schieberegistern erhalten, die die Struktur der jeweiligen Stufen RS(1), RS(2), ... so, wie dies in 9 dargestellt ist, haben. Der Wert (W/L) des TFT 27, der hier hinzugefügt ist, ist 2, und die Spannung Vdd1 wird so bestimmt, dass sie exponentiell mit der Versorgungsspannung Vdd der vorstehend beschriebenen Ausführungsform ist. Weiterhin ist die Anordnung ähnlich zu derjenigen des Schieberegisters, dargestellt in 4, mit der Ausnahme, dass die Spannung Vdd2 niedriger als die Spannung Vdd1 ist. Es sollte angemerkt werden, dass der TFT 23, der in 9 dargestellt ist, gegen eine Widerstandsvorrichtung, eine andere als der Transistor, ersetzt werden kann.
In der vorstehend beschriebenen Ausführungsform können, obwohl das Schieberegister durch Kombinationen der TFTs 21 bis 26 aus amorphem Silizium gebildet ist, die die Feldeffekttransistoren sind, diese durch Transistoren aus Polysilizium, andere als die TFTs aus amorphem Silizium, substituiert werden. Weiterhin können, obwohl die TFTs 21 bis 26, die das Schieberegister bilden, solche vom n-Kanal-Typ in dem vorstehenden Beispiel sind, alle TFTs von dem p-Kanal-Typ sein. Zu diesem Zeitpunkt können der hohe und der niedrige Pegel jedes Signals gegenüber solchen in dem Fall invertiert werden, bei dem die TFTs, die von dem n-Kanal-Typ sind, verwendet werden.
In der vorstehend beschriebenen Ausführungsform kann, obwohl der Gate-Treiber 152 der Flüssigkristallanzeige beispielhaft als ein Anwendungsbeispiel des Schieberegisters dargestellt ist, das Schieberegister auch auf einen Treiber irgendeiner anderen Anzeigeeinheit angewandt werden, z. B. einer organischen EL-Anzeigeeinheit oder einer Plasma-Anzeigetafel. Zusätzlich kann das Schieberegister als ein Treiber zum Ansteuern eines Fotosensors, wie beispielsweise eines Fingerabdruck-Sensors, bei dem eine Mehrzahl von Pixeln vertikal und horizontal in einer vorbestimmten Reihenfolge angeordnet ist, ebenso wie einer Anzeigeeinheit angewandt werden. In diesem Fall kann die Güte eines aufgenommenen Bilds verbessert werden. Zusätzlich wird das Schieberegister nicht nur als ein solcher Treiber verwendet, sondern er kann bei dem Fall angewandt werden, wo serielle Daten in parallele Daten in einem Datenprozessor umgewandelt werden.
10 zeigt ein Blockdiagramm, das die Struktur eines Bilderzeugungsgeräts darstellt, das eine Bilderzeugungsvorrichtung besitzt, in der der Doppel-Gate-Transistor als ein Fotosensor angewandt wird. Dieses Bilderzeugungsgerät wird als, zum Beispiel, ein Fingerabdruck-Sensor verwendet und ist durch eine Steuereinheit 70, einen Bilderzeugungsbereich 71, einen oberen Gate-Treiber 72, einen unteren Gate-Treiber 73 und einen Drain-Treiber 74 gebildet.
Der Bilderzeugungsbereich 71 ist durch eine Mehrzahl von Doppel-Gate-Transistoren 81, angeordnet in der Matrixform, gebildet. Eine obere Gate-Elektrode 91 des Doppel-Gate-Transistors 81 ist mit einer oberen Gate-Leitung TFL; einer unteren Gate-Elektrode 92, einer unteren Gate-Leitung BGL; einer Drain-Elektrode 93, einer Drain-Leitung DL; einer Source-Elektrode 94, und einer geerdeten Masseleitung GrL, jeweils, verbunden. Ein Hintergrundlicht zum Abgeben eines Lichtstrahls, das einen Wellenlängenbereich zum Anregen der Halbleiterschicht des Doppel-Gate-Transistors 81 besitzt, ist unter dem Bilderzeugungsbereich 71 befestigt.
Wenn die Spannung, angelegt an die obere Gate-Elektrode 91, +25 (V) ist und die Spannung, angelegt an die untere Gate-Elektrode 92, 0 (V) ist, wird das positive Loch, akkumuliert in der Halbleiterschicht, und der Gate-Isolationsfilm, der aus dem Siliziumnitrit besteht, das zwischen der oberen Gate-Elektrode 91 und der Halbleiterschicht angeordnet ist, emittiert, und der Doppel-Gate-Transistor 81, der den Bilderzeugungsbereich 71 bildet, wird zurückgesetzt. Der Doppel-Gate-Transistor 81 tritt in den Fotoerfassungszustand ein, in dem die Spannung zwischen der Source-Elektrode 94 und der Drain-Elektrode 93 0 (V) beträgt, die Spannung, angelegt an die obere Gate-Elektrode 91, –15 (V) beträgt, die Spannung, angelegt an die untere Gate-Elektrode 92, 0 (V) beträgt, und das positive Loch in einem Paar des positiven Lochs und des Elektrons, erzeugt durch die ankommende Strahlung des Lichts zu der Halbleiterschicht, in der Halbleiterschicht und dem Gate-Isolationsfilm akkumuliert wird. Eine Menge des positiven Lochs, akkumuliert in dieser Periode, hängt von einer Menge des Lichts ab.
in diesem Fotoerfassungszustand verhindert, obwohl das Hintergrundlicht das Licht zu dem Doppel-Gate-Transistor 81 hin emittiert, die untere Gate-Elektrode 92, positioniert unterhalb der Halbleiterschicht des Doppel-Gate-Transistors 81, die Übertragung des Lichts, wie sie steht, wobei der ausreichende Träger in der Halbleiterschicht nicht erzeugt wird. Zu diesem Zeitpunkt ist es, wenn ein Finger auf den isolierenden Film oberhalb des Doppel-Gate-Transistors 81 gelegt wird, weniger wahrscheinlich, dass Licht, reflektiert durch den isolierenden Film, und dergleichen, auf die Halbleiterschicht des Doppel-Gate-Transistors 81 direkt unterhalb der Vertiefungen des Fingers (entsprechend zu den Nuten, die eine Fingerabdruckform definieren) einfällt.
Wie vorstehend beschrieben ist, wird, wenn eine Menge des einfallenden Lichts gering ist, keine ausreichende Menge des positiven Lochs in der Halbleiterschicht akkumuliert, die Spannung, angelegt an die obere Gate-Elektrode 91, beträgt –15 (V) und eine Spannung, angelegt an die untere Gate-Elektrode 92, wird +10 (V), eine Verarmungsschicht breitet sich in die Halbleiterschicht hinein aus und der n-Kanal wird einem Pinched-Off unterworfen, was zu dem hohen Widerstand der Halbleiterschicht führt. Andererseits fällt das Licht, das durch den isolierenden Film, und dergleichen, reflektiert wird, auf die Halbleiterschicht des Doppel-Gate-Transistors 81 direkt unterhalb der konvexen Bereiche (Vorsprünge zwischen Rillen eines Fingers) des Fingers in dem Fotoerfassungszustand ein und eine ausreichende Menge an positiven Löchern wird in der Halbleiterschicht akkumuliert. In diesem Zustand wird, wenn eine solche Spannung angelegt ist, das akkumulierte, positive Loch zu der oberen Gate-Elektrode 91 hin angezogen und gehalten. Als eine Folge wird der n-Kanal auf der Seite der unteren Gate-Elektrode 92 der Halbleiter schicht gebildet, was zu dem niedrigen Widerstand der Halbleiterschicht führt. Ein Unterschied in dem Widerstandswert der Halbleiterschicht in dem Lesezustand erscheint als eine Änderung in dem Potenzial der Drain-Leitung DL.
Der obere Gate-Treiber 72 ist mit der oberen Gate-Leitung TGL in dem Bilderzeugungsbereich 71 verbunden und gibt wahlweise ein Signal von +25 (V) oder –15 (V) zu jeder oberen Gate-Leitung TGL entsprechend der Steuersignalgruppe Tcnt von der Steuereinheit 70 aus. Der obere Gate-Treiber 72 besitzt die Struktur, die im Wesentlichen dieselbe wie diejenige des Schieberegisters ist, das den Gate-Treiber 152, den oberen Gate-Treiber 72 und den unteren Gate-Treiber 73, dargestellt in der 4 oder 10, mit Ausnahme eines Unterschieds in einem Pegel des Ausgangssignals, einem Unterschied in dem Pegel des Eingangssignals, entsprechend zu dem Ausgangssignal, und einem Unterschied in der Phase des Ausgangssignals und des Eingangssignals, bildet.
Der untere Gate-Treiber 73 ist mit der unteren Gate-Leitung BGL in dem Bilderzeugungsbereich 71 verbunden und gibt ein Signal von +10 (V) oder 0 (V) zu jeder unteren Gate-Leitung BGL, entsprechend der Steuersignalgruppe Bcnt, von der Steuereinheit 70 aus. Der untere Gate-Treiber 73 besitzt die Struktur, die im Wesentlichen dieselbe wie diejenige des Schieberegisters, das den Gate-Treiber 152, den oberen Gate-Treiber 72 und den unteren Gate-Treiber 73, dargestellt in 4 oder 10, bildet, besitzt, mit Ausnahme eines Unterschieds in dem Pegel des Ausgangssignals, und einem Unterschied in dem Pegel des Eingangssignals entsprechend zu dem Ausgangssignal, einem Unterschied in der Phase des Ausgangssignals und des Eingangssignals.
Der Drain-Treiber 74 ist mit der Drain-Leitung DL in dem Bilderzeugungsbereich 71 verbunden und gibt eine konstante Spannung (+10 (V)) zu allen Drain-Leitungen DL in einer später beschriebenen, vorgegebenen Periode entsprechend zu der Steuersignalgruppe Dcnt von der Steuereinheit 70 aus, um die elektrische Ladung vorzuladen. Der Drain-Treiber 74 liest das Potenzial jeder Drain-Leitung DL, die in Abhängigkeit davon variiert, ob ein Kanal entsprechend dem Einfall oder dem Nichteinfall des Lichts auf die Halbleiterschicht des Doppel-Gate-Transistors 81 in einer vorbestimmten Periode nach einer Vorladung gebildet ist, und führt das erhaltene Ergebnis zu der Steuereinheit 70 als Bilddaten DATA zu.
Die Steuereinheit 70 steuert den oberen Gate-Treiber 72 und den unteren Gate-Treiber 73 entsprechend zu den Steuersignalgruppen Tcnt und Bcnt, jeweils, und gibt ein Signal unter einem vorgegebenen Pegel zu einem vorbestimmten Zeitpunkt von beiden Treibern 72 und 73 aus. Als eine Folge tritt jede Leitung in dem Bilderzeugungsbereich 71 sequenziell in den Reset-Zustand, den Fotoerfassungszustand und den Lesezustand ein. Weiterhin bewirkt die Steuereinheit 70, dass der Drain-Treiber 74 eine Änderung in dem Potenzial der Drain-Leitung DL durch die Steuersignalgruppe Dcnt liest und sequenziell diese Änderungen als die Bilddaten DATA abruft.
11 zeigt eine Ansicht, die die Schaltungsstruktur des Schieberegisters, angewandt als ein Gate-Treiber 152, ein oberer Gate-Treiber 72 und ein unterer Gate-Treiber 73, dargestellt in den 3 und 10, darstellt. Wie in der Figur dargestellt ist, ist dieses Schieberegister durch n Stufen RS(1) bis RS(n) (n: eine gerade Zahl) gebildet, deren Zahl gleich zu derjenigen der Gate-Leitungen GL in dem Anzeigebereich 151 ist.
Die Versorgungsspannung Vdd, die Referenzspannung Vss (< Vdd), das Startsignal Dst und das Reset-Signal Dend als die Steuersignalgruppe Gcnt von der Steuereinheit 150 werden, wenn sie als Gate-Treiber 152 angelegt werden, zu diesem Schieberegister zugeführt. Unter diesen Spannungen und Signalen werden die Versorgungsspannung Vdd und die Referenzspannung Vss zu allen Stufen RS(1) bis RS(n); dem Taktsignal CK1, den ungerade nummerierten Stufen RS(1), RS(3), ..., RS(n – 1); dem Taktsignal CK2, den gerade nummerierten Stufen RS(2), RS(4), ..., RS(n); dem Startsignal Dst, nur der ersten Stufe RS(1); und dem Reset-Signal Dend, nur der n-ten Stufe RS(n); zugeführt.
Die Strukturen der jeweiligen Stufen sind im Wesentlichen dieselben. Demzufolge besitzt, unter Vornahme einer Beschreibung in Bezug auf die erste Stufe RS(1) als ein Beispiel, die Stufe RS(1) sechs TFTs 1 bis 6, die a-Si-Halbleiterschichten ähnlich zu dem TFT 161 bilden. Die TFTs 1 bis 6 sind Feldeffekttransistoren, mit einem Bereich desselben Kanal-Typs (hier ein n-Kanal-Typ).
Das Startsignal Dst wird zu dem Gate des TFT 1 zugeführt. Die Versorgungsspannung Vdd wird zu dem Drain des TFT 1 zugeführt. Die Source des TFT 1 ist mit dem Gate des TFT 2, dem Gate des TFT 5, und dem Drain des TFT 6 verbunden. Die Verdrahtung, die durch die Source des TFT 1, das Gate des TFT 2, das Gate des TFT 5 und das Drain des TFT 6 umgeben und damit verbunden ist, ist als ein Knoten A1 bezeichnet (Verdrahtungen, die als A2 bis An in der zweiten und den darauf folgenden Stufen bezeichnet werden). Wenn das Startsignal Dst auf den hohen Pegel ansteigt und der TFT 1 eingeschal tet ist, wird die Spannung, die exponentiell zu der Versorgungsspannung Vdd ist, von der Source ausgegeben, um dadurch die Spannung an den Knoten A1 anzulegen.
Das Taktsignal CK1 wird zu dem Drain des TFT 2 zugeführt. Wenn sich der TFT 2 in dem EIN-Zustand befindet, wird der Pegel des Taktsignals CK1 als das Ausgangssignal OUT1 von der Source zu der ersten Gate-Leitung GL im Wesentlichen ohne irgendeine Änderung ausgegeben.
Die Versorgungsspannung Vdd wird zu dem Gate und dem Drain des TFT 4 zugeführt, und der TFT 4 befindet sich konstant in dem EIN-Zustand. Der TFT 4 arbeitet als eine Last, wenn die Versorgungsspannung Vdd zugeführt wird, und führt die Versorgungsspannung Vdd zu dem Drain des TFT 5 im Wesentlichen ohne irgendeine Änderung zu. Der TFT 4 kann gegen die Widerstandsvorrichtung, eine andere als der TFT, ersetzt werden. Die Referenzspannung Vss wird zu der Source des TFT 5 zugeführt. Wenn der TFT 5 eingeschaltet ist, wird die elektrische Ladung, akkumuliert zwischen der Source des TFT 4 und dem Drain des TFT 5, entladen, und die Gate-Spannung des TFT 3 wird als die Referenzspannung Vss eingestellt.
Das Gate des TFT 3 ist mit der Source des TFT 4 und dem Drain des TFT 5 verbunden. Wenn sich der TFT 5 in dem AUS-Zustand befindet, wird der TFT 3 durch die Versorgungsspannung Vdd, zugeführt über den TFT 4, eingeschaltet. Wenn sich der TFT 5 in dem EIN-Zustand befindet, wird, da die elektrische Ladung, akkumuliert in der Verdrahtung zwischen der Source des TFT 4 und des TFT 5, entladen wird, und die Gate-Spannung des TFT 3 unterhalb des niedrigen Pegels abfällt, dadurch der TFT 3 abgeschaltet.
Das Ausgangssignal OUT2 der zweiten Stufe RS(2), die die darauf folgende Stufe ist, wird zu dem Gate des TFT 6 zugeführt. Das Drain des TFT 6 ist mit dem Knoten A1 verbunden und die Referenzspannung Vss wird zu der Source zugeführt. Wenn das Ausgangssignal OUT2 auf den hohen Pegel ansteigt, wird der TFT 6 eingeschaltet, um die elektrische Ladung, akkumuliert in dem Knoten A1, zu entladen.
Die Struktur der ungerade nummerierten Stufen RS(3), RS(5), ..., RS(n – 1), andere als die erste Stufe, ist dieselbe wie diejenige der ersten Stufe RS(1) mit der Ausnahme, dass die Ausgangssignale OUT2, OUT4, ..., OUTn – 2 der vorhergehenden Stufen RS(2), RS(4), ..., RS(n – 2) zu dem Gate des TFT 1 zugeführt werden.
Die Struktur der gerade nummerierten Stufen RS(2), RS(4), ..., RS(n – 2), andere als die n-te Stufe, ist dieselbe wie diejenige der ersten Stufe RS(1) mit der Ausnahme, dass die Ausgangssignale OUT1, OUT3, ..., OUTn – 3 der vorhergehenden Stufen RS(1), RS(3), ..., RS(n – 3) zu dem Gate des TFT 1 zugeführt werden. Die Struktur der n-ten Stufe RS(n) ist dieselbe wie diejenige der anderen, gerade nummerierten Stufen RS(2), RS(4), ..., RS(n – 2) mit der Ausnahme, dass das Reset-Signal Dend zu dem Gate des TFT 6 zugeführt wird.
Weiterhin sind die Schieberegister, die den Gate-Treiber 152, den oberen Gate-Treiber 72 und den unteren Gate-Treiber 73 bilden, durch Kombinationen der TFTs 1 bis 6 konfiguriert, und die TFTs 1 bis 6 besitzen im Wesentlichen dieselbe Struktur wie diejenige des TFT 161, umfasst in dem Anzeigebereich 151. Deshalb können der Gate-Treiber 152, der obere Gate-Treiber 72 und der untere Gate-Treiber 73 zusammen auf dem Substrat auf der Seite des TFT 161 des Anzeigebereichs 151 durch denselben Prozess gebildet werden.
Die Betriebsweise der digitalen Standbildkamera entsprechend dieser Ausführungsform wird nun beschrieben. Bevor der gesamte Betrieb erläutert wird, wird zunächst die Betriebsweise des Schieberegisters, das den vorstehend beschriebenen Gate-Treiber 152 bildet, zuerst unter Bezugnahme auf ein Zeitdiagramm der 12 erläutert. Wenn das Schieberegister als der Gate-Treiber 152 verwendet wird, werden jeweilige Steuersignale von der Steuereinheit 150 als die Steuersignalgruppe Gcnt zugeführt.
In diesem Zeitdiagramm ist der hohe Pegel jedes der Taktsignale CK1 und CK2, des Startsignals Dst und des Reset-Signals Dend, gleich zu der Versorgungsspannung Vdd. Andererseits ist der niedrige Pegel dieser Signale gleich zu der Referenzspannung Vss. Eine Abtastperiode Q ist eine horizontale Periode in dem Anzeigebereich 210.
Zusätzlich befinden sich, vor einem Starten des Schiebevorgangs entsprechend diesem Zeitdiagramm (vor T0), alle Ausgangssignale OUT1 bis OUTn auf dem niedrigen Pegel. Zusätzlich wird in allen Stufen RS(1) bis RS(n) keine elektrische Ladung in den Knoten A1 bis An akkumuliert und die TFTs 2 und 5 befinden sich in dem EIN-Zustand, während sich der TFT 3 in dem AUS-Zustand befindet.
In einer Periode von dem Zeitpunkt T0 zu einem anderen Zeitpunkt T1 wird, wenn das Startsignal Dst auf den hohen Pegel ansteigt, der TFT 1 der ersten Stufe RS(1) eingeschaltet und die Versorgungsspannung Vdd wird von dem Drain des TFT 1 zu der Source ausgegeben. Als eine Folge wird die elektrische Ladung in dem Knoten A1 der ersten Stufe RS(1) akkumuliert, und dessen Potenzial steigt auf den hohen Pegel an, um dadurch die TFT 2 und 5 einzuschalten. Wenn der TFT 5 eingeschaltet ist, wird die elektrische Ladung, akkumuliert zwischen der Source des TFT 4 und dem Drain des TFT 5, entladen, um dadurch den TFT 3 abzuschalten. In dieser Periode wird der TFT 2 der ersten Stufe RS(1) eingeschaltet, allerdings verbleibt das Taktsignal CK1 auf dem niedrigen Pegel. Demzufolge verbleibt der Pegel des Ausgangssignals OUT1 als der niedrige Pegel.
Darauf folgend wird, zu dem Zeitpunkt T1, wenn sich das Taktsignal CK1 zu dem hohen Pegel hin ändert, dieses Signal von dem Drain des TFT 2 der ersten Stufe RS(1) zu der Source ausgegeben, und der Pegel des Ausgangssignals OUT1 variiert zu dem hohen Pegel hin. Zu diesem Zeitpunk wird, da sich das Potenzial des Knotens A1 auf ungefähr das zweifache der Versorgungsspannung Vdd durch den so genannten Bootstrap-Effekt erhöht und die Sättigungs-Gate-Spannung des TFT 2 erreicht, der elektrische Drain-Strom des TFT 2 ein elektrischer Sättigungsstrom, und der Pegel des Ausgangssignals OUT1 wird schnell im Wesentlichen exponentiell zu dem hohen Pegel des Taktsignals CK1. Das bedeutet, dass der hohe Pegel des Ausgangssignals OUT1 nahezu die Versorgungsspannung Vdd wird. Danach verschiebt sich, in einer Periode von dem Zeitpunkt T1 zu dem Zeitpunkt T2, wenn das Taktsignal CK1 abfällt, das Ausgangssignal OUT1 zu dem niedrigen Pegel.
Weiterhin wird, in einer Periode von dem Zeitpunkt T1 zu dem Zeitpunkt T2, der TFT 1 der zweiten Stufe RS(2) durch das Ausgangssignal OUT1 der ersten Stufe RS(1), das auf den hohen Pegel angestiegen ist, eingeschaltet. Darauf folgend bewirkt eine Ausgabe der Versorgungsspannung Vdd von der Source des TFT 1 der zweiten Stufe RS(2), dass sich das Potenzial des Knotens A2 zu dem hohen Pegel hin ändert, und die TFTs 2 und 5 der zweiten Stufe RS(2) werden eingeschaltet, um dadurch den TFT 3 abzuschalten.
Darauf folgend wird, zu dem Zeitpunkt T2, wenn sich das Taktsignal CK2 zu dem hohen Pegel hin ändert, dieses Signal von dem Drain des TFT 2 der zweiten Stufe RS(2) zu der Source ausgegeben, und der Pegel des Ausgangssignals OUT2 variiert zu dem hohen Pegel hin. Darauf folgend wird der TFT 6 der ersten Stufe RS(1) nun eingeschaltet, und die elektrische Ladung, akkumuliert in dem Knoten A1, wird über den TFT 6 entladen, um die Referenzspannung Vss zu erhalten. Deshalb hält das Ausgangssignal OUT1 den Zustand des niedrigen Pegels bei, und die TFTs 2 und 5 der ersten Stufe RS(1) werden dadurch abgeschaltet, und der TFT derselben wird eingeschaltet. Dementsprechend wird das Potenzial des Ausgangssignals OUT1 sicher die Referenzspannung Vss, und dieser Zustand hält zumindest bis zu dem Zeitpunkt Tn + 1 an. Danach fällt, wenn das Taktsignal CK2 in einer Periode von dem Zeitpunkt T2 zu dem Zeitpunkt T3 abfällt, das Ausgangssignal OUT2 auf den niedrigen Pegel ab.
Weiterhin wird, in der Periode von dem Zeitpunkt T2 zu dem Zeitpunkt T3, der TFT 1 der dritten Stufe RS(3) durch das Ausgangssignal OUT2 der zweiten Stufe RS(2) eingeschaltet, das auf den hohen Pegel angestiegen ist. Als eine Folge bewirkt die Ausgabe der Versorgungsspannung Vdd von der Source des TFT 1 der dritten Stufe RS(3), dass sich das Potenzial des Knotens A3 zu dem hohen Pegel hin ändert, und die TFTs 2 und 5 der dritten Stufe RS(3) werden eingeschaltet, um dadurch den TFT 3 abzuschalten.
Darauf folgend wird, zu dem Zeitpunkt T3, wenn sich das Taktsignal CK1 zu dem hohen Pegel hin ändert, dieses Signal von dem Drain des TFT 2 in der dritten Stufe RS(3) zu der Source hin ausgegeben, und der Pegel des Ausgangssignals OUT3 variiert zu dem hohen Pegel hin. Darauf folgend wird der TFT 6 der zweiten Stufe RS(2) eingeschaltet, und die elektrische Ladung, akkumuliert in dem Knoten A2, wird über den TFT 6 ohne Verwendung des TFT 1 der zweiten Stufe RS(2) und des TFT 3 der ersten Stufe RS(1) entladen, um die Referenzspannung Vss zu erhalten. Deshalb wird der Zustand des niedrigen Pegels und des Ausgangssignals OUT1 beibehalten, und die TFTs 2 und 5 der zweiten Stufe RS(2) werden dadurch abgeschaltet, während der TFT 3 eingeschaltet wird. Das bedeutet, dass, da die Gate-Spannung des TFT 2 auf den niedrigen Pegel abfällt und der TFT 3 in der zweiten Stufe RS(2) eingeschaltet ist, das Potenzial des Ausgangssignals OUT2 sicher die Referenzspannung Vss wird, und dieser Zustand hält zumindest bis zu dem Zeitpunkt Tn + 1 an. Danach wird, in einer Periode von dem Zeitpunkt T2 zu dem Zeitpunkt T3, wenn das Taktsignal CK1 abfällt, der Pegel des Ausgangssignals OUT3 der niedrige Pegel.
Zusätzlich wird, in einer Periode von dem Zeitpunkt T3 zu einem anderen Zeitpunkt T4, der TFT 1 in der vierten Stufe RS(4) durch das Ausgangssignal OUT3 der dritten Stufe RS(3) eingeschaltet, das auf den hohen Pegel angestiegen ist. Als ein Ergebnis bewirkt eine Ausgabe der Versorgungsspannung Vdd von der Source des TFT 1 der vierten Stufe RS(4), dass das Potenzial des Knotens A4 auf den hohen Pegel ansteigt, und die TFTs 2 und 5 der vierten Stufe RS(4) werden eingeschaltet, während der TFT 3 abgeschaltet ist.
Danach variieren, wenn die vierte und die darauf folgende Stufen RS(4), RS(5), ..., die Betriebsweise ähnlich zu der Vorstehenden entsprechend zu jeder einen Abtastperiode Q durchführen, die Ausgangssignal OUT4, OUT5, ..., auf den hohen Pegel für jede vorbestimmte Periode in der einen Abtastperiode Q. Weiterhin wird, in einer Periode von dem Zeitpunkt Tn – 1 zu dem Zeitpunkt Tn, der TFT 1 der n-ten Stufe RS(n) durch das Ausgangssignal OUTn – 1 der n – 1-ten Stufe RS(n – 1) eingeschaltet, das auf den hohen Pegel angestiegen ist. Als eine Folge bewirkt die Ausgabe der Versorgungsspannung Vdd von der Source des TFT 1 der n-ten Stufe RS(n), dass sich das Potenzial des Knotens An zu dem hohen Pegel hin ändert, und die TFTs 2 und 5 der n-ten Stufe RS(n) werden eingeschaltet, während der TFT 3 abgeschaltet ist.
Darauf folgend wird, zu dem Zeitpunkt Tn, wenn das Taktsignal CK2 auf den hohen Pegel ansteigt, dieses Signal von dem Drain des TFT 2 der n-ten Stufe RS(n) zu der Source ausgegeben, und der Pegel des Ausgangssignals OUTn ändert sich zu dem hohen Pegel hin. Danach ändert sich, wenn das Taktsignal CK2 bis zu dem Zeitpunkt Tn + 1 abfällt, das Ausgangssignal OUTn zu dem niedrigen Pegel hin.
Dann ändert sich zu dem Zeitpunkt Tn + 1 der Pegel des Reset-Signals Dend nun zu dem hohen Pegel hin. Als eine Folge wird, wenn der TFT 1 der n-ten Stufe RS(n) eingeschaltet ist, die elektrische Ladung, akkumuliert in dem Knoten A2, so entladen, dass die TFTs 2 und 5 der zweiten Stufe RS(2) abgeschaltet werden und der TFT 3 eingeschaltet wird. Weiterhin wird keine elektrische Ladung in den Knoten A1 bis An in allen Stufen RS(1) bis RS(n) akkumuliert, bis das Startsignal Dst auf dem hohen Pegel darauf folgend hinzugeführt wird, und sich die TFTs 2 und 5 in dem EIN-Zustand befinden, während der TFT 3 in dem AUS-Zustand verbleibt.
Es wird nun eine Beschreibung darüber angegeben, wie sich die Potenziale des Gates, des Drains und der Source eines TFT 1 ändern, während sich das Ausgangssignal von der ersten Stufe RS(1) zu der n-ten Stufe RS(n) ändert, unter Heranziehen des TFT 1 der dritten Stufe RS(3) als Beispiel. Die unteren drei Abschnitte in 12 stellen Änderungen in dem Potenzialpegel des Gates, des Drains und der Source des TFT 1 in der dritten Stufe RS(3) dar.
Wie in der Figur dargestellt ist, steigt die Gate-Spannung des TFT 1 zu dem hohen Pegel hin (im Wesentlichen Vdd) nur dann an, wenn das Ausgangssignal OUT2 der zweiten Stufe RS(2) auf dem hohen Pegel in einer Periode von dem Zeitpunkt T2 zu dem Zeitpunkt T3 ist. Da die Versorgungsspannung Vdd konstant zu dem Drain des TFT 1 zugeführt wird, ist die Drain-Spannung konstant die Versorgungsspannung Vdd. Wenn die elektrische Ladung in dem Konten A3 zu dem Zeitpunkt T2 akkumuliert ist, ändert sich die Source-Spannung des TFT 1 zu einem Spannungspegel, der niedriger als Vdd ist, durch dessen Schwellwertspannung. Wenn das Taktsignal CK1 auf dem hohen Pegel in einer Periode von dem Zeitpunkt T3 zu dem Zeitpunkt T4 ist, erreicht die Source-Spannung den Pegel, der ungefähr das zweifache der Versorgungsspannung Vdd ist, und zwar durch den vorstehend beschriebenen Bootstrap-Effekt. Bei und nach der Änderung der Ausgangsspannung der vierten Stufe RS(4) zu dem hohen Pegel zu dem Zeitpunkt T4 fällt die Source-Spannung wieder auf den niedrigen Pegel ab.
Wie vorstehend beschrieben ist, befindet sich die Gate-Spannung des TFT 1 der k-ten Stufe RS(k) in einer Abtastung des Schieberegisters konstant auf dem niedrigen Pegel (Referenzspannung Vss), mit der Ausnahme dann, wenn zumindest das Startsignal Dst oder das Ausgangssignal OUTk – 1 der vorhergehenden Stufe erneut auf den hohen Pegel hin ansteigt. Deshalb ist die Periode, in der die Gate-Spannung jedes TFT 1 positiv relativ in Bezug auf irgendeine andere Spannung der Drain-Spannung und der Source-Spannung ist, nur eine Periode, in der das Taktsignal CK1 oder CK2 einmal auf dem hohen Pegel ist, wenn die Taktsignale CK1 und CK2, das Startsignal Dst und das Reset-Signal Dend gleich zueinander sind, die Spannung mit hohem Pegel gleich zu der Versorgungsspannung Vdd ist und die Spannung mit niedrigem Pegel gleich zu der Referenzspannung Vss ist.
Weiterhin ist, wenn die Spannung mit hohem Pegel der Taktsignale CK1 und CK2 des Startsignals Dst und des Reset-Signals Dend eine Spannung, gedämpft durch eine parasitäre Kapazität zwischen dem Gate und dem Drain des TFT 1, zum Beispiel, ist, die niedriger als das Potenzial des Knotens A3 in der Periode von dem Zeitpunkt T3 zu dem Zeitpunkt T4, die Gate-Spannung des TFT 1 konstant niedriger als die Source-Spannung und die Drain-Spannung des TFT. Es ist deshalb möglich, eine Verschiebung der Gate-Schwellwertspannung des TFT 1 der k-ten Stufe RS(k) so zu verschieben, dass sie positiv ist.
Wie vorstehend beschrieben ist, ist, in dem Schieberegister, das den Gate-Treiber 152 in dieser Ausführungsform bildet, die Periode, in der die Gate-Spannung des TFT 1 jeder Stufe positiv relativ in Bezug auf die Drain- und Source-Spannungen ist, relativ kurz. In Verbindung mit der Charakteristik des TFT ist, wenn die Gate-Spannung positiv relativ in Bezug auf die Drain- und Source-Spannungen wird, die Schwellwertcharakteristik dazu geeignet, dass sie positiv verschoben wird. Jedoch verschiebt sich, gerade dann, wenn die Spannung negativ relativ in Bezug auf die Drain- und Source-Spannungen wird, die Schwellwertcharakteristik nur schwer zu negativ hin.
Mit anderen Worten tritt, da sich die Charakteristik des TFT 1 nur selten gerade dann ändert, wenn das Schieberegister dieser Ausführungsform für eine lange Zeit verwendet wird, der Fall nur schwer auf, dass der TFT 1 nicht zu dem Zeitpunkt eingeschaltet wird, zu dem der TFT 1 im Wesentlichen eingeschaltet werden sollte, und die elektrische Ladung kann in den Knoten A1 bis An akkumuliert werden. Deshalb kann das Schieberegister stabil für eine lange Zeitperiode arbeiten, um dadurch die Haltbarkeit zu verbessern.
Weiterhin wird natürlich ein Fehler des Anzeigebereichs 210, in dem das Schieberegister als der Gate-Treiber 152 angewandt wird, beseitigt, was die Haltbarkeit der digitalen Standbildkamera, die diesen Bereich umfasst, verbessert.
In dieser Ausführungsform besitzt der Gate-Treiber 152, angewandt bei der Flüssigkristallanzeige, die den Anzeigebereich 210 bildet, eine Struktur, wie sie in 11 dargestellt ist, und ist durch das Schieberegister, das entsprechend dem Zeitdiagramm, dargestellt in 12, durch das Steuersignal, ausgegeben von der Steuereinheit 150, arbeitet, aufgebaut. Allerdings ist das Schieberegister, das als der vorstehend beschriebene Gate-Treiber 152 anwendbar ist, nicht hierauf beschränkt.
13 zeigt eine Ansicht, die die Schaltungsstruktur eines anderen Schieberegister darstellt, das als der Gate-Treiber 152 der obere Gate-Treiber 72 und der untere Gate-Treiber 73 anwendbar ist. Um eine Beschreibung über einen Unterschied von dem Schieberegister, dargestellt in 11, anzugeben, wird das Taktsignal CK1 zu dem Drain des TFT 1 in den ungerade nummerierten Stufen RS(1), RS(3), ..., RS(n – 1) zugeführt und das Taktsignal CK2 wird zu demselben in den gerade nummerierten Stufen RS(2), RS(4), ..., RS(n), jeweils, zugeführt. Die Spannung mit hohem Pegel der Taktsignale CK1 und CK2, des Startsignals Dst und des Reset-Signals Dend ist gleich zu der Versorgungs spannung Vdd, und die Spannung unter niedrigem Pegel desselben ist gleich zu der Referenzspannung Vss.
Ein Unterschied im Betrieb des Schieberegisters, dargestellt in 13, gegenüber dem Schieberegister, dargestellt in 11, wird nun unter Bezugnahme auf das Zeitdiagramm der 14 beschrieben. In einer Periode von dem Zeitpunkt T0 zu einem anderen Zeitpunkt T1 steigt, wenn das Startsignal Dst auf den hohen Pegel ansteigt und der TFT 1 der ersten Stufe RS(1) eingeschaltet ist, das Taktsignal CK2, zugeführt zu dem Drain des TFT 1, auf den hohen Pegel an, um dadurch die elektrische Ladung in dem Knoten A1 zu akkumulieren.
In einer Periode von dem Zeitpunkt T1 zu dem nächsten Zeitpunkt T2 ändert sich, wenn das Ausgangssignal OUT1 der ersten Stufe RS(1) auf den hohen Pegel ansteigt und der TFT 1 der zweiten Stufe RS(2) eingeschaltet ist, das Taktsignal CK1, zugeführt zu dem Drain des TFT 1, zu dem hohen Pegel hin, was demzufolge die elektrische Ladung in dem Knoten A2 akkumuliert. Danach ändert sich, in einer Periode von dem Zeitpunkt Tn – 1 zu dem Zeitpunkt Tn, wenn das Ausgangssignal OUTn – 1 der n – 1-ten Stufe RS(n – 1) zu dem hohen Pegel ansteigt und der TFT 1 der n-ten Stufe RS(n) eingeschaltet ist, das Taktsignal CK2, zugeführt zu dem Drain des TFT 1, ähnlich zu dem hohen Pegel hin, und die elektrische Ladung wird in dem Knoten An akkumuliert.
Wie durch die unteren drei Abschnitte in 14 angezeigt ist, die eine Änderung in dem Potenzialpegel des Gates, des Drains und der Source des TFT 1 in diesem Schieberegister unter Heranziehen der dritten Stufe RS(3) zum Beispiel erläutern, befindet sich nur dann, wenn das Ausgangssignal OUT2 der zweiten Stufe RS(2) auf dem hohen Pegel in der Periode von dem Zeitpunkt T2 zu dem Zeitpunkt T3 ist, das Potenzial auf dem hohen Pegel (im Wesentlichen Vdd). Die Drain-Spannung befindet sich auf dem hohen Pegel (im Wesentlichen Vdd) nur dann, wenn das Taktsignal CK2 auf dem hohen Pegel ist. Wenn die elektrische Ladung in dem Knoten A3 zu dem Zeitpunkt T2 akkumuliert ist, ändert sich die Source-Spannung zu dem Spannungspegel hin, der niedriger als Vdd ist, um dessen Schwellwertspannung. Weiterhin ändert sich, während das Taktsignal CK1 auf dem hohen Pegel in einer Periode von dem Zeitpunkt T3 zu dem Zeitpunkt T4 ist, die Source-Spannung zu einem Pegel, der ungefähr das zweifache der Versorgungsspannung Vdd ist.
Hierbei wird, wenn die Periode, in der die Drain-Spannung des TFT 1 höher als die Gate-Spannung ist, ausreichend lang ist, die Gate-Schwellwertspannung so verschoben, dass sie negativ ist, und das Potenzial des Knotens A wird durch elektrischen Leckagestrom in dem AUS-Zustand erhöht, der möglicherweise eine Fehlfunktion auslöst. Allerdings ist in diesem Schieberegister die Periode, in der die Drain-Spannung des TFT 1 auf dem hohen Pegel ist, kürzer als diejenige des Schieberegisters, das in 11 dargestellt ist. Das bedeutet, dass die Periode einer Differenz in dem Potenzial zwischen dem Gate und dem Drain und zwischen der Source und dem Drain des TFT 1 kurz ist. Deshalb ist die Beanspruchung aufgrund einer Spannung, angelegt an den TFT 1, kleiner als diejenige in dem Schieberegister, das in 11 gezeigt ist, und der elektrische Leckagestrom ist auch klein. Weiterhin wird die Charakteristik der Vorrichtung des TFT 1 nur selten verschlechtert und demzufolge wird ein Fehler nur selten hervorgerufen, gerade dann, wenn das Schieberegister für eine lange Zeit verwendet wird.
15 zeigt eine Ansicht, die die Schaltungsstruktur eines noch anderen Schieberegisters darstellt, das als der Gate-Treiber 152, der obere Gate-Treiber 72 und der untere Gate-Treiber 73 anwendbar ist. Um eine Beschreibung eines Unterschieds gegenüber dem Schieberegister, dargestellt in 11, anzugeben, wird ein Spannungssignal V1 zugeführt. Der hohe Pegel des Spannungssignals V1 ist niedriger als der Pegel der Versorgungsspannung Vdd, ist allerdings ein Pegel, der zum Akkumulieren in den Knoten A1 bis An der elektrischen Ladung geeignet ist, die ausreichend ist, um die TFTs 2 und 5 einzuschalten. Andererseits ist der niedrige Pegel des Spannungssignals V1 derselbe wie die Referenzspannung Vss. Die Spannung mit hohem Pegel der Taktsignale CK1 und CK2, des Startsignals Dst und des Reset-Signals Dend ist gleich zu der Versorgungsspannung Vdd, und die Spannung Vdd und die Spannung mit niedrigem Pegel desselben ist gleich der Referenzspannung Vss.
Ein Unterschied in der Betriebsweise des Schieberegisters, dargestellt in 15, gegenüber dem Schieberegister, das in 11 dargestellt ist, wird nun unter Bezugnahme auf das Zeitdiagramm in 16 beschrieben. In der Betriebsweise entsprechend diesem Zeitdiagramm wird das Spannungssignal V1 konstant auf dem hohen Pegel gehalten.
In einer Periode von dem Zeitpunkt T0 zu einem anderen Zeitpunkt T1 wird, wenn sich das Startsignal Dst zu dem hohen Pegel hin ändert und der TFT 1 der ersten Stufe RS(1) eingeschaltet ist, das Spannungssignal V1 von dem Drain des TFT 1 zu der Source ausgegeben, um dadurch die elektrische Ladung in dem Knoten A1 zu akkumulieren. Zu diesem Zeitpunkt ist, obwohl das Potenzial des Knotens A1 niedriger als dasjenige des Spannungssignals V1 ist, das niedriger als die Versorgungsspannung Vdd ist, und zwar um die Schwellwertspannung des TFT 1, dieses höher als die Schwellwertspannung der TFTs 2 und 5. Als eine Folge werden die TFTs 2 und 5 eingeschaltet und der TFT 3 wird in der ersten Stufe RS(1) abgeschaltet. Weiterhin wird, zu dem Zeitpunkt T1, wenn das Taktsignal CK1 ansteigt, der Pegel des Ausgangssignals OUT1 der hohe Pegel.
Danach steigt, in einer Periode von dem Zeitpunkt Tn – 1 zu dem Zeitpunkt Tn, das Ausgangssignal OUTn – 1 der n – 1-ten Stufe RS(n – 1) auf den hohen Pegel an und der TFT 1 der n-ten Stufe RS(n) wird ähnlich eingeschaltet. Demzufolge wird die elektrische Ladung, die dazu geeignet ist, das Potenzial niedriger als das Spannungssignal V1 um die Schwellwertspannung des TFT 1 zu liefern, in dem Knoten An akkumuliert und die TFTs 2 und 5 werden eingeschaltet und der TFT 3 wird in der n-ten Stufe RS(n) abgeschaltet. Weiterhin wird, zu dem Zeitpunkt Tn, wenn das Taktsignal CK2 ansteigt, der Pegel des Ausgangssignals OUTn der hohe Pegel.
Es wird nun eine Beschreibung darüber vorgenommen, wie sich das Potenzial des Gates, des Drains und der Source eines TFT 1 in diesem Schieberegister ändert, unter Heranziehen des TFT 1 in der dritten Stufe RS(3), zum Beispiel, unter Bezugnahme auf die unteren drei Abschnitte in 16. Wie in der Zeichnung dargestellt ist, ist die Gate-Spannung des TFT 1 im Wesentlichen gleich zu der Versorgungsspannung Vdd nur dann, wenn das Ausgangssignal OUT2 in der zweiten Stufe RS(2) auf dem hohen Pegel in einer Periode von dem Zeitpunkt T2 zu dem Zeitpunkt T3 ist.
Die Drain-Spannung des TFT 1 wird auf einen Pegel des Spannungssignals V1 beibehalten, nämlich einem Pegel, der leicht niedriger als die Versorgungsspannung Vdd ist. Wenn die elektrische Ladung in dem Knoten A3 zu dem Zeitpunkt T1 akkumuliert ist, ändert sich die Source-Spannung des TFT 1 zu dem Spannungspegel niedriger als das Spannungssignal V1 um dessen Schwellwertspannung. Weiterhin ändert sich diese Source-Spannung zu dem Pegel höher als das Spannungssignal V1 um nahezu der Versorgungsspannung Vdd, wenn sich das Taktsignal CK1 auf dem hohen Pegel in einer Periode von dem Zeitpunkt T3 zu dem Zeitpunkt T4 befindet.
Das bedeutet, dass der Pegel der Source-Spannung des TFT 1 zu diesem Zeitpunkt leicht höher als die Versorgungsspannung Vdd ist, allerdings ausreichend niedriger als eine Spannung ist, die das zweifache der Versorgungsspannung Vdd ist. Deshalb wird, in dem TFT 1, eine Differenz in dem Potenzial zwischen dem Gate und dem Drain, wenn sich das Gate auf dem AUS-Pegel befindet, kleiner, und eine Differenz in dem Potenzial zwischen dem Gate und der Source wird, wenn die Source-Spannung maximal ist, auch kleiner. Ähnlich wird die Gate-Spannung des TFT 2, die Gate-Spannung des TFT 5 und die Drain-Spannung des TFT 6 nicht so groß wie solche in dem Schieberegister, dargestellt in 11. Deshalb wird keine große Beanspruchung aufgrund der Spannung auf die TFTs 1, 2, 5 und 6 aufgebracht, und die Vorrichtungscharakteristik der TFT 1, 2, 5 und 6 wird nur selten verglichen mit dem Schieberegister, das in 11 dargestellt ist, verschlechtert. Deshalb tritt ein Fehler nur selten auch dann auf, wenn das Schieberegister für eine lange Zeit verwendet wird.
Das Schieberegister, dargestellt in 15, kann auch entsprechend dem Zeitdiagramm, das in 17 dargestellt ist, arbeiten. In der Betriebsweise entsprechend zu diesem Zeitdiagramm ändert sich das Spannungssignal V1 zu dem hohen Pegel hin nur in einer Periode, in der entweder das Taktsignal CK1 oder CK2 auf dem hohen Pegel ist. Es wird eine Beschreibung über den Unterschied der Betriebsweise entsprechend diesem Zeitdiagramm gegenüber der Betriebsweise entsprechend dem Zeitdiagramm, das in 16 angegeben ist, vorgenommen.
Nur wenn das Startsignal Dst auf dem hohen Pegel in der Periode von dem Zeitpunkt T0 zu einem anderen Zeitpunkt T1 ist, steigt das Spannungssignal V1 auf den hohen Pegel an, und die elektrische Ladung wird in dem Knoten A1 akkumuliert. Nur wenn das Ausgangssignal OUT1 auf dem hohen Pegel in einer Periode von dem Zeitpunkt T1 zu einem anderen Zeitpunkt T2 ist, ändert sich das Spannungssignal V1 zu dem hohen Pegel hin, und die elektrische Ladung wird in dem Knoten A2 akkumuliert. Danach steigt, in einer Periode von dem Zeitpunkt Tn – 1 zu dem Zeitpunkt Tn nur dann, wenn das Ausgangssignal OUTn – 1 auf dem hohen Pegel ist, das Spannungssignal V1 ähnlich auf den hohen Pegel an, um dadurch die elektrische Ladung in dem Knoten An zu akkumulieren.
In dem Fall dieses Betriebs ist, wie in den unteren drei Abschnitten in 17, unter Heranziehen der dritten Stufe RS(1) zum Beispiel, dargestellt ist, eine Periode, in der eine Differenz in dem Potenzial zwischen dem Gate und dem Drain und zwischen der Source und dem Drain des TFT 1 kürzer als diejenige in dem Fall der Betriebsweise, dargestellt in 16, die Spannungsbeanspruchung aufgrund der Spannung, aufgebracht an den TFT 1, klein. Deshalb tritt, da die Vorrichtungscharakteristik des TFT 1 nur selten verglichen mit dem Fall der Betriebsweise, dargestellt in 16, verschlechtert wird, ein Fehler nur selten sogar dann, wenn das Schieberegister für eine lange Zeit verwendet wird, auf.
18 zeigt eine Ansicht, die die Schaltungsstruktur der Schieberegister, anwendbar als der Gate-Treiber 152, der obere Gate-Treiber 72 und der untere Gate-Treiber 73, darstellt. Um einen Unterschied gegenüber dem Schieberegister, dargestellt in 13, zu erläutern, wird ein Taktsignal CK1' zu dem Drain des TFT 1 in den ungerade nummerierten Stufen RS(1), RS(3), ..., RS(n – 1) zugeführt, und ein Taktsignal CK2' wird zu demselben in gerade nummerierten Stufen RS(2), RS(4), ..., RS(n), jeweils, zugeführt. Der hohe Pegel der Taktsignale CK1' und CK2' ist niedriger als der Pegel der Versorgungsspannung Vdd, allerdings kann er in den Knoten A1 bis An die elektrische Ladung akkumulieren, die ausreichend zum Einschalten der TFTs 2 und 5 ist.
Ein Unterschied in der Betriebsweise des Schieberegisters, dargestellt in 18, gegenüber dem Schieberegister, das in 13 dargestellt ist, wird nun unter Bezugnahme auf das Zeitdiagramm in 19 beschrieben. Wenn sich das Startsignal Dst zu dem hohen Pegel in einer Periode von dem Zeitpunkt T0 zu dem Zeitpunkt T1 hin ändert, steigt das Taktsignal CK1' auf den hohen Pegel an und die elektrische Ladung wird in dem Knoten A1 akkumuliert. Wenn sich das Ausgangssignal OUT1 zu dem hohen Pegel in einer Periode von dem Zeitpunkt T1 zu dem Zeitpunkt T2 ändert, steigt das Taktsignal CK1' zu dem hohen Pegel hin an und die elektrische Ladung wird in dem Knoten A1 akkumuliert. Danach steigt, wenn das Ausgangssignal OUTn – 1 auf den hohen Pegel in einer Periode von dem Zeitpunkt Tn – 1 zu dem Zeitpunkt Tn ansteigt, das Taktsignal CK1' zu dem hohen Pegel hin an und die elektrische Ladung in dem Knoten An wird akkumuliert.
Wie in den unteren drei Abschnitten in 19, unter Heranziehen des TFT 1 der dritten Stufe RS(3), zum Beispiel, dargestellt ist, ist die Source-Spannung jedes TFT 1 leicht höher als die Versorgungsspannung Vdd, gerade dann, wenn sie Source-Spannung auf dem maximalen Pegel ist, allerdings ist sie ausreichend niedriger als eine Spannung, die das zweifache der Versorgungsspannung Vdd ist. Ähnlich werden die Gate-Spannung des TFT 2, die Gate-Spannung des TFT 5 und die Drain-Spannung des TFT 6 nicht so groß wie solche des Schieberegisters, dargestellt in 13. Dementsprechend wird eine Beanspruchung aufgrund einer großen Spannung nicht auf die TFTs 1, 2, 5 und 6 aufgebracht. Weiterhin wird eine Periode, in der eine Differenz in dem Potenzial zwischen dem Gate und dem Drain und zwischen der Source und dem Drain des TFT 1 erzeugt wird, kürzer als diejenige an dem Schieberegister, dargestellt in 15. Da die Vorrichtungscharakteristik der TFTs 1, 2, 5 und 6 nur selten verglichen mit den Schieberegistern, dargestellt in den 13 und 15, verschlechtert wird, wird ein Fehler selten auch dann hervorgerufen, wenn das Schieberegister für eine lange Zeit verwendet wird.
[Zweite Ausführungsform]
Eine digitale Standbildkamera entsprechend dieser Ausführungsform ist im Wesentlichen dieselbe wie diejenige gemäß der ersten Ausführungsform, ist allerdings gegenüber der vorstehenden Ausführungsform dahingehend unterschiedlich, dass ein Winkelsensor 240, angezeigt durch eine unterbrochene Linie in 2, vorgesehen ist. Zusätzlich ist ein Schieberegister, angewandt als der Gate-Treiber 152 in dem Anzeigebereich 210, unterschiedlich gegenüber der ersten Ausführungsform, und ein Schieberegister, das ein Ausgangssignal in sowohl einer Vorwärts- als auch einer Rückwärts-Richtung verschieben kann, wird in dieser Ausführungsform verwendet. Zusätzlich sind in dieser Hinsicht Signale, ausgegeben als die Steuersignalgruppe Gcnt von der Steuereinheit 150, auch leicht unterschiedlich.
Der Winkelsensor 240 erfasst einen Winkel eines Objektiveinheit-Bereichs 202 in Bezug auf einen Bereich 201 eines Kamerahauptgehäuses. Ein Erfassungssignal des Winkelsensors 240 wird zu einer CPU 222 eingegeben und die CPU 222 führt zu einem Anzeigebereich 210 ein Steuersignal zu, das anzeigt, dass eine Anzeigeabtastrichtung (Richtung des Verschiebevorgangs des Schieberegisters, angewandt als der Gate-Treiber 152) entweder die Vorwärts-Richtung oder die Rückwärts-Richtung, entsprechend diesem Erfassungssignal, ist.
20 zeigt eine Ansicht, die einen Schaltungsaufbau des Schieberegisters, angewandt als der Gate-Treiber 152 in dieser Ausführungsform, darstellt. Dieses Schieberegister ist auch durch n-Stufen RS(1) bis RS(n) gebildet, deren Zahl gleich zu derjenigen der Gate-Leitungen GL in einem Anzeigebereich 151 ist, und jede der Stufen RS(1) bis RS(n) ist aus sechs TFTs 1 bis 6 ähnlich zu dem Schieberegister, dargestellt in 11, aufgebaut. Hierbei sind die TFTs 1 bis 6 alle in ähnlicher Weise Feldeffekttransistoren vom n-Kanal-Typ.
Es wird nun eine Beschreibung über einen Unterschied des Schieberegisters, dargestellt in 20, gegenüber demjenigen, das in 11 dargestellt ist, angegeben, wo bei ein Spannungssignal V1 zu dem Drain des TFT 1 in jeder der Stufen RS(1) bis RS(n), anstelle der Versorgungsspannung Vdd, zugeführt wird. Ein Spannungssignal V2 wird zu der Source des TFT 6 in jeder der Stufen RS(1) bis RS(n) anstelle der Referenzspannung Vss zugeführt.
Ein Steuersignal D1 wird zu dem Gate des TFT 1 in der ersten Stufe RS(1) anstelle des Startsignals Dst zugeführt. Ein Steuersignal D2 wird zu dem Gate des TFT 6 in der n-ten Stufe RS(n) anstelle des Reset-Signals Dend zugeführt. Pegel der Spannungssignale V1 und V2 unterscheiden sich in Abhängigkeit von einem Vorwärts-Betrieb und einem Rückwärts-Betrieb, und der Zeitpunkt, zu dem die Steuersignale D1 und D2 zu dem hohen Pegel ansteigen, unterscheidet sich in Abhängigkeit von dem Vorwärts-Betrieb und dem Rückwärts-Betrieb.
Die Betriebsweise der digitalen Standbildkamera gemäß dieser Ausführungsform wird nun beschrieben. Eine Erläuterung wird zuerst in Bezug auf die Betriebsweise des Schieberegisters, das den vorstehend erwähnten Gate-Treiber 152 bildet, entsprechend dem Fall einer Vorwärts-Verschiebung und dem Fall einer Rückwärts-Verschiebung, unter Bezugnahme auf die Zeitdiagramme der 21 und 22, vorgenommen.
Es sollte angemerkt werden, dass der hohe Pegel der Taktsignale CK1 und CK2, der Spannungssignale V1 und V2 und der Steuersignale D1 und D2 gleich zu der Versorgungsspannung Vdd in diesen Zeitdiagrammen ist. Andererseits ist der niedrige Pegel dieser Signale gleich zu der Referenzspannung Vss. Eine Abtastperiode Q entspricht einer horizontalen Periode in dem Anzeigebereich 210.
Weiterhin sind, vor Beginn des Verschiebevorgangs entsprechend diesen Zeitdiagrammen (vor T0), alle Ausgangssignale OUT1 bis OUTn auf dem niedrigen Pegel. Weiterhin wird, in irgendeiner der Stufen RS(1) bis RS(n), keine elektrische Ladung in den Knoten A1 bis An akkumuliert, und die TFTs 2 und 5 befinden sich in dem EIN-Zustand, während sich der TFT 3 in dem AUS-Zustand befindet.
21 zeigt ein Zeitdiagramm, das die Betriebsweise in dem Fall der Vorwärts-Verschiebung darstellt. In diesem Fall wird der Pegel des Spannungssignals V1 auf dem hohen Pegel gleich zu der Versorgungsspannung Vdd gehalten und der Pegel des Spannungssignals V2 wird auf dem niedrigen Pegel gleich zu der Referenzspannung Vss gehalten. Weiterhin steigt das Steuersignal D1 auf den hohen Pegel nur in einer festgelegten Periode von dem Zeitpunkt T0 zu dem Zeitpunkt T1 an. Das Steuersignal D2 steigt auf den hohen Pegel nur in einer festgelegten Periode von dem Zeitpunkt Tn zu dem Zeitpunkt Tn + 1 an.
Das bedeutet, dass, in der ersten Ausführungsform, wenn das Steuersignal D1 und das Steuersignal D2 gegen das Startsignal Dst und das Reset-Signal Dend, jeweils, ersetzt werden, die Betriebsweise gleich zu derjenigen des Schieberegisters, erläutert in Verbindung mit dem Zeitdiagramm der 12, erhalten werden kann. Deshalb steigen die Ausgangssignale OUT1 bis OUTn sequenziell auf den hohen Pegel an und werden für jede festgelegte Periode in einer Abtastperiode Q verschoben.
Andererseits ist 22 ein Zeitdiagramm, das die Betriebsweise in dem Fall einer Rückwärts-Verschiebung darstellt. In diesem Fall wird der Pegel des Spannungssignals V1 auf dem niedrigen Pegel gleich zu der Referenzspannung Vss beibehalten und der Pegel des Spannungssignals V2 wird auf dem hohen Pegel gleich zu der Versorgungsspannung Vdd beibehalten. Weiterhin steigt das Steuersignal D2 auf den hohen Pegel nur in einer festgelegten Periode von dem Zeitpunkt T0 zu dem Zeitpunkt T1 an. Das Steuersignal D1 steigt auf den hohen Pegel nur in einer festgelegten Periode von dem Zeitpunkt Tn zu dem Zeitpunkt Tn + 1 an.
In einer Periode von dem Zeitpunkt T0 zu dem Zeitpunkt T1 wird, wenn das Steuersignal D2 auf den hohen Pegel ansteigt, der TFT 6 der n-ten Stufe RS(n) eingeschaltet und das Spannungssignal V2 auf dem hohe Pegel wird von der Source des TFT 6 zu der Source ausgegeben. Als eine Folge wird die elektrische Ladung in dem Knoten An der n-ten Stufe RS(n) akkumuliert, und die TFTs 2 und 5 werden eingeschaltet, während der TFT 3 abgeschaltet ist. Da der TFT 2 der n-ten Stufe RS(n) eingeschaltet ist, allerdings das Taktsignal CK2 auf dem niedrigen Pegel in dieser Periode verbleibt, verbleibt das Ausgangssignal OUT2 auf dem niedrigen Pegel.
Darauf folgend wird zu dem Zeitpunkt T1, wenn das Taktsignal CK2 auf den hohen Pegel ansteigt, dieses Signal von dem Drain des TFT 2 der n-ten Stufe RS(n) zu der Source ausgegeben, und das Ausgangssignal OUTn steigt auf den hohen Pegel an. Danach ändert sich, wenn das Taktsignal CK2 bis zu dem Zeitpunkt T2 abfällt, das Ausgangssignal OUTn zu dem niedrigen Pegel hin.
Weiterhin wird in einer Periode von dem Zeitpunkt T1 zu dem Zeitpunkt T2 der TFT 6 der n – 1-ten Stufe RS(n – 1) durch das Ausgangssignal OUTn der n-ten Stufe RS(n) eingeschaltet, das auf den hohen Pegel angestiegen ist. Darauf folgend bewirkt die Ausgabe des Spannungssignals V2 auf dem hohen Pegel von dem Drain des TFT 6 in der n – 1-ten Stufe RS(n – 1), dass sich das Potenzial des Knotens An – 1 zu dem hohen Pegel hin ändert, und die TFTs 2 und 5 werden eingeschaltet, während der TFT 3 in der n – 1-ten Stufe RS(n – 1) abgeschaltet wird.
Dann wird, zu dem nächsten Zeitpunkt T2, wenn sich das Taktsignal CK1 zu dem hohen Pegel ändert, dieses Signal von dem Drain des TFT 2 der n – 1-ten Stufe RS(n – 1) zu der Source ausgegeben und der Pegel des Ausgangssignals OUTn – 1 variiert zu dem hohen Pegel hin. Als eine Folge ist der TFT 1 nun in der n-ten Stufe RS(n) eingeschaltet, und die elektrische Ladung, akkumuliert in dem Knoten An, wird entladen, und die TFTs 2 und 5 werden abgeschaltet, während der TFT 3 in der n-ten Stufe RS(n) eingeschaltet ist. Danach fällt, wenn das Taktsignal CK1 bis zu dem Zeitpunkt T3 abfällt, das Ausgangssignal OUTn – 1 auf den niedrigen Pegel ab.
Weiterhin wird, in einer Periode von dem Zeitpunkt T1 zu einem anderen Zeitpunkt T2, der TFT 6 der n – 2-ten Stufe RS(n – 2) durch das Ausgangssignal OUTn – 1 der n – 1-ten Stufe RS(n – 1) eingeschaltet, das auf den hohen Pegel angestiegen ist. Demzufolge steigt, wenn das Spannungssignal V2 auf dem hohen Pegel von dem Drain des TFT 6 in der n – 2-ten Stufe RS(n – 2) ausgegeben ist, das Potenzial des Knotens An – 2 auf den hohen Pegel an, und die TFTs 2 und 5 werden eingeschaltet, während der TFT 3 in der n – 2-ten Stufe RS(n – 2) abgeschaltet ist.
Danach wiederholen die n – 2-te und die vorhergehenden Stufen RS(n – 2), RS(n – 3), ..., die Betriebsweise ähnlich zu der Vorstehenden entsprechend zu jeder einen Abtastperiode Q zu den vorhergehenden Stufen hin, und die Ausgangssignale OUTn – 2, OUTn – 3, ..., ändern sich demzufolge zu dem hohen Pegel in jeder vorbestimmten Periode innerhalb einer Abtastperiode Q hin. Weiterhin wird, in einer Periode von dem Zeitpunkt Tn – 1 zu dem Zeitpunkt Tn, der TFT 6 der ersten Stufe RS(1) durch das Ausgangssignal OUT2 der zweiten Stufe RS(2) eingeschaltet, das auf den hohen Pegel angestiegen ist. Demzufolge wird die elektrische Ladung in dem Knoten A1 in der ersten Stufe RS(1) akkumuliert und die TFTs 2 und 5 werden eingeschaltet, während der TFT 3 abgeschaltet wird.
Dann wird, zu dem Zeitpunkt Tn, wenn sich das Taktsignal CK1 zu dem hohen Pegel hin ändert, dieses Signal von dem Drain des TFT 2 der ersten Stufe RS(1) zu der Source ausgegeben, und der Pegel des Ausgangssignals OUT1 variiert zu dem hohen Pegel hin. Danach ändert sich, wenn das Taktsignal CK1 bis zu dem Zeitpunkt Tn + 1 abfällt, das Ausgangssignal OUT1 zu dem niedrigen Pegel hin.
Darauf folgend ändert sich zu dem Zeitpunkt Tn + 1 der Pegel des Steuersignals D1 zu dem hohen Pegel hin. Als eine Folge wird der TFT 1 der ersten Stufe RS(1) eingeschaltet, was die elektrische Ladung, akkumuliert in dem Knoten A1, entlädt, um dadurch die TFTs 2 und 5 abzuschalten und den TFT 3 in der zweiten Stufe RS(2) einzuschalten. Weiterhin wird, bevor sich das Steuersignal D2 zu dem hohen Pegel hin ändert, keine elektrische Ladung in den Knoten A1 bis An in allen Stufen RS(1) bis RS(n) akkumuliert, was demzufolge die TFTs 2 und 5 in dem EIN-Zustand und den TFT 3 in dem AUS-Zustand hält.
Die Betriebsweise der gesamten digitalen Standbildkamera entsprechend dieser Ausführungsform wird nun beschrieben, allerdings ist diese dieselbe wie die erste Ausführungsform, mit Ausnahme des folgenden Punkts. Um einen Unterschied gegenüber der ersten Ausführungsform zu erläutern, erfasst der Winkelsensor 240 einen Winkel des Objektiveinheit-Bereichs 202 in Bezug auf den Bereich 201 des Kamerahauptgehäuses und gibt das Erfassungssignal zu der CPU 222 ein. Die CPU 222 führt dann ein Steuersignal zu dem Anzeigebereich 210 entsprechend zu dem empfangenen Erfassungssignal zu.
In dem Anzeigebereich 210 schaltet die Steuereinheit 150 die Steuersignale D1 und D2 und die Spannungssignale V1 und V2, zugeführt als die Steuersignalgruppe Gcnt, zu dem Gate-Treiber 152 so um, dass die Vorwärts-Verschiebung bewirkt werden kann, wenn das Steuersignal, das anzeigt, dass das Abbildungsobjektiv 202a der Objektiveinheit 202 auf der gegenüberliegenden Seite des Anzeigebereichs 210 vorgesehen ist, von der CPU 222 zugeführt wird. Wenn das Steuersignal, das anzeigt, dass das Abbildungsobjektiv 202a auf der Seite des Anzeigebereichs 210 vorgesehen ist, von der CPU 222 zugeführt ist, schaltet die Steuereinheit 150 die Steuersignale D1 und D2 und die Spannungssignale V1 und V2, zugeführt als die Steuersignalgruppe Gcnt, zu dem Gate-Treiber 152, so um, dass die Rückwärts-Verschiebung durchgeführt werden kann.
Es wird nun eine Beschreibung der Betriebsweise, wenn ein Bild durch die digitale Standbildkamera, entsprechend dieser Ausführungsform, aufgenommen wird, vorgenommen, insbesondere in Bezug auf die Beziehung zwischen der Richtung des Bereichs 202 der Objektiveinheit und eines Bilds, das in dem Anzeigebereich 210 angezeigt ist, unter Angabe eines spezifischen Beispiels. Hierbei wird angenommen, dass die Modus- Einstelltaste 212a in den Aufzeichnungsmodus eingestellt ist und die CPU 222 ein Steuersignal zu dem Anzeigebereich 210 zum Ändern einer Abtastrichtung (Verschieberichtung des Verschieberegisters, das den Gate-Treiber 152 bildet) des Anzeigebereichs 151 entsprechend zu einem Erfassungssignal eines Winkelsensors 240 zuführt.
Unter Bezugnahme auf 23A wird zuerst eine Beschreibung der Betriebsweise der digitalen Standbildkamera angegeben, wenn ein Bild eines Objektivs, das vor einem Bediener der Kamera vorhanden ist, aufgenommen wird. In diesem Fall verschwenkt der Bediener der Kamera das Abbildungsobjektiv 202a des Bereichs 202 der Objektiveinheit in einer solchen Art und Weise, dass sie auf derselben Seite wie der Anzeigebereich 210 des Bereichs 201 des Kamerahauptgehäuses angeordnet ist, nämlich der Bereich 202 der Objektiveinheit ist unter im Wesentlichen 0° in Bezug auf den Bereich 201 des Kamerahauptgehäuses positioniert und nimmt ein Bild auf. Zu diesem Zeitpunkt ist die Abtastrichtung des Anzeigebereichs 151 durch den Gate-Treiber 152 die Vorwärts-Richtung.
In diesem Zustand passt die Anordnung der Pixel P(1, 1) bis P(n, m) in dem Anzeigebereich 151 zu der originalen vertikalen und horizontalen Richtung des Anzeigebereichs 151. Weiterhin passen die vertikale und horizontale Richtung des Bereichs 202 der Objektiveinheit zu der originalen vertikalen und horizontalen Richtung eines Bilds. Zu diesem Zeitpunkt bewirkt eine horizontale Abtastung von links nach rechts und eine vertikale Abtastung von oben nach unten in 23A entsprechend zu dem Bild, das durch das Abbildungsobjektiv 202a gebildet ist, dass ein elektrisches Signal von jedem Pixel der CCD-Bilderzeugungsvorrichtung 220 ausgegeben wird, und die entsprechenden Bilddaten werden in dem VRAM-Bereich des RAM 224 entwickelt.
Andererseits werden, in dem Anzeigebereich 210, die Daten des entwickelten Bilds entsprechend zu einer Richtung, angezeigt durch einen horizontalen Pfeil, dargestellt in 23B, abgerufen und werden zu der ersten bis m-ten Drain-Leitung DL in dem Anzeigebereich 151 innerhalb einer horizontalen Periode ausgegeben. Weiterhin wählt der Gate-Treiber 252 sequenziell die Gate-Leitungen GL in der Reihenfolge von der ersten bis zu der n-ten Gate-Leitung (in der Reihenfolge von der oberen Linie beziehungsweise Zeile zu den unteren Linien in 23B) in dem Anzeigebereich 151 aus.
Als eine Folge werden die Bilddaten entsprechend zu den Signalen, ausgegeben von dem Pixel, das original an der Oberseite der CCD-Bilderzeugungsvorrichtung 220 vorgesehen ist, an dem im Wesentlichen unteren Pixel im Anzeigebereich 151 angezeigt (obere Seite in 23B), und die Bilddaten entsprechend zu dem Signal, ausgegeben von dem Pixel, das ursprünglich auf der linken Seite in der CCD-Bilderzeugungsvorrichtung 220 vorgesehen ist, werden an dem im Wesentlichen linken Pixel (linke Seite in 23B) in dem Anzeigebereich 151 angezeigt. Deshalb ergibt sich, wie in 23B dargestellt ist, ein Bild, dessen Richtung gleich zu derjenigen des aufgenommenen Bilds ist.
Nachfolgend wird, unter Bezugnahme auf 24A, eine Beschreibung in Bezug auf die Betriebsweise der digitalen Standbildkamera vorgenommen, wenn ein Objekt auf der Seite des Anzeigebereichs 210 vorgesehen ist, zum Beispiel dann, wenn ein Bediener der Kamera selbst ein Objekt ist. In diesem Fall schwenkt der Bediener der Kamera das Abbildungsobjektiv 202a des Bereichs 202 der Objektiveinheit in einer solchen Art und Weise, dass dieses Objektiv zu der gegenüberliegenden Seite des Anzeigebereichs 210 des Bereichs 201 des Kamerahauptgehäuses gelangt, nämlich er verschwenkt den Bereich 202 der Objektiveinheit so, dass er unter im Wesentlichen 180° in Bezug auf den Bereich 201 des Kamerahauptgehäuses positioniert ist, um ein Bild aufzunehmen. Zu diesem Zeitpunkt ist die Abtastrichtung des Anzeigebereichs 151 durch den Gate-Treiber 152 die Rückwärts-Richtung.
In diesem Zustand ist, wie in 24A dargestellt ist, die Anordnung der Pixel P(1, 1) bis P(n, m) in dem Anzeigebereich 151 entgegengesetzt zu der originalen vertikalen und horizontalen Richtung des Anzeigebereichs 151. Weiterhin passen die vertikale und die horizontale Richtung des Bereichs 202 der Objektiveinheit zu der vertikalen und horizontalen Richtung eines Bilds. Zu diesem Zeitpunkt bewirken eine horizontale Abtastung von rechts nach links und eine vertikale Abtastung von oben nach unten in 24A, dass ein elektrisches Signal von einem jeden Pixel von der CCD-Bilderzeugungsvorrichtung 220 ausgegeben wird, und die entsprechenden Bilddaten werden in dem VRAM-Bereich des RAM 224 entwickelt.
Andererseits werden, in dem Anzeigebereich 210, die Daten des entwickelten Bilds entsprechend zu der Richtung, angezeigt durch einen horizontalen Pfeil, dargestellt in 24B, abgerufen und werden zu der ersten bis n-ten Drain-Zellen DL in dem Anzeigenbereich 151 innerhalb einer horizontalen Periode ausgegeben. Zusätzlich wählt der Gate-Treiber 152 sequenziell die Gate-Leitungen GL in der Reihenfolge von ersten bis zu der n- ten Gate-Leitung (in der Reihenfolge von der niedrigsten Gate-Leitung zu den oberen Gate-Leitungen in 24B) in dem Anzeigebereich 151 aus.
Darauf folgend werden die Bilddaten entsprechend zu dem Signal, ausgegeben von dem Pixel, das ursprünglich an der Oberseite der CCD-Bilderzeugungsvorrichtung 220 vorgesehen ist, auf dem im Wesentlichen unteren Pixel (untere Seite in 24B) in dem Anzeigebereich 151 angezeigt, und die Bilddaten entsprechend zu dem Signal, ausgegeben von dem Pixel, das ursprünglich an der linken Seite in der CCD-Bilderzeugungsvorrichtung 220 vorgesehen ist, wird an dem im Wesentlichen rechten Pixel (rechte Seite in 24B) in dem Anzeigebereich 151 angezeigt. Deshalb wird, wie in 24B dargestellt ist, ein Spiegelbild des aufgenommenen Bilds angezeigt.
Wie vorstehend beschrieben ist, arbeitet in dem Schieberegister, das als der Gate-Treiber 152 in der digitalen Standbildkamera entsprechend dieser Ausführungsform angewandt ist, der TFT 1 als ein Transistor zum Akkumulieren der elektrischen Ladung in den Knoten A1 bis An, und der TFT 6 dient als ein Transistor zum Entladen der akkumulierten elektrischen Ladung in dem Fall des Vorwärts-Betriebs. Andererseits wirkt, in dem Fall des Rückwärts-Betriebs, der TFT 1 als ein Transistor zum Entladen der elektrischen Ladung, akkumuliert in den Knoten A1 bis An, und der TFT 6 arbeitet als ein Transistor zum Akkumulieren der elektrischen Ladung. Da die TFTs 1 und 6 solche Funktionen haben können, kann eine Anzahl der TFTs 1 bis 6, die die jeweiligen Stufen RS(1) bis RS(n) bilden, gleich zu derjenigen in den Schieberegistern, angewandt als der Gate-Treiber 152 in der ersten Ausführungsform, sein. Deshalb kann ein Bereich, verglichen mit demjenigen der ersten Ausführungsform, nicht erhöht werden, und der relative Bereich des Bildanzeigebereichs kann nicht klein sein, gerade wenn der Gate-Treiber 152 auf demselben Substrat wie dasjenige des Anzeigebereichs 151 gebildet ist.
Zusätzlich kann, durch Anwenden des Schieberegisters, das dazu geeignet ist, einen Verschiebevorgang in sowohl der Vorwärts-Richtung als auch der Rückwärts-Richtung, zu dem Gate-Treiber 152, durchzuführen, ein Spiegelbild eines Bilds, aufgenommen durch die CCD-Bilderzeugungsvorrichtung 220, auf dem Anzeigebereich 210 durch nur Steuern der Steuersignalgruppe Gcnt, zugeführt zu der Steuereinheit 150, zu dem Gate-Treiber 152, angezeigt werden. Das bedeutet, dass, in der digitalen Standbildkamera gemäß dieser Ausführungsform, das Spiegelbild auf dem Anzeigebereich 210 oh ne Ausführen der komplizierten Steuerung zum Lesen der Bilddaten, entwickelt in dem VRAM-Bereich, angezeigt wird.
In dieser Ausführungsform besitzt der Gate-Treiber 152 die Struktur, die in 20 dargestellt ist, und ist durch das Schieberegister gebildet, das entsprechend dem Zeitdiagramm, dargestellt in 21 oder 22, durch das Steuersignal, ausgegeben von der Steuereinheit 150, arbeitet. In dieser Ausführungsform ist allerdings das Verfahren zum Steuern des Schieberegisters, anwendbar als der Gate-Treiber 152, nicht darauf beschränkt, und die Struktur des Schieberegisters ist nicht hierauf beschränkt.
Die 25 und 26 zeigen Zeitdiagramme, die eine andere Betriebsweise des Schieberegisters, dargestellt in 20, zeigen. In dem Fall des Vorwärts-Betriebs, wie dies in 25 dargestellt ist, wird das Spannungssignal V2 auf dem niedrigen Pegel ähnlich zu dem Fall in 21 beibehalten, allerdings steigt das Spannungssignal V1 auf den hohen Pegel nur dann an, wenn das Taktsignal CK1 oder CK2 auf dem hohen Pegel ist. Zum Beispiel steigt, in der Periode von dem Zeitpunkt T0 zu T1, wenn sich das Steuersignal D1 zu dem hohen Pegel hin ändert, das Taktsignal CK1 auch auf den hohen Pegel an, so dass der TFT 1 in der ersten Stufe RS(1) eingeschaltet wird, um dadurch die elektrische Ladung in dem Knoten A1 zu akkumulieren.
Andererseits wird, in dem Fall des Rückwärts-Betriebs, wie dies in 26 dargestellt ist, das Spannungssignal V1 auf dem niedrigen Pegel, ähnlich zu dem Fall in 22, beibehalten, allerdings steigt das Spannungssignal V2 auf den hohen Pegel nur dann an, wenn das Taktsignal CK1 oder CK2 auf dem hohen Pegel ist. Zum Beispiel steigt, in der Periode von dem Zeitpunkt T0 zu dem Zeitpunkt T1, wenn sich das Steuersignal D2 zu dem hohen Pegel hin ändert, das Taktsignal CK2 auch auf den hohen Pegel an, und der TFT 1 wird in der n-ten Stufe RS(n) eingeschaltet, um dadurch die elektrische Ladung in dem Knoten An zu akkumulieren.
In diesen Fällen wird die Periode mit einer Differenz im Potenzial zwischen dem Gate und dem Drain und zwischen der Source und dem Drain jedes der TFTs 1 und 6 kürzer als diejenige in dem Fall eines Betriebs entsprechend den Zeitdiagrammen, die in den 21 und 22 dargestellt sind. Als eine Folge kann die Beanspruchung aufgrund der Spannung, angelegt an die TFTs 1 und 6, verringert werden, und die Charakteristik wird nur selten verschlechtert, wodurch eine Verwendung für eine lange Zeit erreicht wird.
27 zeigt eine Ansicht, die eine Schaltungsstruktur eines weiteren Schieberegisters darstellt, das als der Gate-Treiber 152 in dieser Ausführungsform anwendbar ist. Es wird eine Beschreibung in Bezug auf einen Unterschied gegenüber dem Schieberegister, dargestellt in 20, vorgenommen, wobei das Spannungssignal V2 zu dem Drain des TFT 1 zugeführt wird und das Spannungssignal V1 zu der Source des TFT 6 in den ungerade nummerierten Stufen RS(1), RS(3), ..., RS(n – 1) zugeführt wird. Das Spannungssignal V1 wird zu dem Drain des TFT 1 zugeführt und das Spannungssignal V2 wird zu der Source des TFT 6 in den gerade nummerierten Stufen RS(2), RS(4), ..., RS(n) zugeführt.
Die Betriebsweise des Schieberegisters, dargestellt in 27, wird nun unter Bezugnahme auf die Zeitdiagramme in den 28 und 29 beschrieben. In dem Fall des Vorwärts-Betriebs wird, in einer Periode von dem Zeitpunkt T0 zu dem Zeitpunkt D1, wenn das Steuersignal T1 auf den hohen Pegel ansteigt, der TFT 1 der ersten Stufe RS(1) eingeschaltet, und die elektrische Ladung wird in dem Knoten A1 durch das Spannungssignal V2 akkumuliert, das sich auf den hohen Pegel angehoben hat. In einer Periode von dem Zeitpunkt T1 zu dem Zeitpunkt T2 steigt, wenn sich das Taktsignal CK1 zu dem hohen Pegel hin ändert, das Ausgangssignal OUT1 der ersten Stufe RS(1) auf den hohen Pegel an. Dies schaltet den TFT 1 der zweiten Stufe RS(2) ein, und die elektrische Ladung wird in dem Knoten A2 durch das Spannungssignal V1 akkumuliert, das auf den hohen Pegel angestiegen ist.
In einer nächsten Periode von dem Zeitpunkt T2 zu dem Zeitpunkt T3 steigt, wenn sich das Taktsignal CK2 zu dem hohen Pegel hin ändert, das Ausgangssignal OUT2 der zweiten Stufe RS(2) auf den hohen Pegel an. Dies schaltet den TFT 1 der dritten Stufe RS(3) ein, und die elektrische Ladung wird in dem Knoten A3 durch das Spannungssignal V2 akkumuliert, das auf den hohen Pegel angestiegen ist. Zusätzlich wird der TFT 6 der ersten Stufe RS(1) durch das Ausgangssignal OUT2 eingeschaltet, das auf den hohen Pegel angestiegen ist. Zu diesem Zeitpunkt wird, da das Spannungssignal V1 auf dem hohen Pegel ist, die elektrische Ladung, akkumuliert in dem Knoten A1, entladen.
Danach steigt, in ähnlicher Weise in einer Periode von dem Zeitpunkt Tn zu dem Zeitpunkt Tn – 1, wenn sich das Taktsignal CK2 zu dem hohen Pegel ändert, das Ausgangssignal OUTn der n-ten Stufe RS(n) auf den hohen Pegel an. Darauf folgend wird der TFT 6 der n – 1-ten Stufe RS(n – 1) dazu eingeschaltet. Weiterhin wird, da das Span nungssignal V1 auf dem niedrigen Pegel ist, die elektrische Ladung, akkumuliert in dem Knoten An – 1, entladen. Dann variiert, zu dem Zeitpunkt Tn + 1, das Steuersignal D2 zu dem hohen Pegel hin, und der TFT 6 der n-ten Stufe RS(n) wird eingeschaltet. Zu diesem Zeitpunkt wird, da das Spannungssignal V2 auf dem niedrigen Pegel ist, die elektrische Ladung, akkumuliert in dem Knoten An, entladen.
Andererseits steigt, in dem Fall des Rückwärts-Betriebs, in der Periode von dem Zeitpunkt T0 zu dem Zeitpunkt T1, wenn das Steuersignal D2 auf den hohen Pegel ansteigt, der TFT 6 der n-ten Stufe RS(n) eingeschaltet und die elektrische Ladung wird in dem Knoten An durch das Spannungssignal V2 akkumuliert, das auf den hohen Pegel angestiegen ist. In der Periode von dem Zeitpunkt T1 zu dem Zeitpunkt T2 steigt, wenn sich das Taktsignal CK2 zu dem hohen Pegel ändert, das Ausgangssignal OUTn der n-ten Stufe RS(n) auf den hohen Pegel an. Als eine Folge wird der TFT 6 der n – 1-ten Stufe RS(n – 1) eingeschaltet und die elektrische Ladung wird in dem Knoten An – 1 durch das Spannungssignal V2 akkumuliert, das auf den hohen Pegel angestiegen ist.
In der nächsten Periode von dem Zeitpunkt T2 zu dem Zeitpunkt T3 steigt, wenn sich das Taktsignal CK1 zu dem hohen Pegel ändert, das Ausgangssignal OUTn – 1 der n – 1-ten Stufe RS(n – 1) auf den hohen Pegel an. Darauf folgend wird der TFT 1 der n-ten Stufe RS(n) eingeschaltet und das Spannungssignal V1 befindet sich auf dem niedrigen Pegel, um dadurch die elektrische Ladung, akkumuliert in dem Knoten An, zu entladen.
Danach steigt, in ähnlicher Weise in der Periode von dem Zeitpunkt Tn zu dem Zeitpunkt Tn + 1, wenn sich das Taktsignal CK1 zu dem hohen Pegel ändert, das Ausgangssignal OUT1 der ersten Stufe RS(1) auf den hohen Pegel an. Als eine Folge wird der TFT 1 der zweiten Stufe RS(2) eingeschaltet und das Spannungssignal V1 befindet sich auf dem niedrigen Pegel, um dadurch die elektrische Ladung, akkumuliert in dem Knoten A2, zu entladen. Dann variiert zu dem Zeitpunkt Tn + 1 das Steuersignal D1 zu dem hohen Pegel hin und der TFT 1 der ersten Stufe RS(1) wird eingeschaltet. Zu diesem Zeitpunkt wird, da sich das Spannungssignal V2 auf dem niedrigen Pegel befindet, die elektrische Ladung, akkumuliert in dem Knoten A1, entladen.
30 zeigt eine Ansicht, die eine Schaltungsstruktur eines noch weiteren Schieberegisters darstellt, das als der Gate-Treiber 152 in dieser Ausführungsform anwendbar ist. Es wird eine Beschreibung in Bezug auf einen Unterschied gegenüber dem Schieberegister, dargestellt in 20, vorgenommen, wobei das Spannungssignal zu dem Drain des TFT 1 zugeführt wird und das Spannungssignal V4 zu der Source des TFT 6 in den ungerade nummerierten Stufen RS(1), RS(3), ..., RS(n – 1) zugeführt wird. In den gerade nummerierten Stufen RS(2), RS(4), ..., RS(n) wird das Spannungssignal V1 zu dem Drain des TFT 1 zugeführt und das Spannungssignal V3 wird zu der Source des TFT 6 zugeführt.
Die Betriebsweise des Schieberegisters, dargestellt in 30, wird nun unter Bezugnahme auf die Zeitdiagramme der 31 und 32 erläutert. Wenn das Spannungssignal, zugeführt zu der Source des TFT 6 in den ungerade nummerierten Stufen RS(1), RS(3), ..., RS(n – 1), durch V4 substituiert wird, und das Spannungssignal, zugeführt zu der Source des TFT 6 in den gerade nummerierten Stufen RS(2), RS(4), ..., RS(n), durch V3 substituiert wird, ist die Betriebsweise dieses Schieberegisters im Wesentlichen dieselbe wie diejenige des Schieberegisters, das in 27 dargestellt ist.
In dem Fall des Vorwärts-Betriebs, dargestellt in 31, wird allerdings die Source-Spannung (Spannungssignale V3 und V4) des TFT 6 in jeder der Stufen RS(1) bis RS(n) auf dem niedrigen Pegel beibehalten. Weiterhin wird in dem Fall des Rückwärts-Betriebs, dargestellt in 32, die Drain-Spannung (Spannungssignale V1 und V2) des TFT 1 von jeder der Stufen RS(1) bis RS(n) auf dem niedrigen Pegel beibehalten. Das bedeutet, dass, in Bezug auf den TFT 1 in dem Vorwärts-Betrieb und den TFT 6 in dem Rückwärts-Betrieb, eine Periode, in der ein Unterschied in dem Potenzial zwischen dem Gate und dem Drain und der Source und dem Drain erzeugt wird, kurz. Demzufolge wird, . da die Beanspruchung aufgrund einer Spannung, angelegt an die TFTs 1 und 6, verringert werden kann, die Vorrichtungscharakteristik der TFTs 1 und 6 nur selten verschlechtert und ein Fehler tritt nur selten gerade unter Verwendung für eine fange Zeit auf.
In jedem Schieberegister, das in dieser Ausführungsform beschrieben ist, kann der hohe Pegel der Spannungssignale V1 bis V4, zugeführt zu dem Drain des TFT 1, oder der Source des TFT 6, niedriger als die Versorgungsspannung Vdd sein, wenn sie ein Spannungspegel ist, der erfolgreich an den TFTs 2 und 5 durch die elektrische Ladung, akkumuliert in den Knoten A1 bis An, eingeschaltet werden kann. Deshalb kann die Beanspruchung aufgrund einer Spannung, angelegt an die TFTs 1 und 6, ebenso wie an die TFTs 2 und 5, kleiner als diejenige in dem Fall eines Betriebs des Schieberegisters entsprechend zu jedem der vorstehend erwähnten Zeitdiagramme sein.
Ein Langzeitbetrieb wird durch Einstellen jeweiliger Werte (W/L) des TFT 1, des TFT 2, des TFT 3, des TFT 4, des TFT 5 und des TFT 6 wie Werte (W/L) des TFT 21, des TFT 25, des TFT 26, des TFT 23, des TFT 22 und des TFT 24, dargestellt in den Tabellen 1 und 2, ermöglicht.
[Andere Ausführungsformen]
Die vorliegende Erfindung ist nicht auf die vorstehend beschriebene erste und zweite Ausführungsform beschränkt, und verschiedene Modifikationen und Anwendungen dieser Erfindung sind möglich. Andere Ausführungsformen, bei denen die vorliegende Erfindung angewandt wird, werden nachfolgend beschrieben.
In der zweiten Ausführungsform wird die Richtung des Verschiebevorgangs durch das Schieberegister, angelegt an den Gate-Treiber 152, nämlich die Vorwärts-Richtung oder die Rückwärts-Richtung, automatisch entsprechend einem Winkel des Bereichs 202, der Objektiveinheit in Bezug auf den Bereich 202 des Kamerahauptgehäuses, erfasst durch den Winkelsensor 240, eingestellt. Eine Auswahl des Vorwärts-Betriebs oder des Rückwärts-Betriebs kann allerdings durch einen Benutzer, der Tasten des Tasteneingabebereichs 212 betätigt, bestimmt werden.
Das Beispiel, bei dem das Schieberegister, dargestellt in den 11, 13, 15, 18, 20, 27 und 30, als der Gate-Treiber 152 der Flüssigkristallanzeige angewandt wird, ist beschrieben worden. Allerdings kann das Schieberegister als ein Treiber zum Auswählen von Zeilen in einer Anzeigeeinheit, eine andere als die Flüssigkristallanzeige, zum Beispiel eine Plasmaanzeige, eine Feldemissionsanzeige, eine organische EL-Anzeige, verwendet werden. Weiterhin kann ein solches Schieberegister auch als Treiber zum Ansteuern einer Bilderzeugungsvorrichtung, die Bilderzeugungspixel besitzt, die in einer vorbestimmten Anordnung (zum Beispiel eine Matrix-Anordnung) ausgerichtet sind, so wie dies in 10 dargestellt ist, verwendet werden.
Das Schieberegister, das in den 11, 13, 15, 18, 20, 27 und 30 dargestellt ist, kann für irgendeine Verwendung, eine andere als diejenige eines Treibers zum Ansteuern einer Bilderzeugungsvorrichtung oder einer Anzeigevorrichtung, angewandt werden. Zum Beispiel kann ein solches Schieberegister auch bei dem Fall angewandt werden, bei dem serielle Daten in parallele Daten in einem Datenprozessor und dergleichen, umgewandelt werden.
Die TFTs 1 bis 6, die das Schieberegister, beschrieben in der ersten und der zweiten Ausführungsform, bilden, sind alle solche vom n-Kanal-Typ. Andererseits können TFTs vom p-Kanal-Typ ebenso verwendet werden. Zum Beispiel kann, wenn die TFTs, die alle vom p-Kanal-Typ sind, verwendet werden, ein Invertieren der hohen und niedrigen Pegel jedes Signals gegenüber solchen der TFTs vom n-Kanal-Typ ausreichen.
In der ersten und der zweiten Ausführungsform kann, obwohl eine Beschreibung in Bezug auf das Beispiel vorgenommen ist, bei dem die vorliegende Erfindung bei der digitalen Standbildkamera zum Aufnehmen eines Standbilds angewandt wird, die vorliegende Erfindung auch bei einer Video-Kamera unter Verwendung einer Flüssigkristallanzeige, und dergleichen, für einen Sucher zum Aufnehmen eines sich bewegenden Bilds und zum visuellen Bestätigen eines Bilds, das sich in dem Aufnahmevorgang befindet, angewandt werden. Wenn die Richtung der Flüssigkristallanzeige in Bezug auf die Objektivlinse in der Video-Kamera geschwenkt werden kann, kann das Schieberegister, beschrieben in der zweiten Ausführungsform, als der Gate-Treiber für die Flüssigkristallanzeige verwendet werden, um ein Spiegelbild anzuzeigen.
Wie vorstehend beschrieben ist, werden, in dem Schieberegister gemäß der vorliegenden Erfindung, Fluktuationen in der Charakteristik des ersten oder zweiten Transistors verringert, und die stabile Betriebsweise wird für eine lange Zeit ermöglicht.
Weiterhin tritt, durch Einstellen des hohen Pegels des ersten und des zweiten Spannungssignals und dessen Periode, ein Fehler des ersten und des zweiten Transistors selten auf, wodurch die stabile Betriebsweise für eine lange Zeit ermöglicht wird.
Weiterhin wird, wenn die elektrische Ladung in der Verdrahtung entweder des ersten oder des zweiten Transistors und die Entladung der akkumulierten elektrischen Ladung umgeschaltet werden kann, der Umschaltvorgang in sowohl der Vorwärts-Richtung als auch der Rückwärts-Richtung ermöglicht.
Weiterhin kann ein elektronisches Gerät, bei dem das Schieberegister entsprechend der vorliegenden Erfindung als der Treiber angewandt wird, ausgezeichnet in der Haltbarkeit sein.
Zusätzlich kann, durch Anwenden des Schieberegisters, das zum Durchführen des Verschiebevorgangs in sowohl der Vorwärts- als auch der Rückwärts-Richtung, als der Treiber, geeignet ist, ein Bild, dessen vertikale Richtung invertiert ist, einfach angezeigt werden.

Claims

Elektronische Vorrichtung, umfassend: (A) ein Schieberegister, welches eine Mehrzahl von elektrisch untereinander verbundenen Stufen einschließt, wobei jede der Stufen umfasst: einen ersten Transistor (1; 21), der einen ersten Steueranschluss hat, der von einem Signal auf einem vorbestimmten Niveau eingeschaltet wird, welches von einer Stufe dem ersten Steueranschluss zugeführt wird, und eine Spannung auf einem vorbestimmten Niveau von einem Ende eines ersten elektrischen Strompfades zum anderen Ende des ersten elektrischen Strompfades ausgibt; einen zweiten Transistor (2; 25), der einen zweiten Steueranschluss hat, der gemäß einer Spannung, die an eine Verdrahtung (C5) zwischen dem zweiten Steueranschluss und dem anderen Ende des ersten elektrischen Strompfades des ersten Transistors (1; 21) angelegt wird, eingeschaltet wird, und ein erstes oder zweites, von außen an einem Ende eines zweiten elektrischen Strompfades zugeführtes Signal als Ausgangssignal vom anderen Ende des zweiten elektrischen Strompfades ausgibt, ein Last (4; 23; 27) zum Ausgeben einer von außen zugeführten Versorgungsspannung (Vdd; Vdd1); einen dritten Transistor (5; 22), der einen dritten Steueranschluss hat, der gemäß einer Spannung, die an eine Verdrahtung (C2) zwischen dem dritten Steueranschluss und dem anderen Ende des ersten elektrischen Strompfades des ersten Transistors (1; 21) angelegt wird, eingeschaltet wird, und die Versorgungsspannung (Vdd; Vdd1), die von außen über die Last eingespeist wird, von einem Ende eines dritten elektrischen Strompfades zum anderen Ende des dritten elektrischen Strompfades ausgibt, so dass die von der Last ausgegebene Versorgungsspannung (Vdd; Vdd1) gegenüber einer Spannung auf einem vorbestimmten Niveau versetzt ist; und einen vierten Transistor (3; 26), der einen vierten Steueranschluss hat, der gemäß einer Spannung, die an eine Verdrahtung (C6) zwischen dem vierten Steueranschluss und der Last (4; 23, 27) angelegt wird, eingeschaltet wird, ein Ende eines vierten elektrischen Strompfades hat, welches mit dem anderen Ende des zweiten elektrischen Strompfades des zweiten Transistors (2; 25) verbunden ist, und eine Referenzspannung (Vss) von dem anderen Ende des vierten elektrischen Strompfades an ein Ende des vierten elektrischen Strompfades ausgibt; und (B) eine Treibeeinrichtung, die gemäß den Ausgangssignalen der zweiten Transistoren (2; 25) des Schieberegisters getrieben wird; dadurch gekennzeichnet, dass ein erster Wert, der ein Kanalbreiten-zu-Kanallängenverhältnis des vierten Transistors (3; 26) angibt, größer oder gleich einem zweiten Wert, der ein Kanalbreiten-zu-Kanallängenverhältnis des zweiten Transistors (2; 25) angibt, ist.
Elektrische Vorrichtung nach Anspruch 1, wobei die vom ersten Transistor (21) von einem Ende des ersten elektrischen Strompfades zum anderen Ende des ersten elektrischen Strompfades ausgegebene Spannung das von einer Stufe dem ersten Steueranschluss zugeführte Signal ist.
Vorrichtung nach Anspruch 1 oder 2, wobei die Last ein fünfter Transistor (23) mit einem fünften Steueranschluss ist, welcher eine Versorgungsspannung (Vdd) von einem Ende eines fünften elektrischen Strompfades an das andere Ende des fünften elektrischen Strompfades ausgibt.
Elektronische Vorrichtung nach einem der Ansprüche 1 bis 3, wobei jede Stufe des Schieberegisters weiterhin einen sechsten Transistor (6; 24) mit einem sechsten Steueranschluss umfasst, der eine Spannung, die an die Verdrahtung (C5) zwischen dem zweiten Steueranschluss des zweiten Transistors (2; 25) und dem anderen Ende des ersten elektrischen Strompfades des ersten Transistors (1; 21) angelegt wird, durch Anschalten des sechsten Steueranschlusses mit einem Ausgabesignal (OUTk + 1) der anderen Stufe zurücksetzt.
Elektronische Vorrichtung nach einem der Ansprüche 1 bis 4, wobei ein dritter Wert, der ein Kanalbereiten-zu-Kanallängenverhältnis des fünften Transistors (4; 23) angibt, größer als 1/20 des zweiten Wertes, der ein Kanalbreiten-zu-Kanallängenverhältnis des zweiten Transistors (2; 25) angibt, ist.
Elektronische Vorrichtung nach einem der Ansprüche 1 bis 5, wobei der erste Wert, der einen Kanalbreiten-zu-Kanallängenverhältnis des vierten Transistors (3; 26) angibt, größer als ein vierter Wert, der ein Kanalbreiten-zu-Kanallängenverhältnis des ersten Transistors angibt, ist.
Elektronische Vorrichtung nach einem der Ansprüche 1 bis 6, wobei der zweite Wert, der ein Kanalbreiten-zu-Kanallängenverhältnis des zweiten Transistors (2; 25) angibt, größer als der vierte Wert ist.
Elektronische Vorrichtung nach einem der Ansprüche 1 bis 7, wobei der erste Wert größer als ein fünfter Wert ist, der ein Kanalbreiten-zu-Kanallängenverhältnis des sechsten Transistors (6; 24) angibt.
Elektronische Vorrichtung nach einem der Ansprüche 1 bis 8, wobei der zweite Wert, der Kanalbreiten-zu-Kanallängenverhältnis des zweiten Transistors (2; 25) angibt, größer als der fünfte Wert eines Kanalbreiten-zu-Kanllängenverhältnisses des sechsten Transistors (6; 24) ist.
Elektronische Vorrichtung nach einem der Ansprüche 1 bis 9, wobei der vierte Wert größer ist als dritte Wert, der ein Kanalbreiten-zu-Kanallängenverhältnis des fünften Transistors (4; 23) angibt.
Elektronische Vorrichtung nach einem der Ansprüche 1 bis 10, wobei der fünfte Wert, der ein Kanalbreiten-zu-Kanallängenverhältnis des sechsten Transistors, (6; 24) angibt, größer als der dritte Wert, der ein Kanalbreiten-zu-Kanallängenverhältnis des fünften Transistors (4; 23) angibt, ist.
Elektronische Vorrichtung nach einem der Ansprüche 1 bis 11, wobei der vierte Wert größer als ein sechster Wert ist, der ein Kanalbreiten-zu-Kanallängenverhältnis des dritten Transistors (5; 22) angibt.
Elektronische Vorrichtung nach einem der Ansprüche 1 bis 12, wobei der fünfte Wert, der ein Kanalbreiten-zu-Kanallängenverhältnis des sechsten Transistors (6; 24) angibt, größer als der sechste Wert, der ein Kanalbreiten-zu-Kanallängenverhältnis des dritten Transistors (5; 22) angibt, ist.
Elektronische Vorrichtung nach einem der Ansprüche 1 bis 13, wobei die Treibeeinrichtung eine Flüssigkristallanzeigeeinrichtung (210) einschließt.
Elektronische Vorrichtung nach einem der Ansprüche 1 bis 14, wobei die Treibeeinrichtung einen Fotosensor (81) hat.
Elektronische Vorrichtung nach einem der Ansprüche 1 bis 15, wobei die Spannung, die an die Verdrahtung (C5) zwischen dem zweiten Steueranschluss und dem anderen Ende des ersten elektrischen Strompfades des ersten Transistors (1; 21) angelegt wird, bei einer Stufe mit einer ungeraden Stufennummer ein erstes Taktsignal (CK1) und bei einer Stufe mit einer geraden Stufennummer ein zweites Taktsignal (CK2) ist.
Elektronische Vorrichtung nach Anspruch 16, wobei die Phase des ersten Taktsignals (CK1) und die Phase des zweiten Taktsignals (CK2) einander um 180° unterscheiden.
Elektronische Vorrichtung nach einem der Ansprüche 1 bis 17, wobei entsprechende Transistoren (1–6; 21–26), die jede Stufe einer Mehrzahl der Stufen bilden, Feldeffekttransistoren vom gleichen Kanaltyp sind.