DE60114679T2

DE60114679T2 - Vorladungsschaltung und Anzeigegerät welches die Vorladungsschaltung benutzt

Info

Publication number: DE60114679T2
Application number: DE60114679T
Authority: DE
Inventors: Kazuhiro Nara-shi Maeda; Hajime Tenri-shi Washio; Yasushi Sakurai-shi Kubota; Yasuyoshi Tenri-shi Kaise; Michael J. Brownlow; Graham A. Cairns
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2000-02-28
Filing date: 2001-02-28
Publication date: 2006-07-20
Anticipated expiration: 2021-03-01
Also published as: DE60114679D1; KR100423024B1; KR20010102837A; EP1128356A3; JP3632840B2; TW594642B; EP1128356A2; EP1128356B1; US6836269B2; JP2001318659A; US20030030616A1

Description

GEBIET DER ERFINDUNG
Die Erfindung betrifft eine Bildanzeigevorrichtung mit einer Vorabladeschaltung zum vorab erfolgenden Laden einer Signalleitung durch Anlegen einer vorbestimmten Spannung vor dem Anlegen eines Bildsignals an die Signalleitung.
HINTERGRUND DER ERFINDUNG
Ein Flüssigkristalldisplay mit Aktivmatrixansteuerung ist eine von gut bekannten herkömmlichen Bildanzeigevorrichtungen. Ein Flüssigkristalldisplay besteht, wie in der 36, aus einem Pixelarray ARY, einer Scansignalleitungs-Treiberschaltung GD, einer Datensignalleitungs-Treiberschaltung SD und einer Vorabladeschaltung PC. Das Pixelarray verfügt über zahlreiche Scansignalleitungen GL (GL1 bis GLj; diese werden gemeinsam als GL bezeichnet) und Datensignalleitungen SL (SL1 bis SLj; diese werden gemeinsam als SL bezeichnet), die einander schneiden, sowie Pixel PIX, die in einzelnen Segmenten liegen, die von zwei benachbarten Scanleitungen GL und zwei benachbarten Datensignalleitungen SL umgeben sind und in einer Matrix angeordnet sind.
Die Datensignalleitungs-Treiberschaltung SD tastet das eingehende Videosignal DAT synchron mit einem von außen zugeführten Taktsignal CKS und anderen Timingsignalen ab, verstärkt die Abtastwerte nach Bedarf und schreibt sie in die Datensignalleitungen SL ein. Die Scansignalleitungs-Treiberschaltung GD wählt die Scansignalleitungen GL synchron mit einem Taktsignal CKG und anderen Timingsignalen sequenziell aus und steuert das Öffnen/Schließen der Schaltelemente in den Pixeln PIX, um dadurch das Videosignal (Daten), das auf die oben erläuterte Weise in die Datensignalleitungen geschrieben wurde, in die Pixel PIX zu schreiben und dafür zu sorgen, dass die in die Pixel PIX geschriebenen Daten gehalten werden.
Die Vorabladeschaltung PC schreibt während einer Periode (Vorabladeperiode), die vor dem Zeitpunkt liegt, zu dem die Datensignalleitungs-Treiberschaltung SD Daten in die Datensignalleitungen SL schreibt, und in der die Scansignalleitungs-Treiberschaltung GD keine Scanleitung GL auswählt, auf von außen zugeführte Vorablade-Steuersignale PCTL, PCTLB, usw. eine Vorabladespannung auf die Datensignalleitungen, wie es in der Offenlegung Nr. 7-295521/1995 (Tokukaihei 7-295521; veröffentlicht am 10. November 1995) zu einer japanischen Patentanmeldung offenbart ist. Dadurch werden Lade-und Entladevorgänge während des Schreibens von Daten auf die Datensignalleitung SL durch die Datensignalleitungs-Treiberschaltung SD verringert, und es werden Schwankungen des Potenzials der Bildsignalleitung (Datensignalleitung) eingeschränkt.
Beim auf die o.g. Weise aufgebauten Flüssigkristalldisplay werden Steuersignale und andere Arten von Signalen (Taktsignale CKS/CKG, Startsignale SPS/SPG, das Vorablade-Steuersignal PCTL usw.) von außen direkt an die Datensignalleitungs-Treiberschaltung SD, die Scansignalleitungs-Treiberschaltung GD und eine Vorabladeschaltung PC mit derselben Spannung wie der Versorgungsspannung (VDD) der jeweiligen Schaltungen geliefert.
Indessen haben in den letzten Jahren Technologien, bei denen das Pixelarray ARY und die Treiberschaltungen SD und GD auf einer Tafel integriert werden, auf der das Pixelarray ARY hergestellt wird, anstatt dass sie auf gesonderten integrierten Schaltkreischips hergestellt werden und anschließend auf einer Tafel montiert werden, zu den Zwecken der Miniaturisierung, einer Verbesserung der Auflösung und einer Senkung der Baugruppen-Herstellkosten für ein Flüssigkristalldisplay weites Interesse auf sich gezogen. Bei einem Flüssigkristalldisplay mit eingebauter Treiberschaltung muss das Substrat transparent sein (wenn es als Komponente in einem transparenten Flüssigkristalldisplay verwendet wird, wie es nun in weiter Verbreitung verwendet wird), und daher werden als aktive Elemente häufig Dünnschichttransistoren aus polykristallinem Silicium verwendet, die auf einem Quarz- oder Glassubstrat hergestellt werden können.
Übrigens zeigt ein Flüssigkristalldisplay mit eingebauter Treiberschaltung unter Verwendung von Dünnschichttransistoren aus polykristallinem Silicium schlechtere Transistoreigenschaften als Transistoren aus monokristallinem Silicium, die aus den o.g. integrierten Schaltkreischips hergestellt werden. Insbesondere hat der Absolutwert der Schwellenspannung den hohen Wert von 1 V bis 6 V, wodurch in unvermeidlicher Weise die Treiberversorgungsspan nung auf einen hohen Wert von ungefähr 15 V bis 20 V erhöht ist.
Unter diesen Umständen müssen ein von außen zugeführtes Steuersignal und dergleichen ebenfalls eine große Amplitude aufweisen. Dies führt zu einem Energieverbrauch in externen Schaltkreisen wie einer Steuerschaltung zum Erzeugen eines Steuersignals. Ein anderes sich ergebendes großes Problem wäre unerwünschte Abstrahlung von Signalleitungen. Demgemäß erfolgt ein Vorschlag dahingehend, diese Probleme dadurch zu lösen, dass eine Signalspannungs-Anhebeschaltung (Pegelschiebeschaltung) seitens der Schaltung des Flüssigkristalldisplays montiert wird, um das Erfordernis für die o.g. hohe Treiberversorgungsspannung VDD in der Tafel zu erfüllen, während über die Eingangs/Ausgangs-Schnittstelle eine niedrige Spannung erhalten bleibt.
EP-A-0 821 490 offenbart eine Vorabladeschaltung, die zum vorab erfolgenden Laden einer Signalleitung auf eine vorbestimmte Spannung vor dem Anlegen eines Videosignals an die Signalleitung geeignet ist. Saito S. et al. offenbaren in 'A 6-Bit Digital Data Driver for Color FTF-LCDS' NEC Research and Development, Nippon Electric Ltd. Tokyo', JP, Vol. 36, No. 4, 1. Oktober 1995 (1995-10-01), Seiten 485–492, XP000546441 ISSN: 0547-051X einen Treiber-IC, der eine Verringerung des Energieverbrauchs mittels eines logischen Pegels ermöglicht, der unter einem Vorabladepegel liegt.
Matsueda Y. et al. offenbaren in '30.1: A 6-Bit-Color VGA Low-Temperature Poly-Si TFT-LCD With Integrated Digital Data Drivers' 1998 SID International Symposium Digest of Technical Papers', Anaheim, CA., 17.–22. Mai 1998, SID International Symposium Digest of Technical Papers, Santa Ana, CA: SID, USA, Vol. 29, 17. Mai 1998 (1998-05-17), Seiten 879–882, XP000792572 ISSN: 0098-966X ein Niedertemperatur-Poly-Si-TFT-LCD mit integrierten, digitalen 6-Bit-VGA-Treibern. Pegelschieber sind vorhanden, um die zwischengespeicherten digitalen Datenspannungen von 5 V auf die 12 V zu verschieben, die erforderlich sind, um den LC zu betreiben.
US-A-5,726,676 offenbart ein Polysilicium-TFT-LCD, das einen niedrigeren Energieverbrauch aufgrund eines Logikpegels von 3,3 V oder tiefer für einen Treiber-IC mit einer Treiberspannung von 5 V, der auf das TFT-Substrat integriert ist, ermöglicht.
JP 10 096 958 A offenbart ein Polysilicium-TFT-LCD, bei. dem der Treiber-IC auf das TFT-Substrat integriert ist, was es ermöglicht, eine externe Schaltung dadurch zu verkleinern, dass Pegelschieber in Form von Differenzver stärkern auf das TFT-Substrat integriert werden, um Eingangssignale unter 3 V zu verstärken.
ZUSAMMENFASSUNG DER ERFINDUNG
Die Erfindung zielt darauf ab, eine Bildanzeigevorrichtung mit einer Vorabladeschaltung mit der Fähigkeit, den Energieverbrauch zu senken, zu schaffen.
Gemäß der Erfindung ist dieses Ziel durch eine Bildanzeigevorrichtung gemäß dem Anspruch 1 erreicht.
Herkömmlicherweise arbeitet die Vorabladeschaltung kontinuierlich, und selbst während Nicht-Vorabladeperioden fließt ein Strom in die Vorabladeschaltung solange diese arbeitet, was zu einer Erhöhung des Energieverbrauchs in der Vorabladeschaltung führt.
Demgegenüber ist bei der Erfindung eine Vorablade-Steuerschaltung vorhanden, in der ein Pegelschieber für das Vorablade-Steuersignal nicht kontinuierlich aktiv ist sondern vielmehr zwischen Vorabladeperioden inaktiv gemacht wird. Dank dieser Steuerung fließt während nicht aktiven Perioden kein Konstantstrom mehr in der Vorabladeschaltung. Der Energieverbrauch ist nur auf aktive Perioden beschränkt, was Erhöhungen des Energieverbrauchs in der Vorabladeschaltung mit entsprechender Sicherheit einschränkt.
Eine externe Schaltung muss nur ein von außen eingegebenes Vorablade-Steuersignal mit einer Amplitude unter der einer Treiberspannung der Vorabladeschaltung an die Vorablade-Steuerschaltung liefern, was es ermöglicht, die Last und den Energieverbrauch in der externen Schaltung zu senken. Dies gewährleistet das Bereitstellen einer Schnittstelle mit niedriger Spannung.
Vorzugsweise ist die Pegelschiebeschaltung vom Stromtreibertyp. Pegelschiebeschaltungen können in zwei Hauptkategorien eingeteilt werden: Spannungstreibertyp und Stromtreibertyp. Der Spannungstreibertyp benötigt keinen Konstantstrom und weist daher niedrigen Energieverbrauch auf. Jedoch ist sein Betrieb durch Schwellenwerte der Schaltelemente in der Schaltung bestimmt und die Betriebstoleranz für Betriebselementeigenschaften ist eng. Der Stromtreibertyp benötigt einen Konstantstrom und zeigt daher den Nachteil eines relativ großen Energieverbrauchs. Jedoch zeigt er den Vorteil einer großen Betriebstoleranz für die Eigenschaften der Schaltelemente in der Schaltung. Z.B. erschweren es Polykristalleigenschaften, allen Transistoren in der Schaltung gleichmäßige Schwellenwerte und Beweglichkeiten zu verleihen. Daher löst die Verwendung einer Pegelschiebeschaltung vom Stromtreibertyp diese Probleme, da sie für eine große Betriebstoleranz sorgt.
Andere bevorzugte Merkmale sind in Ansprüchen 3 bis 16 definiert.
Für ein vollständigeres Verständnis der Art und der Vorteile der Erfindung ist auf die folgende detaillierte Beschreibung in Verbindung mit den beigefügten Zeichnungen Bezug zu nehmen.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 ist ein Blockdiagramm, das, als Beispiel, eine Anordnung einer Vorabladeschaltung für eine Bildanzeigevorrichtung gemäß der Erfindung zeigt.
2 ist ein Blockdiagramm, das, als Beispiel, eine Anordnung einer Vorablade-Steuerschaltung in der Vorabladeschaltung der 1 zeigt.
3 ist eine Zeichnung, die, als Beispiel, eine Anordnung einer Pegelschiebeschaltung zeigt, die in der Vorablade-Steuerschaltung der 2 enthalten ist.
4 ist eine Zeichnung, die, als Beispiel, eine Anordnung einer Vorabladeschaltung als Vergleichsbeispiel zur Erfindung.
5 ist eine Zeichnung, die, als Beispiel, eine Anordnung einer Latchstufe in der Vorablade-Steuerschaltung der 2.
6 ist eine Zeichnung, die das Schalten von Zuständen der Latchstufe der 5 zeigt.
7 ist eine Zeichnung, die, als Beispiel, Timings von Operationen der Latchstufe der 5 zeigt.
8 ist eine Zeichnung, die, als Beispiel, andere Timings von Operationen der Latchstufe der 5 zeigt.
9 ist ein Blockdiagramm, das, als Beispiel, eine Anordnung der Vorablade-Steuerschaltung der 2 zeigt, wenn die Latchstufe der 5 ver wendet wird.
10 ist eine Zeichnung, die, als Beispiel, Timings von Operationen der Vorablade-Steuerschaltung der 9 zeigt.
11 ist eine Zeichnung, die, als Beispiel, eine andere Anordnung der Latchstufe in der Vorablade-Steuerschaltung der 2 zeigt.
12 ist eine Zeichnung, die Schaltvorgänge von Zuständen der Latchstufe der 11 zeigt.
13 ist eine Zeichnung, die, als Beispiel, Timings von Operationen der Latchstufe der 11 zeigt.
14 ist eine Zeichnung, die, als Beispiel, andere Timings von Operationen der Latchstufe der 11 zeigt.
15 ist ein Blockdiagramm, das, als modifiziertes Beispiel, eine Anordnung der Vorablade-Steuerschaltung der 2 zeigt, wenn die Latchstufe der 11 verwendet wird.
16 ist eine Zeichnung, die, als Beispiel, Timings von Operationen der Vorablade-Steuerschaltung der 15 zeigt.
17 ist ein Blockdiagramm, das, als anderes modifiziertes Beispiel, eine andere Anordnung der Vorablade-Steuerschaltung der 2 zeigt, wenn die Latchstufe der 11 verwendet wird.
18 ist eine Zeichnung, die, als Beispiel, Timings von Operationen der Vorablade-Steuerschaltung der 17 zeigt.
19 ist ein Blockdiagramm, das, als Beispiel, eine Anordnung einer erfindungsgemäßen Bildanzeigevorrichtung zeigt.
20 ist eine Zeichnung, die, als Beispiel, eine interne Struktur eines Pixels in der Bildanzeigevorrichtung der 19 zeigt.
21 ist eine Zeichnung, die, als Beispiel, eine Schaltung zum Erzeugen einer Vorabladespannung zeigt.
22 ist ein Blockdiagramm, das die Schaltung zum Erzeugen der Vorabladespannung detailliert zeigt.
23 ist ein Signalverlaufsdiagramm, das eine Vorabladespannung zeigt, wenn eine konstante Vorabladespannung erzeugt wird.
24 ist ein Signalverlaufsdiagramm, das eine Vorabladespannung zeigt, wenn diese auf Grundlage eines Horizontalsynchronisiersignals und eines Vorablade-Steuersignals in der Anordnung der 22 erzeugt wird.
25(a) bis 25(c) sind Signalverlaufsdiagramme, die eine Vorabladespannung zeigen, wenn diese nur auf Grundlage eines Korrektursignals in der Anordnung der 22 erzeugt wird.
25(d) ist ein Signalverlaufsdiagramm, das eine Vorabladespannung zeigt, wenn diese auf Grundlage eines Horizontalsynchronisiersignals oder eines Vertikalsynchronisiersignals in der Anordnung der 22 erzeugt wird.
26 ist ein Blockdiagramm, das, als Beispiel, eine Anordnung einer Datensignalleitungs-Treiberschaltung zeigt.
27 ist ein Signalverlaufsdiagramm, das Operationen der Datensignalleitungs-Treiberschaltung der 26 zeigt.
28(a) ist eine Zeichnung, die, als Beispiel, ein Eingangssignal-Timingdiagramm für eine Bildanzeigevorrichtung zeigt, bei der eine Vorabladeschaltung gemäß der Erfindung angebracht ist.
28(b) ist eine Zeichnung, die, als Beispiel, Timings der Operation eines internen Knotens zeigt, wenn die Vorablade-Steuerschaltung der 9 montiert ist.
28(c) ist eine Zeichnung, die, als Beispiel, Timings der Operation eines internen Knotens zeigt, wenn die Vorablade-Steuerschaltung der 17 montiert ist.
29 ist eine Zeichnung, die, als Beispiel, einen Schnittaufbau eines Dünnschichttransistors aus polykristallinem Silicium zeigt, der in eine erfindungsgemäße Bildanzeigevorrichtung eingebaut ist.
30(a) bis 30(k) sind Zeichnungen, die, als Beispiel, Herstellschritte für den Dünnschichttransistor aus polykristallinem Silicium der 29 zeigen.
31 ist ein Blockdiagramm, das, als Beispiel, eine andere Anordnung einer Pegelschiebeschaltung zeigt.
32 ist ein Blockdiagramm, das, als Beispiel, eine Anordnung einer Pegelschiebeschaltung vom Spannungstreibertyp zeigt.
33 ist eine Zeichnung, die, als Beispiel, Timings von Operationen und den Energieverbrauch der Pegelschiebeschaltung vom Spannungstreibertyp der 32 zeigt.
34 ist eine Zeichnung, die, als Beispiel, eine Anordnung einer Pegelschiebeschaltung vom Stromtreibertyp zeigt.
35 ist eine Zeichnung, die, als Beispiel, Timings von Operationen und den Energieverbrauch der Pegelschiebeschaltung vom Stromtreibertyp der 34 zeigt.
36 ist ein Blockdiagramm, das, als Beispiel, eine Anordnung einer herkömmlichen Bildanzeigevorrichtung zeigt.
BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
Unter Bezugnahme auf die 1 bis 35 erörtert die. folgende Beschreibung eine Ausführungsform der Erfindung. Hierbei werden ein Flüssigkristalldisplay und eine Vorabladeschaltung zum Anlegen einer vorbestimmten Spannung an deren Datensignalleitung während einer Vorabladeperiode als Bildanzeigevorrichtung und Vorabladeschaltung erläutert, die das technische Gebiet repräsentieren, das bei der Erfindung von Interesse ist. Jedoch ist die Erfindung in keiner Weise auf diese Ausführungsform beschränkt, und sie ist auch bei anderen Bildanzeigevorrichtungen und Vorabladeschaltungen anwendbar.
Die 1 ist ein Blockdiagramm, das, als Beispiel, eine Anordnung einer Vorabladeschaltung 3 gemäß der Erfindung zeigt. Wie es in der 1 dargestellt ist, verfügt die Vorabladeschaltung 3 über einen Abtastschalter 2 und eine Vorablade-Steuerschaltung 1 als Hauptkomponenten. Die Vorablade-Steuerschaltung 1 empfängt eine Versorgungsspannung VDD; ein in der Tafel erzeugtes Signal mit einer Amplitude, die mit der der Versorgungsspannung VDD übereinstimmt (Eingangssignal mit identischer Amplitude); und ein Signal, das von außerhalb der Tafel zugeführt wird, mit einer Amplitude unter der der Versorgungsspannung VDD (externes Eingangssignal niedriger Amplitude). Der Abtastschalter 2 empfängt eine Vorabladespannung (die später detailliert angegeben wird), um, auf Grundlage von Anweisungen von der Vorablade-Steuerschaltung 1, den Leitungs- und den Trennzustand zwischen einer Ausgangsleitung PL, an die eine Vorabladespannung gelegt wird, und Signalleitungen SL1 bis SLn, an die während einer Vorabladeperiode eine Vorabladespannung angelegt wird, zu steuern.
Die Vorablade-Steuerschaltung 1 wird durch Steuerung mittels des Eingangssignals mit identischer Amplitude aktiviert und deaktiviert. Wenn sie aktiviert ist, wird der Abtastschalter 2 durch ein Ausgangssignal gesteuert, das dadurch erhalten wird, dass die Spannung des externen Eingangssignals niedriger Amplitude auf einen Pegel angehoben wird, der dem der Versorgungsspannung VDD entspricht. Dies ermöglicht es, dass die Vorabladeschaltung 3 nur während ausgewählter Perioden arbeitet und dadurch weniger elektrische Energie verbraucht.
Die 2 ist ein Blockdiagramm, das, als Beispiel, eine Anordnung einer in die Vorabladeschaltung 3 eingebauten Vorablade-Steuerschaltung 1 zeigt. In der 2 besteht die Vorablade-Steuerschaltung 1 aus einem oder mehreren einheitlichen Blöcken, von denen jeder über eine Latchstufe zum Schalten zwischen Zuständen auf das Eingangssignal identischer Amplitude und zum Halten der Vorablade-Steuerschaltung 1 im geschalteten Zustand sowie eine Pegelschiebeschaltung 5 verfügt, die auf ein Ausgangssignal der Latchstufe 4 hin zwischen einem aktiven und einem nicht aktiven Zustand schaltbar ist.
Das Bereitstellen der Latchstufe 4 ermöglicht die Verwendung eines Signals, dessen aktive Periode kürzer als eine spezifizierte Betriebsperiode der Vorabladeschaltung ist, die die Vorabladeperiode beinhaltet, als Eingangssignal identischer Amplitude, das an die Vorablade-Steuerschaltung 1 geliefert wird, um den Betrieb/Nicht-Betrieb der Vorabladeschaltung 3 zu bestimmen. Auf diese Weise wird die Steuerung der Vorabladeschaltung 3, wie später erläutert, mittels eines Signals bewirkt, das ursprünglich in der Flüssigkristalltafel vorhanden ist. Auch verringert eine Kombination von zwei oder mehr Blöcken die Anzahl der Eingangssignale, die von außen an die Vor abladeschaltung 3 zu liefern sind.
Die 3 ist ein Schaltbild, das, als Beispiel, eine Anordnung einer Pegelschiebeschaltung 5 zeigt, die in die Vorablade-Steuerschaltung 1 in der Vorabladeschaltung 3 eingebaut ist. Die Pegelschiebeschaltung 5 der 3 ist dem Grunde nach vom Differenzverstärkertyp, und zu ihren Grundoperationen gehört das Zuführen eines Ausgangssignals, dessen Amplitude beinahe identisch mit der der Treiberspannung VDD für die Pegelschiebeschaltung 5 ist, und zwar synchron mit einem Eingangssignal PCTL/PCTLB an die Gates von MP1 und MP2 (p-MOSFETs), die als Eingangsabschnitt für den Differenzverstärker-Schaltungsabschnitt 6 wirken.
Hierbei enthält die Pegelschiebeschaltung 5 der 3 MN1 und MN2, die zwischen den Signaleingangsanschlüssen für PCTL/PCTLB und den Gates von MP1 und MP2 liegen, die als Eingangsabschnitt für den Differenzverstärker-Schaltungsabschnitt 6 wirken, sowie MN3 zwischen GND und dem Differenzverstärker-Schaltungsabschnitt 6 (MN1 bis MN3 sind alle n-MOSFETs), als Schalter zum Steuern des Betriebs der Schaltung. Damit die Pegelschiebeschaltung 5 während nicht aktiver Perioden in einem stabilen Zustand verbleibt, verfügt sie ferner über Pullup-Schalter MP3, MP4 und MP5 (p-MOSFETs) zwischen den Gates von MP1 und MP2, die sich potenzialfrei in einem nicht aktiven Zustand befinden, dem Ausgangsknoten des Differenzverstärker-Schaltungsabschnitts 6 und der Spannungsversorgung VDD.
Alle Schalter MN1, MN2, MN3, MP3, MP4 und MP5 empfangen an ihren Gates ein in der Tafel erzeugtes Steuersignal Φ als Eingangssignal identischer Amplitude, dessen Amplitude mit der der Versorgungsspannung VDD übereinstimmt. Wenn sich das Steuersignal Φ auf hohem Pegel befindet (aktiv ist), sind die Pullup-Schalter MP3, MP4 und MP5 ausgeschaltet, während die Schalter MN1, MN2 und MN3 zum Steuern des Betriebs der Schaltung eingeschaltet sind. Dies ermöglicht es der Pegelschiebeschaltung 5 zu arbeiten.
Demgegenüber sind, wenn das Steuersignal Φ niedrig ist (nicht aktiv ist), die Pullup-Schalter MP3, MP4 und MP5 eingeschaltet, während die Schalter MN1, MN2 und MN3 zum Steuern des Betriebs der Schaltung ausgeschaltet sind. Dadurch wird der Differenzverstärker-Schaltungsabschnitt 6 mit einer Konstantstromquelle 7 im aktiven Zustand von GND getrennt, und dies bewirkt, dass die Gates von MP1 und MP2 auf VDD hochgezogen werden; daher fließt kein Strom durch den Differenzverstärker-Schaltungsabschnitt 6. Ferner wird hierbei das Ausgangssignal der Pegelschiebeschaltung 5 auf niedrig ge klemmt, da der Ausgangsknoten des Differenzverstärker-Schaltungsabschnitts 6 auf das Einschalten von MN6 hin ebenfalls auf die Versorgungsspannung VDD hochgezogen wird.
Hierbei zeigt die 4, als Vergleichsbeispiel, eine Anordnung einer Vorabladeschaltung, bei der eine dauernd arbeitende Pegelschiebeschaltung vom Stromtreibertyp vorhanden ist. Bei der Schaltung der 4 ist eine Pegelschiebeschaltung SH vom Stromtreibertyp unmittelbar vor einem Abtastschalter SW zum Abtasten von an Datensignalleitungen SL anzulegenden Vorabladespannungen angeordnet, und der Abtastschalter SW wird durch eine hohe Treiberspannung VDD angesteuert, die in der Tafel als Ergebnis einer Anhebung der Spannung eines Signals (externes Eingangssignal niedriger Amplitude) verfügbar ist, das von außerhalb der Tafel mit einer Amplitude unter der der Versorgungsspannung VDD zugeführt wird. Ein Nachteil des Anbringens eines Pegelschiebers vom Stromtreibertyp auf diese Weise ist jedoch der durch die Konstantstromquelle 7 und dergleichen während der ganzen Zeit, einschließlich von Vorabladeperioden, erzeugte Konstantstrom, der zu erhöhtem Energieverbrauch führt.
Demgegenüber ermöglicht es die Anordnung der 1 bis 3 dem Pegelschieber 5, nur während ausgewählter Perioden zu arbeiten, und dies gewährleistet Verringerungen des Energieverbrauchs in der Vorabladeschaltung 3. Es sei darauf hingewiesen, dass in der 3 sowohl PCTL als PCTLB Vorablade-Steuersignale sind, die beide externe Eingangssignale niedriger Amplitude sind.
Die 5 ist ein Schaltbild, das eine Anordnung einer Latchstufe 4 zeigt, die in die Vorablade-Steuerschaltung 1 in der Vorabladeschaltung 3 eingebaut ist. Die Latchstufe 4 bestehe aus einem SR-Flipflop (Setz-Rücksetz-Flipflop), so dass sich ihr Ausgangssignal entsprechend eingehenden Setz- und Rücksetzsignalen ändert.
Die 6 zeigt das Schalten des Ausgangssignals auf die Eingangssignale hin. Nachfolgend wird die Notation (Setzsignalzustand, Rücksetzsignalzustand) verwendet, und H und L repräsentieren einen hohen Pegel bzw. einen niedrigen Pegel. Wenn das Ausgangssignal im Anfangszustand L ist, ändert es sich auf (H, L) hin von L auf H. Dann verbleibt das Ausgangssignal auf (H, L) oder (L, L) hin auf H, und auf (L, H) hin wechselt es von H auf L. Im letzteren Fall verbleibt das Ausgangssignal anschließend auf (L, H) oder (L, L) hin auf L. Hierbei ist die Kombination (H, H) verboten.
Die 7 und 8 zeigen Timings tatsächlicher Operationen der Schaltung. Das Ausgangssignal wechselt von L auf H, wenn das Setzsignal von L auf H wechselt, und dann verbleibt es auf H bis (L, H) erreicht ist. Anders gesagt, wechselt das Ausgangssignal von H auf L, nachdem das Setzsignal von H auf L gewechselt hat und das Rücksetzsignal anschließend von L auf H gewechselt hat, wie es in der 7 dargestellt ist, oder nachdem das Setz- und das Rücksetzsignal gleichzeitig von H auf L bzw. von L auf H gewechselt haben, wie es in der 8 dargestellt ist. Danach verbleibt das Ausgangssignal auf L bis das Setzsignal erneut von L auf H wechselt.
Die oben erörterte Anordnung ermöglicht es der Vorabladeschaltung 3, unter Verwendung des Setzsignals und des Rücksetzsignals nur während ausgewählter Perioden zu arbeiten. Außerdem ermöglicht es die Verwendung der Latchstufe 4, als Setz- und Rücksetzsignal ein Signal mit wahlfreier H-Periode zu verwenden, vorausgesetzt, dass das Setz- und das Rücksetzsignal: (1) zwischen ihren ansteigenden Perioden eine Vorabladeperiode einschließen; und (2) sie keine gemeinsame H-Periode haben. Dies ermöglicht die Verwendung eines Signals, das ursprünglich in der Flüssigkristalltafel vorhanden ist, wie es später detailliert erörtert wird. Ein anderer Vorteil besteht darin, dass es nicht erforderlich ist, die Anzahl der Signale zu erhöhen, die von außen der Flüssigkristalltafel zugeführt werden.
Die 9 ist ein Blockdiagramm, das eine spezielle Anordnung der Vorablade-Steuerschaltung 1 zeigt, die die Vorabladeschaltung 3 unter Verwendung der Latchstufe 4 der 5 realisiert. In der 9 ist die Latchstufe 4 mit dem RS-Flipflop der 5 identisch, und die Pegelschiebeschaltung 5 vom Stromtreibertyp ist mit der der 3 identisch. In dieser Vorabladeschaltung 3 werden ein Setzsignal S0 und ein Rücksetzsignal S1 als o.g. Signale verwendet, die (1) zwischen ihren Anstiegsperioden eine Vorabladeperiode einschließen; und (2) keine gemeinsame H-Periode aufweisen. Es wird dafür gesorgt, dass die Pegelschiebeschaltung 5 nur während einer speziellen Periode arbeitet, die die Vorabladeperiode beinhaltet, was dadurch erfolgt, dass als Steuersignal zum Steuern der Pegelschiebeschaltung 5 das Ausgangssignal AO0 der Latchstufe 4 verwendet wird, die durch das Setzsignal S0 und das Rücksetzsignal S1 (1) gesteuert wird. Demgemäß gibt die Pegelschiebeschaltung 5 ein Signal ALO aus, das dadurch erhalten wird, dass die Spannung eines Vorablade-Steuersignals PCTL oder eines Vorablade-Steuersignals PCTLB angehoben wird. Daher ist der Stromverbrauch in der Vorabladeschaltung 3 im Vergleich zum Fall verringert, bei dem dafür gesorgt ist, dass die Pegelschiebeschaltung 5 die ganze Zeit arbeitet. Die Signale S0 und S1 entsprechen dem Eingangssignal identischer Amplitude, das in der Tafel mit derselben Amplitude wie die der Versorgungsquelle VDD erzeugt wird, um die Vorablade-Steuerschaltung 1 zu steuern, und dies wird später detailliert erörtert. Entsprechend dem externen Eingangssignal niedriger Amplitude werden die Vorablade-Steuersignale PCTL und PCTLB von außen zur Tafel geleitet, und sie spezifizieren eine Vorabladeperiode mit einer Amplitude unter der der Versorgungsquelle VDD.
Die 10 zeigt das Timing von Operationen der Vorablade-Steuerschaltung 1 der 9. Das Setzsignal S0 schaltet die Latchstufe 4 von einem nicht aktiven Zustand auf einen aktiven Zustand um, und sie wechselt das Steuersignal AO0 von L auf H. Während der Periode, in der das Steuersignal AO0 H ist, verbleibt die Pegelschiebeschaltung 5, deren Aktivierung/Deaktivierung durch das Steuersignal AO0 gesteuert wird, im aktiven Zustand, und sie gibt ein Ausgangssignal ALO aus, das dadurch erhalten wird, dass die Spannung des von außen zugeführten Vorablade-Steuersignals PCTL niedriger Amplitude oder das Vorablade-Steuersignal PCTLB auf im Wesentlichen dieselbe Amplitude wie die der Treiberspannung für die Vorabladeschaltung 3 angehoben wird. Danach deaktiviert das Rücksetzsignal S1 die Latchstufe 4, und es wechselt das Steuersignal AO0 von H auf L, und die Pegelschiebeschaltung 5 wird deaktiviert.
Bei dieser Reihe von Operationen tritt ein Konstantstrom nur während der Betriebsperiode der Vorabladeschaltung der 10 auf, was Verringerungen des Stromverbrauchs im Vergleich zum in der 4 dargestellten Vergleichsbeispiel ermöglicht, bei dem die Vorabladeschaltung die ganze Zeit arbeitet.
Die 11 ist ein Schaltbild, das, als Beispiel, eine Anordnung einer anderen Latchstufe 4a zeigt, die in die Vorablade-Steuerschaltung 1 in der Vorabladeschaltung 3 eingebaut ist. Da die Latchstufe 4a der 11 ein Setz-Überschreib-Rücksetz-Flipflop ist, wechselt es sein Ausgangssignal entsprechend den eingehenden Setz- und Rücksetzsignalen. Die 12 zeigt das Schalten des Ausgangssignals auf das Eingangssignal hin.
Nachfolgend wird die Notation (Setzsignalzustand, Rücksetzsignalzustand) ähnlich wie im Fall der 6 verwendet. Wenn das Ausgangssignal der Latchstufe 4a im Anfangszustand L ist, wechselt das Ausgangssignal auf (H, L) oder (H, H) hin von L auf H. Dann verbleibt das Ausgangssignal auf (H, L), (H, H) oder (L, L) auf H, und auf (L, H) wechselt es von H auf L. Im letzteren Fall verbleibt das Ausgangssignal dann auf (L, H) oder (L, L) hin auf L.
Die 13 und 14 zeigen das Timing tatsächlicher Operationen der Schaltung. Das Ausgangssignal wechselt von L auf H nachdem das Setzsignal von L auf H gewechselt hat, und dann verbleibt es bis (L, H) auf H. D.h., dass das Ausgangssignal von H auf L wechselt nachdem entweder das Rücksetzsignal von L auf H gewechselt hat, was erfolgt, nachdem das Setzsignal von H auf L gewechselt hat, oder nachdem das Setzsignal von H auf L gewechselt hat, was erfolgt, nachdem das Rücksetzsignal von L auf H gewechselt hat. Danach verbleibt das Ausgangssignal auf L bis das Setzsignal erneut von L auf H wechselt.
Gemäß der oben erörterten Anordnung nimmt das Signal (H, H) bei der Anordnung der 11 ein tolerierbares Muster im Vergleich zum Fall der 5 ein, und als Setz- und Rücksetzsignal können zwei Signale verwendet werden, die eine gemeinsame H-Periode aufweisen.
Die 15 ist ein Blockdiagramm, das eine andere Anordnung der Vorablade-Steuerschaltung 1 in der Vorabladeschaltung 3 zeigt. Das Beispiel hier verfügt über eine Latchstufe 4a, die durch das o.g. Setz-Überschreib-Rücksetz-Flipflop der 11 gebildet ist, und eine Pegelschiebeschaltung 5, wie sie im vorigen Beispiel erörtert wurde. Ein durch Anheben der Spannung in der Pegelschiebeschaltung 5 vom Stromtreibertyp erhaltenes Ausgangssignal ALO wird über einen Inverter 8 als Rücksetzsignal S1a der Latchstufe 4a zugeführt.
Die 16 zeigt das Timing und Operationen der Vorablade-Steuerschaltung 1 der 15. Das Setzsignal S0 wird aktiv bevor das Vorablade-Steuersignal PCTL aktiv wird, und es bleibt zumindest solange aktiv bis das Vorablade-Steuersignal PCTL aktiv wird. Nachdem dieses Setzsignal S0 von L auf H gewechselt hat, ist die Latchstufe 4a aktiviert, und sie wechselt ihr Ausgangssignal, d.h. das Steuersignal AO0 von L auf H. Dies bewirkt, dass die Pegelschiebeschaltung 5, deren Aktivierung/Deaktivierung durch das Steuersignal AO0 kontrolliert wird, in einen aktiven Zustand wechselt und in diesem verbleibt und ein Ausgangssignal AL0 ausgibt, das durch Anheben der Spannung des von außen zugeführten Vorablade-Steuersignals PCTL niedriger Amplitude oder des Vorablade-Steuersignals PCTLB auf im Wesentlichen dieselbe Amplitude wie die der Treiberspannung für die Vorabladeschaltung 3 erhalten wurde.
Das Ausgangssignal AL0 wird durch den Inverter 8 invertiert und der Latchstufe 4a als Rücksetzsignal S1a zugeführt. Dies bewirkt, dass die Latchstufe 4a auf nicht aktiv wechselt, nachdem das Ausgangssignal AL0 von H auf L gewechselt hat, und dass das Ausgangssignal AL0 der Pegelschiebeschaltung 5 auf L verbleibt, wenn das Setzsignal S0 von H auf L gewechselt hat, wie es mit der durchgezogenen Linie in der 16 dargestellt ist, nachdem die Vorablade-Steuersignale PCTL und PCTLB von aktiv auf nicht aktiv gewechselt haben. Demgegenüber wechselt, wenn das Setzsignal S0 von H auf L gewechselt hat, wie es mit der gestrichelten Linie in der 16 dargestellt ist, bevor die Vorablade-Steuersignale PCTL und PCTLB von aktiv auf nicht aktiv wechseln, die Latchstufe 4a auf einen Wechsel des Setzsignals S0 von H auf L in den nicht aktiven Zustand.
Diese Anordnung beseitigt das Erfordernis, das Rücksetzsignal S1 der Anordnung der 9 von außen zuzuführen. Der Vorablade-Steuerschaltung 1 müssen nur drei Eingangssignale zugeführt werden: nämlich das Setzsignal S0 mit derselben Amplitude wie die der Versorgungsspannung VDD sowie die Vorablade-Steuersignale PCTL und PCTLB, die mit niedrigen Amplituden von außen an die Tafel gelegt werden. Daher ist die Anzahl der Leitungen verringert und das Schaltungslayout ist einfach gemacht.
Die 17 ist ein Blockdiagramm, das, als Beispiel, eine andere Anordnung der in die Vorabladeschaltung 3 eingebauten Vorablade-Steuerschaltung 1 zeigt. Das hier vorliegende Beispiel beinhaltet: eine Latchstufe 4a aus einem Setz-Überschreib-Rücksetz-Flipflop und eine identische Latchstufe 4b anstelle der oben erörterten Latchstufe 4; sowie Pegelschiebeschaltungen 5a und 5b vom Stromtreibertyp.
Die 18 zeigt das Timing und Operationen der Vorablade-Steuerschaltung 1 der 17. Nachdem das Setzsignal S2 von L auf H gewechselt hat, wird die Latchstufe 4a aktiviert, und sie wechselt ihr Ausgangssignal, d.h. das Steuersignal AO1, von L auf H. Dies bewirkt, dass die Pegelschiebeschaltung 5a, deren Aktivierung/Deaktivierung durch AO1 gesteuert wird, in einen aktiven Zustand wechselt und in diesem verbleibt und, an die Latchstufe 4b, ein Steuersignal AL1 ausgibt, das durch Anheben der Spannung des von außen zugeführten Vorablade-Steuersignals PCTL niedriger Amplitude oder des Vorablade-Steuersignals PCTLB auf im Wesentlichen dieselbe Amplitude wie die der Treiberspannung für die Vorabladeschaltung 3 erhalten wurde.
Nachdem das Steuersignal AL1 von L auf H gewechselt hat, befindet sich die Latchstufe 4b im zweiten Zustand, in dem sie das Steuersignal AL1 als ihr Setzsignal verwendet, und sie wechselt von einem nicht aktiven Zustand in einen aktiven Zustand und wechselt ihr Ausgangssignal, d.h. das Steuersignal BO1, an die Pegelschiebeschaltung 5b der zweiten Stufe von L auf H. Hierbei verwendet die Latchstufe 4a im ersten Zustand das Steuersignal BO1 als Rücksetzsignal; daher wechselt, wenn das Setzsignal S2 nun bereits von H auf L gewechselt hat, die Latchstufe 4a von einem aktiven Zustand in einen nicht aktiven Zustand, nachdem das Steuersignal BO1 von L auf H gewechselt hat; demgegenüber wechselt, wenn das Setzsignal S2 auf H verbleibt, die Latchstufe 4a von einem aktiven Zustand in einen nicht aktiven Zustand nachdem das Setzsignal S2 von H auf L gewechselt hat, und ihr Ausgangssignal, d.h. das Steuersignal AO1, wechselt von H auf L.
Auf diese Weise wechselt die Pegelschiebeschaltung 5a in einen nicht aktiven Zustand, und das Steuersignal AL1 wechselt von H auf L. Außerdem wechselt, nachdem das Steuersignal BO1 auf H gegangen ist, die Pegelschiebeschaltung 5b in der zweiten Stufe in einen aktiven Zustand, und sie gibt ein Ausgangssignal BL1 aus, das dadurch erhalten wurde, dass die Spannung des von außen zugeführten Vorablade-Steuersignals PCTL niedriger Amplitude oder des Vorablade-Steuersignals PCTLB auf im Wesentlichen dieselbe Amplitude wie die der Treiberspannung für die Vorabladeschaltung 3 angehoben wurde.
Das Ausgangssignal BL1 wird durch den Inverter 8 invertiert, um als Rücksetzsignal der Latchstufe 4b zu dienen. Selbst wenn die Pegelschiebeschaltung 5a in einen nicht aktiven Zustand wechselt und das Steuersignal AL1 von H auf L wechselt, verbleibt die Pegelschiebeschaltung 5b in einem aktiven Zustand und gibt weiterhin ein hohes Steuersignal BO1 aus, da das Umkehrsignal des Ausgangssignals BL1, das das Rücksetzsignal ist, L ist. Danach wird, wenn das Ausgangssignal BL1 von H auf L. wechselt, nachdem ein Wechsel der Vorablade-Steuersignale PCTL und PCTLB auftrat, das Rücksetzsignal der Latchstufe 4b aktiv, diese Latchstufe 4b wechselt in einen nicht aktiven Zustand und das Steuersignal BO1 wechselt von H auf L. Als Ergebnis des Wechsels von BO1 auf L wechselt die Pegelschiebeschaltung 5b ebenfalls in einen nicht aktiven Zustand. Bei dieser Reihe von Operationen tritt ein Konstantstrom nur während der Betriebsperiode der Vorabladeschaltung gemäß der 18 auf, was Verringerungen des Stromverbrauchs im Vergleich zum in der 4 dargestellten Vergleichsbeispiel gewährleistet, bei dem die Vor abladeschaltung die ganze Zeit über arbeitet.
Diese Anordnung benötigt nur drei Eingangssignale für die Vorablade-Steuerschaltung 1, wie die Anordnung der 15: nämlich das Setzsignal S2 und die Vorablade-Steuersignale PCTL und PCTLB. Daher kann die Anzahl der Leitungen verringert werden.
Die 19 ist eine Zeichnung, die, als Beispiel, eine Anordnung einer Bildanzeigevorrichtung gemäß der Erfindung zeigt. Die Anordnung der 19 ist diejenige eines Flüssigkristalldisplays mit aktiver Matrix, das, ähnlich wie ein herkömmliches, aus einem Pixelarray ARY, einer Scansignalleitungs-Treiberschaltung (Gatetreiber) GD, einer Datensignalleitungs-Treiberschaltung (Datentreiber) SD und einer Vorabladeschaltung 3 besteht. Das Pixelarray ARY verfügt über in einer Matrix angeordnete Pixel PIX (die 20 ist ein Diagramm einer die interne Struktur zeigenden Ersatzschaltung). Ein Unterschied gegenüber der herkömmlichen Vorabladeschaltung PC findet sich in der Vorabladeschaltung 3, die auf die o.g. Weise aufgebaut ist.
Im Allgemeinen ist bei einem Flüssigkristalldisplay eine relativ hohe Treiberspannung von 15 V bis 25 V erforderlich, um ein Flüssigkristallelement anzusteuern, und daher wird die Treiberschaltung auch häufig mit einer Spannung von ähnlichem Wert betrieben. Demgegenüber hat das der Bildanzeigevorrichtung zugeführte Signal, das durch einen IC erzeugt wird, einen typischen Spannungswert von 3,3 V bis 5 V. Daher entsteht das Erfordernis, eine Spannungswandlerschaltung (Pegelschiebeschaltung) irgendeiner Art zwischen diesen einzufügen. Bei der Erfindung wird, wie bereits angegeben, der Energieverbrauch dadurch eingeschränkt und für eine zufriedenstellende Bildanzeige gesorgt, dass dafür gesorgt wird, dass die Pegelschiebeschaltung 5 vom Stromtreibertyp nur während ausgewählter Perioden arbeitet.
Gemäß der 1 besteht der Abtastschalter 2 aus einem CMOS-Schalter mit Paaren aus jeweils einem p-Transistor Mp1 bis Mpi und einem n-Transistor Mn1 bis Mni für jede Datensignalleitung SL1 bis SLi. Die Transistoren Mp1 bis Mpi und Mn1 bis Mni sind mit ihren Drains mit den Datensignalleitungen SL1 bis SLi verbunden, und sie empfangen an ihren Sources eine gemeinsame Vorabladespannung. Die n-Transistoren Mn1 bis Mni empfangen an ihren Gates die o.g. gemeinsamen Ausgangssignale AL0 und BL1 von der Vorablade-Steuerschaltung 1, die durch zweistufige Inverter 9a und 9b gepuffert werden. Die p-Transistoren Mp1 bis Mpi empfangen an ihren Gates die gemeinsamen Ausgangssignale AL0 und BL1, die hier nicht nur durch die Inverter 9a und 9b sondern auch durch einen anderen Inverter 9c gepuffert werden.
Die Vorabladespannung ist entweder eine variable oder eine konstante Spannung, was von einem Videosignal (Daten) abhängt, das in die Datensignalleitungs-Treiberschaltung SD eingegeben wird. Durch Herstellen des Abtastschalters 2 aus einem CMOS, wie oben angegeben, wird, wenn die Vorabladespannung dicht beim Potenzial VDD liegt, bei dem es sich um die Versorgungsspannung für den hohen Pegel der Vorabladeschaltung 3 handelt, die Vorabladespannung prinzipiell über p-Transistoren Mp1 bis Mpi an die Datensignalleitungen SL1 bis SLi angelegt. Wenn die Vorabladespannung dicht beim Potenzial VSS liegt, bei dem es sich um die Versorgungsspannung für den niedrigen Pegel der Vorabladeschaltung 3 handelt, wird die Vorabladespannung prinzipiell über n-Transistoren Mn1 bis Mni an die Datensignalleitungen SL1 bis SLi angelegt. Dies schränkt die Abhängigkeit des Treibervermögens des Abtastschalters 2 von der Vorabladespannung auf das kleinstmögliche Ausmaß ein, was es ermöglicht, gleichmäßige Vorabladeeffekte zu erzielen.
Die Schaltung zum Erzeugen der Vorabladespannung verfügt über eine Vorabladespannung-Erzeugungsschaltung 11 zum Erzeugen einer Spannung auf ein einzelnes oder mehrere Spannungseinstellsignale hin, wie dies beispielsweise in der 21 dargestellt ist, sowie eine Pufferschaltung 12 zum Puffern eines Ausgangssignals der Vorabladespannung-Erzeugungsschaltung 11 und zum Ausgeben des gepufferten Ausgangssignals an die Ausgangsleitung PL der 1. Die Vorabladespannung-Erzeugungsschaltung 11 verfügt, wie es in 22 dargestellt ist, über einen Trimmerwiderstand 15 zwischen der Spannungsversorgung 13 für den hohen Pegel und der Spannungsversorgung 14 für den niedrigen Pegel. Mittels einer Spannungsauswahlschaltung 16 zum Einstellen des Trimmerwiderstands 15 auf das Spannungseinstellsignal hin wird eine Zwischenspannung zwischen dem hohen und dem niedrigen Pegel, wie durch den Trimmerwiderstand 15 erzeugt, als Vorabladespannung ausgegeben. Die Anordnung der 22 sorgt dafür, dass von einem Horizontalsynchronisiersignal HSYNC, einem Vertikalsynchronisiersignal VSYNC, dem Vorablade-Steuersignal PCTL und einem Korrektursignal abhängig vom Modus der Vorabladespannung ein beliebiges oder alle als Spannungseinstellsignale eingegeben werden.
Als Beispiel einer Anordnung, wie sie dann geeignet ist, wenn das Videosignal durch einen Wechselstrom betrieben wird, erfolgt eine Erläuterung für den Fall, dass die Vorabladespannung-Erzeugungsschaltung 11 als Erstes ein Potenzial mit entgegengesetzter Polarität zu der des unmittelbar vorange gangenen Videosignals als Vorabladespannung ausgibt und dann das Ausgangssignal entweder zum Start der Vorabladeperiode oder mit einer vorbestimmten Periode nach dem Start auf ein Vorablade-Zielpotenzial wechselt.
Bei z.B. einer solchen Anordnung, bei der das Videosignal mit einem Wechselstrom mit einer Frequenz betrieben wird, die einer Horizontalperiode entspricht, und das Ausgangssignal mit dem Start der Vorabladeperiode auf ein Vorabladepotenzial wechselt, empfängt die Vorabladespannung-Erzeugungsschaltung 11 Eingänge des Vorablade-Steuersignals PCTL und des Horizontalsynchronisiersignals HSYNC als Spannungseinstellsignale. In diesem Fall steuert die Spannungsauswahlschaltung 16 den Trimmerwiderstand 15 auf Grundlage des Horizontalsynchronisiersignals HSYNC in solcher Weise, dass ein Potenzial entgegengesetzter Polarität unter den Potenzialen für jede Polarität vorbestimmt wird, wenn das Vorablade-Steuersignal PCTL nicht aktiv ist. Demgegenüber steuert die Spannungsauswahlschaltung 16 den Trimmerwiderstand 15 zur Ausgabe eines vorbestimmten Vorabladepotenzials, wenn das Vorablade-Steuersignal PCTL aktiv ist.
Wenn die Vorabladespannung eine Konstantspannung ist, fällt die Ausgangsspannung der Vorabladespannung-Erzeugungsschaltung 11 auf die Polarität der unmittelbar vorangegangenen Horizontal- oder Vertikalperiode, und sie konvergiert auf eine vorbestimmte Vorabladespannung. Im Ergebnis kann, wenn die Vorabladespannung-Erzeugungsschaltung 11 kein ausreichend großes Treibervermögen aufweist, ihre Ausgangsspannung möglicherweise nicht innerhalb einer Vorabladeperiode auf eine Vorabladespannung konvergieren, wie es in der 23 dargestellt ist.
Demgegenüber liegt, wenn die Vorabladespannung-Erzeugungsschaltung 11 ein Potenzial entgegengesetzter Polarität zu dem des unmittelbar vorangegangenen Videosignals ausgibt, wie oben angegeben, und zwar selbst dann, wenn ein Ziehen in gewissem Ausmaß auftritt, wie es in der 24 dargestellt ist, das sich ergebende Potenzial näher an der Ziel-Vorabladespannung als im Fall der 23. Die Vorabladespannung-Erzeugungsschaltung 11 wechselt ihre Ausgangsspannung auf die Ziel-Vorabladespannung bevor die Vorabladespannungperiode endet. Dies gewährleistet, dass, abweichend vom Fall der 23, die Vorabladespannung-Erzeugungsschaltung 11 selbst bei unzureichendem Treibervermögen bis zur Vorabladespannung laden kann.
Die vorstehende Erläuterung konzentrierte sich auf die Ansteuerung mittels eines Wechselstroms mit einer Frequenz, die einer Horizontalperiode ent spricht; wenn jedoch das Horizontalsynchronisiersignal HSYNC durch ein Vertikalsynchronisiersignal VSYNC ersetzt wird, gilt dieselbe Erläuterung für eine Ansteuerung mittels eines Wechselstroms mit einer Frequenz, die einer Vertikalperiode entspricht. In jedem Fall ergeben sich identische Vorteile, wenn die Vorabladespannung-Erzeugungsschaltung 11 ein Potenzial mit entgegengesetzter Polarität zur der des unmittelbar vorangegangenen Videosignals auf Grundlage des Vorablade-Steuersignals PCTL und des Signals ausgibt, durch das die Polarität des unmittelbar vorangegangenen Videosignals beurteilt werden kann.
Nun erfolgt unter Bezugnahme auf die 25(a) bis 25(c) eine Erläuterung zum Fall, dass ein Korrektursignal an die Vorabladespannung-Erzeugungsschaltung 11 der 23 als Spannungseinstellsignal geliefert wird. Das Korrektursignal kompensiert Versätze betreffend Eigenschaftsunterschiede der p- und n-Transistoren in der Tafel und die Vorabladespannung, wie durch Messen von Flackern bei der Anzeige tatsächlicher Bilder erhalten.
Jede Datensignalleitung SL1 bis SLi ist individuell mit einem Analogschalter ASW1 bis ASWi zum Abtasten eines Videosignals (Daten) DAT versehen, wie es in der 26 dargestellt ist.
Diese Analogschalter ASW1 bis ASWi sorgen dafür, dass das Videosignal (Daten) DAT sequenziell abgetastet wird und auf die Datensignalleitungen SL1 bis SLi geschrieben wird. Die Analogschalter ASW1 bis ASWi bestehen aus CMOS-Schaltern, wie der Abtastschalter 2 der 1, so dass sie in beiden Richtungen ansteuern können. Jedoch können sich der n- und der p-Kanal-Transistor, wie sie in jedem CMOS-Schalter vorhanden sind, hinsichtlich des Treibervermögens aufgrund z.B. von Unterschieden der Transistoreigenschaften voneinander verschieden sein.
Hier sei angenommen, dass die Transistoren so spezifiziert sind, dass sie ein ausreichendes Treibervermögen zeigen, so dass solche mit kleinerem Treibervermögen immer noch ausreichend leistungsfähig für den Abtastvorgang sind, obwohl solche Unterschiede vorliegen, so dass die Analogschalter ASW1 bis ASWi das Videosignal unabhängig von der Ladepolarität abtasten können. Wenn jedoch das Treibervermögen über das Erfordernis hinaus erhöht wird, sind die Transistoren für eine unerwünscht vergrößerte Fläche verantwortlich, und sie verbrauchen einen unerwünscht großen Strom. Indessen kann, wenn die Treiberfähigkeiten auf niedrige Werte spezifiziert werden, einer der Transistoren ausreichend leistungsfähig für den Abtastvorgang sein, während dies der andere Transistor nicht ist.
Demgegenüber gibt, wenn die zwei Transistoren dasselbe Treibervermögen aufweisen, die Vorabladespannung-Erzeugungsschaltung 11, die auf das Korrektursignal Bezug nimmt, wie es in der 25(a) dargestellt ist, einen Mittelwert aus der Maximalamplitude positiver Polarität und der Maximalamplitude negativer Polarität aus. Indessen schaltet, wenn die zwei Transistoren nicht über das identische Treibervermögen verfügen und abhängig von der Laderichtung ein unregelmäßiger Schaltvorgang auftritt, wie es in den 25(b) und 25(c) dargestellt ist, die Vorabladespannung-Erzeugungsschaltung 11 das Vorabladepotenzial vom Mittelwert (im Fall der 25(a)) auf einen Wert um, der den unregelmäßigen Schreibvorgang auf Grundlage des Korrektursignals kompensiert. Dies ermöglicht sowohl eine Verringerung des Treibervermögens als auch eine Beseitigung des unregelmäßigen Schreibens. Ferner existiert, wenn das Vorabladepotenzial konstant ist, eine geringere Belastung der die Bildanzeigevorrichtung ansteuernden externen Schaltung, was die externe Schaltung einfacher und weniger energieverbrauchend macht.
Die vorstehende Erläuterung konzentrierte sich auf den Fall, dass auf einen Mittelwert Bezug genommen wird, was eine geeignete Anordnung für einen Abtastschalter 2 mit relativ hohem Treibervermögen und ein Videosignal (Daten) mit einem Amplitudenpegel ist, der ausreichend klein im Vergleich zur Treiberversorgungsspannung der Datensignalleitungs-Treiberschaltung SD ist. Um die Belastung der die Vorabladespannung erzeugenden Schaltung oder den Energieverbrauch weiter zu senken, kann die Vorabladespannung auf einen konstanten Wert eingestellt werden, der häufiger als andere verwendet wir, nicht auf den Mittelwert.
Die 22 zeigt als weiteres Beispiel eine Anordnung, bei der die Vorabladespannung-Erzeugungsschaltung 11 als Spannungseinstellsignal entweder ein Horizontalsynchronisiersignal HSYNC oder ein Vertikalsynchronisiersignal VSYNC liefert, um die Vorabladespannung entsprechend der Polarität eines anschließend geschriebenen Videosignals zu wechseln, wie es in der 25(d) dargestellt ist. In diesem Fall ist die Differenz zwischen dem Vorabladepotenzial und dem Potenzial des geschriebenen Videosignals weiter verringert. Im Ergebnis kann selbst dann, wenn der Abtastschalter 2 über ein kleines Treibervermögen verfügt, das Videosignal sicher geschrieben werden, und es wird die Fähigkeit erzielt, Bilder mit guter Qualität anzuzeigen.
Die vorstehende Erläuterung behandelte der Zweckdienlichkeit halber die Einstellverfahren einzeln. Alternativ können zwei oder mehr Einstellverfahren gleichzeitig genutzt werden: z.B. können alle Einstellverfahren gleichzeitig genutzt werden, bei denen das Korrektursignal, das Horizontalsynchronisiersignal HSYNC oder das Vertikalsynchronisiersignal VSYNC und das Vorablade-Steuersignal PCTL als Spannungseinstellsignale zugeführt werden.
Die 26 ist ein Blockdiagramm, das, als Beispiel, eine Anordnung der Datensignalleitungs-Treiberschaltung SD zeigt, während die 27 den Signalverlauf im Betrieb zeigt. Die Datensignalleitungs-Treiberschaltung SD empfängt ein Startsignal SPS und ein Taktsignal CKS/CKSB niedriger Amplitude, die von außen der Tafel zugeführt werden, wobei das Startsignal SPS dadurch erhalten wird, dass die Spannung des Startsignals SP/SPB niedriger Amplitude durch die Pegelschiebeschaltung LV auf den Pegel der Versorgungsspannung VDD der Datensignalleitungs-Treiberschaltung SD angehoben wird. Wenn das für den Start eines Horizontalscanzyklus repräsentative Startsignal SPS an ein Schieberegister SR1 einer ersten Stufe geliefert wird, werden Impulse auf Taktsignale CKS/CKSB hin an Schieberegister SR2 bis SRi und SRd in einer zweiten und späteren Stufe, die in dieser Reihenfolge in Reihe geschaltet sind, übertragen. Der Signalverlauf der Impulse wird in den individuell vorhandenen Signalverlauf-Modifizierschaltungen F1 bis Fi und Fd modifiziert und als Signalleitungs-Auswählsignale SO1 bis SOi sowie SOd ausgegeben.
Indessen ist jede Datensignalleitung SL1 bis SLi mit einem individuellen Analogschalter ASW1 bis ASWi versehen, um ein Videosignal (Daten) DAT abzutasten. Als Ergebnis dessen, dass die Analogschalter ASW1 bis ASWi durch die Signalleitungs-Auswählsignale SO1 bis SOi angesteuert werden, wird das Videosignal (Daten) DAT sequenziell abgetastet und auf die Datensignalleitungen SL1 bis SLi geschrieben. Das Signalleitungs-Auswählsignal SOi wandert über die Tafel und wird an die Vorabladeschaltung 3 geliefert.
Die 28(a) zeigt ein typisches Eingangssignal-Timingdiagramm einer Bildanzeigevorrichtung, an der die Vorabladeschaltung 3 angebracht ist. In der 28(a) ist SPS ein Signal, das für den Start eines Horizontalscanzyklus repräsentativ ist, CKS ist ein Taktsignal niedriger Amplitude, das der Datensignalleitungs-Treiberschaltung SD zugeführt wird, und SOi – 1 und SOi sind Signalleitungs-Auswählsignale. GPS und GPSB repräsentieren ausgewählte Periode, d.h. effektive Anzeigegebiete, für die Scansignalleitung GL, wie durch die Scansignalleitungs-Treiberschaltung GD erzeugt. PCTL und PCTLB sind Vorabladesignale, wie bereits erläutert, und in der 28(a) befindet sich die Vorabladeperiode in einer Horizontalaustastperiode. Gemäß der Erfindung arbeitet die Vorabladeschaltung 3, d.h. die o.g. Pegelschiebeschaltung 5, 5a oder 5b nur während einer vorbestimmten, kürzeren Periode, die diese Periode einschließt, als es einer effektiven Anzeigeperiode innerhalb einer Horizontalperiode entspricht.
Die 28(b) ist ein Timingdiagramm zu Operationen der Vorabladeschaltung 3, die die gemäß der 9 aufgebaute Vorablade-Steuerschaltung 1 enthält und das letzte Signalleitungs-Auswählsignal SOi als Setzsignal S0 und das Startsignal SPS als Rücksetzsignal S1 verwendet. Daher kann die Vorabladeschaltung 3 dazu veranlasst werden, ab dem Zeitpunkt unmittelbar vor der Horizontalaustastperiode bis dann zu arbeiten, bis das erste Signalleitungs-Auswählsignal SO1 ausgegeben wird. Anders gesagt, arbeitet die Vorabladeschaltung 3 beinahe während der gesamten effektiven Anzeigeperiode nicht. In diesem Fall arbeitet, und verbraucht demgemäß Energie, tatsächlich während einer Horizontalaustastperiode zuzüglich einer Signaltaktperiode des Taktsignals CKS während das letzte Signalleitungs-Auswählsignal SOi ausgegeben wird. Z.B. beträgt für den NTSC-Modus die Horizontalaustastperiode 13 μs bei einem effektiven Anzeigegebiet von ungefähr 50 μs, und eine einzelne Taktperiode ist ungefähr einige wenige hundert ns lang. Der Energieverbrauch in der Vorabladeschaltung 3 kann auf ungefähr ein Viertel (genauer gesagt, 13/50) desjenigen einer Vorabladeschaltung verringert werden, die die ganze Zeit über arbeitet.
Die Offenlegung Nr. 7-121139/1995 einer japanischen Patentanmeldung (Tokukaihei 7-121139; veröffentlicht am 12. Mai 1995) gibt das Absenken des Energieverbrauchs durch ein vorab erfolgendes Laden nur während effektiver Anzeigeperioden an. Jedoch geht der effektiven Anzeigeperiode unmittelbar eine Vertikalaustastperiode voran, und es folgt eine solche, und die Vorabladeschaltung arbeitet während beinahe einer gesamten Vertikalaustastperiode nicht. Während einer Vertikalaustastperiode beträgt, im NTSC-Modus, ein Vertikalzyklus 16,7 ms, wohingegen eine Vertikalaustastperiode 2,85 ms beträgt und 17% ausmacht. Demgegenüber beträgt die Nicht-Betriebsperiode bei der Erfindung, wie oben angegeben, ungefähr drei Viertel, was stark zu einer Verringerung des Energieverbrauchs beiträgt. Jedoch kann die in Tokukaihei 7-121139 offenbarte Anordnung selbstverständlich in Kombination verwendet werden.
Außerdem wird, gemäß Tokukaihei 7-121139 die Vorabladespannung dauernd erzeugt, jedoch wird dadurch, dass dafür gesorgt wird, dass die Ausgangs schaltung hohe Impedanz aufweist, verhindert, dass sie ausgegeben wird. Bei der Erfindung wird der Konstantstrom in der Vorabladeschaltung 3 (der durch die Konstantstromquelle 7 gelieferte Strom) durch die Steuerung des Pegelschiebers vom Stromtreibertyp gestoppt, und daher wird weniger Energie verbraucht.
Die 28(c) ist ein Timingdiagramm zu Operationen einer Vorabladeschaltung für den Fall, dass SOi als Setzsignal S2 für die gemäß der 17 aufgebaute Vorablade-Steuerschaltung 1 verwendet wird. In diesem Fall arbeitet die Vorabladeschaltung 3 während der Vorabladeperiode mit Betriebstoleranzen d_wr und d_pr. Der Energieverbrauch kann weiter entsprechend d_wf +– d_pf eingeschränkt werden, wobei dieser Wert ungefähr der Hälfte der Summe der Betriebstoleranzen, im Vergleich zum vorigen Fall, beträgt. Ferner ist kein anderes Steuersignal als S2 erforderlich; daher kann, wie bereits angegeben, die Verdrahtung leicht konzipiert werden und die Tafelgröße wird im geringstmöglichen Ausmaß beeinflusst.
Ferner kann bei einer Anordnung, bei der ein Signalleitungs-Auswählsignal SOd, das keiner der Signalleitungen entspricht, folgend auf das letzte Signalleitungs-Auswählsignal SOi ausgegeben wird, wie in der Datensignalleitungs-Treiberschaltung SD der 26, wenn das Signalleitungs-Auswählsignal SOd als die vorstehend genannten Setzsignale S0 und S2 verwendet wird, die Vorabladeschaltung 3 dazu veranlasst werden, gleichzeitig mit dem Abschluss des Ansteuerns der letzten Signalleitung SLi zu arbeiten, die Betriebsperiode der Vorabladeschaltung 3 kann um eine Signaltaktperiode des vorangegangenen Signalleitungs-Auswählsignals SOi verkürzt werden, die Verdrahtung bildet keinerlei zusätzliche Belastung für die Signalverlaufs-Modifizierschaltung Fi der letzten Signalleitung SLi, und es können auch dadurch verursachte Unregelmäßigkeiten der Anzeige beseitigt werden.
Bei der Erfindung können nicht nur das Signalleitungs-Auswählsignal SOi der letzten Signalleitung SLi und das zugehörige, folgende Signalleitungs-Auswählsignal SOd sondern auch andere Signale, wie SOi – 1 und SOi – 2, als Setzsignale S0 und S2 verwendet werden. Außerdem können nicht nur das Startsignal SPS sondern auch andere Signale, wie SO1 und SO2, als Rücksetzsignal S1 verwendet werden. Die Vorabladeschaltung 3 muss nur während einer kürzeren Periode, die die Vorabladeperiode beinhaltet, arbeiten als es der effektiven Anzeigeperiode innerhalb einer Horizontalperiode entspricht.
Außerdem kann bei der Bildanzeigevorrichtung der 19 die Treiberschal tung mit verringerten Kosten und verbesserter Zuverlässigkeit hergestellt und als Baustein fertiggestellt werden, wenn die Datensignalleitungs-Treiberschaltung SD, die Scansignalleitungs-Treiberschaltung GD und die Vorabladeschaltung 3 auf demselben Substrat wie Pixel vorhanden sind (monolithische Struktur), im Vergleich zum Fall, dass diese Schaltungen auf einem von den Pixeln getrennten Substrat vorhanden sind.
Die 29 ist eine Zeichnung, die, als Beispiel, eine Struktur eines Dünnschichttransistors aus polykristallinem Silicium in der Bildanzeigevorrichtung zeigt. Der in der 29 dargestellte Dünnschichttransistor aus polykristallinem Silicium verfügt über eine Stapelstruktur (obenliegendes Gate), bei der der Dünnfilm aus polykristallinem Silicium auf dem isolierenden Substrat (Isolationssubstrat) als aktive Schicht wirkt. Die Erfindung ist nicht hierauf beschränkt; der Dünnschichttransistor aus polykristallinem Silicium kann eine andere Struktur, wie eine invertierte Stapelstruktur, aufweisen.
Das Anbringen derartiger Dünnschichttransistoren aus polykristallinem Silicium ermöglicht es, die Scansignalleitungs-Treiberschaltung GD, die Datensignalleitungs-Treiberschaltung SD und die Vorabladeschaltung 3 auf demselben Substrat wie das Pixelarray durch im Wesentlichen dieselben Herstellschritte wie ursprünglich herzustellen, jedoch mit Treiberfähigkeiten für praktische Zwecke. Ferner verfügt ein Dünnschichttransistor aus polykristallinem Silicium über ein Treibervermögen, das um eine oder zwei Größenordnungen kleiner als das eines Dünnschichttransistors aus einkristallinem Silicium (MOS-Transistor) ist, und er zeigt weniger gleichmäßige Eigenschaften, weswegen es erforderlich ist, bei einer Treiberschaltung über eine größere Betriebstoleranz zu verfügen.
Demgemäß wird für die in eine Niederspannungs-Schnittstelle der Bildanzeigevorrichtung eingebaute Pegelschiebeschaltung typischerweise ein Stromtreibertyp verwendet, da dieser größere Betriebstoleranzen für die Transistoreigenschaften als ein Spannungstreibertyp gewährleistet. In einer Pegelschiebeschaltung vom Stromtreibertyp existiert ein Konstantstrom, was den Energieverbrauch durch die Bildanzeigevorrichtung erhöht. Jedoch kann unter Verwendung der erfindungsgemäßen Vorabladeschaltung 3 dafür gesorgt werden, dass die Pegelschiebeschaltung, 5, 5a oder 5b, vom Stromtreibertyp in der Vorabladeschaltung nur während ausgewählter Perioden arbeitet, und der Energieverbrauch kann in der Vorabladeschaltung 3 mit einer Niederspannungs-Schnittstelle eingegrenzt werden.
Die 30(a) bis 30(k) sind erläuternde Zeichnungen, die, als Beispiel, Herstellschritte für einen Dünnschichttransistor aus polykristallinem Silicium in der erfindungsgemäßen Bildanzeigevorrichtung veranschaulichen.
Das Folgende ist eine kurze Erläuterung eines Herstellprozesses für einen Dünnschichttransistor aus polykristallinem Silicium bei 600°C oder darunter unter Bezugnahme auf die 30(a) bis 30(k). Die 30(a) bis 30(k) repräsentieren Schritte im Prozess.
Als Erstes wird ein Glassubstrat bereitgestellt (sh. die 30(a)). Dann wird auf dem Glassubstrat ein Dünnfilm aus amorphem Silicium abgeschieden (sh. die 30(b)). Es wird Excimerlaserlicht aufgestrahlt, um einen Dünnfilm aus polykristallinem Silicium auszubilden (sh. die 30(c)). Der Dünnfilm aus polykristallinem Silicium wird nach Wunsch strukturiert (sh. die 30(d)), und aus Siliciumdioxid wird ein Gateisolierfilm ausgebildet (sh. die 30(e)). Anschließend werden Gateelektroden aus Aluminium oder einem anderen Metall für den Dünnschichttransistor hergestellt (sh. die 30(f)). Danach werden der Source- und der Drainbereich im Dünnschichttransistor mit Fremdstoffen durchsetzt (Phosphor für den n-Bereich und Bor für den p-Bereich)(sh. die 30(g) und 30(h)). Dann wird ein Zwischenschicht-Isolierfilm aus Siliciumdioxid, Siliciumnitrid oder dergleichen abgeschieden (sh. die 30(i)), durch den hindurch ein Kontaktloch gebildet wird (sh. die 30(j)). Abschließend wird eine Leiterbahn aus Aluminium oder einem anderen Metall hergestellt (sh. die 30(k)). Während aller dieser Schritte überschreitet die Temperatur 600°C nicht, die während der Herstellung des Gateisolierfilms erreicht wird. Daher kann ein hoch wärmebeständiges Glas, wie das von Corning Inc. in den USA erhältliche Glas 1737, verwendet werden.
Um die Herstellung eines Flüssigkristalldisplays abzuschließen, werden ferner Elektroden (Transparente für ein transparentes Flüssigkristalldisplay und Reflektive für ein reflektierendes Flüssigkristalldisplay) ferner über einem anderen Zwischenschicht-Isolierfilm angebracht. Hierbei erlaubt die Herstellung eines Dünnschichttransistors aus polykristallinem Silicium bei 600°C oder darunter durch die Herstellschritte der 30(a) bis 30(k) die Verwendung eines billigen Glassubstrats großer Fläche, was wiederum einen größeren Bereich von Wahlmöglichkeiten für das Substratmaterial eröffnet und Kostensenkungen und Flächenvergrößerungen der Bildanzeigevor richtung ermöglicht.
Bisher konzentrierte sich die Beschreibung auf die Verwendung der Schaltung der 3 als Pegelschiebeschaltung vom Stromtreibertyp; jedoch existieren Alternativen. Z.B. kann eine Pegelschiebeschaltung 51 gemäß der 31 verwendet werden. Die Pegelschiebeschaltung 51 ist dem Grunde nach vom Sourcefolgertyp, und sie wird mit einem Ausgangssignal gespeist, dessen Amplitude beinahe mit der der Treiberspannung VDD der Pegelschiebeschaltung 51 ist, in Phase mit einem Vorablade-Steuersignal PCTL, das an das Gate des MN8 geliefert wird, und einem Vorablade-Steuersignal PCTLB, das an das Gate des MP8 und die Source des MN10 geliefert wird.
Hierbei beinhaltet die Pegelschiebeschaltung 51 den MN7 als Schalter zum Steuern des Betriebs der Schaltung, der sich zwischen einem Signaleingangsanschluss und dem Gate des MP8 (d.h. der Source des MN10) befindet, wobei es sich um einen der Eingangsabschnitte handelt. Damit die Pegelschiebeschaltung 51 während nicht aktiver Perioden in einem stabilen Zustand verbleibt, enthält sie ferner einen MP7 zwischen dem Gate des MP8, mit potenzialfreiem Zustand in einem nicht aktiven Zustand, dem Knoten der Source des MN10 und der Spannungsversorgung VDD, und einen MN9 als Potenzialklemmschalter zwischen GND und dem Knoten, der die Drains von MN8 und MP8 mit den Gates MN10 und MP9 verbindet.
Die Schalter MN7 und MP7 empfangen an ihren Gates ein Steuersignal. Wenn das Steuersignal den hohen Pegel einnimmt (aktiv ist), schaltet der Potenzialklemmschalter MP7 aus, während der Schalter MN7 zum Steuern des Betriebs der Schaltung einschaltet. Dies ermöglicht es der Pegelschiebeschaltung 51, zu arbeiten. Demgegenüber schaltet, wenn das Steuersignal niedrig (nicht aktiv) ist, der Potenzialklemmschalter MP7 ein, MN9 schaltet entsprechend ein, und der Schalter MN7 zum Steuern des Betriebs der Schaltung schaltet aus. Dies bewirkt, dass MP8, MN7 und MN10 den Pfad von der Spannungsversorgung VDD über MP8 und MN8 nach GND, über den in einem aktiven Zustand ein konstanter Strom fließt, vollständig sperren, und dass sie den Pfad von der Spannungsversorgung VDD über MP9, MN10 und MN7 zu einem externen Signaleingangsanschluss, über den in einem aktiven Zustand ein konstanter Strom fließt, vollständig sperren; daher fließt in einem nicht aktiven Zustand kein Strom.
Ferner klemmt der Potenzialklemmschalter MP7 das Ausgangssignal der Pegelschiebeschaltung 51 in einem nicht aktiven Zustand aus den folgenden Grün den auf niedrig. Wenn das Steuersignal niedrig ist, schaltet der Potenzialklemmschalter MP7 ein, und MN9 schaltet entsprechend ein. Nach dem Einschalten von MN9 schaltet MP9 ein, wodurch MN11 eingeschaltet wird. Nach dem Einschalten von MN11 schaltet MP11 ein, wodurch MN13 eingeschaltet wird. Im Ergebnis wird das Ausgangssignal der Pegelschiebeschaltung 51 auf niedrig geklemmt. MP7 bis MP12 sind alle p-MOSFETs, und MN7 bis MN13 sind alle n-MOSFETs.
Die oben erörterte Anordnung ermöglicht es dem Pegelschieber, nur während ausgewählter Perioden zu arbeiten, wodurch Verringerungen des Energieverbrauchs in der Vorabladeschaltung 3 gewährleistet sind.
Jedoch ist es bevorzugt, die Anordnung der 3 für normalen Gebrauch zu verwenden, da die Pegelschiebeschaltung 5 der 3 für eine große Betriebstoleranz hinsichtlich Unregelmäßigkeiten der Transistoreigenschaften und des Pegelschiebepegels im Vergleich zur Pegelschiebeschaltung 51 sorgt.
Die Erfindung wurde bisher mittels mehrerer Ausführungsformen erörtert, jedoch ist sie nicht auf diese Beispiele beschränkt. Die Erfindung ist in ähnlicher Weise bei beliebigen Kombinationen der obigen Ausführungsformen und weiteren Anordnungen, einschließlich der Arten und der Polaritäten der verwendeten Signale, anwendbar.
Wie bisher detailliert angegeben, dient eine erfindungsgemäße Vorabladeschaltung (3) zum vorab erfolgenden Laden einer Signalleitung (SL) auf eine vorbestimmte Spannung vor dem Anlegen eines Videosignals an die Signalleitung, und sie ist durch die folgende Anordnung gekennzeichnet.
Die Vorabladeschaltung ist dadurch gekennzeichnet, dass sie über eine Vorablade-Steuerschaltung (1) verfügt, die während einer kürzeren Periode, die eine Vorabladeperiode umfasst, die nicht mit einer Ansteuerperiode der Signalleitung zusammenfällt, als einer effektiven Anzeigeperiode innerhalb einer Horizontalperiode arbeitet, und die eine solche Steuerung ausführt, dass sie die vorbestimmte Spannung ausgibt.
Gemäß dieser Anordnung wird ein Videosignal an die Signalleitung angelegt, nachdem diese auf eine vorbestimmte Spannung vorab geladen wurde.
Herkömmlicherweise arbeitet eine Vorabladeschaltung während der ganzen Zeit. In der Vorabladeschaltung fließt selbst während Nicht-Vorabladeperio den ein Konstantstrom solange die Vorabladeschaltung arbeitet, was zu erhöhtem Energieverbrauch in der Vorabladeschaltung führt.
Demgemäß ist bei der Erfindung eine Vorablade-Steuerschaltung vorhanden, die während einer speziellen, kürzeren Periode, die eine Vorabladeperiode beinhaltet, die nicht mit einer Treiberperiode der Signalleitung übereinstimmt, als einer effektiven Anzeigeperiode innerhalb einer Horizontalperiode arbeitet; daher wird die Vorabladespannung nur während aktiver Perioden der Vorabladeschaltung ausgegeben. Dank dieser Steuerung fließt während nicht aktiven Perioden kein Konstantstrom mehr in der Vorabladeschaltung. Der Energieverbrauch ist nur auf aktive Perioden beschränkt, was eine Erhöhung des Energieverbrauchs in der Vorabladeschaltung mit entsprechender Sicherheit einschränkt.
Hierbei ist die Horizontalaustastperiode, obwohl sie im NTSC- oder einem anderen Fernsehmodus vorbestimmt ist, in einigen Situationen in PCs und in einem anderen Bildanzeigemodus als relativ lang spezifiziert, um eine Anpassung an Eingaben mittels eines Stifts und andere Zusatzfunktionen der Tafel zu ermöglichen. Wenn die Horizontalaustastperiode extrem lang wird, kann die effektive Anzeigeperiode kürzer sein. Die Erfindung wird in derartigen Situationen geeigneterweise verwendet, da die Betriebsperiode der Vorabladeschaltung weiter beschnitten wird.
Vorzugsweise steuert die Vorablade-Steuerschaltung das vorab erfolgende Laden auf Grundlage eines von außen zugeführten externen Eingangssignals niedriger Amplitude mit einer Amplitude unter derjenigen einer Treiberspannung der Vorabladeschaltung, wobei diese Amplitude während der Vorabladeperiode aufrechterhalten bleibt.
In diesem Fall muss eine externe Schaltung an die Vorablade-Steuerschaltung nur ein externes Eingangssignal mit einer Amplitude unter der einer Treiberspannung der Vorabladeschaltung liefern, was es ermöglicht, die Last und den Energieverbrauch in der externen Schaltung zu verringern. Dies gewährleistet das Bereitstellen einer Niederspannungs-Schnittstelle.
Wie bisher detailliert angegeben, dient eine erfindungsgemäße Vorabladeschaltung zum vorab erfolgenden Laden einer Signalleitung auf ein Potenzial mit konstantem Pegel bevor ein Signal mit gewünschtem Pegel an die Signalleitung angelegt wird, und sie ist durch die folgende Anordnung gekennzeichnet.
Die Vorabladeschaltung ist dadurch gekennzeichnet, dass sie über eine Vorablade-Steuerschaltung verfügt, die nur während einer Vorabladeperiode arbeitet, die nicht mit einer Treiberperiode der Signalleitung übereinstimmt, und die für eine solche Steuerung sorgt, dass das Potenzial von konstantem Pegel ausgegeben wird. Gemäß dieser Anordnung arbeitet die Vorabladeschaltung nur während der Vorabladeperiode, und sie senkt daher den Energieverbrauch im Vergleich mit einer Vorabladeschaltung, die mit denselben Ergebnissen, jedoch während der gesamten Zeit arbeitet.
Vorzugsweise verfügt jede der o.g. Vorablade-Steuerschaltungen über eine Pegelschiebeschaltung (5, 5a, 5b, 51), die während einer Periode aktiviert wird, in der eine Eingabe des externen Eingangssignals niedriger Amplitude erforderlich ist, um den Pegel des externen Eingangssignals niedriger Amplitude zu verschieben.
In diesem Fall wird die Pegelschiebeschaltung während der Vorabladeperiode und derjenigen Periode aktiv, während der eine Eingabe des externen Eingangssignals niedriger Amplitude erforderlich ist; daher ist es gewährleistet, dass der Vorabladevorgang nur während der Vorabladeperiode auf Grundlage des externen Eingangssignals mit einer Amplitude unter der der Treiberspannung der Vorabladeschaltung steuerbar ist.
Indessen dient, wie bisher detailliert angegeben, eine andere erfindungsgemäße Vorabladeschaltung zum vorab erfolgenden Laden einer Signalleitung, an die eine Signalspannung, die den Inhalt eines Signals anzeigt, intermittierend mit bis zu einer vorbestimmten Vorabladespannung angelegt wird, bevor die Signalspannung angelegt wird;

– wobei die Vorabladeschaltung über eine Vorablade-Steuerschaltung zum Überwachen eines Vorablade-Steuersignals verfügt, das für eine Vorabladeperiode repräsentativ ist, die außerhalb einer Periode spezifiziert ist, während der die Signalspannung angelegt wird, um für eine solche Steuerung zu sorgen, dass die Vorabladespannung während der Vorabladeperiode an die Signalleitung ausgegeben wird; wobei:
– die Vorablade-Steuerschaltung die Ausgabe der Vorabladespannung auf Grundlage eines von außen zugeführten externen Eingangssignals niedriger Amplitude als Vorablade-Steuersignal mit einem niedrigen Pegel als einem Treibersignalpegel der Vorabladeschaltung steuert; und
– die Vorablade-Steuerschaltung das Überwachen des externen Eingangssignals niedriger Amplitude mit jedem Intervall zwischen Vorabladeperioden auf Grundlage eines Eingangssignals stoppt, das im Wesentlichen denselben Pegel wie der Treibersignalpegel aufweist und das zeitlich synchron ist, wenn das Vorablade-Steuersignal angelegt wird oder die Signalspannung angelegt wird.

Gemäß dieser Anordnung ermittelt die Vorablade-Steuerschaltung jedes Intervall zwischen Vorabladeperioden auf Grundlage eines Eingangssignals synchron mit entweder dem Anlegezeitpunkt des Vorablade-Steuersignals oder des Anlegezeitpunkts der Signalspannung, z.B. auf Grundlage von Signalleitungs-Auswählsignalen SO1 bis SOi und SOd, sie stoppt die Eingangsschaltung, z.B. die Pegelschiebeschaltung, um das externe Eingangssignal niedriger Amplitude mit jedem Intervall zwischen Vorabladeperioden zu überwachen, und sie nimmt den Betrieb der Eingangsschaltung mit dem Start einer folgenden Vorabladeperiode, oder davor, wieder auf.
Hierbei ist es wahrscheinlich, dass eine Eingangsschaltung, an die ein Signal mit einem Pegel angelegt wird, der vom Pegel des ursprünglichen Treibersignals verschieden ist, eine komplizierte Schaltungsanordnung aufweist und relativ viel Energie verbraucht. Daher kann eine derartige Eingangsschaltung, wenn sie dauernd arbeitet, eine erhöhte Energiemenge verbrauchen. Jedoch wird, gemäß der Anordnung, die Eingangsschaltung mit jedem Intervall zwischen Vorabladeperioden gestoppt, und dadurch wird der Energieverbrauch in der Vorabladeschaltung im Vergleich zu dem einer Vorabladeschaltung gesenkt, bei der die Eingangsschaltung in der Vorablade-Steuerschaltung dauernd arbeitet, wobei dieselben Ergebnisse wie bei der Vorabladeschaltung erzielt werden.
Außerdem verfügt das Eingangssignal im Wesentlichen über denselben Pegel wie der Treibersignalpegel, und es kann diejenigen Elemente in der Vorabladeschaltung ohne Pegelverschiebung durch die Pegelschiebeschaltung ansteuern. Daher kann die Vorablade-Steuerschaltung den Start und das Ende des Betriebs der Eingangsschaltung ohne eine Schaltung steuern, an die ein Eingangssignal mit anderem Pegel angelegt wird, wie eine andere Pegelschiebeschaltung, um den Betrieb der Eingangsschaltung zu stoppen.
Vorzugsweise verfügt jede der o.g. Vorablade-Steuerschaltungen über eine Latchstufe (4, 4a, 4a, 4b) zum Halten eines Signals, das während einer aktiven Periode der Vorabladeschaltung aktiv wird; und

– die Pegelschiebeschaltung ist auf Grundlage des Ausgangssignals der Latchstufe steuerbar.

In diesem Fall muss keine spezielle Schaltung gesondert vorhanden sein, um ein Eingangssignal der Latchstufe zu erzeugen, sondern als Eingangssignal kann ein Signal synchron mit der Vorabladeperiode verwendet werden, was die Anordnung entsprechend einfach macht. Ferner kann, wenn ein Signal synchron mit der Vorabladeperiode bereits im System existiert, an dem die Vorabladeschaltung angebracht wird, dieses Signal eine Doppelrolle dahingehend spielen, dass es es ermöglicht, die Vorabladeschaltung mittels eines vorhandenen Eingangsanschlusses und eines Eingangssignals im System zu steuern.
Vorzugsweise ist die Pegelschiebeschaltung vom Stromtreibertyp. Pegelschiebeschaltungen können grob in zwei Hauptkategorien eingeteilt werden: Spannungstreibertypen und Stromtreibertypen. Ein Stromtreibertyp benötigt keinen Konstantstrom und kann daher den Energieverbrauch beschneiden. Jedoch wird sein Betrieb stark durch Schwellenwerte der Schaltelemente in der Schaltung beeinflusst, und die Betriebstoleranz für Schaltelementeigenschaften ist eng. Demgegenüber benötigt ein Stromtreibertyp einen konstanten Strom und zeigt daher den Nachteil eines relativ großen Energieverbrauchs. Jedoch zeigt er den Vorteil einer großen Betriebstoleranz für die Eigenschaften der in der Schaltung enthaltenen Schaltelemente. Wenn z.B. das Schaltelement so ausgebildet ist, dass es einen Dünnschichttransistor aus polykristallinem Silicium enthält, machen es die Polykristalleigenschaften schwierig, allen Transistoren in der Schaltung gleichmäßige Schwellenwerte und Beweglichkeit zu verleihen. Eine Pegelschiebeschaltung vom Stromtreibertyp bietet eine große Betriebstoleranz und löst daher diese Probleme.
Genauer gesagt, ist die Pegelschiebeschaltung vom Stromtreibertyp durch den in der 32 dargestellten 6-Transistor-Pegelschieber repräsentiert. Dieser Typ benötigt keinen Konstantstrom und weist daher niedrigen Energieverbrauch auf, wie es aus der 33 erkennbar ist, die die zugehörigen Eigenschaften bei der Eingabe, der Ausgabe und dem Stromverbrauch zeigt. Jedoch wird seine Betriebsgeschwindigkeit stark durch die Schwellenwerte der Transistoren in der Schaltung diktiert, und die Betriebstoleranz für Transistoreigenschaften ist eng. Die Pegelschiebeschaltung vom Stromtreibertyp ist durch die in der 34 dargestellte Differenzverstärkerschaltung repräsentiert. Wie es aus der 35 erkennbar ist, die die zugehörigen Eigenschaften der Eingabe, der Ausgabe und des Stromverbrauchs zeigt, benötigt dieser Typ einen Konstantstrom und zeigt daher den Nachteil eines relativ großen Energieverbrauchs. Jedoch zeigt er den Vorteil einer großen Betriebstoleranz hinsichtlich der Eigenschaften der in der Schaltung enthaltenen Transistoren. Wenn eine Pegelschiebeschaltung vom Stromtreibertyp als Pegelschiebeschaltung in der Vorabladeschaltung verwendet wird, bietet sie, bei erhöhtem Energieverbrauch, eine große Betriebstoleranz.
Vorzugsweise ist die Latchstufe ein Setz-Rücksetz-Flipflop (4), so dass ein Setzsignal einen Impuls aufweist, der synchron mit einem Startzeitpunkt der aktiven Periode der Vorabladeschaltung liegt und dessen Breite der aktiven Periode der Vorabladeschaltung entspricht oder kürzer ist, so dass die Pegelschiebeschaltung während der Vorabladeperiode in einem aktiven Zustand gehalten wird, und dass ein Rücksetzsignal synchron mit dem Endzeitpunkt der aktiven Periode der Vorabladeschaltung ist und nicht mit dem Setzsignal überlappt.
In diesem Fall wechselt das Setz-Rücksetz-Flipflop, wenn es ein Setzsignal empfängt, sein Ausgangssignal vom nicht aktiven Zustand in den aktiven Zustand. Bei Empfang eines Rücksetzsignals wechselt es sein Ausgangssignal von einem aktiven in einen nicht aktiven Zustand, und es hält das Ausgangssignal in diesem Zustand. Dies ermöglicht eine Steuerung des Vorabladevorgangs.
Vorzugsweise ist die Latchstufe ein Setz-Überschreib-Rücksetz-Flipflop (4a), so dass ein Setzsignal einen Impuls aufweist, der synchron mit dem Startzeitpunkt der aktiven Periode der Vorabladeschaltung ist, dessen Breite der aktiven Periode der Vorabladeschaltung entspricht oder kürzer ist, und mit einer aktiven Periode eines externen Eingangssignals niedriger Amplitude überlappt, das durch die Pegelschiebeschaltung im Pegel verschoben wird, dass die Pegelschiebeschaltung während der aktiven Periode der Vorabladeschaltung in einem aktiven Zustand gehalten wird und dass ein Rücksetzsignal ein invertiertes Signal eines Ausgangssignals der Pegelschiebeschaltung ist.
In diesem Fall wechselt das Setz-Überschreib-Rücksetz-Flipflop bei Empfang eines Setzsignals sein Ausgangssignal von einem nicht aktiven in einen aktiven Zustand. Ferner wird, da das Ausgangssignal der Pegelschiebeschaltung als Rücksetzsignal verwendet wird, ein Selbstrücksetzen ausgeführt, und das Setz-Überschreib-Rücksetz-Flipflop wechselt sein Ausgangssignal von einem aktiven in einen nicht aktiven Zustand und hält das Ausgangssignal in diesem Zustand. Dies ermöglicht eine Steuerung des Vorabladevorgangs.
Vorzugsweise verfügt die Latchstufe über ein erstes und ein zweites Setz-Überschreib-Rücksetz-Flipflop (4a, 4b);

– die Pegelschiebeschaltung vom Stromtreibertyp verfügt über eine erste und eine zweite Pegelschiebeschaltung (5a, 5b), die durch das erste bzw. zweite Setz-Überschreib-Rücksetz-Flipflop gesteuert wird; das erste Setz-Überschreib-Rücksetz-Flipflop verwendet als Setzsignal ein Signal, das synchron mit dem Startzeitpunkt einer aktiven Periode der Vorabladeschaltung aktiv wird und nicht aktiv wird entweder bevor ein Ausgangssignal der zweiten Pegelschiebeschaltung aktiv wird oder wenn das Ausgangssignal aktiv ist, und es verwendet als Rücksetzsignal ein Ausgangssignal des zweiten Setz-Überschreib-Rücksetz-Flipflops; und
– das zweite Setz-Überschreib-Rücksetz-Flipflop verwendet als Setzsignal ein Ausgangssignal der ersten Pegelschiebeschaltung, und es verwendet als Rücksetzsignal das invertierte Signal eines Ausgangssignals der zweiten Pegelschiebeschaltung.

In diesem Fall muss das Setzsignal von außen nur an das erste Setz-Überschreib-Rücksetz-Flipflop geliefert werden. Das Rücksetzsignal des ersten Setz-Überschreib-Rücksetz-Flipflops sowie das Setz- und das Rücksetzsignal des zweiten Setz-Überschreib-Rücksetz-Flipflops können innerhalb der Vorablade-Steuerschaltung geliefert werden. Daher wird die Anordnung entsprechend einfach.
Vorzugsweise ist die Vorabladespannung von entgegengesetzter Polarität zu der eines Videosignals während einer unmittelbar vorangehenden Horizontal- oder Vertikalperiode, und es verfügt über einen vorbestimmten Versatzwert. In diesem Fall fällt die Vorabladespannung aufgrund der Kopplung mit der Datensignalleitung auf die Polarität der unmittelbar vorangehenden Horizontal- oder Vertikalperiode. Ein unzureichendes Laden kann, falls dies auftritt, durch den Versatz kompensiert werden, so dass die Ausgangsspannung auf eine vorbestimmte Vorabladespannung konvergiert.
Vorzugsweise verfügt die Bildanzeigevorrichtung über eine der vorstehenden Vorabladeschaltungen. In diesem Fall kann der Energieverbrauch der Bildanzeigevorrichtung dadurch gesenkt werden, dass dafür gesorgt wird, dass die Vorabladeschaltung nur während ausgewählter Perioden arbeitet.
Vorzugsweise ist die Vorabladeschaltung auf demselben Substrat wie (i) Pixel (PIX), die durch Signalleitungen und Scanleitungen umgeben sind und mit Matrixform angeordnet sind, und (ii) die Signalleitungs-Treiberschaltung (SD) und eine Scanleitungs-Treiberschaltung (GD) zum Ansteuern der Pixel vorhanden. In diesem Fall können die Pixel zum Bewerkstelligen einer Anzeige, die Signalleitungs-Treiberschaltung und die Scanleitungs-Treiberschaltung zum Ansteuern der Pixel sowie die Vorabladeschaltung durch gemeinsame Schritte auf demselben Substrat hergestellt werden, was es ermöglicht, die Herstell- und Bausteinfertigungskosten zu senken und den Anteil von Einzelstücken zu verbessern, die den Bausteinstandards genügen.
Vorzugsweise werden die in der Vorabladeschaltung enthaltenen aktiven Elemente und die Pixel alle so hergestellt, dass sie jeweils einen Dünnschichttransistor aus polykristallinem Silicium enthalten.
In diesem Fall werden im Vergleich zu einer Vorabladeschaltung und Pixeln, die mit Dünnschichttransistoren hergestellt werden, die amorphes Silicium enthalten, extrem hohe Treiberfähigkeiten verfügbar. Daher können die Pixel, die Signalleitungs-Treiberschaltung und die Vorabladeschaltung leicht auf einem einzelnen Substrat hergestellt werden. Außerdem zeigt ein Dünnschichttransistor aus polykristallinem Silicium im Vergleich zu einem Dünnschichttransistor aus einkristallinem Silicium keine gleichmäßigen elektrischen Eigenschaften; daher ist die verwendete Pegelschiebeschaltung typischerweise vom Stromtreibertyp, der eine große Toleranz von Transistoreigenschaften gewährleistet. Ein wahrscheinliches Ergebnis ist ein Anstieg des Energieverbrauchs aufgrund der Stromsteuerung. Jedoch kann, gemäß der Erfindung, der in einer Pegelschiebeschaltung vom Stromtreibertyp erforderliche Strom dahingehend beschränkt werden, dass er nur während ausgewählter Perioden fließt, wie es bereits angegeben wurde. Daher arbeitet die Schaltung bei eingeschränktem Energieverbrauch auf zufriedenstellende Weise.
Vorzugsweise wird der Dünnschichttransistor aus polykristallinem Silicium auf einem Glassubstrat bei Prozesstemperaturen hergestellt, die 600°C entsprechen oder darunter liegen. In diesem Fall kann das Substrat aus Glas hergestellt werden, das zwar eine niedrige Verformungstemperatur aufweist, jedoch billig ist und leicht mit großen Abmessungen hergestellt werden kann. Dadurch ist für das Substratmaterial ein größerer Auswahlbereich verfügbar und eine Bildanzeigevorrichtung kann billig mit einer großen Schirmfläche hergestellt werden.
Gemäß dem Vorstehenden enthält die erfindungsgemäße Vorabladeschaltung eine Vorablade-Steuerschaltung zum Steuern des Betriebs der Vorabladeschaltung, und sie kann den Energieverbrauch in der Vorabladeschaltung dadurch ein schränken, dass sie dafür sorgt, dass die Vorabladeschaltung mit einer Niederspannungs-Schnittstelle unter Verwendung eines Pegelschiebers vom Stromtreiber innerhalb einer begrenzten Zeit arbeitet.
Ferner bietet die Bildanzeigevorrichtung unter Verwendung der Vorabladeschaltung eine Schnittstelle mit niedrigem Energieverbrauch und niedriger Spannung, und dadurch ist die Amplitude des logischen Eingangssignals verringert, was die Belastung externer Komponenten, wie eines Steuerungs-IC, verringert, ohne dass es zu einer Beeinträchtigung der Bildqualität käme.
Insbesondere dann, wenn die Vorabladeschaltung unter Verwendung von Dünnschichttransistoren aus polykristallinem Silicium auf demselben Substrat hergestellt wird, um eine Niederspannungs-Schnittstelle zu erhalten, muss eine Pegelschiebeschaltung vom Stromtreibertyp verwendet werden, die für eine große Betriebstoleranz der Transistoreigenschaften sorgt, da ihre Eigenschaften denen von Transistoren aus einkristallinem Silicium unterlegen sind. Aus diesem Grund sind die Vorteile bei der Verwendung einer erfindungsgemäßen Vorabladeschaltung angesichts ihres niedrigen Energieverbrauchs sehr zu schätzen.
Nachdem die Erfindung auf diese Weise beschrieben wurde, ist es ersichtlich, dass sie auf viele Arten variiert werden kann. Derartige Variationen sind nicht als Abweichung vom Schutzumfang der Erfindung anzusehen, und alle Modifizierungen, wie sie dem Fachmann erkennbar sind, sollten im Schutzumfang der folgenden Ansprüche enthalten sein.

Claims

Bildanzeigevorrichtung mit: – einer Signalleitung (SL1 bis SLn), an die eine Signalspannung intermittierend angelegt wird; – einer Timingsteuerschaltung zum Zuführen eines Vorablade-Steuersignals (PCTL; PCTLB), das für eine Vorabladeperiode repräsentativ ist, die außerhalb einer Periode spezifiziert ist, während der die Signalspannung angelegt wird; – einer Vorabladeschaltung (3) zum vorab erfolgenden Laden der Signalleitung bis auf eine vorbestimmte Vorabladespannung während der Vorabladeperiode entsprechend dem Vorablade-Steuersignal, bevor die Signalspannung angelegt wird, wobei die Vorabladeschaltung (3) Folgendes aufweist: (a) eine Ausgangsleitung (PL), an die die vorbestimmte Vorabladespannung angelegt wird; (b) einen Abtastschalter (2) zum Steuern des Leitungszustands und eines Trennzustands zwischen der Signalleitung (SL1 bis SLn) und der Ausgangsleitung (PL); und (c) eine Vorablade-Steuerschaltung (1), die so ausgebildet ist, dass sie eine Versorgungsspannung (V_pp) empfängt, um (i) das Vorablade-Steuersignal zu überwachen und (ii) ein Ausgangssignal (AL0; BL1) zum Steuern des Leitungszustands und des Trennzustands des Abtastschalters (2) zu erzeugen, um dafür zu sorgen, dass der Abtastschalter (2) die Vorabladespannung während der Vorabladeperiode an die Signalleitung ausgibt; und – einer Datensignalleitungs-Treiberschaltung (SD) zum Erzeugen der Signalspannung und eines Eingangssignals, dessen Pegel im Wesentlichen mit dem Versorgungsspannungspegel (V_pp) der Vorablade-Steuerschaltung (1) identisch ist und das synchron mit dem Anlegen des Vorablade-Steuersignals oder der Signalspannung verläuft; dadurch gekennzeichnet, dass die Vorablade-Steuerschaltung (1) Folgendes aufweist: – eine Pegelschiebeschaltung (5, 5a, 5b, 51), die zwischen einem aktiven Zustand, in der in ihr ein konstanter Strom fließt, und einem nicht aktiven Zustand, in dem kein Strom in ihr fließt, schaltbar ist, um (i) eine Pegelverschiebung des Vorablade-Steuersignals nur dann auszuführen, wenn sie sich im aktiven Zustand befindet, so dass die Vorablade-Steuerschaltung (1) das Ausgangssignal erzeugt, wobei das Vorablade-Steuersignal ein externes Eingangssignal niedriger Amplitude mit niedrigerem Pegel als dem Versorgungsspannungspegel ist, und (ii) in einem stabilen Zustand zu verbleiben, wenn sie sich im nicht aktiven Zustand befindet, in dem kein Strom durch sie fließt; und – eine Latchstufe (4; 4a, 4b) zum Erzeugen eines Steuersignals, das die Pegelschiebeschaltung mit jedem Intervall zwischen Vorabladeperioden, auf Grundlage des Eingangssignals, in den nicht aktiven Zustand wechselt und die sie vor dem Startzeitpunkt einer nächsten Vorabladeperiode, oder synchron mit diesem, auf den aktiven Zustand wechselt.
Bildanzeigevorrichtung nach Anspruch 1, bei der die Pegelschiebeschaltung (5, 5a, 5b, 51) von einem Stromtreibertyp ist.
Bildanzeigevorrichtung nach Anspruch 2, bei der die Pegelschiebeschaltung (5, 5a, 5b) Folgendes aufweist: – ein Differenzeingangspaar (MP1, MP2) zum Vergleichen des externen Eingangssignals niedriger Amplitude mit einem zugehörigen invertierten Signal, wobei eine Stromquelle (7) vorhanden ist, um an das Differenzeingangspaar (MP1, MP2) einen Strom zu liefern; und – einen Schalter (MN3) zum Trennen der Stromzufuhr durch die Stromquelle (7) während einer nicht aktiven Periode der Pegelschiebeschaltung (5, 5a, 5b).
Bildanzeigevorrichtung nach Anspruch 3, bei der: – der Schalter (MN3) zwischen dem Differenzeingangspaar (MP1, MP2) und einer Versorgungsspannungsleitung (GND) vorhanden ist; und - – die Latchschaltstufe (4) den Schalter (MN3) während einer nicht aktiven Periode der Pegelschiebeschaltung (5, 5a, 5b) öffnet, um einen Strompfad zu trennen, der von der Stromquelle (7) herrührt und durch das Differenzeingangspaar zur Versorgungsspannungsleitung (GND) führt.
Bildanzeigevorrichtung nach Anspruch 4, bei der: – die Pegelschiebeschaltung (5, 5a, 5b) eine Sperrschaltung (MP3, MP4) aufweist, um an beide Steueranschlüsse des Differenzeingangspaars (MP1, MP2) ein Sperrpotenzial zum jeweiligen Sperren des Differenzeingangspaars (MP1, MP2) anzulegen; und – die Latchstufe (4) dafür sorgt, dass die Sperrschaltung (MP3, MP4) das Sperrpotenzial während einer nicht aktiven Periode der Pegelschiebeschaltung (5, 5a, 5b, 51) anlegt.
Bildanzeigevorrichtung nach Anspruch 4, bei der: – das Differenzeingangspaar (MP1, MP2) aus p-MPSFETs besteht und – die Pegelschiebeschaltung (5, 5a, 5b) über einen Pull-up-Schalter (MP3, MP4) verfügt, der während einer nicht aktiven Periode der Pegelschiebe schaltung (5, 5a, 5b) einschaltet, um beide Steueranschlüsse des Differenzeingangspaars (MP1, MP2) hochzuziehen.
Bildanzeigevorrichtung nach Anspruch 2, bei der die Vorabladeschaltung (3) einen Dünnschichttransistor aus polykristallinem Silicium aufweist.
Bildanzeigevorrichtung nach Anspruch 1, bei der: – die Latchstufe (4) zum Erzeugen des Steuersignals eine Latchstufe (4, 4a, 4b) zum Halten eines Signals ist, das während einer aktiven Periode der Vorabladeschaltung (3) aktiv wird; und – die Pegelschiebeschaltung (5, 5a, 5b) in den aktiven Zustand wechselt, wenn die Latchstufe (4, 4a, 4b) in den aktiven Zustand wechselt, und sie auf den nicht aktiven Zustand wechselt, wenn die Latchstufe (4, 4a, 4b) auf den nicht aktiven Zustand wechselt.
Bildanzeigevorrichtung nach Anspruch 8, bei der die Latchstufe (4) ein Setz-Rücksetz-Flipflop ist, so dass ein Setzsignal einen Impuls aufweist, der synchron mit einem Startzeitpunkt der aktiven Periode der Vorabladeschaltung (3) ist und dessen Breite der aktiven Periode der Vorabladeschaltung (3) entspricht oder kürzer ist, die Pegelschiebeschaltung (5, 51) während der Vorabladeperiode in einem aktiven Zustand gehalten wird und ein Rücksetzsignal synchron mit einem Endzeitpunkt der aktiven Periode der Vorabladeschaltung (3) ist und nicht mit dem Setzsignal überlappt.
Bildanzeigevorrichtung nach Anspruch 8, bei der die Latchstufe (4a) ein Setz-Überschreib-Rücksetz-Flipflop ist, so dass ein Setzsignal einen Impuls aufweist, der synchron mit einem Startzeitpunkt der aktiven Periode der Vorabladeschaltung (3) ist, deren Breite der aktiven Periode der Vorabladeschaltung (3) entspricht oder kürzer ist, und die mit einer aktiven Periode eines externen Eingangssignals niedriger Amplitude, das durch die Pegelschiebeschaltung (5, 51) im Pegel verschoben wurde, überlappt, die Pegelschiebeschaltung (5, 51) während der aktiven Periode der Vorabladeschaltung (3) in einem aktiven Zustand gehalten wird und ein Rücksetzsignal ein invertiertes Signal zu einem Ausgangssignal der Pegelschiebeschaltung (5, 5a, 5b, 51) ist.
Bildanzeigevorrichtung nach Anspruch 8, bei der: – die Latchstufe (4a, 4b) ein erstes und ein zweites Setz-Überschreib-Rücksetz-Flipflop (4a, 4b) aufweist; – die Pegelschiebeschaltung (5) von einem Stromtreibertyp über eine erste und eine zweite Pegelschiebeschaltung (5a, 5b) verfügt, die durch das erste bzw. zweite Setz-Überschreib-Rücksetz-Flipflop (4a, 4b) gesteuert werden; – die erste und die zweite Pegelschiebeschaltung (5a, 5b) jeweils auf den aktiven Zustand wechseln, wenn sich das ihnen entsprechende erste bzw. zweite Setz-Überschreib-Rücksetz-Flipflop (4a, 4b) im aktiven Zustand befindet und die jeweils auf den nicht aktiven Zustand wechseln, wenn sich ihr entsprechendes erstes bzw. zweites Setz-Überschreib-Rücksetz-Flipflop (4a, 4b) im nicht aktiven Zustand befindet; – die Datensignalleitung-Treiberschaltung als Eingangssignal ein Signal ausgibt, das synchron mit einem Startzeitpunkt einer aktiven Periode der Vorabladeschaltung (3) aktiv wird und entweder bevor ein Ausgangssignal der zweiten Pegelschiebeschaltung (5b) aktiv wird oder wenn das Ausgangssignal aktiv ist, nicht aktiv wird; – das erste Setz-Überschreib-Rücksetz-Flipflop (4a) als Setzsignal das Eingangssignal verwendet und als Rücksetzsignal ein Ausgangssignal des zweiten Setz-Überschreib-Rücksetz-Flipflops (4b) verwendet; und – das zweite Setz-Überschreib-Rücksetz-Flipflop (4b) als Setzsignal ein Ausgangssignal der ersten Pegelschiebeschaltung (5a) verwendet und als Rücksetzsignal ein invertiertes Signal eines Ausgangssignals der zweiten Pegelschiebeschaltung (5b) verwendet.
Bildanzeigevorrichtung nach einem der Ansprüche 1 bis 11; bei der – die Datensignalleitung-Treiberschaltung über eine Treiberschaltung (ASW) zum Anlegen des Videosignals an die Signalleitung verfügt, wobei diese Treiberschaltung (ASW) die Signalleitung mit entweder einer positiven oder einer negativen Signalspannung betreiben kann; und – die Vorabladeschaltung (3) mit einer Vorabladespannung-Erzeugungsschaltung (11) versehen ist, um die Vorabladespannung mit einem Versatz zu versehen und sie dadurch von einem vorbestimmten Bezugswert in einer Richtung, positiv oder negativ, weg zu verschieben, in der das Treibervermögen kleiner als in der anderen Richtung ist, und zwar auf Grundlage eines Korrektursignals entsprechend einer Differenz zwischen einem Stromtreibervermögen, mit dem die Treiberschaltung (ASW) die Signalleitung in einer der Richtungen betreibt, und einem Stromtreibervermögen, mit dem die Treiberschaltung (ASW) die Signalleitung in der anderen Richtung betreibt.
Bildanzeigevorrichtung nach einem der Ansprüche 1 bis 12, bei der: – die Datensignalleitungs-Treiberschaltung so ausgebildet ist, dass sie die Signalleitung entsprechend einem Videosignal betreibt, das eine Periode, während der es mit positiver Polarität an die Signalleitung angelegt wird, und eine Periode aufweist, während der es mit einer negativen Polarität an die Signalleitung angelegt wird; und – die Bildanzeigevorrichtung über eine Vorabladespannung-Erzeugungsschaltung (11) zum Anlegen einer Spannung mit entgegengesetzter Polarität zu der des Videosignals vor einem Startzeitpunkt der Vorabladeperiode an die Vorabladespannung-Ausgangsleitung (PL) verfügt, was abhängig davon erfolgt, ob das unmittelbar vor der Vorabladeperiode angelegte Videosignal positive oder negative Polarität aufweist, und auch zum Anlegen der Vorabladespannung an die Vorabladespannung-Ausgangsleitung (PL) zum Startzeitpunkt der Vorabladeperiode oder während derselben.
Bildanzeigevorrichtung nach einem der Ansprüche 1 bis 13, bei der: – die Datensignalleitung-Treiberschaltung die Signalleitung entsprechend einem Videosignal betreibt, das eine Periode, während der es mit positiver Polarität an die Signalleitung angelegt wird, und eine Periode aufweist, während der es mit negativer Polarität an die Signalleitung angelegt wird; und – die Vorabladeschaltung (3) mit einer Vorabladespannung-Erzeugungsschaltung (11) versehen ist, um die Vorabladespannung mit einem Versatz zur Polarität eines nächsten Videosignals zu versehen und es dadurch zu verschieben, was abhängig davon erfolgt, ob das auf die Vorabladeperiode folgend angelegte Videosignal positive oder negative Polarität aufweist.
Bildanzeigevorrichtung nach einem der Ansprüche 1 bis 14, bei der die Vorabladeschaltung (3) auf demselben Substrat wie (i) Pixel (PIX), die von den Signalleitungen und Scanleitungen umgeben sind und in Matrixform angeordnet sind, und (ii) die Signalleitungs-Treiberschaltung (SD) und eine Scanleitungs-Treiberschaltung (GD) zum Ansteuern der Pixel (PIX) vorhanden ist.
Bildanzeigevorrichtung nach Anspruch 15, bei der die Vorabladeschaltung (3) und die Pixel (PIX) alle über Dünnschichttransistoren aus polykristallinem Silicium verfügen.