DE60024393T2

DE60024393T2 - PLL-Schaltung mit reduziertem Phasenoffset ohne Erhöhung der Betriebsspannung

Info

Publication number: DE60024393T2
Application number: DE60024393T
Authority: DE
Inventors: Susumu Minato-ku Tanimoto
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 1999-10-19
Filing date: 2000-10-13
Publication date: 2006-08-24
Anticipated expiration: 2020-10-14
Also published as: EP1094609B1; CN1293489A; JP3356136B2; KR20010050937A; KR100348198B1; DE60024393D1; US6320435B1; CN1179483C; EP1094609A2; JP2001119296A; EP1094609A3

Description

Hintergrund der Erfindung
1. Bereich der Erfindung
Die vorliegende Erfindung betrifft einen PLL-Schaltkreis (PLL = Phase Locked Loop = Phasenregelkreis). Insbesondere betrifft die vorliegende Erfindung den PLL-Schaltkreis zur Verringerung eines Phasen-Offset ohne eine Erhöhung einer Betriebsspannung.
2. Beschreibung des zugehörigen Standes der Technik
Herkömmlich ist ein PLL-Schaltkreis als eine der grundlegenden Techniken bekannt, welche in unterschiedlichen Bereichen verwendet werden, beispielsweise in der Informationsverarbeitung, Kommunikation und ähnlichem. Dieser herkömmliche PLL-Schaltkreis, dessen Beispiel in 1 gezeigt ist, verfügt über einen Phasen-Frequenz-Vergleicher 50, eine Ladungspumpe 51, ein Schleifenfilter 52, einen Spannungs-Strom-Wandler 53, einen Stromregelungsoszillator 54 und einen Rückkopplungs-Frequenzteiler 55.
Der Phasen-Frequenz-Vergleicher 50 vergleicht eine Phase und eine Frequenz eines Eingangssignals f_REF mit denen eines Rückkopplungssignals f_FB, welches aus dem Rückkopplungs-Frequenzteiler 55 jeweils zur Erzeugung entweder eines Erhöhungssignals UP oder eines Verringerungssignals DOWN ausgegeben wird, welche Fehler zwischen den beiden Signalen anzeigen. Beispielsweise wird ein Taktsignal von einem Oszillator (nicht gezeigt) als Eingangssignal f_REF verwendet. Das Erhöhungssignal UP, welches von dem Phasen-Frequenz-Vergleicher 50 erzeugt wird, weist eine Impulsbreite auf, die einer Phasenverzögerung und einem Frequenzabfall des Rückkopplungssignals f_FB im Hinblick auf das Eingangssignal f_REF entspricht. Auch weist das Verringerungssignal DOWN eine Impulsbreite auf, welche einem Phasenfortschritt oder einer -führung und einem Frequenzanstieg oder einer -erhöhung des Rückkopplungssignals f_FB im Hinblick auf das Eingangssignal f_REF entspricht. Das Erhöhungssignal UP und das Verringerungssignal DOWN, welche durch den Phasen-Frequenz-Vergleicher 50 erzeugt werden, werden an die Ladungspumpe 51 gesendet.
Die Ladungspumpe 51 ist eine Ladungspumpe mit einem einzigen Ausgang. Die Ladungspumpe 51 erzeugt die Stromimpulse, welche den jeweiligen Impulsbreiten des Erhöhungssignals UP und des Verringerungssignals DOWN entsprechen, die an das Schleifenfilter 52 zu senden sind. Das Schleifenfilter 52 weist einen Widerstand R₂ und Kondensatoren C₄, C₅ auf. Das Schleifenfilter 52 sammelt Ladungen in den Kondensatoren C₄, C₅ auf die Stromimpulse hin an, welche durch die Ladungspumpe 51 gesendet werden, und entlädt die in den Kondensatoren C₄, C₅ angesammelten Ladungen, und erzeugt dann die den Stromimpulsen entsprechenden Spannungen. Die durch das Schleifenfilter 52 erzeugten Spannungen werden an den Spannungs-Strom-Wandler 53 gesendet.
Der Spannungs-Strom-Wandler 53 wandelt die von dem Schleifenfilter 52 ausgegebene Spannung in einen Strom um, welcher an den Stromregelungs-Oszillator 54 zu senden ist. Der Stromreglungs-Oszillator 54 erzeugt ein Signal, welches mit einer Frequenz schwingt, die einem Wert des Stroms entspricht, welcher durch den Spannungs-Strom-Wandler 53 gesendet wird. Der Spannungsregelungs-Oszillator 54 schwingt mit einer Frequenz, welche N-mal der Frequenz des Eingangssignals f_REF in einem phasenstarren Zustand entspricht. Das durch den Stromregelungs-Oszillator 54 erzeugte Signal wird zu einem externen Abschnitt als ein Ausgangssignals f_OUT des PLL-Schaltkreises ausgegeben und an den Rückkopplungs-Frequenzteiler 55 gesendet. Der Rückkopplungs-Frequenzteiler 55 führt eine Frequenzteilung in 1/N an dem Ausgangssignal f_OUT durch, um das Rückkopplungssignal f_FB zu erzeugen, und das Rückkopplungssignal f_FB an den Phasen-Frequenz-Vergleicher 50 zu senden.
Die Betriebsweisen des herkömmlichen PLL-Schaltkreises mit der vorstehend erwähnten Konfiguration werden nachfolgend beschrieben. Es wird angenommen, dass eine Phase des Rückkopplungssignals f_FB, das an den Phasen-Frequenz-Vergleicher 50 von dem Rückkopplungs-Frequenzteiler 55 zurück geleitet wird, stärker verzögert ist als eine Phase des Eingangssignals f_REF.
In diesem Fall erzeugt der Phasen-Frequenz-Vergleicher 50 das Erhöhungssignal UP mit der Impulsbreite, welche dem Frequenzabfall und der Phasenverzögerung entspricht, das an die Ladungspumpe 51 zu senden ist. Die Ladungspumpe 51 sendet einen Strom aus, welcher dem Erhöhungssignal UP entspricht, und lädt die Kondensatoren C₄, C₅ des Schleifenfilters 52. Somit wird die durch das Schleifenfilter 52 erzeugte Spannung erhöht, welche dadurch den durch den Spannungs-Strom-Wandler 53 ausgegebenen Strom erhöht. Dies führt zu einem Anstieg einer Schwingungsfrequenz des Ausgangssignals f_OUT, welches durch den Stromregelungs-Oszillator 54 augegeben wird. Auch wird eine Phase des Ausgangssignals f_OUT vorangebracht, um sich dadurch einer Phase des Eingangssignals f_REF anzunähern.
Andererseits wird der Fall, in welchem die Phase des Rückkopplungssignals F_FB weiter fortgeschritten ist als eine Phase des Eingangssingals f_REF nachfolgend beschrieben.
In diesem Fall erzeugt der Phasen-Frequenz-Vergleicher 50 das Verringerungssignal DOWN mit der Impulsbreite, welche dem Frequenzanstieg und dem Phasenfortschritt entspricht, das an die Ladungspumpe 51 zu senden ist. So zieht die Ladungspumpe 51 den dem Verringerungssignal DOWN entsprechenden Strom und entlädt die Kondensatoren C₄, C₅ des Schleifenfilters 52. Somit wird die durch das Schleifenfilter 52 ausgegebene Spannung verringert, wodurch der durch den Spannungs-Strom-Wandler 53 ausgegebene Strom verringert wird. Dies führt zu dem Abfall der Schwingungsfrequenz des Ausgangssignals f_OUT, welches durch den Stromregelungs-Oszillator 54 ausgegeben wird. Auch wird die Phase des Ausgangssignals f_OUT verzögert, um sich dadurch der Phase des Eingangssignals f_REF anzunähern.
Wie vorstehend erwähnt, vergleicht der PLL-Schaltkreis stets die Phase und die Frequenz des Ausgangssignals f_OUT mit jeweils denjenigen des Eingangssignals f_REF. Falls die Phasenverzögerung oder der Phasenfortschritt des Ausgangssignals f_OUT im Hinblick auf das Eingangssignal f_REF existiert, wird die Rückkopplungsregelung so ausgeführt, um sie zu korrigieren. Falls die Phasenverzögerung oder der Phasenfortschritt innerhalb eines vorbestimmten Bereichs konvergiert wird, erzeugt der Phasen-Frequenz-Vergleicher 50 das Erhöhungssignal UP und das Verringerungssignal DOWN mit derselben kurzen Impulsbreite. Somit entsprechen sich die Höhen der Ladungen, welche in den Kondensatoren C₄, C₅ des Schleifenfilters 52 geladen und entladen werden, und werden ausbalanciert, so dass der PLL-Schaltkreis in einen phasenstarren Zustand versetzt wird.
In diesem phasenstarren Zustand fallen die Phase und die Frequenz des Ausgangssignals f_OUT jeweils mit denjenigen des Eingangssignals f_REF zusammen. Im übrigen weist die Ladungspumpe 51 typischerweise einen Unempfindlichkeitsbereich auf, in welchem die Ladungen nie geladen und entladen werden, es sei denn, es exitiert eine Phasendifferenz, die größer ist als ein bestimmter Wert im Hinblick auf die Relation zwischen der Phasendifferenz, und zwar der Phasenverzögerung oder dem Phasenfortschritt und der Höhe der zu ladenden oder entladenden Ladung. Somit ist er so konstruiert, dass das Erhöhungssignal und das Verringerungssignal mit derselben Impulsbreite selbst im phasenstarren Zustand erzeugt werden.
Das Konfigurationsbeispiel eines weiteren herkömmlichen PLL-Schaltkreises wird nachstehend mit Bezug auf 2 beschrieben.
Eine Ladungspumpe 61, welche in diesem PLL-Schaltkreis verwendet wird, ist eine Differenz-Ausgangspumpe. Das bedeutet, dass die Ladungspumpe 61 einen Stromimpuls OUT1 erzeugt, welcher einer Impulsbreite eines Erhöhungssignals UP entspricht, sowie einen Stromimpuls OUT2, welcher einer Impulsbreite eines Verringerungssignals DOWN entspricht, und an ein erstes Schleifenfilter 62A bzw. ein zweites Schleifenfilter 62B sendet. Die Konfigurationen und die Operationen des ersten Schleifenfilters 62A und des zweiten Schleifenfilters 62B entsprechen denjenigen des vorstehend erwähnten Schleifenfilters 52. Dann wandelt ein Spannungs-Strom-Wandler 53 eine Potentialdifferenz zwischen einem aus dem ersten Schleifenfilter 62A ausgegebenen Signal und einem aus dem zweiten Schleifenfilter 62B ausgegebenen Signal in ein Stromsignal um.
Gemäß diesem PLL-Schaltkreis entsprechen sich die Rauschkomponenten eines Stromversorgungsrauschens, eines Kopplungsrauschens an Schaltkreisen mit Ausnahme der Schleifenfilter und ähnlichem sowohl in dem ersten Schleifenfilter 62A als auch dem zweiten Schleifenfilter 62B, und das Rauschen insgesamt wird durch den Spannungs-Strom-Wandler 53 beseitigt. Das bedeutet, dass das vorstehend erwähnte Rauschen keinen Einfluss auf die Potentialdifferenz zwischen dem ersten Schleifenfilter 62A und dem zweiten Schleifenfilter 62B hat, was zu dem Vorteil der Erzeugung des PLL-Schaltkreises stark in dem Rauschen führt.
In 1 und 2 sind die Kondensatoren C₅, C₅ im übrigen so befestigt, dass sie eine scharfe Änderung einer Signalwellenform, welche durch ein Impulsrauschen oder ein Flimmern ver ursacht werden, abschwächen. Werte von Kapazitäten der Kondensatoren C₅, C₅ sind weiterhin jeweils geringer als diejenigen der Kondensatoren C₄, C₄.
Die vorstehend erwähnten Erläuterungen sind die Beispiele der typischen PLL-Schaltkreise. Ein PLL-Schaltkreis, in welchem die Reihe von Defekten in diesen herkömmlichen PLL-Schaltkreisen beseitigt sind, ist in der japanischen offengelegten Patentanmeldung (JP-A-Heisei, 8-84073) als ein Differenzstrom-Regelungsoszillator mit einer variablen Last offenbart. 3 zeigt die Konfiguration des Hauptabschnittes dieses PLL-Schaltkreises.
Dieser PLL-Schaltkreis empfängt ein Eingangssignal f_REF, welches als ein Referenztakt dient, sowie ein Rückkopplungssignal f_FB von einem Rückkopplungs-Frequenzteiler 55, um ein Paar aus einem Erhöhungssignal UP und einem Verringerungssignal DOWN auszugeben. Auch werden Differenz-Ausgangssignale OUT1, OUT2, welche von einer ersten Ladungspumpe 71A ausgegeben werden, jeweils an Kondensatoren C_A, C_B eines Schleifenfilters 72 gesendet und werden durch einen Spannungs-Strom-Wandler 53 an einen Stromregelungs-Oszillator 54 gesendet.
Andererseits wird ein durch eine zweite Ladungspumpe 71B ausgegebener Strom direkt an den Stromregelungs-Oszillator 54 ausgegeben. Eine Schwingungsfrequenz des Stromregelungs-Oszillators 54 wird durch den Strom von dem Spannungs-Strom-Wandler 53 und den Strom von der zweiten Ladungspumpe 71B bestimmt. Ein Ausgangssignal des Stromregelungs-Oszillators 54 wird an einen externen Abschnitt als ein Ausgangssignal f_OUT ausgegeben und auch durch den Rückkopplungs-Frequenzteiler 55 an den Phasen-Frequenz-Vergleicher 50 als ein Rückkopplungssignal f_FB gesendet.
Dieser PLL-Schaltkreis weist zwei Ladungspumpen auf, was ihn von den in 1, 2 gezeigten PLL-Schaltkreisen unterscheidet.
Wenn ein Ausgangsstrom der Ladungspumpe 51 in 1 als I_P angeonmmen wird, kann eine Signalverarbeitung in dem Schleifen filter 52 als [I_P*(R₂+ 1/(s*C₄)) = I_P*R₂ + I_P/(s*C₄)] als eine Gleichung nach einer Laplace-Transformation in einer Wechselstromtheorie dargestellt werden. Ein zweiter Term auf einer rechten Seite in dieser Gleichung ist ein Integrationsterm zur Änderung einer Frequenz, und ein erster Term auf der rechten Seite ist ein linearer Term zur sofortigen Änderung einer Phase.
Im Gegensatz dazu regelt in dem PLL-Schaltkreis aus 3 die erste Ladungspumpe 71A die Frequenz (Integrationsterm), und die zweite Ladungspumpe 71B regelt die Phase (linearer Term). Im Übrigen kann im Hinblick auf den linearen Term die zweite Ladungspumpe 71B so konstruiert sein, dass wenn eine Zunahme des Spannungs-Strom-Wandlers 53 als [g_yi] angenommen wird, ein Stromwert von [I_p*R₂*g_vi] direkt in den Stromregelungs-Oszillator 54 eingegeben wird.
Wie vorstehend erwähnt, sind, da die Ladungspumpe in zwei Abschnitte geteilt ist, die Widerstandselemente R₂, R₂' unnötig, welche das Schleifenfilter 52, 62A oder 62B ausmachen, wie in 1, 2 dargestellt. Folglich stellt, da ein Bereich eines Chips zur Ausbildung eines Widerstandes nicht erforderlich ist, dies einen Vorteil des hauptsächlichen Beitrages zu einer Verbesserung eines Integrationsgrades dar. Gewöhnlich befindet sich ein Wert des Widerstandes R₂ in einem Bereich zwischen 100 KΩ und 10 MΩ. Der Widerstand belegt eine Region zwischen 100 μm Winkel und 1 mm Winkel in dem Bereich des Chips. Somit kann die Tatsache, dass dieser Widerstand nicht erforderlich ist, zum großen Teil zu der Verbesserung des Integrationsgrades beitragen.
Im Übrigen setzt sich die Ladungspumpe 51 des in 1 gezeigten PLL-Schaltkreises beispielsweise wie in 4 gezeigt zusammen. In dieser Ladungspumpe 51 wird ein P-Kanal-MOS-Transistor Q10 auf das Erhöhungssignal UP hin eingeschaltet. Somit werden die Ladungen in die Kapazitätselemente (Kondensatoren C₄, C₅) des Schleifenfilters 52 von einer Stromversorgung V_DD geladen. Auch wird ein N-Kanal-MOS-Transistor Q11 auf das Verrin gerungssignal DOWN hin eingeschaltet. Daher werden die in den Kapazitätselementen des Schleifenfilters 52 angesammelten Ladungen entladen.
Jedoch weist diese herkömmliche Ladungspumpe 51 das folgende Problem auf.
Im phasenstarren Zustand entspricht die Impulsbreite des Erhöhungssignals UP derjenigen des Verringerungssignals DOWN. Somit sollte die Menge der Ladungen, welche in die Kapazitätselemente des Schleifenfilters 52 geladen werden, der Menge der Ladungen entsprechen, welche von den Kapazitätselementen entladen werden. Jedoch liegt das Problem darin, dass die Mengen sich aus den folgenden beiden Gründen voneinander unterscheiden.
Der erste Grund ist wie folgt.
Dies bedeutet, dass wenn der P-Kanal-MOS-Transistor Q10, welcher als ein Schalter fungiert, eingeschaltet ist, eine zwischen einer Source- und einer Drain-Elektrode eines P-Kanal-MOS-Transistors Q9 angelegte Spannung, die als eine Gleichstromquelle agiert, in Abhängigkeit von der Spannung des Schleifenfilters 52 geändert wird. Auf ähnliche Weise wird, wenn der N-Kanal-MOS-Transistor Q11, welcher als ein Schalter fungiert, eingeschaltet wird, eine zwischen einer Source- und einer Drain-Elektrode eines N-Kanal-MOS-Transistors Q12 angelegte Spannung, die als eine Gleichstromquelle agiert, in Abhängigkeit von der Spannung des Schleifenfilters 52 geändert. In jedem Fall wird die Menge der Ladungen, welche in einer Einheitszeit in das Schleifenfilter 52 fließen, oder die Menge der Ladungen, welche in der Einheitszeit aus dem Schleifenfilter 52 fließen, in Abhängigkeit von der Spannung des Schleifenfilters 52 geändert. Hier liegt im Hinblick auf die in Abhängigkeit von der Spannung des Schleifenfilters 52 mit Bezug auf die Menge der Ladungen geänderten Mengen die geänderte Menge auf der Seite des P-Kanal-MOS-Transistors Q9, welcher mit der Stromversorgung V_DD verbunden ist, richtungsmäßig gegenüber der geladenen Menge auf der Seite des mit einer Masse verbundenen N-Kanal-MOS-Transistors Q12. Folglich unterscheiden sich, selbst wenn das Erhöhungssignal UP und das Verringerungssignal DOWN die Impulse mit gleicher Länge sind, die Mengen der Ladungen, welche in die Kapazitätselemente des Schleifenfilters 52 geladen und aus diesen entladen werden, voneinander.
Der zweite Grund ist folgender.
Dies bedeutet, dass ein Faktor eines Herstellungsprozesses und ähnliches bewirken, dass jeweilige Parasitärkapazitäten, welche in dem P-Kanal-MOS-Transistor und dem N-Kanal-MOS-Transistor erzeugt werden, sich voneinander unterscheiden. Folglich werden die Mengen der Ladungen, wenn die Ladungen in die Parasitärkapazitäten geladen oder aus diesen entladen werden, in Abhängigkeit von der Ausgangsspannung des Schleifenfilters 52, nämlich der Oszillationsfrequenz, geändert. Darüber hinaus werden sie nie ausgelöscht.
Dies führt zu einer Situation, dass die Kapazitätselemente des Schleifenfilters 52 beispielsweise in einem im Wesentlichen übermäßigen Zustand geladen sind. Das Auftreten dieser Situation bewirkt, dass die Oszillationsfrequenz höher ist, und bringt auch die Phase des Ausgangssignals f_OUT weiter nach vorne als die des Eingangssignals f_REF. So erfolgt die Anpassung derart, dass die Impulsbreite des Verringerungssignals DOWN verlängert wird und die Menge der Ladungen, welche aus den Kapazitätselementen des Schleifenfilters 52 entladen werden, gleich null wird. Und es wird in diesem Zustand ein Gleichgewicht hergestellt. Somit wird, obgleich die Frequenz des Eingangssignals F_REF synchron mit derjenigen des Ausgangssignals f_OUT ist, ein sogenannter Phasen-Offset induziert, in welchem die Phase des Ausgangssignals f_OUT im Hinblick auf die des Eingangssignals f_REF noch immer fortgeschritten ist, und ein phasenstarrer Zustand tritt ein.
Ein Problem, welches dem ersten Grund entspricht, kann durch die Verwendung einer Schaltkreistechnik einer Kaskadenverbindung gelöst werden, welche in einem in der japanischen offengelegten Patentanmeldung (JP-A-Heisei, 8-84073) offenbarten PLL-Schaltkreis verwendet wird. Jedoch bringt die Verwendung der Kaskadenverbindung ein Problem mit sich, dass eine hohe Betriebsspannung geliefert werden muss. Somit ist ein PLL-Schaltkreis erwünscht, welcher die Kaskadenverbindung nicht verwendet.
Auch kann ein weiteres Problem, welches dem zweiten Grund entspricht, durch Konfiguration als Schaltungs-Schaltkreis mit Differenzschaltkreis gelöst werden, wie beispielsweise als der in der japanischen offengelegten Patentanmeldung (JP-A-Heisei, 8-84073) offenbarte PLL-Schaltkreis. Jedoch erzielt die Konfiguration ein gewisses Maß der Lösung und ist nicht ausreichend.
Die folgende Technik ist in einer Veröffentlichung von I1ya I. Novof, John Austin, Ram Kelkar, Don Strayer und Steve Wyatt mit dem Titel "Fully Integrated CMOS Phase-Locked Loop with 15 to 240 MHz Locking Range and ± ps Jitter" im IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL 30, NR. 11, NOVEMBER 1995, S. 1259–1266 offenbart. Dies bedeutet, dass ein voll integrierter Phasenreglkreis (Phase Locked Loop, PLL) in einer digitalen 0,5 μm-CMOS-Technologie beschrieben wird. Der PLL weist einen starren Bereich von 15 bis 240 MHz auf. Der statische Phasenfehler beträgt weniger als ± 100 ps mit einem Spitze-zu-Spitze-Flimmern von ± 50 ps bei einer Ausgangsfrequenz von 100 MHz. Der PLL weist eine widerstandslose Architektur auf, welche durch Realisierung einer Vorwärts-Stromeinbringung in den stromgeregelten Oszillator bewirkt wird.
Aus der Druckschrift US 5,384,502 ist ein PLL-Schaltkreis bekannt, in welchem die Kapazitäten der Schleifenfilter unabhängig voneinander sind, und in welchem die Kondensatoren gebildet werden durch (1) Verwenden der Gate-Elektrode eines Metalloxid-Halbleiter-Feldeffekttransistors (MOSFET) als erstes Ende des Kondensators und (2) Verbinden der Source- und Drain-Elektrode und des Substrats des MOSFET zusammen als zweites Ende der Kapazität, um Parasitärkapazitäten der Kondensatoren zu verringern.
Die folgende Technik ist im US-Patent Nr. 5,619,161 ( US005619161A ) von Novof et al. offenbart. Dies bedeutet, dass ein Phasenregelschaltkreis einen Phasen-/Frequenzdetektor aufweist, welcher einen Teilerschaltkreis und eine Rückkopplung von einem Taktverteilungsbaum verwendet, um INC- und DEC-Impulse zu erzeugen, welche keinen "toten Winkel" aufweisen. Ein Paar von Ladungspumpen empfängt die INC- und DEC-Impulse. Eine Ladungspumpe ist eine Differenzpumpe und verfügt über einen spannungsgesteuerten Gleichphasen-Rückkopplungs-Schaltkreis zur Aufrechterhaltung einer geregelten Gleichspannung. Ein Differenzstrom wird durch diese Ladungspumpe an einen Schleifenfilter-Kondensator ausgegeben. Die andere Ladungspumpe ist eine Ausgangspumpe mit einem Ende, welche einen Strom an einen stromgeregelten Oszillator liefert, der ebenfalls ein Eingangssignal von einem Spannungs-Strom-Wandler empfängt. Der stromgesteuerte Oszillator weist eine variable Widerstandslast auf, welche invers zu der Höhe des Eingangsstroms schwankt. Ein Flimmerregelschaltkreis ist bereitgestellt, welcher Flimmern in der stromgeregelten Oszillatorausgabe in der starren Phase reduziert. Auch ist ein Starreanzeiger bereitgestellt, welcher zeitunabhängig ist und eine Starreanzeige liefert, wenn die Schleife in den phasenstarren Zustand tritt.
Zusammenfassung der Erfindung
Die vorliegende Erfindung wird im Hinblick auf die vorstehend erwähnten Probleme erzielt. Daher ist es ein Ziel der vorliegenden Erfindung, einen PLL-Schaltkreis bereitzustellen, welcher einen Phasen-Offset reduzieren kann, während der Einfluss von Rauschkomponenten auf das PLL-Schaltkreis-Ausgangssignal reduziert wird. Ein weiteres Ziel der vorliegenden Erfindung ist es, einen PLL-Schaltkreis bereitzustellen, welcher eine Betriebsspannung auf eine geringe Spannung reduzieren kann.
Um die vorstehenden Ziele zu erreichen, stellt die vorliegende Erfindung einen PLL-Schaltkreis bereit, welcher Folgendes auf weist: einen Vergleicher, der eine Phase eines Eingangssignals mit einer Phase eines Rückkopplungssignals zur Erzeugung eines Vergleichsergebnisses vergleicht; ein Integrierglied, welches einen ersten Strom zur Regelung einer Schwingungsfrequenz eines Ausgangssignals basierend auf dem Vergleichsergebnis erzeugt; einen Phasenregler, welcher eine Phase des Ausgangssignals basierend auf dem Vergleichsergebnis derart regelt, dass eine Phasendifferenz zwischen der Phase des Einangssignals und der Phase des Ausgangssignals in einem phasenstarren Zustand verringert wird, um einen zweiten Strom zu erzeugen; einen Stromregelungs-Oszillator, der das Ausgangssignal erzeugt, wobei das Ausgangssignal mit einer Frequenz schwingt, die einem dritten Strom entspricht, wobei der erste Strom und der zweite Strom zusammenaddiert den dritten Strom ergeben; und einen Rückkopplungs-Frequenzteiler, der zur Erzeugung des Rückkopplungssignals, welches dann an den Vergleicher gesendet wird, eine Frequenzteilung des Ausgangssignals durchführt, dadurch gekennzeichnet, dass der Phasenregler eine Differenz-Ladungspumpe mit einem ersten und einem zweiten Ausgabeabschnitt aufweist, wobei der erste und der zweite Ausgabeabschnitt Ströme entsprechend dem jeweiligen Vergleichsergebnis ausgibt, und durch einen Widerstand miteinander verbunden sind.
Gemäß einer bevorzugten Ausführungsform reduziert die Phasenregelung einen Phasen-Offset.
Gemäß einer bevorzugten Ausführungsform vergleicht der Vergleicher eine Frequenz des Eingangssignals mit einer Frequenz des Rückkopplungssignals zusätzlich zum Vergleich der Phase des Eingangssignals mit der Phase des Rückkopplungssignals, um das Vergleichsergebnis zu erzeugen.
Gemäß einer bevorzugten Ausführungsform weist das Integrierglied eine erste Ladungspumpe, ein erstes Schleifenfilter und einen ersten Spannungs-Strom-Wandler auf, und wobei die erste Ladungspumpe einen einzigen Ausgabeabschnitt aufweist, wobei der einzige Ausgabeabschnitt einen einzigen Strom ausgibt, der dem Vergleichsergebnis entspricht, und wobei das erste Schleifenfilter einen ersten Kondensator aufweist, der mit dem einzigen Ausgabeabschnitt verbunden ist, und wobei der erste Spannungs-Strom-Wandler eine von dem ersten Schleifenfilter erzeugte Spannung in den ersten Strom umwandelt.
Gemäß einer bevorzugten Ausführungsform weist das Integrierglied eine spezifische erste Ladungspumpe, ein spezifisches erstes Schleifenfilter und einen spezifischen ersten Spannungs-Strom-Wandler auf, und wobei die spezifische erste Ladungspumpe spezifische erste und zweite Ausgabeabschnitte aufweist, wobei diese spezifischen ersten und zweiten Ausgabeabschnitte spezifische Ströme ausgeben, die dem jeweiligen Vergleichsergebnis entsprechen, und wobei das spezifische erste Schleifenfilter einen spezifischen ersten Kondensator, der mit dem spezifischen ersten Ausgabeabschnitt verbunden ist, sowie einen spezifischen zweiten Kondensator aufweist, der mit dem spezifischen zweiten Ausgabeabschnitt verbunden ist, und wobei der spezifische erste Spannungs-Strom-Wandler eine von dem spezifischen ersten Schleifenfilter erzeugte spezifische Spannung in den ersten Strom umwandelt.
In der letzteren Ausführungsform kann das Integrierglied weiter einen spezifischen ersten gleichphasigen Spannungsregler aufweisen, der ein spezifisches erstes Potential aufrechterhält, das in den spezifischen ersten Spannungs-Strom-Wandler innerhalb eines spezifischen ersten vorbestimmten Bereichs eingegeben wird.
Gemäß einer bevorzugten Ausführungsform weist ein PLL-Schaltkreis weiter Folgendes auf: einen Taktbaumsynthese-Pufferabschnitt, der das Ausgangssignal vom Stromregelungsoszillator zur Ausgabe an den Rückkopplungs-Frequenzteiler eingibt.
Gemäß einer bevorzugten Ausführungsform beträgt ein Wert des Widerstandes 1 kΩ.
Gemäß einer weiteren bevorzugten Ausführungsform weist der Phasenregler einen Spannungs-Strom-Wandler auf, der eine Potentialdifferenz am widerstand in den zweiten Strom umwandelt.
Gemäß einer bevorzugten Ausführungsform schließt der Phasenregler ein Schleifenfilter ein, das den Widerstand und einen ersten Kondensator, der mit dem ersten Ausgabeabschnitt verbunden ist, sowie einen zweiten Kondensator aufweist, der mit dem zweiten Ausgabeabschnitt verbunden ist.
Auch in diesem Fall schützen der erste und der zweite Kondensator jeweils eine scharfe Spannungsabweichung, die von einem Impulsrauschen verursacht wird.
Gemäß dieser weiteren bevorzugten Ausführungsform kann der Phasenregler einen gleichphasigen Spannungsregler aufweisen, der ein in den Spannungs-Strom-Wandler eingegebenes Potential innerhalb eines vorbestimmten Bereichs hält.
Gemäß dieser weiteren bevorzugten Ausführungsform kann eine Spannung mit einem vorbestimmten Wert an einen Mittelpunkt des Widerstands geliefert werden, so dass ein in den Spannungs-Strom-Wandler eingegebenes Potential in einem vorbestimmten Bereich gehalten wird.
Gemäß einer bevorzugten Ausführungsform schließt der Phasenregler ein spezifisches Schleifenfilter, welches den Widerstand aufweist, sowie den mit dem ersten und zweiten Ausgabeabschnitt verbundenen dritten Kondensator ein.
Gemäß einer bevorzugten Ausführungsform wird eine Spannung mit einem vorbestimmten Wert an einen Mittelpunkt des Widerstands geliefert.
Gemäß einer bevorzugten Ausführungsform weist die Differenz-Ladungspumpe einen ersten und einen zweiten Schaltkreis auf, und wobei der erste Schaltkreis eine erste Konstantstromquelle und einen mit einem ersten N-Kanal-MOS-Transistor in Reihe geschalteten ersten P-Kanal-MOS-Transistor aufweist, wobei ein erster Verbindungspunkt zwischen dem ersten P-Kanal-MOS-Transistor und dem ersten N-Kanal-MOS-Transistor dem ersten Ausgabeabschnitt entspricht, und wobei der zweite Schaltkreis eine zweite Konstantstromquelle und einen mit einem zweiten N-Kanal-MOS-Transistor in Reihe geschalteten zweiten P-Kanal-MOS-Transistor aufweist, wobei ein zweiter Verbindungspunkt zwischen dem zweiten P-Kanal-MOS-Transistor und dem zweiten N-Kanal-MOS-Transistor dem zweiten Ausgabeabschnitt entspricht.
Gemäß einer bevorzugten Ausführungsform ist die Differenz-Ladungspumpe ohne Einsatz einer Schaltkreistechnik einer Kaskadenverbindung aufgebaut.
Gemäß einer bevorzugten Ausführungsform weist die Differenz-Ladungspumpe einen Unempfindlichkeitsbereich auf, in dem eine Ladung nie aufgeladen oder entladen wird, es sei denn, es ist eine spezifische Phasendifferenz vorhanden, die größer als ein festgelegter Wert zwischen der Phase des Eingangssignals und der Phase des Rückkopplungssignals ist.
Gemäß einem PLL-Schaltkreis der vorliegenden Erfindung erzeugt ein Phasenregler einen Stromimpuls nur für eine kurze Zeit in Übereinstimmung mit einem Vergleichsergebnis von einem Phasen-Frequenz-Vergleicher, um eine Phase eines Ausgangssignals zu regeln. Entsprechend kann ein Phasen-Offset, welcher eine Phasendifferenz zwischen einem Eingangssignal und einem Ausgangssignal ist, das in einem phasenstarren Zustand induziert wird, verringert werden, um dadurch das Auftreten des Phasen-Offsets zu verhindern.
Gemäß dieser Konfiguration wird die in der Spalte der herkömmlichen Technik beschriebene Schaltkreistechnik der Kaskadenverbindung unnötig, um dadurch einen Vorteil bereitzustellen, dass der PLL-Schaltkreis bei einer niedrigen Spannung betrieben werden kann.
Kurzbeschreibung der Zeichnungen
1 ist ein Blockdiagramm, welches ein Konfigurationsbeispiel eines herkömmlichen PLL-Schaltkreises zeigt;
2 ist ein Blockdiagramm, welches ein Konfigurationsbeispiel eines weiteren herkömmlichen PLL-Schaltkreises zeigt;
3 ist ein Blockdiagramm, welches ein Konfigurationsbeispiel noch eines weiteren herkömmlichen PLL-Schaltkreises zeigt;
4 ist ein Schaltkreisdiagramm, welches detailliert eine Konfiguration einer Ladungspumpe und eines Schleifenfilters in dem herkömmlichen PLL-Schaltkreis zeigt;
5 ist ein Blockdiagramm, welches eine Konfiguration eines PLL-Schaltkreises gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;
6 ist ein Schaltkreisdiagramm, welches eine Konfiguration erster und zweiter Ladungspumpen in 5 zeigt; und
7 ist ein Schaltkreisdiagramm, welches eine Variation des zweiten Schleifenfilters in 5 zeigt.
Beschreibung der bevorzugten Ausführungsformen
Eine Ausführungsform der vorliegenden Erfindung wird nachstehend mit Bezug auf die anliegenden Zeichnungen beschrieben.
5 ist ein Blockdiagramm, welches die Konfiguration eines PLL-Schaltkreises gemäß der Ausführungsform der vorliegenden Erfindung zeigt. Dieser PLL-Schaltkreis weist einen Phasen-Frequenz-Vergleicher 10, einen Integrator 20, einen Phasenregler 21, einen Stromregeloszillator 14, einen CTS-Puffer 15 und einen Rückkopplungs-Frequenzteiler 16 auf.
Der Phasen-Frequenz-Vergleicher 10 vergleicht eine Phase und eine Frequenz eines Eingangssignals f_REF mit denen eines Rückkopplungssignals f_FB von dem Rückkopplungs-Frequenzteiler, um ein Erhöhungssignal UP bzw. ein Verringerungssignal DOWN zu erzeugen, welche Fehler beider Signale anzeigen. Beispielsweise wird ein Taktsignal von einem Oszillator (nicht gezeigt) als Eingangssignal f_REF verwendet. Das Erhöhungssignal UP, welches durch den Phasen-Frequenz-Vergleicher 10 erzeugt wird, weist eine Impulsbreite auf, die einer Phasenverzögerung des Rückkopplungssignals f_FB im Hinblick auf das Eingangssignal f_REF entspricht. Auch weist das Verringerungssignal DOWN eine Impulsbreite auf, welche einem Phasenfortschritt des Rückkopplungssignals f_FB im Hinblick auf das Eingangssignal f_REF entspricht. Das Erhöhungssignal UP und das Verringerungssignal DOWN, welche durch den Phasen-Frequenz-Vergleicher 10 erzeugt werden, werden an das Integrierglied 20 und den Phasenregler 21 gesendet.
Das Integrierglied 20 setzt sich aus einer ersten Ladungspumpe 11A, einem ersten Schleifenfilter 12A, einem ersten Spannungs-Strom-Wandler 13A und einer ersten Gleichphasen-Spannungsregelung 17A zusammen. Die erste Ladungspumpe 11A ist eine Ladungspumpe einer Differenzausgabe. Beispielsweise setzt sich die erste Ladungspumpe 11A, wie in 6 gezeigt, aus einem Treibersignalerzeuger 110, einem ersten Schaltkreis 111 und einem zweiten Schaltkreis 112 zusammen.
Wie in 6 gezeigt, erzeugt der Treibersignalerzeuger 110 Signale ¬U (nachfolgend impliziert "¬" eine Inversion), D, um den ersten Schaltkreis 111 anzusteuern, und Signale ¬D, U, um den zweiten Schaltkreis 112 anzusteuern. Dieser Treibersignalerzeuger 110 setzt sich aus Invertern INV1 bis INV4 und Verzögerungsschaltkreisen DLY1 und DLY2 zusammen. Die jeweiligen Inverter INV1 bis INV4 weisen dieselben elektrischen Eigenschaften auf, und die Verzögerungsschaltkreise DLY1 und DLY2 weisen dieselben Verzögerungscharakteristiken auf wie die Inverter INV1 bis INV4.
Das Erhöhungssignal UP von dem Phasen-Frequenz-Vergleicher 10 wird durch den Inverter INV1 invertiert und an den Inverter INV2 und den Verzögerungsschaltkreis DLY1 gesendet. Der Inverter INV2 invertiert das Signal von dem Inverter INV1 und sendet als das Signal U zu dem zweiten Schaltkreis 112. Der Verzögerungsschaltkreis DLY1 verzögert das Signal von dem Inverter INV1 und sendet als das Signal ¬U zu dem ersten Schaltkreis 111. Somit fällt eine Veränderungszeitsteuerung des Signals ¬U mit einer Veränderungszeitsteuerung des Signals U zusammen.
Auf ähnliche Weise wird das Verringerungssignal DOWN von dem Phasen-Frequenz-Vergleicher 10 durch den Inverter INV3 invertiert und an den Inverter INV4 und den Verzögerungsschaltkreis DLY2 gesendet. Der Inverter INV4 invertiert das Signal von dem Inverter 2NV3 und sendet es als das Signal D an den ersten Schaltkreis 111. Der Verzögerungsschaltkreis DLY2 verzögert das Signal von dem Inverter INV3 und sendet es als das Signal ¬D an den zweiten Schaltkreis 112. Somit fällt eine Veränderungszeitsteuerung des Signals ¬D mit einer Veränderungszeitsteuerung des Signals D zusammen.
Der erste Schaltkreis 111 setzt sich aus Transistoren Q1 bis Q4 zusammen, welche in Reihe geschaltet sind. Die Transistoren Q1, Q2 setzen sich aus P-Kanal-MOS-Transistoren zusammen, und die Transistoren Q3, Q4 setzen sich aus N-Kanal-MOS-Transistoren zusammen. Eine Drain-Elektrode des Transistors Q1 ist mit einer Stromversorgung v_DD verbunden, und eine Source-Elektrode davon ist mit einer Drain-Elektrode des Transitors Q2 verbunden. Eine zweite Vorspannung 2 von einer Spannungsquelle (nicht gezeigt) wird an eine Gate-Elektrode des Transistors Q1 gesendet. So agiert der Transistor Q1 als eine Gleichstromquelle. Eine Source-Elektrode des Transistors Q2 ist mit einer Drain-Elektrode des Transistors Q3 verbunden. Das Signal ¬U wird zu einer Gate-Elektrode des Transistors Q2 von dem Treibersignalerzeuger 110 gesendet. Dieser Transistor Q2 agiert als ein Schalter, welcher auf das Signal U hin ein- und ausgeschaltet wird.
Eine Source-Elektrode des Transistors Q3 ist mit einer Drain-Elektrode des Transistors Q4 verbunden. Das Signal D wird zu einer Gate-Elektrode des Transistors Q3 von dem Treibersignalerzeuger 110 gesendet. Dieser Transistor Q3 agiert als ein Schalter, welcher auf das Signal D hin ein- oder ausgeschaltet wird. Eine Source-Elektrode des Transistors Q4 ist geerdet. Eine erste Vorspannung 1 wird zu einer Gate-Elektrode des Transistors Q4 von einer Spannungsquelle (nicht gezeigt) gesendet. So agiert der Transistor Q4 als eine Gleichstromquelle. Ein erster Ausgangsanschluss OUT11 wird aus einem Verbindungspunkt zwischen den Transistoren Q2, Q3 gezogen.
Auf ähnliche Weise setzt sich der zweite Schaltkreis 112 aus Transistoren Q5 bis Q8 zusammen, welche in Reihe geschaltet sind. Die Transistoren Q5, Q6 setzen sich aus P-Kanal-MOS-Transistoren zusammen, und die Transistoren Q7, Q8 setzen sich aus N-Kanal-MOS-Transistoren zusammen. Eine Drain-Elektrode des Transistors Q5 ist mit der Stromversorgung V_DD verbunden, und eine Source-Elektrode davon ist mit einer Drain-Elektrode des Transistors Q6 verbunden. Die zweite Vorspannung 2 von der Spannungsquelle (nicht gezeigt) wird an eine Gate-Elektrode des Transistors Q5 gesendet. So agiert der Transistor Q5 als eine Gleichstromquelle. Eine Source-Elektrode des Transistors Q6 ist mit einer Drain-Elektrode des Transistors Q7 verbunden. Das Signal ¬D wird an eine Gate-Elektrode des Transistors Q6 von dem Treibersignalerzeuger 110 gesendet. Dieser Transistor Q6 agiert als ein Schalter, welcher auf das Signal ¬D hin ein- und ausgeschaltet wird.
Eine Source-Elektrode des Transistors Q7 ist mit einer Drain-Elektrode des Transistors Q8 verbunden. Das Signal U wird zu einer Gate-Elektrode des Transistors Q7 von dem Treibersignalerzeuger 110 gesendet. Dieser Transistor Q7 agiert als ein Schalter, welcher auf das Signal U hin ein- und ausgeschaltet wird.
Eine Source-Elektrode des Transistors Q8 ist geerdet. Die erste Vorspannung 1 wird zu einer Gate-Elektrode des Transistors Q8 von der Spannungsquelle (nicht gezeigt) gesendet. So agiert der Transistor Q8 als eine Gleichstromquelle. Ein zweiter Ausganganschluss OUT12 wird aus einem Verbindungspunkt zwischen den Transistoren Q6, Q7 gezogen. Im Übrigen sind alle Werte von Strömen, welche durch die Transistoren Q1, Q4, Q5 und Q8 fließen, die als die Gleichstromquellen agieren, gleich.
Der erste Ausgangsanschluss OUT11 der ersten Ladungspumpe 11A ist durch das erste Schleifenfilter 12A mit einem Eingangsanschluss sowohl des ersten Spannungs-Strom-Wandlers 13A als auch des ersten Gleichphasen-Spannungsreglers 17A verbunden. Auch ist der zweite Ausgangsanschluss OUT12 durch das erste Schleifenfilter 12A mit dem anderen Eingangsanschluss sowohl des ersten Spannungs-Strom-Wandlers 13A als auch des ersten Gleichphasen-Spannungsreglers 17A verbunden.
Das erste Schleifenfilter 12A setzt sich aus Kondensatoren C_A, C_B zusammen. Ein Anschluss des Kondensators. C_A ist mit dem ersten Ausgangsanschluss OUT11 der ersten Ladungspumpe 11A verbunden, und der andere Anschluss ist geerdet. Auch ist ein Anschluss des Kondensators C_B mit dem zweiten Ausgangsanschluss OUT12 verbunden, und der andere Anschluss ist geerdet. Ausgänge des ersten Schleifenfilters 12A (ein Potential des ersten Ausgangsanschlusses OUT11 und ein Potential des zweiten Ausgangsanschlusses OUT12) werden an den ersten Spannungs-Strom-Wandler 13A und den ersten Gleichphasen-Spannungsregler 17A gesendet. Im Übrigen kann das erste Schleifenfilter 12A derart konfiguriert sein, dass ein Kondensator zwischen dem ersten Ausgangsanschluss OUT11 und dem zweiten Ausgangsanschluss OUT12 der ersten Ladungspumpe 11A angebracht ist.
Der erste Spannungs-Strom-Wandler 13A ist der bekannte Schaltkreis zur Umwandlung der Differenz zwischen dem Potential des ersten Ausgangsanschlusses OUT11 und dem Potential des zweiten Ausgangsanschlusses OUT12, welche durch das erste Schleifenfil ter 12A ausgegeben wird, in ein elektrisches Signal, und dann das Senden an den Stromregelungsoszillator 14. Der erste Gleichphasen-Spannungsregler 17A wird verwendet, um die in den ersten Spannungs-Strom-Wandler 13A eingegebenen Potentiale innerhalb eines vorgegebenen Bereichs aufrecht zu erhalten. Dieser erste Gleichphasen-Spannungsregler 17A ist der bekannte Schaltkreis, welcher zur Bestimmung einer Durchschnittsspannung der Ausgaben verwendet wird. Ein durch den ersten Spannungs-Strom-Wandler 13A ausgegebenes Stromsignal wird an den Stromregelungsoszillator 14 gesendet.
Der Phasenregler 21 setzt sich aus einer zweiten Ladungspumpe 11B, einem zweiten Schleifenfilter 12B, einem zweiten Spannungs-Strom-Wandler 13B und einem zweiten Gleichphasen-Spannungsregler 17B zusammen. Die Konfiguration der zweiten Ladungspumpe 11B entspricht der der ersten Ladungspumpe 11A.
Ein erster Ausgangsanschluss OUT21 der zweiten Ladungspumpe 11B ist durch ein zweites Schleifenfilter 12B mit einem Eingangsanschluss sowohl des zweiten Spannungs-Strom-Wandlers 13B als auch des zweiten Gleichphasen-Spannungsreglers 17B verbunden. Auch ist ein zweiter Ausgangsanschluss OUT22 durch das zweite Schleifenfilter 12B mit dem anderen Eingangsanschluss sowohl des zweiten Spannungs-Strom-Wandlers 13B als auch des zweiten Gleichphasen-Spannungsreglers 17B verbunden.
Das zweite Schleifenfilter 12B setzt sich aus den Kondensatoren C₁, C₂ sowie einem Widerstand R₁ zusammen. Ein Anschluss des Kondensators C₁ ist mit dem ersten Ausgangsanschluss OUT21 der zweiten Ladungspumpe 11B verbunden, und der andere Anschluss ist geerdet. Auch ist ein Anschluss des Kondensators C₂ mit dem zweiten Ausgangsanschluss OUT22 verbunden, und der andere Anschluss ist geerdet. Darüber hinaus ist der Widerstand R₁ zwischen dem ersten Ausgangsanschluss OUT21 und dem zweiten Ausgangsanschluss OUT22 verbunden. Ein Wert des Widerstandes R₁ kann beispielsweise auf ca. 1 KΩ festgelegt sein. Der Widerstand des vorstehend erwähnten Wertes belegt lediglich einen Bereich eines Winkels von ca. 10 μm in einer Fläche eines Chips. Somit bringt der Abfall des Integrationsgrades kein ernsthaftes Problem mit sich.
Ausgangssignale des zweiten Schleifenfilters 12B (ein Potential des ersten Ausgangsanschlusses OUT21 und ein Potential des zweiten Ausgangsanschlusses OUT22) werden an den zweiten Spannungs-Strom-Wandler 13B und den zweiten Gleichphasen-Spannungsregler 17B gesendet.
Im Übrigen kann ein Schleifenfilter 12C mit der in 7 gezeigten Konfiguration anstelle des zweiten Schleifenfilters 12B verwendet werden. Dieses Schleifenfilter 12C setzt sich aus einem Widerstand R₁ und einem Kondensator C₃ zusammen, welche jeweils zwischen dem ersten Ausgangsanschluss OUT21 und dem zweiten Ausgangsanschluss OUT22 der zweiten Ladungspumpe 11B verbunden sind. Selbst die Verwendung des Schleifenfilters 12C kann den Effekt und die Aktion liefern, die denen des zweiten Schleifenilters 12B ähneln.
Die Kondensatoren C₁, C₂ in dem zweiten Schleifenfilter 12B aus 5 sind bereitgestellt, um eine starke Spannungsschwankung aufgrund eines Impulsrauschens zu verhindern. Falls das Impulsrauschen gering genug ist, können diese Kondensatoren C₁, C₂ weggelassen werden.
Die Konfiguration des zweiten Spannungs-Strom-Wandlers 13B entspricht der des ersten Spannungs-Strom-Wandlers 13A, und die Konfiguration des zweiten Gleichphasen-Spannungsreglers 17B entspricht der des ersten Gleichphasen-Spannungsreglers 17A. Eine Ausgangsleitung des zweiten Spannungs-Strom-Wandlers 13B ist mit einer Ausgangsleitung des ersten Spannungs-Strom-Wandlers 13A gekoppelt. Entsprechend werden ein durch den zweiten Spannungs-Strom-Wandler 13B ausgegebener Strom und ein durch den ersten Spannungs-Strom-Wandler 13A ausgegebener Strom zueinander addiert, um als ein Synthesestrom an den Stromregelungsoszillator 14 gesendet zu werden.
Der zweite Gleichphasen-Spannungsregler 17B in dem Phasenregler 21 kann durch die Konfiguration ersetzt werden, dass eine vorgegebene Spannungsquelle beispielsweise an einen Mittelpunkt des Widerstandes R1 gesendet wird. In diesem Fall kann die Spannungsquelle derart konfiguriert sein, dass eine Widerstandsdivision an der Stromversorgungsspannung V_DD durchgeführt wird, um entsprechend eine Spannung von V_DD/2 zu erzeugen. Diese Konfiguration erfordert nicht den zweiten Gleichphasen-Spannungsregler 17H. Somit weist dies den Vorteil auf, dass der Schaltkreis einfach wird.
Der Stromregelungsoszillator 14 erzeugt ein Signal, welches mit einer Frequenz schwingt, die einem momentanen Wert des Synthesestroms entspricht. Der Stromregelungsoszillator 14 schwingt mit einer Frequenz, welche N-mal der Frequenz des Eingangssignals f_REF in einem phasenstarren Zustand entspricht. Das durch den Stromregelungsoszillator 14 erzeugte Signal wird an einen externen Abschnitt als ein Ausgangssignal f_OUT des PLL-Schaltkreises ausgegeben, und auch an den CTS-Puffer 15 gesendet.
Der CTS-Puffer 15 (CTS = Clock Tree Synthesis, Taktbaumsynthese) setzt sich aus einer Vielzahl von Pufferschaltkreisen zum Empfang des Ausgangssignals f_OUT von dem Stromregelungsoszillator 14 zusammen. Ein Ausgangssignal jedes der Pufferschaltkreise wird als ein Taktsignal an jeden Abschnitt eines elektrischen Schaltkreises in dem PLL-Schaltrkeis gesendet. Somit wird ein Abfall zwischen einer Vielzahl von Taktsignalen korrigiert.
Ein Taktsignal von einem der Pufferschaltkreise in dem CTS-Puffer 15 wird an den Rückkopplungs-Frequenzteiler 16 gesendet. Der Rückkopplungs-Frequenzteiler 16 teilt das Ausgangssignal f_OUT in 1/N und sendet es an den Phasen-Frequenz-Vergleicher 10.
Die Operationen des PLL-Schaltkreises mit der vorstehend erwähnten Konfiguration gemäß der Ausführungsform der vorliegenden Erfindung werden nachfolgend beschrieben. Zunächst wird ein Fall betrachtet, in welchem eine Phase eines Rückkopplungssignals f_FB, welches von dem Rückkopplungs-Frequenzteiler 16 zurück an den Phasen-Frequenz-Vergleicher 10 geliefert wird, stärker verzögert ist als die des Eingangssignals f_REF.
In diesem Fall erzeugt der Phasen-Frequenz-Vergleicher 10 das Erhöhungssignal UP mit der Impulsbreite, welche der Phasenverzögerung entspricht, und sendet an die erste Ladungspumpe 11A des Integrators 20 und die zweite Ladungspumpe 11B des Phasenreglers 21.
Zunächst ist der Betrieb des Integrators 20 wie folgt. Dies bedeutet, dass der Treibersignalerzeuger 110 der ersten Ladungspumpe 11A das Signal ¬U und das Signal U auf das Erhöhungssignal UP hin erzeugt. Wenn das erzeugte Signal ¬U an den Transistor Q2 gesendet wird, wird der Transistor Q2 eingeschaltet, was einen Stromfluss aus dem ersten Ausgangsanschluss OUT11 verursacht. Dann werden die Ladungen des Stroms in den Kondensator C_A geladen. Als Folge erscheint ein Potential entsprechend einer Impulsbreite des Signals ¬U an dem ersten Ausgangsanschluss OUT11.
Zur gleichen Zeit, wenn das durch den Treigersignalerzeuger 110 erzeugte Signal U an den Transistor Q7 gesendet wird, wird der Transistor Q7 eingeschaltet, was einen Stromauszug aus dem zweiten Ausgangsanschluss OUT12 verursacht. Dann werden die in dem Kondensator C_B angesammelten Ladungen entladen. Als Folge erscheint ein Potential entsprechend einer Impulsbreite des Signals U an dem zweiten Ausgangsanschluss OUT12. Das Potential an dem ersten Ausgangsanschluss OUT11 und das Potential an dem zweiten Ausgangsanschluss OUT12 werden an den ersten Spannungs-Strom-Wandler 13A und den ersten Gleichphasen-Spannungsregler 17A gesendet.
Der erste Spannungs-Strom-Wandler 13A wandelt die Potentialdifferenz der Potentiale von dem ersten Schleifenfilter 12A in ein Stromsignal um und sendet es an den Stromregelungsoszillator 14.
In diesem Fall ist die Potentialdifferenz positiv (was nachfolgend impliziert, dass das Potential an dem ersten Ausgangsanschluss OUT11 höher ist als das Potential an dem zweiten Ausgangsanschluss OUT12). Somit wird der durch den ersten Spannungs-Strom-Wandler 13A ausgegebene Strom erhöht, was eine Oszillationsfrequenz des Ausgangssignals f_OUT, das durch den Stromregelungsoszillator 14 ausgegeben wird, erhöht.
Der Betrieb des Phasenreglers 21 ist wie folgt. Das bedeutet, dass die zweite Ladungspumpe 11H, wenn das Erhöhungssignal UP durch den Phasen-Frequenz-Vergleicher 10 gesendet wird, auf ähnliche Weise agiert wie die erste Ladungspumpe 11A. Dann verursacht die zweite Ladungspumpe 11B einen Stromfluss aus dem ersten Ausgangsanschluss OUT21 und verursacht ebenfalls einen Stromauszug aus dem zweiten Ausgangsanschluss OUT22. Entsprechend werden die Ladungen in den Kondensator C₁ geladen. So erscheint ein Potential entsprechend einer Impulsbreite des Signals ¬U an dem ersten Ausgangsanschluss OUT21. Gleichzeitig werden die in dem Kondensator C₂ angesammelten Ladungen entladen.
Dann erscheint ein Potential entsprechend einer Impulsbreite des Signals U an dem zweiten Ausgangsanschluss OUT22.
Hier werden die Potentiale, welche an dem ersten Ausgangsanschluss OUT21 und dem zweiten Ausgangsanschluss OUT22 erscheinen, nach Ablauf einer Periode, welche durch eine durch die Kondensatoren C₁, C₂ und den Widerstand R₁ bestimmten Zeitkonstanten definiert ist, gleich, da der erste Ausgangsanschluss OUT21 und der zweite Ausgangsanschluss OUT22 miteinander durch den Widerstand R₁ verbunden sind. Das Potential an dem ersten Ausgangsanschluss OUT21 und das Potential an dem zweiten Ausgangsanschluss OUT22 werden an den zweiten Spannungs-Strom-Wandler 13B und den zweiten Gleichphasen-Spannungsregler 178 gesendet.
Der zweite Spannungs-Strom-Wandler 13B wandelt die Differenz zwischen dem Potential an dem ersten Ausgangsanschluss OUT21 und dem Potential an dem zweiten Ausgangsanschluss OUT22, welches durch das zweite Schleifenfilter 12B ausgegeben wird, in ein Stromsignal um und sendet es an den Stromregelungsoszillator 14. In diesem Fall ist die Potentialdifferenz zwischen den Potentialen positiv, um dadurch den durch den zweiten Spannungs-Stromwandler 13B ausgegebenen Strom nur für eine kurze Zeit zu erhöhen. Somit wird die Oszillationsfrequenz des Augangssignals f_OUT, welches durch den Stromregelungsoszillator 14 ausgegeben wird, nur für die kurze Zeit erhöht. Daher ist die Phase des Ausgangssignals f_OUT fortgeschritten, um sich entsprechend der Phase des Eingangssignals f_REF anzunähern. Das Ausgangssignal f_OUT von dem Stromregelungsoszillator 14 wird durch den CTS-Puffer 15 an den Rückkopplungs-Frequenzteiler 16 gesendet. Dann, nachdem es durch den Rückkopplungs-Frequenzteiler 16 geteilt wurde, wird es an den Phasen-Frequenz-Vergleicher 10 als das Rückkopplungssignal f_FB zurückgeleitet.
Als nächstes wird ein Fall betrachtet, in welchem die Phase des Rückkopplungssignals f_FB, welches von dem Rückkopplungs-Frequenzteiler 16 zurück zu dem Phasen-Frequenz-Vergleicher 10 geleitet wird, weiter fortgeschritten ist als die des Eingangssignals f_REF.
In diesem Fall erzeugt der Phasen-Frequenz-Vergleicher 10 ein Verringerungssignal DOWN mit einer Impulsbreite entsprechend einem Phasenfortschritt und sendet es an die erste Ladungspumpe 11A des Integrators 20 und die zweite Ladungspumpe 11B des Phasenreglers 21.
Zunächst ist der Betrieb des Integrators 20 wie folgt. Das bedeutet, dass der Treibersignalerzeuger 110 der ersten Ladungspumpe 11A das Signal D und das Signal ¬U auf das Verringerungssignal DOWN hin erzeugt. Wenn das erzeugte Signal D an den Transistor Q3 gesendet wird, wird der Transistor Q3 eingeschaltet, was einen Stromauszug aus dem ersten Ausgangsanschluss OUT11 verursacht. Dann werden die in dem Kondensator C_A angesammelten Ladungen entladen. Folglich erscheint ein Potential entsprechend einer Impulsbreite des Signals D an dem ersten Ausgangsanschluss OUT11.
Zur gleichen Zeit, wenn das Signal ¬D, welches durch den Treibersignalerzeuger 110 erzeugt wird, an den Transistor Q6 gesendet wird, wird der Transistor Q6 eingeschaltet, was einen Stromfluss aus dem zweiten Ausgangsanschluss OUT12 verursacht. Dann werden die Ladungen des Stroms in den Kondensator C_B geladen. Folglich erscheint ein Potential entsprechend einer Impulsbreite des Signals D an dem zweiten Ausgangsanschluss OUT12. Das Potential an dem ersten Ausgangsanschluss OUT11 und das Potential an dem zweiten Ausgangsangschluss OUT12 werden an den ersten Spannungs-Strom-Wandler 13A und den ersten Gleichphasen-Spannungsregler 17A gesendet.
Der erste Spannungs-Strom-Wandler 13A wandelt die Potentialdifferenz zwischen dem Potential an dem ersten Ausgangsanschluss OUT11 und dem Potential an dem zweiten Ausgangsanschluss OUT12, welches durch das erste Schleifenfilter 12A ausgegeben wird, in ein Stromsignal um und sendet es an den Stromregelungsoszillator 14. In diesem Fall ist die Potentialdifferenz negativ (was nachfolgend impliziert, dass das Potential an dem ersten Ausgangsanschluss OUT11 niedriger ist als das Potential an dem zweiten Ausgangsanschluss OUT12). Somit wird der durch den ersten Spannungs-Strom-Wandler 13A ausgegebene Strom verringert, was die Oszillationsfrequenz des Ausgangssignals f_OUT verringert, das durch den Stromregelungsoszillator 14 ausgegeben wird.
Der Betrieb des Phasenreglers 21 ist wie folgt. Das bedeutet, dass die zweite Ladungspumpe 11B, wenn das Verringerungssignal DOWN durch den Phasen-Frequenz-Vergleicher 10 gesendet wird, ähnlich der ersten Ladungspumpe 11A agiert. Dann verursacht die zweite Ladungspumpe 11B einen Stromauszug aus dem ersten Ausgangsanschluss OUT21 und erzeugt ebenfalls einen Stromfluss aus dem zweiten Ausgangsanschluss OUT22. Entsprechend werden die in dem Kondensator C₁ angesammelten Ladungen entladen. So erscheint ein Potential entsprechend der Impulsbreite des Signals D an dem ersten Ausgangsanschluss OUT21. Gleichzeitig werden die Ladungen in den Kondensator C₂ geladen. Dann erscheint ein Potential entsprechend der Impulsbreite des Signals ¬D an dem zweiten Ausgangsanschluss OUT22.
Hier werden die an dem ersten Ausgangsanschluss OUT21 und dem zweiten Ausgangsanschluss OUT22 erscheinenden Potentiale nach Ablauf der Periode, welche durch die durch die Kondensatoren C₁, C₂ und den Widerstand R₁ bestimmte Zeitkonstante definiert sind, gleich, da der erste Ausgangsanschluss OUT21 und der zweite Ausgangsanschluss OUT22 miteinander durch den Widerstand R₁ verbunden sind. Das Potential an dem ersten Ausgangsanschluss OUT21 und das Potential an dem zweiten Ausgangsanschluss OUT22 werden an den zweiten Spannungs-Strom-Wandler 13B und den zweiten Gleichphasen-Spannungsregler 17B gesendet.
Der zweite Spannungs-Strom-Wandler 13B wandelt die Potentialdifferenz zwischen dem Potential an dem ersten Ausgangsanschluss OUT21 und dem Potential an dem zweiten Ausgangsanschluss OUT22, welches durch das zweite Schleifenfilter 12B ausgegeben wird, in ein Stromsignal um und sendet an den Stromregelungsoszillator 14. In diesem Fall ist die Potentialdifferenz zwischen den Potentialen negativ, um dadurch den durch den zweiten Spannungs-Strom-Wandler 13B ausgegebenen Strom lediglich für eine kurze Zeit zu verringern. Somit wird die Oszillationsfrequenz des Ausgangssignals f_OUT, welches durch den Stromregelungsoszillator 14 ausgegeben wird, lediglich für die kurze Zeit verringert. Und die Phase des Ausgangssignals f_OUT wird verzögert, um sich entsprechend der Phase des Eingangssingals f_REF anzunähern. Das Ausgangssignal f_OUT von dem Stromregelungsoszillator 14 wird durch den CTS-Puffer 15 an den Rückkopplungs-Frequenzteiler 16 gesendet, ähnlich wie im vorstehend erwähnten Fall. Dann, nachdem es durch den Rückkopplungs-Frequenzteiler 16 geteilt wurde, wird es zurück zu dem Phasen-Frequenz-Vergleicher 10 als Rückkopplungssignal f_FB geleitet.
Wie vorstehend erwähnt, wird gemäß dem PLL-Schaltkreis der erfindungsgemäßen Ausführungsform in dem Phasenregler 21 der kleine Stromimpuls stets ausgegeben, um dadurch die Phase anzupassen. Somit ist es möglich, das Ausgangssignal f_OUT ohne Phasen-Offset zu erhalten. Auch verwendet die Ladungspumpe in diesem PLL-Schaltkreis nicht die als Kaskadenverbindung bezeichnete Schaltkreistechnik, welche beispielsweise in 7 gezeigt ist. Daher kann sie bei niedriger Spannung betrieben werden.
Im Übrigen wird in der vorstehend erwähnten Ausführungsform die Ladungspumpe der Differenzausgabe als Integrator 20 verwendet, Jedoch kann die Ladungspumpe der Einzelausgabe wie in 1 gezeigt verwendet werden. Selbst dieser Fall kann den Effekt und die Aktion liefern, welche denen des Falles ähneln, in dem die Ladungspumpe der Differenzausgabe verwendet wird.
Auch ist in der vorstehend erwähnten Ausführungform der PLL-Schaltkreis beschrieben, welcher den Phasen-Frequenz-Vergleicher zum Vergleich der Phase und der Frequenz aufweist. Jedoch kann der vorstehend erwähnte Phasenregler in seinem ursprünglichen Zustand selbst bei einem PLL-Schaltkreis mit einem Phasenvergleicher zum Vergleich nur der Phase verwendet werden. Selbst dieser Fall kann den Effekt und die Aktion liefern, welche denen der vorstehend erwähnten Ausführungsform ähneln.
Wie vorstehend erwähnt, ist es gemäß der vorliegenden Erfindung möglich, den PLL-Schaltkreis bereitzustellen, welcher den Phasen-Offset reduzieren kann, während er den Einfluss von Rauschkomponenten auf das PLL-Schaltkreis-Ausgangssignal reduziert, und ebenfalls die Betriebsspannung auf die niedrige Spannung reduzieren kann.

Claims

PLL-Schaltkreis (PLL = Phase Locked Loop = Phasenregelkreis), welcher Folgendes aufweist: einen Vergleicher (10), der ein Phase eines Eingangssignals (f_REF) mit einer Phase eines Rückkopplungssignals (f_FB) zur Erzeugung eines Vergleichsergebnisses vergleicht; ein Integrierglied (20), welches einen ersten Strom zur Regelung der Schwingungsfrequenz eines Ausgangssignals (f_OUT) basierend auf dem Vergleichsergebnis erzeugt; einen Phasenregler (21), welcher eine Phase des Ausgangssignals (f_OUT) basierend auf dem Vergleichsergebnis derart regelt, dass eine Phasendifferenz zwischen der Phase des Eingangssignals (f_REF) und der Phase des Ausgangssignals (f_OUT) in einem phasenstarren Zustand verringert wird, um einen zweiten Strom zu erzeugen; einen Stromregelgungs-Oszillator (14), der das Ausgangssignal (f_OUT) erzeugt, wobei das Ausgangssignal (f_OUT) mit einer Frequenz schwingt, die einem dritten Strom ent spricht, wobei der erste Strom und der zweite Strom zusammenaddiert den dritten Strom ergeben; und einen Rückkopplungs-Frequenzteiler (16), der zur Erzeugung des Rückkopplungssignals (f_FB), welches dann an den Vergleicher (10) gesendet wird, eine Frequenzteilung des Ausgangssignals (f_OUT) durchführt, dadurch gekennzeichnet, dass: der Phasenregler (21) eine Differenz-Ladungspumpe (11B) mit einem ersten und einem zweiten Ausgabeabschnitt aufweist, wobei der erste und der zweite Ausgabeabschnitt Ströme entsprechend dem jeweiligen Vergleichsergebnis ausgibt, und durch einen Widerstand (R1) miteinander verbunden sind.
PLL-Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, dass der Phasenregler (21) einen Phasen-Offset verringert.
PLL-Schaltkreis nach Anspruch 1 oder 2, dadurch gekennzeichnet, das der Vergleicher (10) zum Erzeugen des Vergleichsergebnisses eine Frequenz des Eingangssignals (f_REF) mit einer Frequenz des Rückkopplungssignals (f_FB) vergleicht, zusätzlich zum Vergleich der Phase des Eingangssignals (f_REF) mit der Phase des Rückkopplungssignals (f_FB).
PLL-Schaltkreis nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das Integrierglied (20) eine erste Ladungspumpe, ein erstes Schleifenfilter und einen ersten Spannungs-Strom-Wandler aufweist, und dass die erste Ladungspumpe einen einzigen Ausgabeabschnitt aufweist, wobei der einzige Ausgabeabschnitt einen einzigen Strom ausgibt, der dem Vergleichsergebnis entspricht, und dass das erste Schleifenfilter einen ersten Kondensator aufweist, der mit den einzigen Ausgabeabschnitt verbunden ist, und dass der erste Spannungs-Strom-Wandler eine von dem ersten Schleifenfilter erzeugte Spannung in den ersten Strom umwandelt.
PLL-Schaltkreis nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das Integrierglied (20) eine spezifische erste Ladungspumpe, ein spezifisches erstes Schleifenfilter und einen spezifischen ersten Spannungs-Strom-Wandler aufweist, und dass die spezifische erste Ladungspumpe spezifische erste und zweite Ausgabeabschnitte aufweist, wobei diese spezifischen ersten und zweiten Ausgabeabschnitte spezifische Ströme ausgeben, die dem jeweiligen Vergleichsergebnis entsprechen, und dass das spezifische erste Schleifenfilter einen spezifischen ersten Kondensator, der mit dem spezifischen ersten Ausgabeabschnitt verbunden ist, sowie einen spezifischen zweiten Kondensator aufweist, der mit dem spezifischen zweiten Ausgabeabschnitt verbunden ist, und dass der spezifische erste Spannungs-Strom-Wandler eine von dem spezifischen ersten Schleifenfilter erzeugte spezifische Spannung in den ersten Strom umwandelt.
PLL-Schaltkreis nach Anspruch 5, dadurch gekennzeichnet, dass das Integrierglied (20) weiter einen spezifischen ersten gleichphasigen Spannungsregler (17A) aufweist, der ein spezifisches erstes Potential aufrechterhält, das in den spezifischen ersten Spannungs-Strom-Wandler innerhalb eines spezifischen ersten vorbestimmten Bereichs eingegeben wird.
PLL-Schaltkreis nach einem der Ansprüche 1 bis 6, welcher weiter Folgendes aufweist: einen Taktbaumsynthese-Pufferabschnitt (15), der das Ausgangssignal (f_OUT) vom Stromregelungsoszillator (14) zur Ausgabe an den Rückkopplungs-Frequenzteiler (16) eingibt.
PLL-Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, dass ein Wert des Widerstands (R1) 1 KΩ beträgt.
PLL-Schaltkreis nach Anspruch 1 oder 8, dadurch gekennzeichnet, dass der Phasenregler (21) einen Spannungs-Strom-Wandler (13B) aufweist, der eine Potentialdifferenz am Widerstand (R1) in den zweiten Strom umwandelt.
PLL-Schaltkreis nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass der Phasenregler (21) ein Schleifenfilter (12B) einschließt, das den Widerstand (R1) und einen ersten Kondensator (C1), der mit dem ersten Ausgabeabschnitt verbunden ist, sowie einen zweiten Kondensator (C2) aufweist, der mit dem zweiten Ausgabeabschnitt verbunden ist.
PLL-Schaltkreis nach Anspruch 10, dadurch gekennzeichnet, dass der erste und der zweite Kondensator (C1, C2) jeweils eine scharfe Spannungsabweichung schützen, die von einem Impulsgeräusch verursacht wird.
PLL-Schaltkreis nach Anspruch 9, dadurch gekennzeichnet, dass der Phasenregler (21) einen gleichphasigen Spannungsregler (17B) aufweist, der ein vom Spannungs-Strom-Wandler (13B) eingegebenes Potential innerhalb eines vorbestimmten Bereichs hält.
PLL-Schaltkreis nach Anspruch 9, dadurch gekennzeichnet, dass eine Spannung mit einem vorbestimmten Wert an einen Mittelpunkt des Widerstands (R1) geliefert wird, so dass ein in den Spannungs-Strom-Wandler (13B) eingegebenes Potential in einem vorbestimmten Bereich gehalten wird.
PLL-Schaltkreis nach einem der Ansprüche 1, 8, 9, 12 und 13, dadurch gekennzeichnet, dass der Phasenregler (21) ein spezifisches Schleifenfilter (12C), welches den Widerstand (R1) aufweist, sowie den mit dem ersten bzw. dem zweiten Ausgabeabschnitt verbundenen dritten Kondensator (C3) einschließt.
PLL-Schaltkreis nach einem der Ansprüche 1, 8, 9, 10, 11, 13 und 14, dadurch gekennzeichnet, dass eine Spannung mit einem vorbestimmten Wert an einen Mittelpunkt des Widerstands (R1) geliefert wird.
PLL-Schaltkreis nach einem der Ansprüche 1 und 8 bis 15, dadurch gekennzeichnet, dass die Differenz-Ladungspumpe (11B) einen ersten und einen zweiten Schaltkreis (111, 112) aufweist, und dass der erste Schaltkreis (111) eine erste Konstantstromquelle (Q1) und einen mit einem ersten N-Kanal-MOS-Transistor (Q3) in Reihe geschalteten ersten P-Kanal-MOS-Transistor (Q2) aufweist, wobei ein erster Verbindungspunkt zwischen dem ersten P-Kanal-MOS-Transistor (Q2) und dem ersten N-Kanal-MOS-Transistor (Q3) dem ersten Ausgabeabschnitt entspricht, und dass der zweite Schaltkreis (112) eine zweite Konstantstromquelle (Q5) und einen zweiten P-Kanal-MOS-Transistor (Q6) in Reihe geschaltet mit einem zweiten N-Kanal-MOS-Transistor (Q7) aufweist, wobei ein zweiter Verbindungspunkt zwischen dem zweiten P-Kanal-MOS-Transistor (Q6) und dem zweiten N-Kanal-MOS-Transistor (Q7) dem zweiten Ausgabeabschnitt entspricht.
PLL-Schaltkreis nach einem der Ansprüche 1, und 8 bis 16, dadurch gekennzeichnet, dass die Differenz-Ladungspumpe (11B) ohne Einsatz einer Schaltkreistechnik einer Kaskadenverbindung aufgebaut ist.
PLL-Schaltkreis nach einem der Ansprüche 1, und 8 bis 17, dadurch gekennzeichnet, dass die Differenz-Ladungspumpe (11B) einen Unempfindlichkeitsbereich aufweist, in dem eine Ladung nie aufgeladen oder entladen wird, es sein denn, es ist eine spezifische Phasendifferenz vorhanden, die größer als ein festgelegter Wert zwischen der Phase des Eingangssignals (f_REF) und der Phase des Rückkopplungssignals (f_FB) ist.