DE10048590B4 - Phasenregelkreis - Google Patents

Phasenregelkreis Download PDF

Info

Publication number
DE10048590B4
DE10048590B4 DE10048590A DE10048590A DE10048590B4 DE 10048590 B4 DE10048590 B4 DE 10048590B4 DE 10048590 A DE10048590 A DE 10048590A DE 10048590 A DE10048590 A DE 10048590A DE 10048590 B4 DE10048590 B4 DE 10048590B4
Authority
DE
Germany
Prior art keywords
phase
current
locked loop
oscillator
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10048590A
Other languages
English (en)
Other versions
DE10048590A1 (de
Inventor
Dirk Scheideler
Manfred Lindner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10048590A priority Critical patent/DE10048590B4/de
Priority to US09/968,731 priority patent/US7020229B2/en
Publication of DE10048590A1 publication Critical patent/DE10048590A1/de
Application granted granted Critical
Publication of DE10048590B4 publication Critical patent/DE10048590B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Analoger Phasenregelkreis
mit einem Phasendetektor (1),
der an seinem Ausgang pro Takt einen Stromimpuls (Ip) bereit stellt, dessen Impulsdauer (T1) ein Maß für eine Phasendifferenz zwischen Eingangssignal (fin) und Ausgangssignal (fout, fout') des Phasenregelkreises ist,
mit einem dem Phasendetektor (1) nachgeschalteten, vollständig differentiellen Schleifenfilter (2),
das eine Wandlereinrichtung (20), mindestens eine steuerbare Schaltvorrichtung (25, 26) und mindestens zwei über die Schaltvorrichtung abwechselnd zu- und wegschaltbare kapazitive Elemente (23, 24) zur Speicherung eines Stromimpulses (Ip) aufweist,
wobei Wandlereinrichtung (20), Schaltvorrichtung (25, 26) und kapazitive Elemente (23, 24) derart beschaltet sind, dass die Wandlereinrichtung (20) aus einem in mindestens eines der kapazitiven Elemente (23, 24) eingekoppelten Stromimpuls (Ip) einen Proportionalstrom (Iprop) bereitstellt, dessen Amplitude über die gesamte Länge einer Taktperiode konstant ist, und
mit einem dem Schleifenfilter (2) nachgeschalteten Oszillator (3), in den der Proportionalstrom (Iprop) einkoppelbar ist,
dadurch gekennzeichnet,
dass das Schleifenfilter...

Description

  • Die Erfindung betrifft einen Phasenregelkreis mit einem Phasendetektor, einem Schleifenfilter und einem Oszillator.
  • Phasenregelkreise (PLL; engl.: phase-locked loop) sind in der Elektronik weit verbreitet und werden zur Erzeugung und Synchronisierung von Taktsignalen verwendet, beispielsweise von Taktsignalen in mikroelektronischen Schaltungen einschließlich Mikroprozessoren. Phasenregelkreise sind dazu ausgelegt, einen Oszillator mit einem Eingangssignal phasen- und/oder frequenzrichtig zu synchronisieren.
  • Ein Phasenregelkreis besteht typischerweise aus einem in Reihe geschalteten Phasendetektor, Schleifenfilter und Oszillator sowie einem Rückkopplungszweig. Die grundsätzliche Anordnung und Funktionsweise eines Phasenregelkreises ist beispielsweise in Tietze, Schenk, Halbleiter-Schaltungstechnik, 11. erweiterte Auflage, Springer Verlag, 1999, insbesondere 24.20, beschrieben. Gattungsgemäße Phasenregelkreise sind darüber hinaus in den Druckschriften US 5,724,008 , US 5,373,255 , US 5,382,922 und EP 0 072 751 A1 beschrieben.
  • Wenn zwischen dem Eingangssignal und dem Ausgangssignal des Phasenregelkreises eine Phasen- und/oder Frequenzverschiebung auftritt, erzeugt der Phasendetektor ein Detektorsignal, mit welchem der nachgeschaltete Oszillator solange nachgeregelt wird, bis die Phase und Frequenz wieder synchronisiert sind. Im synchronisierten Zustand besteht Frequenzgleichheit und die Phasenverschiebung zwischen dem Eingangssignal und dem Oszillator-Ausgangssignal ist Null bzw. 90°. Man spricht hier von einem eingerasteten Phasenregelkreis. Phasenregelkreise können auch zur Frequenzteilung oder Frequenzvervielfachung eingesetzt werden, wenn im Rückkoppelungszweig ein entsprechender Vervielfacher bzw. Teiler vorgesehen ist.
  • Bei einer Phasendifferenz zwischen Eingangssignal und Ausgangssignal erzeugt der Phasendetektor Spannungsimpulse, deren Länge der Phasendifferenz entsprechen. Diese Spannungsimpulse steuern die typischerweise im Phasendetektor angeordnete Ladungspumpe an, die in Abhängigkeit von den an dem Phasendetektor anliegenden Signale bzw. dem Vorzeichen der Phasendifferenz einen impulsförmigen Proportionalstrom auf den Referenzstrom des (stromgesteuerten) Oszillators addiert oder von diesem subtrahiert. Der Oszillator, dem der Referenzstrom zur Arbeitspunkteinstellung zugeführt wird, erzeugt daraus das frequenzmodulierte PLL-Ausgangssignal.
  • Durch die Überlagerung des Referenzstroms des Oszillators mit dem impulsförmigen Proportionalstrom wird für eben die Impulsdauer die Ausgangsfrequenz des Oszillators verändert. Derartig abrupte Frequenzänderung sind jedoch für die Funktionsweise des Phasenregelkreises nicht erwünscht, da sie eine Quelle für sogenannte Jitters sind, die es bei Phasenregelkreisen zu vermeiden gilt.
  • Da die Ausgangsfrequenz des Oszillators möglichst konstant sein soll, muss die durch den Impuls des Proportionalstrom verursachte Frequenzänderung gering gehalten werden. Dies kann beispielsweise durch einen möglichst geringen Proportionalstrom erreicht werden. Allerdings kann der dem Referenzstrom des Oszillators hinzu addierte oder von diesem subtrahierte Proportionalstrom aus regelungstechnischen Gründen nicht beliebig klein gemacht werden. Um die sehr kleinen Proportionalströme zu realisieren, müssten die Kapazitäten des Schleifenfilters erheblich größer dimensioniert werden, wodurch die Gefahr eines instabilen Regelkreises, bei dem der Regelkreis zu schwingen anfängt, größer wird. Darüber hinaus wird durch die größeren Kapazitäten des Schleifenfilters auch eine größere Chipfläche des Phasenregelkreises in einer integrierten Schaltung benötigt.
  • Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, einen Phasenregelkreis anzugeben, der eine möglichst geringe Änderung der Oszillator-Ausgangsfrequenz aufweist.
  • Diese Aufgabe wird erfindungsgemäß durch einen Phasenregelkreis mit den Merkmalen des Patentanspruchs 1 gelöst.
  • Demgemäss ist ein Phasenregelkreis vorgesehen
    • – mit einem Phasendetektor, der an seinem Ausgang pro Takt einen Stromimpuls bereit stellt, dessen Impulsdauer ein Maß für eine Phasendifferenz zwischen Eingangssignal und Ausgangssignal des Phasenregelkreises ist,
    • – mit einem dem Phasendetektor nachgeschalteten Schleifenfilter, das eine Wandlereinrichtung, mindestens eine steuerbare Schaltvorrichtung und mindestens zwei schaltbare kapazitive Elemente zur Speicherung eines Stromimpulses aufweist, wobei Wandlereinrichtung, Schaltvorrichtung und kapazitive Elemente derart beschaltet sind, dass die Wandlereinrichtung aus einem in mindestens eines der kapazitive Elemente eingekoppelten Stromimpuls einen Proportionalstrom bereitstellt, dessen Amplitude über die gesamte Länge einer Taktperiode konstant ist, und
    • – mit einem dem Schleifenfilter nachgeschalteten Oszillator, in den der Proportionalstrom einkoppelbar ist, wobei das Schleifenfilter volldifferenziell derart ausgebildet ist, dass ein erstes Kondensatorpaar und ein zweiten Kondensatorpaar vorgesehen ist, denen eine einzige Wandlereinrichtung nachgeschaltet ist.
  • Das Schleifenfilter ist typischerweise, jedoch nicht notwendigerweise, als umschaltbares Tiefpassfilter ausgebildet, wobei jeweils pro Taktperiode des PLL-Eingangssignals ein jeweils anderes kapazitives Element auf den Eingang einer Wandlereinrichtung geschaltet wird. Mit Hilfe des erfindungsgemäßen Phasenregelkreises bzw. dessen Schleifenfilter wird mithin erreicht, dass der dem Referenzstrom überlagerte Proportionalstrom über die gesamte Dauer einer Taktperiode weitest gehend gleichmäßig verteilt wird. Das Integral des Proportionalstromes bezogen auf einen Takt entspricht allerdings nach wie vor dem Integral des Stromimpulses. Damit lassen sich vorteilhafterweise die Frequenzänderung über die gesamte Dauer einer Taktperiode verteilen, wodurch unerwünschte Jitters auf ein Mindestmaß reduziert werden können.
  • In einer vorteilhaften Ausgestaltung der Erfindung sind die kapazitiven Elemente als zwei aufschaltbare Kondensatoren ausgebildet. Über diese Kondensatoren, die abwechselnd mit einem Stromimpuls einer Ladungspumpe aufladbar sind, ist durch zeitliche Integration des Stromimpulses eine Proportionalspannung erzeugbar. Dabei werden die Kondensatoren derart abwechselnd angesteuert, dass pro Taktperiode jeweils ein kapazitives Element aufgeladen und das jeweils andere wieder entladen wird.
  • Das erfindungsgemäße Schleifenfilter ist vollständig differenziell ausgebildet. Das bedeutet, dass mindestens ein erstes Kondensatorpaar und mindestens ein zweites Kondensatorpaar vorgesehen sind, die zueinander komplementär angeordnet sind, d.h. mit Stromimpulsen unterschiedlicher Polarität angesteuert werden. Den differentiell angeordneten Kondensatorenpaaren ist jeweils eine einzige Wandlereinrichtung nachgeschaltet, die ausgehend von einem nicht differenziell aufgebauten Schleifenfilter nur geringfügig modifiziert werden müssen. Differenziell aufgebaute Schleifenfilter weisen gegenüber herkömmlichen Schleifenfilter den Vorteil auf, dass sie störunempfindlicher gegenüber Schwankungen der Versorgungsspannung bzw. gegenüber einem Signalrauschen sind.
  • In einer typischen Ausgestaltung der Erfindung ist der Oszillator als stromgesteuerter Oszillator, insbesondere als Ringoszillator, ausgebildet.
  • Zur Arbeitspunkteinstellung des Oszillators ist typischerweise ein Digital-Analog-Wandler vorgesehen, der dem Oszillator einen Referenzstrom zuführt. Denkbar wäre hier auch eine gesteuerte Stromquelle zur Stromversorgung des Oszillators. Der vom Schleifenfilter ausgangseitig erzeugte Proportionalstrom wird typischerweise dem Referenzstrom des Digital-Analog-Wandlers überlagert.
  • Darüber hinaus erzeugt das Schleifenfilter typischerweise auch einen Integralstrom, der ein Maß für die Frequenzabweichung zwischen dem PLL-Ausgangssignal und dem Eingangssignal des Phasenregelkreises ist. Dieser Integralstrom kann dem Referenzstrom ebenfalls überlagert werden. Der daraus resultierende Strom wird dann in den Oszillator eingekoppelt, der daraus das frequenzmoduliertes PLL-Ausgangssignal erzeugt.
  • Zur Steuerung des Umschaltvorganges der Umschalteinrichtungen ist vorteilhafterweise eine Steuereinrichtung vorgesehen. Die Steuereinrichtung kann beispielsweise als programmgesteuerte Einheit ausgebildet sein. Darüber hinaus kann in einer sehr vorteilhaften Ausgestaltung über die Steuereinrichtung auch eine veränderbare Steilheit bzw. Verstärkung des Operationsverstärkers eingestellt werden. Zu diesem Zweck können verschiedene Verstärkungen in der Steuereinrichtung programmiert sein.
  • Die Wandlereinrichtung des Phasenregelkreises ist typischerweise als Operationsverstärker, der als Spannungs-Strom-Umsetzer arbeitet, ausgebildet. Der Operationsverstärker ist den kapazitativen Elementen des Schleifenfilters nachgeschaltet und dient der zeitlichen Integration der von den kapazitativen Elementen bereit gestellten Proportionalspannung in einem Proportionalstrom. Denkbar wäre hier auch jede andere Wandlereinrichtung, die geeignet ist, eine Spannung in einem Strom zu wandeln.
  • Weitere vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind den weiteren Unteransprüchen sowie der Beschreibung unter Bezugnahme auf die Figuren der Zeichnung entnehmbar.
  • Die Erfindung wird nachfolgend anhand der in den Figuren der Zeichnung angegebenen Ausführungsbeispiele näher erläutert. Es zeigt dabei:
  • 1 ein allgemeines Blockschaltbild eines erfindungsgemäßen Phasenregelkreises;
  • 2 ein Schaltungsdetail des erfindungsgemäßen Phasenregelkreises entsprechend 1;
  • 3 einige Signal-Zeit-Diagramme des erfindungsgemäßen Phasenregelkreises.
  • In den Figuren der Zeichnung sind gleiche bzw. funktionsgleiche Elemente und Signale, sofern nichts anderes angegeben ist, mit gleichen Bezugszeichen versehen worden.
  • 1 zeigt ein allgemeines Blockschaltbild eines erfindungsgemäßen Phasenregelkreises. Der erfindungsgemäße Phasenregelkreis weist einen Phasendetektor 1, einen Schleifenfilter 2 und einen Oszillator 3, die in Reihe geschaltet sind, auf. Der Phasendetektor 1 weist zwei Eingänge 10, 11 auf, in die das Eingangssignal fin sowie ein vom PLL-Ausgangssignal fout abgeleitetes Signal fout' einkoppelbar ist. Der Phasendetektor 1 vergleicht die Frequenz des Eingangssignals fin mit der Frequenz des Ausgangssignals fout'. Der Phasendetektor 1 erzeugt ein dieser Phasendifferenz entsprechendes Stromsignal Ip, welches dem nachgeschalteten Schleifenfilter 2 zugeführt wird und welches je nach Phasenlage von Eingangssignal fin und Ausgangssignal fout' das Potential am Schleifenfilter 2 vergrößern oder verkleinern.
  • Das Schleifenfilter 2, welches typischerweise als passives Tiefpassfilter realisiert ist, weist einen Integralteil und einen Proportionalteil auf. Nachfolgend wird das Hauptaugenmerk auf den Proportionalteil gelegt, der für die Regelung der Phasenlage vorgesehen ist, während auf die Funktionsweise des Integralteils, der der Regelung der Frequenz dient, nur peripher eingegangen wird. Das Schleifenfilter 2 erzeugt einen Proportionalstrom Iprop, der ein Maß für die Phasendifferenz zwischen Eingangssignal fin und Ausgangssignal fout' ist.
  • Der Proportionalstrom Iprop wird mit einem Referenzstrom Ibias (Biasstrom) eines Digital-Analog-Wandlers 5 an einem Summenpunkt 6 überlagert. Der daraus resultierende Strom Ibias' wird in den nachgeschalteten Oszillator 3 eingekoppelt. Der Oszillator 3 erzeugt nach Maßgabe des Stromes Ibias' das frequenzmodulierte PLL-Ausgangssignal fout, welches am Ausgang 8 des Phasenregelkreises abgreifbar ist. Das PLL-Ausgangssignal fout wird über den Rückkoppelungszweig 40 und einer typischerweise darin enthaltenen Teilereinrichtung 4 in einen Eingang 11 des Phasendetektors rückgekoppelt, so dass dort ein heruntergeteiltes Oszillator-Ausgangssignal bzw. PLL-Ausgangssignal fout' abgreifbar ist.
  • 2 zeigt ein Schaltungsdetail des erfindungsgemäßen Phasenregelkreises entsprechend 1, in dem insbesondere das zwischen dem Oszillator 3 und dem Phasendetektor 1 angeordnete Schleifenfilter 2 detailliert dargestellt ist.
  • 2 zeigt lediglich einen Ausschnitt des Phasendetektors 1. Der Phasendetektor 1 weist hier eine Ladungspumpe 12 auf, die zwei zwischen einem ersten und einem zweiten Versorgungspotential Vdd, GND geschaltete Stromquellen 13, 14 enthält. Das erste Versorgungspotential Vdd ist hier ein positives Versorgungspotential ausgebildet, während das zweite Versorgungspotential GND das Potential der Bezugsmasse aufweist. Die Stromquellen erzeugen jeweils einen konstanten Strom Ip mit entgegengesetztem Vorzeichen.
  • Am Mittelabgriff 15 zwischen den beiden Stromquellen 13, 14, dass heißt am Ausgang 15 des Phasendetektors 1, ist der Proportionalstrom Ip abgreifbar, der dem nachgeschalteten Schleifenfilter 2 zuführbar ist. Zwischen dem Mittelabgriff 15 und der jeweiligen Stromquellen 13, 14 ist jeweils ein steuerbarer Schalter 16, 17 angeordnet. Die steuerbaren Schalter 16, 17 werden jeweils über ein analoges Ansteuersignal V1, V2, welches ebenfalls vom Phasendetektor 1 erzeugt wird, angesteuert. So wird beispielsweise bei einer positiven Phasendifferenz zwischen Eingangs- und Ausgangssignal fin, fout' ein Ansteuersignal V1 erzeugt, welches den ersten steuerbaren Schalter 16 schließt und somit das Schleifenfilter 2 mit einem positiven Stromimpuls Ip beaufschlagt. Umgekehrt wird das Schleifenfilter 2 mit einem negativen Stromimpuls Ip beaufschlagt, wenn ein Ansteuersignal V2 verursacht durch ein negatives Vorzeichen der Phasendifferenz den zweiten steuerbaren Schalter 17 schließt.
  • Das Schleifenfilter 2 weist einen als Spannungs-Strom-Konverter arbeitenden Operationsverstärker 20 auf. Der Operationsverstärker weist zwei Eingänge 21, 22 auf, wobei dessen erster Eingang 21 mit dem Ausgang 15 des Phasendetektors 1 verbunden ist. Der zweite Eingang 22 des Operationsverstärkers 20 ist mit einem Referenzpotential Vref verbunden. Ferner sind zwei Integrationskapazitäten 23, 24 für das Tiefpassfilter vorgesehen, die einerseits mit dem Potential der Bezugsmasse GND verbunden sind und die andererseits jeweils über eine Umschaltvorrichtung 25, 26 zwischen die beiden Eingänge 21, 22 des Operationsverstärkers 20 schaltbar ist. Die Umschaltvorrichtungen 25, 26 können ebenfalls durch MOSFETs realisiert sein. Der Operationsverstärker 20 erzeugt an seinem Ausgang den Proportionalstrom Iprop, der am Summenpunkt 6 mit dem Referenzstrom Ibias sowie einem typischerweise ebenfalls vom Schleifenfilter erzeugten Integralstrom Iint überlagert wird. Der daraus resultierende Strom Ibias' steuert den Oszillator 3 derart an, dass an dessen Ausgang ein frequenzmoduliertes PLL-Ausgangssignal abgreifbar ist.
  • In einer vorteilhaften Ausgestaltung ist eine Steuereinrichtung 7 vorgesehen, die z.B. als programmgesteuerte Einheit, beispielsweise als Mikroprozessor, als Mikrokontroller oder dergleichen, ausgebildet sein kann und die die Umschalteinrichtungen 25, 26 über ein erstes Ansteuersignal V4 derart ansteuert, dass jeweils eine Integrationskapazität 23 mit dem ersten Eingang 21 und die jeweils andere Integrationskapazität 24 mit dem zweiten Eingang 22 des Operationsverstärker 20 verbunden ist.
  • Darüber hinaus kann in einer weiteren vorteilhaften Ausgestaltung die Steuereinrichtung 7 den Operationsverstärker 20 mit einem zweiten Ansteuersignal V3 ansteuern, über das beispielsweise die Verstärkung des als Operationsverstärkers ausgebildeten Spannungs-Strom-Konverters 20 geeignet eingestellt werden kann. Denkbar wären hier je nach Anwendung verschiedenen Verstärkungen bzw. Steilheiten des Operationsverstärkers 20, die in der Steuereinrichtung 7 programmiert sind.
  • Nachfolgend wird die Funktionsweise des erfindungsgemäßen Phasenregelkreises entsprechend den 1 und 2 näher erläutert:
    Der von der Ladungspumpe 12 erzeugte Stromimpuls Ip lädt jeweils diejenige Integrationskapazität 23, die mit dem ersten Eingang 21 des Operationsverstärkers 20 verbunden ist, für die Dauer T1 des Stromimpulses Ip auf. Dies hat einen Anstieg der über dieser Integrationskapazität 23 abfallenden Spannung Vprop zur Folge. Diese sogenannte Proportionalspannung Vprop, die ein Maß für den Stromimpuls Ip und somit für die Phasendifferenz ist, wird während der gesamten Taktperiode gespeichert. Es ergibt sich somit die folgende Gleichung:
    Figure 00100001
  • Hier ist mit Tp die Periodendauer eines Taktes, mit t die Zeit und mit Cx die Kapazität der jeweils gerade beschalteten Integrationskapazität 23, 24 bezeichnet.
  • Der als Spannungs-Strom-Wandler arbeitende Operationsverstärker 20 transformiert die in den ersten Eingang 21 eingekoppelte Proportionalspannung Vprop in den Proportionalstrom Iprop wie folgt: ΔIprop = GMΔU = GM(Vprop – Vref) (2)
  • Hier ist mit GM die Verstärkung bzw. die Steilheit des Operationsverstärkers bezeichnet.
  • Der Proportionalstrom Iprop wird je nach Vorzeichen zu dem Referenzstrom Ibias hinzu addiert oder von diesem subtrahiert. Bei der nächsten Taktperiode Tp wird die erste Integrationskapazität 23, die während der letzten Taktperiode Tp aufgeladenen wurde, über die Umschalteinrichtungen 25 auf den zweiten Eingang 22 des Operationsverstärkers 20 geschaltet. Gleichzeitig wird die zweite Integrationskapazität 24 auf den ersten Eingang 21 geschaltet. Dabei wird diese zweite Integrationskapazität 24 aufgeladen, während die erste Integrationskapazität 23 über das Bezugspotential GND entladen wird.
  • Auf diese Weise kann gewährleistet werden, dass die verhältnismäßig hohen, jedoch kurzen Stromimpulse Ip der Dauer T1, die durch die Ladungspumpe 12 erzeugt werden, mittels der zu- und abschaltbaren Integrationskapazitäten 23, 24 auf die gesamte Taktperiode Tp verteilt werden. Der besondere Vorteil besteht darin, dass dadurch die Amplitude des ausgangsseitig vom Schleifenfilter 2 erzeugten Proportionalstrom Iprop signifikant reduziert werden kann. Auf diese Weise wird gleichermaßen die Frequenzänderung am Ausgang des Phasenregelkreises signifikant reduziert. Zwar wird durch den erfindungsgemäßen Phasenregelkreis die Frequenzänderung am Ausgang der PLL nicht vollständig eliminiert, jedoch bleibt die Fre quenzänderung über die gesamte Taktperiode Tp konstant, während sie bei einem Phasenregelkreis der eingangs genannten Art für die Dauer eines Stromimpulses sehr groß ist und anschließend nahezu Null ist, was letztendlich zu sehr hohen Jitters führt.
  • Dadurch, dass typischerweise die Dauer T1 eines Stromimpulses Ip verursacht durch eine Phasendifferenz deutlich geringer ist, als die Periodendauer Tp eines Taktes, wird der durch das Schleifenfilter 2 erzeugte Proportionalstrom Iprop minimal, ohne das hierfür große zusätzliche schaltungstechnische Maßnahmen getroffen werden, die einen Einfluss auf den Regelmechanismus bzw. einen Einfluss auf die Chipfläche des Phasenregelkreises haben.
  • Die oben beschriebene Funktionsweise des erfindungsgemäßen Phasenregelkreises wird auch anhand der in 3 dargestellten Signal-Zeit-Diagramme deutlich. Die Ansteuersignale V1, V2 in 3 sind ein Maß für den Strom Ip.
  • Durch den erfindungsgemäßen Phasenregelkreis, insbesondere dessen Schleifenfilter wird mithin erreicht, dass die Amplitude des Stromimpulses der von der Ladungspumpe erzeugt wird, sehr viel größer ist, als die Amplitude des durch das Schleifenfilter erzeugte Proportionalstroms. Das zeitliche Integral über diese Ströme bezogen auf dieselbe Taktperiode ist hingegen gleich.
  • Die Erfindung sei nicht ausschließlich auf die Ausführungsbeispiele der 1 und 2 beschränkt. Vielmehr kann der in 2 dargestellte Operationsverstärker 20 durch jeden anderen Spannungs-Strom-Wandler ersetzt werden. Ferner könnten die Integrationskapazitäten 23, 24 in Zahl und Art auf vielfache Art und Weise variiert werden. Beispielsweise könnten diese Kapazitäten auch durch eine Kapazitätsdiode oder einen Kapazitätstransistor realisiert werden. Ferner könnten auch mehr als zwei Integrationskapazitäten 23, 24 vorgesehen sein.
  • Zusammenfassend kann festgestellt werden, dass durch den wie beschrieben aufgebauten Phasenregelkreis durch einfache Adaption der schaltungstechnischen Beschaltung der Integrationskapazitäten auf einfache, jedoch nichts desto trotz sehr effektive Weise eine Regelcharakteristik für einen Phasenregelkreis bereit gestellt werden kann, der unerwünschte Jitter weitestgehend verringert.
  • Die vorliegende Erfindung wurde anhand der vorstehenden Beschreibung so dargelegt, um das Prinzip der Erfindung und dessen praktischen Anwendung bestmöglichst zu erklären. Selbstverständlich lässt sich die vorliegende Erfindung im Rahmen des fachmännischen Handelns und Wissens in geeigneter Weise in mannigfaltigen Ausführungsformen und Abwandlungen realisieren.
  • 1
    Phasendetektor
    2
    Schleifenfilter
    3
    Oszillator
    4
    Teiler
    5
    Digital-Analog-Wandler
    6
    Summenpunkt
    7
    Steuereinrichtung
    8
    Ausgang des Phasenregelkreises/Oszillators
    10, 11
    Eingänge des Phasendetektors
    12
    Ladungspumpe
    13, 14
    Stromquellen
    15
    Mittelabgriff, Ausgang des Phasendetektors
    16, 17
    steuerbare Schalter
    20
    Operationsverstärker
    21, 22
    Eingänge des Operationsverstärkers
    23, 24
    Integrationskapazitäten, kapazitive Elemente
    25, 26
    Umschalteinrichtungen
    40
    Rückkopplungszweig
    fin
    Eingangssignal des Phasenregelkreises
    fout
    Ausgangssignal des Regelkreises
    fout'
    heruntergeteiltes Ausgangssignal
    GND
    zweites Versorgungspotential, Bezugspotential
    Ip
    Stromimpuls
    Iprop
    Proportionalstrom
    Ibias
    Referenzstrom
    Ibias'
    Ansteuerstrom
    Iint
    Integrationsstrom
    T1
    Impulsdauer
    Tp
    Zeitdauer eines Taktes
    V1,V2
    analoge Ansteuersignale
    V3,V4
    Ansteuersignale für die Umschaltvorrichtungen
    Vdd
    erstes (positives) Versorgungspotential
    Vref
    Bezugsspannung/-potential

Claims (9)

  1. Analoger Phasenregelkreis mit einem Phasendetektor (1), der an seinem Ausgang pro Takt einen Stromimpuls (Ip) bereit stellt, dessen Impulsdauer (T1) ein Maß für eine Phasendifferenz zwischen Eingangssignal (fin) und Ausgangssignal (fout, fout') des Phasenregelkreises ist, mit einem dem Phasendetektor (1) nachgeschalteten, vollständig differentiellen Schleifenfilter (2), das eine Wandlereinrichtung (20), mindestens eine steuerbare Schaltvorrichtung (25, 26) und mindestens zwei über die Schaltvorrichtung abwechselnd zu- und wegschaltbare kapazitive Elemente (23, 24) zur Speicherung eines Stromimpulses (Ip) aufweist, wobei Wandlereinrichtung (20), Schaltvorrichtung (25, 26) und kapazitive Elemente (23, 24) derart beschaltet sind, dass die Wandlereinrichtung (20) aus einem in mindestens eines der kapazitiven Elemente (23, 24) eingekoppelten Stromimpuls (Ip) einen Proportionalstrom (Iprop) bereitstellt, dessen Amplitude über die gesamte Länge einer Taktperiode konstant ist, und mit einem dem Schleifenfilter (2) nachgeschalteten Oszillator (3), in den der Proportionalstrom (Iprop) einkoppelbar ist, dadurch gekennzeichnet, dass das Schleifenfilter (2) voll differenziell derart ausgebildet ist, dass ein erstes Kondensatorpaar und ein zweites Kondensatorpaar vorgesehen ist, denen eine einzige Wandlereinrichtung (20) nachgeschaltet ist.
  2. Phasenregelkreis nach Anspruch 1, dadurch gekennzeichnet, dass die kapazitiven Elemente (23, 24) mindest zwei abwechselnd aufschaltbare Kondensatorpaare (23, 24) aufweisen, wobei pro Taktperiode jeweils ein Kondensatorpaar (23, 24) über die Schaltvorrichtung (25, 26) mit dem Stromimpuls (Ip) beaufschlagbar ist und das andere Kondensatorpaar (23, 24) wieder entladen wird.
  3. Phasenregelkreis nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Oszillator (3) als Strom gesteuerter Oszillator, insbesondere als Ringoszillator, ausgebildet ist.
  4. Phasenregelkreis nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Proportionalstrom (Iprop) einem Referenzstrom (Ibias) überlagert wird, wobei der daraus resultierende Strom (Ibias') dem Oszillator (3) zuführbar ist, der in Abhängigkeit davon das Ausgangssignal (fout) erzeugt.
  5. Phasenregelkreis nach Anspruch 4, dadurch gekennzeichnet, dass ein Digital-Analog-Wandler (5) zur Arbeitspunkteinstellung des Oszillators (3) vorgesehen ist, der den Referenzstrom (Ibias) erzeugt.
  6. Phasenregelkreis nach einem der Ansprüche 4 oder 5, dadurch gekennzeichnet, dass das Schleifenfilter (2) einen Integralstrom (Iint) erzeugt, der ein Maß für die Frequenzdifferenz von Eingangssignal (fin) und Ausgangssignal (fout') ist und der dem Referenzstrom (Ibias) überlagert wird.
  7. Phasenregelkreis nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass eine Steuereinrichtung (7) zur Steuerung der Wandlereinrichtung (20) und/oder der Schaltvorrichtung (25, 26) vorge sehen ist.
  8. Phasenregelkreis nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Verstärkung (GM) der Wandlereinrichtung (20) über die Steuereinrichtung (7) einstellbar ist.
  9. Phasenregelkreis nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass als Wandlereinrichtung (20) ein Operationsverstärker (20), insbesondere ein als Spannungs-Strom-Wandler arbeitender Operationsverstärker (20), vorgesehen ist, der die über den kapazitiven Speicherelementen (23, 24) gespeicherte Spannung (Vprop) in den Proportionalstrom (Iprop) wandelt.
DE10048590A 2000-09-30 2000-09-30 Phasenregelkreis Expired - Fee Related DE10048590B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10048590A DE10048590B4 (de) 2000-09-30 2000-09-30 Phasenregelkreis
US09/968,731 US7020229B2 (en) 2000-09-30 2001-10-01 Phase-locked loop

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10048590A DE10048590B4 (de) 2000-09-30 2000-09-30 Phasenregelkreis

Publications (2)

Publication Number Publication Date
DE10048590A1 DE10048590A1 (de) 2002-04-25
DE10048590B4 true DE10048590B4 (de) 2008-02-28

Family

ID=7658291

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10048590A Expired - Fee Related DE10048590B4 (de) 2000-09-30 2000-09-30 Phasenregelkreis

Country Status (2)

Country Link
US (1) US7020229B2 (de)
DE (1) DE10048590B4 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6690240B2 (en) * 2002-01-10 2004-02-10 Cirrus Logic, Inc. Low-jitter loop filter for a phase-locked loop system
GB2387516B (en) * 2002-04-11 2005-03-09 Cambridge Broadband Ltd Communication system
US7100065B2 (en) * 2003-05-09 2006-08-29 Hewlett-Packard Development Company, L.P. Controller arrangement for synchronizer data transfer between a core clock domain and bus clock domain each having its own individual synchronizing controller
US7219251B2 (en) 2003-05-09 2007-05-15 Hewlett-Packard Development Company, L.P. Programmable clock synchronizer
US7194650B2 (en) 2003-05-09 2007-03-20 Hewlett-Packard Development Company, L.P. System and method for synchronizing multiple synchronizer controllers
US6864722B2 (en) 2003-05-09 2005-03-08 Hewlett-Packard Development Company, L.P. Phase detector for a programmable clock synchronizer
DE10354224B4 (de) * 2003-11-20 2006-04-27 Infineon Technologies Ag Schaltungsanordnung zur digitalen Phasendifferenzmessung
US7382847B2 (en) * 2004-07-23 2008-06-03 Hewlett-Packard Development Company, L.P. Programmable sync pulse generator
US7340631B2 (en) * 2004-07-23 2008-03-04 Hewlett-Packard Development Company, L.P. Drift-tolerant sync pulse circuit in a sync pulse generator
US7119582B2 (en) * 2004-07-23 2006-10-10 Hewlett-Packard Development Company, Lp. Phase detection in a sync pulse generator
US7436917B2 (en) * 2004-07-29 2008-10-14 Hewlett-Packard Development Company, L.P. Controller for clock synchronizer
US20060023819A1 (en) * 2004-07-29 2006-02-02 Adkisson Richard W Clock synchronizer
FR2882871A1 (fr) * 2005-03-01 2006-09-08 Atmel Corp Oscillateur commande en tension a multiphase realignee et boucle a phase asservie associee
US7339439B2 (en) * 2005-07-18 2008-03-04 Atmel Corporation Voltage-controlled oscillator with multi-phase realignment of asymmetric stages
US10333529B1 (en) * 2018-08-24 2019-06-25 Semiconductor Components Industries, Llc Method of forming a conversion circuit and structure therefor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0072751A2 (de) * 1981-08-12 1983-02-23 Nippon Telegraph And Telephone Corporation Phasenregelkreisschaltung
US5373255A (en) * 1993-07-28 1994-12-13 Motorola, Inc. Low-power, jitter-compensated phase locked loop and method therefor
US5382922A (en) * 1993-12-23 1995-01-17 International Business Machines Corporation Calibration systems and methods for setting PLL gain characteristics and center frequency
US5724008A (en) * 1996-05-02 1998-03-03 International Business Machines Corporation Phase-locked loop with charge distribution

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3870971A (en) * 1973-03-17 1975-03-11 Victor Company Of Japan Circuit arrangement of voltage controlled oscillator
US4694261A (en) * 1986-10-29 1987-09-15 International Business Machines Corporation Integrated high gain voltage controlled oscillator
JP2855628B2 (ja) * 1988-05-11 1999-02-10 セイコーエプソン株式会社 位相同期回路
US4987387A (en) * 1989-09-08 1991-01-22 Delco Electronics Corporation Phase locked loop circuit with digital control
US5144156A (en) * 1990-06-15 1992-09-01 Seiko Epson Corporation Phase synchronizing circuit with feedback to control charge pump
US5598405A (en) * 1994-01-25 1997-01-28 Alps Electric Co., Ltd. Time division multiple access time division duplex type transmitter-receiver
EP0923809A1 (de) * 1996-06-27 1999-06-23 Koninklijke Philips Electronics N.V. Satellitensignal empfänger
US6028488A (en) * 1996-11-08 2000-02-22 Texas Instruments Incorporated Digitally-controlled oscillator with switched-capacitor frequency selection
DE19708059A1 (de) * 1997-02-28 1998-09-03 Philips Patentverwaltung Ton-FM-Demodulator für Ton-TV-Signale und Verfahren zur Tonträgererkennung
US6028905A (en) * 1997-08-28 2000-02-22 Ericsson Inc. Charge pump steering systems and methods for loop filters of phase locked loops
US6211743B1 (en) * 1999-05-19 2001-04-03 Conexant Systems, Inc. Phase-locked loop having temperature-compensated bandwidth control

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0072751A2 (de) * 1981-08-12 1983-02-23 Nippon Telegraph And Telephone Corporation Phasenregelkreisschaltung
US5373255A (en) * 1993-07-28 1994-12-13 Motorola, Inc. Low-power, jitter-compensated phase locked loop and method therefor
US5382922A (en) * 1993-12-23 1995-01-17 International Business Machines Corporation Calibration systems and methods for setting PLL gain characteristics and center frequency
US5724008A (en) * 1996-05-02 1998-03-03 International Business Machines Corporation Phase-locked loop with charge distribution

Also Published As

Publication number Publication date
US20020051509A1 (en) 2002-05-02
DE10048590A1 (de) 2002-04-25
US7020229B2 (en) 2006-03-28

Similar Documents

Publication Publication Date Title
DE3723778C2 (de)
DE10048590B4 (de) Phasenregelkreis
DE60024393T2 (de) PLL-Schaltung mit reduziertem Phasenoffset ohne Erhöhung der Betriebsspannung
DE60008203T2 (de) Phasenregelschleife mit digital gesteuertem frequenzvervielfachendem Oszillator
DE60314415T2 (de) Phasenregelschleife mit einer Ladungspumpe und Störunterdrückungsverbesserung der Stromversorgung
DE60307560T2 (de) Rauscharmes, umschaltbares Tiefpassfilter mit weicher Umschaltcharakteristik
DE69202734T2 (de) Spannungsgesteuerter Oszillator.
DE112006000506T5 (de) Mehrphasig nachjustierter spannungsgesteuerter Oszillator und Phasenregelkreis mit demselben
DE112009000512T5 (de) Phasenregelkreis
DE3725339A1 (de) Automatische justierschaltung zum justieren der zeitkonstanten einer filterschaltung
EP0410029A1 (de) Schaltungsanordnung zur Nachlaufsynchronisation
DE19949782C1 (de) PLL-Schaltung
DE602006000532T2 (de) Pulsgenerator
DE2943510C2 (de) Phasengeregelter Hochfrequenzoszillator
DE60314384T2 (de) Filter für eine Phasenregelschleife
DE102005006345A1 (de) PLL-Synthesizer mit verbesserter VCO Vorabstimmung
DE60114733T2 (de) Phasenregelschleife mit verringerter Verriegelungszeit
DE19810822C2 (de) Phasenregelvorrichtung
DE3113800A1 (de) Frequenzmodulator
DE2310314A1 (de) Schaltungsanordnung zum steuern eines frequenznormalgebers
DE10032248B4 (de) Steuerbare Stromquelle
DE102006018236A1 (de) Steuerbare Stromquelle für einen Phasenregelkreis
DE10351101B3 (de) Kompakte PLL-Schaltung
EP1075086B1 (de) Steuerbare Stromquellenschaltung und hiermit ausgestatteter Phasenregelkreis
DE3120930C2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee