DE4405482A1 - Halbleiterbauelement - Google Patents

Description

Die vorliegende Erfindung bezieht sich allgemein auf ein Halb­ leiterbauelement mit einer großen Leistungstreiberschaltung für eine Last, wie z. B. einen reversiblen Motor und bezieht sich insbesondere auf ein Halbleiterbauelement, in dem eine Leistungstreiberschaltung ausgebildet ist unter Verwendung einer Halbbrücke, die aus einer Vielzahl von seriell verbundenen Lei­ stungstransistoren aufgebaut ist.

Wenn ein reversibler Motor in die normale Richtung oder in die Rückwärtsrichtung gedreht wird, wird gewöhnlicherweise eine Leistungstreiberschaltung für den Motor verwendet, die aus einer Kombination einer Halbbrücke besteht, wobei die Halbbrücke eine Vielzahl von in Kaskade verbundenen Leistungstransistoren be­ sitzt.

Die Leistungstreiberschaltung, in der zwei Halbbrücken-Leistungstransistorschaltungen kombiniert sind, um eine H-geformte Brückenanordnung zu bilden, kann eine Drehsteue­ rung des reversiblen Motors in der Vorwärts- und Rückwärtsrich­ tung nur dadurch erreichen, daß sie die Signale verändert, welche an die Anschlüsse der Leistungstransistoren angelegt werden, so daß ein sogenanntes kontaktloses Schalten der Dreh­ richtung des Motors erreicht werden kann. Daher kann die Lebens­ dauer der Transistoren und des damit verbundenen Motors verlän­ gert werden und die Zuverlässigkeit einer Leistungstreiberschal­ tung verbessert werden.

Zusätzlich kann die Leistungstreiberschaltung auf einem einzigen Halbleitersubstrat integriert werden, so daß die Größe der Leistungstreiberschaltung vermindert werden kann und ihre Her­ stellungskosten verringert werden können, so daß die oben be­ schriebene Leistungstreiberschaltung weite Verbreitung finden kann, um eine Last wie z. B. den Motor zu steuern.

Solche, oben beschriebene Halbleiterbauelemente sind empfindlich gegen hohe Spannungsstöße in Abhängigkeit ihrer Umgebungszustän­ de. Ein solcher Spannungsstoß tritt gewöhnlicherweise dann auf, wenn ein Anschluß, welcher verwendet wird, um eine Batteriezelle eines Fahrzeugs aufzuladen irrtümlicherweise von einem Batte­ rieanschluß isoliert wird oder wenn eine Entladung zwischen Wolken zum Boden auftritt. Ein oben beschriebener Spannungsstoß besteht oft aus einer hohen Spannung von mehreren zehn Volt bis zu hundert Volt und seine Stoßenergie ist sehr groß.

Wenn ein Strom von einem Stromversorgungsanschluß der Leistungstreiberschaltung veranlaßt wird, durch einen ersten Leistungstransistor der eine Halbbrücke, den Motor, einen vier­ ten Leistungstransistor der anderen Halbbrücke zum Masseanschluß zu fließen und wenn der Spannungsstoß an den Stromversorgungsan­ schluß angelegt wird, bewirkt dies einen Stromstoß, der von dem Stromversorgungsanschluß zum Masseanschluß über den ersten und seriell verbundenen dritten Leistungstransistor der einen Halb­ brücke über einen zweiten Leistungstransistor der anderen Halb­ brücke und den seriell verbundenen vierten Leistungstransistor der anderen Halbbrücke fließt aber nicht durch den Motor fließt, wenn eine Durchbruchspannung zwischen einem Drain- und Sourcean­ schluß jedes Leistungstransistors so eingestellt ist, daß sie niedriger als der Spannungsstoß ist.

Folglich würden zerstörende Zusammenbrüche des ersten, zweiten, dritten und vierten Leistungstransistors und der zugehörigen Dioden auftreten. Um solche oben beschriebenen Halbleiterbauele­ menten zu verhindern, ist es notwendig, eine Drain-Source-Durchbruchspannung jedes Leistungstransistors der beiden Halbbrücken größer als den Spannungsstoß zu machen.

Wenn andererseits die Durchbruchspannung für alle MOS-Bauelemente, die für die Leistungstransistoren verwendet werden, größer gemacht wird, um dem Eingangsspannungsstoß stand­ zuhalten, werden ihre Widerstände dementsprechend erhöht. Insbe­ sondere ist im Falle, wo MOSFET-Bauelemente in einer solchen H-geformten Brückentreiberschaltung verwendet werden, ein erheb­ lich erhöhter Leistungsverlust der gesamten H-geformten Brücken­ schaltung feststellbar.

Der vorliegenden Erfindung liegt daher überwiegend die Aufgabe zugrunde, ein Halbleiterbauelement bereitzustellen, bei dem die Leistungstreiberschaltung eine Halbbrücke verwendet, die aus einer Vielzahl von seriell verbundenen Leistungstransistoren besteht, die in der Lage ist, die Leistungstransistoren vor ihren zerstörenden Zusammenbrüchen zu bewahren und die eine re­ lativ niedrige Durchbruchspannung pro Leistungstransistor, der als eine Halbbrücke verwendet wird, erzielt werden kann, wodurch eine Verringerung des Leistungsverlusts entsteht.

Diese Aufgabe wird von dem Halbleiterbauelement mit den Merkma­ len des Patentanspruchs 1 gelöst.

Bevorzugte Ausführungsformen der Erfindung sind Gegenstand mehrerer Unteransprüche.

Die vorliegende Erfindung wird noch deutlicher von der nun folgenden Beschreibung der bevorzugten Ausführungsbeispiele anhand der begleitenden Zeichnungen.

Fig. 1 zeigt ein Blockdiagramm einer Schaltung, die das allgemeine Prinzip aller bevorzugten Ausführungsbeispiele gemäß der vorliegenden Erfindung zeigt.

Fig. 2 zeigt eine Schaltung eines Halbleiterbauelements eines ersten bevorzugten Ausführungsbeispiels der vorliegenden Erfindung.

Fig. 3 zeigt eine geschnittene Ansicht eines Halbleiterchips, in dem die Schaltung des in Fig. 2 gezeigten ersten Ausführungs­ beispiels ausgebildet ist.

Fig. 4 zeigt eine Schaltung eines Halbleiterbauelements gemäß einem zweiten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung.

Fig. 5 zeigt eine Schaltung eines Halbleiterbauelements gemäß einem dritten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung.

Fig. 6 zeigt eine Schaltung, die eine Modifikation einer Halbbrücke einer Leistungstreiberschaltung.

Fig. 7 ist eine schematische Ansicht von oben des Halbleiter­ bauelements gemäß einem vierten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung

Fig. 8 zeigt eine Ansicht im Querschnitt eines Halbleiter­ chips für den Fall des in Fig. 7 gezeigten bevorzugten Aus­ führungsbeispiels.

Fig. 9 zeigt eine schematische Ansicht von oben auf den Halb­ leiterchip für den Fall des in den Fig. 7 und 8 gezeigten bevor­ zugten vierten Ausführungsbeispiels.

Fig. 10 zeigt eine Querschnittsansicht eines Halbleiterchips eines Halbleiterbauelements gemäß einem fünften bevorzugten Aus­ führungsbeispiel der vorliegenden Erfindung.

Fig. 11 zeigt eine Querschnittsansicht eines Halbleiterchips des Halbleiterbauelements gemäß einem sechsten bevorzugten Aus­ führungsbeispiel der vorliegenden Erfindung.

Fig. 12 ist eine Ansicht von oben auf den Halbleiterchip, die eine Modifikation der Anordnung des Halbleiterbauelements des in den Fig. 7 und 8 gezeigten vierten bevorzugten Ausführungsbei­ spiels zeigt.

Fig. 13 zeigt eine schematische Ansicht von oben auf den Halbleiterchip, die eine andere Modifikation der Anordnung des Halbleiterbauelements gemäß dem in den Fig. 7 und 8 gezeigten vierten Ausführungsbeispiel illustriert.

Fig. 1 zeigt das allgemeine Prinzip eines Halbleiterbauelements gemäß der vorliegenden Erfindung für die Verwendung mit einer Motordrehsteuerung.

Die Steuerschaltung umfaßt einen ersten und zweiten MOS-Leistungstransistor Tr1 und Tr3, die seriell miteinander verbunden sind, um so die erste Halbbrücke zu bilden und einen zweiten und vierten MOS-Leistungstransistor Tr2 und Tr4, die miteinander verbunden sind, um so eine zweite Halbbrücke zu bil­ den. Die erste Halbbrücke und zweite Halbbrücke bilden eine H-geformte Brücke mit einem reversiblen Motor M. Ein Verbin­ dungspunkt zwischen dem ersten MOS-Leistungstransistor Tr1 und dem dritten MOS-Transistor Tr3 ist mit einem Anschluß des rever­ siblen Motors M verbunden und ein anderer Verbindungspunkt zwi­ schen dem zweiten MOS-Leitungstransistor Tr2 und dem vierten MOS-Leistungstransistor Tr4 ist mit dem anderen Anschluß des re­ versiblen Motors M verbunden. Es soll hervorgehoben werden, daß, wie in Fig. 1 gezeigt, die Dioden (Freilaufdioden) D1 bis D4 seriell zwischen der Drain- und Source-Elektrode des entspre­ chenden MOS-Leistungstransistors Tr1 bis Tr4 verbunden sind.

Wenn Treibersignale an die entsprechenden Anschlüsse des ersten und vierten MOS-Transistors Tr1 und Tr4 angelegt werden, um den ersten und vierten MOS-Leistungstransistor durchzuschalten und Rückwärtssteuersignale an entsprechende Anschlüsse des zweiten und dritten MOS-Transistors Tr2 und Tr3 angelegt werden, um diese in den nicht leitenden Zustand zu bringen, fließt ein Strom von einer Stromversorgung V_DD über den Motor M, sowie den ersten und vierten MOS-Leistungstransistor zum Masseanschluß, so daß der Motor in der normalen Richtung gedreht wird. Anderer­ seits, wenn die Steuersignale an die Anschlüsse des zweiten und dritten MOS-Leistungstransistors Tr2 und Tr3 angelegt werden, um sie in den leitenden Zustand zu versetzen und Rückwärts-Steuersignale an die Anschlüsse des ersten und vierten MOS-Leistungstransistor Tr1 und Tr4 angelegt werden, um sie in den nicht leitenden Zustand zu bringen, fließt der Strom von der Stromversorgung V_DD über den Motor, sowie über den zweiten und dritten MOS-Transistor Tr2 und Tr3, so daß der Motor M rückwärts gedreht wird.

Wie in Fig. 1 gezeigt, ist der Sourceanschluß des ersten MOS-Leistungstransistors Tr1 mit dem Drainanschluß des dritten MOS-Leistungstransistors Tr3 verbunden, um die erste Halbbrücke zu bilden und der Sourceanschluß des zweiten MOS-Leistungstransistors Tr2 und der Drainanschluß des vierten MOS-Leistungstransistors Tr4 sind miteinander verbunden, um die zweite Halbbrücke auszubilden.

Die erste Halbbrücke ist mit dem Motor M verbunden, mit dem die zweite Halbbrücke verbunden ist, so daß eine Brücken-Leistungs­ treiberschaltung in Form eines H gebildet wird.

In den Ausführungsbeispielen des Halbleiterbauelements ist ein Spannungsstoß-Eingangserfassungblock, der mit dem Bezugszeichen 1 gekennzeichnet ist, mit einer Spannungsversorgungsleitung der Spannungsversorgung V_DD, dem Massepotential und mit allen Gateanschlüssen des ersten, zweiten, dritten und vierten MOS-Leistungstransistors Tr1 bis Tr4 verbunden.

Wie in Fig. 1 gezeigt, sind die Dioden (Freilaufdioden) D1 bis D4 zwischen den Drainanschlüssen und Sourceanschlüssen der entsprechenden MOS-Leistungstransistoren Tr1 bis Tr4 verbunden.

In Fig. 1 sind beide Sourceanschlüsse des dritten und vierten MOS-Leistungstransistors geerdet.

Es soll auch betont werden, daß eine Steuerschaltung hierin weg­ gelassen wurde, welche die Vorwärtssteuersignale und Rückwärts­ steuersignale für die Gateanschlüsse aller MOS-Leistungstran­ sistoren erzeugt.

Der Spannungsstoß-Eingangserfassungsblock 1 ist mit dem Spannungsversorgungsanschluß V_DD und den Gateanschlüssen aller MOS-Leistungstransistoren Tr1 bis Tr4 verbunden und überwacht ein Vorliegen oder Nichtvorliegen eines hohen Spannungsstoßes, der eine vorbestimmte Spannung auf der Spannungsversorgungs­ leitung überschreitet. Der Spannungsstoß-Eingangserfassungs­ block 1 gibt Rückwärtssteuersignale an die entsprechenden MOS- Leistungstransistoren aus, so daß alle MOS-Leistungstransistoren sich im nicht leitenden Zustand befinden und kein Stromstoß in die MOS-Leistungstransistoren Tr1 bis Tr4 fließt. Daher kann ein zerstörender Zusammenbruch der MOS-Leistungstransistoren Tr1 bis Tr4 verhindert werden.

Da zu diesem Zeitpunkt die MOS-Leistungstransistoren Tr1 bis Tr4 keine Spannung erhalten, welche die vorbestimmte Spannung über­ schreitet, kann die Summe der Durchbruchspannung zwischen dem Drainanschluß und dem Sourceanschluß jeder der in Serie verbun­ denen MOS-Leistungstransistoren Tr1 und Tr3 oder Tr2 und Tr4 ge­ ringfügig höher sein als die maximal vorgesehene Stromversor­ gungsspannung der Leistungstreiberschaltung. Folglich kann im Falle, daß zwei in Serie verbundene MOS-Leistungstransistoren die Halbbrücke bilden, die Durchbruchspannung der einzelnen MOS-Leistungstransistoren ungefähr die Hälfte der zulässigen Stromversorgungsspannung betragen, so daß eine niedrige Durch­ bruchspannung der einzelnen MOS-Leistungstransistoren erreicht werden kann. Zusätzlich erlaubt die verminderte Durchbruchspan­ nung eine Verminderung des Leistungsverlustes in der Leistungstreiberschaltung, d. h. in den einzelnen Leistungstran­ sistoren.

Fig. 2 zeigt ein erstes Ausführungsbeispiel des Halbleiterbau­ elements gemäß der vorliegenden Erfindung.

Jeder Gate-Anschluß der MOS-Transistoren Tr1 bis Tr4 ist mit einem Spannungsstoß-Eingangserfassungsschaltkreis 1A verbunden, der den Eingangsspannungsstoß erfaßt durch Bestimmen seiner Spannung.

Der Spannungsstoß-Eingangserfassungsschaltkreis 1A umfaßt: eine Zenerdiode ZD1, dessen Kathode mit der Spannungsversorgung V_DD verbunden ist; zwei Widerstände R1 und R2, die in Serie miteinander verbunden sind und zwischen einer Anode der Zenerdiode ZD1 und dem Massepotential verbunden sind; und einen Transistor Q1, dessen Basis B mit einem Verbindungspunkt X1 zwischen den beiden Widerständen R1 und R2 verbunden ist, dessen Kollektoranschluß C mit jedem Gate-Anschluß des ersten und vierten MOS-Transistors Tr1 und Tr4 verbunden ist und dessen Emitteranschluß geerdet ist.

Auf die gleiche Weise umfaßt der Spannungsstoß-Eingangserfas­ sungsschaltkreis 1A weiterhin: eine Zenerdiode ZD2, dessen Kathode mit der Spannungsversorgung verbunden ist; zwei Widerstände R3 und R4, die in Serie miteinander zwischen der Anode der Zenerdiode ZD2 und dem Massepotential verbunden sind; und einen Transistor Q2, dessen Basisanschluß B mit einem Verbindungspunkt X2 zwischen den beiden Widerständen R3 und R4 verbunden ist, dessen Kollektoranschluß C mit jedem Gate-Anschluß des zweiten und dritten MOS-Transistors Tr2 und Tr3 verbunden ist und dessen Emitteranschluß E geerdet ist.

Es soll darauf hingewiesen werden, daß jede Lawinendurchbruch­ spannung der zwei Zenerdioden ZD1 und ZD2 auf einen Wert eingestellt ist, der kleiner ist als jeder der Lawinendurch­ bruchspannungen der MOS-Transistoren Tr1 bis Tr4.

Wenn der Spannungsstoß, der die maximal zulässige Versorgungs­ spannung überschreitet, an die Spannungsversorgung V_DD angelegt wird und sein Spannungsstoß jede Durchbruchspannung der Zener­ dioden ZD1 und ZD2 überschreitet, fließt ein Strom durch die beiden Widerstände R1 und R2 oder R3 und R4, so daß das Poten­ tial des Knotenpunkts X1 oder X2 ansteigt. Daher wird einer der beiden Transistoren Q1 oder Q2 in den leitenden Zustand überge­ führt. Folglich sind entweder die Transistoren Tr1 und Tr4 oder die Transistoren Tr2 und Tr3 in dem nicht leitenden, ausgeschal­ teten Zustand.

Da die Widerstandswerte der Widerstände R1 und R3 auf Werte größer als mehrere hundert Ohm eingestellt sind, wird der durch die Zenerdioden ZD1 und ZD2 fließende Stromstoß unterdrückt. Da­ her kann die von jeder Zenerdiode ZD1 oder ZD2 in dem Leiterchip besetzte Fläche kleiner gleich 1 mm² sein.

Wie oben in dem ersten Ausführungsbeispiel beschrieben, ist, da die Zenerdioden ZD1 und ZD2 das Vorliegen eines Spannungsstoßes erfassen, der die maximal zulässige Versorgungsspannung über­ schreitet und die MOS-Transistoren Tr1 bis Tr4 sich im ausge­ schalteten Zustand befinden, die Durchbruchspannung pro MOS-Transistor halbiert, so daß der Leistungsverlust verringert werden kann.

Fig. 3 zeigt eine Querschnittsansicht eines Teils des Halblei­ terchips, in dem die oben beschriebene Leistungstreiberschaltung und der Spannungstoß-Eingangserfassungsschaltkreis 1A gemäß dem ersten Ausführungsbeispiel ausgebildet ist.

Gemäß Fig. 3 befindet sich ein p-Typ-Siliziumsubstrat 11 in dem unteren Teil des Halbleiterchips. Das p-Typ-Siliziumsubstrat be­ sitzt eine Hauptoberfläche, auf dem voneinander getrennte hoch­ dotierte n⁺-Schichten eingebettet sind. Eine epitaktisch aufge­ wachsene p-Typ-Schicht 14 wird dann auf einem Teil der Oberflä­ che des p-Typ-Siliziumsubstrats 11 und auf Teilen der Oberfläche der n⁺-Typ dotierten Schichten 12 und 13 ausgebildet. Danach wird ein n-Typ-Bereich 15 neben der p-Typ-Schicht 14 ausgebil­ det, welche an die eingebettete n⁺-Typ-Schicht 12 innerhalb der p-Typ-Schicht 14 angrenzt.

Zusätzlich sind P-Typ-Basisbereiche 16, 17 innerhalb des n-Typ-Bereichs 15 ausgeformt, um eingebaute p-n-Sperrschichtdioden zwischen den Source-Elektroden 32 und 33 und den Drain-Elektroden 34 und 35 entsprechend auszubilden.

Weiterhin sind hochdotierte n⁺-Typ-Drainbereiche 18, 19 und 20 innerhalb der n-Typ-Schicht 15 voneinander beabstandet ausgebil­ det.

Als nächstes werden die n⁺-Sourcebereiche 21 und 22 und die p-Typ-Bereiche 23 und 24 in den entsprechenden p-Typ-Basis- Bereichen 16 und 17 ausgebildet.

Ein gateisolierender Film 25 ist auf der oberen Oberfläche der n-Typ-Schicht 15 ausgebildet (Oberflächen der n⁺-Typ Drainberei­ che 18, 19 und 20, der p-Typ-Bereiche 16 und 17 und der n⁺-Sourcebereiche 23 und 24) und darüberhinaus sind Gatelektro­ den 26, 27, 28, 29 und 30 an der Oberfläche des gate-isolierenden Films 25 ausgebildet.

Die Gatelektroden 26, 27, 28, 29 und 30 sind zusätzlich mit iso­ lierenden Zwischenschichtfilmen 31 bedeckt, um sie so von den anderen Bereichen und anderen Elektroden zu isolieren, um iso­ lierte Anschlüsse bilden. Die isolierenden Zwischenschichtfilme 31 werden teilweise weggenommen (oder weggeätzt), um sie so freizulegen, daß metallische Filme, welche die Source-Elektroden 32 und 33 bilden, mit den Sourcebereichen 23 und 24 kontaktiert werden und diejenigen, welche die Drainelektroden 34 und 35 bil­ den, entsprechend mit den Drainbereichen 18, 19 und 20 kontak­ tiert werden.

Daher werden auf der rechten Seite des Halbleiterchips, welcher in Fig. 3 gezeigt ist, laterale N-Kanal-MOS-Leistungstransis­ toren Tr1 und Tr3 mit den eingebauten Dioden D1 und D3 ausgebil­ det.

Andererseits werden auf der linken Seite des Halbleiterchips der Fig. 3 eine n-Typ-Kathodenbereich 36 der Zenerdiode ZD1 in der p-Typ-Schicht 14 ausgebildet, die somit an die eingebettete n⁺-Typ-Schicht 13 angrenzt.

Innerhalb der p-Typ-Schich 14 ist ein p-Typ-Anodenbereich 37 der Zenerdiode ZD1 ausgebildet, der an die eingebettete n⁺-Typ- Schicht 13 angrenzt.

Es soll betont werden, daß, um den elektrischen Kontakt zu ver­ bessern, ein n⁺-Typ-Bereich 38 und ein p⁺-Typ-Bereich 44 in den entsprechenden Kathoden- und Anodenbereichen 36 und 37 ausgebil­ det sind. Ein bipolarer Transistor-n-Typ-Kollektorbereich 40 ist in der p-Typ-Schicht 14 neben dem oben beschriebenen n-Typ Kathodenbereich 36 ausgebildet. Ein p-Typ-Basisbereich 34 ist innerhalb des n-Typ-Kollektorbereichs 40 ausgebildet. Danach wird ein p-Typ-Basisbereich 41 und ein n-Typ-Emitterbereich 42 ausgebildet.

Der n⁺-Typ-Bereich 39 und der p⁺-Typ-Bereich 43 sind beide in dem entsprechenden n-Typ-Kollektorbereich 40 und dem p-Typ-Basisbereich 41 ausgebildet.

Ein metallischer Film, welcher eine Kollektorelektrode 47 bil­ det, ist mit dem n⁺-Bereich 39 verbunden und ein metallischer Film, welcher die Basiselektrode 48B bildet, ist mit dem p⁺-Typ-Bereich kontaktiert.

Danach werden auf die gleiche Art die Hauptoberflächen, des p-Typ-Bereichs 14, des n-Typ-Kollektorbereichs 40, des p-Typ-Basisbereich 41, des n⁺-Typ-Bereichs 39 und des p⁺-Typ-Bereichs mit einem isolierenden Film 25 bedeckt und die Widerstände R1 und R2 werden mittels polykristallinem Silizium eingeformt.

Dieser isolierende Film 25 und die Widerstände R1 und R2 werden zur gleichen Zeit ausgebildet, wenn der MOS-gateisolierende Film 25 und die MOS-Gateelektroden 26, 27, 28, 29 und 30, die sich auf der rechten Seite der Fig. 3 befinden, ausgebildet werden.

Die Gesamtoberfläche ist mit einem isolierenden Film 31 bedeckt, der teilweise wieder weggenommen wird (abgezogen oder wegge­ ätzt), um die Kathode 45 der Zenerdiode, die Anode 46 der Zener­ diode, die Kollektorelektrode 47 des Bipolartransistors, die Emitterelektrode 48 und die Basiselektrode 48B auszubilden. Da­ nach bedeckt ein weiterer isolierender Film, welcher in Fig. 3 nicht gezeigt ist, die gesamte Oberfläche des Halbleiterchips und wird weggeätzt, so daß eine elektrische Verbindung mit einem metallischen Draht 50 hergestellt wird. Es soll betont werden, daß ein metallischer Film 49 mit einem Ende des Widerstands R2 in Verbindung steht und ein weiterer metallischer Film 49 mit dem anderen Ende des Widerstands R2 kontaktiert ist und mit der Basiselektrode 48B über den Draht 50 verbunden ist. Die Kollek­ torelektrode 47 des bipolaren Transistors ist mit der Gateelek­ trode 26 des ersten lateralen N-Kanal-MOS-Leistungstransistors über den Draht 50 verbunden. Die Basiselektrode 48B ist mit einem Ende des Widerstands R1 verbunden. Die Anodenelektrode 46 ist mit dem anderen Ende des Widerstands R1 verbunden. Die Kathodenelektrode 45 ist zusammen mit der Drainelektrode 34 über den metallischen Film 49 kontaktiert.

Auf die oben beschriebene Art wird die erste Halbbrücke und die Hälfte des Spannungsstoß-Eingangserfassungsschaltkreises 1A, welche in Fig. 2 gezeigt ist, in einem einzelnen Halbleiterchip hergestellt, wie in Fig. 3 dargestellt.

Weiterhin kann die zweite Halbbrücke und die andere Hälfte des Spannungsstoß-Eingangserfassungsschaltkreises 1A in der gleichen in Fig. 3 gezeigten Struktur hergestellt werden. Daher können die H-förmige Brückenschaltung und der Spannungsstoß-Eingangs­ erfassungsschaltkreis 1A sehr kompakt in dem einzelnen Halbleiterchip hergestellt werden.

Fig. 4 zeigt ein zweites bevorzugten Ausführungsbeispiel des Halbleiterbauelements.

In dem zweiten Ausführungsbeispiel ist der Spannungsstoß-Ein­ gangserfassungsschaltkreis Block 1 ein Spannungsstoß-Erfassungs­ schaltkreis 1B, der die Eingabe eines Spannungsstoßes in Form eines Stroms erfaßt. In Fig. 4, befinden sich zwei Referenzspannungsversorgungen (Ref) 2 und 3 in dem Spannungsstoß-Erfassungsschaltkreis 1B. Die Widerstände R5 und R6 sind seriell miteinander zwischen einer Referenzspannung 2 und dem Masseanschluß verbunden. Zwei Widerstände R7 und R8 sind seriell miteinander zwischen der anderen Referenzspannung 3 und dem Masseanschluß verbunden.

Jeder Knotenpunkt zwischen den beiden Widerständen R5 und R6, R7 und R8 ist mit dem invertierenden (minus)-Eingangsanschluß eines Komparators 4 oder 5 verbunden. Ein nichtinvertierender (plus)-Eingangsanschluß des Komparators 4 oder 5 ist mit einem Verbindungspunkt Y zwischen dem Source-Anschluß des dritten MOS-Leistungstransistors Tr3 und einem Widerstand R9 oder einem Knotenpunkt Y zwischen dem Source-Anschluß des vierten MOS- Leistungstransistors Tr4 und einem Widerstand R10 verbunden. Das andere Endes jedes Widerstands R9 oder R10 ist auf Masse gelegt.

Der Ausgangsanschluß des Komparators 4 oder 5 ist mit einem Gateanschluß des MOS-Transistors Q3 oder Q4 verbunden. Ein Source-Anschluß jedes MOS-Transistors Q3 oder Q4 ist geerdet. Der Drainanschluß des MOS-Transistors Q3 ist mit den Gateanschlüssen des ersten MOS-Leistungstransistors Tr1 und des vierten MOS-Leistungstransistors Tr4 verbunden. Der Drainanschluß des gegenüberliegenden MOS-Transistors Q4 ist mit den Gateanschlüssen des zweiten MOS-Leistungstransistors Tr2 und dem dritten MOS-Leistungstransistor Tr3 verbunden.

Wenn ein Spannungsstoß an den Spannungsversorgungsanschluß V_DD angelegt wird, fließt ein Strom aufgrund dieses Stoßes über den ersten MOS-Transistor Tr1, den Motor M und den vierten MOS-Transistor Tr4 zum Knotenpunkt Y oder fließt über den zwei­ ten MOS-Leistungstransistor Tr2, den Motor M und den dritten MOS-Leistungstransistor Tr3 zum Knotenpunkt Y. Der Strom er­ reicht schließlich den Masseanschluß. Daher wird das Potential eines Knotenpunkts Y bezüglich des Massepotentials erhöht. Wenn das Potential einer der Knotenpunkte Y die Referenzspannung am invertierenden Eingangsanschluß des Komparators 4 oder 5 über­ schreitet, gibt der Komparator eine Spannung gemäß einer Diffe­ renz zwischen der Referenzspannung an dem invertierenden Ein­ gangsanschluß und der Spannung am nicht invertierenden Eingangs­ anschluß aus. Die Differenzspannung wird an den Gateanschluß des korrespondierende MOS-Transistors Q3 oder Q4 gespeist, um die MOS-Transistoren Q3 oder Q4 in den aktiven Zustand zu bringen (einzuschalten).

Wenn beide Transistoren Q3 und Q4 sich im eingeschalteten Zu­ stand befinden, sind dagegen alle vier MOS-Leistungstransistoren Tr1 bis Tr4 im ausgeschalteten oder nicht leitenden Zustand, so daß der oben beschriebene Strom nicht fließt, wodurch zerstören­ de Zusammenbrüche aller MOS-Leistungstrnistoren Tr1 bis Tr4 verhindert werden.

Da die zwei Referenzversorgungsspannungen 2 und 3 nicht zum direkten Antrieb des elektrischen Geräts, wie den Motor M dienen, benötigen sie keine große Leistung. Sogar wenn Halbleiterbauelemente mit großen Durchbruchspannungen, die jeweils die Spannung des Spannungsstoßes überschreiten, verwendet werden, um die Referenzspannungsversorgungen 2 und 3 zu bilden, ist ihr Leistungsverlust vernachlässigbar.

Fig. 5 zeigt ein drittes bevorzugtes Ausführungsbeispiel des Halbleiterbauelements gemäß der vorliegenden Erfindung.

Der Spannungsstoß-Eingangserfassungsschaltkreis Block 1 besteht aus einem Spannungsstoß-Eingangserfassungsschaltkreis 1C, welcher die Eingabe eines Spannungsstoßes durch seine Tempera­ turveränderung erfaßt.

In Fig. 5 sind die Widerstände R11 und R12 seriell miteinander zwischen einer Referenzversorgungsspannung 2 und dem Massepoten­ tial verbunden.

Die Widerstände R14 und R15 sind seriell miteinander zwischen der Referenzspannungsversorgung 3 und dem Massepotential verbun­ den. Ein Verbindungspunkt zwischen den zwei seriell verbundenen Widerständen R11 und R12 ist mit dem nicht invertierenden Ein­ gangsanschluß des Komparators 6 verbunden. Ein Verbindungspunkt zwischen den zwei seriell verbundenen Widerständen R14 und R15 ist mit dem nicht invertierenden Eingangsanschluß eines Kompara­ tors 7 verbunden. Ein invertierender Eingangsanschluß des Kompa­ rators 6 ist mit einem Verbindungspunkt zwischen einem Ende eines Widerstands R13 und der Anode einer Diode D5 verbunden. Das andere Ende des Widerstands R13 ist mit der Referenzspannungsversorgung 2 verbunden und die Kathode der Diode D5 ist geerdet. Auf die gleiche Art ist der invertierende Eingangsanschluß des Komparators 7 mit einem Verbindungspunkt zwischen einem Ende des Widerstands R16 und der Anode einer Diode D6 verbunden. Die Kathode der Diode D6 ist geerdet.

Die anderen Verbindungen in bezug auf die beiden MOS-Transistoren Q5 und Q6 sind die gleichen, wie diejenigen im Falle der MOS-Transistoren Q3 und Q4 in dem oben beschriebenen zweiten Ausführungsbeispiel. Jedoch sind die nicht invertieren­ den Eingangsanschlüsse der beiden Komparatoren mit dem Verbin­ dungspunkt der beiden Widerstände R1l und R12, R14 und R15 im Falle des dritten Ausführungsbeispiels verbunden.

Auf die gleiche Art, wie in den ersten und zweiten bevorzugten Ausführungsbeispielen sind die Leistungstreiberschaltung und die Spannungsstoß-Eingangserfassungsschaltung 1C in dem gleichen Halbleiterchip hergestellt.

Wenn der Spannungsstoß an die Spannungsversorgung V_DD angelegt wird, fließt ein Stromstoß durch die MOS-Transistoren Tr1 und Tr4 oder Transistoren Tr2 und Tr3. Zu diesem Zeitpunkt wird die Temperatur des Halbleiterchips übermäßig erhöht. Gleichzeitig wird der durchgesteuerte Spannungsabfall entweder der Diode D5 oder D6 geringer als dessen vorgesehener Wert. Folglich entsteht eine Potentialdifferenz zwischen dem nicht invertierenden Ein­ gangsanschluß und dem invertierenden Eingangsanschluß entweder des Komparators 6 oder 7 und diese Potentialdifferenz wird an einen der Gateanschlüsse der Transistoren Q5 und Q6 über den Ausgang einer der Komparatoren 6 oder 7 gespeist. Daher wird einer der Transistoren Q5 oder Q6 in den leitenden Zustand ver­ setzt. Schließlich befinden sich alle MOS-Leistungstransistoren Tr1 bis Tr4 in ihren nicht leitenden Zuständen, so daß ein zer­ störender Zusammenbruch der MOS-Leistungstransistoren Tr1 bis Tr4 verhindert werden kann.

Als nächstes zeigt Fig. 6 eine Modifikation einer der Halbbrüc­ ken der Leistungstreiberschaltung.

Obwohl die in Fig. 1 bis 5 gezeigten MOS-Leistungstransistoren Tr1 bis Tr4 von vier MOS-Leistungstransistoren vom lateralen N-Kanaltyp des gleichen Leitfähigkeitstyp gebildet werden, die in den zwei Halbbrücken vorgesehen sind, werden die zwei in Fig. 6 gezeigten MOS-Transistoren komplementär kombiniert, um die Halbbrücke zu bilden. Das heißt, einer ist ein P-Kanal MOS-Transistor PTr und der andere ist ein N-Kanal MOS-Transistor NTr. Der Sourceanschluß des P-Kanal-MOS-Transistors ist mit der Spannungsversorgung, die durch V gekennzeichnet ist, verbunden und ein Sourceanschluß des N-Kanal-MOS-Transistors ist geerdet. Jeder Drainanschluß und jeder Sourceanschluß des P-Kanal-MOS- oder N-Kanal-MOS-Transistors PTr oder NTr sind über eine Diode D7 oder D8 verbunden.

Wenn CMOS (komplementäre Metalloxid-Halbleiter) Bauelemente in dem Halbleiterchip ausgebildet sind, werden die CMOS-Bauelemente gewöhnlicherweise mit vertikalen MOS-Transistoren realisiert. Jedoch besitzt im allgemeinen der P-Kanal-MOS-Transistor eine Charakteristik derart, daß im durchgeschalteten Zustand sein Widerstand größer ist als derjenige des N-Kanal-MOS-Transistors, so daß eine Begrenzung der Leistungsverlustverminderung erreicht wird, in dem der Halbleiterchip die Leistungstreiberschaltung mit CMOS-Elementen aufgebaut ist. Daher wird die folgende Her­ stellungstechnik verwendet.

Fig. 7 und 8 zeigen eine Draufsicht und eine Querschnittsansicht eines vierten bevorzugten Ausführungsbeispiels des Halbleiter­ bauelements gemäß der vorliegenden Erfindung, das als Halbbrücke vom CMOS-Typ anwendbar ist.

In Fig. 8 ist eine epitaktisch aufgewachsene p-Typ-Schicht 52 in einem hochdotierten (hohe Konzentration an Verunreinigungen) p⁺-Typ-Siliziumsubstrat 51 ausgebildet.

Zusätzlich ist ein n-Typ-Bereich 53 in der p-Typ-Schicht 52 ausgebildet.

Danach wird der Halbleiterbereich in zwei Bereiche unterteilt, wobei ein Bereich dazu verwendet wird, den P-Kanal-MOS-Transistor auszubilden und der andere Bereich ver­ wendet wird, um den N-Kanal-MOS-Transistor zu bilden.

Wie in der linken Hälfte der Fig. 8 gezeigt, befinden sich in dem Bereich, welcher den P-Kanal-MOS-Transistor bildet, n-Typ-Basisbereiche 54 und 55 in einem Abstand voneinander in dem p-Typ-Bereich 52. Die p-Typ-Sourcebereiche 56 und 57 sind in den entsprechenden n-Typ-Basisbereichen 54 und 55 angeordnet. Teile der n-Typ-Basisbereiche 54 und 55, die sich von den p-Typ-Sourcebereichen 56 und 57 zu den Schnittstellen der p-Typ-Schicht 52 erstrecken, werden als "Kanalbereiche" defi­ niert. Die gate-isolierenden Filme 64 werden auf der oberen Fläche der Kanalbereiche ausgebildet und danach werden Gatelek­ troden 66 auf den Kanalbereichen ausgebildet und mit gate-isolierenden Filmen 64 isoliert. Danach werden die gate-isolierenden Filme 64 teilweise weggenommen (weggeätzt) und eine Sourceelektrode 68 eingerichtet, welche die p-Typ-Sourcebereiche 56 und 57 kontaktiert.

Eine Drainelektrode 70 wird auf der Rückseite des p⁺-Typ- Siliziumsubstrats 51 ausgebildet.

Auf diese Art wird der in Fig. 6 gezeigte Doppeldiffusions-P- Kanal-MOS-Transistor PTr vom vertikalen Typ ausgebildet.

Es soll betont werden, daß eine p-n Sperrschichtdiode D7 zwischen der Drainelektrode 70 und der Sourceelektrode 68 eingebaut ist.

Als nächstes wird der Bereich, der den N-Kanal-MOS-Transistor bildet, in dem n-Typ-Bereich 53 ausgebildet, der auf der rechten Seite der Fig. 8 gezeigt ist.

P-Typ-Basisbereiche 58 und 59 befinden sich beabstandet vonein­ ander in dem N-Typ-Bbereich 53.

N-Typ-Sourcebereiche 60 und 61 werden in den p-Typ-Basisbereichen 58 und 59 entsprechend ausgebildet.

Beide n⁺-Typbereiche 62 und 63 sind in dem n-Typbereiche 53 ausgebildet mit einem Abstand voneinander, so daß sie die Drainelektroden 71 kontaktieren.

Es soll betont werden, daß Teile der p-Typ-Basisbereich 58 und 59, die sich von den n-Typ-Sourcebereichen 60 und 61 zu den Schnittstellen des n-Typ-Bereichs 53 erstrecken, als "Kanalbereiche" definiert sind. Gatelektroden 67 sind auf der oberen Fläche der Kanalbereiche über die gate-isolierenden Filme 64 angeordnet.

Darüberhinaus sind die Gateelektroden 7 mittels isolierender Filme 65 isoliert. Die isolierenden Filme 65 werden geöffnet und eine Sourceelektrode 69 und die Drainelektroden 71 werden über den Öffnungen in dem isolierenden Film 65 installiert, so daß ein Doppeldiffusions-N-Kanal MOS-Transistor Ntr vom lateralen Typ in dem Halbleiterchip ausgebildet wird, wie in der linken Hälfte der Fig. 8 gezeigt.

Man beachte, daß daher, daß die p-n-Sperrschicht zwischen dem n-Typ-Bereich 53 und dem p-Typ-Bereich 58 ausgebildet ist, die eingebaute Diode D8 in dem Bereich des N-Kanal-MOS-Transistors gebildet ist.

Daher wird ein Halbleiterchip hergestellt, wie in den Fig. 7 und 8 gezeigt. Darüberhinaus soll bemerkt werden, daß eine Anschlußfläche für jede Elektrode in Fig. 8 weggelassen worden ist.

Fig. 9 zeigt ein Beispiel des tatsächlich installierten Halblei­ terchips 80 in dem vierten Ausführungsbeispiel.

Wie in Fig. 9 gezeigt, ist eine Drainelektrode 70, die auf der Rückseite des Doppeldiffusions-P-Kanal-MOS-Transistors PTr vom vertikalen Typ in dem Halbleiterchip 80 ausgebildet ist, auf einem Anschlußrahmen 81 mittels Bonding befestigt und eine An­ schlußplättchen 75 für die Drainelektrode 71 des Doppeldiffusions-N-Kanal-MOS-Transistors NTr vom lateralen Typ, der an dem Anschlußrahmen 81 befestigt ist, ist mit einem Aus­ gangsanschlußdraht OUT über einen Bonding-Draht 82 verbunden.

Zusätzlich sind das andere Gateelektroden-Anschlußplättchen 72, ein Sourceelektroden-Anschlußplättchen 73 des Doppeldiffusions-P-Kanal-MOS-Transistors PTr vom vertikalen Typ und ein Sourceelektrodenplättchen 74 des Doppeldiffusions-N- Kanal-MOS-Transistors NTr vom lateralen Typ mit Drähten für das Gate, die Stromversorgung und den Masseanschluß, entsprechend gekennzeichnet durch GATE, VD und GND mit Bonding-Drähten ver­ bunden.

Folglich ist der Halbleiter 80 tatsächlich als Halbbrücke in der Leistungstreiberschaltung implementiert, wie in Fig. 6 gezeigt.

Wie in dem vierten Ausführungsbeispiel beschrieben, ist, da der P-Kanal-MOS-Transistor PTr vom vertikalen Doppeldiffusionstyp ist und der N-Kanal-MOS-Transistor NTr vom lateralen Doppel­ diffusionstyp ist und beide auf dem gleichen Halbleitersubstrat ausgebildet sind, jeder Widerstand im durchgeschalteten Zustand der P-Kanal und N-Kanal-MOS-Transistoren gleichmäßig vermindert, so daß der Leistungsverlust reduziert werden kann.

Fig. 10 zeigt eine Querschnittsansicht durch den Halbleiterchip gemäß einem fünften bevorzugten Ausführungsbeispiel des Halblei­ terbauelements gemäß der vorliegenden Erfindung.

In dem fünften Ausführungsbeispiel ist ein p⁺-Typ-Bereich 76 in dem Bereich ausgebildet, welcher den P-Kanal-MOS-Transistor bildet. Der p⁺-Typ-Bereich 76 erstreckt sich von einer Oberflä­ che der p-Typ-Schicht 52 und erreicht das p⁺-Typ Siliziumsub­ strat 51 und ein metallischer Draht 77 wird verwendet, um die Drainelektrode 71 des N-Kanal-MOS-Transistors mit dem p⁺-Typ-Bereich 76 zu verbinden.

Daher sind auf diese Weise die Drainelektrode 70 des P-Kanal-MOS-Transistors, welcher in dem vierten Ausführungsbei­ spiel beschrieben ist und die Drainelektrode 71 des N-Kanal-MOS-Transistors innerhalb desselben Halbleitersubstrats 51 miteinander verbunden. Der übrige Aufbau ist der gleiche, wie derjenige des vierten Ausführungsbeispiels, das in den Fig. 7 und 8 gezeigt worden ist.

Folglich sind die Verbindungen der beiden Drainelektroden der MOS-Transistoren mit der externen Oberfläche, nämlich der metal­ lischen Drahtbondings unter Verwendung des Anschlußrahmens, für die Drainelektrode nicht erforderlich, so daß eine Kostener­ sparnis aufgrund einer Verminderung der Herstellungszeit erreicht werden kann. Darüberhinaus kann die Fehlerwahrschein­ lichkeit beim Brechen der metallischen Drähte und dem Unterbre­ chen der Verbindungen dadurch vermindert werden. Folglich ist die Zuverlässigkeit der Herstellung des Halbleiterchips verbes­ sert.

Fig. 11 zeigt eine Querschnittsansicht des Halbleiterchips in einem sechsten bevorzugten Ausführungsbeispiel des Halbleiter­ bauelements gemäß der vorliegenden Erfindung.

In dem sechsten Ausführungsbeispiel, wie es in Fig. 11 gezeigt ist, sind weitere isolierende Filme 79 zwischen den Sourceelektroden 69 entsprechend vorgesehen, so daß diese Elektroden isoliert werden und die Drainelektroden 71 des N-Kanal-MOS-Transistors NTr alle miteinander verbunden sind.

Das heißt, Öffnungen werden vorgesehen in den isolierenden Filmen 79, um alle Drainelektroden 71 miteinander über einen me­ tallischen Draht 78 zu verbinden. Der übrige Aufbau des N-Kanal-MOS-Tansistors NTr ist der gleiche, wie in dem vierten oben beschriebenen Ausführungsbeispiel. Folglich können die Widerstände der Drainelektroden reduziert werden, so daß der Leistungsverlust des N-Kanal-MOS-Transistors beachtlich vermin­ dert werden kann.

Fig. 12 zeigt eine schematische Draufsicht auf den Halbleiter­ chip, welcher die Anordnung der P-Kanal-MOS-Transistoren und N-Kanal-MOS-Transistoren verdeutlicht.

Wie in Fig. 12 gezeigt, sind die drei P-Kanal-MOS-Transistoren PTr longitudinal ausgerichtet bezüglich des hochdotierten p⁺-Typ-Siliziumsubstrats 51, nämlich so angeordnet, daß sie abwechselnd mit den N-Kanal-MOS-Transistoren NTr in der lateralen Richtung des Halbleitersubstrats 51 angeordnet sind.

Wenn in dieser in Fig. 12 gezeigten Anordnung der Spannungsstoß zwischen der Versorgungsspannung V_DD und dem Ausgangsanschluß VOUT erzeugt wird und der zerstörende Zusammenbruch in der Diode D7 (in Fig. 6 gezeigt) auftritt, wird die Wärme, die aufgrund der Erzeugung des Spannungsstoßes entsteht, leicht über den ge­ samten Halbleiterchip verteilt. Verglichen mit dem Aufbau des vierten Ausführungsbeispiels, welches in den Fig. 7 und 8 ge­ zeigt ist, bei dem die Bereiche des P-Kanal-MOS-Transistors und N-Kanal-MOS-Transistors geteilt sind und die erzeugte Wärme da­ her auf die Hälfte der Bereiche beschränkt ist, wird daher ein viel höherer Spannungsstoß in dem Halbleiterbauelement verkraf­ tet.

Fig. 13 zeigt eine schematische Draufsicht auf eine Modifikation der Anordnung der P-Kanal-MOS-Transistoren und N-Kanal-MOS-Tran­ sistoren verglichen mit Fig. 12.

Wie in Fig. 13 gezeigt, sind die P-Kanal-MOS-Transistoren PTr und die N-Kanal-MOS-Transistoren in Kammform angeordnet, so daß beide Zahnabschnitte der Kämme ineinander eingreifen, nämlich in einer sogenannten eingreifenden Beziehung zueinander stehen.

In einer solchen in Fig. 13 gezeigten Konfiguration kann die erzeugte Wärme aufgrund eines entstehenden Spannungsstoßes über das gesamte Halbleitersubstrat 51 verteilt werden. Folglich kann eine höhere Durchbruchspannung des Halbleiterbauelements erreicht werden.

Da das Halbleiterbauelement gemäß der vorliegenden Erfindung, in der vier Leistungs-MOS-Transistoren so angeordnet sind, daß sie Halbbrücken ausbilden, welche die Leistungstreiberschaltung bil­ den, der Spannungsstoß-Eingangserfassungsblock 1 vorgesehen ist, kann der Fluß des Stromstoßes in die MOS-Leistungstransistoren, welche die Leistungstreiberschaltung für den beispielsweise re­ versiblen Motor M, durch Verbringen der Leistungstransistoren in den ausgeschalteten Zustand verhindert werden, und ein zerstö­ render Zusammenbruch der MOS-Leistungstransistoren kann dadurch verhindert werden.

In dem zweiten Ausführungsbeispiel gemäß Fig. 2 umfaßt der Spannungsstoß-Eingangserfassungsblock die Zenerdiode, dessen Kathode mit dem Versorgungsanschluß V_DD verbunden ist, die zwei seriell verbundene Widerstände, von denen ein Ende mit der Anode der Zenerdiode verbunden ist und das andere Ende mit dem Poten­ tial verbunden ist, und den Transistor, dessen Basis mit dem Verbindungspunkt zwischen den zwei Widerständen verbunden ist. Daher bricht die Zenerdiode zusammen und der Durchbruchsstrom veranlaßt die zwei Widerstände, die Spannung an deren Verbin­ dungspunkt zu erzeugen, wenn ein Spannungsstoß, welcher die vor­ bestimmte Spannung überschreitet (nämlich die maximal zulässige Stromversorgungsspannung) erzeugt wird. Das Signal, welches die Leistungstransistoren auf der Basis der Spannung in den ausge­ schalteten Zustand versetzt, wird an die Gateanschlüsse der MOS-Leistungstransistoren gespeist. Da die vorbestimmte Spannung einfach eingestellt werden kann durch Auswahl der Zenerdiode, kann der Aufbau des Halbleiterbauelements vereinfacht werden.

In dem in Fig. 4 gezeigten Ausführungsbeispiel umfaßt der Spannungsstoß-Eingangserfassungsblock den Komparator, welcher die Potentialdifferenz zwischen dem Potential der Halbbrücke be­ züglich des Massepotentials und dem Referenzpotential feststellt und den Transistor, welcher das Signal erzeugt, um die MOS-Leistungstransistoren in die ausgeschalteten Zustände, näm­ lich in die nicht-leitenden Zustände gemäß dem Ausgangssignal des Komparators zu verbringen. Das Signal um die Leistungstran­ sistoren in die ausgeschalteten Zustände zu verbringen, wird auf der Basis der Potentialveränderung der Halbbrücke erzeugt, wenn der Stromstoß, welcher in der Halbbrücke fließt, an die Gatean­ schlüsse der Leistungstransistoren angelegt wird. Da der Kompa­ rator die Potentialdifferenz zwischen dem Potential der Halb­ brücke und dem Referenzpotential vergleicht, wird die Genauig­ keit des Arbeitspegels, welcher die Leistungstransistoren in die ausgeschalteten Zustände verbringt, erhöht.

In dem in Fig. 5 gezeigten Ausführungsbeispiel umfaßt der Spannungsstoß-Eingangserfassungsblock die Diode und eine Überwa­ chungseinrichtung zum Überwachen des Spannungsabfalls der vor­ wärtsgeschalteten Diode und den Transistor, welcher das Signal erzeugt, um die MOS-Leistungstransistoren gemäß dem Ausgangssig­ nal der Überwachungseinrichtung in die ausgeschalteten Zustände zu bringen. Die Überwachungseinrichtung überwacht den Spannungs­ abfall der durchgeschalteten Diode auf der Basis der Änderung der Charakteristik der Diode, die durch den Temperaturanstieg des Halbleiterchips erzeugt wird, wenn der Stromstoß in den Halbleiterchip fließt. Durch dieses überwachte Ergebnis kann der zerstörende Durchbruch der Leistungstransistoren entsprechend den charakteristischen Kennlinien der Diode verhindert werden.

Claims (25)

1. Halbleiterbauelement mit

• a) einer Leistungstreiberschaltung, die eine Halbbrücke mit wenigstens zwei seriell verbundenen Leistungstransistoren aufweist; und
• b) eine Spannungsstoß-Eingangserfassungseinrichtung zum Erfassen der Eingabe eines Spannungsstoßes, der eine vorbestimmte Span­ nung zwischen einem Spannungsversorgungsanschluß der Leistungstreiberschaltung und dem Massepotential der seriell verbundenen Leistungstransistoren überschreitet und zum Erzeugen von Steuersignalen, um die Leistungstransistoren in ihre ausge­ schalteten Zustände zu verbringen.

2. Halbleiterbauelement nach Anspruch 1, worin die vorbestimmte Spannung auf die maximal zulässige Stromversorgungsspannung der Leistungstreiberschaltung eingestellt ist und eine Summe von Durchbruchspannungen der Leistungstransistoren auf einen Wert größer als die maximal zulässige Stromversorgungsspannung einge­ stellt ist.

3. Halbleiterbauelement nach Anspruch 2, worin die genannte Spannungsstoß-Eingangserfassungseinrichtung umfaßt: eine Zener­ diode, dessen Kathode mit dem Stromversorgungsanschluß der Trei­ berschaltung verbunden ist; zwei Widerstände, welche zwischen einer Anode der Zenerdiode und dem Massepotential verbunden sind und miteinander in Serie geschaltet sind; und einen Transistor, dessen Basisanschluß mit einem Verbindungspunkt zwischen den beiden Widerständen verbunden ist, dessen Emitter mit dem Masse­ potential verbunden ist und dessen Kollektor mit den Gatean­ schlüssen der Leistungstransistoren verbunden ist.

4. Halbleiterbauelement nach Anspruch 2, worin die Spannungsstoß-Eingangserfassungseinrichtung umfaßt: einen Kompa­ rator, welcher so aufgebaut ist, daß er ein Potential der Halb­ brücke bezüglich des Massepotentials mit einem Referenzpotential vergleicht; und ein Transistor, der zwischen einem Ausgangsan­ schluß des Komparators und den Gateanschlüssen der Leistungs­ transistoren verbunden ist, um ein Signal zu erzeugen, welches die zwei Leistungstransistoren in die ausgeschalteten Zustände gemäß einem Ausgangssignal des Ausgangsanschlusses des Kompara­ tors verbringt, wenn die Eingangsanschlüsse des Komparators eine vorbestimmte Potentialdifferenz erzeugen.

5. Halbleiterbauelement nach Anspruch 2, worin die Spannungsstoß-Eingangserfassungseinrichtung umfaßt: eine Referenzspannungsversorgung; einen Widerstand und eine Diode, die in Serie miteinander verbunden sind und zwischen der Referenzspannungsversorgung und dem Massepotential verbunden sind; eine Überwachungseinrichtung zum Überwachen des Vorwärts­ spannungsabfalls der Diode; und einem Transistor, der zwischen der Überwachungseinrichtung und den Gateanschlüssen der Lei­ stungstransistoren verbunden ist, welcher so aufgebaut ist, daß er die zwei Leistungstransistoren in ihren ausgeschalteten Zu­ ständen hält.

6. Halbleiterbauelement nach Anspruch 3, worin die Leistungstreiberschaltung mit einer weiteren Halbbrücke versehen ist aus wenigstens zwei seriell verbundenen Leistungstransisto­ ren, und beide Halbbrücken eine H-Brücke bilden und eine ebenso aufgebaute Spannungstoß-Eingangserfassungseinrichtung für die weitere Halbbrücke bereitgestellt wird.

7. Halbleiterbauelement nach Anspruch 6, worin die vier Lei­ stungstransistoren MOS-Transistoren sind.

8. Halbleiterbauelement nach Anspruch 7, worin eine Diode zwi­ schen einem Drainanschluß und Sourceanschluß jedes Leistungs­ transistors verbunden ist und ein reversibler Motor zwischen einem Verbindungspunkt zwischen den beiden Leistungstransistoren und einem Verbindungspunkt zwischen den anderen beiden Lei­ stungstransistoren verbunden ist.

9. Halbleiterbauelement nach Anspruch 8, worin eine Lawinendurchbruchsspannung jeder Zenerdiode der genannten Spannungsstoß-Eingangserfassungseinrichtung auf einen niedrige­ ren Wert eingestellt ist als die Durchbruchsspannung der zwei Leistungstransistoren.

10. Halbleiterbauelement nach Anspruch 9, worin eine Spannung über einen der beiden Widerstände auf einen Wert größer als die Basis-Emitterspannung des Transistors der Spannungsstoß-Eingangserfassungseinrichtung erhöht wird, wodurch die zwei seriell verbundenen Leistungstransistoren der Treiber­ schaltung in den ausgeschalteten Zustand verbracht werden.

11. Halbleiterbauelement nach Anspruch 10, worin die Spannungsstoß-Eingangserfassungseinrichtung, jede der zwei seriell verbundenen Leistungs-MOS-Transistoren und die damit verbundenen Dioden zusammen auf einem einzigen Halbleiterchip integral hergestellt sind.

12. Halbleiterbauelement nach Anspruch 11, worin der Halbleiter­ chip umfaßt: ein p-Typ-Substrat, zwei voneinander getrennte n⁺-Typ eingebettete Schichten, die sich über eine Hauptoberflä­ che des p-Typ-Substrats erstrecken; eine p-Typ-Schicht, die auf den n⁺-Typ eingebetteten Schichten ausgebildet und epitaktisch aufgewachsen ist; einen n-Typ-Bereich, der in der p-Typ-Schicht ausgebildet ist und eine der n⁺-Typ eingebetteten Schichten er­ reicht; zwei voneinander getrennte p-Typ-Basisbereiche, die in dem n-Typ-Bereich ausgebildet sind; eine Vielzahl von Drainbe­ reichen, die in dem n-Typ-Bereich ausgebildet sind; eine Viel­ zahl von n⁺-Typ-Sourcebereichen und p-Typ-Bereichen, die in den p-Typ-Basisbereichen ausgebildet sind; einen gate-isolierenden Film, der sich auf der Oberfläche des n-Typ-Bereichs befindet; eine Vielzahl von Gateelektroden, die auf dem gate-isolierenden Film ausgebildet sind, einen isolierenden Film, welcher die Gateelektroden bedeckt; Sourceelektroden und Drainelektroden, die auf Fensterausschnitten der isolierenden Filme ausgebildet sind und mit den Source- und Drainbereichen verbunden sind; ein Zenerdioden-n-Kathodenbereich, der in der p-Typ-Schicht ausge­ bildet ist, um so die n⁺-Typ eingebettete Schicht zu erreichen; ein Zenerdioden-p-Typ-Anodenbereich, der in der p-Typ-Schicht ausgebildet ist, um so die n⁺-Typ eingebettete Schicht zu errei­ chen; ein n⁺-Typ-Bereich und p⁺-Typ- Bereich, die in jedem Be­ reich ausgebildet sind; ein bipolarer n-Typ-Kollektorbereich, der in der p-Typ-Schicht ausgebildet ist, der neben dem n-Typ-Kathodenbereich liegt; ein p-Typ-Basisbereich, der in dem n-Typ-Kollektorbereich ausgebildet ist; einen n-Typ-Emitterbereich, der in dem p-Typ-Basisbereich ausgebildet ist; n⁺-Typ- und p⁺-Typ-Bereiche für Anschlußelektroden; wobei der isolierende Film jeden Bereich bedeckt und die Widerstände aus polykristallinem Silizium hergestellt sind.

13. Halbleiterbauelement nach Anspruch 12, worin der isolierende Film und die Widerstände simultan mit dem gate-isolierenden Film und den Gateelektroden ausgebildet wird und ein Metall verwendet wird, um die Kathode und Anode der Zenerdiode, die Kollektor­ elektroden, die Emitterelektroden und die Basisbereiche der Bi­ polartransistoren zu verdrahten.

14. Halbleiterbauelement nach Anspruch 13, worin die zwei seriell verbundenen Leistungs-MOS-Transistoren aus N-Kanal-MOS-Transistoren vom lateralen Typ bestehen, die über einem der n-Typ-Bereiche ausgebildet sind und die Dioden, die zwischen den Drainanschlüssen und Sourceanschlüssen der seriell verbundenen MOS-Leistungstransistoren verbunden sind, aus dem n-Typ-Bereich und den p-Typ-Bereichen gebildet sind, die mit den Source- und Drainelektroden entsprechend verbunden sind.

15. Halbleiterbauelement nach Anspruch 14, worin die Kathoden­ elektrode der Zenerdiode mit der Drainelektrode des ersten MOS-Transistors vom lateralen Typ mit einem metallischen Draht verbunden ist, die Anodenelektrode der Zenerdiode mit einem Ende des polykristallinen Siliziums verbunden ist, welches einen der Widerstände bildet, die Basiselektrode, die mit dem p-Typ-Basisbereich verbunden ist, mit dem anderen Ende des poly­ kristallinen Siliziums, das den anderen Widerstand bildet und mit dem einen Ende des anderen polykristallinen Siliziums, welches den anderen Widerstand bildet, über einen Draht verbun­ den ist, eine Emitterelektrode, die mit dem n-Typ-Emitterbereich kontaktiert ist und mit dem anderen Ende des polykristallinen Siliziums, welches den anderen Widerstand bildet, über einen Draht und mit dem Masseanschluß verbunden ist, die Kollektorelektrode, die mit dem n-Typ-Emitterbereich verbunden ist, mit der Gateelektrode des ersten N-Kanal-MOS-Transistors vom lateralen Typ über einen Draht verbunden ist, und die Basis-, Emitter- und Kollektorelektrode einen bipolaren n-p-n-Transistor bilden.

16. Halbleiterbauelement nach Anspruch 15, worin die andere Spannungsstoß-Eingangserfassungseinrichtung, die anderen zwei seriell verbundenen Transistoren und zugehrigen Dioden integral auf dem gleichen Halbleiterchip hergestellt sind.

17. Halbleiterbauelement nach Anspruch 4, worin der Vergleicher einen invertierenden und nichtinvertierenden Eingangsanschluß besitzt, wobei der nichtinvertierende Eingangsanschluß mit dem Masseanschluß über einen Widerstand, der zwischen dem Sourcean­ schluß einer der beiden Transistoren und dem Massepotential ver­ bunden ist, verbunden ist, und der invertierende Eingangsan­ schluß mit einem Verbindungspunkt zwischen den zwei Widerstän­ den, die zwischen der Referenzversorgungsspannung und dem Masse­ potential verbunden sind, verbunden ist, wobei der Transistor einen Gateanschluß besitzt, der mit dem Ausgangsanschluß des Vergleichers verbunden ist, der Sourceanschluß mit dem Massepo­ tential verbunden ist und der Drainanschluß mit den Gatean­ schlüssen der zwei seriell verbundenen Leistungstransistoren verbunden ist.

18. Halbleiterbauelement nach Anspruch 5, worin der Vergleicher einen invertierenden Eingangsanschluß besitzt, der mit einer Anode einer Diode und mit der Referenzspannungsversorgung über einen ersten Widerstand verbunden ist, dessen eine Kathode mit dem Massepotential verbunden ist und einen nichtinvertierenden Eingangsanschluß besitzt, der mit einem Verbindungspunkt zwi­ schen dem zweiten und dritten Widerstand verbunden ist, wobei das andere Ende des dritten Widerstands mit der Referenzstrom­ versorgung verbunden ist und der Transistor einen Gateanschluß besitzt, der mit dem Ausgangsanschluß des Vergleichers verbunden ist, sowie einen Drainanschluß, der mit den Gateanschlüssen der zwei Leistungstransistoren verbunden ist und einen geerdeten Sourceanschluß.

19. Halbleiterbauelement nach Anspruch 16, worin die Treiber­ schaltung eine Halbbrücke aus CMOS-Elementen besitzt.

20. Halbleiterbauelement nach Anspruch 19, worin die CMOS-Elemente aus einem Doppeldiffusions-P-Kanal-MOS-Transistor vom vertikalen Typ und einem Doppeldiffusions-N-Kanal-MOS-Tran­ sistor vom lateralen Typ bestehen, wobei beide CMOS-Elemente in­ tegral auf dem gleichen Halbleiterchip hergestellt sind.

21. Halbleiterbauelement nach Anspruch 20, worin die CMOS-Elemente aus einem P-Kanal-MOS-Transistor bestehen, in dem eine p-Typ-Schicht auf einem hochdotierten p⁺-Typ-Siliziumsubstrat unter Verwendung eines epitaktischen Aufwachsverfahrens ausgebildet ist und ein n-Typ-Bereich auf der p-Typ-Schicht ausgebildet ist, um den P-Kanal-MOS-Transistor- Bereich auszubilden, wobei dieser Bereich voneinander getrennte n-Typ-Basisbereiche und, einen p-Typ-Sourcebereich besitzt, der sich zwischen den voneinander getrennten p-Typ-Sourcebereichen befindet, besitzt und die n-Typ-Basisbereiche zwischen dem p-Typ-Sourcebereich und der p-Typ-Schicht, die als ein Kanalbe­ reich dienen, einen gate-isolierenden Film, der auf dem Kanalbe­ reich ausgebildet ist, um die Gateelektrode des P-Kanal-MOS-Transistors zu bilden und mittels des isolierenden Films isoliert ist und geöffnet ist, um die Sourceelektrode da­ rauf auszubilden, eine Drainelektroden auf der Rückseite des p⁺-Typs-Siliziumsubstrats ausgebildet ist und aus einem N-Kanal-MOS-Transistor besteht, der auf dem n-Typ-Bereich gebil­ det ist, p-Typ-Basisbereiche sind voneinander beabstandet inner­ halb des n-Typ-Bereichs vorgesehen, n-Typ-Sourcebereiche sind in den entsprechenden p-Typ-Basisregionen ausgebildet, p-Typ-Basisbereiche erstrecken sich von den Sourcebereichen zu dem n-Typ-Bereich, der als Kanalbereich dient, eine Gateelek­ trode ist auf dem Kanalbereich über einem gate-isolierenden Film ausgebildet und mittels eines weiteren isolierenden Films iso­ liert, wobei der andere isolierende Film geöffnet ist, um die Sourceelektrode und die Drainelektrode zu bilden.

22. Halbleiterbauelement nach Anspruch 21, worin die Drainelek­ trode des P-Kanal-MOS-Transistors mit der Drainelektrode des N-Kanal-MOS-Transistors innerhalb des gleichen Siliziumsubstrats mittels eines zusätzlich hinzugefügten p⁺-Typ-Bereiches verbun­ den ist.

23. Halbleiterbauelement nach Anspruch 22, worin der weitere isolierende Film auf der Drain- und Sourceelektrode des N-Kanal-MOS-Transistors ausgebildet ist, um diese zu isolieren, die Vielzahl von Drainelektroden über einen Draht mit einer Öff­ nung, die sich in dem weiteren isolierenden Film befindet, verbunden ist.

24. Halbleiterbauelement nach Anspruch 23, worin die P-Kanal-MOS-Transistoren und die N-Kanal-MOS-Transisistoren ab­ wechselnd zueinander für jeden Transistor in der Längsrichtung des p⁺-Typs-Silizium-Substrats angeordnet sind.

25. Halbleiterbauelement nach Anspruch 23, worin die P-Kanal-MOS-Transistoren und N-Kanal-MOS-Transistoren in Form von Zacken eines Kammes angeordnet sind, so daß die Zacken dieses Kammes abwechselnd ineinander eingreifen.