DE102005039371A1

DE102005039371A1 - Halbleitervorrichtung

Info

Publication number: DE102005039371A1
Application number: DE102005039371A
Authority: DE
Inventors: Tsuyoshi Kawasaki Mitsuda
Original assignee: NEC Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2004-08-20
Filing date: 2005-08-19
Publication date: 2006-03-23
Anticipated expiration: 2025-08-20
Also published as: CN100514859C; CN1738202A; US7248078B2; DE102005039371B4; US20060038584A1

Abstract

Die Halbleitervorrichtung gemäß der vorliegenden Erfindung hat einen Ausgangs-MOS-Transistor M0, einen MOS-Transistor M3, der zwischen ein Gate G1 des Ausgangs-MOS-Transistors M0 und die Massespannung GND geschaltet ist, einen parasitären Transistor Tr1, der parallel zu dem MOS-Transistor M3 gebildet wird, wobei der Substratanschluss des MOS-Transistors M3 eine Basis ist, und eine Steuerschaltung für den parasitären Transistor zum Steuern des Leitendzustandes des parasitären Transistors Tr1, basierend auf der Energieversorgungsspannung Vcc.

Description

HINTERGRUND DER ERFINDUNG
1. Erfindungsgebiet
Die vorliegende Erfindung betrifft eine Halbleitervorrichtung und insbesondere eine Halbleitervorrichtung mit einer Überstromschutzschaltung zum Schützen der Ausgangstransistoren gegenüber einem Überstrom.

In Kraftfahrzeugen und Hauselektrikausrüstung werden Leistungsgeräte (als Leistungs-ICs oder Leistungshalbleiter bezeichnet) zur Steuerung von Starkstrom und Hochspannungen verwendet. Leistungsgeräte haben die Funktion, Ausgangstransistoren gegenüber Starkstrom zu schützen, da anomaler Starkstrom (Überstrom) der in die Ausgangstransistoren infolge einer derartigen Störung wie beispielsweise einem Lastkurzschluss fließt, die Ausgangstransistoren zerstören kann.

14 und 15 sind Schaltbilder, die die Konfiguration eines herkömmlichen Leistungsgerätes darstellen. Dieses herkömmliche Leistungsgerät 101 ist ein Schalter zum Steuern des Stroms, der durch die Last 102 fließt, und dieser Schalter verwendet einen MOSFET (Metalloxidhalbleiter-Feldeffekttransistor, im Nachfolgenden als MOS-Transistor bezeichnet). Da der Schalter an der Seite einer Energieversorgung (Batterie) anstatt an der Seite einer Last installiert ist, wird dieser als ein Schalter am heißen Ende bezeichnet.

Wie die 14 und die 15 zeigen, hat das herkömmliche Leistungsgerät 101 einen Ausgangs-MOS-Transistor M110 zum Steuern des Stromes der Last 102, eine Ladungspumpe 103 zum Erzeugen der Gate-Spannung zum Ein-Schalten des Ausgangs-MOS-Transistors M110 und eine Überstromschutzschaltung 104 zum Schützen des Ausgangs-MOS-Transistors M110 vor Überstrom. Die Überstromschutzschaltung 104 hat ferner eine Detektorschaltung 105 zum Detektieren eines Überstroms und einen MOS-Transistor M111 zum Entladen der Gate-Ladungen des Ausgangs-MOS-Transistors M110, wenn die Detektorschaltung 105 einen Überstrom detektiert.

Die Batterie, welche die Energieversorgung ist, ist an den Vcc-Anschluss (Energieversorgungsanschluss) angeschlossen, die Massespannung GND ist an den GND-Anschluss (Masseanschluss) angeschlossen, und die Last ist an den AUS-Anschluss angeschlossen.

Beispielsweise wird der Ausgang der Ladungspumpe 103 durch ein Steuersignal von außerhalb EIN/AUS-geschaltet, und der Ausgangs-MOS-Transistor M110 wird durch das Ausgangssignal der Ladungspumpe 103 EIN/AUS-geschaltet. Wenn ein Überstrom detektiert wird, entlädt die Detektorschaltung 105 die Gate-Ladungen des Ausgangs-MOS-Transistors M110 durch Einschalten des MOS-Transistors M111 und schaltet den Ausgangs-MOS-Transistor M110 aus, um zu verhindern, dass der Ausgangs-MOS-Transistor M110 durch einen Überstrom zerstört wird.

Das Leistungsgerät 101 der 14 und das Leistungsgerät 101 der 15 sind Beispiele, bei denen das Ziel des Anschlusses der Source des MOS-Transistors M111 unterschiedlich ist. Die Source des MOS-Transistors M111 der 14 ist mit dem GND-Anschluss (Masseanschluss) verbunden, und die Source des MOS-Transistors M111 der 15 ist mit dem AUS-Anschluss (Ausgangsanschluss) verbunden. Wenn die Last kurzgeschlossen ist, ist der AUS-Anschluss an die Massespannung GND angeschlossen, so dass die Leistungsgeräte der 14 und 15 den gleichen Vorgang durchführen.

16 ist ein Zeitablaufplan, wenn die Last in einem herkömmlichen Leistungsgerät kurzgeschlossen ist. Ein Kurzschließen der Last bedeutet, dass der AUS-Anschluss an die Massespannung GND angeschlossen ist, ohne dass diese durch die Last geht, und zwar durch einen Grund wie beispielsweise eine abisolierte Isolierbeschichtung und einen losen Verbinder. Wenn die Last kurzgeschlossen ist, fällt die Energieversorgungsspannung Vcc am Vcc-Anschluss auf einen Pegel nahe 0 V der Massespannung GND. Dies ist deshalb der Fall, weil, wenn der Draht zwischen der Batterie und dem Leistungsgerät lang ist, die Impedanz dieses Drahtes sehr viel höher als der EIN-Widerstand (mehrere m – mehrere zehn mΩ) des Ausgangs-MOS-Transistors wird, und wenn die Last kurzgeschlossen ist, wird der größte Teil der Spannung der Batterie durch den Draht verbraucht.

Durch die Last wird auch kein Strom mehr verbraucht, so dass der Ausgangsstrom IOUT anomal stark wird. Infolge des Überstroms erhitzt sich der Ausgangs-MOS-Transistor M110 und wenn der Überstrom in diesem Zustand weiter fließt, wird der Ausgangs-MOS-Transistor M110 durch diese Hitze zerstört. Daher muss der Ausgangs-MOS-Transistor M110 so schnell wie möglich abgeschaltet werden.

Wenn jedoch die Energieversorgungsspannung Vcc extrem niedrig ist, wie beispielsweise 0 V, kann die Überstromschutzschaltung 104 nicht normal arbeiten. Wenn beispielsweise die Energieversorgungsspannung Vcc die Betriebsspannung der Detektorschaltung 105 ist oder niedriger, kann der Überstrom nicht detektiert werden, und wenn die Energieversorgungsspannung Vcc gleich dem Schwellwert des MOS-Transistors M111 oder niedriger ist, schaltet der MOS-Transistor M111 nicht ein, so dass die Gate-Ladungen des Ausgangs-MOS-Transistors M110 nicht entladen werden können. Daher kann der Ausgangs-MOS-Transistor M110 nicht ausgeschaltet werden, und der Ausgangs-MOS-Transistor M110 bricht durch.

Als eine herkömmliche Halbleitervorrichtung mit einer Schaltung ähnlich der 14 und der 15 ist die in der japanischen offengelegten Patentanmeldung Nr. 2001-160746 offenbarte bekannt.

Wie vorstehend beschrieben, kann im Fall einer herkömmlichen Halbleitervorrichtung, wie beispielsweise eines Leistungsgerätes, der Ausgangstransistor nicht abgeschaltet werden und der Ausgangstransistor bricht durch, wenn die Energieversorgungsspannung extrem niedrig ist, während ein Überstrom erzeugt wird.

ZUSAMMENFASSUNG DER ERFINDUNG

Eine Halbleitervorrichtung gemäß der vorliegenden Erfindung hat einen Ausgangstransistor, der zwischen einem ersten Energieversorgungsanschluss und einem Ausgangsanschluss geschaltet ist und leitet einen Ausgangsstrom in Übereinstimmung mit einem Signal, das an einen Stromsteueranschluss derselben angelegt ist, hindurch, ein Überstromschutzelement, das zwischen dem Stromsteueranschluss und einen zweiten Energieversorgungsanschluss geschaltet ist, eine Detektorschaltung, an die über den ersten Energieversorgungsanschluss eine Spannung angelegt ist, die einen Strom detektiert, der durch den Ausgangstransistor fließt, um ein Detektionssignal an einem ersten Steueranschluss des Überstromschutzelementes bereitzustellen, und eine zweite Detektorschaltung, an die eine Spannung über den ersten Energieversorgungsanschluss angelegt ist, die einen Strom detektiert, der durch den Ausgangstransistor fließt, um ein Detektionssignal an einen zweiten Steueranschluss des Überstromschutzelementes bereitzustellen, und die bei einer Spannung betrieben wird, die niedriger als bei der ersten Detektorschaltung ist.

Gemäß der Halbleitervorrichtung detektiert die zweite Detektorschaltung den Überstrom, wenn in den Ausgangstransistor ein Überstrom fließt, um zu bewirken, dass das Überstromschutzelement arbeitet, und dann detektiert die erste Detektorschaltung den Überstrom, um zu bewirken, dass das Überstromschutzelement arbeitet. Somit kann, selbst wenn eine Energieversorgungsspannung zu niedrig ist, um die erste Detektorschaltung zu betreiben, der Ausgangstransistor zuverlässig abgeschaltet werden, und der dielektrische Zusammenbruch des Ausgangstransistors wird vermieden.

KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die vorstehenden und weitere Aufgaben, Vorteile und Merkmale der vorliegenden Erfindung gehen aus der folgenden Beschreibung anhand der begleitenden Zeichnungen im Einzelnen hervor, in welchen zeigt:
1 ein Blockschaltbild, das das System darstellt, welches ein Leistungsgerät gemäß der vorliegenden Erfindung enthält;
2 ein Blockschaltbild, das das Leistungsgerät gemäß der vorliegenden Erfindung darstellt;
3 ein Schaltbild, das das Leistungsgerät gemäß der vorliegenden Erfindung darstellt;
4A und 4B jeweils ein Schaltbild, das eine zweite Detektorschaltung gemäß der vorliegenden Erfindung darstellt
4C eine Draufsicht auf eine Halbleitervorrichtung gemäß der vorliegenden Erfindung;
5 ein Schaltbild, das die zweite Detektorschaltung gemäß der vorliegenden Erfindung darstellt;
6 ein Zeitablaufplan, der das Leistungsgerät gemäß der vorliegenden Erfindung darstellt;
7 ein Schaltbild, das die zweite Detektorschaltung gemäß der vorliegenden Erfindung darstellt;
8 ein Schaltbild, das die zweite Detektorschaltung gemäß der vorliegenden Erfindung darstellt;
9 ein Schaltbild, das die zweite Detektorschaltung gemäß der vorliegenden Erfindung darstellt;
10A bis 10D jeweils Schaltbilder, die eine Konstantspannungsquelle darstellen, die für die zweite Detektorschaltung gemäß der vorliegenden Erfindung verwendet wird;
11 ein Schaltbild, das die zweite Detektorschaltung gemäß der vorliegenden Erfindung darstellt;
12 ein Schaltbild, das das Leistungsgerät gemäß der vorliegenden Erfindung darstellt;
13 ein Schaltbild, das die zweite Detektorschaltung gemäß der vorliegenden Erfindung darstellt;
14 ein Schaltbild, das ein herkömmliches Leistungsgerät darstellt;
15 ein Schaltbild, das ein herkömmliches Leistungsgerät darstellt; und
16 ein Zeitablaufplan, der ein herkömmliches Leistungsgerät darstellt.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
Ausführungsform 1
Es wird nun die Konfiguration eines Systems, das das Leistungsgerät gemäß der Ausführungsform 1 der vorliegenden Erfindung hat, beschrieben. Dieses System ist ein System, das beispielsweise in einem Kraftfahrzeug installiert ist, und ist ein System zur Steuerung des Stroms, der mittels des Leistungsgerätes durch die Last fließt und die Last treibt.
Wie die 1 zeigt, hat dieses System eine ECU (elektrische Steuereinheit) 11, eine Relaisbox 12, eine Last 4, eine Batterie 5 für die Energieversorgung und ein Chassis 6, das ein Metallteil des Wagenkörpers ist, der an die Massespannung GND (GND-Potenzial) angeschlossen ist. Die Batterie 5 und die ECU 11 und die Batterie 5 und die Relaisbox 12 sind durch Drähte, wie beispielsweise einen Kabelbaum, verbunden.
Ein Ende der Last 4 ist an das Leistungsgerät 1a angeschlossen und das andere Ende ist am Chassis 6 an Masse gelegt. Die Last 4 sind die Frontscheinwerfer, die elektrischen Fensterheber, ABS und Motorventile, denen der Strom von dem Leistungsgerät 1a der ECU 11 und der Relaisbox 12 zugeführt wird, die basierend auf diesem Strom arbeiten.
Die ECU 11 hat das Leistungsgerät 1a, den Mikroprozessor 2 und den Regler 3. Das Leistungsgerät 1a, der Mikroprozessor 2 und der Regler 3 sind beispielsweise jeweils Ein-Chip-Halbleitervorrichtungen, können aber eine beliebige Anzahl von Chips aufweisen.
Stabile Leistung, die vom Regler 3 zugeführt wird, betreibt den Mikroprozessor 2. Der Mikroprozessor 2 ist mit dem Leistungsgerät 1a so verbunden, dass er an/von dem Leistungsgerät 1a Signale eingibt/ausgibt. Der Mikroprozessor 2 gibt ein Steuersignal zum Steuern des Stroms der Last 4 an das Leistungsgerät 1a aus und das Anomaliesignal 10, das einen anomalen Zustand des Leistungsgerätes 1a anzeigt, wird vom Leistungsgerät 1a eingegeben.
Das Leistungsgerät 1a ist mit dem Mikroprozessor 2 und der Last 4 verbunden. Das Leistungsgerät 1a steuert den Strom, der durch die Last 4 fließt in Übereinstimmung mit einem Steuersignal, das vom Mikroprozessor 2 eingegeben wird. Das Leistungsgerät 1a detektiert den Anomaliestatus, wie beispielsweise einen Überstrom oder eine Überhitzung und gibt ein Anomaliesignal an den Mikroprozessor 2 aus. In der ECU 11 kann eine Anzahl von Leistungsgeräten 1a installiert sein. Die Relaisbox 12 ist eine Box, in der eine Anzahl von Schaltern installiert sind und hat nur eine Anzahl von Leistungsgeräten 1b, anders als die ECU 11. In diesem Fall steuern die Anzahl Leistungsgeräte 1b den Strom, der durch die Anzahl Lasten 4 fließt in Übereinstimmung mit einem Steuersignal, das von außerhalb eingegeben wird.
Für den Fall, dass die Last eine relativ moderate Sicherheit und einfache Steuerung erfordert, wie beispielsweise die Frontscheinwerfer und die Fensterheber, wird die Relaisbox 12 verwendet und für den Fall einer Last, die eine hohe Sicherheit und eine komplizierte Steuerung benötigt, wie beispielsweise die ABS-Steuerung und die Motorsteuerung, wird die ECU 11 verwendet.
Dieses System ist nicht auf ein Kraftfahrzeug begrenzt, sondern kann ein System sein, das durch Starkstrom oder Hochspannung betrieben wird wie beispielsweise ein elektrisches Haushaltsgerät und Roboter. Beispielsweise hat dieses System eine Konfiguration, bei der ein Überstrom am Leistungsgerät erzeugt wird, und die Energieversorgungsspannung fällt, wenn ein Ausfall wie beispielsweise ein Kurzschluss auftritt.
Nun wird die Konfiguration des Leistungsgerätes gemäß der vorliegenden Erfindung anhand der 2 beschrieben. Dieses Leistungsgerät 1a ist anstatt an der Seite der Last an der Seite der Batterie installiert und arbeitet als ein Schalter am heißen Ende.
Wie in der 2 gezeigt, hat das Leistungsgerät 1a einen Ausgangs-MOS-Transistor (MOS-Transistor für den Ausgang) M0, eine Überstromschutzschaltung 21, eine Ladungspumpe 22, eine Klemmschaltung 23, eine Überhitzungsschutzschaltung 24 und eine Anomalieausgangsschaltung 25. In dem Leistungsgerät 1a wird die Schaltung außerhalb des Ausgangs-MOS-Transistors M0 als Steuerschaltung bezeichnet. Das Leistungsgerät 1a ist nicht auf dieses Beispiel begrenzt, sondern kann andere Konfigurationen haben, und insbesondere kann eine beliebige Konfiguration für einen anderen Teil als die Überstromschutzschaltung verwendet werden, wie dies später anhand der 3 beschrieben wird.
In dem Leistungsgerät 1a wird ein Steuersignal vom Mikroprozessor 2 über den EIN-Anschluss (Eingangsanschluss) eingegeben, und ein Anomaliesignal wird über den DIAG (Diagnose) -Anschluss an den Mikroprozessor 2 ausgegeben. In dem Leistungsgerät 1a wird die Energieversorgungsspannung Vcc (erstes Energieversorgungspotenzial) von der Batterie 5 über den Vcc-Anschluss (Energieversorgungsanschluss) zugeführt, und Strom wird über den AUS-Anschluss (Ausgangsanschluss) an die Last 4 ausgegeben und über den GND-Anschluss (Masseanschluss) an die Massespannung GND (zweites Energieversorgungspotenzial) an Masse gelegt.
Der Ausgangs-MOS-Transistor M0 ist ein Schalter zum Steuern des Stromes, der an die Last 4 ausgegeben wird. Im Allgemeinen sind MOS-Transistoren in Abhängigkeit von den strukturellen Unterschieden als Horizontalelement, bei dem Strom in einer Richtung parallel zur Substratoberfläche fließt, und ein Vertikalelement klassifiziert, bei dem Strom in einer Vertikalrichtung fließt. Das Vertikalelement, bei dem eine der Hauptelektroden an der Basisseite des Halbleiterelementes ist, ist bezüglich des Leitungsvermögens pro Flächeneinheit verglichen mit dem Horizontalelement überragend und wird hauptsächlich als ein Element zur Handhabung von hoher Leistung verwendet. Bei diesem Beispiel wird der Vertikal-MOS-Transistor für den Ausgangs-MOS-Transistor M0 und der Horizontal-MOS-Transistor für die anderen MOS-Transistoren verwendet, wie dies später beschrieben wird.
Der Ausgangs-MOS-Transistor M0 kann entweder ein N-Kanal oder ein P-Kanal-Typ sein. Im Fall eines Schalters am heißen Ende kann der P-Kanal-Typ eine Ladungspumpe unnötig machen und die Schaltungen vereinfachen, aber ein N-Kanal-Typ kann das Treibvermögen erhöhen und die Chipgröße vermindern, so dass ein N-Kanal-Typ vorzuziehen ist. In der folgenden Beschreibung wird der Ausgangs-MOS-Transistor M0 als ein N-Kanal-Typ beschrieben, aber selbst wenn ein P-Kanal-Typ verwendet wird, wird der gleiche Vorgang einschließlich des später erwähnten MOS-Transistors M3 oder der zweiten Detektorschaltung 33 durchgeführt, wobei nur die Polarität umgekehrt ist.
In dem Ausgangs-MOS-Transistor M0 ist das Drain mit dem Vcc-Anschluss verbunden, das Gate ist mit der Ladungspumpe 22 verbunden, und die Source ist mit dem AUS-Anschluss verbunden. Der Ausgangs-MOS-Transistor M0 schaltet basierend auf der Gate-Spannung, die an der Ladungspumpe 22 ausgegeben wird, EIN/AUS. Wenn beispielsweise die Gate-Spannung der Schwellwert oder darüber ist, schaltet der Ausgangs-MOS-Transistor M0 ein und verbindet den Vcc-Anschluss und den AUS-Anschluss, und wenn die Gate-Spannung die Schwellwertspannung oder darunter ist, schaltet der Ausgangs-MOS-Transistor M0 aus und unterbricht die Verbindung zwischen Vcc-Anschluss und AUS-Anschluss.
Die Ladungspumpe 22 ist eine Schaltung zur Erhöhung der zugeführten Energieversorgungsspannung Vcc und zum Ausgeben der erhöhten Spannung als Gate-Spannung des Ausgangs-MOS-Transistors M0. Im Fall eines Schalters am heißen Ende ist, wenn ein N-Kanal-MOS-Transistor als Ausgangs-MOS-Transistor M0 verwendet wird, die Konfiguration des Source-Folgers gebildet, und die Source-Spannung folgt der Gate-Spannung. Wenn daher die Gate-Spannung ungenügend ist, erlangt der Ausgangs-MOS-Transistor M0 den EIN-Status nicht ausreichend, und das gewünschte Treibervermögen kann nicht erworben werden. Indem an das Gate durch die Ladungspumpe 22 eine ausreichende Spannung zugeführt wird, wird der Ausgangs-MOS-Transistor M0 ohne Ausfall eingeschaltet. Wenn beispielsweise die Energieversorgungsspannung Vcc 12 V ist, dann werden 22 V nach einer Erhöhung von 10 V dem Gate des Ausgangs-MOS-Transistors M0 zugeführt. Die Ladungspumpe 22 gibt die Gate-Spannung gemäß einem Steuersignal, das vom Mikroprozessor eingegeben wird, auf einem hohen Pegel oder einem niedrigen Pegel aus.
Die Klemmschaltung 23 ist eine Schaltung zum Schützen des Ausgangs-MOS-Transistors M0 vor der gegenelektromotorischen Spannung (negativen Spannung), die beispielsweise durch Ausschalten erzeugt wird. Die Klemmschaltung 23 hat eine Zener-Diode zum Widerstehen der Spannung und eine Diode zur Verhinderung des Rückstroms. Wenn eine gegenelektromotorische Spannung erzeugt wird, wird die gegenelektromotorische Spannung durch die Zener-Diode geklemmt, so dass ein Zusammenbruch des Ausgangs-MOS-Transistors M0 verhindert wird.
Die Überstromschutzschaltung 21 ist eine Schaltung zum Schützen des Ausgangs-MOS-Transistors M0 vor Überstrom, der durch einen Ausfall, wie beispielsweise einen Kurzschluss, der Last 4 erzeugt wird. Wenn ein Überstrom detektiert wird, entlädt die Überstromschutzschaltung 21 die Gate-Ladungen des Ausgangs-MOS-Transistors M0 und stoppt das kontinuierliche Fließen des Überstroms durch Abschalten des Ausgangs-MOS-Transistors M0. Wie später erwähnt, kann die Überstromschutzschaltung 21 den Aus gangs-MOS-Transistor M0 ohne Ausfall abschalten, wenn ein Überstrom erzeugt wird, selbst wenn die Energieversorgungsspannung Vcc radikal fällt.
Die Überhitzungsschutzschaltung 24 ist eine Schaltung zum Schützen des Ausgangs-MOS-Transistors M0 vor Überhitzung. Wenn die Temperatur des Ausgangs-MOS-Transistors M0 eine vorbestimmte Temperatur oder höher erreicht, stoppt die Überhitzungsschutzschaltung 24 den Betrieb der Ladungspumpe 22 und schaltet den Ausgangs-MOS-Transistor M0 ab.
Basierend auf einem Signal, das von der Überstromschutzschaltung 21 und der Überhitzungsschutzschaltung 24 eingegeben wird, gibt die Anomalieausgangsschaltung 25 ein Anomaliesignal vom DIAG-Anschluss an den Mikroprozessor 2 aus.
Nun wird die Konfiguration der Überstromschutzschaltung gemäß der vorliegenden Ausführungsform anhand der 3 bis 5 beschrieben. 3 zeigt die Schaltungen um den Ausgangs-MOS-Transistor M0, die Überstromschutzschaltung 21 und die Ladungspumpe 22 des in der 2 gezeigten Leistungsgerätes. Wie die 3 zeigt, hat die Überstromschutzschaltung 21 eine erste Detektorschaltung 32, die zweite Detektorschaltung 33 und den MOS-Transistor M3.
Die erste Detektorschaltung 32 und die zweite Detektorschaltung 33 sind Schaltungen zum Detektieren des Fließen des Überstroms durch den Ausgangs-MOS-Transistor M0 und Ausgeben eines Steuersignals (Detektorsignals) zum Steuern des Entladens der Gate-Ladungen des Ausgangs-MOS-Transistors M0 auf den MOS-Transistor M3. Die erste Detektorschaltung 32 detektiert den Strom des Ausgangs-MOS-Transistors M0 und gibt ein Detektionssignal an das Gate (ersten Steueranschluss) des MOS-Transistors M3 aus. Die zweite Detektorschaltung 33 detektiert den Strom des Ausgangs-MOS-Transistors M0 und gibt ein Detektionssignal an das Rück-Gate (zweiten Steueranschluss) des MOS-Transistors M3 aus. Die zweite Detektorschaltung 33 beginnt ihren Betrieb bei einer niedrigeren Spannung als diejenige der ersten Detektorschaltung 32. Die erste Detektor schaltung 32 hat eine Steuerschaltung, die mit dem Vcc-Anschluss, dem GND-Anschluss und dem Gate des MOS-Transistors M3 verbunden ist. Beispielsweise detektiert die Steuerschaltung den Überstrom durch Überwachen des Ausgangsstroms IOUT des Ausgangs-MOS-Transistors M0, Umwandeln dieses Überwachungsstroms in die Überwachungsspannung und Vergleichen dieser Überwachungsspannung mit einer vorbestimmten Referenzspannung.
Der MOS-Transistor M3 (erster MOS-Transistor) ist ein Überstromschutzelement zum Schützen des Ausgangs-MOS-Transistors M0 vor Überstrom. Der MOS-Transistor M3 ist eine Schaltung zum Entladen der Ladungen des Gates G1 des Ausgangs-MOS-Transistors M0 an den Masseanschluss (Massespannung GND) basierend auf einem Detektorsignal, das von der ersten Detektorschaltung 32 und der zweiten Detektorschaltung 33 ausgegeben wird. Der MOS-Transistor M3 ist zwischen das Gate G1 des Ausgangs-MOS-Transistors M0 und den GND-Anschluss geschaltet. Wenn beispielsweise ein AUS-Anschluss mit GND (GND-Potenzial) kurzgeschlossen wird, und bewirkt, dass durch den Ausgangs-MOS-Transistor M0 ein Überstrom fließt, gibt die zweite Detektorschaltung 33 ein Detektorsignal an den MOS-Transistor M3 (parasitäre Transistor Tr1 wie später beschrieben), damit dieser arbeitet. In Antwort auf das Detektorsignal entlädt der MOS-Transistor M3 die am Gate G1 akkumulierten Ladungen, um den Ausgangs-Transistor M0 in einen AUS-Zustand (Nichtbetriebszustand) zu schieben. Ferner erhöht die Verschiebung in einen AUS-Zustand das Potenzial des Vcc-Anschlusses, wodurch die erste Detektorschaltung 32 eine Detektoroperation durchführt. Die erste Detektorschaltung 32 gibt ein Detektorsignal an den MOS-Transistor M3 aus, damit dieser einschaltet, woraus resultiert, dass der Ausgangstransistor M0 in den vollständig ausgeschalteten Zustand gebracht wird.
Die 4A zeigt die Konfiguration der zweiten Detektorschaltung 33. Wie die 4A zeigt, hat die zweite Detektorschaltung 33 den Widerstand R1 und den MOS-Transistor M2 zwischen dem Vcc-Anschluss und dem GND-Anschluss in Reihe geschaltet. Ein Ende des Widerstandes R1 (erstes Widerstandselement) ist an den Vcc-Anschluss angeschlossen, und das andere Ende ist an den Drain des MOS-Transistors M2 über den Knoten N1 (Reihenverbindungsknoten) angeschlossen.
Der MOS-Transistor M2 (zweite MOS-Transistor) ist beispielsweise ein N-Kanal-MOS-Transistor, bei dem das Drain an dem Knoten N1 angeschlossen ist, das Gate an den Vcc-Anschluss angeschlossen ist und die Source an den GND-Anschluss angeschlossen ist.
Der mit der zweiten Detektorschaltung 33 verbundene MOS-Transistor M3 ist beispielsweise ein N-Kanal-MOS-Transistor, wobei das Drain an das Gate G1 des Ausgangs-MOS-Transistors M0 angeschlossen ist, das Gate an die erste Detektorschaltung 32 angeschlossen ist, die Source an den GND-Anschluss angeschlossen ist und das Rück-Gate (Substratanschluss) an den Knoten N1 angeschlossen ist.
Durch Schalten der Elemente wie in der 4A gezeigt, wird der parasitäre Transistor Tr1 parasitär zum MOS-Transistor M3. Wenn durch den Ausgangs-MOS-Transistor M0 ein Überstrom fließt, werden die Ladungen des Gates G1 des Ausgangs-MOS-Transistors M0 auch durch diesen parasitären Transistor Tr1 entladen. Die Steuerspannung zum Leiten des parasitären Transistors Tr1 ist niedriger als die Steuerspannung zum Leiten des MOS-Transistors M3. Wenn daher ein Überstrom erzeugt wird, bevor die erste Detektorschaltung 32 arbeitet und den Überstrom detektiert, detektiert die zweite Detektorschaltung 33 den Überstrom, um ein Detektorsignal auszugeben, so dass der parasitäre Transistor Tr1 leitet und die Ladungen an das Gate G1 entlädt. 4B ist eine Ansicht im Schnitt, die einen P-Well 100 darstellt, in welchem der MOS-Transistor M3 gebildet ist. Bei diesem Beispiel ist der MOS-Transistor M3 in dem P-Well 100 ausgebildet, aber er kann auch in dem P-Substrat ausgebildet sein.
Wie die 4B zeigt, ist auf dem P-Well 100 eine Gate-Elektrode 101 ausgebildet. In dem P-Well 100 sind an beiden Seiten der Gate-Elektrode 101 eine N⁺-Drain-Region 102 und eine N⁺-Source-Region 103 ausgebildet. In dem P-Well ist in einem Bereich im Abstand zu der Source-Region eine P⁺-Rück-Gate-Region 104 ausgebildet.
Daher ist durch die Source-Region 103 (N⁺), die Rück-Gate-Region 104 (P⁺) und die Drain-Region 102 (N⁺) der parasitäre Transistor Tr1, der ein Bi-polar-Transistor vom NPN-Typ ist, konstruiert. Drain, Source und Rück-Gate des MOS-Transistors M3 entsprechen dem Kollektor-Emitter bzw. der Basis des parasitären Transistors Tr1. Anders ausgedrückt, in dem parasitären Transistor Tr1 ist der Kollektor an das Gate G1 des Ausgangs-MOS-Transistors M0 angeschlossen, der Emitter ist mit dem GND-Anschluss verbunden, und die Basis ist mit dem Knoten N1 verbunden.
Beispielsweise sind der MOS-Transistor M2 und der MOS-Transistor M3 in verschiedenen Wells ausgebildet. 4C ist eine Draufsicht, die die Halbleitervorrichtung zeigt. Bei dieser Halbleitervorrichtung ist ein P-Well 100a entfernt von einem P-Well 100b angeordnet.
In dem P-Well 100a sind eine Gate-Elektrode 101a, eine Drain-Region 102a und eine Source-Region 303a des MOS-Transistors M3 ausgebildet. Die Gate-Elektrode 101a ist auf dem P-Well 100a ausgebildet, und die Drain-Region 102a und die Source-Region 103a sind innerhalb des P-Well 100a an den beiden Seiten der Gate-Elektrode 101a ausgebildet. Innerhalb des P-Well 100a ist eine Rück-Gate-Region 104a entfernt von der Gate-Elektrode 101a, der Drain-Region 102a und der Source-Region 103a ausgebildet.
In dem P-Well 100b sind eine Gate-Elektrode 101b, eine Drain-Region 102b und eine Source-Region 103b des MOS-Transistors M2 ausgebildet. Ähnlich wie beim P-Well 140a ist die Gate-Elektrode 101b auf dem P-Well 100b ausgebildet, und die Drain-Region 102b, die Source-Region 103b und eine Rück-Gate-Region 104b sind innerhalb des P-Well 100b ausgebildet.
Auf jedem der P-Wells 100a und 100b ist ein Verdrahtungsmuster ausgebildet. Das Verdrahtungsmuster ist über einen Kontakt mit jeder Gate-Elektrode, Drain-Region, Source-Region und Rück-Gate-Region elektrisch verbunden. Ein Verdrahtungsmuster 200a ver bindet das Gate G1 und die Drain-Region 102a. Ein Verdrahtungsmuster 200b verbindet die Detektorschaltung 32 und die Gate-Elektrode 101a. Ein Verdrahtungsmuster 200c verbindet zwischen Source-Region 103a, Source-Region 103b und Rück-Gate-Region 104b. Das Verdrahtungsmuster 200d verbindet den Vcc-Anschluss mit der Gate-Elektrode 101b. Ein Verdrahtungsmuster 200e verbindet die Rück-Gate-Region 104a und die Drain-Region 102b. Die so gebildeten Verdrahtungsmuster ermöglichen eine Verbindung zwischen dem MOS-Transistor M3 und dem MOS-Transistor M2, wie dies in der 4A gezeigt ist, woraus der parasitäre Transistor Tr1 auf dem MOS-Transistor M3 resultiert, wie dies in der 5B gezeigt ist.
5 ist ein Schaltbild in 4A, bei dem der parasitäre Transistor Tr1 zugefügt ist. Anhand der 5 wird die Konfiguration der zweiten Detektorschaltung 33 im Einzelnen beschrieben.
Der Widerstand R1 und der MOS-Transistor M2 bilden die parasitäre Transistor-Steuerschaltung zum Steuern des Leitendstatus des parasitären Transistors Tr1 basierend auf der Energieversorgungsspannung Vcc, und der leitende Status des parasitären Transistors Tr1 wird durch die Spannung des Knotens N1 zwischen Widerstand R1 und MOS-Transistor M2 gesteuert.
Der Widerstand R1 ist ein Beispiel einer Widerstandsschaltung mit einer vorbestimmten Impedanz. Der Widerstand R1 definiert die Spannung des Knotens N1, das heißt die Basis-Emitter-Spannung des parasitären Transistors Tr1. Anders ausgedrückt ist der Wider stand R1 ein Pull-up-Widerstand, der die Spannung des Knotens N1 stabilisiert, wenn der MOS-Transistor M2 bei einer Spannung abschaltet, die gleich der Energieversorgungsspannung Vcc ist.
Der MOS-Transistor M2 schaltet basierend auf der Energieversorgungsspannung Vcc EIN/AUS und ändert die Spannung des Knotens N1, um den Betrieb des parasitären Transistors zu steuern. Der MOS-Transistor M2 schaltet ein, wenn die Energieversor gungsspannung Vcc gleich der Schwellwertspannung oder darüber ist, setzt die Spannung des Knotens N1 auf die Massespannung GND und schaltet den Bi-polar-Betrieb des parasitären Transistors Tr1 ab. Wenn die Energieversorgungsspannung Vcc gleich dem Schwellwert oder darunter ist, schaltet der MOS-Transistor M2 ab, setzt die Spannung des Knotens N1 auf die Energieversorgungsspannung Vcc und startet (schaltet ein) den Bi-polar-Betrieb des parasitären Transistors Tr1 gemäß der Energieversorgungsspannung Vcc.
Der MOS-Transistor M3 führt den EIN/AUS-Betrieb basierend auf dem Stromwert durch, der durch den Ausgangs-MOS-Transistor M0 fließt. Anders ausgedrückt, wenn die erste Detektorschaltung 32 einen Überstrom detektiert, entlädt der MOS-Transistor M3 die Ladungen des Gates G1 des Ausgangs-MOS-Transistors M0 auf die Massespannung GND. Der MOS-Transistor M3 ändert die Gate-Spannung G1 in die Massespannung GND gemäß der Steuerung der ersten Detektorschaltung 32. Wenn beispielsweise das Steuersignal von der ersten Detektorschaltung 32 gleich dem Schwellwert oder darüber ist, schaltet der MOS-Transistor M3 ein und entlädt die Ladungen des Gates G1 und wenn das Steuersignal von der ersten Detektorschaltung 32 gleich dem Schwellwert oder darunter ist, schaltet der MOS-Transistor M3 aus und entlädt die Ladungen des Gates G1 nicht.
Wenn ein Überstrom erzeugt wird und die Energieversorgungsspannung Vcc auf dem niedrigen Status ist, entlädt der parasitäre Transistor Tr1 die Ladungen des Gates G1 des Ausgangs-MOS-Transistors M0 auf die Massespannung GND. Anders ausgedrückt, der parasitäre Transistor Tr1 ändert die Gate-Spannung G1 in die Massespannung GND gemäß der Steuerschaltung des parasitären Transistors so wie der MOS-Transistor M2. Wenn der Basisstrom fließt, wenn die Spannung des Knotens N1 eine vorbestimmte Basis-Emitter-Spannung (Bi-polar-Betriebsspannung) oder darüber ist, schaltet der parasitäre Transistor Tr1 ein und führt den Kollektor-Emitter durch und entlädt die Ladungen des Gates G1. Wenn der Basisstrom nicht fließt, während die Spannung des Knotens N1 auf einer vorbestimmten Basis-Emitter-Spannung (Bi-polar-Betriebsspannung) oder dar unter ist, wird die Schaltung Kollektor-Emitter abgeschaltet, und der parasitäre Transistor Tr1 schaltet ab und die Ladungen des Gates G1 werden nicht entladen.
Die Betriebsspannung des parasitären Transistors Tr1 zum Durchführen des Bi-polar-Betriebes und zum Leiten ist eine Spannung, die niedriger als der Schwellwert (Spannung, die zum Leiten erforderlich ist) der MOS-Transistoren M2 und M3 oder die Betriebsspannung für die Detektorschaltung 105 zur Durchführung des Überstrom-Detektionsvorganges, die beispielsweise 0,6 V ist. Im Allgemeinen ist es in einem Leistungsgerät schwierig, einen Transistor mit einem niedrigen Schwellwert zu bilden, weil beispielsweise die Gate-Elektrode für die hohe Leistung einen dicken Oxidfilm erhält. So wird in der vorliegenden Ausführungsform der Betrieb mit niedriger Spannung durch einen parasitären Transistor ermöglicht, der parasitär zu dem MOS-Transistor ist und nicht durch einen MOS-Transistor. Die zweite Detektorschaltung 33 ist bei einer niedrigeren Spannung als die erste Detektorschaltung 32 betreibbar.
Nun wird anhand der 6 der Betrieb des Leistungsgerätes gemäß der vorliegenden Ausführungsform beschrieben. 6 ist ein Zeitablaufplan, wenn die Last in dem Leistungsgerät 1a kurzgeschlossen wird und zeigt die Signalform der Ausgangsspannung VOUT am AUS-Anschluss, die Energieversorgungsspannung Vcc am Vcc-Anschluss, die Knotenspannung VN1 am Knoten N1 der zweiten Detektorschaltung 33, die Gate-Spannung VG1 am Gate G1 des Ausgangs-MOS-Transistors M0 und den Ausgangsstrom IOUT an dem AUS-Anschluss.
Die Signalform im Normalbetrieb vor dem Kurzschließen der Last ist die in der 6(a) gezeigte. Beispielsweise wird angenommen, dass die Ladungspumpe 22 den hohen Pegel ausgibt und der Ausgangs-MOS-Transistor M0 eingeschaltet ist. Zu diesem Zeitpunkt wird der größte Teil der Spannung durch die Last 4 verbraucht, so dass die Ausgangsspannung VOUT grob den Pegel der Spannung der Batterie 5 erlangt. Da der Ausgangs-MOS-Transistor M0 EIN ist und der EIN-Widerstand des Ausgangs-MOS-Transistors mehrere mΩ, mehrere zehn mΩ ist, wird die Energieversorgungsspannung Vcc eine Spannung, die grob gleich der Ausgangsspannung VOUT ist. Der MOS-Transistor M2 ist wegen der Energieversorgungsspannung Vcc eingeschaltet, so dass die Knotenspannung VN1 ungefähr 0 V wird, die die Massespannung GND ist.
Da die Knotenspannung VN1 0 V ist, führt der parasitäre Transistor Tr1 keine Bi-polar-Operation durch. Es wird kein Überstrom erzeugt, so dass die erste Detektorschaltung 32 keinen Überstrom detektiert und der MOS-Transistor M3 aus ist. Daher wird die Gate-Spannung VG1 die Spannung mit dem hohen Pegel, die der Ausgang der Ladungspumpe 22 ist. Der Ausgangsstrom IOUT ist der Strom, der durch die Last 4 fließt, und wird gemäß der Last 4 ein vorbestimmter Strom.
Unmittelbar nach dem Kurzschließen der Last wird die Signalform wie in der 6(b) gezeigt. Wenn die Last 4 kurzgeschlossen wird und der Ausgangsanschluss AUS an die Massespannung GND gelegt ist, wird die Spannung durch die Impedanz des Drahtes zwischen der Batterie 5 und den Vcc-Anschluss verbraucht. Wenn der EIN-Widerstand des Ausgangs-MOS-Transistors M0 mit Bezug auf die Impedanz des Drahtes zwischen der Batterie 5 und dem Vcc-Anschluss 0 ist, fällt die Ausgangsspannung VOUT nahezu auf 0 V. Da der Ausgangs-MOS-Transistor M0 eingeschaltet ist, fällt die Energieversorgungsspannung Vcc nahezu auf 0 V, gerade so wie die Ausgangsspannung VOUT.
Wenn die Energieversorgungsspannung Vcc auf den Schwellwert des MOS-Transistors M2 oder darunter fällt, schaltet der MOS-Transistor M2 ab. Wenn der MOS-Transistor M2 abschaltet, fließt kein Strom durch den Knoten N1, so dass die Knotenspannung VN1 ungefähr 0 V bleibt, gerade so wie die Energieversorgungsspannung Vcc.
Da die Knotenspannung VN1 rund 0 V bleibt, führt der parasitäre Transistor Tr1 keine Bipolar-Operation durch. Die Energieversorgungsspannung Vcc ist dann ungefähr auf 0 V gefallen, so dass die erste Detektorschaltung 32 nicht arbeiten kann und der MOS-Transistor M3 ausgeschaltet ist. Daher bleibt die Gate-Spannung VG1 auf der Spannung mit dem hohen Pegel, die an der Ladungspumpe 22 ausgegeben wird. Und in dem Ausgangs strom IOUT ist die Last kurzgeschlossen, und der Strom wird dadurch nicht länger verbraucht, so dass ein Überstrom zu fließen beginnt.
Nach der 6(b) wird die Signalform wie in der 6(c) gezeigt. Da der Überstrom weiterhin durch den Ausgangs-MOS-Transistor M0 fließt, beginnt die Temperatur anzusteigen. Weil die Temperatur ansteigt, steigt der Widerstandswert des Ausgangs-MOS-Transistors M0. Und da derselbe Strom selbst dann fließt, wenn der EIN-Widerstand steigt, steigt die Energieversorgungsspannung Vcc, wenn der EIN-Widerstand steigt.
Die Knotenspannung VN1 wird durch den Widerstand R1 eine Spannung, die ungefähr die gleiche wie die Energieversorgungsspannung Vcc ist, weil der MOS-Transistor M2 ausgeschaltet ist. Wenn daher die Energieversorgungsspannung Vcc ansteigt, steigt die Knotenspannung VN1 ebenfalls an.
Nach der 6(c) wird die Signalform wie in der 6(d) gezeigt. Da die Knotenspannung VN1 die Basis-Emitter-Spannung des parasitären Transistors Tr1 ist, fließt der Basisstrom, wenn die Knotenspannung VN1 auf eine vorbestimmte Spannung ansteigt, der Transistor Tr1 beginnt die Bi-polar-Operation und es fließt der Kollektorstrom. Die Zeit von der Kurzschluss-Schaltung einer Last bis zur Bi-polar-Operation ist für den Ausgangs-MOS-Transistor M0 kurz genug, um den Überstrom zu widerstehen und ein experimentelles Beispiel der Zeitspanne ist 800 μs oder kürzer. Daher werden die Ladungen des Gates G1 des Ausgangs-MOS-Transistors M0 durch den parasitären Transistor Tr1 auf die Massespannung GND entladen, und die Gate-Spannung VG1 beginnt zu fallen. Das heißt, wenn die zweite Detektorschaltung 33 den Überstrom detektiert und bei Erzeugen des Überstroms ein Detektorsignal ausgibt, leitet der parasitäre Transistor Tr1, die Ladungen des Gates G1 werden entladen, und der Ausgangs-MOS-Transistor M0 beginnt die Verschiebung in einen AUS-Zustand (Nichtbetriebszustand).
Wenn die Gate-Spannung VG1 fällt, beginnt der Ausgangstransistor M0 den Übergang in den AUS-Zustand, so dass der Ausgangsstrom IOUT ebenfalls beginnt zu fallen. Dann wird der EIN-Widerstand des Ausgangs-MOS-Transistors M0 weiter erhöht, wodurch die Energieversorgungsspannung Vcc weiter steigt. Der Draht zwischen der Batterie 5 und dem Vcc-Anschluss hat eine hohe Induktanzkomponente sowie eine hohe Impedanzkomponente, so dass eine gegenelektromotorische Spannung angelegt wird, wenn sich der Strom ändert. Daher steigt die Energieversorgungsspannung Vcc schnell auf eine Spannung, die höher als die Normalspannung ist, wenn der Ausgangsstrom IOUT fällt.
Wenn die Energieversorgungsspannung Vcc auf den Schwellwert des MOS-Transistors M2 oder höher ansteigt, schaltet der MOS-Transistor M2 ein. Daher fließt vom Knoten N1 zur Massespannung GND ein Strom und die Knotenspannung VN1 fällt ungefähr 0 V. In den parasitären Transistor Tr1 fällt die Basis-Emitter-Spannung, es fließt kein Basisstrom mehr und die Bi-polar-Operation stoppt. Dies stoppt das Entladen der Ladungen des Gates G1 durch den parasitären Transistor Tr1.
Wenn die Energieversorgungsspannung Vcc weiter bis zu der Betriebsspannung der ersten Detektorschaltung 32 ansteigt, wird der Betrieb der ersten Detektorschaltung 32 wieder hergestellt und die Überwachung des Ausgangsstroms IOUT wird möglich. Dann detektiert die erste Detektorschaltung 32, dass der Ausgangsstrom IOUT in einem Überstromzustand ist und gibt das Steuersignal an den MOS-Transistor M3 aus. Durch dieses Steuersignal schaltet der MOS-Transistor M3 ein. Anders ausgedrückt, in der ersten Hälfte der 6(d) werden die Ladungen des Gates G1 durch den parasitären Transistor Tr1 entladen, und in der letzten Hälfte der 6(d) werden die Ladungen des Gates G1 durch den MOS-Transistor M3 entladen.
Durch das Einschalten des MOS-Transistors M3 fällt die Gate-Spannung VG1 nahezu auf 0 V. Dadurch wird der Ausgangs-MOS-Transistor M0 abgeschaltet, und der Ausgangsstrom IOUT fällt auf 0 V. Auf diese Art und Weise wird der Ausgangs-MOS-Transistor M0 ausgeschaltet, wenn durch einen Kurzschluss der Last ein Überstrom erzeugt wird.
Durch Entladen der Gate-Ladungen des Ausgangs-MOS-Transistors unter Verwendung des parasitären Transistors gemäß dieser Konfiguration kann der Ausgangs-MOS-Transistor ausgeschaltet werden, und der Ausgangs-MOS-Transistor wird durch einen Überstrom vor Zusammenbruch geschützt. Da der parasitäre Transistor verwendet wird, kann der Ausgangs-MOS-Transistor sogar dann ausgeschaltet werden, wenn die Energieversorgungsspannung Vcc radikal fällt und die Steuerschaltung, wie beispielsweise die Detektorschaltung nicht länger arbeiten kann.
Wenn die Energieversorgungsspannung die Spannung, mit der die Steuerschaltung arbeiten kann, wieder erlangt, wird der Betrieb des parasitären Transistors gestoppt und der Schutzbetrieb wird durch die Steuerschaltung durchgeführt, so dass der Ausgangs-MOS-Transistor wirksam geschützt werden kann. Die Vergrößerung der Schaltungsfläche kann auch verhindert werden, indem die Konstruktion so ist, dass der parasitäre Transistor für die Gate-Entladung parasitär zum MOS-Transistor ist, der herkömmlicherweise als die Überstromschutzschaltung verwendet wurde.
Ausführungsform 2
Es wird nun das Leistungsgerät gemäß der Ausführungsform 2 der vorliegenden Erfindung beschrieben. In dem Leistungsgerät gemäß der vorliegenden Erfindung unterscheidet sich nur die Konfiguration der zweiten Detektorschaltung 33 aus 5 von der Ausführungsform 1 und die anderen Bereiche sind die gleichen wie bei der Ausführungsform 1, so dass primär die zweite Detektorschaltung 33 beschrieben wird.
7 ist ein Schaltbild, das die Konfiguration der zweiten Detektorschaltung 33 gemäß der vorliegenden Ausführungsform darstellt. In der 7 sind die gleichen Bauteile wie in 5 mit den gleichen Bezugsziffern bezeichnet, und deren Beschreibung wird weggelassen. Die Funktionsweise des Leistungsgerätes unter Verwendung der zweiten Detektorschaltung 33 ist die gleiche wie in 6 gezeigt.
Die zweite Detektorschaltung 33 gemäß der vorliegenden Ausführungsform hat statt dem Widerstand R1 in 5 den Verarmungs-MOS-Transistor M1. In dem Verarmungs-MOS-Transistor M1 ist das Drain mit dem Vcc-Anschluss verbunden, das Gate ist mit der Source verbunden, und die Source ist mit dem Knoten N1 verbunden.
Der Verarmungs-MOS-Transistor M1 ist ein MOS-Transistor vom N-Kanal-Typ und Verarmungstyp und hat Impedanzkomponenten wie der Widerstand R1. Es kann hier irgendeine Schaltung verwendet werden, wenn die Schaltung eine Impedanzkomponente hat und das Potenzial des Knotens N1 auf die Energieversorgungsspannung Vcc hochzieht, wie beispielsweise der Verarmungs-MOS-Transistor M1 und der Widerstand R1.
Der Verarmungs-MOS-Transistor M1 ist ein Verarmungstyp und hat die Eigenschaft, dass in einem Sättigungsbereich ungeachtet der Drain-Source-Spannung ein konstanter Drain-Strom fließt. Der Verarmungs-MOS-Transistor M1 kann, verglichen mit dem Widerstand R1, die Fläche eines Elementes vermindern.
Durch diese Konfiguration wird der Ausgangs-MOS-Transistor gegenüber einem Überstrom unter Verwendung eines parasitären Transistors geschützt, und die Schaltungsfläche kann stärker als bei der Ausführungsform 1 verkleinert werden, indem der Widerstand durch einen Verarmungs-MOS-Transistor ersetzt wird.
Ausführungsform 3
Die vorstehenden Ausführungsformen beschreiben ein Beispiel, bei dem der EIN-Widerstand des Ausgangs-MOS-Transistors so klein ist, dass er relativ zur Impedanz der Verdrahtung zwischen der Batterie und dem Vcc-Anschluss nicht signifikant ist, so dass die Spannung des Vcc-Anschlusses unmittelbar nach dem Kurzschluss auf ungefähr 0 V abfällt. Die folgenden Ausführungsformen beschreiben ein Beispiel, bei dem der Ausgangs-MOS-Transistor eine nicht vernachlässigbare Größe des EIN-Widerstandes hat, so dass die Spannung eines Vcc-Anschlusses direkt nach dem Kurzschluss nicht auf eine Schwellwertspannung des MOS-Transistors M2 oder niedriger abfällt, wodurch das Abschalten des Transistors M2 verhindert wird und der Betrieb des parasitären Transistors Tr untersagt wird.
Es wird nun ein Leistungsgerät gemäß der Ausführungsform 3 der vorliegenden Erfindung beschrieben. In dem Leistungsgerät der vorliegenden Ausführungsform unterscheidet sich nur die Konfiguration der zweiten Detektorschaltung 33 in 5 von der Ausführungsform 1, und die anderen Bereiche sind die gleichen wie bei der Ausführungsform 1, so dass primär die zweite Detektorschaltung 33 beschrieben wird.
9 ist ein Schaltbild, das die Konfiguration der zweiten Detektorschaltung 33 gemäß der vorliegenden Ausführungsform darstellt. In der 9 sind die gleichen Bauelemente wie in 5 und 7 gezeigt mit den gleichen Bezugsziffern bezeichnet und deren Beschreibung wird weggelassen. Die Funktionsweise des Leistungsgerätes, das die zweite Detektorschaltung 33 verwendet, ist die gleiche wie in 6.
Die zweite Detektorschaltung 33 der vorliegenden Ausführungsform hat eine Schaltung zum Einstellen der Spannung, durch welche der MOS-Transistor M2 EIN/AUS schaltet, das heißt eine Gate-Entladespannungs-Einstellschaltung (Steuerspannungseinstellschaltung) 10 zum Einstellen der Steuerspannung für den parasitären Transistor Tr1 zum Durchführen der Gate-Entladung zusätzlich zu der Konfiguration in 7.
Die Gate-Entladungsspannungs-Einstellschaltung 10 hat die Konstantspannungsquelle 9 und den Verarmungs-MOS-Transistor M4.
Die Konstantspannungsquelle 9 ist eine Schaltung oder ein Element zum Erzeugen der Konstantspannung und deren Konfiguration ist beliebig. Beispielsweise kann die Konstantspannungsquelle 9 wie in der 10A–D gezeigt konstruiert sein. 10A ist ein Beispiel unter Verwendung der Zener-Diode D10. 10B ist ein Beispiel, bei dem eine Anzahl von Dioden D11 in Reihe geschaltet sind.
10C ist ein Beispiel, wenn der Dioden-geschaltete MOS-Transistor M10 verwendet wird. Der MOS-Transistor M10 ist ein MOS-Transistor vom N-Kanal-Typ, wobei das Gate und die Source verbunden sind. 10C ist ein Beispiel, bei dem der MOS-Transistor M10 und die Widerstände R10 und R11 verwendet werden. Der Widerstand R10 ist zwischen den Drain und das Gate des MOS-Transistors M10 geschaltet, und der Widerstand R11 ist zwischen das Gate und die Source des MOS-Transistors M10 geschaltet. Diese Widerstände R10 und R11 können die zu erzeugende Spannung einstellen.
Der Verarmungs-MOS-Transistor M4 (zweites Widerstandselement) in 9 ist ein MOS-Transistor vom N-Kanal-Typ und Verarmungstyp. Der Verarmungs-MOS-Transistor M4 ist ein Beispiel einer Schaltung wie der Verarmungs-MOS-Transistor M1, und es kann ein Widerstand allein verwendet werden.
Der Verarmungs-MOS-Transistor M4 ist zwischen dem Vcc-Anschluss und dem Gate des MOS-Transistors M2 installiert, und das Drain ist mit der Konstantspannungsquelle 9 und dem Gate des MOS-Transistors M2 verbunden, das Gate ist mit der Source verbunden und die Source ist an die Massespannung GND angelegt.
In der Ausführungsform 1 schaltet das Leistungsgerät aus, wenn die Energieversorgungsspannung Vcc auf den Schwellwert des MOS-Transistors M2 oder darunter abfällt und schaltet ein, wenn die Energieversorgungsspannung Vcc auf den Schwellwert oder darüber ansteigt, wie dies in der 6 beschrieben ist.
In der vorliegenden Ausführungsform schaltet das Leistungsgerät aus, wenn die Energieversorgungsspannung Vcc die Summe der Spannung der Konstantspannungsquelle 9 und des Schwellwertes des MOS-Transistors M2 ist oder weniger und schaltet ein, wenn die Spannungsversorgungsspannung Vcc die Summe aus der Spannung der Konstantspannungsquelle 9 und des Schwellwertes MOS-Transistors M2 oder darüber ist. Anders ausgedrückt, der parasitäre Transistor Tr1 kann den bi-polaren Betrieb starten, wenn die Energieversorgungsspannung Vcc auf die Summe aus der Spannung der Konstantspannungsquelle 9 und dem Schwellwert des MOS-Transistors M2 oder darunter abfällt.
Die Energieversorgungsspannung Vcc ist bei Kurzschließen der Last durch das Verhältnis der Verdrahtungsimpedanz zwischen der Batterie 5 und dem Vcc-Anschluss und die Impedanz des EIN-Widerstandes des Ausgangs-MOS-Transistors M0 bestimmt. Wenn das Verhältnis der Verdrahtungsimpedanz zwischen der Batterie 5 und dem Vcc-Anschluss und der Impedanz des EIN-Widerstandes des Ausgangs-MOS-Transistors M0 gleich 3 : 1 ist, ist die Energieversorgungsspannung Vcc 3 V, wenn die Batterie 5 12 V hat. Wenn der Schwellwert des MOS-Transistors M2 zu diesem Zeitpunkt 2 V ist, schaltet der MOS-Transistor M2 in der Konfiguration gemäß der Ausführungsform 1 nicht aus, da die Energieversorgungsspannung Vcc 3 V ist. Daher kann der parasitäre Transistor Tr1 nicht betrieben werden. Gemäß der vorliegenden Ausführungsform ist die Summe der Spannung der Konstantspannungsquelle 9 und des Schwellwertes des MOS-Transistors M2 3 V, wenn die Spannung der Konstantspannungsquelle 9 gleich 1 V ist, so dass der MOS-Transistor M2 abschaltet und der parasitäre Transistor Tr1 betrieben werden kann.
Durch diese Konfiguration kann, wenn die Gate-Entladungsspannungs-Einstellschaltung installiert ist, die Energieversorgungsspannung Vcc für den parasitären Transistor zur Durchführung der Gate-Entladung eingestellt werden, so dass der parasitäre Transistor ohne Ausfall gemäß der Energieversorgungsspannung Vcc betrieben werden kann, wenn ein Überstrom erzeugt ist und der Ausgangs-MOS-Transistor kann gegenüber Überstrom geschützt werden.
Ausführungsform 4
Es wird nun ein Leistungsgerät gemäß der Ausführungsform 4 der vorliegenden Erfindung beschrieben. In dem Leistungsgerät gemäß der vorliegenden Ausführungsform unterscheidet sich nur die Konfiguration der zweiten Detektorschaltung 33 in 5 von der Ausführungsform 1, und die anderen Bereiche sind die gleichen wie bei der Ausführungsform 1, so dass primär die zweite Detektorschaltung 33 beschrieben wird.
11 ist ein Schaltbild, das die Konfiguration der zweiten Detektorschaltung 33 gemäß der vorliegenden Erfindung darstellt. In der 11 sind die gleichen Bauelemente wie in 5 und 9 mit den gleichen Bezugsziffern bezeichnet, und deren Beschreibung wird weggelassen. Die Funktionsweise des Leistungsgerätes, das die zweite Detektorschaltung 33 verwendet, ist die gleiche wie in 6.
Die zweite Detektorschaltung 33 gemäß der vorliegenden Ausführungsform ist die Gate-Entladungsspannungs-Einstellschaltung 10 in 9, die ferner den MOS-Transistor M5 zwischen der Konstantspannungsquelle 9 und dem MOS-Transistor M4 aufweist.
Der MOS-Transistor M5 (vierter MOS-Transistor) ist ein N-Kanal-MOS-Transistor, wobei das Drain mit der Konstantspannungsquelle 9 und auch mit dem Gate verbunden ist, das Gate mit dem Gate des MOS-Transistors M2 verbunden ist, und die Source mit dem Drain des MOS-Transistors M4 verbunden ist. Anders ausgedrückt, der MOS-Transistor M5 und der MOS-Transistor M2 bilden eine Stromspiegelkonfiguration und es fließt der gleiche Strom wie im MOS-Transistor M5 in den MOS-Transistor M2.
Bei der Ausführungsform 3 wird die Energieversorgungsspannung Vcc für die im Gate G1 sich ereignende Entladung zum großen Teil durch die Änderung des Schwellwertes des MOS-Transistors M2 beeinflusst, und dieser Schwellwert streut wegen des Herstellungsverfahrens. Wenn beispielsweise der Schwellwert steigt, steigt die Spannung, bei der der MOS-Transistor M2 abschaltet und der parasitäre Transistor Tr1 arbeitet, und wenn der Schwellwert sinkt, sinkt die Spannung, bei der der MOS-Transistor M2 abschaltet und der parasitäre Transistor Tr1 arbeitet.
In der vorliegenden Ausführungsform ist der MOS-Transistor M5 ein MOS-Transistor mit der gleichen Struktur (Größe, Abmessungen) wie der MOS-Transistor M2, so dass der Einfluss der Streuung des Schwellwertes vermindert werden kann. Beispielsweise können der MOS-Transistor M5 und der MOS-Transistor M2 MOS-Transistoren sein, die grob die gleiche Struktur haben, indem sie durch das gleiche Herstellungsverfahren erzeugt worden sind.
Durch diese Konfiguration kann die Gate-Entladungsspannungs-Einstellschaltung die Energieversorgungsspannung Vcc einstellen, bei der der parasitäre Transistor die Gate-Entladung durchführt und durch Installieren des MOS-Transistors mit der gleichen Struktur wir der MOS-Transistor zur Steuerung des Betriebes des parasitären Transistors kann der parasitäre Transistor exakt betrieben werden ohne dass er dem Einfluss der Herstellungsstreuung unterzogen ist und der Ausgangs-MOS-Transistor kann gegenüber einem Überstrom geschützt werden.
Ausführungsform 5
Es wird nun ein Leistungsgerät gemäß der Ausführungsform 5 der vorliegenden Erfindung beschrieben. In dem Leistungsgerät gemäß der vorliegenden Ausführungsform unterscheidet sich lediglich die Konfiguration der zweiten Detektorschaltung 33 in 3 und 5 von der Ausführungsform 1, und die übrigen Bereiche sind die gleichen wie in der Ausführungsform 1, so dass primär die zweite Detektorschaltung 33 beschrieben wird.
12 zeigt Schaltungen um den MOS-Transistor M0, die Überstromschutzschaltung 21 und die Ladungspumpe 22 des Leistungsgerätes gemäß der vorliegenden Ausführungsform. In der 12 sind die gleichen Bauelemente wie in 3 mit den gleichen Bezugsziffern bezeichnet, und deren Beschreibung wird weggelassen.
Der MOS-Transistor M3 gemäß 3 ist zwischen dem Gate G1 und dem GND-Anschluss installiert, aber der MOS-Transistor M3 der vorliegenden Ausführungsform ist zwischen dem Gate G1 und dem AUS-Anschluss installiert. Wenn ein Überstrom erzeugt wird, entlädt der MOS-Transistor M3 die Ladungen des Gates G1 auf den AUS-Anschluss. Wenn die Last kurzgeschlossen ist, ist der AUS-Anschluss an die Massespannung GND angelegt, so dass der gleiche Vorgang durchgeführt wird.
13 ist ein Schaltbild, das die Konfiguration der zweiten Detektorschaltung 33 gemäß der vorliegenden Ausführungsform darstellt. In der 13 sind die gleichen Bauelemente wie in 5 mit den gleichen Bezugsziffern bezeichnet, und deren Beschreibung wird weggelassen. Die Funktionsweise des Leistungsgerätes, das die zweite Detektorschaltung 33 verwendet, ist die gleiche wie in 6.
Bei der vorliegenden Ausführungsform ist die Source des MOS-Transistors M3, der mit der zweiten Detektorschaltung 33 verbunden ist, nicht mit dem GND-Anschluss verbunden, sondern mit dem AUS-Anschluss. Anders ausgedrückt, wenn ein Überstrom erzeugt wird, führt der parasitäre Transistor Tr1 den bi-polaren Betrieb aus oder der MOS-Transistor M3 schaltet ein, so dass die Ladungen des Gates G1 auf den AUS-Anschluss entladen werden.
Durch diese Konfiguration schützt der parasitäre Transistor den Ausgangs-MOS-Transistor vor einem Überstrom. Selbst wenn die Überstromschutzschaltung eine solche Konfiguration hat, dass die Gate-Ladungen vom Gate des Ausgangs-MOS-Transistors auf den AUS-Anschluss entladen werden, kann die vorliegende Erfindung angewandt werden.
Ausführungsform 6
Es wird nun ein Leistungsgerät gemäß der Ausführungsform 6 der vorliegenden Erfindung beschrieben. Das Leistungsgerät dieser Ausführungsform ist das gleiche wie die Ausführungsform 1 mit Ausnahme der Konfiguration der zweiten Detektorschaltung 33 in 5, und daher konzentriert sich die folgende Beschreibung auf eine Gate-Entladeschaltung.
8 ist ein Schaltbild, das die Konfiguration der zweiten Detektorschaltung 33 gemäß dieser Ausführungsform zeigt. In der 8 sind die gleichen Komponenten wie in den 5 und 7 mit den gleichen Bezugsziffern bezeichnet, so dass deren Beschreibung hier weggelassen ist. Die Funktionsweise des Leistungsgerätes, das die zweite Detektorschaltung 33 verwendet, ist die gleiche wie die von 6.
Die zweite Detektorschaltung 33 dieser Ausführungsform hat zusätzlich zu den Komponenten gemäß 7 eine Diode D1, das zwischen das Gate G1 des Ausgangs-MOS-Transistors M0 und den MOS-Transistor M3 eingesetzt ist. Die Diode D1 hat eine Anode, die mit dem Gate G1 des Ausgangs-MOS-Transistors M0 verbunden ist, und eine Kathode, die mit einem Drain des MOS-Transistors M3 verbunden ist.
Die Diode D1 verhindert ein Rückfließen des Stroms zwischen Gate G1 und Masseanschluss (Massespannung GND). Das heißt, die Diode D1 erlaubt, dass ein Strom vom Gate G1 zum MOS-Transistor M3 fließt, untersagt jedoch das Fließen eines Stromes von dem MOS-Transistors M3 zum Gate G1.
In einigen Fällen ist die Spannung des Gates G1 höher als die Spannung des GND-Anschlusses. Beispielsweise wird mit mehreren Leistungsgeräten eine einzige ECU erzeugt, von denen eines als ein Schalter am heißen Ende dient und der Rest derselben als Schalter an der niedrigen Seite dienen. Die Leistungsgeräte sind gemeinsam mit dem GND-Anschluss verbunden. Bei dieser Konfiguration wird, wenn die Schalter der niedrigen Seite eingeschaltet sind, das Potenzial des GND-Anschlusses ungleich der Massespannung GND, selbst wenn der Schalter am heißen Ende ausgeschaltet ist. Die Spannung des GND-Anschlusses ist dann gleich derjenigen eines Verdrahtungswiderstandes zwischen dem GND-Anschluss und dem Chassis 6, beispielsweise 2 V. Die Massespannung GND an der Seite, wo die Last 4 an Masse gelegt ist, und das Potenzial des Gates G1 sind äquivalent der Spannung des Chassis 6, beispielsweise 0 V. In diesem Fall verhindert die Diode D1 das Rückfließen des Stromes in der Reihenfolge von GND-Anschluss, MOS-Transistor M2, Knoten N1, parasitärem Transistor Tr1 und Gate G1.
Diese Schaltungskonfiguration schützt den Ausgangs-MOS-Transistor vor dem Überstrom unter Verwendung des parasitären Transistors und unterdrückt das Rückfließen des Stroms vom GND-Anschluss und vermeidet einen irrtümlichen Betrieb durch Vorsehen der Diode zwischen dem Gate und dem Ausgangs-MOS-Transistor und dem Gate-Entlade-MOS-Transistor.
Andere Ausführungsformen
In den vorstehenden Beispielen wurde ein MOS-Transistor für den Überstromschutz als der MOS-Transistor, der einen parasitären Transistor bildete, verwendet, aber die vorliegende Erfindung ist hierauf nicht begrenzt, sondern es kann auch ein MOS-Transistor für andere Anwendungen verwendet werden. Beispielsweise kann ein MOS-Transistor verwendet werden, dessen Gate und Source verbunden sind und der immer ausschaltet.
Bei den vorstehenden Beispielen wurde das Leistungsgerät als ein Schalter am heißen Ende beschrieben, aber die vorliegende Erfindung ist nicht hierauf begrenzt, sondern es kann auch ein Schalter am niedrigen Ende verwendet werden, indem das Leistungsgerät an der Seite der Massespannung GND und nicht an der Lastseite installiert wird. In diesem Fall wird ein Überstrom erzeugt, wenn die Last zwischen der Batterie und dem Leistungsgerät kurzgeschlossen ist.
Es ist klar zu ersehen, dass die vorliegende Erfindung nicht auf die vorstehende Ausführungsform begrenzt ist, die ohne Abweichen vom Umfang und Geist der Erfindung modifiziert und geändert werden kann.

Claims

Halbleitervorrichtung mit: einem Ausgangstransistor, der zwischen einem ersten Energieversorgungsanschluss und einem Ausgangsanschluss geschaltet ist und einen Ausgangsstrom in Übereinstimmung mit einem Signal nach außen leitet, das an seinen Stromsteueranschluss angelegt ist; einem Überstromschutzelement, das zwischen den Stromsteueranschluss und einen zweiten Energieversorgungsanschluss geschaltet ist; einer ersten Detektorschaltung, die über den ersten Energieversorgungsanschluss mit einer Spannung gespeist wird, die einen Strom, der durch den Ausgangstransistor fließt, detektiert, um ein Detektorsignal an einem ersten Steueranschluss des Überstromschutzelementes bereitzustellen; und einer zweiten Detektorschaltung, die durch den ersten Energieversorgungsanschluss mit einer Spannung gespeist wird, die einen durch den Ausgangstransistor fließenden Strom detektiert, um ein Detektorsignal an einem zweiten Steueranschluss des Überstromschutzelementes bereitzustellen und die bei einer niedrigeren Spannung als die erste Detektorschaltung arbeitet.
Halbleitervorrichtung nach Anspruch 1, wobei das Überstromschutzelement ein erster MOS-Transistor ist, dessen Gate mit dem ersten Steueranschluss verbunden ist und dessen Substrat mit dem zweiten Steueranschluss verbunden ist.
Halbleitervorrichtung nach Anspruch 2, wobei: die zweite Detektorschaltung ein Widerstandselement und einen zweiten MOS-Transistor aufweist, die zwischen dem ersten Energieversorgungsanschluss und dem zweiten Energieversorgungsanschluss in Reihe geschaltet sind; und ein Reihenschaltungsknoten zwischen dem Widerstandselement und dem zweiten MOS-Transistor mit dem Substrat des ersten MOS-Transistors verbunden ist.
Halbleitervorrichtung nach Anspruch 2, wobei die erste Detektorschaltung eine Steuerschaltung aufweist, die zwischen dem ersten Energieversorgungsanschluss und dem zweiten Energieversorgungsanschluss geschaltet ist, und ein Ausgangsanschluss der Steuerschaltung mit dem Gate des ersten MOS-Transistors verbunden ist.
Halbleitervorrichtung nach Anspruch 3, wobei die erste Detektorschaltung eine Steuerschaltung aufweist, die zwischen dem ersten Energieversorgungsanschluss und dem zweiten Energieversorgungsanschluss geschaltet ist, und ein Ausgangsanschluss der Steuerschaltung mit dem Gate des ersten MOS-Transistors verbunden ist.
Halbleitervorrichtung nach Anspruch 1, wobei bei Fließen eines Überstroms durch den Ausgangstransistor infolge eines Kurzschluss zwischen dem Ausgangsanschluss und dem zweiten Energieversorgungsanschluss die zweite Detektorschaltung ein Detektionssignal an den Überstromschutz erzeugt, um zu bewirken, dass die an dem Stromsteueranschluss akkumulierten Ladungen entladen werden und der Ausgangstransistor in einen Nichtbetriebszustand geschoben wird, und die erste Detektorschaltung ihren Betrieb infolge einer Erhöhung des Potenzials des ersten Energieversorgungsanschluss, resultierend aus der Verschiebung in den Nichtbetriebszustand startet, um den Ausgangstransistor vollständig in einen Nichtbetriebszustand zu bringen.
Halbleitervorrichtung nach Anspruch 2, wobei bei Fließen eines Überstroms durch den Ausgangstransistor infolge Kurzschluss zwischen Ausgangsanschluss und zweitem Energieversorgungsanschluss die zweite Detektorschaltung ein Detektorsignal an den Überstromschutz ausgibt, um zu bewirken, dass die an dem Stromsteueranschluss akkumulierten Ladungen entladen werden und der Ausgangstransistor in einen Nichtbetriebszustand geschoben wird, und die erste Detektorschaltung infolge einer Erhöhung des Potenzials des ersten Energieversorgungsanschluss, die aus der Verschiebung in den Nichtbetriebszustand resultiert, zu arbeiten beginnt, um den Ausgangstransistor vollständig in einen Nichtbetriebszustand zu bringen.
Halbleitervorrichtung nach Anspruch 3, wobei bei Fließen eines Überstroms durch den Ausgangstransistor infolge Kurzschluss zwischen Ausgangsanschluss und zweitem Energieversorgungsanschluss die zweite Detektorschaltung ein Detektorsignal an den Überstromschutz ausgibt, um zu bewirken, dass die an dem Stromsteueranschluss akkumulierten Ladungen entladen werden und der Ausgangstransistor in einen Nichtbetriebszustand geschoben wird, und die erste Detektorschaltung ihren Betrieb infolge einer Erhöhung des Potenzials des ersten Energieversorgungsanschluss, resultierend aus der Verschiebung in den Nichtbetriebszustand startet, um den Ausgangstransistor vollständig in einen Nichtbetriebszustand zu bringen.
Halbleitervorrichtung nach Anspruch 3, wobei das Widerstandselement ein MOS-Transistor vom Verarmungstyp ist.
Halbleitervorrichtung nach Anspruch 3, weiterhin mit einer Konstantspannungsquelle, die zwischen dem ersten Energieversorgungsanschluss und einem Gate des zweiten MOS-Transistors vorgesehen ist.
Halbleitervorrichtung nach Anspruch 3, weiterhin mit einem dritten MOS-Transistor, der mit einem Gate des zweiten MOS-Transistors verbunden ist und im Wesentlichen die gleiche Struktur wie der zweite MOS-Transistor hat.
Halbleitervorrichtung nach Anspruch 1, weiterhin mit einer Diode, die zwischen dem Stromsteueranschluss und das Überstromschutzelement eingesetzt ist und ein Zurückfließen eines Stromes verhindert.
Halbleitervorrichtung nach Anspruch 3, wobei auf einer Hauptfläche eines Halbleitersubstrats in einer isolierten Form eine Anzahl von Wells liegen und der erste MOS-Transistor und der zweite MOS-Transistor in unterschiedlichen Wells liegen.
Halbleitervorrichtung nach Anspruch 1, wobei das Überstromschutzelement über den Ausgangsanschluss mit dem zweiten Energieversorgungsanschluss verbunden ist.
Halbleitervorrichtung nach Anspruch 1, wobei der Ausgangstransistor ein MOS-Transistor vom N-Kanal-Typ ist.
Halbleitervorrichtung nach Anspruch 1, wobei zwischen dem Ausgangsanschluss und dem zweiten Energieversorgungsanschluss eine externe Last geschaltet ist und der erste Energieversorgungsanschluss ein Potenzial hat, das höher als das Potenzial des zweiten Energieversorgungsanschluss ist.