DE4135630C2 - Digitaler Impulsgenerator - Google Patents

Description

Die vorliegende Erfindung betrifft das Gebiet der Impuls­ erzeugung, und insbesondere das Gebiet einer Architektur zur Synthese digitaler Impulse, welche eine genaue Flanken­ plazierung, gute Stabilität von Kanal zu Kanal sowie eine genaue Triggerausgangspositionierung bezüglich jedes beliebigen Impulses in einem Impulsburst ermöglicht.

Aus dem Stand der Technik sind Impulsgeneratoren bekannt, wobei die Eigenschaften der Impulse durch eine Vielzahl von Einstellmöglichkeiten verändert werden können. So ist ein programmierbarer Impulsgenerator aus dem Stand der Technik bekannt, dessen technische Spezifikation im Hewlett-Packard: Measurement/Computation: Electronic Instruments and Systems, 1980, S. 322 und 323, beschrieben ist, und der beispielsweise in der Lage ist, extrem präzise, individuell über Schalter der Frontplatte einstellbare Zeitverzögerungen zu generieren. Dieser Generator ist zur Kalibrierung von Radaranlagen usw. geeignet.

Aufgrund seiner zahlreichen Einstellmöglichkeiten kann angenommen werden, daß diverse Funktionen dieses Generators digital realisiert sind, wobei jedoch die Art der digitalen Realisierung in dem genannten Journal nicht beschrieben ist. Weiterhin ist der gesamte Impulsgenerator nicht für Messungen im Frequenzbereich über 10 MHz geeignet.

Viele Anwender erwerben Impulsgeneratoren, um hiermit digitale Hochgeschwindigkeitsgeräte zu beurteilen, nachdem mit einem Abtastoszilloskop das Verhältnis zwischen einem angelegten Stimulus von einem Impulsgenerator und dem Ansprechen eines in Prüfung befindlichen Gerätes untersucht worden ist. Abtastoszilloskope haben sehr große Bandbreiten. Als Folge der Anstrebung dieser großen Bandbreite ergibt sich jedoch eine Verzögerung von 20 bis 70 Nanosekunden von dem Zeitpunkt der Triggerung des Oszilloskops bis zu dem Zeitpunkt, zu dem es tatsächlich in der Lage ist, seinen Eingang abzutasten. Diese Verzögerung ist als "Vortrigger"-Zeit bekannt und wird für diejenigen Anwender problematisch, die Abtastoszilloskope in Verbindung mit herkömmlichen Impulsgeneratoren verwenden möchten, da herkömmliche Impulsgeneratoren keine Steuerungsmöglichkeit zur genauen Plazierung ihrer Triggerausgangssignale in der Zeit durch die Bedienungsperson vorsehen.

Impulsgeneratoren nach dem Stand der Technik haben auch nur eine beschränkte Fähigkeit zur genauen Positionierung von Triggerimpulsen bezüglich Impulsen, die in einem Impulsburst spät auftreten.

Bei der Prüfung mit einem herkömmlichen Impulsgenerator und einem digitalen Abtastoszilloskop muß das Oszilloskop durch das Trigger-Aus-Signal von dem Impulsgenerator getriggert werden und die Kanalverzögerung des Oszilloskops so einge­ stellt sein, daß das interessierende Intervall betrachtet wird. Um zum Beispiel das "Herüberrollen" ("Rollover") eines 8-Bit-Synchronzählers betrachten zu können, wird man 255 Taktimpulse erzeugen wollen, um den Zähler zu füllen, bevor das interessierende Ereignis tatsächlich auftritt. Das inte­ ressierende Ereignis tritt dann nach 255 Impulsperioden auf. Beträgt die Impulsfrequenz 100 MHz, ergibt sich eine Verzöge­ rung von 2550 Nanosekunden vor dem interessierenden Ereignis. Das typische effektive Zittern ("Jitter") eines herkömmlichen Impulsgenerators bei dieser Einstellung jedoch beträgt 0,05% des programmierten Intervalles, in diesem Fall 1,275 Nano­ sekunden Zittern ausgehend vom Impulsgenerator, wobei das Zit­ tern des Oszilloskops nicht mitgerechnet ist. In dieser Umge­ bung ist offensichtlich die Fähigkeit der Bedienungsperson, Ausgangstaktschwankungen aufgrund anderer Faktoren zu finden, beeinträchtigt.

Bei Impulsgeneratoren nach dem Stand der Technik ist es übli­ cherweise nur möglich, die Hinterflankenplazierung durch die Verzögerung vor der Vorderflanke und der Breite des Impulses zu definieren. Bei diesen Impulsgeneratoren bleibt die Breite auch bei Veränderung der Impulsverzögerung konstant und die Hinterflanke bewegt sich entsprechend.

Wird bei Impulsgeneratoren nach dem Stand der Technik die Periode verändert und die Bedienungsperson möchte jedoch einen Impuls haben, der bezüglich Verzögerung und Breite proportio­ nal derselbe ist, muß die Bedienungsperson explizit neue Werte für Verzögerung und Breite errechnen und setzen. Einige Impulsgeneratoren aus dem Stand der Technik haben einen "Tast­ verhältnis-Modus", welcher die Impulsbreite automatisch neu errechnet, um sie bei Veränderung der Periode bei jedoch noch festen Verzögerungswerten proportional zu halten.

Während es bei einigen Impulsgeneratoren nach dem Stand der Technik möglich ist, ihre internen Oszillatoren mit einer externen Frequenzquelle zu synchronisieren, werden jedoch ihre Triggereingangssignale dann bezüglich der Ausgangsimpulse asynchron, es sei denn, daß die externe Frequenzquelle und der Triggereingang extern exakt und ohne Zeitverlust synchronisierbar sind.

Impulsgeneratoren nach dem Stand der Technik verwenden externe Messungen und Eichungseinstellungen des Benutzers, um die Zeitgenauigkeit ihrer Impulsausgänge zu wahren.

Aufgabe der vorliegenden Erfindung ist es, einen Impulsgenerator mit einer einzigartigen digitalen Architektur zur Verfügung zu stellen, der besser steuerbare Toleranzen, insbesondere Toleranzen von Kanal zu Kanal, erzeugt, der bezüglich eines jeden Impulses, den er erzeugt, ein Trigger-Aus-Signal genau positionieren kann, der es der Bedienungsperson ermöglicht, die Taktung der Hinterflanke direkt festzulegen, der eine Festlegung sowohl der Impulsbreite als auch der Phase als Prozentsatz der Gesamtperiode ermöglicht, wobei der Impulsgenerator dann bei Frequenzänderung automatisch die Breite proportional und seine Phase konstant hält, der eine Vorrichtung zur Steuerung, durch Verwendung eines externen Signals, des Zeitpunkts vorsieht, zu dem Impulsbursts, die auf eine externe Frequenzquelle synchronisiert sind, beginnen werden, der es ermöglicht, daß einige Kanäle mit der Hälfte der Geschwindigkeit der anderen, aber synchronisiert mit diesen, betrieben werden, der es der Bedienungsperson ermöglicht, einen Kanal stillzulegen, wobei dieser jedoch einen Gleichstromspannungsausgang auf einem von der Bedienungsperson festgelegten Pegel hält, und der sich automatisch selbst eicht, wofür die Bedienungsperson lediglich den Ausgang mit einem Eicheingang verbinden muß, um die Eichung durchzuführen.

Die Lösung dieser Aufgabe besteht aus einer Kombination verschiedener Vorrichtungen, wie in Anspruch 1 angegeben. Eine Ausgestaltung ist im Anspruch 2 wiedergegeben.

Der vollständige Gegenstand der vorliegenden Erfindung ergibt sich weiterhin aus allen übrigen Beschreibungsteilen und aus der Figurenbeschreibung.

Die Organisation des Betriebs und das Betriebsverfahren, zusammen mit weiteren Einzelheiten, Merkmalen und Vorteilen werden im einzelnen unter Bezugnahme auf die nachstehende detaillierte Beschreibung der beigefügten Zeichnungen und aus den zeichnerischen Darstellungen verständlich.

Es zeigen

Fig. 1 ein Diagramm einer Modulzuordnung des digitalen Impulsgenerators gemäß der vorliegenden Erfindung,

Fig. 2A und B ein zusammengesetztes Blockschaltbild der Zeit­ basiskarte des digitalen Impulsgenerators gemäß der vorliegenden Erfindung,

Fig. 3A und B ein zusammengesetztes Blockschaltbild der Impuls­ karten des digitalen Impulsgenerators gemäß der vorliegenden Erfindung,

Fig. 4 ein Diagramm zur Erläuterung der Verwendung des Speichers mit wahlfreiem Zugriff (RAM) zur Bestim­ mung der Verzögerung, der Breite und der Periode gemäß der vorliegenden Erfindung,

Fig. 5 ein schematisches Blockschaltbild der Zähler­ schaltungen,

Fig. 6 ein Blockschaltbild zur Erläuterung der Erzeugung präziser Verzögerungen gemäß der vorliegenden Erfindung,

Fig. 7 im Ausschnitt ein schematisches Blockschaltbild der digitalen Verzögerungselemente, die in dem erfin­ dungsgemäßen digitalen Impulsgenerator verwendet werden,

Fig. 8A eine schematische Darstellung der analogen Verzöge­ rungselemente, wie sie in dem erfindungsgemäßen digitalen Impulsgenerator verwendet werden,

Fig. 8B eine Darstellung des Betriebs des analogen Verzögerungselementes aus Fig. 8A,

Fig. 9A eine Darstellung (nicht maßstabsgetreu) dessen, wie "Sliver" und "Verniere" zu den Quanten addiert wer­ den, um jede beliebige gewünschte Flankenplazierung zu erzeugen,

Fig. 9B eine Darstellung der Verwendung eines späten Vorder­ signals,

Fig. 9C eine Darstellung der Verwendung eines späten Hinter­ signals, und

Fig. 9D eine Darstellung des "direkten Durchlaufs"-Modus oder Modus der obersten Oktave.

Der Impulsgenerator der vorliegenden Erfindung hat sechs Be­ triebsmodi: automatisch mit interner Zeitbasis, Burst mit in­ terner Zeitbasis, automatischer Burst mit interner Zeitbasis, automatisch phasengesperrt auf externe Zeitbasis, Burst phasengesperrt auf externe Zeitbasis und automatischer Burst phasengesperrt auf externe Zeitbasis. Bei jedem der automa­ tischen Modi wird ein kontinuierlicher Impulsstrom erzeugt, der die folgenden, von der Bedienungsperson definierten Para­ meter hat: hoher Spannungspegel, niedriger Spannungspegel, Taktverhältnis zu Triggerimpuls, Breite, Periode und Phase. Im Burst-Modus wird ein einziger Burst derartiger Impulse als Reaktion auf ein Triggerereignis erzeugt, wobei der Burst eine von der Bedienungsperson festgelegte Anzahl von Impulsen enthält. Im automatischen Burst-Betrieb werden Bursts nach dazwischentretenden Inaktivitätsintervallen kontinuierlich erzeugt. Ein externes Signal muß stabil und kontinuierlich sein, um ein geeignetes phasengesperrtes Bezugssignal zu sein. Der phasengesperrte Impulsstromausgang kann bei 2ˆN Vielfache oder Unter-Vielfache des Bezugseinganges sein.

Gemäß Fig. 1 kommuniziert eine Mikroprozessoreinheit MPU 12 über einen MPU-Bus 18 mit einer Zeitbasenkarte 14 und Impuls­ karten 16. In der ersten Version dieses zu bauenden Instru­ mentes ist der MPU-Bus ein VXI-kompatibler Bus. Die MPU 12 kommuniziert auch über einen separaten manuellen Schnitt­ stellen-Bus 20 mit einer manuellen Schnittstelle 10. Es sind Einrichtungen zur Kommunikation mit entfernten Bedienungsper­ sonen oder anderen Instrumenten über GPIB- 22 und RS-232- 24 Ports vorgesehen. Ein Hochgeschwindigkeitsbus 26 ermöglicht eine schnelle Kommunikation zwischen den Impulskarten 16 und der Zeitbasiskarte 14. Abgeschirmte verdrillte Leitungspaare 28 führen ein Hochgeschwindigkeitstaktsignal (/TVCO Takte) von der Zeitbasiskarte 14 zu jeder der Impulskarten 16.

Die Zeitbasiskarte 14 hat fünf Verbindungsglieder auf ihrer Vorderseite, einen Triggereingang, einen Triggerausgang, einen Phasensperreingang, einen Rahmen-Sync-Eingang, und einen Zeit­ differenz-Eichungseingang. Der Triggereingang wird dazu ver­ wendet, einem Burst mitzuteilen, wann mit dem Burst-Modus begonnen werden soll. Der Triggerausgang teilt einem anderen Instrument mit, z. B. einem Oszilloskop, wann ein Burst auf­ treten soll. Die fortgeschrittenen Fähigkeiten dieses Trigger­ ausganges sind nachstehend weiter beschrieben. Der Phasen­ sperreingang dient der Verbindung mit dem externen Frequenz­ bezug. Der Rahmen-Sync-Impuls wird in dem auf eine externe Zeitbasis phasengesperrten Burst-Modus zur "Bewehrung" des nächsten Bursts verwendet. Die genaue Taktung des Bursts wird von dem Phasensperreingang bestimmt; sie wird jedoch auf der nächsten Taktflanke nach dem Auftreten des Rahmen-Sync- Einganges auftreten. Der Zeitdifferenz-Eich-Eingang wird als Teil des automatischen Eichverfahrens verwendet, wie es nachstehend im einzelnen ausgeführt ist.

Jede Impulskarte 16 hat zwei Impulserzeugungskanäle. Jeder Kanal hat drei Verbindungsglieder, die mit ihm assoziiert sind, einen Ausgang, einen invertierten Ausgang und einen Wandlereingang. Der Wandlereingang ermöglicht es der Bedie­ nungsperson, die internen Schaltungen der Impulsgeneratoren zu umgehen und nur den Ausgangsverstärker des Impulsgenerators zu verwenden, um einen hochgradigen Quadratimpuls mit steuerbaren hohen und niedrigen Spannungspegeln aus jedwedem bereits ver­ fügbaren Signal zu erzeugen.

Wie nachstehend weiter ausgeführt ist, werden die Zeitbasis­ karte 14 und die Impulskarten 16 mit besonderen Anweisungen von der MPU 12 über den MPU-Bus 18 vor der eigentlichen Impulserzeugung konfiguriert. Sind die Zeitbasenkarte 14 und die Impulskarten 16 erst einmal konfiguriert, arbeiten sie als unabhängige Zustandsmaschinen zur Erzeugung von Impulsen oder Impulsbursts gemäß den im voraus empfangenen Anweisungen, und kommunizieren nach Bedarf miteinander über den Hochgeschwin­ digkeitsbus 26. Ein einfaches Handshake-Verfahren zwischen den Instrumentenkarten ermöglicht es ihnen, sich wieder zu beweh­ ren (′′Schritt zu fassen") und mit zusätzlichen Bursts ohne jegliche Hilfe von der MPU 12 weiterzuverfahren.

Wenn die Impulskarten 16 laufen, halten sie jeweils die Leitung des Hochgeschwindigkeitsbus 26 /folgende unten (= /laufen unten); diese Leitung ist eine geteilte Signal­ leitung mit offenem Kollektor. Wenn die einzelnen Karten ihre Bursts beenden, lassen sie nacheinander die /laufende (/laufen) Leitung los, so daß wenn alle fertig sind, /laufen hoch ist. Dies informiert die Zeitbasiskarte, daß alle Impuls­ karten ihren Lauf abgeschlossen haben. Soll es noch einen weiteren Burst geben, setzt die Zeitbasiskarte /initing (=jeweils eine folgende) niedrig, und auf dem nächsten Zustandstaktgeber setzt jede Impulskarte ebenfalls /initing, wenn sie ihre jeweiligen Initialisierungsroutines beginnen. Bei Abschluß ihres Initialisierungsprozesses nehmen sie alle /initings zurück, bis alle diese Leitung losgelassen haben, und sie ihren Zustand wieder auf hoch wechselt, zur Information der Zeitbasiskarte, daß alle für den Beginn des nächsten Bursts bereit sind.

In Fig. 2 und 2B wird ein triggerbarer spannungsgesteuerter Oszillator (VCO) 30 mit einem Bereich einer Oktave von 325 MHz bis 650 MHz in seiner Frequenz von einer VCO-Steuerspannung aus entweder einer oder zwei (Spannungs)Quellen gesteuert. Eine dieser Quellen ist der Digital/Analog-Wandler (DAC) 34 unter Steuerung der MPU 12. Befindet sich der Digitalimpulsgenerator in einem der Modi, in dem er auf eine externe Zeitbasis synchronisiert ist, erfolgt die Schließung des Schalters 33 durch Zurücknahme des Schleifenöffnungssignals von der Burststeuerzustandsmaschine 50 und eine weitere Quelle der Steuerspannung des triggerbaren VCO-Oszillators wird von der Summationsschaltung 32 zu der Spannung von Digital-Analog-Wandler DAC 34 addiert. Die Phasenfrequenzvergleichsschaltung 36 erfaßt das Verhältnis zwischen Phasensperreingang, der in der M-Divisionsschaltung 38 durch M dividiert wird, und dem vorliegenden triggerbaren VCO-Oszillator 30 Ausgang, nachdem er von der N-Divisionsschaltung 40 in seiner Frequenz herunterdividiert wurde.

Da der Schaltungsaufbau 36 zum Vergleich der Phasenfrequenz im 5-10-MHz-Bereich arbeitet und der Ausgang des triggerbaren VCO-Oszillators von 325 MHz bis 650 MHz beträgt, kann in der Praxis N eine Konstante mit einem Wert von 64 bleiben. M wird von der MPU 12 verändert, um verschiedene 2ˆN Vielfache und Untervielfache der Frequenz des Phasensperreingangssignals zu erzeugen, welches irgendwo im Bereich von 6-600 MHz betragen kann. Hat die Bedienungsperson das gewünschte Verhältnis zwischen interner Zeitbasis und dem Phasensperreingangssignal festgelegt, kann die MPU dieses Verhältnis durch geeignetes Aufbauen der M-Divisionsschaltung 38 bewirken.

Die MPU 12 kann den Frequenzausgang des triggerbaren VCO-Oszillators 30 und des Phasensperreingangssignals messen, indem sie Zählerrücklesesignale von einem eingebauten ("on- board") Frequenzzähler 44 und geeignet ausgewählte Signale an den Multiplexer 42 verwendet. Der Frequenzzähler 44 ist ein viereinhalbstelliger, kristallgesteuerter Frequenzzähler mit Bereichsautomatik.

In den phasengesperrten Betriebsmodi verwendet die MPU 12 Rückmeldungen von dem Frequenzzähler 44 zur Messung der Fre­ quenz des eingehenden Phasensperreingangssignals. Sie setzt dann die Ausgangsspannung des Digital-Analog-Wandlers DAC 34 auf einen Wert, der dieser Frequenz entspricht. Der Schal­ tungsaufbau 36 zum Phasenfrequenzvergleich erzeugt dann eine Korrekturspannung, die jeglichen Phasenunterschied zwischen dem TVCO-Ausgang dividiert-durch-N, und dem Phasensperr­ eingangssignal dividiert-durch-M darstellt, wodurch die TVCO- Takte mit dem Phasensperreingangssignal synchronisiert bleiben.

Ein triggerbarer VCO-Oszillator ist in dem Artikel "Universal Counter Resolves Picoseconds in Time Interval Measurements", von Chu, Allen und Foster beschrieben, welcher im Hewlett- Packard Journal, Ausgabe August 1978 erschienen und hiermit durch Bezugnahme in die Offenbarung miteingeschlossen ist. Im eingeschalteten Zustand legt die MPU 12 unter Verwendung des Digital-Analog-Wandlers DAC 34 eine Reihe von Spannungen an den triggerbaren VCO-Oszillator 30. Während der Anlegung einer jeden Spannung überwacht die MPU 12 die Frequenz des Ausgangs des triggerbaren VCO-Oszillators 30 unter Verwendung des Frequenzzählers 44 und speichert die Ergebnisse dieser Prüfung in einer Tabelle, die es dann der MPU 12 ermöglicht, jede gewünschte Frequenz innerhalb des Bereiches des triggerbaren VCO-Oszillators 30 durch Wahl einer geeigneten Spannung aus dieser Tabelle zu erzeugen.

Der triggerbare VCO-Oszillator 30 wird von dem EIN-Signal von ODER-Gatter 46 aktiviert. EIN trifft zu als Ergebnis entweder eines Triggersignals von der Triggerbedingungsschaltung 48 oder eines Autotriggersignals von der Burststeuerzustands­ maschine 50. Der Triggerbedingungsschaltungsaufbau 48 empfängt ein Triggerfreigabesignal von der Burststeuerzustandsmaschine 50 und Triggerpolaritäts- und Triggerpegelinformation von der MPU 12, sowie das eigentliche Triggereingangssignal von der Vorderseite der Zeitbasiskarte 14.

Die MPU 12 informiert die Burststeuerzustandsmaschine 50 über den Modus, in dem diese arbeiten soll, indem sie lokale Regis­ ter, die eine Erweiterung der Steuerregister 72 (Fig. 3B) sind, mit drei Bit-Information lädt: ein Bit zeigt an, ob der Modus automatisch ist oder nicht, ein weiteres gibt an, ob es sich um einen Burst-Modus handelt und das dritte legt fest, ob der Modus an eine externe Zeitbasis phasengesperrt ist. "Slave"-Burststeuerzustandsmaschinen 60 (Fig. 3A) auf den Impulskarten 16 empfangen nur Informationen, die anzeigen, ob sie sich im Burst-Modus befinden sollen oder nicht. Die Burststeuerzustandsmaschine 50 und die "Slave"-Burststeuerzustandsmaschinen 60 kommunizieren miteinander über die Hochgeschwindigkeitsbussignale /halt, /haltjetzt, zustandstakt, /laufen und /initing ("noch keine Initialisierung"), wie voranstehend beschrieben.

Die Burststeuerzustandsmaschine 50 und die "Slave"-Burst­ steuerzustandsmaschine 60 empfangen programmierende Infor­ mationen im eingeschalteten Zustand, die ihnen mitteilen, wie sie in jedem Modus arbeiten sollen, von ROM-Chips (nicht dargestellt) auf ihren entsprechenden Platinen. Die Zustands­ maschinen sind in Xilinx Wz XC3030PC84-70-Chips der Fa. Xilinx Inc., San Jos´, Kalifornien, Vereinigte Staaten von Amerika ausgeführt, welche auf der Grundlage von programmierenden Informationen, die sie von den ROM erhalten, unterschiedliche logische Konfigurationen annehmen können.

Da der Schaltungsaufbau 36 zum Phasenfrequenzvergleich auf Veränderungen auf seinem Eingang nicht schnell anspricht, erfordert es mehrere Mikrosekunden Betrieb, um die Phasen­ sperrschleife zu stabilisieren. Folglich läuft der triggerbare VCO-Oszillator in allen Betriebsmodi mit Phasensperrung an eine externe Zeitbasis kontinuierlich mit und die TVCO-Takte werden von dem Taktsteuersignal von der Burststeuerzustands­ maschine 50 durch das UND-Gatter 52 geleitet.

Die Burststeuerzustandsmaschine 50 empfängt die Rahmen-Sync- und Phasensperreingänge von der Vorderseite der Zeitbasiskarte 14 und TVCO-Takte von dem Ausgang des triggerbaren VCO- Oszillators. Bei Empfang eines Rahmen-Sync-Einganges in dem Auto-Burst, an eine externe Zeitbasis phasengesperrten Modus wird das Taktsteuersignal an das UND-Gatter 52 hoch gesetzt, um zu ermöglichen, daß die TVCO-Takte an invertierende Pufferverstärker 54 durchgeleitet werden, welche sie als /TVCO-Takte an die Impulskarten weiterreichen. Da die Taktung der Öffnung vom UND-Gatter 52 für den Anfang der Verteilung des ersten Taktes zu der richtigen Phase kritisch ist, verwendet die Burststeuerzustandsmaschine 50 zuerst den Phasensperreingang und dann die TVCO-Takte zur Synchronisierung des Rahmen-Sync-Signales, so daß es ein Taktsteuersignal mit der korrekten Taktung wird.

Im Gegensatz hierzu wird im automatischen Burst-Modus mit interner Zeitbasis das Taktsteuersignal hoch gehalten, so daß das UND-Gatter 52 immer offen ist und der triggerbare VCO- Oszillator für zusätzliche Bursts über das Autotriggersignal an das ODER-Gatter 46 aktiviert wird.

Auch eine Trigger-Aus-Maschine 56 empfängt die /TVCO-Takte von dem UND-Gatter 52 über den Pufferverstärker 55 und spricht auf sie an, indem sie das Trigger-Aus-Signal zu dem richtigen relativen Zeittakt gemäß der Information erzeugt, mit der sie von der MPU vorprogrammiert wurde. In einer bevorzugten Ausführungsform ist die Trigger-Aus-Maschine 56 beinahe völlig identisch mit einem der Kanäle der Impulskarte 16, die in einzelnen nachstehend unter Bezugnahme auf Fig. 3 beschrieben sind, außer, daß sie keinen Muster-RAM 62 aufweist und sie einen zusätzlichen Signalburst empfängt, was bewirkt, daß sie in ihrem aktiven Zustand nur einen Trigger pro Burst und in ihrem inaktiven Zustand einen Trigger pro Impuls erzeugt. Der Muster-RAM 62 ist nicht erforderlich, da die Trigger-Aus-Maschine 56 nur einen einzigen Impuls mit der TVCO-Taktperiode erzeugt, anstelle eines Impulses, zu dessen Definition es eines Musters bedarf.

Der Zeitdifferenz-Eich-Abtaster 53 empfängt TVCO-Takte von dem triggerbaren VCO-Oszillator 30 und einer Zeitdifferenz- Eicheinstellung von der Vorderseite. Er zählt 128 TVCO-Takte und tastet dann den Zeitdifferenz-Eicheingang ab, um seinen Zustand zu diesem Zeitpunkt festzustellen. Er wird während der Initialisierung durch ein Signal "rücksetzen" in einem fertigen Zustand zurückgesetzt, welches eines der Lade- und Rückstellsignale von der Burststeuerzustandsmaschine 50 ist. Das Ergebnis des Abtastvorganges wird von der MPU 12 während des Eichvorganges zurückgelesen, wie nachstehend weiter ausgeführt ist.

Gemäß Fig. 3A, dem Blockdiagramm der Impulskarten 16, gibt die MPU 12 über den MPU-Bus 18 Musterinformationen an den Muster- RAM 62. Nach Fig. 4 ist der Muster-RAM 62 ein 4k mal 8-Bit- Speicher mit wahlfreiem Zugriff. Das in dem Muster-RAM 62 gesetzte Muster soll anfänglich am Eingangspunkt adressiert werden. Die Inhalte des Muster-RAM 62 zwischen dem Eingangs­ punkt und dem Rückschleifenpunkt sind alles Nullen, außer in dem nachstehend besprochenen Ausnahmefall, und wirken als Verzögerung, bevor der erste Impuls auftreten soll. Wie nach­ stehend weiter erläutert ist, wird dieser Muster-RAM 62 ausge­ taktet, jeweils acht Bits bei einem Achtel der Haupttakt­ frequenz, und in einen seriellen Bitstrom mit der vollen Haupttaktfrequenz umgewandelt. Dieser Bitstrom wiederum steuert die Erzeugung eines oder mehrerer Impulse durch den Rest des in Fig. 3A und 3B dargestellten Schaltungsaufbaus.

Um den Muster-RAM 62 an einem Eingangspunkt zu betreten, der nicht das niedrigstwertige Bit an einer bestimmten Adresse ist, wird das Schieberegister 76 von den /lokalen Takten der "Slave"-Burststeuerzustandsmaschine 60 vorgetaktet, welche mit /TVCO Takten durch UND-Gatter 63 kombiniert werden. Gibt die Zeitbasiskarte nicht /TVCO Takte, dann wird /TVCO hoch gehal­ ten, um den /lokalen Takten den Durchtritt zu dem UND-Gatter 63 zu ermöglichen. Umgekehrt, wenn die "Slave"-Burststeuerzu­ standsmaschine 60 die Initialisierung abgeschlossen hat, hält sie die /lokalen Takte hoch, so daß die /TVCO Takte durchlau­ fen können. Daher sind die Haupttakte die ODERierte Summe aus /lokale Takte und /TVCO Takte, wodurch es den "Slave"-Burst­ steuerzustandsmaschinen 60 ermöglicht wird, ein Schiebere­ gister 76 während der Initialisierung vorzutakten, und dem triggerbaren VCO-Oszillator 30 ermöglicht wird, diese Funktion nach Initialisierung und einem Trigger durchzuführen. Rück­ schleifenpunkte sind immer auf dem niedrigstwertigen Bit ihrer Adresse, wodurch jedwedes Erfordernis einer Vortaktung während des Rückschleifenbetriebs entfällt. Ist das gesamte Muster kürzer als acht Bit, wird es wiederholt, um acht Bit zu fül­ len, so daß die Rückschleife auf ein niedrigstwertiges Bit entfallen kann. Aufgrund einer Beschränkung, nach der alle Muster integrale Zweierpotenzen sein müssen, funktioniert dies gut.

Der Bereich zwischen dem Rückschleifenpunkt und dem Speicher­ ende ist im gewöhnlichen Fall durch die Breite des Impulses in zwei Bereiche unterteilt. Die Daten im ersten dieser Bereiche stellen die Zeit dar, zu der der Impuls hoch ist, d. h. seine Breite, und er ist mit Einsen gefüllt. Die Daten im zweiten dieser Bereiche stellen die Zeit dar, zu der der Impuls niedrig ist, und er ist ausschließlich mit Nullen gefüllt. Die Gesamtheit dieser beiden Bereiche stellt die Periode des Impulses dar, während der erste Abschnitt die Impulsbreite definiert (hochverlaufend) und der Rest den Rest der Periode (niedrigverlaufend) definiert. Die Phasenverzögerung, ein Intervall bezüglich einer Bezugszeit, um die der Anfang der Impulsbreite verzögert ist, ist in der Verzögerung zwischen dem Eingangspunkt und dem Rückschleifenpunkt enthalten. Zur Verringerung des Zitterns ("Jitter") und zur Verfügbarmachung einer verzögerungsfreien Rückschleife wird der Muster-RAM 62 nur mit Mustern geladen, die eine gerade Zweierpotenz in ihrer Periode sind. Daher führt das Muster im Muster-RAM 62 in der Tat eine Frequenzteilung auf der Frequenz des Haupttaktes durch.

Der Rückschleifenpunkt wird wiederholt wiedereingegeben, um eine Sequenz identischer Impulse zu erzeugen. In Fig. 3A wird die Anzahl der Wiedereingaben von den Inhalten der höchst­ wertigen 16 Bit des Ausganges des Zählerschaltungsaufbaus 74, Schleifenzählung, bestimmt, und entspricht der Anzahl der Impulse in einem Burst für Impulse, deren Periode länger als acht Bit ist. Für kürzere Impulse, die nur ein, zwei oder vier Bit lang sind, treten mehrfache Impulse bei jedem Verlauf durch die Schleife auf, und jegliche zusätzlichen Impulse, die erforderlich sind, um die von der Bedienungsperson vorgegebene Burstlänge zu erfüllen, werden in dem Verzögerungsbereich kurz vor dem Rückschleifenpunkt gesetzt, welcher sonst mit aus­ schließlich Nullen gefüllt ist. Wenn alle vorgeschriebenen Im­ pulse erzeugt wurden, wie nachstehend weiter ausgeführt ist, erstellt der Zählerschaltungsaufbau die Parkadresse.

Gemäß Fig. 3A und 3B verwendet die MPU 12 (Fig. 1) auch den MPU-Bus 18 zur Abgabe der geeigneten Einstellungen an den Vorder-"Vernier"-Digital/Analog-Wandler DAC 64, Hinter- "Vernier"-Digital/Analog-Wandler DAC 66, Hochpegel- Digital/Analog-Wandler DAC 68, Niederpegel-Digital/Analog- Wandler DAC 70, und die Steuerregister 72. Die Steuerregister enthalten dann einen breiten Bereich an Informationen, einschließlich jeweils fünf Bit Vorder- und Hinter-"Sliver"-Information, ein Bit, das anzeigt, ob der Modus automatisch ist oder nicht, ein Bit, das anzeigt, ob die oberste Oktave gerade verwendet wird (freigegeben), zwei Bit, die anzeigen, ob Vorder- oder Hintersignale verzögert werden sollen, ein Bit zur Freigabe des Wandlers, wenn er verwendet werden soll, und zwei Bit, die den Impulsausgang und sein Komplement freigeben.

Die MPU 12 verwendet auch den MPU-Bus 18 zur Abgabe der Schleifenadressen- und Schleifenzählinformationen an die "Slave"-Burststeuerzustandsmaschine 60. Die "Slave"-Burst­ steuerzustandsmaschine 60 kommuniziert auch zwischen Bursts mit anderen Instrumentenkarten in dem System, und zwar über die Signalleitungen /laufen, /initing (keine Initialisierung), zustandstakt, /haltjetzt, und /halt des Hochgeschwindig­ keitsbus 26. Zustandstakt ist ein 3-MHz-Takt, der die Aktivitäten der Burststeuerzustandsmaschine 50 und der "Slave"- Zustandssteuerzustandsmaschinen 60 synchronisiert, während diese die Initialisierung durchführen und miteinander kommunizieren.

Die /halt- und /haltjetzt-Leitungen werden von der MPU 12 über die Burststeuerzustandsmaschine 50 gesteuert. Die MPU 12 instruiert die Burststeuerzustandsmaschine 50 über eine Nach­ richt auf dem MPU-Bus 18, ein /halt zu setzen. Die Burst­ steuerzustandsmaschine 50 setzt dann ein /halt, indem sie diese Leitung niedrig macht, wodurch den "Slave"-Burststeuer­ zustandsmaschinen 60 auf den Impulskarten 16 mitgeteilt wird, nach Vollendung des nächsten Bursts auf ordentliche Weise anzuhalten.

Befindet sich jedoch das Instrument in einem der beiden auto­ matischen Modi, mit interner Zeitbasis oder auf eine externe Zeitbasis phasengesperrt, wird es kein Ende eines Bursts geben und somit auch keine Gelegenheit für ein ordentliches Abschal­ ten. Unter diesen Umständen setzt die MPU 12 zunächst die /halt-Leitung durch die Burststeuerzustandsmaschine 50 auf der Zeitbasiskarte 14 und pulst dann die /haltjetzt-Leitung vor­ übergehend auf ihren gesetzten Zustand. Die Zeitbasiskarte 14 und die Impulskarten 16 reagieren hierauf durch sofortiges Unterbrechen ihrer Aktivitäten. Wenn sie durch diese beiden Möglichkeiten angehalten werden, nehmen die Impulskarten /laufen zurück und lassen sie hoch gehen. Die /halt-Leitung bleibt während der Zeit, zu der die MPU 12 die verschiedenen Karten über den MPU-Bus 18 programmiert, durch die Burst­ steuerzustandsmaschine gesetzt.

Die voranstehende konzeptionelle Beschreibung, in Zusammenhang mit Fig. 3A und 3B, der Betriebsweise des RAM 62 (Fig. 4), ist natürlich etwas zu sehr vereinfacht. Zwar gibt diese Erläuterung das Konzept genau wieder; seine Implementierung jedoch ist eigentlich komplizierter, um die schnelle und sofortige Erholung von einem Impuls zum nächsten zu bewirken, die für die Funktion dieses Konzeptes erforderlich sind.

Nach den Fig. 3 und 5 steuert die "Slave"-Burststeuer­ zustandsmaschine 60 die Adressenleitungen an den Zählerschal­ tungsaufbau 74 (Fig. 5) und steuert auch fünf andere Signale, die an den Zählerschaltungsaufbau 74 gehen: /laden niedrig, /laden hoch, setzen fertig, rücksetzen fertig, und zahler rücksetzen. /Laden niedrig geht an den parallelen Ladefrei­ gabesteuereingang von Zähler 122, während /laden hoch an den parallelen Ladesteuereingang der Zähler 124, 126 und 128 sowie an den TCLD-Steuereingang von Zähler 122 geht. Wie in dem Gerätedatenbuch von Motorola ECLinPS (Q1/89) ausgeführt und wie durch Bezugnahme hierauf hiermit in die Offenbarung miteingeschlossen ist, bewirkt bei hohem TCLD-Eingang an diese E016-8-Bit-Synchronen Binärzähler die interne /TC-Rückkopp­ lung, daß sich der Zähler auf der steigenden Flanke am Ende des aktiven /TC automatisch wiederauflädt. Daher befindet sich bei /laden hoch in inaktivem hohem Zustand, was gewöhnlich der Fall ist, der Zähler 122 in seinem Wiederaufladen-auf- Terminal-Zählmodus.

Das Zählerrücksetzsignal geht an den MR-Steuereingang von Zähler 128. Es wird in den automatischen Modi dazu verwendet, den Zähler 128 davon abzuhalten, jemals eine Terminal-Zählung zu erstellen, wodurch eine unbestimmte Fortsetzung der Auto- Modus-Impulse ermöglicht wird. Das "setzen fertig"-Signal (oder "setzen erledigt"-Signal) bewirkt das Setzen des Flip­ flop 136, des "fertigen" Flipflops. Es wird dazu verwendet, den Zählerschaltungsaufbau 74 anzuhalten, wenn dieser sich in den automatischen Betriebsmodi befindet. "rücksetzen fertig" setzt denselben Flipflop zurück. Es wird dazu verwendet, den Flipflop 136 am Anfang einer jeden Initialisierungssequenz zurückzusetzen. Wenn der fertige Flipflop 136 gesetzt ist, unterbricht er den Zähler 124 über den /CE- ("Not Count Enable" = keine Zählfreigabe)-Steuereingang. Er setzt auch den Zähler 122 über den MR-("Master Reset" = Haupttakt- Rücksetzen)-Steuereingang zurück. Wenn der Zähler 122 im rückgesetzten Zustand gehalten wird, dann werden alle Zählerschaltungen am Laufen gehindert, da die anderen Zähler 124, 126 und 128 alle von der steigenden Flanke am Ende der Terminal-Zählungen /TC des Zählers 122 getaktet werden. Das "fertig"-Signal wird auch von der "Slave"-Burststeuer­ zustandsmaschine 60 überwacht, so daß sie erfassen kann, wann der Zähler 74 fertig ist.

Das höchstwertige Bit des niedrigstwertigsten Byte-Zählers 122 wird stets mit einer "1" geladen und auf dem Ausgang ignoriert, wodurch der Zähler 122 effektiv in einen 7-Bit- Zähler und der gesamte Zähleraufbau in einen 31-Bit-Zähler umgewandelt wird. Alle geladenen Daten sind das Komplement der zwei aus der gewünschten Zählung, so daß die gewünschte Zäh­ lung auf dem ersten Takt nach der Terminal-Zählung (FF+1=00) erreicht wird.

"SLAVE"-BURSTSTEUERZUSTANDSMASCHINE

In der Tabelle "Slave"-Burststeuerzustandsmaschine befindet sich die "Slave"-Burststeuerzustandsmaschine 60, nach Empfang von vorerrechneten Daten von der MPU 12 über den MPU-Bus 18, in dem Zustand 0, angehalten, und wartet darauf, daß /halt auf dem Hochgeschwindigkeitsbus 26 hoch geht. Wird /halt hoch, nimmt die Zustandsmaschine den Zustand 1 ein und macht folgendes: setzt /laden niedrig und /laden hoch aktiv niedrig, setzt rücksetzen fertig aktiv hoch und setzt alle Einsen auf den Eingang an den Zählerschaltungsaufbau 74.

Der Zustand 2 erzeugt einen /lokalen Takt, der durch das UND- Gatter 63 läuft und ein Haupttakt wird, um das Laden von Zähler 122 mit ausschließlich Einsen zu bewirken. Der /lokale Takt verläuft durch das UND-Gatter 63, da die Zeitbasiskarte 14 /TVCO Takt während des Initialisierungsvorganges hoch läßt. Es ist zu bemerken, daß die oberen drei Byte von den Zählern 124, 126 und 128 nicht geladen werden, da sie nur von der steigenden Flanke am Ende der Terminal-Zählung /TC von Zähler 122 getaktet werden und nicht durch Haupttakte.

Da nur Einsen in dem Niedrigbyte-Zähler 122 vorhanden sind, wird das Terminal-Zählungssignal /TC von diesem Zähler niedrig gesetzt. Im Zustand 3 wird das /laden niedrig-Signal zurückge­ nommen und die Initial-Adresse auf den Eingang zu den Zählern gesetzt. Diese Initial-Adresse ist der Eingangspunkt aus Fig. 4 minus acht Bit. In Zustand 4 wird ein weiterer /lokaler Takt erzeugt, wodurch der Zähler 122 auf nur Nullen herüberrollt, /TC inaktiv macht und dadurch die Initial-Adresse in die oberen drei Byte-Zähler 124, 126 und 128 taktet.

Als nächstes wird in Zustand 5 das /laden hoch-Signal zurück­ genommen und das /laden niedrig-Signal gesetzt. Der nächste /lokale Takt, erzeugt in Zustand 6, taktet dann das niedrigere Byte der Initial-Adresse in den Zähler 122. Die Initial- Adresse wird dann in alle Byte der Zählerschaltungen 74 geladen.

In Zustand 7 nimmt die "Slave"-Burststeuerzustandmaschine 60 /laden niedrig zurück und beginnt mit der Vorlage der Rück­ schleifenadresse an die Zählerschaltungen 74. Die nächsten 16 Zustände erzeugen 8 /lokale Takte, die den Eingangspunkt so vorrücken, daß er der nächste Ausgang des Schieberegisters 76 ist. Die Daten an diesen Stellen sind ausschließlich Nullen, daher wird das Schieberegister in diesem Verlauf "herausge­ spült". Am Ende dieser Taktreihe läßt die "Slave"-Burst­ steuerzustandsmaschine 60 den /lokalen Takt hoch und gibt somit das UND-Gatter 63 für das Auftreten von TVCO-Takten frei. Die Zählerschaltungen 74 und das Schieberegister 76 sind nun vollkommen bereit, außer dem aktiven rücksetzen fertig, welches den fertigen Flipflop 136 zurückgesetzt hält.

Es geschieht nichts weiter bis zum Ende von Zustand 31, zu welchem Zeitpunkt die "Slave"-Burststeuerzustandsmaschine 60 auf Zustand 0 "herüberrollt" und rücksetzen fertig zurückge­ nommen und niedrig wird, wodurch die Zählerschaltungen 74 freigegeben werden. Das Signal /initing des Hochgeschwindig­ keitsbus 26 wird zu diesem Zeitpunkt gleichfalls zurück­ genommen, indem es von seiner Niedrighaltung freigelassen wird.

Nachdem das Initialisierungsintervall vorüber ist und ein Trigger oder Rahmen-Sync auftritt, wird das triggerbare VCO- Oszillator aktiv und ein Strom von Haupttakten (Mastertakten), abgeleitet von den /TVCO Takten, beginnt am Takteingang des niedrigstwertigen Byte-Zählers 122 zu erscheinen. An der nächsten Bytegrenze in RAM 62 sind die drei Leitungen, die die niedrigstwertigen Bit des Ausganges von Zähler 122 darstellen, wieder alle hoch, sättigen das UND-Gatter 130, so daß es für eine Taktperiode hoch wird und bewirkt, daß das Schiebe­ register 76 das nächste Byte aus dem RAM lädt.

Innerhalb von 128 Takten, abzüglich irgendwelcher Vorzählungen zur Verschiebung des Eingangspunkt-Bit an den Ausgang des Schieberegisters 76, erreicht der niedrigstwertige Byte-Zähler 122 seine Terminal-Zählung. Da /laden hoch seit Beendigung der Ladeaktivität inaktiv hoch war, ist der TCLD-Eingang an den Zähler 122 hoch.

Wenn die Terminal-Zählung eine Wiederladung des Zählers 122 bewirkt, ist der Wert auf den Eingang die unteren 7 Bit der Rückschleifenpunkt-Adresse. Die Hinterflanke von /TC, die von aktiv niedrig auf inaktiv hoch zurückgeht, taktet die Zähler 124, 126 und 128, und Flipflop 136. Wie nachstehend in dieser Erörterung klarer wird, ist zu dieser Zeit nur der Zähler 124 durch ein niedrig auf seinem /CE-Eingang freigegeben. Dies ist darauf zurückzuführen, daß der Flipflop 136 während des Initialisierungsvorganges zurückgesetzt worden war.

Die Taktungswirkung von /TC von Zähler 122 bewirkt weder eine Zählung des Zählers 126 oder 128 oder ein Setzen des Flipflop 136, da die zur Sättigung der ODER-Gatter 132 und 134, die bezüglich der aktiv-niedrigen Logik als UND-Gatter fungieren, erforderlichen Bedingungen noch nicht aufgetreten sind. Das ODER-Gatter 132 produziert nur dann einen niedrigen Ausgang zur Freigabe des Zählens über /CE, nachdem die Terminal- Zählungsausgänge, /TC, der Zähler 124 und 126 beide aktiv niedrig geworden sind. Auf ähnliche Weise produziert das ODER- Gatter 134 nur dann einen hohen Ausgang auf seinem Komple­ mentausgang, um ein hoch auf dem D-Eingang des Flipflops 136 zu setzen, wenn die Terminal-Zählungsausgänge, /TC, aller drei Zähler 124, 126 und 128 niedrig sind. Daher läßt der Takt am Flipflop 136 seinen Ausgang niedrig, so daß der Zähler 124 von dem niedrig auf seinem /CE-Eingang freigegeben bleibt und der Zähler 122 durch ein hoch auf seinem MR ("Master Reset" = Haupttakt rücksetzen)-Eingang nicht zurückgestellt wird.

Da der Zähler 122 mit den unteren Bit der Rückschleifenadresse wieder geladen wurde, beginnt er jetzt von einer Zahl ab zu zählen (an bzw. auf einer Bytegrenze), die nicht nur aus­ schließlich aus Nullen besteht, was der Wert ist, den er gehabt hätte, wenn er nur "herübergerollt" wäre und von Null ab zu zählen begonnen hätte. Die Folge aus dieser Tatsache ist, daß ein Adreßraum in RAM 62 übersprungen wurde. Der gesamte Zählerschaltungsaufbau 74 wirkt als "Sprungzähler", der sich über eine Bytezahl, N, von 1 bis 16 durch den RAM 62 entlang bewegt und dann eine Anzahl Byte, M, "überspringt", wobei M=16-N. Die niedrigstwertigen drei Bit des Zählers 122 zählen Bitstellen innerhalb der von dem Rest des Zählers 122 und der Gesamtheit des Zählers 124 adressierten Byte. Die vier höherwertigen Bit des Zählers 122, die Byte zählen, sind der Wert, der N und M bestimmt.

Wiederholte /TC niedrig vom Zähler 122 jedesmal, wenn dieser seine (verkürzte) Terminal-Zählung erreicht, bewirken schließ­ lich, daß der Zähler 124 seine Terminal-Zählung erreicht, was anzeigt, daß das Ende des Musterspeichers erreicht ist. Zu diesem Zeitpunkt erzeugt das UND-Gatter 130 einen letzten hohen Ausgang (für diesen Verlauf durch den Speicher) und lädt die Inhalte des letzten Byte im RAM 62 in das Schieberegister 76.

Die Terminal-Zählung, /TC aktiv niedrig, des Zählers 124 gibt den Zähler 126 frei, so daß die steigende Flanke am Ende der nächsten Terminal-Zählung des Zählers 122 den Zähler 126 erfolgreich taktet. Dieselbe Terminal-Zählung des Zählers 122 erhöht auch den Zähler 124 und bewirkt, daß seine Terminal- Zählung weggeht, wenn sie mit seinem Anteil der Rückschleifen­ adresse geladen wird, um sofort mit dem Zählen ab der Rück­ schleifenadresse zu beginnen. Es ist zu bemerken, daß der TCLD-Eingang des Zählers 124 noch hoch ist und vielmehr einen Ladevorgang statt ein Herüberrollen auslöst, da das Fehlen einer Terminal-Zählung von den Zählern 126 und 128 bedeutet, daß der Ausgang des ODER-Gatters 134 hoch ist.

Haben ausreichend Verläufe durch die Schleife stattgefunden, um den Zähler 126 zu seiner Terminal-Zählung zu bringen, wer­ den beide Eingänge am ODER-Gatter 132 niedrig, da die Termi­ nal-Zählung von Zähler 124 noch vorhanden ist. Sind beide Ein­ gänge an das ODER-Gatter 132 niedrig, ist sein Ausgang niedrig und der Zähler 128 wird freigegeben, so daß die nächste Termi­ nal-Zählung des Zählers 122 eine Erhöhung des Zählers 128 bewirkt. Die steigende Flanke am Ende dieser Terminal-Zählung erhöht gleichfalls die Zähler 124 und 126, so daß ihre Terminal-Zählungen weggehen. Der Zähler 128 wird nicht wieder freigegeben, bis beide Zähler 122 und 124 wieder eine Terminal-Zählung zur selben Zeit erzeugen. Die steigende Flanke am Ende der nächsten Terminal-Zählung des Zählers 122 erhöht dann wieder den Zähler 128.

Wenn sich der Zähler 128 auffüllt und seine Terminal-Zählung erzeugt, erzeugen die Zähler 124 und 126 ebenfalls ihre Terminal-Zählungen und alle Eingänge an das ODER-Gatter 134 (das als niedriges logisches UND-Gatter fungiert) werden niedrig und bewirken so einen niedrigen Ausgang von dem ODER- Gatter 134 und einen hohen Ausgang von seinem Komplement­ ausgang. Das niedrig auf den TCLD-Eingang des Zählers 124 verändert intern die Bedeutung der steigenden Flanke am Ende seiner Terminal-Zählung, so daß es jetzt auf den nächsten steigenden Takteingang von dem Ende der Terminal-Zählung des Zählers 122 herüberrollen wird. Dieselbe Terminal-Zählung von Zähler 122 bewirkt gleichfalls, daß die Zähler 126 und 128 herüberrollen, da ihre TCLD-Eingänge intern von "Pulldowns" auf niedrig heruntergezogen werden. Das hoch auf dem D-Eingang vom Flipflop 136 bedeutet, daß dieselbe Terminal-Zählung von Zähler 122 auch ein Setzen des Flipflop 136 bewirkt, und wiederum ein Haupttakt rücksetzen des Zählers 122 auslöst.

Daher sind jetzt alle Zähler auf Null und die Adresse an den RAM 62 ist 000, die Parkadresse. Und da der Zähler durch das hoch vom Flipflop 136 im Rücksetz-Zustand gehalten wird, und alle anderen Zähler 124, 126 und 128 von der Terminal-Zählung von Zähler 122 getaktet werden, ist der Zählerschaltungsaufbau 74 effektiv gesperrt, bis ein weiterer Initialisierungsvorgang rücksetzen fertig hoch setzt.

Die "Slave"-Burststeuerzustandsmaschine 60 überwacht das fertig-Signal von dem Zählerschaltungsaufbau 74 und wenn fertig aktiv wird, benachrichtigt die "Slave"-Burststeuer­ zustandsmaschine 60 die Burststeuerzustandsmaschine 50 auf der Zeitbasiskarte 14 durch Rücknahme von /laufen über den Hoch­ geschwindigkeitsbus 26.

Während die Verwendung dieses "Sprungzählers" die Nutzung des RAM 62 verringert, bringt sie jedoch auch einige sehr wichtige Vorteile mit sich. Insbesondere ermöglicht sie, daß die Aufbau- und Halte-Zeiten aller Teile bei sehr hohen Betriebs­ geschwindigkeiten gesättigt sind und sie ermöglicht einen verzögerungsfreien Übergang von der ersten Zeit durch den RAM 62, basierend auf einem anfänglichen Laden einer Eingangs­ punkt-Adresse, und nachfolgenden Zeiten, basierend auf dem Laden der Rückschleifenpunkt-Adresse. All dies wird möglich durch Eliminierung von Logik zur Steuerung des Betriebes der unteren zwei Byte des Zählerschaltungsaufbaus, Zähler 122 und 124.

Da der "Sprungzähler" über einen Teil des Raumes in RAM 62 springt, muß die Stelle, die als Eingangspunkt (Fig. 4) verwendet wird, geeignet eingestellt sein. Die Software, die die Programmierung der Hardware durchführt, "kennt" den Wert, der in den Zähler 122 als Rückschleifenadresse geladen werden wird. Ist N die gewünschte Zählung in den vier höherwertigen Bit von Zähler 122, dann ist der in sie zu ladende Wert M, wobei M=16-N (Komplement von zwei). Das Programm hat einen Verzögerungswert, welcher der von der Bedienungsperson gewählten Verzögerung entspricht, wie sie durch Zeitdifferenz- Eichungs- und Kanalverzögerungseichkonstanten modifiziert wurde, den es ausführen will.

Die gewünschte Verzögerung wird durch die Zeitbasisperiode dividiert, um festzustellen, wie viele Nullen vom Anfang der aktiven Daten der Eingangspunkt zurück liegen soll. Der Begriff "Aktive Daten", wie hierin verwendet, bezieht sich entweder auf den Rückschleifenpunkt, oder, im Fall von ungeraden Impulsen, die mit einzelnen Byteschleifen assoziiert werden, auf den Anfang der den Impulsen entsprechenden Daten. Durch Zurückzählen von N-Stellen von diesem aktiven Daten­ punkt, dann Überspringen von M, Zurückzählen von N, und wieder Überspringen von M, etc., kann das Programm herausfinden, wie weit zurück es "springenderweise" zählen muß, ehe der Rest der Verzögerungsmenge in das Laden der anfänglichen Eingangs­ punktadresse paßt.

Unter Betrachtung einer Vorwärtsbewegung in der Zeit lädt das Programm eine Eingangspunktadresse, so daß wenn der Niedrigst­ bytezähler 122 seine Terminal-Zählung erreicht, wenn das Speicherende noch nicht erreicht ist, das Laden des Zählers mit den niedrigstwertigen Bit der Rückschleifenadresse es den Rest der Strecke zum Ende des Speichers führt, wobei es nach Bedarf springt, um dorthin zu gelangen, falls die Rückschlei­ fenadresse wiederholt nochmals geladen werden muß, um dieses Ziel zu erreichen.

Im Fall von ungeraden Impulsen, die mit einzelnen Byte­ schleifen assoziiert sind, ist N=1 und M=15. Dies bedeutet, daß die "Sprünge" 15 Byte lang und die Speicherabschnitte, die verwendet werden, nur ein Byte lang sind. Daher werden die Daten, die beliebige ungerade Impulse darstellen, 16 Byte vor dem letzten Speicherbyte gesetzt, so daß nach Auslesen der ungeraden Impulsdaten aus dem Speicher, der Sprung über 15 Byte bedeutet, daß das letzte Byte das nächste Byte ist. Es ist unter diesen Umständen zu bemerken, daß die effektive Länge des 4k-Speichers nur 256 Byte beträgt, von denen zwei von Impulsdaten eingenommen werden, womit nur 254 Byte für die Verzögerungsdaten übrigbleiben. Bei der maximalen Frequenz von 650 MHz, wobei die Periode nur 1,54 Nanosekunden beträgt, ist die maximale verfügbare Nettoverzögerung ungefähr 3,13 Mikro­ sekunden (1,54 ns × 8 Bit/Byte × 254 Byte), von denen 2,0 Mikrosekunden der Bedienungsperson verfügbar gemacht werden und der Rest für interne Eichkompensation vorbehalten wird.

Eine +/- -Zykluseinstellschaltung 78 sendet gewöhnlich die seriellen Daten von dem Schieberegister 76 ohne jegliche Verzögerung als "Vorderflanke" ("LEAD" = "führend") durch, und erzeugt auch eine invertierte Version dieser Daten- "Hinterflanke" ("TRAIL" = "geführt"). Jede Version kann jedoch von einem Haupttaktzyklus verzögert werden, wenn die Verzöge­ rungsvorder- oder Verzögerungshintersignale aktiv sind. Eine derartige Verzögerung ist unter einigen Umständen erforder­ lich, was nachstehend ausführlicher beschrieben ist.

Unter der einstweiligen Annahme, daß das Signal Freigabe der obersten Oktave inaktiv niedrig ist, wird der Ausgang der UND- Gatter 84 und 85 ein konstantes niedrig sein, und das ODER- Gatter 82 und WEDER-NOCH-Gatter 80 sprechen nur auf die Vorder- und Hintersignale von der +/- -Zykluseinstellschaltung 78 an. Ein WEDER-NOCH-Gatter 80 invertiert das Vordersignal und legt es an das analoge Verzögerungselement 86. Das ODER- Gatter 82 leitet das Hintersignal an ein analoges Verzöge­ rungselement 88. Die analogen Verzögerungselemente 86 und 88 werden in der Verzögerungsmenge, die sie durch die Ausgänge von jeweils dem vorderen "Vernier"-Digital/Analog-Wandler DAC 64 und dem hinteren "Vernier"-Digital/Analog-Wandler DAC 66 erzeugen, gesteuert. Die Ausgänge der analogen Verzögerungs­ elemente 86 und 88 werden jeweils von digitalen Verzögerungs­ elementen 90 und 92 empfangen.

Die Fig. 6 zeigt ein Diagramm, das die Art und Weise der Ver­ zögerung der Impulsflanken gemäß der vorliegenden Erfindung veranschaulicht. Der Eingang von einem Muster-RAM gibt die sehr grobe Taktungssteuerung dadurch, daß er um eine Anzahl von Quanten verzögert wurde und eine Breite und Periode auf­ weist, die jeweils eine Anzahl von Quanten lang sind. Jede Flanke kann erforderlichenfalls von der +/- -Zykluseinstell­ schaltung 78 (Fig. 3A) um eine zusätzliche Quante verzögert werden. Eine Quante kann in ihrer Länge zwischen 1,54 Nano­ sekunden bei der höchsten Betriebsfrequenz, 650 MHz, und 3,08 Nanosekunden bei der niedrigsten Frequenz des triggerbaren VCO-Oszillators, 325 MHz, schwanken.

Digitale "Sliver", die jeweils ca. 200 Picosekunden lang sind, stehen zur Verfügung zur Ermöglichung eines Zwischenpegels der Flankensteuerung. Es gibt insgesamt 23 derartige verfügbare "Sliver", jedoch sechzehn reichen normalerweise aus, um eine Quante bei der maximalen Periode von 3,09 Nanosekunden abzu­ decken. Schließlich kann die "Vernier"-Steuerung durch die analogen Verzögerungselemente Flanken um kleinere Beträge als eine Picosekunde bewegen. Es gibt 256 verfügbare "Verniere" von den "Vernier"-Digital/Analog-Wandlern DACS 64 und 66. Zusammenfassend gibt es genügend "Verniere", um die Zeit über einem "Sliver" einzustellen, und genügend "Sliver", um die Zeit über einer Quante einzustellen. Folglich gibt es immer eine Kombination von Quanten, "Sliver" und "Vernieren", die geeignet sind, innerhalb einer Picosekunde Auflösung eine Flanke zu setzen, wie immer die Bedienungsperson sie haben möchte. Es wird auf Fig. 9A verwiesen, welche im Konzept (jedoch nicht maßstabsgetreu) veranschaulicht, wie "Sliver" und "Verniere" zu den Quanten addiert werden, um jede beliebige gewünschte Flankenplazierung zu erzeugen.

Gemäß Fig. 7 werden "Sliver" dadurch erzeugt, daß die in der Zeit einzustellende Flanke durch eine Reihe von Pufferver­ stärkern 110 geschickt wird und der Ausgang einer dieser Pufferverstärker über den Multiplexer 112 ausgewählt wird. Eine Vorrichtung zur Durchführung dieser Funktion ist im Handel erhältlich, insbesondere von der Sony Corporation, unter der Bezeichnung CXB1139Q programmierbare Verzögerungsleitung / Duty Cycle Controller.

Gemäß Fig. 8A wird die "Vernier"-Steuerung auf geeignete Weise erzielt, indem unterschiedliche "Vernier"-Digital/Analog- Wandler (DAC)-Spannungen an das dargestellte Netz gelegt werden. Der Ausgang vom Verstärker A-A 114 wird mit einer Gleichstromkomponente versetzt ("offset"), welche von der "Vernier"-Digital/Analog-Wandler (DAC)-Spannung ganz oben am Widerstand 118 bestimmt wird. Nach Fig. 8B bewirkt eine Veränderung dieses Versetzungspegels eine Veränderung der Zeit, zu der das Signal die Schwelle des nächsten Verstärkers A-B 120 überquert und folglich die genaue Taktung des Signals von diesem Punkt an.

Wiederum zurück zu Fig. 3A und 3B, gemäß der ein Flipflop 98 eine konstante "1" auf seinem D-Eingang hat und vom Vordersignal von dem digitalen Verzögerungselement 90 getaktet wird. Die Inversion am Ausgang des digitalen Verzögerungselementes 90 hebt die Inversion auf, die beim Durchlauf des WEDER-NOCH- Gatters 80 aufgetreten war. Daher bewirkt die steigende Flanke des Vordersignales, daß der Ausgang des Flipflop 98 hoch wird. Der Ausgang von Flipflop 98 bleibt hoch, bis der Flipflop von dem Signal von WEDER-NOCH-Gatter 96 zurückgesetzt wird, was durch eine fallende Flanke auf dem Hintersignal erzeugt wird.

Das Hintersignal von dem digitalen Verzögerungselement 92 wird an einen Eingang von WEDER-NOCH-Gatter 96 gelegt, während eine invertierte und geringfügig verzögerte Version davon an den anderen Eingang des WEDER-NOCH-Gatters 96 gelegt wird. Das Ergebnis ist, daß wenn die Hinterflanke niedrig wird, seine verzögerte Version, die von dem 300-Picosekunden-Verzögerungs­ element 94 kommt, 300 Picosekunden lang niedrig bleibt. Daher legt das WEDER-NOCH-Gatter 96 bei Auftreten der Hinterflanke des Hintersignals einen 300-Picosekunden-Rücksetz-Impuls an das Flipflop 98. Der Rücksetz-Impuls ist kurz, um zu verhindern, daß die nächste Vorderflanke verlorengeht, wenn die Bedienungsperson einen Ausgangsimpuls mit sehr kurzer Niedrigzeit festgelegt hat. Der Rücksetz-Impuls muß mindestens so lang sein, um die von dem Hersteller des Flipflop festge­ legten Werte für minimale Ruhezeit zu erfüllen, um das Flip­ flop 98 verläßlich zurückzusetzen. Da das Flipflop einen weiteren festgelegten Wert für die minimale Zeit zwischen Loslassen der Rücksetzleitung und dem Zeitpunkt, zu dem es für das nächste Taktsignal bereit ist, hat, hat der Impulsgene­ rator gemäß der vorliegenden Erfindung eine minimale Erholungszeit, die auf einen Wert von 800 Picosekunden festgelegt ist.

Ein Relais 100 ermöglicht der Bedienungsperson die Wahl des Komplements des Ausgangssignals anstelle des Signals selbst. Ein Relais 108 ermöglicht, daß das Instrument nur für seine Ausgangspintreiberschaltung 102 verwendet wird, d. h. der voranstehend erläuterten Wandlermodus. Relais 104 und 106 ermöglichen eine Unterbrechung/Abschaltung entweder des Signals oder seines Komplementes.

Gemäß Fig. 9B wird zur Erzeugung von Impulsen, die kürzer als eine Quante sind, jedoch mit einer Periode, die länger als eine Quante ist, die Verzögerungsvorderflanke, die der +/-- Zykluseinstellschaltung 78 eingegeben wird, so gesetzt, daß ein spätes Vordersignal erzeugt wird. Dies ergibt eine steigende Flanke auf dem Vordersignal, die zeitlich mit der fallenden Flanke auf dem Hintersignal zusammenfällt. "Sliver" und "Verniere" werden dann dazu verwendet, die Hintersignale um die gewünschte Impulsbreite zu verzögern.

Gemäß Fig. 9C wird zur Erzeugung von Impulsen mit einem nie­ driggehenden Intervall, das kürzer als eine Quante ist, das Verzögerungshintersignal, das den +/--Zykluseinstellschaltun­ gen eingegeben wird, gesetzt, wodurch ein spätes Hintersignal erzeugt wird. Bei gesetztem Verzögerungshintersignal fällt die späte Hinterflanke zur selben Zeit, zu der die normale Vorderflanke steigt. Eine Verzögerung der Vorderflanke mit "Sliver" und "Vernieren" ergibt dann einen Impuls, dessen niedriges Intervall nur so lange ist wie diese addierte Verzögerung. Natürlich kann dieses niedrige Intervall nicht kürzer sein als der für die minimale Erholungszeit auf 800 Picosekunden festgelegte Wert.

Die voranstehende Erläuterung beruhte auf der Annahme, daß das Instrument nicht in seiner obersten Leistungsoktave arbeitete und daß das Signal Freigabe der obersten Oktave inaktiv niedrig war. Werden von der Bedienungsperson Frequenzen über 325 MHz gewählt, ist die Freigabe der obersten Oktave hoch und der Betrieb dieses Schaltungsaufbaus etwas anders, und wird als "direkt-durch-Modus" ("straight through mode") bezeichnet. Ist Freigabe der obersten Oktave hoch, durchlaufen Haupttakt­ signale das UND-Gatter 84 und werden von dem Vordersignal durch UND 85 geleitet. Dies bedeutet, daß die Inhalte des Muster-RAM 62 jetzt dazu verwendet werden, Bursts von Haupt­ taktsignalen durch den Vorderpfad zu führen, vgl. Fig. 9D. Die Haupttaktsignale für das ODER-Gatter 82 werden nicht gegat­ tert, aber extra Rücksetzungen durch den Hinterpfad haben keine Wirkung, da der Flipflop 98 bei ihrem Auftreten bereits zurückgesetzt sein wird.

Um die gewünschte Genauigkeit bei der Flankenplazierung zu erzielen, sollten die voranstehend beschriebenen Schaltungen geeicht sein. Die genaue Verzögerungszeit, die mit jeder Anzapfungsposition assoziiert wird, wird gemessen. Die analogen Verzögerungsbereiche werden ebenfalls ausgewertet, um festzustellen, wieviel Verzögerung sie für jeden eingegebenen Spannungswert erzeugen. Die absolute Verzögerung durch jeden Kanal in dem System wird ebenfalls bestimmt und gespeichert.

Zur Messung der mit jeder Anzapfposition in der digitalen angezapften Verzögerungsleitung ("Sliver"-Maschinen) und den analogen Verzögerungselementen (Verniere) assoziierten Ver­ zögerungen werden diese Verzögerungselemente zuerst auf ihre minimalen Verzögerungswerte eingestellt. Ein Muster wird dann in den Muster-RAM 62 gesetzt, welches vier Einsen hoch und vier Nullen tief ist. Dann wird der eingebaute ("on-board") Niedriggeschwindigkeits A/D-Wandler 107 (Fig. 3B) dazu verwen­ det, die durchschnittliche Ausgangsspannung zu messen, welche sehr nahe dem Durchschnitt aus hohem und tiefem Pegel sein wird. Das Muster im Muster-RAM 62 wird dann auf fünf hoch und drei tief verändert, und die Messung des durchschnittlichen Spannungsausganges wiederholt. Das Muster wird dann zu drei tief und fünf hoch verändert, und die Messung wiederholt. Diese drei Messungen, von denen eine ein Tastverhältnis von 3/8, die nächste 4/8, und die dritte ein Tastverhältnis von 5/8 darstellen, ermöglichen nun zusammen mit der Genauigkeit des triggerbaren VCO-Oszillators 30 die Bestimmung des Ver­ hältnisses zwischen Impulsbreitenvariation (Delta-Zeit) und durchschnittlicher Ausgangsspannungsvariation (Delta- Spannung).

Das Muster im Muster-RAM 62 wird dann zurück auf vier hoch und vier tief gestellt, und die Anzapfungen werden dazu verwendet, zuerst eine Flanke und dann die andere Flanke zu bewegen, und zwar jeweils eine Anzapfung auf einmal. Durch Messung der Durchschnittsspannung für jede Einstellung und Verwendung des voranstehend abgeleiteten Verhältnisses aus Delta-Zeit und Delta-Spannung läßt sich die genaue Verzögerung für jeden Anzapfwert ermitteln und speichern. Dieselbe Vorgehensweise läßt sich zur Messung der Verzögerung einer jeden "Vernier"- Einstellung verwenden, oder zumindest eines repräsentativen Setzens dieser, von dem die andern interpoliert werden können. Wenn die MPU diese Messungen durchführt, speichert sie alle Ergebnisse in einer Tabelle, so daß geeignete Werte gewählt werden können, um zukünftige Befehle der Bedienungsperson umzusetzen.

Die präzise Eichung der Impulsbreite, oder die "führende"-zu- "geführten"-Differenz ("Lead-to-trail skew"), läßt sich durch Aufstellen eines Impulses mit einem 50% (geforderten) Tastver­ hältnis unter Verwendung nur einer integralen Anzahl von Quanten bewirken. Das heißt, alle "Sliver"- und "Vernier"- Einstellungen werden auf Null gesetzt. Der durchschnittliche Spannungsausgang wird dann gemessen. Dann wird der Impuls unter Verwendung des Komplementrelais invertiert und der durchschnittliche Spannungsausgang wieder gemessen. Sind die Ergebnisse beider Messungen dieselben, ist das Tastverhältnis genau 50% und die obengenannte "lead"-"trail"-Differenz Null. Sind die Ergebnisse nicht dieselben, läßt sich die "lead"- "trail"-Differenz unter Verwendung des voranstehend ermittel­ ten Verhältnisses Delta-Spannung zu Delta-Zeit errechnen, und der Wert dieser errechneten Konstante als Eichungskonstante für diesen Kanal speichern.

Zur Ausrichtung der absoluten Verzögerungen der verschiedenen Impulserzeugungskanäle in dem Instrument wird ein anderes Verfahren verwendet. Der Eicheingang auf der Zeitbasiskarte wird mit dem Eingang des Zeitdifferenz-Eichabtasters 53 (Fig. 2) verbunden. Der Zeitdifferenz-Eichabtaster wird durch rücksetzen fertig während der Initialisierung zurückgesetzt, und nimmt dann 128 TVCO-Takte später einen Abtastwert. Obwohl diese Zeit nicht einstellbar ist, ist sie dennoch konstant, so daß mit dieser Bestimmung und der Einstellbarkeit eines jeden Kanals es möglich ist, alle Ausgänge aufeinander zeitlich genau auszurichten und die Ergebnisse zu speichern.

Die Verzögerung eines jeden auszurichtenden Kanals wird auf einen niedrigen Wert gesetzt, so daß eine Bezugsflanke ein­ deutig der Eicheingangsabtastzeit vorausgeht. Die Verzögerung wird erhöht, bis der niedrigste Verzögerungswert gefunden ist, welcher später als der Abtastpunkt ist. Diese Verzögerung wird als Eichkonstante für diesen Kanal aufgezeichnet.

Die voranstehend beschriebene, einzigartige digitale Archi­ tektur produziert von selbst Impulse mit sehr genauen Toleran­ zen, insbesondere Toleranzen von Kanal zu Kanal. Dies ist der Fall, da alle Kanäle auf allen Impulskarten 16 auf dieselbe digitale Zeitbasis synchronisiert sind, die von dem trigger­ baren VCO-Oszillator 30 auf der Zeitbasiskarte 14 erzeugt wird. Selbst bei Auftreten eines Zeitbasiszitterns leiden daher dennoch die Toleranzen von Kanal zu Kanal nicht darunter.

Außerdem gleicht das automatische Eichsystem Schwankungen zwischen Kanälen und anderen Systemvariablen aus.

Die Tatsache, daß diese einzigartige digitale Architektur (abzüglich des RAM 62) auch in der Trigger-Aus-Maschine 56 verwendet wird, ermöglicht die genaue Positionierung eines Trigger-Aus-Signales, vorwärts oder rückwärts in der Zeit, bezüglich jeden beliebigen Impulses. Diese Architektur ermöglicht es der Bedienungsperson ebenfalls, falls erforderlich, die Taktung der Hinterflanke direkt festzulegen, anstatt indirekt durch eine Verzögerung und eine Impulsbreite.

Wird diese neue digitale Architektur von geeigneter Software gesteuert, ermöglicht sie der Bedienungsperson auch, sowohl die Impulsbreite als auch die Phase als Prozentsatz der Gesamtperiode festzulegen und es der Software des Impulsgene­ rators zu überlassen, diese automatisch proportional zu halten, wenn die Bedienungsperson andere Frequenzen wählt. Dies wird dadurch bewirkt, daß Impulsbreiten-Informationen als Prozentsatz einer Impulsperiode gespeichert werden und auch die Zeit innerhalb einer Impulsperiode aufgezeichnet wird, bevor der hohe Abschnitt des Impulses (die Breite) als Prozentsatz der Impulsperiode beginnen soll. Bei jedem Vorliegen eines Eingabebefehls zum Wechsel der Frequenz reagiert dann die MPU 12 automatisch durch Errechnung einer neuen Impulsbreite, welche der gespeicherte Prozentsatz der neuen Impulsperiode ist, und einer neuen Zeit innerhalb der neuen Impulsperiode, bevor die neue Impulsbreite beginnen soll, die der entsprechend gespeicherte Prozentsatz der neuen Impulsperiode ist. Diese neuen Werte werden dann unter Verwendung von Quanten, "Sliver" und "Vernieren" je nach Bedarf implementiert.

Der Rahmen-Sync-Eingang ergibt eine Vorrichtung zur Steuerung des Zeitpunktes, zu dem Impulsbursts, die auf eine externe Frequenzquelle synchronisiert sind, beginnen werden, durch Bewehrung des phasengesperrten triggerbaren VCO-Oszillators 30 über die Burststeuerzustandsmaschine 50 und das Taktsteuer­ signal an UND-Gatter 52. Der Rahmen-Sync-Eingang wird synchro­ nisiert, wie voranstehend beschrieben, durch zunächst den Phasensperreingang und dann den TVCO-Takt, um zu dem Takt­ steuersignal zu werden, so daß UND-Gatter 52 zu der richtigen Phase des TVCO-Taktes geöffnet wird.

Dadurch, daß verschiedene Muster in dem RAM 62 von verschie­ denen Kanälen gesetzt werden, können einige Kanäle mit nie­ drigeren Frequenzen betrieben werden als andere, mit denen sie aber dennoch synchron sind. Die niedrigeren Frequenzen können jedes beliebige integrale Zweierpotenzen-Verhältnis zur ober­ sten Frequenz haben, die mit einem Muster, das in den RAM 62 paßt, beschrieben werden kann.

Die Bedienungsperson kann auch einen Kanal stillegen, wobei dieser jedoch einen wählbaren Gleichstrom-Spannungsausgangs­ pegel beibehalten soll. Dieses Erfordernis wird dadurch imple­ mentiert, daß der RAM 62 des stillzulegenden Impulskanals mit ausschließlich Einsen oder ausschließlich Nullen gefüllt wird, in Abhängigkeit von dem gewünschten Spannungspegel, und der entsprechende Hochpegel- 68 oder Niederpegel- 70 Digital/Ana­ log-Wandler DAC auf die gewünschte Spannung gesetzt wird.

Überdies ist das gesamte Instrument automatisch selbsteichend, wie voranstehend beschrieben, und die Bedienungsperson muß lediglich die Ausgänge mit dem Eicheingang verbinden, wozu dasselbe Kabelstück verwendet wird, um die Eichung durch­ zuführen.

Obwohl eine bevorzugte Ausführungsform der vorliegenden Erfindung dargestellt und beschrieben wurde, ist es für den Fachmann auf diesem Gebiet offensichtlich, daß viele Verände­ rungen und Modifikationen durchführbar sind, ohne daß hierbei von der Erfindung in ihrem breiteren Umfang abgegangen wird.

Claims (2)

1. Digitaler Impulsgenerator, gekennzeichnet durch:
eine Vorrichtung zur digitalen Festlegung gewünschter Impulseigenschaften;
eine Vorrichtung zur digitalen Erzeugung einer steuerbaren Zeitbasis, bestehend aus einem triggerbaren spannungsgesteuerten Oszillator (30), der auf die Vorrichtung zur Eigenschaftsfestlegung anspricht, um eine steuerbare Zeitbasis an die Vorrichtung zur digitalen Umwandlung zu legen; und
eine Vorrichtung zur digitalen Umwandlung der steuerbaren Zeitbasis in einen Impuls gemäß der festgelegten gewünschten Impulsmerkmale, bestehend aus einer Vorrichtung zur Speicherung eines Datenmusters (62), welches die gewünschten Impulseigenschaften angibt, und aus einer Vorrichtung zur Veränderung des Datenmusters auf einen Impuls von einem digitalen Prozeß, der von der steuerbaren Zeitbasis synchronisiert wurde,
wobei die Vorrichtung zur Veränderung des Datenmusters aus einer Vorrichtung zum Zugriff auf eine Einrichtung zur Speicherung und Erzeugung eines seriellen Bitstromes besteht, der die gewünschten Impulseigenschaften angibt, und aus einer Vorrichtung zur Erzeugung eines Vorderflankensignals und eines Hinterflankensignals aus dem seriellen Bitstrom sowie aus einer Vorrichtung zur Einstellung der Flankentaktung des Vorderflankensignals und des Hinterflankensignals und einer Vorrichtung zur Erzeugung eines Impulses aus dem eingestellten Vorderflankensignal und dem eingestellten Hinterflankensignal.

2. Digitaler Impulsgenerator nach Anspruch 1, dadurch gekennzeichnet, daß die Vorrichtung zum Zugriff aus einer Vorrichtung zur Adressierung der Speichervorrichtung und einer Vorrichtung zur Durchführung einer Umwandlung von parallel zu seriell auf einem Ausgang der Speichervorrichtung, um einen seriellen Bitstrom zu erzeugen, besteht.