DE2805601C2 - Schaltungsanordnung zur digitalen Korrektur von Zeitbasisfehlern eines Fernsehsignals - Google Patents
Schaltungsanordnung zur digitalen Korrektur von Zeitbasisfehlern eines FernsehsignalsInfo
- Publication number
- DE2805601C2 DE2805601C2 DE2805601A DE2805601A DE2805601C2 DE 2805601 C2 DE2805601 C2 DE 2805601C2 DE 2805601 A DE2805601 A DE 2805601A DE 2805601 A DE2805601 A DE 2805601A DE 2805601 C2 DE2805601 C2 DE 2805601C2
- Authority
- DE
- Germany
- Prior art keywords
- time base
- digital
- clock frequency
- base error
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/95—Time-base error compensation
- H04N5/956—Time-base error compensation by using a digital memory with independent write-in and read-out clock generators
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
Description
mit der Taktfrequenz bestimmt ist. Ein weiterer Vorteil besteht darin, daß durch die Bildung von digitalen
Zeitbasis-Fehlersignalen die Zeitfehlerkorrektur auf vollkommen digitaler Basis erfolgt, wodurch im Gegensatz
zu den eingangs angeführten bekannten Schahungsanordnungen, bei welchen analoge Zeitbasis-Fehlersignale
ausgewertet werden, keinci lei Drifterscheinungen
auftreten. Ferner besitzt eine erfindungsgemäße Schaltungsanordnung stets einen konstanten minimalen Restfehler, der nur von der Taktfrequenz für das Einschreiben
der digitalen Fernsehsignale in die Speichereinrichtung und das Auslesen derselben aus der Speichereinrichtung
abhängig ist, wodurch variable Zeitbasisschwankungen zufolge des Restfeiilers, die sich relativ stark störend
bemerkbar machen, vermieden sind.
Als besonders vorteilhaft hat sich erwiesen, wenn nach einer Weiterbildung der Erfindung die Taktperiode ein
ganzzahiiges Vielfaches, vorzugsweise das vierfache Vielfache, des vorgegebenen Zeitintervalls ist i_nd an den
Ausgang der Speichereinrichiung mit direktem Zugriff
ein Zwischenspeicher angeschlossen ist. in den das aus einer Adresse der Speichereinrichtung ausgelesene digitale
Fernsehsignal übertragen wird und jeweils für eine Zeitspanne in demselben gespeichert bleibt, welche durch
die Anzahl der in den digitalen Zeitbasis-Fehlersignalen enthaltenen vorgegebenen Zeitintervalle bestimmt ist,
die in den digitalen Zeitbasis-Fehlersignalen zusätzlich zu der Anzahl der Taktperioden enthalten sind. Auf
diese Weise ist es möglich, bei einer bestimmten Taktfrequenz für das Einschreiben der digitalen Fernsehsignale
in die Speichereinrichtung und das Auslesen derselben aus der Speichereinrichtung den verbleibenden minimalen
Restfehler noch weiter zu verkleinern.
Ferner hat sich als vorteilhaft erwiesen, wenn die digitalen
Zeitbasis-Fehlersignale über ein digitales Tiefpaßfilter geleitel werden. Auf diese Weise wird erreicht, daß
die digitalen Zeitbasis-Fehlersignale von hochfrequenten Störungen und Rauschanieilen befreit weiden, was sich
auf die Genauigkeit der Korrektur des jeweiligen Zeitbasisfehlers vorteilhaft auswirkt.
Im Hinblick auf eine kostensparende Ausführungsform hat sich als vorteilhaft erwiesen, wenn die Speichereinrichtung
mindestens zwei im Multiplexbetrieb arbeitende Speicher mit direktem Zugriff aufweist, wobei das
Einschreiben aufeinanderfolgender digitaler Fernsehsignale in die Speichereinrichtung abwechselnd in einen
der Speicher derselben erfolgt. Bei einer bestimmten Taktfrequenz für die Speichereinrichiung als Ganzes ist
es auf die Weise möglich, für die einzelnen Speicher, die nunmehr mit einer niedrigeren Taktfrequenz beirieben
werden, entsprechend langsamere Speicher zu verwenden, die wesentlich preisgünstiger sind als schnelle
Speicher oder bei gleichem Preisaufwand Speicher mit größerer Kapazitäl vorzusehen, mit welchen dann auch
entsprechend größere Zeitbasisfehler korrigiert werden können.
Die Erfindung wird im folgenden an Hand der Zeichnung näher erläutert, in welcher einige Ausführungsbeispiele
der Erfindung, auf die sie jedoch nicht beschränkt sein soll, in Form von Blockschaltbildern dargestellt
sind. Fig. 1 zeigt den prinzipiellen Aufbau einer erfindungsgemiißcn
Schaltungsanordnung. F;g. 2 ist eine Weiterbildung der Schaltungsanordnung nach Fig. 1
dargestellt, bei der die digitalen Zeitbasis-Fehlersignale entsprechend einem Zeitintervall quantifier! sind, das
kleiner ist ;ils das Zeitintervall, mit dem die digitalen
Fernschsignalc entsprechend eier Taktfrequenz aufeinander
folgen. Fig. 3 zeigt eine andere Weilerbildung der
Schaltungsanordnung nach Fig. 1, bei der zwei im Multiplexbetrieb arbeitende Speicher mit direktem Zugriff
zur Anwendung gelangen.
In Fig. 1 isl mit 1 der Eingang der Schaltungsanordnung
zur digitalen Korrektur von Zeitbasisfehlern eines Fernsehsignals bezeichnet, dem das fehlerbehaftete Fernsehsignal
zugeführt wird, welches beispielsweise von einem Wiedergabegerät geliefert wird, das mittels Magnetköpfen
ein Magnetband abtastet, auf dem ein Fernsehsignal in nebeneinanderliegenden Spuren magnetisch gespeichert
ist, und das zur Wiedergabe auf dem Bildschirm eines Fernsehempfängers bestimmt ist. Die in einem derartigen
wiedergegebenen Fernsehsignal enthaltenen Synchronisationsimpulse sind vielfach zeitlich so instabil,
is daß die Bildwiedergabe mit einem Fernsehempfänger
ohne das Vorsehen zusätzlicher Maßnahmen nicht möglich ist, da sonst Bildstandschwankungen auftreten. Zur
Korrektur solcher Zeitbasisfehler in einem Fernsehsignal dient die im folgenden beschriebene Schaltungsanordnung,
welche die Zeitbasisfehler so weit ausregelt, daß eine Wiedergabe mit einem üblichen Fernsehempfänger
ohne das Vorsehen zusätzlicher Maßnahmen in demselben möglich ist.
Das dem Eingang 1 der Schaltungsanordnung zugeführte Fernsehsignal gelangt vorerst an den Eingang 2
eines Analog-Digital-Wandlers 3, in dem es in digitale Signale umgewandelt wird, die dann an den einzelnen
Ausgängen 4 des Wandlers zur Verfügung stehen. Die amplitudenmäßige Quantisierung des Fernsehsignals zu
λο den einzelnen Abtastzeitpunkten wird dabei entsprechend
den Systemanforderungen gewählt, woraus eine bestimmte bit Anzahl folgt. Die Festlegung der zeitlichen
Abtastzeitpunkte des Fernsehsignals geschieht in üblicher Weise mittels eines impulsförmigen Signals mit einer
bestimmten Taktfrequenz, das von einem Oszillator 5 geliefert wird, von dessen Ausgang 6 es an einen weiteren
Eingang 7 des Analog-Digital-Wandlers gelangt. Beim vorliegenden Ausführungsbeispiel sei angenommen, daß
die Taktfrequenz 5 MHz beträgt, was aufgrund des Abtasttheorems
einer Frequenzbandbreite des Signals von 2.5 MHz entspricht, was durchaus ausreichend ist. da die
von einem für den Heimgebrauch bestimmten Wiedergabegerät gelieferten Fernsehsignale eine Frequenzbandbreite in derselben Größenordnung haben. Aufgrund der
Wahl dieser Taktfrequenz stehen daher alle 200nsec an den Ausgängen 4 des Analog-Digital-Wandlers den bei
den jeweiligen Abtastzeitpunkten des Fernsehsignals vorhandenen Amplituden desselben entsprechende digitale
Signale zur Verfügung.
so Diese digitalen Signale werden mit der gleichen Taktfrequenz in aufeinanderfolgende Adressen der Speichereinrichtung
mit direktem Zugriff, die im "orliegenden Fall durch einen einzelnen auch als »random access memory«
oder kurz RAM bezeichneten Speicher 8 gebildet ist, eingeschrieben, wozu die Ausgänge 4 des Wandlers 3
mit entsprechenden Eingängen 9 des Speichers 8 verbunden sind. Die Auswahl der jeweiligen Adressen des Speichers
8, in welche die digitalen Fernsehsignale eingeschrieben werden sollen, erfolgt mit Hilfe einer Adressierschaltung
10. der hierzu an einem Eingang 11 das die Taktfrequenz bestimmende Signal des Oszillators 5 zugeführt
wird. Dieses Signal gelangt an eine Impulszentrale 12, von der aus init dem Signal der Taktfrequenz ein
Zahler 13 gespeist wird, der an seinen Ausgängen 14 Sieuersignale abgibt, die entsprechend seinem Zählersrand
die einzelnen Adressen festlegen. Über eine Schalteranordnung 15 gelangen diese Steuersignale an Ausgiinge
16 der Adressierschaltung, welche mit cntspre-
eilenden Eingängen 17 des Speichers 8 verbunden sind.
Der eigentliche Befehl zum Einschreiben eines digitalen Fernsehsignals in die entsprechend ausgewählte Adresse
wird ebenfalls vom Signal der Taktfrequenz abgeleitet, indem ein diesbezügliches Steuersignal von der Impulszentrale 12 an einen Ausgang 18 der Adressierschaltung
gelangt, der mit einem entsprechenden Eingang 19 des Speichers 8 verbunden ist. In dem Speicher 8 verbleiben
nun die digitalen Signale für eine ganz bestimmte Zeitspanne,
wobei durch entsprechende Wahl dieser Zeitspanne Zeitbasisfehler ausgeglichen werden können, wie
noch im folgenden beschrieben wird. Diese durch den Zeitbasisfehler bestimmte Zeitspanne legt jeweils ganz
bestimmte Adressen des Speichers 8 fest, aus denen die digitalen Fernsehsignale wieder auszulesen sind. Das
Auslesen selbst erfolgt mit der gleichen Taktfrequenz wie das Einschreiben. Die diesbezüglichen Steuerbefehle
kommen wieder von der Adressierschaltung 10. Der eigentliche Befehl zum Auslesen eines digitalen Fernsehsignals
wird wieder von der Impulszentrale 12 geliefert und gelangt von einem Ausgang 20 der Adressierschaltung an
einen entsprechenden Eingang 21 des Speichers 8. Das diesbezügliche Steuersignal für das Auslesen des Speichers
8 ist daher wieder vom Signal des Oszillators 5 abgeleitet, wodurch alle 200 nsec die betreffenden Adressen
des Speichers ausgelesen werden. Das Auslesen des Speichers erfolgt hierbei zwischen zwei Einschreibvorgängen
in den Speicher, also jeweils 100 nsec nach einem vorgehenden Einschreibvorgang. Für das vorliegende
Ausführungsbeispiel ist daher ein Speicher zu verwenden, der es gestattet, nach etwa 100 nsec in einer Speicherposition
einzuschreiben oder auszulesen. Die jeweils auszulesenden Adressen des Speichers werden analog zum
Einschreiben von an den Ausgängen 16 des Adressierschaltung auftretenden Steuersignalen bestimmt, wozu
von der Impulszentrale 12 her die Schaltereinrichtung 15 umgeschaltet wird, wonach dann diese Ausgänge von
einer noch im folgenden beschriebenen Einrichtung der Adressierschaltung her die entsprechenden Steuersignale
zugeführt werden. Die aus den Adressen des Speichers 8 ausgelesenen digitalen Fernsehsignale gelangen an die
Ausgänge 22 desselben, von welchen sie den Eingängen 23 eines Digital-Analog-Wandlers 24 zugeführt werden,
an dessen Ausgang 25 dann das hinsichtlich allfällige Zeitbasisfehler korrigierte analoge Fernsehsignal zur
Verfügung steht.
Lm die Korrektur eines Zeitbasisfehlers vornehmen zu können, ist es natürlich erforderlich, den Betrag und das
Vorzeichen des jeweiligen Zeitbasisfehlers zu kennen. Hierzu wird vom Fernsehsignal in üblicher Weise ein
VergleichsMgnal abgetrennt, das beispielsweise aus den
Zeilensynchronisationsimpulsen des Fernsehsignais bestehen
kann. Dies geschieht in einer Abtrennstufe 26. der an ihrem Eingang 27 das dem Eingang 1 der Schaltungsanordnung
zugeführte Fernsehsignal zugeleitet wird und die an ihrem Ausgang 28 die Zeilensynchronisationsimpulse
des Fernsehsignals liefert, in deren zeitlicher Aufeinanderfolge sich der jeweilige Zeitbasisfehler widerspiegelt.
Zur Feststellung des Betrages und Vorzeichens des jeweiligen Zeitbasisfehlers dient eine Erkennschaltung
29. der an ihrem Eingang 30 das Ausgangssignal der Abtrennstufe 26 zugeführt wird. Diese Erkennschaltung
29 weist einen Phasendiskriminator 31 auf. der in üblicher Weise den Phasenunterschied zwischen aufeinanderfolgenden
Zeilensynchronisationsimpulsen feststellt. Beim vorliegenden Ausführungsbeispiel ist hierzu eine
Schwungradschaltung vorgesehen, die vielfach auch als »phase locked loop« oder kurz PLL-Schaltung bezeichnet
wird und die mit einem das Soll-Signal für den Phasendiskriminator liefernden, in seiner Frequenz variablen
Oszillator 32 arbeitet, dem wiederum vom Phasendiskriminator 31 her über ein Tiefpaßfilter 33 in üblicher
Weise ein Regelsignal zugeführt wird. Auf diese Weise bildet der Phasendiskriminator 31. dem an seinem Eingang
34 die Zeilensynchronisationsimpulse zugeführt werden, an seinem Ausgang 35 ein dem jeweiligen Zeitbasisfehler
proportionales Fehlersignal, welches je nach
ίο der Wahl des Phasendiskriminators ein analoges oder
digitales Signal sein kann. Beim vorliegenden Ausführungsbeispiel wird angenommen, daß ein analoges Signal
vorliegt. Dieses analoge Zeitbasis-Fehlersignal, dessen jeweilige Amplitude Zeitabschnitten proportional ist,
welche den Zeitbasisfehler widerspiegeln, wird dem Eingang 36 eines weiteren Analcg-Digital-Wandlers 37 zugeführt,
um daraus ein digitales Zeitbasis-Fehlersignal zu gewinnen, welches dann an den Ausgängen 38 des Wandlers,
die gleichzeitig Ausgänge der Erkennschaltung 29 sind, zur Verfügung steht.
Die digitalen Zeitbasis-Fehlersignale werden zu Abtastzeitpunkten,
die im Takt der Zeilensynchronisationsimpulse aufeinander folgen, bestimmt, wozu die dem
Eingang 30 der Erkennschaltung 29 zugeführten Zeilen-Synchronisationsimpulse auch an einen weiteren Eingang
39 des Wandlers 37 gelangen. Eine häufigere Abtastung ist im vorliegenden Fall nicht notwendig, da ja auch die
Bestimmung des Fehlers nur im Takt der Zeilensynchronisationsimpulse erfolgt. Die Quantisierung der Ampli-
» luden des analogen Zeitbasis-Fehleirsignals zur Bildung
der digitalen Zeitbasis-Fehlersignale in den einzelnen Abtastzeitpunkten erfolgt in Einheiten, die einem vorgegebenen
Zeitintervall entsprechen, woraus sich dann eine entsprechende bit Anzahl ergib!. Beim vorliegenden
Ausführungsbeispiel wird angenommen, daß dieses Zeitintervall 200 nsec betragen soll. Dieses Zeitintervall ist
daher gleich jenem Zeitintervall, das durch die Taktfrequenz für das Einschreiben der digitalen Fernsehsignale
in die Adressen des Speichers 8 bestimmt ist. Diese beiden Zeitintervalle müssen stets in einem ganzzahligen Verhältnis
zueinander stehen, das im vorliegenden Fall Eins ist, damit den Fehlereinheiten entsprechende Korrektureinheiten
zugeordnet werden können. Im vorliegenden Fall entspricht daher einem Fehler bit die zeitliche Verzögerung
um eine Adresse im Speicher 8. Damit ist der Zusammenhang zwischen dem digitalen Zeitbasis-Fehlersignal
und den einzelnen Adressen im Speicher 8 hergestellt.
Die auf die vorstehend erwähnte Art und Weise gewonnenen digitalen Zeitbasis-Fehlersignale, die natürlich auch eine Kennzeichnung des Vorzeichens des Zeitbasisfehlers enthalten, werden nur. vor. den Ausgängen 38 der Erkennschaltung 29 Eingängen 40 der Adressierschaltung 10 zugeführt, um Steuersignale zu gewinnen.
Die auf die vorstehend erwähnte Art und Weise gewonnenen digitalen Zeitbasis-Fehlersignale, die natürlich auch eine Kennzeichnung des Vorzeichens des Zeitbasisfehlers enthalten, werden nur. vor. den Ausgängen 38 der Erkennschaltung 29 Eingängen 40 der Adressierschaltung 10 zugeführt, um Steuersignale zu gewinnen.
die festlegen, nach welcher dem jeweiligen Zeitbasisfehler entsprechender zeitlicher Verzögerung die in die einzelnen
Adressen des Speichers 8 eingeschriebenen digitalen Fernsehsignale denselben wieder entnommen werden
müssen. Dies geschieht in der Weise, daß in Abhängigkeit des gewonnenen digitalen Zeitbasis-Fehlersignals jene
Adresse im Speicher zum Auslesen aufgesucht wird, in der gerade jenes digitale Fernsehsignal enthalten ist. das
jenem Zeitpunkt entspricht, der um den jeweiligen Zeitbasisfehler korrigiert ist. Damit erfolgt die Korrektur des
Zeitbasisfehlers auf rein digitaler Basis. Die Adressierschaltung 10 bildet daher aus den ihr zugeführten digitalen
Zeitbasis-Fehlersignalen digitale Steuersignale, die wie erwähnt an den Ausgängen 16 derselben'zur Verfugung
stehen und den Eingängen 17 des Speichers 8 zugeführt werden, wodurch die Auswahl der betreffenden Adressen
im Speicher 8 erfolgt.
Auf diese Weise ist der Regelbereich für die Korrektur von Zeitbasisfehlern einerseits hinsichtlich des Maximalbetrages
durch die Kapazität in bezug auf die Anzahl der Adressen des Speichers 8 und andererseits hinsichtlich
des Minimalbetrages durch die gewählte Taktfrequenz für das Einschreiben in den Speicher festgelegt. Beim
vorliegenden Ausführungsbeispiel entspricht der Taktfrequenz eine Zeitspanne von 200nsec. so daß dies die
kleinsten ausregelbaren Zeitbasisfehler sind. Nimmt man an, daß der Speicher 8 beispielsweise eine Kapazität von
1024 bit besitzt, so ergibt sich damit, wenn der Zeitbasisfehler mit dem Betrag Null auf die halbe Speicherkapazitat
gelegt wird, ein maximaler Regelbereich für den Zeitbasisfehler von +102,4 μβεΰ, was etwa ±1,5 Zeilen des
Fernsehsignal entspricht.
Liegt kein Zeitbasisfehler vor, so werden mit der Taktfrequenz jene Adressen des Speichers 8 ausgelesen, die
entsprechend dem Einschreiben des digitalen Fernsehsignals fortlaufend der halben Speicherkapazität entsprechen.
Stellt hingegen die Erkennschaltung 29 einen Zeitbasisfehler fest, so wird entsprechend dem Betrag und
Vorzeichen desselben eine Adresse des Speichers 8 ausgelesen, die entweder vor oder nach der, der jeweiligen
halben Speicherkapazität entsprechenden Adresse liegt. Eine solche Adresse wird von der Adressierschaltung 10
bestimmt, was einfach nach der Rechenvorschrift
30
geschieht, wobei Xa die gesuchte Adresse, Sa die letzte
Adresse, in welche ein digitales Fernsehsignal eingeschrieben wurde. A' die Kapazität des Speichers und F
den jeweiligen digitalen Zeitbasis-Fehler bedeutet. Die Durchführung dieser Rechenvorschrift innerhalb der
Adressierschaltung 10 kann auf die verschiedenste Art und Weise erfolgen, beispielsweise mit Hilfe von Addierwerken
oder einem Vorwärts-Rückwärtszähler und dergleichen. Beim vorliegenden Ausführungsbeispiel sind
hierzu zwei Addierwerke 41 und 42 vorgesehen. Dem Addierwerk 41 werden hierbei einerseits über die Eingänge
40 der Adressierschaltung die digitalen Zeitbasis-Fehlersignale und andererseits über Eingänge 43 ein einem
Festwertspeicher entnommenes konstantes, der halben Speicherkapazität entsprechendes digitales Signal
zugeführt und in demselben dem Betrag und Vorzeichen nach miteinander verknüpft. Die an den Ausgängen 44
des Addierwerkes 41 auftretenden Signale werden Eingangen 45 des Addierwerkes 42 zugeführt, dem an den
weiteren Eingängen 46 außerdem die an den Ausgängen 24 des Zählers 13 auftretenden Signale zugeleitet werden,
welche die Adresse des Speichers 8 angeben, in die zuletzt ein digitales Fernsehsignal eingeschrieben wurde. Auch
diese dem. Addierwerk 42 zugeführten Signale werden in demselben dem Betrag und Vorzeichen nach miteinander
verknüpft, womit gemäß der angeführten Rechenvorschrift an den Ausgängen 47 dieses Addierwerkes 42
Steuersignale entstehen, welche die gesuchte Adresse des Speichers 8, in der sich das hinsichtlich des jeweiligen
Zeitbasisfehlers korrigierte digitale Fernsehsignal befindet, kennzeichnen. Bei jedem Lesevorgang stehen diese
Ausgänge 47 über die Schaltereinrichtung 15 mit den Ausgängen 16 der Adressierschaltung in Verbindung,
von welchen die Steuersignale zu den Eingängen 17 des Speichers 8 gelangen.
Wie aus vorstehendem ersichtlich, lassen sich mit einer derartigen Schaltungsanordnung insbesondere auch größere Zeitbasisfehler ausgleichen, wobei dies ausschließlich auf digitaler Basis geschieht, wodurch keine Toleranz- und Drifteinflüsse auftreten, im Gegensatz zu Schaltungsanordnungen, bei welchen das Zeitbasis-Fehlersignal auf analoger Basis verarbeitet wird. Außerdem ist der verbleibende Restfehler stets konstant, da er nur von der gewählten Taktfrequenz und nicht von der Güte der Regelschaltung, ihrer Schleifenverstärkung u.dgl. abhängig ist, so daß zufolge des Restfehlers keine variablen Bildstandschwankungen auftreten. Die Größe des maximalen Regelbereiches ist dabei wie bereits erwähnt durch die Kapazität des Speichers und die gewählte Taktfrequenz gegeben. Selbstverständlich können mit einer solchen Schaltungsanordnung Zeitbasisfehler sowohl von schwarz/weiß Fernsehsignal« als auch vor. Farbfernsehsignalen korrigiert werden.
Wie aus vorstehendem ersichtlich, lassen sich mit einer derartigen Schaltungsanordnung insbesondere auch größere Zeitbasisfehler ausgleichen, wobei dies ausschließlich auf digitaler Basis geschieht, wodurch keine Toleranz- und Drifteinflüsse auftreten, im Gegensatz zu Schaltungsanordnungen, bei welchen das Zeitbasis-Fehlersignal auf analoger Basis verarbeitet wird. Außerdem ist der verbleibende Restfehler stets konstant, da er nur von der gewählten Taktfrequenz und nicht von der Güte der Regelschaltung, ihrer Schleifenverstärkung u.dgl. abhängig ist, so daß zufolge des Restfehlers keine variablen Bildstandschwankungen auftreten. Die Größe des maximalen Regelbereiches ist dabei wie bereits erwähnt durch die Kapazität des Speichers und die gewählte Taktfrequenz gegeben. Selbstverständlich können mit einer solchen Schaltungsanordnung Zeitbasisfehler sowohl von schwarz/weiß Fernsehsignal« als auch vor. Farbfernsehsignalen korrigiert werden.
Beim Ausführungsbeispiel nach Fig. 2 wird das dem Eingang 1 zugeführte mit Zeitbasisfehlern behaftete
Fernsehsignal wieder in einem Analog-Digital-Wandler 3 in ein digitales Signal umgewandelt, welches von den
Ausgängen 4 des Wandlers den Eingängen 9 des Speichers 8 mit direktem Zugriff zugeleitet wird. Als Steuersignal
zur Festlegung der Abtastzeitpunkte des Fernsehsignals, welches dem Eingang 7 des Analog-Digital-Wandlers
3 zugeführt wird, gelangt wieder ein solches mit einer Taktfrequenz von 5MHz zur Anwendung, so daß alle
200 nsec ein digitales Fernsehsignal zur Weiterleitung an den Speicher 8 zur Verfügung steht. Geliefert wird dieses
Steuersignal von einer Teilerstufe 39, der das Signal des Oszillators 5 zugeführt wird. Der Oszillator 5 erzeugt hier
ein Signal mit einer Taktfrequenz von 10 MHz, die in der
Teilerstufe 39 auf die Hälfte geteilt wird, wodurch die Taktfrequenz von 5MKz entsteht. Diese Taktfrequenz
gelangt auch an den Eingang 11 der Adressierschaltung 10. welche analog zum Ausführungsbeispiel nach Fig. 1
aufgebaut ist und dafür sorgt, daß die digitalen Fernsehsignale im Takt von 200 nsec in die entsprechenden
Adressen des Speichers 8 eingeschrieben werden. Dies erfolgt wieder mit Steuersignalen, die von den Ausgängen
16 und 18 der Adressierschaltung den Eingängen 17 und 19 des Speichers 8 zugeführt werden.
Die Feststellung des Zeitbasisfehlers nach Betrag und Vorzeichen erfolgt mit einer Erkennschaltung 29, der an
ihrem Eingang 30 die mit einer Abtrennschaltung 26 vom Fernsehsignal abgetrennten Zeilensynchronisationsimpulse
zugeführt werden. Beim vorliegenden Ausführungsbeispiel wird angenommen, daß der in der Erkennschaltung
vorgesehene Phasendiskriminator 31 an seinem Ausgang 35 unmittelbar ein impulsförmiges
Zeitbasis-Fehlersignal liefert, wobei diejeweilige Impulsbreite den betreffenden Zeitbasisfehler widerspiegelt. Zur
Bildung eines quantisierten digitalen Zeitbasis-Fehlersignals wird dieses Ausgangssignal des Phasendiskriminators
dem Steuereingang 49 eines Zählers 50 zugeführt, dem an seinen Zähleingang 51, der mit einem weiteren
Eingang 52 der Erkennschaltung verbunden ist, ein impulsförmiges Taktsignal zugeleitet wird, dessen Impulse
vom Zähler während der Zeitspanne gewählt werden, während welcher am Steuereingang 49 desselben ein Zeitbasis-Fehlersignal
vorliegt. Auf diese Weise stehen an den Zählerausgängen, die gleichzeitig die Ausgänge 38
der Erkennschaltung sind, die gewünschten digitalen Zeitbasis-Fehlersignale in Form einer Anzahl bit zur Verfugung.
Im vorliegenden Fall erfolgt die Quantisierung der impulsförmigen Zeitbasis-Fehlersignale zur Bildung der
digitalen Zeitbasis-Fehlersignale in Einheiten, die einem
Zeitintervall entsprechen, welches durch die Taktfrequenz des dem Zähler zugeführten Taktsignals festgelegt
ist. Dieses Zeitintervall wird 50nsec gewählt, was einer Taktfrequenz von 20MHz entspricht. Das diesbezügliche
Taktsignal wird vom Oszillator 5 abgeleitet, indem dessen Ausgangssignal einer Frequenzverdopplerstufe 53
zugeführt wird, deren Ausgangssignal ihrerseits den Eingang 52 der Erkennschaltung speist. Auch hier ist wieder
die Bedingung erfüllt, daß das durch die Taktfrequenz festgelegte Zeitintervall von 200 nsec für das Einschreiben
der digitalen Fernsehsignale in die Adressen des Speichers 8 in einem ganzzahligen Verhältnis zu dem Zeitintervall
von 50 nsec zur Bildung der digitalen Zeitbasis-Fehlersignale steht, damit den Fehiereinheiten entsprechende
Korrektureinheiten zugeordnet werden können, !m vorliegenden Fall ist das erstgenannte Zeitintervall
das vierfache Vielfache des zweitgenannten Zeitintervalls, woraus folgt, daß der Zeitbasisfehler in kleineren
Einheiten bestimmt wird als den Korrektureinheiten im Speicher 8 entspricht.
Demzufolge ist beim vorliegenden Ausführungsbeispiel zwischen die Ausgänge 22 des Speichers 8 und die
Eingänge 23 des Digital-Analog-Wandlers 24 noch ein Zwischenspeicher 54 eingeschaltet, in welchem das jeweils
aus der betreffenden Adresse des Speichers 8 ausgelesene digitale Fernsehsignal noch für eine bestimmte
Zeitspanne vorübergehend gespeichert werden kann, bevor es zum Digital-Analog-Wandler 24 gelangt. Diese
Zeitspanne kann Null, 50, 100 oder 150nsec betragen, also in Schritten von 50 nsec gewählt werden, entsprechend
dem Zeitintervall zur Bildung des digitalen Zeitbasis-Fehlersignals, von dem auch abhängt, welche
Zeitspanne zur Wirkung kommt. Nach 200 nsec wird das nächste digitale Fernsehsignal aus der betreffenden
Adresse des Speichers 8 in den Zwischenspeicher 42 übergeführt.
Die Steuerung für das Auslesen der Adressen aus dem Speicher 8 entsprechend dem jeweils vorliegenden Zeitbasisfehler
erfolgt wieder mit der Adressierschaltung 10 in analoger Weise zum Ausführungsbeispiel nach Fig. 1.
Hierzu werden der Adressierschaltung 10 wieder die digitalen Zeitbasis-Fehlersignale zugeführt, wobei hier jedoch
zwischen die Ausgänge 38 der Erkennschaltung und die korrespondierenden Eingänge 40 der Adressierschaltung
noch ein digitales Tiefpaßfilter 55 eingeschaltet ist, welches das digitale Zeitbasis-Fehlersignal von höherfrequenten
Störungen und Rauschanteilen befreit, was sich insbesondere auf die Genauigkeit der Korrektur des jeweiligen
Zeitbasisfehlers vorteilhaft auswirkt. Zur Auswahl der betreffenden Adressen im Speicher 8 stellt die
Adressierschaltung an Hand der höherwertigen bit des digitalen Zeitbasis-Fehlersignals fest, wie viele vollständige
Zeitintervalle von 200 nsec im digitalen Zeitbasis-Fehlersignal enthalten sind, woraus sich die auszuwählende
Adresse ergibt. Die diesbezüglichen Steuersignale treten wieder an den Ausgängen 16 der Adressierschaltung
und der eigentliche Befehl zum Auslesen am mit dem Eingang 21 des Speichers 8 verbundenen Ausgang 20
der Adressierschaltung auf.
Ferner stellt die Adressierschaltung im Zuge der Auswertung
der digitalen Zeitbasis-Fehlersignale an Hand deren niedrigerwertigen bit, beim vorliegenden Ausführungsbeispiel
der beiden letzten bit, die Anzahl der in den digitalen Zeitbasis-Fehlersignalen enthaltenen Zeitintervalle
von 50 nsec, die zusätzlich zu der Anzahl der in den digitalen Zeitbasis-Fehlersignalen enthaltenen Zeitintervalle
von 200 nsec enthalten sind, fest. Die diesbezüglichen Steuersignale treten an den weiteren Ausgängen 56
und 57 der Adressierschaltung auf. Die Anzahl dieser zusätzlichen Zeitintervalle von 50 nsec legt fest, wie lange
ein aus einer Adresse des Speichers 8 ausgelesenes digitales Fernsehsignal noch im Zwischenspeicher 54 gespeichert
bleibt.
Zur Bildung der diesbezüglichen Steuerbefehle für den Zwischenspeicher 54 sind drei hintereinander geschaltete
Verzögerungsstufen 58, 59 und 60 mit einer Verzögerungszeit von je 50 nsec sowie eine Schalteinrichtung 61
ίο vorgesehen. DieSchalteinrichtungöl weist vier Eingänge
62, 63, 64 und 65 auf, von welchen dem Eingang 62 das am Ausgang 20 der Adressierschaltung 10 auftretende
einen Auslesevorgang im Speicher 8 bestimmende Steuersignal unmittelbar und dem Eingang 63 über die
Verzögerungsstufe 58, dem Eingang 64 über die Verzögerungsstufen 58 und 59 und schließlich dem Eingang 65
über alle drei Verzögerungsstufen 58,59 und 60 zugeführt wird. In Abhängigkeit der Stellung eines mit den Eingängen
62, 63, 64 und 65 zusammenwirkenden Auswahlschalters 66 der Schalteinrichtung 61 gelangt eines dieser
Steuersignale an den Ausgang 67 derselben, von dem es einem Eingang 68 des Zwischenspeichers 54 zugeführt
wird und das Auslesen desselben bewirkt, was somit entweder sofort oder nach 50,100 bzw. 150 nsec erfolgt. Das
aus dem Zwischenspeicher 54 ausgelesene digitale Fernsehsignal wird dann im Digital-Analog-Wandler 24
in ein analoges Fernsehsignal zurückverwandelt.
Die Steuerung des Auswahlschalters 66 in eine von seinen vier möglichen Positionen erfolgt hierbei in Abhängigkeit
der digitalen Zeitbasis-Fehlersignale, wobei hierzu die Feinbestimmung des Fehlers herangezogen
wird. Die diesbezüglichen Steuersignale stehen wie erwähnt an den Ausgängen 56 und 57 der Adressierschaltung
10 zur Verfügung, welche mit entsprechenden Eingangen
69 und 70 der Schalteinrichtung 61 verbunden sind, die zu einer Steuereinrichtung 71 führen, welche den
Auswahlschalter 66, der natürlich ein elektronischer Schalter sein kann, entsprechend betätigt.
Ist der Zeitbasisfehler Null, so werden aus dem Speieher
8, wie beim Ausführungsbeispiel nach Fig. 1 erläutert, diejenigen Adressen ausgelesen, welche entsprechend
dem Einschreiben des digitalen Fernsehsignals fortlaufend der halben Speicherkapazität entsprechen.
Diese Signale werden in den Zwischenspeicher 54 übertragen und sofort wieder aus diesem ausgelesen, da in
diesem Fall der Auswahlschalter 66 der Schalteinrichtung 61 mit deren Eingang 62 in Verbindung steht und
daher das vom Ausgang 20 der Adressierschaltung 10 kommende Steuersignal zum Auslesen unverzögert an
den Zwischenspeicher 54 gelangt. Liegt ein Zeitbasisfehler von weniger als 200 nsec vor, beispielsweise von
55 nsec. so werden wieder die jeweils der halben Speicherkapazität entsprechenden Adressen des Speichers 8 ausgelesen
und die diesbezüglichen digitalen Fernsehsignale nacheinander in den Zwischenspeicher 54 übertragen,
aber erst jeweils nach 50 nsec wieder aus demselben ausgelesen, da in diesem Fall der Auswahlschalter 66 der
Schalteinrichtung 61 mit deren Eingang 63 in Verbindung steht, an den das vom Ausgang 20 der Adressiereinrichtung
10 kommende Steuersignal zum Auslesen erst nach dem Durchlaufen der Verzögerungseinrichtung 58,
also erst nach 50 nsec, gelangt. Analoges gilt für solche Fälle, bei denen der Zeitbasisfehler größer als 200 nsec
ist, wobei dann die diesem Fehler in Vielfachen von 200 nsec entsprechenden Adressen aus dem Speicher 8
ausgelesen werden und im Zwischenspeicher 54 noch eine Verzögerung entsprechend den jeweils zusätzlichen, im
Fehler vorhandenen Anteilen von 50 nsec erfolgt.
Π
Auf diese Weise ist es beim vorliegenden Ausführungsbeispiel möglich, unter Verwendung eines Speichers 8 wie
beim Ausführungsbeispiel nach Fig. 1 Zeitbasisfehler bis auf 50 nsec auszugleichen. Hinsichtlich des erforderlichen
Aufwandes und der damit erzielten Ergebnisse hat sich die Maßnahme, das durch die Taktfrequenz für das
Einschreiben der digitalen Fernschsignale in den Speicher 8 bestimmte Zeitintervall viermal so groß zu wählen
als das Zeilintervall zur Bildung der digitalen Zeitbasis-Fehlersignale
in der Praxis als besonders vorteilhaft erwiesen. Bei der Wahl eines anderen Vielfachen ergeben
sich entsprechende Verhältnisse.
Die Schaltungsanordnung nach Fig. 3 ist analog wie diejenige nach Fig. 1 aufgebaut, wobei jedoch die Speichereinrichtung
8 durch zwei Speicher 72 und 73 mit is direktem Zugriff gebildet ist, die im Multiplexbetrieb
arbeiten. Auf diese Weise ist es möglich, die beiden Speicher 72 und 73 je mit der halben Taktfrequenz gegenüber
der Taktfrequenz für den Analog-Digital-Wandler 3 zu betreiben, so daß Speicher verwendet werden können, die
wesentlich billiger sind. Zur Durchführung des Multiplexbetriebes ist ein dem Wandler 3 nachgeschalteter
elektronischer Umschalter 74 vorgesehen, der gesteuert mit der Taktfrequenz für den Wandler 3 die von diesem
gelieferten digitalen Fernsehsignale abwechselnd den Eingängen 9 der beiden Speicher 72 bzw. 73 zuführt. Die
Ausgänge 22 der beiden Speicher 72 und 73 sind zusammengeschaltet und führen an die Eingänge 23 des Digital-Analog-Wandlers
24. Die Gewinnung der Taktfrequenz für die Adressierschaltung 10 zur Bildung der Steuersignale
für das Einschreiben der digitalen Fernsehsignale in die Adressen der Speicher 72 und 73 und das Auslesen
der digitalen Fernsehsignale aus den betreffenden Adressen der beiden Speicher erfolgt mittels einer Teilerstufe
75, welche die für den Wandler 3 bestimmte Taktfrequenz halbiert, da ja die beiden Speicher zufolge ihres
Multiplexbetriebes mit der halben Taktfrequenz gegenüber derjenigen des Wandlers 3 arbeiten. Weil die Adressierschaltung
10 bei diesem Ausführungsbeispiel die beiden Speicher 72 und 73 im Multiplexbetrieb zu steuern
hat, weist sie jeweils zwei Gruppen von Sleuerausgängen zur Durchführung der Einschreib- und Auslesevorgänge
sowie der Auswahl der entsprechenden Adressen für das Einschreiben in dieselben bzw. das Auslesen derselben
auf, die hier mit 76. 77 bzw. 78. 79 und 80, 81 bezeichnet
sind und die mit den Eingängen 19, 21 und 17 der beiden Speicher in Verbindung stehen. Die Wirkungsweise dieser
Schaltungsanordnung ist vollkommen analog zu der Wirkungsweise der Schaltungsanordnung nach Fig. 1,
nur daß hier die aufgrund des jeweiligen Zeitbasisfehlers so auszuwählenden Adressen entweder im Speicher 72 oder
im Speicher 73 zu finden sind, je nachdem, in welchen der beiden Speicher zufolge des Multiplexbetriebes das diesbezügliche
digitale Fernsehsignal eingeschrieben wurde. 55
Hierzu 3 Blatt Zeichnungen
60
Claims (4)
1. Schaltungsanordnung zur digitalen Korrektur von Zeitbasisfehlern eines Fernsehsignals, das mit
einer bestimmten Taktfrequenz in einem Analog-Digital-Wandler in digitale Fernsehsignale umgewandelt
wird, die zur Korrektur von Zeitbasisfehlern in eine eine vorgegebene Anzahl von Adressen aufweisende
Speichereinrichtung mit direktem Zugriff eingeschrieben und wieder aus derselben ausgelesen werden,
wonach sie mit einem Digital-Analog-Wandler wieder in ein analoges Fernsehsignal umgewandelt
werden, wöbe; eine Adressierschaltung für die Speichereinrichtung vorgesehen ist, welche die digitalen
Fernsehsignale mit der Taktfrequenz in die Adressen der Speichereinrichtung einschreibt und dazwischen
aus entsprechend dem Betrag und Vorzeichen des Zeitbasisfehlers ausgewählten Adressen der Speichereinrichtung
wieder ausliest, dadurch gekennzeichnet, daß das Auslesen ebenfalls mit der Taktfrequenz
erfolgt, daß eine Erkennschaltung (29) zur Feststellung des Zeitbasisfehlers vorgesehen ist. die
einen Phasendiskriminator (34) aufweist, dem ein vom Fernsehsignal abgetrenntes Vergleichssignal zugeführt
wird, das mit einem Soll-Signal verglichen ein Ausgangssignal ergibt, welches in gemäß einer einem
vorgegebenen Zeitintervall entsprechenden Einheil quantisierte digitale Zeitbasis-Fehlersignale umgewandelt
wird, wobei die Periode der Taktfrequenz und das vorgegebene Zeitintervall zueinander in einem
ganzzahligen Verhältnis stehen, und daß die digitalen Zeitbasis-Fehlersignale der Adressierschaltung
(10) zugeführt werden, welche in Abhängigkeit von der von den jeweiligen digitalen Zeitbasis-Fehlersignalen
dargestellten Anzahl von Taktperioden die Auswahl der auszulesenden Adressen der Speichereinrichtung
(8) steuert.
2. Schaltungsanordnung nach Anspruch 1. dadurch gekennzeichnet, daß die Taktperiode ein ganzzahliges
Vielfaches, vorzugsweise das vierfache Vielfache, des vorgegebenen Zeitintervalls ist. und daß an
den Ausgang der Speichereinrichtung mit direktem Zugriff ein Zwischenspeicher (54) angeschlossen ist,
in den das aus einer Adresse der Speichereinrichtung (8) abgelesene digitale Fernsehsignal übertragen
wird und für jeweils eine Zeitspanne in demselben gespeichert bleibt, welche durch die Anzahl der in den
digitalen Zeitbasis-Fehlcrsignalen enthaltenen vorgegebenen Zeitintervalle bestimmt ist, die in den digitalen
ZeitbasisFehlersignalen zusätzlich zu der Anzahl der Taktperioden enthalten sind.
3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die digitalen Zeitbasis-Fehlersignale
über ein digitales Tiefpaßfilter (55) geleilet werden.
4. Schaltungsanordnung nach einem der vorhergehenden
Ansprüche, dadurch gekennzeichnet, daß die Speichereinrichtung mindestens zwei im Multiplexbetrieb
arbeitende Speicher (72, 73) mit direktem Zugriff aufweist, wobei das Einschreiben aufeinanderfolgender
digitaler Fernsehsignale in die Speichereinrichtung abwechselnd in einen der Speicher derselben
erfolgt.
Die Erfindung bezieht sich auf eine Schaltungsanordnung zur digitalen Korrektur von Zeitbasisfehlern eines
Fernsehsignals nach dem Oberbegriff des hauptanspruchs.
Derartige Schaltungsanordnungen sind beispielsweise aus dem Artikel »Digital time base correction of videotaperecorders«,
erschienen in der Zeitschrift »MONl-TOR-PROC. IREE, April 1976. Seiten 118-112«, bekannt.
Wie in diesem Artikel beschrieben ist, werden
ίο hierbei Zeitbasisfehler dadurch korrigiert, daß das fehlerbehaftete
Fernsehsignal in digitaler Form mit einer variablen Taktfrequenz in eine Speichereinrichtung mit direktem
Zugriff eingeschrieben und mit einer konstanten Taktfrequenz aus derselben ausgelesen wird, wobei die
variable Taktfrequenz in Abhängigkeit des jeweils vorhandenen Zeitbasisfehlers gebildet wird. Hierdurch werden
von Zeitbasisfehlern befreite digitale Fernsehsignale erhalten, die anschließend wieder in ein analoges Signal
umgewandelt werden. Eine derartige Schaltungsanordnung ist auch aus der DE-OS 2320376 bekannt, in der
eine Adressierschaltung vorgesehen ist, die synchron mit der variablen Taktfrequenz die Speichereinrichtung zum
Einschreiben adressiert und synchron mit der konstanten Taktfrequenz zum Auslesen adressiert.
Der maximale Zeitbasisfehler, der von solchen Schaltungsanordnungen
korrigiert werden kann, ist dabei dadurch begrenzt, daß die Variation der Taktfrequenz für
das Einschreiben der digitalen Fernsehsignale in die Speichereinrichtung im Hinblick auf die jeweiligen Eigenschäften
derselben nicht beliebig groß gemacht werden kann. Rasche größere Änderungen des Zeitbasisfehlers,
die beispielsweise zufolge von Phasensprüngen während des Wechsels von einem Halbbild zum darauffolgenden
Halbbild bei der Wiedergabe von in einzelnen Spuren auf einem Aufzeichnungsträger gespeicherten Fernsehsignalen
auftreten, können daher nicht ohne weiteres korrigiert werden. Solche Schaltungsanordnungen weisen
auch einen variablen und deshalb besonders störenden minimalen Restfehler auf, der von der Regelgüte, der
Schleifenverstärkung der Schaltungsanordnung und dergl. abhängig ist und nur mit relativ großem Aufwand
hinsichtlich seiner Schwankungen entsprechend klein gehallen werden kann.
Weiter ist aus der US-PS 3 758 710 eine Zeitbasisfehlerkorrekturschaltung mit einstellbarer Zeitverzögerungsleitung bekannt, wobei der Zeitbasisfehler dadurch festgestellt wird, daß die abgetrennten Zeilmsynchronisationsimpulse einer Schwungradschaltung mit einem Phasendiskriminator zugeführt werden.
Weiter ist aus der US-PS 3 758 710 eine Zeitbasisfehlerkorrekturschaltung mit einstellbarer Zeitverzögerungsleitung bekannt, wobei der Zeitbasisfehler dadurch festgestellt wird, daß die abgetrennten Zeilmsynchronisationsimpulse einer Schwungradschaltung mit einem Phasendiskriminator zugeführt werden.
so Die Erfindung hat die Aufgabe. Schaltungsanordnungcn
der eingangs genannten Gattung hinsichtlich ihres Regelverhaltens für die Korrektur von Zeitbasisfehlern
weiter zu verbessern.
Die Aufgabe wird bei einer Schaltungsanordnung nach dem Oberbegriff des Hauptanspruchs erfindungsgemäß
durch die im Kennzeichen des Hauptanspruchs aufgeführten Merkmale gelöst.
Auf diese Weise werden Zeitbasis-Fehler dadurch korrigiert, daß die digitalen Fernsehsignale aus jeweils ganz
bestimmten Adressen der Speichereinrichtung ausgelesen werden, wobei die Auswahl dieser Adressen vom
Betrag und Vorzeichen des Zeitbasisfehlers abhängig ist. Sowohl das Einschreiben der digitalen Fernsehsignal in
die Adressen der Speichereinrichtung als auch das Auslesen derselben erfolgt dabei mit einer konstanten Taktfrequenz.
Hierdurch können insbesondere auch größere Zeitbasisfehler korrigiert werden, weil die obere Grenze
hierfür durch die Speicherkapazität im Zusammenhang
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
AT117177A AT347511B (de) | 1977-02-22 | 1977-02-22 | Schaltungsanordnung zur digitalen korrektur von zeitbasisfehlern eines fernsehsignals |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2805601A1 DE2805601A1 (de) | 1978-08-24 |
DE2805601C2 true DE2805601C2 (de) | 1989-03-16 |
Family
ID=3508140
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2805601A Expired DE2805601C2 (de) | 1977-02-22 | 1978-02-10 | Schaltungsanordnung zur digitalen Korrektur von Zeitbasisfehlern eines Fernsehsignals |
Country Status (13)
Country | Link |
---|---|
US (1) | US4215376A (de) |
JP (1) | JPS53104116A (de) |
AT (1) | AT347511B (de) |
AU (1) | AU511213B2 (de) |
BE (1) | BE864128A (de) |
CA (1) | CA1134022A (de) |
CH (1) | CH623697A5 (de) |
DE (1) | DE2805601C2 (de) |
ES (1) | ES467134A1 (de) |
FR (1) | FR2381428A1 (de) |
GB (1) | GB1553200A (de) |
IT (1) | IT1094214B (de) |
NL (1) | NL7801868A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3533698A1 (de) * | 1985-09-21 | 1987-03-26 | Bosch Gmbh Robert | Verfahren zur verkopplung eines taktsignals mit einem videosignal |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2817556C2 (de) * | 1978-04-21 | 1982-09-09 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren zur Steuerung eines dynamischen Speichers |
US4348754A (en) * | 1980-05-15 | 1982-09-07 | Ampex Corporation | Digital delay for high quality audio use |
US4330846A (en) * | 1980-06-16 | 1982-05-18 | Eastman Technology, Inc. | Digital time base correction |
JPS5733409A (en) * | 1980-08-06 | 1982-02-23 | Sony Corp | Reproducer of coded signal |
JPS5750307A (en) * | 1980-09-05 | 1982-03-24 | Sony Corp | Time base correcting device |
FR2510329A1 (fr) * | 1981-07-24 | 1983-01-28 | Thomson Csf | Procede et dispositif numerique de correction d'erreur de phase lors de l'echantillonnage d'un signal sinusoidal par un signal d'horloge ainsi que l'application a la correction de signaux de television |
US4885638A (en) * | 1982-03-31 | 1989-12-05 | Ampex Corporation | Video device synchronization system |
JPS58205906A (ja) * | 1982-05-26 | 1983-12-01 | Victor Co Of Japan Ltd | メモリ回路への書き込み方式 |
US4468698A (en) * | 1982-07-21 | 1984-08-28 | General Electric Company | Line-locked digital fluorography system |
JPS5984314A (ja) * | 1982-11-05 | 1984-05-16 | Victor Co Of Japan Ltd | 情報記録円盤再生装置 |
JPS6179385A (ja) * | 1984-09-27 | 1986-04-22 | Sony Corp | 時間軸補正装置 |
US5233420A (en) * | 1985-04-10 | 1993-08-03 | The United States Of America As Represented By The Secretary Of The Navy | Solid state time base corrector (TBC) |
DE3526017A1 (de) * | 1985-07-20 | 1987-01-22 | Thomson Brandt Gmbh | Recorder |
US4751575A (en) * | 1985-09-18 | 1988-06-14 | Robert Bosch Gmbh | Method of timing sampling frequency pulses for digitizing and storing color television signals reproduced from magnetic tape |
US4763203A (en) * | 1985-10-17 | 1988-08-09 | Ampex Corporation | Time base corrector with accurate timing corrector control |
JPH0620293B2 (ja) * | 1986-09-17 | 1994-03-16 | パイオニア株式会社 | 時間軸誤差補正装置 |
US4785359A (en) * | 1986-10-06 | 1988-11-15 | Eastman Kodak Company | Dual purpose memory for time division multiplexing and time base error correction |
US5038221A (en) * | 1987-10-13 | 1991-08-06 | Louis Dorren | Luminance encoded digital audio system |
DE4011241B4 (de) * | 1990-04-06 | 2005-06-02 | Micronas Gmbh | Digitale Fernsehsignalverarbeitungsschaltung mit orthogonalem Ausgangstakt |
JP2898084B2 (ja) * | 1990-11-14 | 1999-05-31 | 松下電器産業株式会社 | 画像圧縮処理装置 |
US6469741B2 (en) | 1993-07-26 | 2002-10-22 | Pixel Instruments Corp. | Apparatus and method for processing television signals |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3758710A (en) * | 1972-03-09 | 1973-09-11 | Cartridge Television Inc | Ducer and/or recorder time base error correction system,including converter,for video repro |
JPS5320169B2 (de) * | 1972-04-24 | 1978-06-24 | ||
DE2413839C3 (de) * | 1974-03-22 | 1979-10-31 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Fernsehempfänger mit einer Einrichtung zur gleichzeitigen Wiedergabe mehrerer Programme |
US3900885A (en) * | 1974-05-23 | 1975-08-19 | Cons Video Systems | Television signal time base corrector |
US4028729A (en) * | 1975-03-25 | 1977-06-07 | Bell & Howell Company | Provision and display of video signals |
US4081826A (en) * | 1975-05-15 | 1978-03-28 | Sony Corporation | Video time base corrector |
US4054921A (en) * | 1975-05-19 | 1977-10-18 | Sony Corporation | Automatic time-base error correction system |
JPS51147121A (en) * | 1975-06-12 | 1976-12-17 | Sony Corp | Clock pulse generator |
GB1571124A (en) * | 1976-02-19 | 1980-07-09 | Quantel Ltd | Video synchroniser or time base corrector with velocity compensation |
-
1977
- 1977-02-22 AT AT117177A patent/AT347511B/de not_active IP Right Cessation
-
1978
- 1978-01-30 US US05/873,733 patent/US4215376A/en not_active Expired - Lifetime
- 1978-02-10 DE DE2805601A patent/DE2805601C2/de not_active Expired
- 1978-02-16 CA CA297,153A patent/CA1134022A/en not_active Expired
- 1978-02-17 GB GB6397/78A patent/GB1553200A/en not_active Expired
- 1978-02-20 AU AU33439/78A patent/AU511213B2/en not_active Expired
- 1978-02-20 NL NL7801868A patent/NL7801868A/xx not_active Application Discontinuation
- 1978-02-20 ES ES467134A patent/ES467134A1/es not_active Expired
- 1978-02-20 BE BE185313A patent/BE864128A/xx not_active IP Right Cessation
- 1978-02-20 IT IT20416/78A patent/IT1094214B/it active
- 1978-02-20 CH CH182378A patent/CH623697A5/de not_active IP Right Cessation
- 1978-02-21 FR FR7804861A patent/FR2381428A1/fr active Granted
- 1978-02-21 JP JP1899178A patent/JPS53104116A/ja active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3533698A1 (de) * | 1985-09-21 | 1987-03-26 | Bosch Gmbh Robert | Verfahren zur verkopplung eines taktsignals mit einem videosignal |
Also Published As
Publication number | Publication date |
---|---|
JPS6258196B2 (de) | 1987-12-04 |
IT7820416A0 (it) | 1978-02-20 |
FR2381428A1 (fr) | 1978-09-15 |
AT347511B (de) | 1978-12-27 |
ATA117177A (de) | 1978-05-15 |
DE2805601A1 (de) | 1978-08-24 |
CH623697A5 (de) | 1981-06-15 |
NL7801868A (nl) | 1978-08-24 |
AU3343978A (en) | 1979-08-30 |
BE864128A (fr) | 1978-08-21 |
AU511213B2 (en) | 1980-07-31 |
US4215376A (en) | 1980-07-29 |
IT1094214B (it) | 1985-07-26 |
GB1553200A (en) | 1979-09-26 |
FR2381428B1 (de) | 1985-03-01 |
CA1134022A (en) | 1982-10-19 |
JPS53104116A (en) | 1978-09-11 |
ES467134A1 (es) | 1978-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2805601C2 (de) | Schaltungsanordnung zur digitalen Korrektur von Zeitbasisfehlern eines Fernsehsignals | |
DE3233288C2 (de) | ||
EP0131316B1 (de) | System zum Wiedergeben von auf einem Magnetband gespeicherten Informationssignalen | |
DE3420919C2 (de) | Bildverarbeitungssystem | |
EP0177076B1 (de) | Schaltungsanordnung zum Ableiten digitaler Farbsignale aus einem analogen Fernsehsignal | |
DE2055639B2 (de) | Verfahren zur Korrektur der Schattierungsverzerrungen in einem Viedeosignal und Schaltungsanordnung zum Durchführen dieses Verfahrens | |
DE2446292B2 (de) | Niederfrequenzsignal-Kompander | |
EP0425041B1 (de) | Digitale Schaltungsanordnung zur Verarbeitung eines analogen Bildsignals mit einem unverkoppelten Systemtakt | |
DE3027653C2 (de) | Frequenz-Synthesizer | |
DE3710632A1 (de) | Einrichtung zur zyklischen rauschverminderung | |
DE2461079C2 (de) | Einrichtung zur Kompensation von Synchronisierfehlern, bedingt durch Gleichlauffehler von Bandaufzeichnungsgeräten | |
DE2821024C3 (de) | Signalgenerator zur Synthese von Fernseh-Priifzeilensignalen | |
DE4205346A1 (de) | Taktgeber | |
DE2644013A1 (de) | Verfahren und schaltungsanordnung zur phasenentzerrung beim lesen digitaler daten | |
WO1985000257A1 (en) | Method and circuitry for reading the signal to be detected according to the signal value and independently from the frequency range | |
DE1462929A1 (de) | Schaltungsanordnung zur Phasen- und Frequenzkorrektur | |
DE2625840A1 (de) | Radaranzeigesystem | |
DE4135630C2 (de) | Digitaler Impulsgenerator | |
EP0873588A1 (de) | Verfahren und anordnung zur frequenzmodulation eines hochfrequenten signals | |
DE2646737C3 (de) | Hilfstraeger-regenerationsschaltung fuer einen farbfernsehempfaenger | |
EP0198841B1 (de) | Spurnachgesteuertes magnetbandgerat mit querspuraufzeichnung | |
EP0497416B1 (de) | Schaltungsanordnung zur Zeitbasis-Transformation eines digitalen Bildsignals | |
DE3200857A1 (de) | Wiedergabegeraet zur wiedergabe von informationen auf einem sich drehenden aufzeichnungsmedium | |
DE3205135C2 (de) | ||
DE3227373C1 (de) | Verfahren zur Speicherung digitalisierter Signale sowie Schaltungsanordnung zur Durchführung des Verfahrens |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8128 | New person/name/address of the agent |
Representative=s name: HARTMANN, H., DIPL.-ING., PAT.-ASS., 2000 HAMBURG |
|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8363 | Opposition against the patent | ||
8366 | Restricted maintained after opposition proceedings | ||
8305 | Restricted maintenance of patent after opposition | ||
D4 | Patent maintained restricted | ||
8339 | Ceased/non-payment of the annual fee |